[go: up one dir, main page]

KR20210012557A - 반도체 패키지 및 이를 포함하는 반도체 모듈 - Google Patents

반도체 패키지 및 이를 포함하는 반도체 모듈 Download PDF

Info

Publication number
KR20210012557A
KR20210012557A KR1020190090493A KR20190090493A KR20210012557A KR 20210012557 A KR20210012557 A KR 20210012557A KR 1020190090493 A KR1020190090493 A KR 1020190090493A KR 20190090493 A KR20190090493 A KR 20190090493A KR 20210012557 A KR20210012557 A KR 20210012557A
Authority
KR
South Korea
Prior art keywords
bump pad
external
semiconductor
pad
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020190090493A
Other languages
English (en)
Other versions
KR102728801B1 (ko
Inventor
김가영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190090493A priority Critical patent/KR102728801B1/ko
Priority to US16/807,377 priority patent/US11177199B2/en
Publication of KR20210012557A publication Critical patent/KR20210012557A/ko
Application granted granted Critical
Publication of KR102728801B1 publication Critical patent/KR102728801B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 기술적 사상은 칩 패드를 포함하는 반도체 칩; 상기 반도체 칩의 상기 칩 패드에 전기적으로 연결되고, 측면으로부터 중심을 향해 연장된 트렌치부를 포함하는 외부 범프 패드; 및 상기 외부 범프 패드 상에 배치되고, 상기 외부 범프 패드의 상기 트렌치부의 적어도 일부를 채우는 부분을 포함하는 외부 연결 단자를 포함하는 반도체 패키지를 제공한다.

Description

반도체 패키지 및 이를 포함하는 반도체 모듈 {SEMICONDUCTOR PACKAGE AND SEMICONDUCTOR MODULE INCLUDING THE SAME}
본 발명의 기술적 사상은 반도체 패키지 및 이를 포함하는 반도체 모듈에 관한 것이다.
전자 산업의 비약적인 발전 및 사용자의 요구에 따라 전자기기는 더욱 소형화 및 다기능화되고 있다. 이에 따라, 전자기기에 사용되는 반도체 장치의 소형화 및 다기능화에 대한 필요성이 높아지고 있고, 미세 피치의 연결 구조를 가지는 반도체 장치에 대한 필요성이 높아지고 있다. 그러나, 미세 피치의 연결 패드에 부착되는 솔더 볼의 사이즈가 감소됨에 따라, 솔더 볼 어태치 공정에서 접합 불량이 발생하거나 외부 스트레스로 인해 솔더 볼이 손상되기 쉽다. 그에 따라, 반도체 장치와 외부 장치 사이에 신뢰성 있는 전기적 연결을 제공하기 위한 연구가 활발히 진행되고 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 신뢰성이 향상된 반도체 패키지 및 상기 반도체 패키지를 포함하는 반도체 모듈을 제공하는 것이다.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 칩 패드를 포함하는 반도체 칩; 상기 반도체 칩의 상기 칩 패드에 전기적으로 연결되고, 측면으로부터 중심을 향해 연장된 트렌치부를 포함하는 외부 범프 패드; 및 상기 외부 범프 패드 상에 배치되고, 상기 외부 범프 패드의 상기 트렌치부의 적어도 일부를 채우는 부분을 포함하는 외부 연결 단자를 포함하는 반도체 패키지를 제공한다.
또한, 상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 칩 패드를 포함하는 반도체 칩; 상기 반도체 칩 상의 절연층; 상기 반도체 칩의 상기 칩 패드에 연결되고, 상기 절연층 내에 마련된 재배선 패턴; 상기 절연층의 오프닝을 통해 상기 재배선 패턴에 연결되고, 가장자리에 상호 이격된 복수개의 트렌치부를 포함하는 외부 범프 패드; 및 상기 외부 범프 패드 상에 배치되고, 상기 외부 범프 패드의 상기 복수개의 트렌치부를 통해 상기 절연층에 접촉하는 부분을 포함하고, 상기 외부 범프 패드의 측면을 덮는 외부 연결 단자를 포함하는 반도체 패키지를 제공한다.
또한, 상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 모듈 기판 및 상기 모듈 기판 상에 배치된 반도체 패키지를 포함하는 반도체 모듈로서, 상기 반도체 패키지는, 칩 패드를 포함하는 반도체 칩; 상기 반도체 칩의 상기 칩 패드에 전기적으로 연결되고, 각각 측면으로부터 중심을 향해 연장된 복수개의 트렌치부를 포함하는 외부 범프 패드; 및 상기 외부 범프 패드와 상기 모듈 기판 사이에 개재되고, 상기 외부 범프 패드의 상기 복수개의 트렌치부를 채우는 외부 연결 단자를 포함하는 반도체 모듈을 제공한다.
본 발명의 예시적인 실시예들에 의하면, 외부 연결 단자는 외부 범프 패드의 트렌치부에 의해 제공된 외부 범프 패드의 내측벽들 및 외부 범프 패드의 측면에 접촉하므로, 외부 연결 단자와 외부 범프 패드 간의 접촉 면적이 증가될 수 있다. 그에 따라, 외부 연결 단자와 외부 범프 패드 사이의 접촉 저항이 감소되어, 반도체 패키지의 전기적 특성이 향상될 수 있다.
본 발명의 예시적인 실시예들에 의하면, 외부 연결 단자가 외부 범프 패드의 측면을 비교적 두텁게 덮게 되어, 외부 연결 단자가 완전 파단될 때까지 크랙이 전파되는 경로의 총 길이가 증가될 수 있다. 그에 따라, 외부 연결 단자의 수명이 늘어날 수 있고, 궁극적으로 반도체 패키지와 모듈 기판 사이의 접합 신뢰성이 향상되고 보드 레벨 신뢰성이 향상될 수 있다.
도 1은 본 발명의 기술적 사상의 예시적인 실시예들에 따른 반도체 패키지의 단면도이다.
도 2 및 도 3은 각각 도 1의 A-A'선에 따른 단면도들이다.
도 4 내지 도 6은 각각 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 일부를 나타내는 도면들이다.
도 7은 본 발명의 예시적인 실시예들에 따른 반도체 모듈을 나타내는 단면도이다.
도 8은 도 7의 반도체 모듈의 일부분을 확대하여 나타내는 단면도이다.
도 9 내지 도 14b는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 도면들이다.
도 15a 및 도 15b는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 일부를 나타내는 도면들이다.
도 16은 본 발명의 기술적 사상의 예시적인 실시예들에 따른 반도체 모듈을 나타내는 평면도이다.
도 17은 본 발명의 기술적 사상의 예시적인 실시예들에 따른 반도체 시스템을 나타내는 구성도이다.
이하, 첨부한 도면을 참조하여 본 발명의 기술적 사상의 실시예들에 대해 상세히 설명한다. 도면 상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
도 1은 본 발명의 기술적 사상의 예시적인 실시예들에 따른 반도체 패키지(100)의 단면도이다. 도 2 및 도 3은 각각 도 1의 A-A'선에 따른 단면도들이다. 설명의 편의를 위하여, 도 2에서는 외부 연결 단자(160)를 도시하고, 도 3에서 외부 연결 단자(160)의 도시는 생략하기로 한다.
도 1 내지 도 3을 참조하면, 반도체 패키지(100)는 반도체 칩(110), 재배선 구조물(120), 외부 범프 패드(150), 및 외부 연결 단자(160)를 포함할 수 있다.
반도체 패키지(100)는, 예를 들어 웨이퍼 레벨 패키지(Wafer Level Package)일 수 있다. 도 1에서는, 반도체 패키지(100)는 팬-아웃(fan-out) 구조를 가지는 것으로 예시되었으나, 이에 한정되는 것은 아니다. 예를 들어, 반도체 패키지(100)는 팬-인(fan-in) 구조를 가질 수도 있다.
반도체 칩(110)은 메모리 칩 또는 로직 칩일 수 있다. 상기 메모리 칩은 예를 들어, DRAM(Dynamic Random Access Memory) 또는 SRAM(Static Random Access Memory)과 같은 휘발성 메모리 칩이거나, PRAM(Phase-change Random Access Memory), MRAM(Magnetoresistive Random Access Memory), FeRAM(Ferroelectric Random Access Memory), 또는 RRAM(Resistive Random Access Memory)과 같은 비휘발성 메모리 칩일 수 있다. 또한, 상기 로직 칩은 예를 들어, 마이크로 프로세서, 아날로그 소자, 또는 디지털 시그널 프로세서(digital signal processor)일 수 있다.
반도체 칩(110)은 활성면과 상기 활성면에 반대된 비활성면을 가지는 반도체 기판(111)을 포함할 수 있다. 상기 반도체 기판(111)은 실리콘(Si), 예를 들어, 결정질 실리콘, 다결정질 실리콘, 또는 비정질 실리콘을 포함하는 실리콘 웨이퍼일 수 있다. 또는, 상기 반도체 기판(111)은 저머늄(Ge)과 같은 반도체 원소, 또는 SiC(silicon carbide), GaAs(gallium arsenide), InAs(indium arsenide), 및 InP(indium phosphide)와 같은 화합물 반도체를 포함할 수 있다. 한편, 반도체 기판(111)은 SOI(silicon on insulator) 구조를 가질 수 있다. 예를 들어, 반도체 기판(111)은 BOX 층(buried oxide layer)을 포함할 수 있다. 반도체 기판(111)은 도전 영역, 예를 들어, 불순물이 도핑된 웰(well) 또는 불순물이 도핑된 구조물을 포함할 수 있다. 또한, 반도체 기판(111)은 STI(shallow trench isolation) 구조와 같은 다양한 소자 분리 구조를 가질 수 있다.
반도체 칩(110)은 반도체 기판(111)의 상기 활성면 상에 형성된 반도체 소자를 포함할 수 있다. 상기 반도체 소자는 다양한 종류의 복수의 개별 소자(individual devices)를 포함할 수 있다. 예를 들어, 상기 복수의 개별 소자는 다양한 미세 전자 소자 (microelectronic devices), 예를 들면 CMOS 트랜지스터(complementary metal-insulator-semiconductor transistor) 등과 같은 MOSFET(metal-oxide-semiconductor field effect transistor), 시스템 LSI(large scale integration), CIS(CMOS imaging sensor) 등과 같은 이미지 센서, MEMS(micro-electro-mechanical system), 능동 소자, 수동 소자 등을 포함할 수 있다.
또한, 반도체 칩(110)은 반도체 칩(110)의 상면에 배치되는 칩 패드(113)를 포함할 수 있다. 상기 칩 패드(113)는 반도체 칩(110)에 포함된 상기 반도체 소자와 전기적으로 연결될 수 있다. 또한, 도 1에 도시되지는 않았으나, 반도체 칩(110)은 칩 패드(113)의 일부 및 반도체 칩(110)의 상면을 덮는 칩 패시베이션막을 포함할 수 있다.
반도체 패키지(100)는 반도체 칩(110)의 적어도 일부를 덮는 몰딩층(170)을 포함할 수 있다. 상기 몰딩층(170)은, 예를 들어, 에폭시 몰딩 컴파운드(Epoxy Molding Compound)로 형성될 수 있다. 물론, 몰딩층(170)은 에폭시 몰딩 컴파운드에 한정되지 않고 다양한 물질, 예를 들어, 에폭시 계열 물질, 열경화성 물질, 열가소성 물질, UV 처리 물질 등으로 형성될 수 있다.
몰딩층(170)은 반도체 칩(110)의 측면을 덮되, 반도체 칩(110)의 하면을 노출시킬 수 있다. 또는, 몰딩층(170)은 반도체 칩(110)의 상기 하면을 더 덮을 수도 있다. 또는, 반도체 패키지(100)가 팬-인 구조를 가지는 경우, 상기 몰딩층(170)은 생략될 수도 있다.
재배선 구조물(120)은 반도체 칩(110) 및 몰딩층(170) 상에 마련될 수 있다. 재배선 구조물(120)은 절연층(130) 및 재배선 패턴(140)을 포함할 수 있다.
절연층(130)은 복수의 절연층을 포함할 수 있다. 예를 들어, 절연층(130)은 반도체 칩(110) 상에 순차적으로 적층된 제1 절연층(131), 제2 절연층(133), 및 제3 절연층(135)을 포함할 수 있다.
제1 절연층 내지 제3 절연층(131, 133, 135) 각각은 유기 고분자 물질로 구성된 물질막으로부터 형성될 수 있다. 예를 들어, 제1 절연층 내지 제3 절연층(131, 133, 135) 각각은 감광성 폴리이미드(photosensitive polyimide, PSPI)로 형성될 수 있다. 또는, 제1 절연층 내지 제3 절연층(131, 133, 135) 각각은 산화물 또는 질화물을 포함할 수 있다. 예를 들어, 제1 절연층 내지 제3 절연층(131, 133, 135) 각각은 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있다. 제1 절연층 내지 제3 절연층(131, 133, 135)은 서로 동일한 물질을 포함할 수도 있고, 또는 서로 상이한 물질을 포함할 수도 있다.
재배선 패턴(140)은 반도체 칩(110)의 칩 패드(113)와 외부 범프 패드(150) 사이에서 연장되어, 반도체 칩(110)의 칩 패드(113)와 외부 범프 패드(150)를 전기적으로 연결할 수 있다. 예를 들어, 재배선 패턴(140)은 반도체 칩(110)의 칩 패드(113)에 연결된 제1 재배선 패턴(141)과, 제1 재배선 패턴(141) 및 외부 범프 패드(150)에 각각 연결된 제2 재배선 패턴(143)을 포함할 수 있다.
좀 더 구체적으로, 제1 재배선 패턴(141)의 일부는 제1 절연층(131)의 오프닝을 통해 반도체 칩(110)의 칩 패드(113)에 직접 연결될 수 있고, 제1 재배선 패턴(141)의 다른 일부는 제1 절연층(131)과 제2 절연층(133) 사이에 개재되고 제1 절연층(131)의 상면을 따라 수평 방향(예를 들어, X 방향 및/또는 Y 방향)으로 연장될 수 있다. 제2 재배선 패턴(143)의 일부는 제2 절연층(133)의 오프닝을 통해 제1 재배선 패턴(141)에 직접 연결될 수 있고, 제2 재배선 패턴(143)의 다른 일부는 제2 절연층(133)과 제3 절연층(135) 사이에 개재되고 제2 절연층(133)의 상면을 따라 수평 방향(예를 들어, X 방향 및/또는 Y 방향)으로 연장될 수 있다.
예를 들어, 제1 재배선 패턴(141) 및 제2 재배선 패턴(143) 각각은 구리(Cu), 알루미늄(Al), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 인듐(In), 몰리브덴(Mo), 망간(Mn), 코발트(Co), 주석(Sn), 니켈(Ni), 마그네슘(Mg), 레늄(Re), 베릴륨(Be), 갈륨(Ga), 루테늄(Ru), 또는 이들의 조합을 포함할 수 있다. 제1 재배선 패턴(141) 및 제2 재배선 패턴(143)은 서로 동일한 물질을 포함할 수도 있고, 또는 상이한 물질을 포함할 수도 있다.
외부 범프 패드(150)는 외부 연결 단자(160)가 부착되는 패드로서, 언더 범프 메탈(UBM, under bump metallurgy)로 기능할 수 있다. 외부 범프 패드(150)의 일부는 제3 절연층(135) 상에 배치되고, 외부 범프 패드(150)의 다른 일부는 제3 절연층(135)의 오프닝을 통해 제2 재배선 패턴(143)에 직접 연결될 수 있다. 외부 범프 패드(150)는 재배선 패턴(140)을 통해 반도체 칩(110)의 칩 패드(113)에 전기적으로 연결될 수 있다. 예를 들어, 외부 범프 패드(150)는 중앙 부분이 함몰된 형상을 가질 수 있다.
도 2에 도시된 것과 같이, 평면에서 보았을 때, 외부 범프 패드(150)는 원형 형상을 가질 수 있다. 그러나, 외부 범프 패드(150)의 형상이 이에 한정되는 것은 아니다. 예를 들어, 평면에서 보았을 때, 외부 범프 패드(150)는 삼각형, 사각형과 같은 다각형의 형상을 가질 수도 있다.
예를 들어, 외부 범프 패드(150)는 크롬(Cr), 텅스텐(W), 티타늄(Ti), 구리(Cu), 니켈(Ni), 알루미늄(Al), 팔라듐(Pd), 금(Au) 또는 이들의 조합을 포함할 수 있다. 또한, 외부 범프 패드(150)는 단일층 구조를 가질 수도 있고, 또는 다층 구조를 가질 수도 있다.
예시적인 실시예들에서, 절연층(130)의 상면을 기준으로, 외부 범프 패드(150)의 두께는 약 9 ㎛ 내지 약 30 ㎛ 사이일 수 있다.
외부 범프 패드(150)는 그 가장자리에 배치된 트렌치부(trench portion, 151)를 포함할 수 있다. 트렌치부(151)는 외부 범프 패드(150)의 측면(153)으로부터 외부 범프 패드(150)의 중심을 향해 연장할 수 있다.
외부 범프 패드(150)에는 복수개의 트렌치부(151)가 마련될 수 있다. 예시적인 실시예들에서, 복수개의 트렌치부(151)는 외부 범프 패드(150)의 가장자리를 따라 균등한 간격으로 상호 이격될 수 있다. 이 때, 복수개의 트렌치부(151)는 외부 범프 패드(150)의 중심을 기준으로 대칭적으로 배치될 수 있다.
예시적인 실시예들에서, 이웃하는 트렌치부(151) 사이의 간격(151D)은 트렌치부(151)의 폭(151W)과 같거나 또는 보다 클 수 있다. 예를 들어, 이웃하는 트렌치부(151) 사이의 간격(151D)은 트렌치부(151)의 폭(151W)의 약 1배 내지 약 2배 사이일 수 있다.
여기서, 이웃하는 트렌치부(151) 사이의 간격(151D)은 하나의 트렌치부(151)에 의해 제공된 외부 범프 패드(150)의 내측벽과 외부 범프 패드(150)의 측면이 만나는 지점과 다른 하나의 트렌치부(151)에 의해 제공된 외부 범프 패드(150)의 내측벽과 외부 범프 패드(150)의 측면이 만나는 지점 사이의 거리를 의미할 수 있다. 또한, 트렌치부(151)의 폭(151W)은 트렌치부(151)에 의해 제공된 외부 범프 패드(150)의 내측벽과 외부 범프 패드(150)의 측면이 만나는 두 지점 사이의 거리를 의미할 수 있다.
예시적인 실시예들에서, 트렌치부(151)의 폭(151W)은 약 5 ㎛ 내지 약 10 ㎛ 사이일 수 있다.
예시적인 실시예들에서, 외부 범프 패드(150)의 측면(153)으로부터 중심을 향하는 방향으로, 상기 트렌치부(151)가 연장된 길이(151L)는 외부 범프 패드(150)의 수평 폭의 약 2% 내지 약 10% 사이일 수 있다. 예를 들어, 상기 트렌치부(151)가 연장된 길이(151L)는 약 5 ㎛ 내지 20 ㎛ 사이일 수 있다.
외부 연결 단자(160)는 외부 범프 패드(150) 상에 배치될 수 있다. 반도체 패키지(100)는 외부 연결 단자(160)를 통해 전자 제품의 모듈 기판이나 시스템 보드 등에 전기적으로 연결되어 탑재될 수 있다. 외부 연결 단자(160)를 통해, 반도체 칩(110)은 반도체 칩(110)의 동작을 위한 제어 신호, 전원 신호, 및 접지 신호 중 적어도 하나를 외부로부터 제공받을 수 있다. 또한, 반도체 칩(110)은 외부 연결 단자(160)를 통해 반도체 칩(110)에 저장될 데이터 신호를 외부로부터 제공받을 수 있다. 또한, 외부 연결 단자(160)를 통해, 반도체 칩(110)에 저장된 데이터를 외부에 제공할 수 있다.
외부 연결 단자(160)는 금속 물질을 포함할 수 있다. 예를 들어, 외부 연결 단자(160)는 솔더를 포함할 수 있으나, 이에 한정되는 것은 아니다. 외부 연결 단자(160)는 볼 형상, 필라 형상 또는 범프 형상을 가질 수 있다. 예를 들어, 외부 연결 단자(160)는 솔더 볼 또는 솔더 범프일 수 있다.
외부 연결 단자(160)는 외부 범프 패드(150)의 트렌치부(151)의 적어도 일부를 채울 수 있다. 외부 연결 단자(160)는 외부 범프 패드(150)의 트렌치부(151)의 적어도 일부를 채우고, 트렌치부(151)를 통해 오픈된 절연층(130)의 상면에 접촉할 수 있다. 외부 연결 단자(160)는 외부 범프 패드(150)의 트렌치부(151)를 전체적으로 채울 수도 있고, 외부 범프 패드(150)의 트렌치부(151)의 일부를 채울 수도 있다. 이 때, 외부 연결 단자(160)는 외부 범프 패드(150)의 트렌치부(151)에 의해 제공된 외부 범프 패드(150)의 내측벽에 접촉할 수 있다.
또한, 외부 연결 단자(160)는 외부 범프 패드(150)의 측면의 적어도 일부를 덮을 수 있다. 외부 연결 단자(160)는 외부 범프 패드(150)의 측면을 전체적으로 덮을 수도 있고, 또는 외부 범프 패드(150)의 측면을 부분적으로 덮을 수도 있다.
예를 들어, 외부 연결 단자(160)를 형성하기 위해, 외부 범프 패드(150) 상에 솔더 볼을 위치시키고, 리플로우 공정을 수행할 수 있다. 리플로우 공정이 진행될 때, 외부 범프 패드(150)의 트렌치부(151)는 솔더 물질의 사이드 웨팅(side wetting)을 유도할 수 있다. 좀 더 구체적으로, 상기 리플로우 공정이 진행될 때, 용융된 솔더 물질은 외부 범프 패드(150)의 트렌치부(151)로 유입되어 외부 범프 패드(150)의 트렌치부(151)를 채우게 된다. 그리고, 외부 범프 패드(150)의 트렌치부(151)로 유입된 용융된 솔더 물질은 외부 범프 패드(150)의 외측으로 흘러 나가고, 외부 범프 패드(150)의 측면(153)을 덮을 수 있다.
본 발명의 예시적인 실시예들에 의하면, 외부 연결 단자(160)는 외부 범프 패드(150)의 트렌치부(151)에 의해 제공된 외부 범프 패드(150)의 내측벽들 및 외부 범프 패드(150)의 측면(153)에 접촉하므로, 외부 연결 단자(160)와 외부 범프 패드(150) 간의 접촉 면적이 증가될 수 있다. 그에 따라, 외부 연결 단자(160)와 외부 범프 패드(150) 사이의 접촉 저항이 감소되어, 반도체 패키지(10)의 전기적 특성이 향상될 수 있다.
도 4 내지 도 6은 각각 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 일부를 나타내는 도면들이다.
도 4 내지 도 6은 각각 도 1의 A-A'선에 대응하는 부분을 나타내는 단면도들이다. 설명의 편의를 위해, 앞서 설명한 내용은 간략히 설명하거나 생략하고, 도 1 내지 도 3에서 설명된 반도체 패키지(100)와의 차이점을 중심으로 설명하도록 한다.
도 4를 참조하면, 외부 연결 단자(160)는 외부 범프 패드(150)의 측면(153)을 부분적으로 덮을 수 있다. 즉, 외부 범프 패드(150)는 트렌치부(151)에 인접한 외부 범프 패드(150)의 측면(153)의 일부를 덮되, 외부 범프 패드(150)의 측면(153)의 다른 일부는 덮지 않을 수 있다. 외부 범프 패드(150)의 측면(153)의 상기 다른 일부는 외부 연결 단자(160)에 의해 덮이지 않고 외부에 노출될 수 있다.
도 5를 참조하면, 평면에서 보았을 때, 외부 범프 패드(150)의 트렌치부(151a)는 외부 범프 패드(150)의 측면(153)으로부터 중심을 향하는 방향으로 좁아지는 형상일 수 있다. 바꿔 말해서, 외부 범프 패드(150)의 트렌치부(151a)의 폭은 외부 범프 패드(150)의 측면(153)으로부터 중심을 향하는 방향으로 점점 작아질 수 있다.
예시적인 실시예들에서, 외부 범프 패드(150)의 트렌치부(151a)는 외부 범프 패드(150)의 측면(153)으로부터 중심을 향하는 방향으로 좁아지는 형상을 가지고, 트렌치부(151a)의 단부는 뾰족한 형상을 가질 수 있다.
또는, 다른 예시적인 실시예들에서, 외부 범프 패드(150)의 트렌치부(151a)는 외부 범프 패드(150)의 측면(153)으로부터 중심을 향하는 방향으로 좁아지는 형상을 가지고, 외부 범프 패드(150)의 트렌치부(151a)의 단부는 라운드 형상을 가질 수도 있다.
도 6을 참조하면, 외부 범프 패드(150)에 포함된 복수개의 트렌치부의 폭은 2가지 이상일 수 있다.
예시적인 실시예들에서, 복수개의 트렌치부는 제1 폭을 가지는 제1 트렌치부(1511) 및 제2 폭을 가지는 제2 트렌치부(1513)를 포함할 수 있다. 제1 트렌치부(1511)의 제1 폭과 제2 트렌치부(1513)의 제2 폭 보다 클 수 있다.
예를 들어, 제1 트렌치부들(1511)은 외부 범프 패드(150)의 중심을 기준으로 대칭적으로 배치되고, 제2 트렌치부들(1513)은 외부 범프 패드(150)의 중심을 기준으로 대칭적으로 배치될 수 있다. 이때, 제1 트렌치부(1511)와 제2 트렌치부(1513)는 외부 범프 패드(150)의 가장자리를 따라 교번적으로 배치될 수 있다. 즉, 이웃하는 2 개의 제1 트렌치부(1511) 사이에는 하나의 제2 트렌치부(1513)가 배치될 수 있다.
도 7은 본 발명의 예시적인 실시예들에 따른 반도체 모듈(500)을 나타내는 단면도이다.
도 7을 참조하면, 반도체 모듈(500)은 모듈 기판(200) 및 모듈 기판(200) 상에 실장된 반도체 패키지(100)를 포함할 수 있다.
모듈 기판(200)은 몸체부(210) 및 배선(220)을 포함할 수 있다. 상기 배선(220)의 일부는 외부 연결 단자(160)가 탑재되는 기판 패드로 기능할 수 있다.
예를 들어, 모듈 기판(200)은 인쇄회로기판(printed circuit board, PCB)일 수 있다. 모듈 기판(200)이 인쇄회로기판인 경우, 모듈 기판(200)의 몸체부(210)는 통상적으로, 열경화성 수지 등의 고분자 물질, FR-4(Flame Retardant 4), BT(Bismaleimide Triazine), ABF(Ajinomoto Build up Film) 등의 에폭시계 수지, 또는 페놀 수지 등을 일정 두께로 압축하여 박형으로 형성될 수 있고, 상기 몸체부(210)의 표면 상에 동박(copper foil)을 입힌 후 패터닝을 통해 전기적 신호의 전달 경로인 배선(220)을 형성할 수 있다. 도면에는 도시되지 않았으나, 몸체부(210)의 상면 및 하면 상에는 솔더 레지스트가 도포되어 형성된 보호층이 형성될 수도 있다.
도 7에서는 모듈 기판(200)이 모듈 기판(200)의 한쪽 면에만 배선(220)이 형성된 단면 PCB(single layer PCB)인 것으로 예시되었으나, 모듈 기판(200)은 그 양쪽 면에 배선(220)이 형성된 양면 PCB(double layer PCB)로 구현될 수도 있다. 물론, 모듈 기판(200)이 앞서 설명한 인쇄회로기판의 구조 또는 재질로 한정되는 것은 아니다.
반도체 패키지(100)는 모듈 기판(200)의 상면 상에 실장될 수 있다. 모듈 기판(200)의 상면 상의 배선(220)과 외부 범프 패드(150) 사이에는 외부 연결 단자(160)가 개재될 수 있다. 외부 연결 단자(160)는 모듈 기판(200)의 배선(220) 및 외부 범프 패드(150) 각각에 접촉하여, 모듈 기판(200)의 배선(220)과 외부 범프 패드(150)를 전기적으로 연결할 수 있다.
도 8은 도 7의 반도체 모듈(500)의 일부분을 확대하여 나타내는 단면도이다. 도 8에서는 외부 연결 단자(160)에 크랙(CR)이 형성된 모습이 개략적으로 도시된다.
도 8을 참조하면, 외부로부터 가해진 스트레스에 의해, 외부 범프 패드(150)와 모듈 기판(200) 사이에 개재된 외부 연결 단자(160)에 크랙(CR)이 형성될 수 있다. 일반적으로, 크랙(CR)은 외부 범프 패드(150)의 측면에 인접한 외부 연결 단자(160)의 일 지점에서 시작되고, 외부 연결 단자(160)와 외부 범프 패드(150)의 경계를 따라서 전파된다. 이 때, 크랙(CR)이 외부 연결 단자(160)의 한쪽 끝에서 다른 끝까지 전파되면, 외부 연결 단자(160)가 완전히 파단된다.
그러나, 본 발명의 예시적인 실시예들에 의하면, 외부 연결 단자(160)가 외부 범프 패드(150)의 측면(도 3의 153)을 비교적 두텁게 덮게 되므로, 크랙(CR)은 외부 범프 패드(150)의 측면 상단으로부터 모듈 기판(210)을 향해 이격된 지점에서 시작될 수 있다. 즉, 크랙(CR)의 시작점(CRI)이 일반적인 반도체 모듈의 외부 연결 단자에서 발생된 크랙의 시작점보다 외부 범프 패드(150)로부터 멀어진 지점에 형성될 수 있다. 이 경우, 외부 연결 단자(160)가 완전 파단될 때까지, 크랙(CR)이 전파되는 경로의 총 길이가 증가되므로, 외부 연결 단자(160)의 수명이 늘어날 수 있고, 궁극적으로 반도체 패키지(100)와 모듈 기판(200) 사이의 접합 신뢰성이 향상되고 보드 레벨 신뢰성(Board Level Reliability)이 향상될 수 있다.
도 9 내지 도 14b는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 도면들이다. 이하에서는, 도 9 내지 도 14b를 참조하여 도 1 내지 도 3에서 예시된 반도체 패키지(100)의 제조 방법을 설명한다.
도 9에는 반도체 패키지(100)의 주요 구성의 단면이 개략적으로 도시된다. 도 10a, 도 11a, 도 12a, 도 13a 및 도 14a에는 도 1의 A-A'선에 따른 단면에 대응하는 부분에서의 반도체 패키지(100)의 주요 구성이 개략적으로 도시된다. 도 10b에서는 도 10a의 B1-B1'선에 따른 단면 및 B2-B2'선에 따른 단면이 함께 도시된다. 도 11b, 도 12b, 도 13b 및 도 14b에서는 도 10a의 B1-B1'선에 따른 단면에 대응하는 부분 및 B2-B2'선에 따른 단면에 대응하는 부분이 함께 도시된다.
도 9를 참조하면, 반도체 칩(110)을 준비하고, 상기 반도체 칩(110)의 일부를 둘러싸는 몰딩층(170)을 형성한다. 몰딩층(170)은 반도체 칩(110)의 측면을 덮도록 형성될 수 있다.
몰딩층(170)을 형성한 이후, 반도체 칩(110) 상에 제1 절연층(131)을 형성한다. 제1 절연층(131)을 형성하기 위하여, 반도체 칩(110)의 일면 및 몰딩층(170)의 일면을 덮는 절연막을 형성하고, 상기 절연막의 일부를 제거하여 반도체 칩(110)의 칩 패드(113)를 노출시키는 오프닝을 형성할 수 있다.
제1 절연층(131)을 형성한 이후, 제1 절연층(131) 상에 제1 재배선 패턴(141)을 형성한다. 제1 재배선 패턴(141)은 제1 절연층(131)의 상면 및 제1 절연층(131)의 오프닝을 통해 노출된 반도체 칩(110)의 칩 패드(113) 상에 형성될 수 있다. 제1 재배선 패턴(141)은, 예를 들어 시드막 형성 공정, 마스크 공정 및 도금 공정을 통해 형성될 수 있으나, 이에 한정되는 것은 아니다.
제1 재배선 패턴(141)을 형성한 이후, 제2 절연층(133), 제2 재배선 패턴(143), 및 제3 절연층(135)을 차례로 형성한다. 상기 제2 절연층(133) 및 제3 절연층(135)은 제1 절연층(131)과 실질적으로 동일 또는 유사한 과정을 통해 형성될 수 있다. 제2 재배선 패턴(143)은 제1 재배선 패턴(141)과 실질적으로 동일 또는 유사한 과정을 통해 형성될 수 있다.
도 10a 및 도 10b를 참조하면, 제3 절연층(135) 상에 마스크 패턴(MP)을 형성한다. 예를 들어, 제3 절연층(135) 상에 감광성 물질막을 도포하고, 상기 감광성 물질막에 대한 노광 공정 및 현상 공정을 수행하여 상기 감광성 물질막을 패터닝할 수 있다. 상기 감광성 물질막에 대한 패터닝 결과, 마스크 오프닝(MOP)을 포함하는 마스크 패턴(MP)을 형성할 수 있다. 상기 마스크 패턴(MP)의 마스크 오프닝(MOP)은 후속 공정을 통해 형성되는 외부 범프 패드(도 11a의 150)가 형성될 영역을 정의할 수 있다.
도 11a 및 도 11b를 참조하면, 마스크 패턴(MP)을 형성한 이후, 마스크 패턴(MP)의 마스크 오프닝(MOP) 내에 외부 범프 패드(150)를 형성한다. 외부 범프 패드(150)는 제3 절연층(135)의 오프닝을 통해 제2 재배선 패턴(143)에 직접 연결될 수 있다. 외부 범프 패드(150)는, 예를 들어 도금 공정에 의해 형성될 수 있으나, 이에 한정되는 것은 아니다.
도 12a 및 도 12b를 도 11a와 함께 참조하면, 외부 범프 패드(150)를 형성한 이후, 마스크 패턴(MP)을 제거한다. 마스크 패턴(MP)이 제거된 결과, 트렌치부(151)를 포함하는 외부 범프 패드(150)가 형성될 수 있다. 예를 들어, 마스크 패턴(MP)을 제거하기 위하여, 스트립(strip) 공정 및/또는 애싱(ashing) 공정을 수행할 수 있다.
도 13a 및 도 13b를 참조하면, 외부 범프 패드(150) 상에 플럭스(flux, FL)를 형성한다. 플럭스(FL)는 외부 범프 패드(150)의 표면을 덮고, 외부 범프 패드(150)의 트렌치부(151)를 채우도록 도포될 수 있다. 상기 플럭스(FL)는 리플로우 공정 동안 외부 연결 단자(도 14a의 160)을 이루는 솔더 물질의 표면 또는 외부 범프 패드(150)의 표면 상에 산화막이 형성되는 것을 방지하고, 외부 범프 패드(150)에 대한 솔더 물질의 젖음성(wettability)을 향상시킬 수 있다.
도 14a 및 도 14b를 참조하면, 외부 범프 패드(150) 상에 솔더 물질(예를 들어, 솔더 볼)을 위치시키고, 리플로우 공정을 수행하여 외부 연결 단자(160)를 형성한다. 리플로우 공정을 통해, 상기 솔더 물질은 고온에서 용융된 후 경화되는 과정을 거쳐 외부 연결 단자(160)가 될 수 있다. 리플로우 공정 후, 잔류된 플럭스(도 13a의 FL)은 클리닝 공정을 통해 제거될 수도 있다.
리플로우 공정이 진행되는 동안, 상기 솔더 물질은 고온에서 액상으로 용융되는데, 용융된 솔더 물질은 외부 범프 패드(150)의 트렌치부(151)를 채울 수 있다. 또한, 외부 범프 패드(150)의 트렌치부(151)로 유입된 용융 상태의 솔더 물질은 외부 범프 패드(150)의 외측으로 흐르게 되는데, 이 때 외부 범프 패드(150)의 트렌치부(151)에 채워진 플럭스(도 13a의 FL)는 리플로우 공정이 진행되는 동안 솔더 물질이 트렌치부(151)를 통해 외측으로 흐르는 것을 도울 수 있다. 외부 범프 패드(150)의 트렌치부(151)를 통해 외부 범프 패드(150)의 외측으로 흘러나온 솔더 물질은 외부 범프 패드(150)의 측면(153)을 덮을 수 있다.
외부 연결 단자(160)를 형성한 이후, 도 14a 및 도 14b의 결과물에 대해 싱귤레이션 공정을 수행하여, 도 1에 도시된 것과 같이 개별화된 반도체 패키지(100)를 완성할 수 있다.
본 발명의 예시적인 실시예들에 의하면, 리플로우 공정 동안 용융된 솔더 물질은 외부 범프 패드(150)의 트렌치부(151)를 통해 외부 범프 패드(150)의 외측으로 퍼질 수 있으므로, 외부 연결 단자(160)는 외부 범프 패드(150)의 트렌치부(151)를 채우고 외부 범프 패드(150)의 측면을 덮도록 형성될 수 있다.
그에 따라, 외부 연결 단자(160)와 외부 범프 패드(150) 간의 접촉 면적이 증가되어 반도체 패키지(100)의 전기적 특성이 향상될 수 있다. 또한, 외부 연결 단자(160)가 외부 범프 패드(150)의 측면을 비교적 두텁게 덮도록 형성되어, 외부 연결 단자(160)가 완전 파단될 때까지 크랙이 전파되는 경로의 총 길이가 증가될 수 있다. 그에 따라, 외부 연결 단자(160)의 수명이 늘어날 수 있고, 궁극적으로 반도체 패키지와 모듈 기판 사이의 접합 신뢰성이 향상될 수 있다.
도 15a 및 도 15b는 본 발명의 예시적인 실시예들에 따른 반도체 패키지(100a)의 일부를 나타내는 도면들이다.
도 15a는 본 발명의 예시적인 실시예들에 따른 반도체 패키지(100a)의 일부를 나타내는 단면도이고, 도 15b는 도 15a의 A1-A1'선에 따른 단면도이다. 설명의 편의를 위해, 앞서 설명한 내용은 간략히 설명하거나 생략하고, 도 1 내지 도 3에서 설명된 반도체 패키지(100)와의 차이점을 중심으로 설명하도록 한다.
도 15a 및 도 15b를 참조하면, 반도체 패키지(100a)는 외부 범프 패드(150)와 외부 연결 단자(160) 사이에 개재되고, 상기 외부 범프 패드(150)의 적어도 일부를 덮는 커버 금속층(180)을 더 포함할 수 있다.
예시적인 실시예들에서, 커버 금속층(180)은 외부 범프 패드(150)의 표면을 전체적으로 덮도록 형성될 수도 있다. 예를 들어, 외부 범프 패드(150)의 상면, 측면, 및 트렌치부(151)에 의해 제공된 내측벽을 덮을 수 있다. 또는, 예시적인 실시예들에서, 커버 금속층(180)은 외부 범프 패드(150)의 표면을 부분적으로 덮도록 형성될 수도 있다. 예를 들어, 커버 금속층(180)은 외부 범프 패드(150)의 상면에만 형성될 수도 있다.
커버 금속층(180)은 리플로우 공정 시 외부 연결 단자(160)를 구성하는 용융된 솔더 물질의 젖음성을 향상시킬 수 있는 물질을 포함할 수 있다. 예시적인 실시예들에서, 커버 금속층(180)은 금(Au), 팔라듐(Pd), 니켈(Ni), 구리(Cu), 또는 이들의 조합을 포함할 수 있다. 예를 들어, 외부 범프 패드(150)가 구리(Cu)를 포함할 때, 커버 금속층(180)은 금(Au)을 포함할 수 있다.
커버 금속층(180)은 도금 방법에 의해 형성될 수 있다. 예를 들어, 도 12a 및 도 12b의 결과물에 대해, 도금 공정을 수행하여 외부 범프 패드(150)의 적어도 일부를 덮는 커버 금속층(180)을 형성할 수 있다. 도 14a 및 도 14b를 참조하여 설명된 것과 같이 리플로우 공정을 수행할 때, 커버 금속층(180)은 솔더 물질의 젖음성을 향상시킬 수 있는 물질을 포함하므로, 솔더 물질의 퍼짐 현상이 보다 더 향상될 수 있다.
도 16은 본 발명의 기술적 사상의 예시적인 실시예들에 따른 반도체 모듈을 나타내는 평면도이다.
도 16을 참조하면, 반도체 모듈(1000)은 모듈 기판(1010), 상기 모듈 기판(1010) 상에 실장된 복수의 반도체 패키지(1020)와 컨트롤러 칩(1030), 및 상기 모듈 기판(1010)의 가장자리에 배치된 만입 구조(1040)와 포트(1050)를 포함할 수 있다.
모듈 기판(1010)은 복수의 반도체 패키지(1020)와 컨트롤러 칩(1030)이 실장되는 지지 기판으로서, 소정의 폼 팩터(form factor)를 가지는 인쇄회로기판일 수 있다. 상기 폼 팩터는 상기 모듈 기판(1010)의 두께 및 상하좌우의 폭을 규정할 수 있다.
상기 반도체 패키지(1020)는, 예를 들어 도 1 내지 도 6을 참조하여 설명된 반도체 패키지(100), 및 도 15a 및 도 15b를 참조하여 설명된 반도체 패키지(100a)를 포함할 수 있다. 상기 복수의 반도체 패키지(1020)는 상기 모듈 기판(1010)에 포함되는 배선(미도시)을 통해 포트(1050)와 전기적으로 연결될 수 있다.
컨트롤러 칩(1030)은 복수의 반도체 패키지(1020)를 제어할 수 있다. 예를 들어, 상기 컨트롤러 칩(1030)은 외부 호스트의 명령에 따라 상기 복수의 반도체 패키지(1020)에 저장된 데이터를 읽거나, 상기 복수의 반도체 패키지(1020)에 새로운 데이터를 프로그램할 수 있다.
만입 구조(1040)는 모듈 기판(1010)을 메인 보드나 시스템 보드에 장착하고 고정하기 위하여, 반도체 모듈(1000)에 적어도 하나가 포함될 수 있다.
포트(1050)는 복수의 핀을 포함할 수 있고, 외부 호스트와 통신하는 인터페이스 프로토콜(protocol)에 기초하여 핀의 개수, 크기, 및 배치가 결정될 수 있다. 상기 복수의 핀은 메인 보드나 시스템 보드에 포함된 소켓에 접속될 수 있다.
도 17은 본 발명의 기술적 사상의 예시적인 실시예들에 따른 반도체 시스템을 나타내는 구성도이다.
도 17을 참조하면, 시스템(1100)은 제어기(1110), 입/출력 장치(1120), 메모리(1130), 인터페이스(1140), 및 버스(1150)를 포함한다.
시스템(1100)은 모바일 시스템 또는 정보를 전송하거나 전송받는 시스템일 수 있다. 일부 실시예들에서, 상기 모바일 시스템은 휴대용 컴퓨터, 웹 타블렛(web tablet), 모바일 폰, 디지털 뮤직 플레이어, 또는 메모리 카드일 수 있다.
제어기(1110)는 시스템(1100)에서의 실행 프로그램을 제어하기 위한 것으로, 마이크로 프로세서, 디지털 신호 처리기, 마이크로 컨트롤러, 또는 이와 유사한 장치로 이루어질 수 있다.
입/출력 장치(1120)는 시스템(1100)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 시스템(1100)은 입/출력 장치(1120)를 이용하여 외부 장치, 예를 들어, 개인용 컴퓨터 또는 네트워크에 연결되고, 외부 장치와 서로 데이터를 교환할 수 있다. 입/출력 장치(1120)는, 예를 들어, 터치 패드, 키보드, 또는 표시장치(display)일 수 있다.
메모리(1130)는 제어기(1110)의 동작을 위한 데이터를 저장하거나, 제어기(1110)에서 처리된 데이터를 저장할 수 있다. 상기 메모리(1130)는, 예를 들어 도 1 내지 도 6을 참조하여 설명한 반도체 패키지(100), 및 도 15a 및 도 15b를 참조하여 설명된 반도체 패키지(100a)를 포함할 수 있다.
인터페이스(1140)는 상기 시스템(1100)과 외부 장치 사이의 데이터 전송 통로일 수 있다. 제어기(1110), 입/출력 장치(1120), 메모리(1130), 및 인터페이스(1140)는 버스(1150)를 통하여 서로 통신할 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10: 반도체 모듈 100: 반도체 패키지
110: 반도체 칩 120: 재배선 구조물
130: 절연층 140: 재배선 패턴
150: 외부 범프 패드 151: 트렌치부
160: 외부 연결 단자 200: 모듈 기판

Claims (10)

  1. 칩 패드를 포함하는 반도체 칩;
    상기 반도체 칩의 상기 칩 패드에 전기적으로 연결되고, 측면으로부터 중심을 향해 연장된 트렌치부를 포함하는 외부 범프 패드; 및
    상기 외부 범프 패드 상에 배치되고, 상기 외부 범프 패드의 상기 트렌치부의 적어도 일부를 채우는 부분을 포함하는 외부 연결 단자;
    를 포함하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 외부 연결 단자는 상기 외부 범프 패드의 상기 측면을 덮는 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 외부 범프 패드는 상기 외부 범프 패드의 가장자리를 따라 균등한 간격으로 상호 이격된 복수개의 트렌치부를 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 제 3 항에 있어서,
    상기 외부 범프 패드의 가장자리를 따라 이웃하는 트렌치부 사이의 간격은 상기 트렌치부의 폭의 1배 내지 2배 사이인 것을 특징으로 하는 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 외부 연결 단자는 상기 트렌치부에 인접한 상기 외부 범프 패드의 상기 측면의 일부를 덮되, 상기 외부 범프 패드의 상기 측면의 다른 일부는 덮지 않는 것을 특징으로 하는 반도체 패키지.
  6. 제 1 항에 있어서,
    상기 반도체 칩 상의 절연층을 더 포함하고,
    상기 외부 범프 패드는 상기 절연층의 상면 상에 마련되고,
    상기 외부 연결 단자는 상기 트렌치부를 통해 상기 절연층의 상면에 접촉하는 것을 특징으로 하는 반도체 패키지.
  7. 제 1 항에 있어서,
    상기 트렌치부의 폭은 5 ㎛ 내지 10 ㎛ 사이인 것을 특징으로 하는 반도체 패키지.
  8. 제 1 항에 있어서,
    평면에서 보았을 때, 상기 트렌치부는 상기 외부 범프 패드의 상기 측면으로부터 상기 중심을 향하는 방향으로 균일한 폭으로 연장된 것을 특징으로 하는 반도체 패키지.
  9. 칩 패드를 포함하는 반도체 칩;
    상기 반도체 칩 상의 절연층;
    상기 반도체 칩의 상기 칩 패드에 연결되고, 상기 절연층 내에 마련된 재배선 패턴;
    상기 절연층의 오프닝을 통해 상기 재배선 패턴에 연결되고, 가장자리에 상호 이격된 복수개의 트렌치부를 포함하는 외부 범프 패드; 및
    상기 외부 범프 패드 상에 배치되고, 상기 외부 범프 패드의 상기 복수개의 트렌치부를 통해 상기 절연층에 접촉하는 부분을 포함하고, 상기 외부 범프 패드의 측면을 덮는 외부 연결 단자;
    를 포함하는 반도체 패키지.
  10. 모듈 기판 및 상기 모듈 기판 상에 배치된 반도체 패키지를 포함하는 반도체 모듈로서,
    상기 반도체 패키지는,
    칩 패드를 포함하는 반도체 칩;
    상기 반도체 칩의 상기 칩 패드에 전기적으로 연결되고, 각각 측면으로부터 중심을 향해 연장된 복수개의 트렌치부를 포함하는 외부 범프 패드; 및
    상기 외부 범프 패드와 상기 모듈 기판 사이에 개재되고, 상기 외부 범프 패드의 상기 복수개의 트렌치부를 채우는 외부 연결 단자;
    를 포함하는 반도체 모듈.
KR1020190090493A 2019-07-25 2019-07-25 반도체 패키지 및 이를 포함하는 반도체 모듈 Active KR102728801B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190090493A KR102728801B1 (ko) 2019-07-25 2019-07-25 반도체 패키지 및 이를 포함하는 반도체 모듈
US16/807,377 US11177199B2 (en) 2019-07-25 2020-03-03 Semiconductor packages with external bump pads having trench portions and semiconductor modules including the semiconductor packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190090493A KR102728801B1 (ko) 2019-07-25 2019-07-25 반도체 패키지 및 이를 포함하는 반도체 모듈

Publications (2)

Publication Number Publication Date
KR20210012557A true KR20210012557A (ko) 2021-02-03
KR102728801B1 KR102728801B1 (ko) 2024-11-11

Family

ID=74189362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190090493A Active KR102728801B1 (ko) 2019-07-25 2019-07-25 반도체 패키지 및 이를 포함하는 반도체 모듈

Country Status (2)

Country Link
US (1) US11177199B2 (ko)
KR (1) KR102728801B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240015873A (ko) 2022-07-28 2024-02-06 국립목포해양대학교산학협력단 소형어선의 침몰방지를 위한 안전성 평가시스템

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230139247A (ko) * 2022-03-25 2023-10-05 삼성전자주식회사 반도체 패키지 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110049725A1 (en) * 2009-09-03 2011-03-03 Topacio Roden R Semiconductor Chip with Contoured Solder Structure Opening
KR20110114155A (ko) * 2010-04-13 2011-10-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US10211141B1 (en) * 2017-11-17 2019-02-19 General Electric Company Semiconductor logic device and system and method of embedded packaging of same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825541B2 (en) 2002-10-09 2004-11-30 Taiwan Semiconductor Manufacturing Co., Ltd Bump pad design for flip chip bumping
KR100771467B1 (ko) * 2006-10-30 2007-10-30 삼성전기주식회사 회로기판 및 그 제조방법
US8916464B2 (en) 2008-12-29 2014-12-23 International Business Machines Corporation Structures and methods for improving solder bump connections in semiconductor devices
US8264089B2 (en) 2010-03-17 2012-09-11 Maxim Integrated Products, Inc. Enhanced WLP for superior temp cycling, drop test and high current applications
US8294264B2 (en) 2010-03-30 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Radiate under-bump metallization structure for semiconductor devices
TWI420634B (zh) * 2011-02-24 2013-12-21 Unimicron Technology Corp 封裝結構及其製法
US9379077B2 (en) * 2012-11-08 2016-06-28 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device
US10147692B2 (en) 2014-09-15 2018-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package with UBM and methods of forming
US9793231B2 (en) 2015-06-30 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Under bump metallurgy (UBM) and methods of forming same
KR102055595B1 (ko) * 2017-12-15 2019-12-16 삼성전자주식회사 반도체 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110049725A1 (en) * 2009-09-03 2011-03-03 Topacio Roden R Semiconductor Chip with Contoured Solder Structure Opening
KR20110114155A (ko) * 2010-04-13 2011-10-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US10211141B1 (en) * 2017-11-17 2019-02-19 General Electric Company Semiconductor logic device and system and method of embedded packaging of same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240015873A (ko) 2022-07-28 2024-02-06 국립목포해양대학교산학협력단 소형어선의 침몰방지를 위한 안전성 평가시스템

Also Published As

Publication number Publication date
US20210028096A1 (en) 2021-01-28
KR102728801B1 (ko) 2024-11-11
US11177199B2 (en) 2021-11-16

Similar Documents

Publication Publication Date Title
CN111223829B (zh) 半导体封装
TWI864252B (zh) 半導體封裝
US7663250B2 (en) Wafer level package and manufacturing method thereof
JP4897451B2 (ja) 半導体装置
US11101231B2 (en) Semiconductor package and method of manufacturing the same
US8063487B2 (en) Manufacturing method of semiconductor apparatus and semiconductor apparatus
KR20180043071A (ko) 반도체 패키지 제조 방법
CN112435994A (zh) 半导体芯片堆叠结构、半导体封装件及其制造方法
US20070111499A1 (en) Wafer redistribution structure with metallic pillar and method for fabricating the same
US11749592B2 (en) Package-on-package type semiconductor package including a lower semiconductor package and an upper semiconductor package
US20240038699A1 (en) Semiconductor chip and semiconductor package including the same
US20230138813A1 (en) Semiconductor package
KR102728801B1 (ko) 반도체 패키지 및 이를 포함하는 반도체 모듈
US20210167007A1 (en) Redistribution structure and semiconductor package including the same
TWI455271B (zh) 半導體元件結構及其製法
US20240071845A1 (en) Semiconductor package and package-on-package having the same
CN103915397A (zh) 多裸晶、高电流晶圆级封装
US12237253B2 (en) Semiconductor package and method for fabricating the same
KR102514019B1 (ko) 반도체 패키지
JP4728079B2 (ja) 半導体装置用基板および半導体装置
JP2007173749A (ja) 半導体装置及びその製造方法
KR20200036689A (ko) 반도체 패키지 및 그 제조 방법
US20240071894A1 (en) Packaged integrated circuit having enhanced electrical interconnects therein
US20230099844A1 (en) Semiconductor package
US20250014974A1 (en) Semiconductor package

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190725

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220701

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190725

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240102

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240808

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20241106

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20241107

End annual number: 3

Start annual number: 1

PG1601 Publication of registration