[go: up one dir, main page]

KR20210004029A - 엘이디 패널의 제조 방법 및 제조 장치 - Google Patents

엘이디 패널의 제조 방법 및 제조 장치 Download PDF

Info

Publication number
KR20210004029A
KR20210004029A KR1020190079789A KR20190079789A KR20210004029A KR 20210004029 A KR20210004029 A KR 20210004029A KR 1020190079789 A KR1020190079789 A KR 1020190079789A KR 20190079789 A KR20190079789 A KR 20190079789A KR 20210004029 A KR20210004029 A KR 20210004029A
Authority
KR
South Korea
Prior art keywords
led
led chips
manufacturing
chip mounting
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020190079789A
Other languages
English (en)
Inventor
조영민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190079789A priority Critical patent/KR20210004029A/ko
Priority to PCT/KR2020/008523 priority patent/WO2021002653A1/en
Priority to US16/919,829 priority patent/US20210005584A1/en
Publication of KR20210004029A publication Critical patent/KR20210004029A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B25—HAND TOOLS; PORTABLE POWER-DRIVEN TOOLS; MANIPULATORS
    • B25J—MANIPULATORS; CHAMBERS PROVIDED WITH MANIPULATION DEVICES
    • B25J15/00—Gripping heads and other end effectors
    • B25J15/06—Gripping heads and other end effectors with vacuum or magnetic holding means
    • B25J15/0616—Gripping heads and other end effectors with vacuum or magnetic holding means with vacuum
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
    • B65G61/00—Use of pick-up or transfer devices or of manipulators for stacking or de-stacking articles not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H01L33/005—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Robotics (AREA)
  • Mechanical Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명의 실시예에 따르면 엘이디 패널의 제조 방법은 웨이퍼로부터 복수의 엘이디 칩들을 분리하고, 상기 복수의 엘이디 칩들을 믹싱하고, 상기 복수의 엘이디 칩들을 정방향으로 정렬하고, 상기 복수의 엘이디 칩들을 정렬 트레이의 복수의 칩 장착부들에 장착하고, 정렬 트레이의 복수의 칩 장착부들에 장착된 복수의 엘이디 칩들을 진공 피커의 복수의 흡착부들로 진공압을 이용하여 픽업하고, 복수의 엘이디 칩들이 진공 피커의 복수의 흡착부들에 흡착된 상태에서 복수의 엘이디 칩들에 솔더를 형성하고, 진공압을 해제하여 복수의 엘이디 칩을 기판 위에 실장하는 것을 포함한다.

Description

엘이디 패널의 제조 방법 및 제조 장치{MANUFACTURING METHOD AND APPARATUS FOR LED PANEL}
본 발명은 엘이디 패널의 제조 방법 및 제조 장치에 관한 것으로서, 상세하게는 기판 위에 엘이디 칩들을 전사할 시에 수율 및 효율성을 증대시킬 수 있는 엘이디 패널의 제조 방법 및 제조 장치에 관한 것이다.
디스플레이 장치는 문자나 도형 등의 데이터 정보 및 영상을 시각적으로 표시하는 출력 장치의 일종으로서, 텔레비전, 각종 모니터 및 각종 휴대용 단말기(예를 들어, 노트북, 태블릿 피씨 및 스마트폰) 등을 포함한다.
디스플레이 장치는 유기 발광 다이오드(OLED, Organic Light Emitting Diode)와 같이 스스로 발광하는 디스플레이 패널을 사용하는 발광형과, 액정 패널(LCD, Liquid Crystal Display)과 같이 스스로 발광하지 못하고 백라이트 유닛으로부터 빛을 공급받아야 하는 디스플레이 패널을 사용하는 수광형으로 분류될 수 있다.
최근 발광형 디스플레이 패널의 일종으로, 웨이퍼로부터 수집된 수μm ~ 수백μm 크기의 마이크로 엘이디 칩들을 기판 위에 전사하여 제조되는 디스플레이 패널에 대한 연구가 시도되고 있다.
이러한 기술은 웨이퍼로부터 수집된 수μm ~ 수백μm 크기의 마이크로 엘이디 칩을 손상되지 않도록 하면서 정확하고 신속하게 기판에 위치시키는 것이 요구된다.
본 발명의 일 측면은 웨이퍼로부터 수집된 수μm ~ 수백μm 크기의 마이크로 엘이디 칩을 기판에 전사하여 엘이디 패널을 제조하는 방법 및 제조 장치를 개시한다.
본 발명의 일 측면은 엘이디 칩들을 기판에 전사하는 과정에서 엘이디 칩들이 손상되는 것을 방지 또는 최소화할 수 있는 엘이디 패널의 제조 방법 및 제조 장치를 개시한다.
본 발명의 일 측면은 복수의 엘이디 칩들을 신속하고, 정확하며, 용이하게 기판에 전사할 수 있는 엘이디 패널의 제조 방법 및 제조 장치를 개시한다.
본 발명의 사상에 따르면 엘이디 패널의 제조 방법은, 웨이퍼로부터 복수의 엘이디 칩들을 분리하고, 상기 복수의 엘이디 칩들을 믹싱하고, 상기 복수의 엘이디 칩들을 정방향으로 정렬하고, 상기 복수의 엘이디 칩들을 정렬 트레이의 복수의 칩 장착부들에 장착하고, 상기 정렬 트레이의 복수의 칩 장착부들에 장착된 복수의 엘이디 칩들을 진공 피커의 복수의 흡착부들로 진공압을 이용하여 픽업하고, 상기 복수의 엘이디 칩들이 상기 진공 피커의 복수의 흡착부들에 흡착된 상태에서 상기 복수의 엘이디 칩들에 솔더를 형성하고, 상기 진공압을 해제하여 상기 복수의 엘이디 칩들을 기판 위에 실장하는 것을 포함한다.
상기 복수의 칩 장착부들은 상기 정렬 트레이의 상면에 홈 형상으로 형성될 수 있다.
상기 복수의 칩 장착부들 각각에 상기 엘이디 칩이 하나씩 장착될 수 있다.
상기 복수의 칩 장착부들 각각에 상기 엘이디 칩의 일부분이 수용될 수 있다.
상기 복수의 칩 장착부들은 매트릭스 형태로 배열될 수 있다.
상기 복수의 흡착부들은 상기 진공 피커의 하면에 홈 형상으로 형성될 수 있다.
상기 복수의 흡착부들은 상기 복수의 칩 장착부들의 위치에 대응되도록 형성될 수 있다.
상기 복수의 흡착부들 각각에 상기 엘이디 칩이 하나씩 흡착될 수 있다.
상기 복수의 흡착부들 각각에 상기 엘이디 칩의 다른 일부분이 수용될 수 있다.
상기 진공 피커는 상기 복수의 흡착부들에 연결되도록 상기 진공 피커를 관통하게 형성되는 복수의 흡착홀들을 포함할 수 있다.
상기 복수의 엘이디 칩들에 솔더를 형성하는 것은, 솔더 몰드에 상기 솔더를 형성하고, 상기 복수의 엘이디 칩들이 흡착된 상기 진공 피커를 상기 솔더 몰드에 접근시켜서 상기 솔더를 상기 복수의 엘이디 칩들에 접착시키는 것을 포함할 수 있다.
상기 솔더 몰드에 상기 솔더를 형성하는 것은, 상기 복수의 엘이디 칩들의 전극 패드들의 위치에 대응되도록 상기 솔더 몰드에 상기 솔더를 형성하는 것을 포함할 수 있다.
상기 복수의 엘이디 칩들을 정방향으로 정렬하는 것은 상기 복수의 엘이디 칩들을 피더를 통해 정방향으로 정렬하는 것을 포함할 수 있다.
상기 복수의 엘이디 칩들을 상기 정렬 트레이의 복수의 칩 장착부들에 장착하는 것은, 상기 피더를 통해 정방향으로 정렬된 복수의 엘이디 칩들을 픽업하여 상기 정렬 트레이의 복수의 칩 장착부들에 장착하는 것을 포함할 수 있다.
본 발명의 사상에 따르면 엘이디 패널의 제조 장치는, 복수의 엘이디 칩들이 장착되는 복수의 칩 장착부들을 갖는 정렬 트레이; 및 상기 정렬 트레이의 복수의 칩 장착부들에 장착된 복수의 엘이디 칩들을 진공압을 이용하여 흡착하는 복수의 흡착부들을 갖는 진공 피커; 를 포함한다.
상기 복수의 칩 장착부들은 상기 정렬 트레이의 상면에 홈 형상으로 형성될 수 있고, 상기 복수의 흡착부들은 상기 진공 피커의 하면에 홈 형상으로 형성될 수 있다.
상기 복수의 칩 장착부들과 상기 복수의 흡착부들은 서로 대응되는 위치에 형성될 수 있다.
상기 복수의 칩 장착부들 각각에 상기 엘이디 칩이 하나씩 장착될 수 있고, 상기 복수의 흡착부들 각각에 상기 엘이디 칩이 하나씩 장착될 수 있다.
상기 복수의 칩 장착부들 각각에 상기 엘이디 칩의 일부가 수용될 수 있고, 상기 복수의 흡착부들 각각에 상기 엘이디 칩의 다른 일부가 수용될 수 있다.
본 발명의 사상에 따르면 웨이퍼로부터 수집된 수μm ~ 수백μm 크기의 마이크로 엘이디 칩들을 기판에 전사하여 엘이디 패널을 제조할 수 있다.
본 발명의 사상에 따르면 엘이디 칩들을 기판 상에 전사하는 과정에서 엘이디 칩이 손상되는 것을 방지 또는 최소화할 수 있다.
본 발명의 사상에 따르면 복수의 엘이디 칩들을 신속, 정확, 용이하게 기판 상에 전사할 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 외관을 도시한 도면.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 프레임과 엘이디 패널을 분리하여 도시한 도면.
도 3은 본 발명의 일 실시예에 따른 엘이디 패널의 제조 방법을 도시한 순서도.
도 4는 본 발명의 일 실시예에 따른 정렬 트레이에 복수의 엘이디 칩들을 장착하는 동작을 도시한 사시도.
도 5는 본 발명의 일 실시예에 따른 진공 피커로 정렬 트레이에 장착된 엘이디 칩들을 픽업하는 동작을 도시한 사시도.
도 6은 본 발명의 일 실시예에 따른 진공 피커의 저면 사시도.
도 7은 본 발명의 일 실시예에 따른 진공 피커가 정렬 트레이 위로 하강하는 동작을 도시한 단면도.
도 8은 본 발명의 일 실시예에 따른 진공 피커가 정렬 트레이에 접근하여 정렬 트레이에 장착된 엘이디 칩들을 픽업하는 동작을 도시한 도면.
도 9는 도 8의 'O' 부분을 확대하여 도시한 도면.
도 10은 본 발명의 일 실시예에 따른 진공 피커가 솔더 몰드 위로 이동하는 동작을 도시한 도면.
도 11은 본 발명의 일 실시예에 따른 진공 피커가 솔더 몰드에 접근하여 엘이디 칩들에 솔더를 접착시키는 동작을 도시한 도면.
도 12는 본 발명의 일 실시예에 따른 진공 피커가 기판 위로 이동하는 동작을 도시한 도면.
도 13은 본 발명의 일 실시예에 따른 진공 피커가 기판에 접근하여 엘이디 칩들을 기판 위에 실장하는 동작을 도시한 도면.
도 14는 본 발명의 일 실시예에 따른 진공 피커가 기판에서 분리되는 동작을 도시한 도면.
본 명세서에 기재된 실시예는 본 발명의 가장 바람직한 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원 시점에서 있어서 이들을 대체할 수 있는 다양한 균등물 또는 변형예들도 본 발명의 권리 범위에 포함되는 것으로 이해되어야 할 것이다.
설명 중 사용되는 단수의 표현은 문맥상 명백하게 뜻하지 않은 이상 복수의 표현을 포함할 수 있다. 도면에서 요소들의 형상 및 크기 등의 명확한 설명을 위해 과장된 것일 수 있다.
본 명세서에서 '포함하다' 또는 '가지다' 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지칭하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
전방, 후방, 상측, 하측, 좌측 및 우측의 방향에 대하여는 첨부된 도면 도 1 및 도 2에 도시된 방향을 기준으로 명세서 전반에 걸쳐 통일적으로 지칭하기로 한다. 도 1 및 도 2에는 서로 수직한 X축, Y축, Z축 방향이 표시되어 있으며, X축 방향은 좌우 방향을 의미하고, Y축 방향은 상하 방향을 의미하며, Z축 방향은 전후 방향을 의미한다.
이하에서는 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 외관을 도시한 도면이다. 도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 프레임과 엘이디 패널을 분리하여 도시한 도면이다.
도 1 및 도 2를 참조하면, 디스플레이 장치(1)는 정보, 자료, 데이터 등을 문자, 도형, 그래프, 영상 등으로 표시하여 주는 장치로서, 광고판, 전광판, 스크린, 텔레비전, 모니터 등이 디스플레이 장치(1)로 구현될 수 있다. 디스플레이 장치는 벽 또는 천장에 설치되거나, 스탠드(미도시)에 의해 실내 또는 실외 그라운드 위에 설치될 수 있다.
디스플레이 장치(1)는 화면을 표시하는 엘이디 패널들(30)과, 엘이디 패널들(30)을 지지하도록 엘이디 패널들(30)의 후방에 결합되는 프레임들(20)을 포함할 수 있다. 본 실시예에서, 디스플레이 장치(1)는 8개의 엘이디 패널들(30a - 30h)과, 이에 결합된 4개의 프레임들(20a - 20d)을 포함하고 있다. 즉, 하나의 프레임(20)에는 2개의 엘이디 패널들(20)이 결합될 수 있다.
제1프레임(20a)에는 제1 및 제2 엘이디 패널들(30a - 30b)이 결합되고, 제2프레임(20b)에는 제3 및 제4 엘이디 패널들(30c 30d)이 결합되고, 제3프레임(20c)에는 제5 및 제6엘이디 패널들(30e 30f)이 결합되고, 제4프레임(20d)에는 제7 및 제8엘이디 패널들(30g 30h)이 결합될 수 있다. 다만, 디스플레이 장치(1)를 구성하는 프레임 및 엘이디 패널의 개수에 한정이 있는 것은 아니다.
프레임(20)은 틀 형상으로 형성될 수 있다. 엘이디 패널들(30)은 마그네틱 체결 장치(25)를 통해 프레임(20)에 결합될 수 있다. 마그네틱 체결 장치(25)는 자석의 자기력에 의해 엘이디 패널들(30)을 프레임(20)에 밀착 결합시킬 수 있다.
프레임(20)의 개방된 후면에는 후방 커버(10)가 결합될 수 있다. 엘이디 패널들(30)과 후방 커버(10)의 사이에는 엘이디 패널들(30)을 구동하는 제어 보드와, 엘이디 패널들(30)에 전원을 공급하는 전원 공급 장치가 배치될 수 있다.
디스플레이 장치(1)는 엘이디 패널들(30)이 프레임(20)에서 분리되는 것을 방지하기 위한 래치(26)를 더 포함할 수 있다.
엘이디 패널들(30)은 상하 방향(Y축 방향) 및/또는 좌우 방향(X축 방향)으로 서로 인접하도록 배열될 수 있다. 즉, 엘이디 패널들(30)은 M * N 매트릭스 형태로 배열될 수 있다. 본 실시예에서 8개의 엘이디 패널들(30)은 4 * 2 매트릭스 형태로 배열되고 있다.
엘이디 패널(30)은 기판들(50)과, 기판들(50)이 부착된 브라켓(40)을 포함할 수 있다. 본 실시예에서, 엘이디 패널(30)은 6 개의 기판들(50)과, 1 개의 브라켓(40)을 포함하고 있다.
즉, 1 개의 브라켓(40)에 6 개의 기판(50)이 부착될 수 있다. 그러나, 브라켓(40)에 부착되는 기판(50)의 개수에 한정이 있는 것은 아니다. 본 실시예와 달리 하나의 브라켓(40)에 하나의 기판(50)만 부착될 수도 있고, 다른 개수의 기판(50)이 부착될 수도 있다. 기판(50)은 접착제, 양면 접착 테이프 등을 통해 브라켓(40)의 전면에 부착될 수 있다.
기판(50)에는 복수의 엘이디 칩들(55)이 실장되며, 기판(50)의 위에는 복수의 엘이디 칩들(55)을 보호하거나 광학 성능을 향상시키도록 보호부재(59)가 마련될 수 있다.
기판(50)은 유리(glass), PI(polyimide), FR4등의 재질로 형성될 수 있다. 기판(50)의 전면에는 외광을 흡수하여 콘트라스트를 향상시키도록 블랙층이 형성될 수 있다.
복수의 엘이디 칩들(55)은 서브 픽셀인 레드 엘이디, 그린 엘이디, 블루 엘이디를 포함할 수 있다. 레드 엘이디, 그린 엘이디, 블루 엘이디가 모여서 하나의 픽셀을 형성할 수 있다. 복수의 엘이디 칩들(55)은 일정한 형태로 배열될 수 있다. 즉, 레드 엘이디, 그린 엘이디, 블루 엘이디가 서로 일렬로 배열될 수도 있으며, 또는 삼각형 형태로 배열될 수도 있다.
복수의 엘이디 칩들(55)은 무기물(無機物) 재질로 형성되며 가로 길이, 세로 길이 및 높이가 각각 수 μm 내지 수백 μm 크기를 갖는 마이크로 엘이디를 포함할 수 있다. 복수의 엘이디 칩들(55)은 실리콘 웨이퍼로부터 수집되어 기판(50)에 전사될 수 있다. 복수의 엘이디 칩들(55)이 기판(50)에 전사되는 구체적인 방법은 후술한다.
보호 부재(56)는 아크릴 수지, 폴리이미드 수지, 에폭시 수지, 폴리우레탄 수지 등의 투광성 또는 형광성 재질로 형성되고, 기판(50)에 실장된 복수의 엘이디 칩들(55)을 덮도록 형성될 수 있다. 보호 부재(56)는 기판(50) 위에 복수의 엘이디 칩들(55)이 모두 실장된 후에 복수의 엘이디 칩들(55)을 덮도록 일괄적으로 형성될 수 있다.
도 3은 본 발명의 일 실시예에 따른 엘이디 패널의 제조 방법을 도시한 순서도이다. 도 4는 본 발명의 일 실시예에 따른 정렬 트레이에 복수의 엘이디 칩들을 장착하는 동작을 도시한 사시도이다.
도 3 내지 도 4를 참조하여, 본 발명의 일 실시예에 따른 엘이디 패널의 제조 방법에 대해 설명한다.
본 발명의 일 실시예에 따른 엘이디 패널의 제조 방법은 웨이퍼에서 복수의 엘이디 칩들(55)을 분리하고(S10), 분리된 엘이디 칩들(55)을 믹싱하는 것(S20)을 포함할 수 있다.
웨이퍼에서 분리된 복수의 엘이디 칩들(55)은 분리된 위치에 따라 파장 대역이 상이할 수 있으며, 웨이퍼에서 분리된 복수의 엘이디 칩들(55)을 그대로 기판에 전사하는 경우에 파장 대역의 차이로 인해 영상에 그라데이션이 발생할 수 있다.
본 발명의 일 실시예에 따른 엘이디 패널의 제조 방법은 웨이퍼에서 분리된 복수의 엘이디 칩들(55)을 믹싱하여 복수의 엘이디 칩들(55)이 균일하고 고르게 기판에 전사되도록 할 수 있다. 복수의 엘이디 칩들(55)은 공전 및 자전하도록 구성된 자동 믹서기를 통해 믹싱될 수도 있고, 수동으로 믹싱될 수도 있다.
이와 같이 고르게 혼합된 복수의 엘이디 칩들(55)은 피더를 통해 정방향으로 정렬될 수 있다(S30).
일례로, 복수의 엘이디 칩들(55)은 전극 패드들(56, 도 9)이 아래로 향하도록 정렬될 수 있다. 또한, 복수의 엘이디 칩들(55)은 n형 전극 패드와 p형 전극 패드가 소정의 방향으로 배치되도록 정렬될 수 있다.
피더로는 복수의 엘이디 칩들(55)을 수용하는 보울과, 보울의 외곽에 나선형으로 상향하도록 형성되는 나선 경로와, 보울을 진동시키는 모터를 갖는 보울 피더가 사용되거나 또는 라인 피더 등이 사용될 수 있다.
본 발명의 일 실시예에 따른 엘이디 패널의 제조 방법은 복수의 엘이디 칩들(55)을 정렬 트레이(70)의 복수의 칩 장착부들(72)에 장착하는 것을 포함할 수 있다(S40).
상기와 같이 피더를 통해 정방향으로 정렬된 복수의 엘이디 칩들(55)은 픽업되어 정렬 트레이(70)의 복수의 칩 장착부들(72)에 장착될 수 있다.
정렬 트레이(70)는 복수의 엘이디 칩들(55)을 일차적으로 정위치로 정렬시킬 수 있다. 또한, 정렬 트레이(70)는 한번에 다량의 엘이디 칩들(55)을 장착할 수 있도록 형성되어, 다량의 엘이디 칩들(55)을 일시에 기판(50)으로 이송할 수 있도록 할 수 있다. 정렬 트레이(70)는 스테이지(100) 위에 배치될 수 있다.
정렬 트레이(70)는 대략 평판 형상으로 형성될 수 있다. 정렬 트레이(70)는 복수의 엘이디 칩들(55)이 장착되는 복수의 칩 장착부들(72)을 가질 수 있다. 각각의 칩 장착부(72)에 엘이디 칩(55)이 하나씩 장착될 수 있다. 복수의 칩 장착부들(72)은 기판(50) 위에 복수의 엘이디 칩들(55)이 실장되어야 할 위치에 대응되도록 형성될 수 있다.
일례로, 기판(50) 위에 복수의 엘이디 칩들(55)이 소정 간격으로 매트릭스 형태로 실장되어야 한다면 정렬 트레이(70)의 복수의 칩 장착부(72)들도 동일한 간격으로 매트릭스 형태로 형성될 수 있다.
정렬 트레이(70)는 편평하게 형성되는 상면(71)을 가질 수 있다. 복수의 칩 장착부들(72)은 정렬 트레이(70)의 상면(71)에 홈 형상으로 형성될 수 있다. 각각의 칩 장착부(72)는 대체로 엘이디 칩(55)의 형상에 대응되는 형상으로 형성될 수 있다. 일례로, 각각의 칩 장착부(72)는 소정의 높이(73)와, 소정의 길이(74)와, 소정의 폭(75)을 갖는 육면체 형상으로 형성될 수 있다.
칩 장착부(72)의 길이(74)와 폭(75)은 각각 엘이디 칩(55)의 길이 및 폭에 대응되거나 다소 크게 형성될 수 있다. 이에 따라, 칩 장착부(72)에 수용된 엘이디 칩(55)이 유동하거나 회전하는 것이 방지될 수 있다.
다만, 엘이디 칩(55)의 상측 일부분은 칩 장착부(72)에 수용되지 않도록 칩 장착부(72)의 높이(73)는 엘이디 칩(55)의 높이 보다 작게 형성될 수 있다. 즉, 각각의 칩 장착부(72)에 엘이디 칩(55)의 하측 일부분만 수용되고 상측 일부분은 칩 장착부(72)의 상측으로 돌출될 수 있다. 칩 장착부(72)의 상측으로 돌출된 부분은 후술하는 진공 피커(80)의 흡착부(82)에 수용될 수 있다.
정렬 트레이(70)는 칩 장착부(72)에 연결되도록 정렬 트레이(70)를 관통하게 형성되는 통공(76)을 포함할 수 있다. 칩 장착부(72)에 엘이디 칩(55)을 장착할 시에 통공(76)을 통해 진공압을 제공하여 엘이디 칩(55)이 칩 장착부(72)에 보다 안정적이고 정확하게 장착되도록 할 수 있다.
이와 같이, 정렬 트레이(70)의 복수의 칩 장착부(72)들에 복수의 엘이디 칩들(55)을 장착함으로써, 복수의 엘이디 칩들(55)을 정위치로 정렬할 수 있다. 또한, 정렬 트레이(70)는 다량의 칩 장착부들(72)을 포함하여, 후술하는 진공 피커(80)로 정렬 트레이(70)에 장착된 다량의 엘이디 칩들(55)을 한꺼번에 진공 흡착하여 일시에 이송할 수 있다.
도 5는 본 발명의 일 실시예에 따른 진공 피커로 정렬 트레이에 장착된 엘이디 칩들을 픽업하는 동작을 도시한 사시도이다. 도 6은 본 발명의 일 실시예에 따른 진공 피커의 저면 사시도이다. 도 7은 본 발명의 일 실시예에 따른 진공 피커가 정렬 트레이 위로 하강하는 동작을 도시한 단면도이다. 도 8은 본 발명의 일 실시예에 따른 진공 피커가 정렬 트레이에 접근하여 정렬 트레이에 장착된 엘이디 칩들을 픽업하는 동작을 도시한 도면이다. 도 9는 도 8의 'O' 부분을 확대하여 도시한 도면이다.
도 3과, 도 5 내지 도 9를 참조하여, 본 발명의 일 실시예에 따른 진공 피커를 이용하여 엘이디 칩들의 픽업하는 과정을 설명한다.
본 발명의 일 실시예에 따른 엘이디 패널의 제조 방법은 정렬 트레이(70)의 복수의 칩 장착부들(72)에 장착된 복수의 엘이디 칩들(55)을 진공 피커(80)의 복수의 흡착부들(82)로 진공압을 이용하여 픽업하는 것을 포함할 수 있다(S50).
진공 피커(80)는 정렬 트레이(70)의 복수의 칩 장착부들(72)에 장착된 복수의 엘이디 칩들(55)을 진공압으로 픽업하도록 복수의 흡착부들(82)을 가질 수 있다.
진공 피커(80)는 정렬 트레이(70)의 상면(71)에 나란하도록 편평하게 형성되는 하면(81)을 가질 수 있다. 복수의 흡착부들(82)은 진공 피커(80)의 하면(81)에 홈 형상으로 형성될 수 있다. 진공 피커(80)의 복수의 흡착부들(82)은 정렬 트레이(70)의 복수의 칩 장착부들(72)에 대응되는 위치에 형성될 수 있다.
즉, 복수의 칩 장착부들(72)이 기판(50) 위에 복수의 엘이디 칩들(55)이 실장되어야 할 위치에 대응되도록 형성되는 것과 같이, 복수의 흡착부들(82) 역시 기판(50) 위에 복수의 엘이디 칩들(55)이 실장되어야 할 위치에 대응되도록 형성될 수 있다.
일례로, 기판(50) 위에 복수의 엘이디 칩들(55)이 소정 간격으로 매트릭스 형태로 실장되어야 한다면 복수의 흡착부들(82)도 동일한 간격으로 매트릭스 형태로 형성될 수 있다.
복수의 흡착부들(82) 각각에 엘이디 칩(55)이 하나씩 흡착될 수 있다. 각각의 흡착부(82)는 대체로 엘이디 칩(55)의 형상에 대응되는 형상으로 형성될 수 있다. 일례로, 각각의 흡착부(82)는 소정의 높이(83)와, 소정의 길이(84)와, 소정의 폭(85)을 갖는 육면체 형상으로 형성될 수 있다.
흡착부(82)의 길이(84)와 폭(85)은 각각 엘이디 칩(55)의 길이 및 폭에 대응되거나 다소 크게 형성될 수 있다. 이에 따라, 흡착부(82)에 수용된 엘이디 칩(55)이 유동하거나 회전하는 것이 방지될 수 있다.
흡착부(82)의 높이(83)는 엘이디 칩(55)의 높이 보다 작게 형성될 수 있다. 따라서, 엘이디 칩(55)의 상측 일부분이 흡착부(82)의 내부로 수용될 수 있다.
진공 피커(80)는 흡착부들(82)에 연결되도록 진공 피커(80)를 관통하게 형성되는 흡착홀들(86)을 포함할 수 있다. 흡착홀(86)은 엘이디 칩(55)을 원활하게 흡착할 수 있는 적절한 크기를 가질 수 있다. 일례로 흡착홀(86)의 직경(87)은 80 ~ 100 μm 의 크기를 가질 수 있다.
진공 피커(80)는 정렬 트레이(70)에 접근하도록 하강할 수 있다(A). 엘이디 칩들(55)이 흡착부들(82)에 수용되면, 흡착홀들(86)에 진공압을 가할 수 있다. 흡착홀들(86)을 통해 진공압이 가해지면 엘이디 칩들(55)이 흡착부(82)에 흡착될 수 있다.
상기와 같이, 엘이디 칩들(55)을 진공압을 이용하여 진공 피커(80)에 흡착시키므로, 엘이디 칩들(82)에 큰 물리적인 충격이 가해지지 않으며, 엘이디 칩들(82)의 손상이 방지되거나 최소화될 수 있다.
도 10은 본 발명의 일 실시예에 따른 진공 피커가 솔더 몰드 위로 이동하는 동작을 도시한 도면이다. 도 11은 본 발명의 일 실시예에 따른 진공 피커가 솔더 몰드에 접근하여 엘이디 칩들에 솔더를 접착시키는 동작을 도시한 도면이다. 도 12는 본 발명의 일 실시예에 따른 진공 피커가 기판 위로 이동하는 동작을 도시한 도면이다.
도 3과, 도 10 내지 도12를 참조하여, 본 발명의 일 실시예에 따른 복수의 엘이디 칩들(55)에 솔더(92)를 형성하는 방법에 대해 설명한다.
본 발명의 일 실시예에 따른 엘이디 패널의 제조 방법은 복수의 엘이디 칩들(55)이 진공 피커(70)의 복수의 흡착부들(82)에 흡착된 상태에서 복수의 엘이디 칩들(55)에 솔더(92)를 형성하는 것을 포함할 수 있다(S60).
본 발명의 일 실시예에 따른 엘이디 패널의 제조 방법은 솔더 몰드(90)를 준비하고, 솔더 몰드(90)에 솔더(92)를 형성하는 것을 포함할 수 있다. 솔더 몰드(90)는 스테이지(100) 위에 배치될 수 있다.
솔더 몰드(90)에 솔더들(92)을 형성할 시에 복수의 엘이디 칩들(55)의 전극 패드들(56)의 위치에 대응되도록 솔더 몰드(90)에 솔더들(92)을 형성할 수 있다.
솔더 몰드(90)에 솔더들(92)이 형성된 후에, 진공 피커(80)는 복수의 엘이디 칩들(55)을 흡착한 상태로 솔더 몰드(90) 측으로 이동할 수 있다(C).
진공 피커(80)가 솔더 몰드(90)에 접근하도록 하강하고, 복수의 엘이디 칩들(55)의 전극 패드들(56)에 솔더들(92)이 접촉할 수 있다(D).
솔더 들(92)이 복수의 엘이디 칩들(55)의 전극 패드들(56)에 접촉하여 압착되면, 솔더 들(92)이 복수의 엘이디 칩들(55)의 전극 패드들(56)에 접착될 수 있다. 이를 위해 솔더들(92)은 솔더 몰드(90)에 비해 전극 패드들(56)에 대한 접착력이 크도록 형성될 수 있다.
전극 패드들(56)과 솔더들(92)의 접촉 시에 전극 패드들(56)의 이물질을 제거하고 전극 패드들(56)과 솔더들(92)의 접착력 증가를 위해 플러스 처리를 할 수 있다.
전극 패드들(56)에 솔더들(92)이 접착되면, 진공 피커(80)가 상승하여 솔더 몰드(90)에서 분리될 수 있다(E). 진공 피커(80)는 솔더들(92)이 형성된 복수의 엘이디 칩들(55)을 흡착한 상태로 기판(50) 위로 이동할 수 있다(50).
도 13은 본 발명의 일 실시예에 따른 진공 피커가 기판에 접근하여 엘이디 칩들을 기판 위에 실장하는 동작을 도시한 도면이다. 도 14는 본 발명의 일 실시예에 따른 진공 피커가 기판에서 분리되는 동작을 도시한 도면이다.
도 3 및 도 13 내지 도 14를 참조하여, 본 발명의 일 실시예에 따라 진공 피커의 진공압을 해제하여 복수의 엘이디 칩을 기판 위에 실장하는 방법을 설명한다.
본 발명의 일 실시예에 따른 엘이디 패널의 제조 방법은 진공 피커(80)의 진공압을 해제하여 복수의 엘이디 칩들(55)을 기판(50) 위에 실장하는 것을 포함할 수 있다(S70). 기판(50)은 스테이지(100) 위에 배치될 수 있다.
진공 피커(80)는 솔더(92)가 형성된 복수의 엘이디 칩들(55)을 흡착한 상태로 기판(50)에 접근하도록 하강할 수 있다(G). 복수의 엘이디 칩들(55)에 형성된 솔더(92)는 기판(50)의 기판 전극들(51)에 접촉될 수 있다.
복수의 엘이디 칩들(55)에 형성된 솔더(92)가 기판(50)의 기판 전극들(51)에 접촉되면, 진공 피커(80)의 진공압을 해제하고 진공 피커(80)를 기판(50)에서 분리할 수 있다(H). 이로써, 복수의 엘이디 칩들(55)이 기판(50)에 실장될 수 있다.
특정 실시예에 의하여 상기와 같은 본 발명의 기술적 사상을 설명하였으나 본 발명의 권리범위는 이러한 실시예에 한정되는 것이 아니다. 특허청구범위에 명시된 본 발명의 기술적 사상으로서의 요지를 일탈하지 아니하는 범위 안에서 당분야에서 통상의 지식을 가진 자에 의하여 수정 또는 변형 가능한 다양한 실시예들도 본 발명의 권리범위에 속한다 할 것이다.
1 : 디스플레이 장치 10 : 후방 커버
20, 20a-20d : 프레임 30, 30a-30h : 엘이디 패널
40 : 브라켓 50 : 기판
51 : 기판 전극 55 : 엘이디 칩
56 : 전극 패드 59 : 보호 부재
70 : 정렬 트레이
71 : 정렬 트레이 상면 72 : 칩 장착부
80 : 진공 피커 81 : 진공 피커 하면
82 : 흡착부 86 : 흡착홀
90 : 솔더 몰드 92 : 솔더
100 : 스테이지

Claims (19)

  1. 웨이퍼로부터 복수의 엘이디 칩들을 분리하고,
    상기 복수의 엘이디 칩들을 믹싱하고,
    상기 복수의 엘이디 칩들을 정방향으로 정렬하고,
    상기 복수의 엘이디 칩들을 정렬 트레이의 복수의 칩 장착부들에 장착하고,
    상기 정렬 트레이의 복수의 칩 장착부들에 장착된 복수의 엘이디 칩들을 진공 피커의 복수의 흡착부들로 진공압을 이용하여 픽업하고,
    상기 복수의 엘이디 칩들이 상기 진공 피커의 복수의 흡착부들에 흡착된 상태에서 상기 복수의 엘이디 칩들에 솔더를 형성하고,
    상기 진공압을 해제하여 상기 복수의 엘이디 칩들을 기판 위에 실장하는 것을 포함하는 엘이디 패널의 제조 방법.
  2. 제1항에 있어서,
    상기 복수의 칩 장착부들은 상기 정렬 트레이의 상면에 홈 형상으로 형성된 엘이디 패널의 제조 방법.
  3. 제1항에 있어서,
    상기 복수의 칩 장착부들 각각에 상기 엘이디 칩이 하나씩 장착되는 엘이디 패널의 제조 방법.
  4. 제1항에 있어서,
    상기 복수의 칩 장착부들 각각에 상기 엘이디 칩의 일부분이 수용되는 엘이디 패널의 제조 방법.
  5. 제1항에 있어서,
    상기 복수의 칩 장착부들은 매트릭스 형태로 배열된 엘이디 패널의 제조 방법.
  6. 제1항에 있어서,
    상기 복수의 흡착부들은 상기 진공 피커의 하면에 홈 형상으로 형성된 엘이디 패널의 제조 방법.
  7. 제1항에 있어서,
    상기 복수의 흡착부들은 상기 복수의 칩 장착부들의 위치에 대응되도록 형성된 엘이디 패널의 제조 방법.
  8. 제1항에 있어서,
    상기 복수의 흡착부들 각각에 상기 엘이디 칩이 하나씩 흡착되는 엘이디 패널의 제조 방법.
  9. 제4항에 있어서,
    상기 복수의 흡착부들 각각에 상기 엘이디 칩의 다른 일부분이 수용되는 엘이디 패널의 제조 방법.
  10. 제1항에 있어서,
    상기 진공 피커는 상기 복수의 흡착부들에 연결되도록 상기 진공 피커를 관통하게 형성되는 복수의 흡착홀들을 포함하는 엘이디 패널의 제조 방법.
  11. 제1항에 있어서,
    상기 복수의 엘이디 칩들에 솔더를 형성하는 것은,
    솔더 몰드에 상기 솔더를 형성하고,
    상기 복수의 엘이디 칩들이 흡착된 상기 진공 피커를 상기 솔더 몰드에 접근시켜서 상기 솔더를 상기 복수의 엘이디 칩들에 접착시키는 것을 포함하는 엘이디 패널의 제조 방법.
  12. 제11항에 있어서,
    상기 솔더 몰드에 상기 솔더를 형성하는 것은,
    상기 복수의 엘이디 칩들의 전극 패드들의 위치에 대응되도록 상기 솔더 몰드에 상기 솔더를 형성하는 것을 포함하는 엘이디 패널의 제조 방법.
  13. 제1항에 있어서,
    상기 복수의 엘이디 칩들을 정방향으로 정렬하는 것은 상기 복수의 엘이디 칩들을 피더를 통해 정방향으로 정렬하는 것을 포함하는 엘이디 패널의 제조 방법.
  14. 제13항에 있어서,
    상기 복수의 엘이디 칩들을 상기 정렬 트레이의 복수의 칩 장착부들에 장착하는 것은,
    상기 피더를 통해 정방향으로 정렬된 복수의 엘이디 칩들을 픽업하여 상기 정렬 트레이의 복수의 칩 장착부들에 장착하는 것을 포함하는 엘이디 패널의 제조 방법.
  15. 복수의 엘이디 칩들이 장착되는 복수의 칩 장착부들을 갖는 정렬 트레이; 및
    상기 정렬 트레이의 복수의 칩 장착부들에 장착된 복수의 엘이디 칩들을 진공압을 이용하여 흡착하는 복수의 흡착부들을 갖는 진공 피커; 를 포함하는 엘이디 패널의 제조 장치.
  16. 제15항에 있어서,
    상기 복수의 칩 장착부들은 상기 정렬 트레이의 상면에 홈 형상으로 형성되고,
    상기 복수의 흡착부들은 상기 진공 피커의 하면에 홈 형상으로 형성되는 엘이디 패널의 제조 장치.
  17. 제15항에 있어서,
    상기 복수의 칩 장착부들과 상기 복수의 흡착부들은 서로 대응되는 위치에 형성된 엘이디 패널의 제조 장치.
  18. 제15항에 있어서,
    상기 복수의 칩 장착부들 각각에 상기 엘이디 칩이 하나씩 장착되고, 상기 복수의 흡착부들 각각에 상기 엘이디 칩이 하나씩 장착되는 엘이디 패널의 제조 장치.
  19. 제15항에 있어서,
    상기 복수의 칩 장착부들 각각에 상기 엘이디 칩의 일부가 수용되고, 상기 복수의 흡착부들 각각에 상기 엘이디 칩의 다른 일부가 수용되는 엘이디 패널의 제조 장치.
KR1020190079789A 2019-07-03 2019-07-03 엘이디 패널의 제조 방법 및 제조 장치 Ceased KR20210004029A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190079789A KR20210004029A (ko) 2019-07-03 2019-07-03 엘이디 패널의 제조 방법 및 제조 장치
PCT/KR2020/008523 WO2021002653A1 (en) 2019-07-03 2020-06-30 Method and apparatus for manufacturing led panel
US16/919,829 US20210005584A1 (en) 2019-07-03 2020-07-02 Method and apparatus for manufacturing led panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190079789A KR20210004029A (ko) 2019-07-03 2019-07-03 엘이디 패널의 제조 방법 및 제조 장치

Publications (1)

Publication Number Publication Date
KR20210004029A true KR20210004029A (ko) 2021-01-13

Family

ID=74066546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190079789A Ceased KR20210004029A (ko) 2019-07-03 2019-07-03 엘이디 패널의 제조 방법 및 제조 장치

Country Status (3)

Country Link
US (1) US20210005584A1 (ko)
KR (1) KR20210004029A (ko)
WO (1) WO2021002653A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11949053B2 (en) * 2020-12-14 2024-04-02 Lumileds Llc Stencil printing flux for attaching light emitting diodes
TWI856272B (zh) * 2021-10-12 2024-09-21 台灣愛司帝科技股份有限公司 用於移除電子元件的裝置及其方法以及製造發光二極體面板的方法
US20230124794A1 (en) * 2021-10-14 2023-04-20 Lumileds Llc Micro-led with reflectance redistribution
TWI814434B (zh) * 2022-04-01 2023-09-01 友達光電股份有限公司 發光二極體陣列基板
CN116092914B (zh) * 2023-04-07 2023-06-20 国仪量子(合肥)技术有限公司 离子阱芯片快速更换系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101543042B1 (ko) * 2009-12-31 2015-08-07 엘지이노텍 주식회사 발광 소자 장착 장치 및 방법
KR101030033B1 (ko) * 2010-11-10 2011-04-20 강우테크 주식회사 엘이디 테스트용 테스트 트레이
KR102143680B1 (ko) * 2014-10-17 2020-08-11 인텔 코포레이션 마이크로 픽 앤드 본드 조립체
KR102439186B1 (ko) * 2017-07-26 2022-09-02 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR102572669B1 (ko) * 2017-08-14 2023-08-31 삼성전자주식회사 전기 소자 이송 장치

Also Published As

Publication number Publication date
WO2021002653A1 (en) 2021-01-07
US20210005584A1 (en) 2021-01-07

Similar Documents

Publication Publication Date Title
KR20210004029A (ko) 엘이디 패널의 제조 방법 및 제조 장치
US20200068726A1 (en) Display apparatus
EP4141527A1 (en) Display device comprising display module and manufacturing method therefor
KR102417922B1 (ko) 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법
US11152548B2 (en) Display module and display apparatus
EP3835856A1 (en) Display apparatus having display module and method of manufacturing the same
CN111081158A (zh) 拼接式显示屏及其制备方法、显示装置
KR20200027891A (ko) 디스플레이 장치 및 그 제조 방법
EP3807934B1 (en) Display panel and display apparatus including the same
KR102707571B1 (ko) 디스플레이 장치
KR102793978B1 (ko) 디스플레이 모듈, 디스플레이 패널, 및 디스플레이 장치
US10978430B2 (en) Display apparatus and manufacturing method thereof
KR20230000611A (ko) 디스플레이 모듈을 포함하는 디스플레이 장치 및 그 제조 방법
KR20220096623A (ko) 표시 장치
US20250070098A1 (en) Display apparatus
KR102835507B1 (ko) 디스플레이 장치 및 그 제조 방법
KR20250028081A (ko) 디스플레이 장치
US20240203910A1 (en) Display device including display module and method for manufacturing same
KR20250058609A (ko) 디스플레이 장치
KR20230076707A (ko) 디스플레이 모듈을 포함하는 디스플레이 장치 및 그 제조 방법
KR20250050207A (ko) 디스플레이 장치 및 그의 제조방법
KR20240134619A (ko) 디스플레이 장치
KR20250034249A (ko) 디스플레이 패널 및 그 제조 방법
KR20230166810A (ko) 디스플레이 모듈을 포함하는 디스플레이 장치 및 그 제조 방법
KR20250059120A (ko) 디스플레이 장치 및 그의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190703

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220504

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190703

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240723

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20250327

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D