[go: up one dir, main page]

KR20200138982A - Ito를 포함하는 투명 정전척 및 그 제조방법 - Google Patents

Ito를 포함하는 투명 정전척 및 그 제조방법 Download PDF

Info

Publication number
KR20200138982A
KR20200138982A KR1020190065425A KR20190065425A KR20200138982A KR 20200138982 A KR20200138982 A KR 20200138982A KR 1020190065425 A KR1020190065425 A KR 1020190065425A KR 20190065425 A KR20190065425 A KR 20190065425A KR 20200138982 A KR20200138982 A KR 20200138982A
Authority
KR
South Korea
Prior art keywords
electrostatic chuck
substrate
manufacturing
transparent
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020190065425A
Other languages
English (en)
Other versions
KR102358365B1 (ko
Inventor
안명찬
이동구
박경태
이호영
김영곤
Original Assignee
재단법인 구미전자정보기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 구미전자정보기술원 filed Critical 재단법인 구미전자정보기술원
Priority to KR1020190065425A priority Critical patent/KR102358365B1/ko
Publication of KR20200138982A publication Critical patent/KR20200138982A/ko
Application granted granted Critical
Publication of KR102358365B1 publication Critical patent/KR102358365B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 정전척의 제조방법 및 그를 이용하여 제조된 정전척에 대한 것으로서, 본 발명의 일 실시예에 따르는 ITO를 포함하는 투명 정전척의 제조방법은, ITO를 포함하는 기판을 준비하는 단계; 상기 기판의 일 면 상에 상기 기판을 향해 열린 패턴이 형성된 마스크층을 도입하는 단계; 상기 마스크층의 패턴에 보호층을 도입하는 단계; 상기 마스크층을 식각하는 단계; 상기 보호층을 제거하는 단계; 및 상기 기판 상에 투명 세라믹스를 포함하는 상부 유전층을 형성하는 단계;를 포함한다.

Description

ITO를 포함하는 투명 정전척 및 그 제조방법 {TRANSPARENT ELECTRO STATIC CHUCK INCLUDING ITO AND MANUFACTURING METHOD FOR THE SAME}
본 발명은 반도체/디스플레이의 양산 제조용 전공정 장비에 이용가능한 정전척 및 그 제조방법에 관한 것이다.
정전척(Electro Static Chuck, ESC)은 반도체/디스플레이 양산 제조용 전공정 장비에 사용하는 핵심부품으로서, 디스플레이의 Glass의 플라즈마 에칭 및 증착공정에서 정전력을 이용하여 웨이퍼 및 Glass를 흡착 또는 이탈시키는 기능으로 대면적화, 고해상도 공정이 요구되면서, 그 중요성이 대두되고 있는 핵심 부품 중 하나이다.
정전척(ESC)은 기본적으로 축전지(Capacitor) 원리를 이용한 것이다. 두 개의 판 사이에 전극을 가하게 되면 쿨롱의 법칙에 의해서 전하에 의한 정전기적 힘이 생겨난다. 이를 정전력(Electrostatic force)이라 하며, 정전척은 이러한 현상을 이용한 것이다.
일반적으로, 정전척은 도체판(하부 전극, 절연층(전극 위에 입혀 진 것), 그리고 또 다른 도체판(웨이퍼)을 갖는 커패시터와 같이 생각할 수 있다.
기존에 이용되던 정전척은, 반도체 및 디스플레이 공정에서 증착 및/또는 식각장비 내에서 주로 이용되었다. 정전척은 기판으로 사용되고 있는 Si wafer 또는 Glass등의 부품을, 장비 내에서 정전기력을 통해 지지하고 잡아주는 역할을 수행하게 된다. 이 때, 정전척은 냉각 또는 가열을 통해 기판의 온도를 일정하게 유지 또는 가열하여 공정 효율을 증대시키는 역할도 수행하였다.
이러한 정전척의 구성과 관련하여, 종래에는 세라믹으로 이루어진 본체부 사이에 전극층을 형성하고, 이러한 전극층에 DC포트를 통해 전압을 인가할 수 있도록 구성하였다. 상기 정전척은 알루미나(Al2O3) 와 같은 낮은 비저항을 갖는 유전체를 코팅하여 왔으며, 전극에 직류전원을 인가하게 되면, 유전막 사이에 정전기력(인력)이 발생되어 기판을 잡아주는 방식으로 구동하고 있었다.
도 1은, 종래의 방식에 따라 제조된 정전척에 대한 것으로서, 알루미늄 본체부 상에 복수 층의 코팅층이 용사 코팅법을 통하여 형성된 구조를 개략적으로 도시한 단면도이다.
통상적으로 사용되는 정전척의 구조는 도 1과 같다. 도 1과 같이, 기본적으로 정전척은 유전 물질로서 알루미나와 동일하거나 유사한 재질의 알루미나 소결체 또는, 알루미늄 재질의 본체를 사용하여 열을 통한 접합 특성을 가지도록 구성되었다.
특히, 디스플레이 장치의 제조 공정 등에 주로 쓰이는 세라믹 정전척의 제조방법은 아래와 같았다.
알루미나 소결체 또는 알루미늄 재질을 포함하는 본체 상에, 전체적으로 알루미나를 포함하는 제1 코팅층을 형성하였다. 그 과정에서 상기 본체 표면은, 샌드 블러스트 방식을 이용하여 표면 조도를 형성하고 그 상부에 상기 제1 코팅층을 형성하기도 하였다. 그 다음, 상기 제1 코팅층 상에 전극물질(텅스텐, W)을 포함하는 제2 코팅층을 형성하였고, 그 다음으로 제2 코팅층 상부에 다시 알루미나를 포함하는 제3 코팅층을 형성하였다. 상기 제1 코팅층 내지 제3 코팅층을 형성하는 과정에서는 용사 코팅(일 예로서, 플라즈마 스프레이 코팅) 방법이 사용되었다.
이 후 제3 코팅층의 평탄도 확보를 위해, 기계적 연마 공정이 수반되기도 하였다. 또한, Shadow mask를 사용하여 알루미나를 재차 용사코팅함으로써, 기판을 정전척 상에 놓기 위한 양각(Emboss) 형태의 표면 구조를 제작하기도 하였다.
이와 같이 존의 세라믹 정전척을 제조하는 기술은 대부분이 용사코팅 방식을 사용하여 제작되고 있었는데, 이러한 용사코팅 방식은 고가의 용사 장비를 필요로 하게 되어 제품의 생산 비용을 증가하게 하는 원인이 되었다. 또한, 수~수십마이크론 두께를 증착하기 까지 대단히 긴 공정 시간을 필요로 하는 문제도 있었다. 그리고, 복수 개의 층을 형성하고 다양한 금속 소재를 계속적으로 코팅하는 과정에서 공정 단계가 많아지고 효율이 떨어지는 문제도 존재하였다.
본 발명의 목적은 상술한 문제를 해결하고, 새로운 소재를 이용하여 훨씬 간편하고 저렴한 방식으로 정전척을 제조하기 위한 방법 및 그를 이용하여 제조한 정전척을 제공하기 위함이다.
본 발명의 목적은, ITO를 포함하는 소재를 이용하여, 고가의 장비와 장시간이 필요로 되는 용사 코팅 방법을 거치지 않고 제조된 정전척을 개발하기 위한 것이다.
본 발명은, 새로운 소재와 공정 방식을 적용함으로써 간단한 구조를 가짐에도 동일한 기능을 수행할 수 있는 정전척을 저비용, 단시간을 안에 제공할 수 있는 방법을 제공하기 위한 것이다.
본 발명의 일 측에 따르는 ITO를 포함하는 투명 정전척의 제조방법은, ITO를 포함하는 기판을 준비하는 단계; 상기 기판의 일 면 상에 상기 기판을 향해 열린 패턴이 형성된 마스크층을 도입하는 단계; 상기 마스크층의 패턴에 보호층을 도입하는 단계; 상기 마스크층을 식각하는 단계; 상기 보호층을 제거하는 단계; 및 상기 기판 상에 투명세라믹스를 포함하는 상부 유전층을 형성하는 단계;를 포함한다.
일 실시예에 따르면, 상기 투명 정전척의 제조방법은, 용사 코팅 공정 및 기계적 방식을 이용한 표면 가공 공정을 포함하지 않는 것일 수 있다.
일 실시예에 따르면, 상기 마스크층을 식각하는 단계는, 기판의 일 면 상에 양각으로 패턴화된 전극부를 형성하는 것일 수 있다.
일 실시예에 따르면, 상기 마스크층을 식각하는 단계는, 산을 이용한 습식 식각 방식으로 수행되는 것일 수 있다.
일 실시예에 따르면, 상기 보호층은, 유기물, 감광성 수지(Photo Resist) 또는 둘 다를 포함하는 것일 수 있다.
일 실시예에 따르면, 상기 보호층을 제거하는 단계는, 유기 용매를 이용한 용해 방식을 이용하는 것일 수 있다.
본 발명의 다른 일 측에 따르는 ITO를 포함하는 투명 정전척은, 기판의 일 면 상에 형성된 양각 전극부를 포함하고, ITO를 포함하는 본체부(body); 및 상기 본체부의 상기 양각 전극부를 덮도록 형성되고, 투명 세라믹스를 포함하는 상부 유전층;을 포함하는 것이다.
일 실시예에 따르면, 상기 정전척은 본 발명의 일 실시예에 따르는 제조방법으로 제조된 것일 수 있다.
일 실시예에 따르면, 상기 기판에서 상기 양각 전극부를 포함하지 않는 영역에 형성된 상기 상부 유전층의 두께는, 상기 양각 전극부의 높이 이상인 것이고, 상기 투명 정전척은, 상기 기판의 일 면의 반대 쪽 면 상에 형성되는 하부 유전층을 포함하지 않는 것일 수 있다.
본 발명의 실시예들에 따르면 ITO를 포함하는 투명한 정전척 및 그 제조방법이 제공된다.
본 발명의 일 실시예에 따르면, 본체부가 하부 유전층 및 전극층의 기능까지도 수행하는 투명한 정전척을 구현할 수 있다.
본 발명의 일 실시예에서 제공되는 제조방법에 따르면, 고가의 용사코팅 장비를 사용하지 않아도 되며, 종래의 정전척 제조방법에 비해 획기적으로 시간 및 비용을 절감할 수 있다.
또한, 본 발명의 실시예에서 제공되는 ITO를 포함하는 정전척 본체부는, 기존의 세라믹 본체 및 전극층을 대체할 수 있고, 투명한 소재로서 제조됨으로써 투명한 부품을 필요로 하는 장비에 이용할 수 있다.
종전에 이용되던 전기분무방사 방식을 이용한 기판 코팅 방법, 나아가 에너지 저장 소자용 전극 제조 방법의 낮은 생산성 문제를 극복하고, 전기 전도도가 낮은 소재를 이용하여 형성된 기판을 이용하더라도, 빠른 속도로 얇고 균질한 코팅이 가능하게 되는 효과가 있다.
본 발명에서 제공하는 전기분무방사 방식을 이용할 경우, 고가습 환경에서도 높은 생산성을 확보 가능한 전기분무방사 방식을 이용한 기판 코팅 방법이 제공되는 효과가 있다.
본 발명의 일 실시예에 따르는 제조방법을 이용하여 제조한 전극의 경우, 균질하고 얇은 두께를 가지는 전기분무방사 방식으로 형성된 코팅층을 포함하는 전극이 제조될 수 있고, 이를 이용하면 높은 생산성과 고효율을 가지는 에너지 저장 소자의 확보가 가능해지는 효과가 있다.
도 1은, 종래의 방식에 따라 제조된 정전척에 대한 것으로서, 알루미늄 본체부 상에 복수 층의 코팅층이 용사 코팅법을 통하여 형성된 구조를 개략적으로 도시한 단면도이다.
도 2는, 본 발명의 일 실시예에 따르는 정전척의 제조방법의 각 단계를 개략적으로 도시한 공정도이다.
도 3은, 본 발명의 일 실시예에 따르는 정전척의 제조방법에서, 정전척의 각 층이 형성되는 과정을 정전척의 단면을 통하여 개략적으로 도시한 공정 흐름도이다.
도 4는, 본 발명의 일 실시예에 따르는 정전척을 개략적으로 도시한 평면도(좌) 및 단면도(우)이다.
이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다.
아래 설명하는 실시예들에는 다양한 변경이 가해질 수 있다. 아래 설명하는 실시예들은 실시 형태에 대해 한정하려는 것이 아니며, 이들에 대한 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
실시예에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 실시예를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 2는, 본 발명의 일 실시예에 따르는 정전척의 제조방법의 각 단계를 개략적으로 도시한 공정도이다.
도 2에서는 (i) ITO 기판을 준비한 후(S1), (ii) 스크린 프린팅 기법을 위하여 패터닝 된 마스크층을 도입하고(S2), (iii) 마스크층의 패턴에 보호층을 주입하며(S3), (iv) 마스크층을 산을 통해 에칭하고(S4), (v) 보호층을 제거한 후(S5), (vi)유전체를 도포하는 공정(S6)이 순차적으로 도시되어 있다.
도 3은, 본 발명의 일 실시예에 따르는 정전척의 제조방법에서, 정전척의 각 층이 형성되는 과정을 정전척의 단면을 통하여 개략적으로 도시한 공정 흐름도이다.
도 2의 각 단계 S1-S6가 수행된 후의 정전척의 단면 구조를 확인할 수 있다.
하기에서는 도 2 및 도 3를 참조하여, 본 발명의 일 실시예에 따르는 정전척의 제조방법의 각 단계를 상세히 설명한다.
본 발명의 일 측에서는 ITO를 포함하는 투명 정전척의 제조방법을 제공한다.
본 발명의 일 측에 따르는 ITO를 포함하는 투명 정전척의 제조방법은, ITO를 포함하는 기판을 준비하는 단계; 상기 기판의 일 면 상에 상기 기판을 향해 열린 패턴이 형성된 마스크층을 도입하는 단계; 상기 마스크층의 패턴에 보호층을 도입하는 단계; 상기 마스크층을 식각하는 단계; 상기 보호층을 제거하는 단계; 및 상기 기판 상에 투명 세라믹스를 포함하는 상부 유전층을 형성하는 단계;를 포함한다.
상기 투명 세라믹스는 일 예로서, SOG(Spin On Glass)를 포함하는 것일 수 있다. 상기 SOG는 Si계열의 용액형 투명 유전체로서, 보통 반도체 공정에서 Spin 코팅공정으로 사용하는 물질을 포함하는 것일 수 있다.
상기 정전척을 형성하는 기판은 ITO 소재를 포함하도록 제조되는 것이며, 따라서 종래의 금속 또는금속 산화물 소재를 이용하여 정전척과는 달리 투명한 형태로 제조될 수 있다. 일 예로서, 상기 기판은 시판되고 있는 ITO Glass 기판을 이용할 수도 있다.
상기 정전척은, 기판 상에 마스크층을 도입하여 일 예로서, 스크린 프린팅(Screen printing) 방식을 이용하여 상기 기판상에 전극부 층을 형성할 수 있다.
일 에에 따르면, 기판 상에 마스크층을 도입하고, 마스크층의 패턴에 보호층을 도입한 후 마스크층을 식각할 수 있다. 이 때, 마스크층이 식각되면서, 상기 마스크층의 패턴이 형성되지 않은 부분의 하부에 위치한 상기 ITO를 포함하는 기판의 일부 두께가 함께 식각될 수 있다. 따라서, 상기 마스크층을 식각하는 단계에서는 식각되지 마스크층의 패턴이 형성된 영역의 하부의 기판과, 마스크층의 패턴이 형성되지 않은 영역의 하부의 기판 간에 높이가 상이하게 되는 것일 수 있다. 이러한 과정을 통하여 상이하게 된 상기 기판의 표면의 양각부(돌출부-마스크층의 패턴이 형성된 영역의 하부의 기판 부분)는 본 발명에서 정전척의 전극부로 이용될 수 있다.
상기 보호층은 마스크층이 식각될 때, 마스크층의 패턴이 형성된 부분을 보호하는 역할을 수행하는 것일 수 있다. 상기 보호층은 마스크층을 식각하는 단계 후에 별도의 공정을 통하여 손쉽게 제거할 수 있다.
상기 상부 유전층을 형성하는 단계는, 상기 기판 상에서 전극 패드가 형성될 부분을 제외하고, 상기 기판 상에 상기 상부 유전층의 소재를 전면 도포하는 것일 수 있다.
일 실시예에 따르면, 상기 투명 정전척의 제조방법은, 용사 코팅 공정 및 기계적 방식을 이용한 표면 가공 공정을 포함하지 않는 것일 수 있다.
상기 용사 코팅 공정은 일 예로서, 플라즈마 스프레이 코팅 공정인 것일 수 있다. 즉, 본 발명에서 제안하는 방식에 따르면 종래의 비용 및 시간 상의 단점을 야기하던 용사 코팅 공정을 수행함 없이 정전척을 제조할 수 있다.
또한, 일 예에 따르면, 용사코팅 후 수행되던 기계적인 표면 가공, 일 예로서 MCT 가공과 같은 공정 통하여 패터닝을 형성하는 과정을 포함하지 않고도 정전척을 제조할 수 있다.
일 실시예에 따르면, 상기 마스크층을 식각하는 단계는, 기판의 일 면 상에 양각으로 패턴화된 전극부를 형성하는 것일 수 있다.
상기 마스크층을 제거하는 단계를 통해 마스크층이 식각되면서, 마스크층의 패턴이 형성되지 않은 영역 하부의 기판 또한 일정 두께가 식각될 수 있다. 그로 인하여 마스크층의 패턴이 형성된 영역 하부의 기판은 돌출된 양각부를 형성하게 되며, 이 구조는 그 자체로서 전극부를 형성하게 된다.
일 실시예에 따르면, 상기 마스크층을 식각하는 단계는, 산을 이용한 습식 식각 방식으로 수행되는 것일 수 있다.
상기 산은 일 예로서, 질산, 염산 또는 둘 다를 이용할 수 있으며, 본 발명에서 상기 산의 종류를 특별히 한정하지 아니하나, 일 예로서 pH 5 이하의 강산을 이용할 수 있다. 충분히 강하지 않은 산을 이용할 경우 마스크층의 잔재가 기판 표층에 남아있게 되거나, 마스크층 하부의 ITO를 포함하는 기판이 충분히 식각되지 않는 문제가 생길 수 있다.
일 실시예에 따르면, 상기 보호층은, 유기물, 감광성 수지(Photo Resist) 또는 둘 다를 포함하는 것일 수 있다.
상기 보호층은 아세톤 등의 유기 용매를 이용하여 쉽게 제거할 수 있고, 산에 녹지 않는 소재로 형성되는 것일 수 있다.
일 예로서, 상기 유기물은 PR(노광x, 열경화x) 소재 또는 유기물(PDMS 또는 PVP등)을 포함할 수 있다. 상기 유기물을 이용하여 보호층을 형성할 때에는 붓 또는 스퀴지등을 이용하여 마스크층의 열린 패턴이 형성된 영역들을 코팅할 수 있다.
일 실시예에 따르면, 상기 보호층을 제거하는 단계는, 유기 용매를 이용한 용해 방식을 이용하는 것일 수 있다.
상기 유기 용매는 일 예로서, 아세톤일 수 있다. 본 발명에서는 상기 유기 용매를 한정하지는 아니하나, 상기 보호층 소재와 상호작용하여 화학적으로 상기 보호층을 용해할 수 있는 용매를 이용하는 것일 수 있다.
본 발명의 다른 일 측에서는 ITO를 포함하는 투명 정전척을 제공한다.
본 발명의 다른 일 측에 따르는 ITO를 포함하는 투명 정전척은, 기판의 일 면 상에 형성된 양각 전극부를 포함하고, ITO를 포함하는 본체부(body); 및 상기 본체부의 상기 양각 전극부를 덮도록 형성되고, 투명 세라믹스를 포함하는 상부 유전층;을 포함하는 것이다.
최근 디스플레이 산업에서 고해상도로 가면서 패턴 사이즈가 작아져, 투명한 특성을 갖게 되면, Align이 가능해지는 이점이 있다. 상기 투명 정전척의 본체부은 90 % 이상의 투명도를 가지는 것일 수 있다. 상기 정전척의 본체부를 투명한 ITO 재질로 형성함으로써, 반도체 및 디스플레이의 검사장비에도 정밀 Align이 가능해짐에 따라 본 발명의 실시예에 따르는 정전척은 다양한 분야에 적용처가 증가할 수 있다.
일 예로서, 상기 기판과 상기 기판의 일 면 상에 형성되는 상기 양각 전극부는 동일한 소재로 형성될 수 있다. 종래의 방식에 따르면 상기 기판 상에 양각 전극부를 별도의 소재를 이용하여 용사 코팅 등의 방식으로 형성한 바 있다. 그러나 본 발명의 상기 전극부는 원래의 기판에서 존재하던 부분으로서, 기판의 일부 영역이 식각됨으로써 식각되지 않은 부분이 형성된 구조이다.
상기 양각 전극부는 스크린 프린팅 방식을 통하여 형성된 것일 수 있다.
일 실시예에 따르면, 상기 정전척은 본 발명의 일 실시예에 따르는 제조방법으로 제조된 것일 수 있다.
일 실시예에 따르면, 상기 기판에서 상기 양각 전극부를 포함하지 않는 영역에 형성된 상기 상부 유전층의 두께는, 상기 양각 전극부의 높이 이상인 것일 수 있다.
즉, 상기 상부 유전층은 기판에 있어서 양각 전극부가 형성된 영역과 양각 전극부가 형성되지 않은 영역을 모두 덮도록 형성될 수 있으며, 이 때 그 최대 두께는 양각 전극부의 높이보다 더 두껍도록 형성될 수 있다. 따라서 단면으로 볼 때에, 상기 양각 전극부는 상기 상부 유전층 밖으로 돌출되지 않도록 형성되는 것일 수 있다.
일 예로서, 상기 투명 정전척은, 상기 기판의 일 면의 반대 쪽 면 상에 형성되는 하부 유전층을 포함하지 않는 것일 수 있다.
종래의 구조에 따르면, 기판을 기준으로 상부 유전층이 형성되는 반대 쪽 면 상에, 하부 유전층이 별도로 구비되곤 하였다. 본 발명에 따르면 기판의 소재, 전극부의 소재가 모두 ITO 소재를 포함하도록 형성됨으로써 별도의 하부 유전층의 구조를 필요로 하지 않는 것일 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (9)

  1. ITO를 포함하는 기판을 준비하는 단계;
    상기 기판의 일 면 상에 상기 기판을 향해 열린 패턴이 형성된 마스크층을 도입하는 단계;
    상기 마스크층의 패턴에 보호층을 도입하는 단계;
    상기 마스크층을 식각하는 단계;
    상기 보호층을 제거하는 단계; 및
    상기 기판 상에 투명 세라믹스를 포함하는 상부 유전층을 형성하는 단계;를 포함하는,
    ITO를 포함하는 투명 정전척의 제조방법.
  2. 제1항에 있어서,
    상기 투명 정전척의 제조방법은, 용사 코팅 공정 및 기계적 방식을 이용한 표면 가공 공정을 포함하지 않는 것인,
    ITO를 포함하는 투명 정전척의 제조방법.
  3. 제1항에 있어서,
    상기 마스크층을 식각하는 단계는, 기판의 일 면 상에 양각으로 패턴화된 전극부를 형성하는 것인,
    ITO를 포함하는 투명 정전척의 제조방법.
  4. 제1항에 있어서,
    상기 마스크층을 식각하는 단계는, 산을 이용한 습식 식각 방식으로 수행되는 것인,
    ITO를 포함하는 투명 정전척의 제조방법.
  5. 제1항에 있어서,
    상기 보호층은, 유기물, 감광성 수지(Photo Resist) 또는 둘 다를 포함하는 것인,
    ITO를 포함하는 투명 정전척의 제조방법.
  6. 제1항에 있어서,
    상기 보호층을 제거하는 단계는, 유기 용매를 이용한 용해 방식을 이용하는 것인,
    ITO를 포함하는 투명 정전척의 제조방법.
  7. 기판의 일 면 상에 형성된 양각 전극부를 포함하고, ITO를 포함하는 본체부(body); 및
    상기 본체부의 상기 양각 전극부를 덮도록 형성되고, 투명 세라믹스를 포함하는 상부 유전층;
    을 포함하는,
    ITO를 포함하는 투명 정전척.
  8. 제7항에 있어서,
    상기 투명 정전척은, 제1항의 제조방법에 의해 형성된 것인,
    ITO를 포함하는 투명 정전척.
  9. 제7항에 있어서,
    상기 기판에서 상기 양각 전극부를 포함하지 않는 영역에 형성된 상기 상부 유전층의 두께는, 상기 양각 전극부의 높이 이상인 것이고,
    상기 투명 정전척은, 상기 기판의 일 면의 반대 쪽 면 상에 형성되는 하부 유전층을 포함하지 않는 것인,
    ITO를 포함하는 투명 정전척.
KR1020190065425A 2019-06-03 2019-06-03 Ito를 포함하는 투명 정전척 및 그 제조방법 Active KR102358365B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190065425A KR102358365B1 (ko) 2019-06-03 2019-06-03 Ito를 포함하는 투명 정전척 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190065425A KR102358365B1 (ko) 2019-06-03 2019-06-03 Ito를 포함하는 투명 정전척 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20200138982A true KR20200138982A (ko) 2020-12-11
KR102358365B1 KR102358365B1 (ko) 2022-02-04

Family

ID=73786462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190065425A Active KR102358365B1 (ko) 2019-06-03 2019-06-03 Ito를 포함하는 투명 정전척 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102358365B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113397991A (zh) * 2021-07-16 2021-09-17 蓝科医美科学技术(吉林)有限公司 一种美白保湿锁水固态精华面膜及其制备方法
KR20230039446A (ko) 2021-09-14 2023-03-21 이지스코 주식회사 투명 플렉시블 정전척 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018518055A (ja) * 2015-06-04 2018-07-05 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 透明な静電キャリア

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018518055A (ja) * 2015-06-04 2018-07-05 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 透明な静電キャリア

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113397991A (zh) * 2021-07-16 2021-09-17 蓝科医美科学技术(吉林)有限公司 一种美白保湿锁水固态精华面膜及其制备方法
KR20230039446A (ko) 2021-09-14 2023-03-21 이지스코 주식회사 투명 플렉시블 정전척 및 그 제조방법

Also Published As

Publication number Publication date
KR102358365B1 (ko) 2022-02-04

Similar Documents

Publication Publication Date Title
CN101405857B (zh) 承载基片的装置和方法
US9499898B2 (en) Layered thin film heater and method of fabrication
KR101415551B1 (ko) 정전척, 이의 제조 방법 및 이를 포함하는 기판 처리 장치
US5838529A (en) Low voltage electrostatic clamp for substrates such as dielectric substrates
WO1997023945A9 (en) Low voltage electrostatic clamp for substrates such as dielectric substrates
TWI836092B (zh) 基板固定裝置及其製造方法
KR102358365B1 (ko) Ito를 포함하는 투명 정전척 및 그 제조방법
JPS63194345A (ja) 静電チヤツク
JP2018511185A (ja) 静電チャック用薄膜電極
TWI718540B (zh) 觸控結構及其製作方法與觸控顯示裝置
CN106910703B (zh) 载台及其制备方法、加工装置及其操作方法
CN109390352A (zh) 阵列基板及其制造方法、显示面板及其制造方法
JP2006066857A (ja) 双極型静電チャック
JP2006080509A (ja) 薄い基板支持体
KR100652244B1 (ko) 나선형 전극을 갖는 정전척 및 그 제조 방법
CN113647009B (zh) 制造静电吸盘的方法
JPH0255175B2 (ko)
KR20210032217A (ko) 정전척 및 이를 이용한 검사장치
CN114649252A (zh) 一种用于lcd/oled面板设备的双电极静电卡盘的制作工艺
KR102376754B1 (ko) 유기물 패터닝 공정을 통한 투명 정전척 제조 방법
US12230527B2 (en) Electrostatic chuck and substrate fixing device
KR100994476B1 (ko) 정전척 및 그 제조방법
KR100943494B1 (ko) 반도체 소자의 식각 장치
TWI656605B (zh) 線路板的製造方法
TW541652B (en) Method for fabricating a circuit layer

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190603

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20201118

Patent event code: PE09021S01D

PG1501 Laying open of application
E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20210523

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20211105

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220127

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220128

End annual number: 3

Start annual number: 1

PG1601 Publication of registration