[go: up one dir, main page]

KR20200117813A - Micro LED and manufacturing method of the same - Google Patents

Micro LED and manufacturing method of the same Download PDF

Info

Publication number
KR20200117813A
KR20200117813A KR1020190079108A KR20190079108A KR20200117813A KR 20200117813 A KR20200117813 A KR 20200117813A KR 1020190079108 A KR1020190079108 A KR 1020190079108A KR 20190079108 A KR20190079108 A KR 20190079108A KR 20200117813 A KR20200117813 A KR 20200117813A
Authority
KR
South Korea
Prior art keywords
layer
buffer layer
manufacturing
growth
micro led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020190079108A
Other languages
Korean (ko)
Inventor
박시현
이영웅
김지연
Original Assignee
영남대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 영남대학교 산학협력단 filed Critical 영남대학교 산학협력단
Publication of KR20200117813A publication Critical patent/KR20200117813A/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H01L33/02
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H01L33/005
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

Disclosed are a micro-LED and a method of manufacturing the same. According to one embodiment of the present invention, provided is a method of manufacturing a micro-LED. The method comprises: a growth substrate arrangement step; a step of depositing an epitaxial layer consisting of a plurality of layers on the growth substrate; and a step of separating the epitaxial layer and forming a unit LED chip. In the step of depositing the epitaxial layer, a step of arranging a dislocation growth prevention mask in a region within the epitaxial layer corresponding to a region in which the unit LED is to be formed is conducted so as to prevent an electric potential formed on the epitaxial layer from reaching the unit LED chip, and the width of the dislocation growth prevention mask is equal to or greater than the width of the unit LED chip.

Description

마이크로 LED 및 그의 제조 방법{Micro LED and manufacturing method of the same}Micro LED and manufacturing method thereof TECHNICAL FIELD

본 개시는 마이크로 LED 및 그의 제조 방법에 관한 것이다.The present disclosure relates to a micro LED and a method of manufacturing the same.

이 부분에 기술된 내용은 단순히 본 개시에 대한 배경정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.The content described in this section merely provides background information on the present disclosure and does not constitute prior art.

LED(Light Emitting Diode)는 친환경적이고, 기존의 일반 조명기구에 비해 에너지 절약 효과가 우수하며, 수명이 긴 장점이 있다. LED (Light Emitting Diode) is eco-friendly, has superior energy saving effect compared to conventional lighting equipment, and has a long lifespan.

최근 LED는 저전력 구동 플렉서블 디스플레이, 인체 모니터링을 위한 부착형 정보표시소자, 생체반응 및 DNA 센싱, 광유전학 유효검증을 위한 바이오 융합 분야, 전도성 섬유와 LED 광원이 결합한 Photonics Textile 분야 등 넓은 영역에 대한 활용 가능성이 있는 것으로 인식되고 있다.Recently, LEDs are used in a wide range of areas such as low-power driving flexible displays, attached information display devices for human body monitoring, bio-reaction and DNA sensing, bio-fusion fields for validating optogenetics, and photonics textile fields that combine conductive fibers and LED light sources. It is recognized as possible.

한편, 마이크로 LED는 그 크기가 약 100um 이하인 LED를 의미한다.On the other hand, micro LED means an LED whose size is less than about 100um.

이와 같은 마이크로 LED는 LED 칩이 수십 마이크로미터 수준으로 작게 제작됨으로써, LED 칩이 배치된 패널이 휘어지는 경우에도 LED 칩이 깨지지 않도록 할 수 있는 장점이 있다.Such a micro LED has the advantage of being able to prevent the LED chip from being broken even when the panel on which the LED chip is disposed is bent because the LED chip is manufactured as small as tens of micrometers.

또한, 마이크로 LED는 제조 공정에서 유연한 기판에 LED 칩을 전사함으로써 유연성(flexibility)을 가질 수 있어 플렉서블 디스플레이, 웨어러블 기기 및 인체 삽입용 의료기기까지 다양한 응용분야에 광범위하게 적용할 수 있다.In addition, the micro LED can have flexibility by transferring the LED chip to a flexible substrate in the manufacturing process, so it can be widely applied to various applications including flexible displays, wearable devices, and medical devices for human body insertion.

한편, 도 1에는 일반적인 LED 또는 마이크로 LED의 구성이 도시되어 있다.Meanwhile, in FIG. 1, a configuration of a general LED or micro LED is shown.

일반적인 LED는 성장기판(10), 버퍼층(21), 제1도전형 반도체층(22), MQW(Multi Quantum Wells) 층(23), 제2도전형 반도체층(24) 및 전극(30) 등을 포함한다. Typical LEDs include a growth substrate 10, a buffer layer 21, a first conductive semiconductor layer 22, a MQW (Multi Quantum Wells) layer 23, a second conductive semiconductor layer 24 and an electrode 30, etc. Includes.

또한 일반적인 LED는 그 형태 및 제조 방법에 따라 도 1a에 도시된 측면형 구조(lateral type)와 도 1b에 도시된 수직형 구조(vertical type)로 구분할 수 있다.In addition, a general LED can be classified into a lateral type shown in FIG. 1A and a vertical type shown in FIG. 1B according to its shape and manufacturing method.

이와 같은 LED는 성장기판(10) 상에 버퍼층(21), 제1도전형 반도체층(22), MQW층(23), 제2도전형 반도체층(24)을 포함하는 에피층(20)을 성장시키는 방식으로 제조되며, 각 층을 성장시키는 과정에서 에피층(20) 내부에 전위(dislocation)가 필연적으로 형성되게 된다.Such an LED includes an epitaxial layer 20 including a buffer layer 21, a first conductive semiconductor layer 22, an MQW layer 23, and a second conductive semiconductor layer 24 on the growth substrate 10. It is manufactured in a way of growing, and in the process of growing each layer, a dislocation is inevitably formed inside the epi layer 20.

이때, 에피층(20) 중 버퍼층(21)에서 형성되기 시작하여 각각의 도전성 반도체 층 및 MQW 층까지 영향을 미치게 되는 전위는 LED의 발광 성능을 저하시킬 수 있다. At this time, a potential that starts to be formed in the buffer layer 21 of the epi layer 20 and affects each of the conductive semiconductor layers and the MQW layer may deteriorate the light emitting performance of the LED.

이와 같이 LED의 에피층(20)에 전위가 형성되어 발광 성능이 저하된 LED 칩은 불량 LED로 구분될 수 있으며, LED 생산 시 불량 LED 생산량의 증가는 제조 원가 상승 및 제조 효율 저하의 원인이 된다.As such, an LED chip whose light emission performance is degraded due to the formation of a potential on the epi layer 20 of the LED can be classified as a defective LED, and an increase in the production of defective LEDs during LED production causes an increase in manufacturing cost and a decrease in manufacturing efficiency. .

한편, 에피층(20) 내 전위가 형성된 불량 LED 생산 문제는 종래의 크기가 상대적으로 큰 LED 가 아닌, 그 크기가 소형화된 마이크로 LED 칩에서 더욱 부각될 수 있다. On the other hand, the problem of producing a defective LED in which an electric potential is formed in the epi layer 20 may be more prominent in a micro LED chip having a smaller size, not a conventional LED having a relatively large size.

이는 마이크로 LED에서는 LED 칩의 소형화로 인해 종래의 LED 칩에서보다 LED 제조 공정 시 에피층(20) 내에 형성된 전위가 개별 LED 칩에 미칠 수 있는 영향이 더 커지기 때문이다.This is because in the micro LED, the potential formed in the epi layer 20 during the LED manufacturing process has a greater influence on individual LED chips than in the conventional LED chip due to the miniaturization of the LED chip.

이에, 본 발명은 에피층 성장 시에 에피층 내에 형성되는 전위가 단위 LED 칩에 주는 영향을 최소화하도록 하는 마이크로 LED 제조 방법 및 위 제조 방법으로 제조된 마이크로 LED를 제공하는 데 주된 목적이 있다.Accordingly, the present invention has a main object to provide a micro LED manufacturing method and a micro LED manufactured by the above manufacturing method so as to minimize the effect of the potential formed in the epi layer on the unit LED chip when growing the epi layer.

본 발명의 일 실시예에 의하면, 성장기판 배치 단계, 상기 성장기판 상에 복수의 층으로 구성되는 에피층(epitaxial layer)을 증착하는 단계, 상기 에피층을 분리하고 단위 LED 칩을 형성하는 단계를 포함하며, 상기 에피층을 증착하는 단계에서 상기 에피층 상에 형성된 전위의 상기단위 LED 칩으로의 도달을 방지하도록 상기 단위 LED 칩이 형성될 영역에 대응되는 상기 에피층 내의 영역에 전위성장방지 마스크를 배치하는 과정을 수행하고, 상기 전위성장방지 마스크의 너비는 상기 단위 LED 칩의 너비 이상인 것을 특징으로 하는 마이크로 LED 제조 방법을 제공한다.According to an embodiment of the present invention, the steps of arranging a growth substrate, depositing an epitaxial layer composed of a plurality of layers on the growth substrate, separating the epitaxial layer and forming a unit LED chip are performed. And a dislocation growth prevention mask in a region in the epi layer corresponding to a region in which the unit LED chip is to be formed so as to prevent a potential formed on the epi layer from reaching the unit LED chip in the step of depositing the epi layer. A process of arranging is performed, and the width of the dislocation growth prevention mask is provided with a method of manufacturing a micro LED, which is greater than or equal to the width of the unit LED chip.

도 1은 일반적인 LED 구조체의 제조 공정에서, 복수의 층을 포함하는 에피층이 성장기판 상에 형성된 상태가 도시된 정단면도이다.
도 2는 본 발명의 일 실시예에 따른 마이크로 LED 제조 방법에서, 에피층 상에 전위가 형성된 상태 및 전위성장 방지영역을 도시한 정단면도이다.
도 3은 본 발명의 일 실시예에 따른 마이크로 LED 제조 방법의 각 단계를 도시한 순서도이다.
도 4a는 본 발명의 일 실시예에 따른 마이크로 LED 제조 방법에서 에피층 증착단계의 각 과정을 설명하기 위한 순서도이며, 도 4b는 에피층 증착단계 중 버퍼층 증착단계의 각 과정을 설명하기 위한 순서도이다.
도 5는 본 발명의 일 실시예에 따른 마이크로 LED 제조 방법에서 버퍼층 증착 단계의 각 과정을 도시한 것이다.
도 6은 본 발명의 일 실시예에 따른 마이크로 LED 제조 방법 중 단위 LED칩 형성단계에서 광 리소그래피 공정을 수행하는 상태를 도시한 것이다.
도 7은 본 발명의 일 실시예에 따른 마이크로 LED 제조 방법 중 측면형 마이크로 LED구조 제조 과정의 단위LED 칩 형성단계의 각 과정을 도시한 것이다.
도 8은 본 발명의 일 실시예에 따른 마이크로 LED 제조 방법 중 수직형 마이크로 LED 구조 제조 과정의 단위 LED칩 형성단계의 각 과정을 도시한 것이다.
도 9는 본 발명의 일 실시예에 따른 마이크로 LED 제조 방법에서 복수의 단위LED 칩이 배치된 상태를 도시한 평면도이다.
1 is a front cross-sectional view illustrating a state in which an epi layer including a plurality of layers is formed on a growth substrate in a general manufacturing process of an LED structure.
2 is a front cross-sectional view illustrating a state in which a dislocation is formed on an epi layer and a dislocation growth prevention region in a method of manufacturing a micro LED according to an embodiment of the present invention.
3 is a flow chart showing each step of a method of manufacturing a micro LED according to an embodiment of the present invention.
4A is a flow chart for explaining each process of the epi layer deposition step in the micro LED manufacturing method according to an embodiment of the present invention, and FIG. 4B is a flow chart for explaining each process of the buffer layer deposition step among the epi layer deposition steps. .
5 illustrates each process of a buffer layer deposition step in a method of manufacturing a micro LED according to an embodiment of the present invention.
6 is a diagram illustrating a state in which an optical lithography process is performed in a unit LED chip forming step in a method of manufacturing a micro LED according to an embodiment of the present invention.
7 is a diagram illustrating each process of forming a unit LED chip in a manufacturing process of a side-type micro LED structure in a method of manufacturing a micro LED according to an embodiment of the present invention.
8 is a diagram illustrating each process of forming a unit LED chip in a process of manufacturing a vertical micro LED structure in a method of manufacturing a micro LED according to an embodiment of the present invention.
9 is a plan view showing a state in which a plurality of unit LED chips are disposed in a method of manufacturing a micro LED according to an embodiment of the present invention.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.Hereinafter, some embodiments of the present invention will be described in detail through exemplary drawings. In adding reference numerals to constituent elements in each drawing, it should be noted that the same constituent elements are given the same reference numerals as much as possible even though they are indicated on different drawings. In addition, in describing the present invention, if it is determined that a detailed description of a related known configuration or function may obscure the subject matter of the present invention, a detailed description thereof will be omitted.

본 발명에 따른 실시예의 구성요소를 설명하는 데 있어서, 제1, 제2, i), ii), a), b) 등의 부호를 사용할 수 있다. 이러한 부호는 그 구성요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 부호에 의해 해당 구성요소의 본질 또는 차례나 순서 등이 한정되지 않는다. 명세서에서 어떤 부분이 어떤 구성요소를 '포함' 또는 '구비'한다고 할 때, 이는 명시적으로 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.In describing the components of the embodiment according to the present invention, reference numerals such as first, second, i), ii), a), b) may be used. These codes are only for distinguishing the constituent elements from other constituent elements, and the nature, order, or order of the constituent elements are not limited by the symbols. In the specification, when a part'includes' or'includes' a certain element, it means that other elements may be further included rather than excluding other elements unless explicitly stated to the contrary. .

도 2는 본 발명의 일 실시예에 따른 마이크로 LED 제조 방법에서, 에피층(200) 상에 전위(DL; dislocation)가 형성된 상태 및 전위성장 방지영역을 도시한 정단면도이다. 2 is a front cross-sectional view illustrating a state in which a dislocation (DL) is formed on the epi layer 200 and a dislocation growth prevention region in the method of manufacturing a micro LED according to an exemplary embodiment of the present invention.

구체적으로, 도 2는 본 발명의 일 실시예에 따른 마이크로 LED 제조 방법의 공정 중 성장기판(100) 상에 에피층(200)이 형성되고, 에피층(200) 상에 전위가 형성된 상태를 도시한 정단면도이다.Specifically, FIG. 2 shows a state in which the epi layer 200 is formed on the growth substrate 100 and a potential is formed on the epi layer 200 during the process of the micro LED manufacturing method according to an embodiment of the present invention. It is a front sectional view.

도 2를 참조하면, 본 발명의 일 실시예에 따른 마이크로 LED 제조 방법은 성장기판(100) 상에 복수의 층을 가진 에피층(200)을 성장시키는 방식으로 수행된다. 이때 에피층(200)은 복수의 층을 포함하며, 복수의 층은 버퍼층(210), 제1 도전형 반도체층, 활성층(230) 및 제2도전형 반도체층(240)을 포함한다. Referring to FIG. 2, a method of manufacturing a micro LED according to an embodiment of the present invention is performed by growing an epitaxial layer 200 having a plurality of layers on a growth substrate 100. In this case, the epitaxial layer 200 includes a plurality of layers, and the plurality of layers includes a buffer layer 210, a first conductivity type semiconductor layer, an active layer 230 and a second conductivity type semiconductor layer 240.

또한 에피층(200)은 에피층(200) 내의 전위 성장을 방지하기 위한 전위성장방지 마스크(300)를 포함하며, 이때 전위성장방지 마스크(300)는 예시적으로 버퍼층(210) 내에 위치할 수 있다.In addition, the epi layer 200 includes a dislocation growth prevention mask 300 for preventing dislocation growth in the epi layer 200, and at this time, the dislocation growth prevention mask 300 may be exemplarily located in the buffer layer 210. have.

이때 전위성장방지 마스크(300)가 버퍼층(210) 내의 적절한 위치에 배치됨으로써, 추후 구체적으로 설명할 내용과 같이 에피층(200) 상에서 전위성장 방지영역(D1)으로 전위가 성장하지 않도록 할 수 있다.At this time, since the dislocation growth prevention mask 300 is disposed at an appropriate position in the buffer layer 210, it is possible to prevent dislocation from growing in the dislocation growth prevention region D 1 on the epi layer 200 as will be described in detail later. have.

이와 같이 본 발명의 일 실시예에 따른 마이크로 LED 제조 방법에서는 제조 공정 상에서 에피층(200) 성장 시 전위성장방지 마스크(300)를 이용해 전위가 성장하는 영역과 전위 성장이 방지되는 영역을 공간적으로 분리하였다. As described above, in the micro LED manufacturing method according to an embodiment of the present invention, when the epitaxial layer 200 is grown in the manufacturing process, the area where dislocation growth is prevented from the area where dislocation growth is prevented is spatially separated by using the dislocation growth prevention mask 300 I did.

또한, 이때 전위성장 방지영역은 예시적으로 각각의 마이크로 LED칩이 형성되는 영역에 대응되는 영역일 수 있다. Further, at this time, the dislocation growth prevention region may be a region corresponding to a region in which each micro LED chip is formed.

이로 인해 본 발명의 마이크로 LED는 완성된 LED 칩의 에피층(200)에 전위가 포함되지 않도록 함으로써, 에피층(200)의 p-n정션(p-n junction) 내에서의 효과적인 전하 이동이 가능하다. Accordingly, in the micro LED of the present invention, by preventing potentials from being included in the epi layer 200 of the completed LED chip, effective charge transfer within the p-n junction of the epi layer 200 is possible.

또한, 이로 인해 본 발명의 마이크로 LED는 우수한 전기적 특성 및 광 특성을 가짐으로써, 종래 LED 제조 공정에서 에피층(200) 성장 시 발생하는 defects 및 이로 인한 LED에서 발생하는 빛의 파장 불균일 문제 해소에 기여할 수 있다.In addition, due to this, the micro LED of the present invention has excellent electrical and optical properties, thereby contributing to solving the problem of defects occurring during the growth of the epi layer 200 in the conventional LED manufacturing process and the resulting light wavelength unevenness from the LED. I can.

도 3은 본 발명의 일 실시예에 따른 마이크로 LED 제조 방법의 각 단계를 도시한 순서도이다.3 is a flow chart showing each step of a method of manufacturing a micro LED according to an embodiment of the present invention.

도 3을 참조하면, 본 발명의 일 실시예에 따른 마이크로 LED 제조 방법은 성장기판 배치단계(S1), 에피층 증착단계(S2) 및 단위 LED칩 형성단계(S3)를 포함한다.Referring to FIG. 3, a method of manufacturing a micro LED according to an embodiment of the present invention includes a growth substrate arrangement step (S1), an epi layer deposition step (S2), and a unit LED chip formation step (S3).

성장기판 배치단계(S1)에서는 본 발명의 일 실시예에 따른 마이크로 LED의 에피층(200)을 성장시키기 위한 기반층인 성장기판(100)을 배치한다. In the growth substrate arranging step (S1), the growth substrate 100, which is a base layer for growing the epitaxial layer 200 of the micro LED according to an embodiment of the present invention, is disposed.

이때 성장기판(100)은 예를 들어 사파이어(Al2O3) 기판일 수 있으나, 이와 달리 실리콘, SiC, GaAs, MgO 등 다른 소재로 제조된 기판이어도 무방하다.At this time, the growth substrate 100 may be, for example, a sapphire (Al 2 O 3 ) substrate, but unlike this, it may be a substrate made of other materials such as silicon, SiC, GaAs, and MgO.

에피층 증착단계(S2)에서는 성장기판(100) 상에 에피층(200)을 성장시키는 과정을 수행한다. 이때 에피층(200)의 성장은 예를 들어 버퍼층(210), 제1도전형 반도체층(220), 활성층(230) 및 제2도전형 반도체층(240) 순으로 증착하는 과정일 수 있다. In the epi layer deposition step (S2), a process of growing the epi layer 200 on the growth substrate 100 is performed. In this case, the growth of the epi layer 200 may be a process of sequentially depositing the buffer layer 210, the first conductive semiconductor layer 220, the active layer 230, and the second conductive semiconductor layer 240.

이때 제1도전형 반도체층(220) 및 제2도전형 반도체층(240)은 서로 반대되는 도전성을 가지는 층이다. In this case, the first conductive semiconductor layer 220 and the second conductive semiconductor layer 240 are layers having opposite conductivity.

예를 들어 제1도전형 반도체층(220)이 n형의 도전성을 가질 경우 제2도전형 반도체층(240)은 p형의 도전성을 가지게 된다. 이때 제1도전형 반도체층(220)은 예시적으로 4족 원소를 불순물로 가지는 n-GaN 층일 수 있으며, 제2도전형 반도체층(240)은 2족 원소를 불순물로 가지는 p-GaN 층일 수 있다.For example, when the first conductive semiconductor layer 220 has n-type conductivity, the second conductive semiconductor layer 240 has p-type conductivity. In this case, the first conductivity type semiconductor layer 220 may be an n-GaN layer having a group 4 element as an impurity, and the second conductivity type semiconductor layer 240 may be a p-GaN layer having a group 2 element as an impurity. have.

단위 LED칩 형성단계(S3)에서는 성장기판(100) 상에 에피층(200)이 증착된 상태의 층상 구조물을 메사 에칭 및 가공, 그리고 각각의 단위 LED 칩으로 분리함으로써 단위 LED 칩을 형성한다. 한편, 이때 단위 LED 칩이 형성되는 영역은 에피층(200) 중 전위가 최소로 형성된 영역이 된다.In the unit LED chip forming step (S3), a unit LED chip is formed by separating the layered structure in which the epi layer 200 is deposited on the growth substrate 100 by mesa etching and processing, and separating each unit LED chip. On the other hand, at this time, the area in which the unit LED chip is formed becomes the area in which the electric potential is minimized among the epi layer 200.

도 4a는 본 발명의 일 실시예에 따른 마이크로 LED 제조 방법에서 에피층 증착단계(S2)의 각 과정을 설명하기 위한 순서도이며, 도 4b는 에피층 증착단계(S2) 중 버퍼층 증착단계(S21)의 각 과정을 설명하기 위한 순서도이다.Figure 4a is a flow chart for explaining each process of the epi layer deposition step (S2) in the micro LED manufacturing method according to an embodiment of the present invention, Figure 4b is a buffer layer deposition step (S21) of the epi layer deposition step (S2) This is a flow chart for explaining each process.

또한, 도 5는 본 발명의 일 실시예에 따른 마이크로 LED 제조 방법에서 버퍼층(210) 증착 단계의 각 과정을 도시한 것이다.In addition, Figure 5 shows each process of the buffer layer 210 deposition step in the micro LED manufacturing method according to an embodiment of the present invention.

이하 도 4 및 도 5를 참조하여 본 발명의 일 실시예에 따른 마이크로 LED 제조 방법의 에피층 증착단계(S2)의 과정, 특히 그 중에서도 버퍼층 증착단계(S21)의 과정을 상세히 설명한다.Hereinafter, a process of the epi layer deposition step (S2) of the method for manufacturing a micro LED according to an embodiment of the present invention will be described in detail with reference to FIGS. 4 and 5, particularly, the process of the buffer layer deposition step (S21).

도 4a를 참조하면, 본 발명의 일 실시예에 따른 마이크로 LED 제조 방법에서 에피층 증착단계(S2)는 버퍼층 증착단계(S21), 제1도전형 반도체층 증착단계(S22), 활성층 형성단계(S23) 및 제2도전형 반도체층 증착단계(S24)를 포함한다.4A, in the method of manufacturing a micro LED according to an embodiment of the present invention, the epi layer deposition step (S2) includes a buffer layer deposition step (S21), a first conductive semiconductor layer deposition step (S22), and an active layer forming step ( S23) and a second conductive semiconductor layer deposition step (S24).

버퍼층 증착단계(S21)에서는 성장기판(100)과 제1도전형 반도체층(220) 간의 격자 상수 불일치에 의한 핵 생성 밀도의 감소를 완화하기 위해, 완충층 역할을 하는 버퍼층(210)을 성장기판(100) 상에 증착한다. 이때 버퍼층(210)은 예를 들어 도핑되지 않은 GaN 층일 수 있으나, 이와 달리 AIN 층 등 다른 구성일 수도 있다.In the buffer layer deposition step (S21), in order to mitigate the decrease in the nucleation density due to the mismatch of the lattice constant between the growth substrate 100 and the first conductive semiconductor layer 220, the buffer layer 210 serving as a buffer layer is formed on the growth substrate ( 100). In this case, the buffer layer 210 may be, for example, an undoped GaN layer, but may have other configurations such as an AIN layer.

버퍼층 증착단계(S21)에서는 버퍼층(210) 내에 전위가 형성되어 성장하게 되는데, 본 발명의 일 실시예에 따른 마이크로 LED 제조 방법에서는 추후 구체적으로 설명할 내용과 같이 버퍼층(210) 증착 과정에서 전위성장방지 마스크(300)를 배치하여 전위 형성에 의한 마이크로 LED 품질 악화를 방지하도록 하였다.In the buffer layer deposition step (S21), a potential is formed and grown in the buffer layer 210. In the method of manufacturing a micro LED according to an embodiment of the present invention, as will be described in detail later, potential growth in the process of depositing the buffer layer 210 The prevention mask 300 was disposed to prevent deterioration of the micro LED quality due to the formation of dislocations.

도 4b를 참조하면, 본 발명의 일 실시예에 따른 마이크로 LED 제조 방법의 에피층 증착단계(S2)에서 버퍼층 증착단계(S21)는 제1수직전위 성장단계(S211), 수평전위 성장단계(S212) 및 제2수직전위 성장단계(S213)를 포함한다.Referring to Figure 4b, in the epi layer deposition step (S2) of the micro LED manufacturing method according to an embodiment of the present invention, the buffer layer deposition step (S21) includes a first vertical potential growth step (S211), a horizontal potential growth step (S212). ) And a second vertical potential growth step (S213).

이때 제1수직전위 성장단계(S211)는 버퍼층(210) 성장 시 버퍼층(210) 상에 형성되는 전위가 성장기판(100)과 버퍼층(210)의 경계면에 수직한 방향으로 성장하는 단계이다. In this case, the first vertical potential growth step S211 is a step in which a potential formed on the buffer layer 210 when the buffer layer 210 is grown is grown in a direction perpendicular to the interface between the growth substrate 100 and the buffer layer 210.

이때 도 5a를 참조하면, 버퍼층 증착단계(S21) 초기, 즉 제1수직전위 성장단계(S211)에서 버퍼층(210)이 성장기판(100) 상에서 성장하면서 버퍼층(210) 상에 성장기판(100)과 버퍼층(210)의 경계면에 수직한 방향으로 제1수직전위가 형성됨을 알 수 있다.5A, the buffer layer 210 is grown on the growth substrate 100 in the initial stage of the buffer layer deposition step (S21), that is, the first vertical potential growth step (S211), and the growth substrate 100 on the buffer layer 210 It can be seen that the first vertical potential is formed in a direction perpendicular to the interface between the buffer layer 210 and the buffer layer 210.

이때 버퍼층(210) 상에 형성되는 전위가 성장기판(100)과 버퍼층(210)의 경계면에 수직한 방향으로 성장하도록 버퍼층(210)의 성장 속도, 압력, 온도 등의 환경을 적절히 설정할 수 있다.At this time, an environment such as a growth rate, pressure, and temperature of the buffer layer 210 may be appropriately set so that the potential formed on the buffer layer 210 grows in a direction perpendicular to the interface between the growth substrate 100 and the buffer layer 210.

한편 도 5b에 도시된 바와 같이, 제1수직전위 성장단계(S211)가 진행된 상태에서 전위성장방지 마스크(300)를 버퍼층(210) 상에 배치한다. 이때 전위성장방지 마스크(300)는 예를 들어 SiO2 기판일 수 있으나, 이와 다른 소재로 제조되는 것도 무방하다. Meanwhile, as shown in FIG. 5B, a dislocation growth prevention mask 300 is disposed on the buffer layer 210 while the first vertical dislocation growth step S211 is in progress. At this time, the dislocation growth prevention mask 300 may be, for example, a SiO 2 substrate, but may be made of a different material.

이때 전위성장방지 마스크(300)는 전위성장 방지영역을 고려하여 배치되며, 이때 전위성장 방지영역은 추후 단위 LED 칩의 배치를 고려하여 설정될 수 있다.At this time, the dislocation growth prevention mask 300 is disposed in consideration of the dislocation growth prevention region, and in this case, the dislocation growth prevention region may be set in consideration of the arrangement of the unit LED chips later.

한편, 도 5b에는 버퍼층(210)이 성장기판(100) 상에 성장한 후 전위성장방지 마스크(300)를 배치하는 구성이 도시되었으나, 이와 달리 버퍼층(210)을 성장시키기 전에 전위성장방지 마스크(300)를 성장기판(100) 상에 배치한 후 제1수직전위 성장단계(S211)를 진행하는 것도 가능하다.Meanwhile, in FIG. 5B, a configuration in which the dislocation growth prevention mask 300 is disposed after the buffer layer 210 is grown on the growth substrate 100 is shown, but unlike this, the dislocation growth prevention mask 300 is formed before the buffer layer 210 is grown. ) May be disposed on the growth substrate 100 and then the first vertical potential growth step S211 may be performed.

또한, 도 5b에 도시된 바와 같이, 전위성장방지 마스크(300)를 버퍼층(210) 상에 배치한 후에는 전위성장방지 마스크(300)에 대응되는 영역에 형성된 전위는 더 이상의 성장이 정지됨으로써 전위성장방지 마스크(300) 상부의 에피층(200)을 고품질로 형성할 수 있다.In addition, as shown in FIG. 5B, after disposing the dislocation growth prevention mask 300 on the buffer layer 210, the dislocation formed in the region corresponding to the dislocation growth prevention mask 300 stops further The epitaxial layer 200 on the growth prevention mask 300 may be formed with high quality.

이때 전위성장방지 마스크(300)가 배치된 영역 외의 영역에서는 전위의 수직 성장이 계속됨을 알 수 있다.At this time, it can be seen that vertical growth of dislocations continues in an area other than the area in which the dislocation growth prevention mask 300 is disposed.

도 5c를 참조하면, 전위성장방지 마스크(300) 배치 후에도 버퍼층(210)의 성장은 계속되며, 수평전위 성장단계(S212)가 진행될 수 있다.Referring to FIG. 5C, the growth of the buffer layer 210 continues even after the dislocation growth prevention mask 300 is disposed, and a horizontal dislocation growth step S212 may be performed.

이 경우, 전위성장방지 마스크(300) 주변 영역의 전위가 전위성장방지 마스크(300)보다 더 높이 형성되었을 때 전위 성장이 버퍼층(210)과 성장기판(100)의 경계면 또는 전위성장방지 마스크(300)가 배치된 방향에 수평한 방향으로 이루어지도록 한다. In this case, when the dislocation in the area around the dislocation growth prevention mask 300 is formed higher than the dislocation growth prevention mask 300, dislocation growth occurs at the interface between the buffer layer 210 and the growth substrate 100 or the dislocation growth prevention mask 300. ) Is placed in a horizontal direction.

이는 성장 온도, 압력 등 버퍼층(210)의 성장 조건을 변경함으로써 가능할 수 있다.This may be possible by changing growth conditions of the buffer layer 210 such as growth temperature and pressure.

도 5c에는 이때 마치 전위성장방지 마스크(300)에 가장 인접한 전위만 수평 성장하는 것과 같이 도시되었으나, 도 5c에 도시된 바와 달리 전위성장방지 마스크(300)에 가장 인접한 전위뿐 아니라 다른 전위 성분도 수평 성장할 수 있다.In FIG. 5C, it is shown that only the dislocations closest to the dislocation growth prevention mask 300 are horizontally grown. However, unlike in FIG. 5C, not only the dislocations most adjacent to the dislocation growth prevention mask 300 but also other dislocation components may be horizontally grown. I can.

한편, 전위성장방지 마스크(300)의 양측으로부터 수평 성장한 각각의 전위는 마스크의 중앙 영역에서 만나게 되며, 다시 마스크의 중앙 영역에서 버퍼층(210) 및 성장기판(100)의 경계면에 수직한 방향으로 성장을 시작하게 된다. Meanwhile, each of the dislocations grown horizontally from both sides of the dislocation growth prevention mask 300 meets in the central region of the mask, and grows in a direction perpendicular to the interface between the buffer layer 210 and the growth substrate 100 in the central region of the mask. Will start.

이로써 마스크 중앙의 상부 영역에서 버퍼층(210) 및 성장기판(100)의 경계면에 수직하게 제2수직전위가 성장하는 제2수직전위 성장단계(S213)가 진행될 수 있다.Accordingly, a second vertical potential growth step S213 in which a second vertical potential grows perpendicular to the interface between the buffer layer 210 and the growth substrate 100 in the upper region of the center of the mask may be performed.

도 5d를 참조하면, 제2수직전위 성장단계(S213)에서 제2수직전위는 버퍼층(210)의 완전한 성장 시까지 성장하게 된다. Referring to FIG. 5D, in the second vertical potential growth step S213, the second vertical potential is grown until the buffer layer 210 is completely grown.

또한, 버퍼층(210)의 완전한 성장 후에도 제1도전형 반도체층 증착단계(S22), 활성층 형성단계(S23) 및 제2도전형 반도체층 증착단계(S24)가 진행되며, 버퍼층 증착단계(S21)에서 성장한 전위는 버퍼층(210) 뿐 아니라 제1도전형 반도체층(220), 활성층(230) 및 제2도전형 반도체층(240)까지 성장할 수 있다.In addition, even after complete growth of the buffer layer 210, the first conductive type semiconductor layer deposition step (S22), the active layer formation step (S23), and the second conductive type semiconductor layer deposition step (S24) proceed, and the buffer layer deposition step (S21). The potentials grown in may grow not only the buffer layer 210 but also the first conductive type semiconductor layer 220, the active layer 230, and the second conductive type semiconductor layer 240.

이때, 제2수직전위는 에피층(200) 내에서 전위 형성을 원하지 않는 영역인 전위성장 방지영역을 회피하여 성장하게 되며, 추후 단위 LED칩 형성될 영역에는 이로 인해 형성된 전위의 밀도가 현저히 감소하게 된다.At this time, the second vertical potential is grown by avoiding the dislocation growth prevention area, which is an area where dislocations are not desired to be formed in the epi layer 200, and the density of dislocations formed therefrom is significantly reduced in the area where the unit LED chip will be formed later. do.

도 6은 본 발명의 일 실시예에 따른 마이크로 LED 제조 방법 중 단위 LED칩 형성단계(S3)에서 광 리소그래피 공정을 수행하는 상태를 도시한 것이다.6 illustrates a state in which an optical lithography process is performed in the unit LED chip forming step (S3) of the micro LED manufacturing method according to an embodiment of the present invention.

도 6을 참조하면, 에피층 증착단계(S2)가 모두 완료된 상태에서 패터닝된 마스크 및 포토 레지스트(Photo Resist; PR)를 이용한 공지의 포토 리소그래피(photolithography) 공정을 통해 에피층(200)의 상부에서 단위 LED 칩이 형성될 영역을 구획한다.Referring to FIG. 6, in a state where the epi layer deposition step (S2) is all completed, a patterned mask and photoresist (PR) are used on the top of the epi layer 200 through a known photolithography process. The area where the unit LED chip will be formed is divided.

이때 에피층(200) 상부에 배치된 포토 레지스트(PR) 중 감광된 영역은 단위 LED 칩 또는 단위 LED칩의 전극이 형성될 영역에 대응되며, 추후 에칭 과정에서 포토 레지스트(PR)가 감광된 영역을 제외한 영역만 에칭될 수 있다.At this time, the photoresist PR disposed on the epi layer 200 corresponds to the area where the unit LED chip or the electrode of the unit LED chip will be formed, and the photoresist PR is photosensitive in the subsequent etching process. Only the area except for can be etched.

이때 도 6에 도시된 바와 같이, 포토 레지스트(PR)가 감광되지 않은 영역에는 전위가 밀집 형성되어 있으며, 포토 레지스트(PR)가 감광된 영역에는 전위가 상대적으로 매우 적게 형성된 상태이다.At this time, as shown in FIG. 6, dislocations are densely formed in regions where the photoresist PR is not exposed, and dislocations are relatively small in the regions where photoresist PR is sensitized.

따라서 형성된 에피층(200) 중에서 전위가 매우 적은 영역을 LED 칩으로 활용할 수 있으므로, 고품질의 LED 칩을 생산할 수 있는 장점이 있다.Accordingly, a region having a very small potential among the formed epitaxial layer 200 can be used as an LED chip, and thus, there is an advantage of producing a high-quality LED chip.

도 7은 본 발명의 일 실시예에 따른 마이크로 LED 제조 방법 중 측면형(Lateral) 마이크로 LED구조 제조 과정의 단위LED 칩 형성단계의 각 과정을 도시한 것이며, 도 8은 본 발명의 일 실시예에 따른 마이크로 LED 제조 방법 중 수직형(Vertical) 마이크로 LED 구조 제조 과정의 단위 LED칩 형성단계(S3)의 각 과정을 도시한 것이다.7 is a diagram illustrating each process of a unit LED chip forming step in a manufacturing process of a lateral micro LED structure in a method of manufacturing a micro LED according to an embodiment of the present invention, and FIG. 8 is an embodiment of the present invention. It shows each process of the unit LED chip forming step (S3) of the manufacturing process of the vertical micro LED structure of the micro LED manufacturing method according to the following.

이하 도 7 및 도 8을 참조하여 본 발명의 일 실시예에 따른 마이크로 LED 제조방법 중 포토 리소그래피 공정 후에 개별 LED 칩을 형성하는 과정에 대해 설명한다.Hereinafter, a process of forming an individual LED chip after a photolithography process in a method of manufacturing a micro LED according to an embodiment of the present invention will be described with reference to FIGS. 7 and 8.

먼저 도 7을 참조하면, 측면형 마이크로 LED를 제조하기 위해 도 6에 도시된 포토 리소그래피 공정이 수행된 상태의 증착 구조물에 메사 에칭을 수행한다. First, referring to FIG. 7, mesa etching is performed on a deposition structure in a state in which the photolithography process shown in FIG. 6 is performed in order to manufacture a side-type micro LED.

이때 도 7a에 도시된 바와 같이 에피층(200) 중 포토 레지스트가 배치된 영역을 제외한 부분이 선택적으로 에칭되며, 이 경우 포토 레지스트가 배치된 영역은 에피층(200) 중 전위성장방지 마스크(300)에 의해 전위 형성이 억제된 전위성장 방지영역에 대응되는 영역일 수 있다.At this time, as shown in FIG. 7A, portions of the epi layer 200 except for the area on which the photoresist is disposed are selectively etched. In this case, the area on which the photoresist is disposed is the dislocation growth prevention mask 300 of the epi layer 200. It may be a region corresponding to the dislocation growth prevention region in which dislocation formation is suppressed by ).

이후 도 7b에 도시된 바와 같이 에피층(200) 상에 제1전극(p전극) 및 제2전극(n전극)을 부착하고, 제1전극 및 제2전극이 형성된 영역을 별도의 접착체(blue tape; 500) 상에 부착한다. Thereafter, as shown in FIG. 7B, a first electrode (p electrode) and a second electrode (n electrode) are attached on the epi layer 200, and the regions in which the first and second electrodes are formed are separated by a separate adhesive ( Attach on blue tape; 500).

또한 접착체(500) 상에 부착된 성장기판(100) 및 에피층(200) 결합체에서 성장기판(100), 마스크 및 버퍼층(210)을 도 7c에 도시된 바와 같이 제거한다. 이후 접착체(500)를 제거하고, 단위 영역별로 개별 LED 칩을 분리한다.In addition, the growth substrate 100, the mask, and the buffer layer 210 are removed from the combination of the growth substrate 100 and the epi layer 200 attached to the adhesive 500, as shown in FIG. 7C. Thereafter, the adhesive 500 is removed, and individual LED chips are separated for each unit area.

한편, 도 8을 참조하면, 수직형 마이크로 LED를 제조하기 위해, 도 6에 도시된 포토 리소그래피 공정이 수행된 상태의 증착 구조물에 메사 에칭을 수행한다.Meanwhile, referring to FIG. 8, in order to manufacture a vertical micro LED, mesa etching is performed on a deposition structure in a state in which the photolithography process shown in FIG. 6 is performed.

이때 도 8a에 도시된 바와 같이 에피층(200) 중 포토 레지스트가 배치된 영역을 제외한 부분이 선택적으로 에칭되며, 이 경우 포토 레지스트가 배치된 영역은 전위성장 방지영역에 대응되는 영역일 수 있다.In this case, as shown in FIG. 8A, portions of the epitaxial layer 200 excluding a region in which the photoresist is disposed are selectively etched. In this case, the region in which the photoresist is disposed may be a region corresponding to the dislocation growth prevention region.

이후 도 8b에 도시된 바와 같이 에피층(200) 상에 제1전극(p전극)을 부착하고, 이를 수용 기판(receptor; 600)에 LLO 공정 등을 통해 전사한다. Thereafter, as shown in FIG. 8B, a first electrode (p electrode) is attached on the epi layer 200 and transferred to the receiving substrate 600 through an LLO process or the like.

이후 도 8c에 도시된 바와 같이 성장기판(100) 및 버퍼층(210)을 에칭에 의해 제거하고, 제2도전형 반도체층(240) 상에 제2전극(n전극)을 부착한다. 이후 단위 영역별로 개별 LED 칩을 분리한다.Thereafter, as shown in FIG. 8C, the growth substrate 100 and the buffer layer 210 are removed by etching, and a second electrode (n electrode) is attached on the second conductive semiconductor layer 240. After that, separate LED chips for each unit area.

한편, 이때 도 7 및 도 8에 도시된 바와 같이, 최종 분리되는 개별 LED에서 전기적 기능을 하는 에피층(200) 영역 상에는 전위가 거의 없거나 매우 적게 형성됨을 알 수 있다.On the other hand, at this time, as shown in FIGS. 7 and 8, it can be seen that little or no potential is formed on the region of the epi layer 200 that functions as an electrical function in the individual LEDs that are finally separated.

도 9는 본 발명의 일 실시예에 따른 마이크로 LED 제조 방법에서 복수의 단위LED 칩이 배치된 상태를 도시한 평면도이다.9 is a plan view showing a state in which a plurality of unit LED chips are disposed in a method of manufacturing a micro LED according to an embodiment of the present invention.

도 9를 참조하면, 성장기판(100) 상에 마이크로 LED가 배치될 단위 LED칩이 형성될 영역이 구획된 것을 확인할 수 있다. Referring to FIG. 9, it can be seen that a region in which a unit LED chip in which a micro LED is to be disposed is formed on the growth substrate 100 is divided.

이때 각 단위 LED칩 영역의 군집은 예를 들어 도 9a에 도시된 바와 같이 2열로 형성된 stripe 형태로 배치될 수도 있고, 도 9b에 도시된 바와 같이 네 개의 단위 LED 칩 영역이 하나의 군집을 이루는 square 형태로 배치될 수도 있다.At this time, the cluster of each unit LED chip area may be arranged in a stripe shape formed in two rows as shown in FIG. 9A, for example, and as shown in FIG. 9B, the four unit LED chip areas form one cluster. It can also be arranged in a shape.

이때 단위 LED 칩 영역의 배치는 이와 다르게 형성될 수도 있으나, 단위 LED 칩 영역의 배치가 어떤 형태를 가지는지 여부에 상관없이 단위 LED 영역은 에피층(200) 상에서 전위가 형성되는 영역을 벗어난 영역에 위치하도록 설정된다.At this time, the arrangement of the unit LED chip region may be differently formed, but regardless of the shape of the arrangement of the unit LED chip region, the unit LED region is in a region outside the region in which a potential is formed on the epi layer 200. Is set to be located.

따라서 최종적으로 제조되는 개별 LED의 에피층(200)에 존재하는 전위를 효과적으로 감소시킬 수 있으며, 이로 인해 LED 제조 공정에서 각각의 LED의 발광 정도를 균일하게 형성할 수 있고, 불량 LED의 발생률를 현저하게 감소시킬 수 있다.Therefore, it is possible to effectively reduce the potential existing in the epitaxial layer 200 of the individual LEDs finally manufactured, thereby making it possible to uniformly form the degree of light emission of each LED in the LED manufacturing process, and significantly reduce the occurrence rate of defective LEDs. Can be reduced.

한편, 본 발명의 마이크로 LED 제조 방법에서 전위성장방지 마스크(300)를 이용해 마이크로 LED의 에피층(200) 상의 전위 형성을 감소시키는 방식은 본 발명의 적용 대상이 특히 마이크로 LED라는 점에서 특히 기술적 의의를 가질 수 있다.On the other hand, the method of reducing the formation of dislocations on the epitaxial layer 200 of the micro LED using the dislocation growth prevention mask 300 in the micro LED manufacturing method of the present invention is of particular technical significance in that the subject of the present invention is particularly micro LED. Can have

종래의 LED의 경우, LED 소자의 크기 자체가 마이크로 LED에 비해 상당히 크게 형성되고, 이에 비해 전위성장방지 마스크(300)의 크기는 에피층(200) 성장 조건 등을 고려할 때 일정 크기 이하로 제한되어야 하는 한계가 존재한다.In the case of a conventional LED, the size of the LED element itself is formed considerably larger than that of the micro LED, and the size of the dislocation growth prevention mask 300 should be limited to a certain size or less when considering the growth conditions of the epi layer 200. There is a limit to that.

따라서 마이크로 LED가 아닌, 크기가 상대적으로 큰 종래의 LED의 경우 전위성장방지 마스크(300)의 크기가 LED 소자의 크기보다 작게 형성될 수 밖에 없는 제약이 존재한다.Therefore, in the case of a conventional LED having a relatively large size, not a micro LED, there is a limitation that the size of the potential growth prevention mask 300 is inevitably formed smaller than the size of the LED element.

그러나 본 발명의 일 실시예에 따른 마이크로 LED 제조방법은 주로 그 크기가 수십 μm 로 작은 마이크로 LED를 대상으로 수행될 수 있으므로, 본 발명의 일 실시예에 따른 마이크로 LED의 경우 마이크로 LED 소자의 크기 자체가 전위성장방지 마스크(300)보다 작게 형성될 수 있다. However, since the micro LED manufacturing method according to an embodiment of the present invention can be mainly performed on a micro LED whose size is as small as several tens of μm, in the case of the micro LED according to an embodiment of the present invention, the size of the micro LED device itself May be formed smaller than the dislocation growth prevention mask 300.

이로 인해, 본 발명의 일 실시예에 따른 마이크로 LED 제조 방법에 의하면 에피층(200) 내에 전위성장방지 마스크(300)를 적절히 배치하고 전위성장방지 마스크(300)에 대응되는 적절한 위치에 마이크로 LED 소자가 형성되도록 조절하여 마이크로 LED 소자에 전위가 미칠 수 있는 악영향을 최소화할 수 있다.For this reason, according to the method of manufacturing a micro LED according to an embodiment of the present invention, the dislocation growth prevention mask 300 is appropriately disposed in the epi layer 200 and the micro LED device at an appropriate position corresponding to the dislocation growth prevention mask 300 It is possible to minimize the adverse effect that the potential may have on the micro LED device by adjusting to form.

이상의 설명은 본 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 실시예들은 본 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely illustrative of the technical idea of the present embodiment, and those of ordinary skill in the technical field to which the present embodiment belongs will be able to make various modifications and variations without departing from the essential characteristics of the present embodiment. Accordingly, the present exemplary embodiments are not intended to limit the technical idea of the present exemplary embodiment, but are illustrative, and the scope of the technical idea of the present exemplary embodiment is not limited by these exemplary embodiments. The scope of protection of this embodiment should be interpreted by the following claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present embodiment.

100 : 성장기판
200 : 에피층
300 : 전위성장방지 마스크
400 : 전극
500 : 접착체
600 : 수용기판
100: growth substrate
200: epi layer
300: dislocation growth prevention mask
400: electrode
500: adhesive
600: receiving substrate

Claims (11)

성장기판 배치 단계;
상기 성장기판 상에 복수의 층으로 구성되는 에피층(epitaxial layer)을 증착하는 단계;
상기 에피층을 분리하고 단위 LED 칩을 형성하는 단계를 포함하며,
상기 에피층을 증착하는 단계에서 상기 에피층 상에 형성된 전위의 상기단위 LED 칩으로의 도달을 방지하도록 상기 단위 LED 칩이 형성될 영역에 대응되는 상기 에피층 내의 영역에 전위성장방지 마스크를 배치하는 과정을 수행하고,
상기 전위성장방지 마스크의 너비는 상기 단위 LED 칩의 너비 이상인 것을 특징으로 하는 마이크로 LED 제조 방법.
Arranging the growth substrate;
Depositing an epitaxial layer composed of a plurality of layers on the growth substrate;
Separating the epitaxial layer and forming a unit LED chip,
In the step of depositing the epi layer, disposing a potential growth prevention mask in a region in the epi layer corresponding to a region in which the unit LED chip is to be formed so as to prevent the potential formed on the epi layer from reaching the unit LED chip. Carry out the process,
Micro LED manufacturing method, characterized in that the width of the dislocation growth prevention mask is greater than the width of the unit LED chip.
제1항에 있어서,
상기 에피층을 증착하는 단계는
상기 성장기판 상에 버퍼층을 증착하는 단계;
상기 버퍼층 상에 제1도전형 반도체층을 증착하는 단계;
상기 제1도전형 반도체층 상에 활성층을 형성하는 단계; 및,
상기 활성층 상에 제2도전형 반도체층을 증착하는 단계를 포함하며,
상기 버퍼층을 증착하는 단계에서 상기 단위 LED 칩이 형성될 영역에 대응되는 상기 버퍼층 내의 영역에 상기 전위성장방지 마스크를 배치하는 과정을 포함하는 것을 특징으로 하는 마이크로 LED 제조 방법.
The method of claim 1,
The step of depositing the epi layer
Depositing a buffer layer on the growth substrate;
Depositing a first conductive type semiconductor layer on the buffer layer;
Forming an active layer on the first conductive semiconductor layer; And,
And depositing a second conductive type semiconductor layer on the active layer,
And disposing the dislocation growth prevention mask in a region in the buffer layer corresponding to a region in which the unit LED chip is to be formed in the step of depositing the buffer layer.
제2항에 있어서,
상기 버퍼층을 증착하는 단계는,
상기 버퍼층에 형성되는 전위가 상기 성장기판과 상기 버퍼층의 경계면에 수직한 방향으로 성장하도록 상기 버퍼층을 증착하는 제1 수직전위 성장단계;
상기 버퍼층에 형성되는 전위가 상기 성장기판과 상기 버퍼층의 경계면에 수평한 방향으로 성장하도록 상기 버퍼층을 증착하는 수평전위 성장단계; 및,
상기 수평전위 성장단계에서 성장한 복수의 전위가 연결 및 결합되고, 상기 복수의 전위가 결합되어 형성된 결합전위가 상기 성장기판과 상기 버퍼층의 경계면에 수직한 방향으로 성장하도록 상기 버퍼층을 증착하는 제2 수직전위 성장단계
를 포함하는 것을 특징으로 하는 마이크로 LED 제조 방법.
The method of claim 2,
The step of depositing the buffer layer,
A first vertical potential growth step of depositing the buffer layer so that the potential formed in the buffer layer grows in a direction perpendicular to an interface between the growth substrate and the buffer layer;
A horizontal potential growth step of depositing the buffer layer so that the potential formed on the buffer layer grows in a direction horizontal to an interface between the growth substrate and the buffer layer; And,
A second vertical deposition of the buffer layer such that a plurality of dislocations grown in the horizontal dislocation growth step are connected and combined, and a bonding dislocation formed by combining the plurality of dislocations grows in a direction perpendicular to an interface between the growth substrate and the buffer layer. Dislocation growth stage
Micro LED manufacturing method comprising a.
제3항에 있어서,
상기 버퍼층 중 상기 전위성장방지 마스크의 중앙 상부 영역에 상기 버퍼층 및 상기 성장기판의 경계면에 수직한 방향으로 상기 결합전위가 형성되며, 상기 단위 LED 칩은 상기 결합전위가 형성된 영역을 경계로 분리되어 복수 개 배치되는 것을 특징으로 하는 마이크로 LED 제조 방법.
The method of claim 3,
The coupling potential is formed in a direction perpendicular to the boundary surface of the buffer layer and the growth substrate in a central upper region of the potential growth prevention mask among the buffer layers, and the unit LED chip is divided into a plurality of regions where the coupling potential is formed. Micro LED manufacturing method, characterized in that the dog is arranged.
제4항에 있어서,
복수의 상기 단위 LED 칩은 상기 결합전위가 형성된 영역을 경계로 분리되어 열을 형성하며 배치되는 것을 특징으로 하는 마이크로 LED 제조 방법.
The method of claim 4,
A method of manufacturing a micro LED, characterized in that the plurality of unit LED chips are arranged to form heat by being separated by a boundary in the region where the coupling potential is formed.
제4항에 있어서,
복수의 상기 LED 칩은 상기 결합전위가 형성된 영역을 경계로 분리되어 네 개의 단위 LED 칩이 정사각 형태를 이루도록 배치되는 것을 특징으로 하는 마이크로 LED 제조 방법.
The method of claim 4,
A method of manufacturing a micro LED, characterized in that the plurality of LED chips are separated by a boundary in which the coupling potential is formed, so that four unit LED chips are arranged to form a square shape.
제2항에 있어서,
상기 버퍼층은 도핑되지 않은 GaN(Galium Nitride) 층인 것을 특징으로 하는 마이크로 LED 제조 방법.
The method of claim 2,
The buffer layer is a method of manufacturing a micro LED, characterized in that the undoped GaN (Galium Nitride) layer.
제1항에 있어,
상기 발광 다이오드는 측면형 LED 구조(Lateral type)인 것을 특징으로 하는 마이크로 LED 제조 방법.
In claim 1,
The light emitting diode is a micro LED manufacturing method, characterized in that the side-type LED structure (Lateral type).
제1항에 있어,
상기 발광 다이오드는 수직형 LED 구조(Vertical type)인 것을 특징으로 하는 마이크로 LED 제조 방법.
In claim 1,
The light emitting diode is a micro LED manufacturing method, characterized in that the vertical type LED structure (Vertical type).
제1항에 있어,
상기 전위성장방지 마스크는 SiO2로 제조된 것을 특징으로 하는 마이크로 LED 제조 방법.
In claim 1,
The dislocation growth prevention mask is a micro LED manufacturing method, characterized in that made of SiO 2 .
제1항의 마이크로 LED 제조 방법에 의해 제조된 마이크로 LED.Micro LED manufactured by the micro LED manufacturing method of claim 1.
KR1020190079108A 2019-04-04 2019-07-02 Micro LED and manufacturing method of the same Ceased KR20200117813A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190039564 2019-04-04
KR20190039564 2019-04-04

Publications (1)

Publication Number Publication Date
KR20200117813A true KR20200117813A (en) 2020-10-14

Family

ID=72847262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190079108A Ceased KR20200117813A (en) 2019-04-04 2019-07-02 Micro LED and manufacturing method of the same

Country Status (1)

Country Link
KR (1) KR20200117813A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102793200B1 (en) * 2023-10-16 2025-04-08 웨이브로드 주식회사 Epitaxy wafer and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102793200B1 (en) * 2023-10-16 2025-04-08 웨이브로드 주식회사 Epitaxy wafer and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP5270088B2 (en) Vertical light emitting device and manufacturing method thereof
US8274156B2 (en) Optoelectronic semiconductor device
US9178109B2 (en) Semiconductor light-emitting device and method of manufacturing the same
KR102652087B1 (en) Semiconductor light emitting device
TWI521690B (en) Transfer-bonding method for light-emitting devices and light-emitting device array
CN110416243B (en) Display panel and manufacturing method thereof
WO2013015472A1 (en) Semiconductor light-emitting device and method for manufacturing same
JP6174931B2 (en) Semiconductor optical element array, manufacturing method thereof, and display device using semiconductor optical element array
TWI855312B (en) Micro light-emitting element, growth substrate, manufacturing method and image display element
KR101721846B1 (en) manufacturing method of micro GaN LED array and micro GaN LED array thereby
JP2010114159A (en) Light emitting device and method of manufacturing the same
TWI614916B (en) Photoelectric element and method of manufacturing same
KR101272708B1 (en) Light emitting diode with improved luminous efficiency and method for fabricating the same
KR20200117813A (en) Micro LED and manufacturing method of the same
WO2017127183A1 (en) Layered active region light emitting diode
KR100705225B1 (en) Manufacturing method of vertical light emitting device
CN112289899B (en) Micro LED wafer structure and preparation method thereof
EP3888130B1 (en) Method of fabricating micro light emitting diode array substrate
KR101026047B1 (en) Light emitting device array and manufacturing method of light emitting device array
KR100723230B1 (en) Nitride Semiconductor LEDs and LED Packages
KR101171326B1 (en) Luminescence device and Method of manufacturing the same
TWI797700B (en) Epitaxial structure and micro light emitting device
US20250185419A1 (en) Nitride semiconductor light emitting device and display device having the same
KR101220426B1 (en) Light emitting device having plurality of light emitting cells
TWI693726B (en) Micro light emitting device and micro light emitting device structure

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190702

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200929

Patent event code: PE09021S01D

PG1501 Laying open of application
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20210120

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20200929

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I