KR20200096886A - Device of controlling over-current using impedance matching at output of power amplifier - Google Patents
Device of controlling over-current using impedance matching at output of power amplifier Download PDFInfo
- Publication number
- KR20200096886A KR20200096886A KR1020200091559A KR20200091559A KR20200096886A KR 20200096886 A KR20200096886 A KR 20200096886A KR 1020200091559 A KR1020200091559 A KR 1020200091559A KR 20200091559 A KR20200091559 A KR 20200091559A KR 20200096886 A KR20200096886 A KR 20200096886A
- Authority
- KR
- South Korea
- Prior art keywords
- amplifier
- inductor
- impedance matching
- control signal
- power amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract 3
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
- H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
- H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
본 발명은 전력증폭기 출력 임피던스 매칭을 이용한 과전류 제어 회로에 관한 것으로, 특히, 임피던스 매칭을 이용해 부하 단자로 공급되는 전류를 제어할 수 있는 전력증폭기 출력 임피던스 매칭을 이용한 과전류 제어 회로에 관한 것이다.The present invention relates to an overcurrent control circuit using an output impedance matching of a power amplifier, and in particular, to an overcurrent control circuit using an output impedance matching of a power amplifier capable of controlling a current supplied to a load terminal using impedance matching.
전력증폭기는 직류를 공급 받아 교류 소신호를 증폭시켜 부하에 흘려 전력을 발생시키는 도구이다. 예를 들어, 공급 받는 직류 전원 부는 일반적으로 예상 범위 내의 전류가 흐르지만, 부하가 서로 닿거나(short) 닿지 않는 경우(open)일 때는 예상치 못한 이상 전류, 즉, 과전류가 흐를 수 있다.Power amplifier is a tool that generates power by amplifying a small AC signal by receiving direct current and passing it to the load. For example, a current within an expected range generally flows in a DC power supply to be supplied, but an unexpected abnormal current, that is, an overcurrent, may flow when the loads are in contact with each other (short) or not (open).
전력증폭기 자체와 상기 증폭기 주변 회로부가 이상 전류에 의해 손상될 수 있기 때문에 전력증폭기 내부에 과전류를 제어할 수 있는 장치가 필요하다.Since the power amplifier itself and circuit parts around the amplifier may be damaged by an abnormal current, there is a need for a device capable of controlling the overcurrent inside the power amplifier.
종래에는 기준 값을 초과하는 전류가 발생하면 전류를 차단하는 퓨즈를 사용하기도 하였는데, 퓨즈를 교체하는 동안 회로를 재구동할 수 없는 문제가 있다.Conventionally, when a current exceeding a reference value occurs, a fuse that cuts off the current has been used, but there is a problem in that the circuit cannot be restarted while the fuse is replaced.
본 발명이 이루고자 하는 기술적인 과제는 전력증폭기의 출력단에 임피던스 매칭을 이용해 부하 단자로 공급되는 전류를 제어할 수 있는 과전류 제어 회로를 제공하는 것이다.A technical problem to be achieved by the present invention is to provide an overcurrent control circuit capable of controlling a current supplied to a load terminal by using impedance matching at an output terminal of a power amplifier.
본 발명의 실시 예에 따른 전력증폭기 출력 임피던스 매칭을 이용한 과전류 제어 회로는 증폭기의 제1 단자에 접속되는 제1 인덕터와 제1 인턱터와 증폭기 사이에 마련되어 증폭기의 부하 단자에 병렬로 접속되는 제2 인덕터와 증폭기의 제2 단자와 제2 인덕터와 직렬로 접속되는 커패시터;를 포함한다. An overcurrent control circuit using output impedance matching of a power amplifier according to an embodiment of the present invention includes a first inductor connected to a first terminal of an amplifier and a second inductor provided between the first inductor and the amplifier and connected in parallel to the load terminal of the amplifier. And a capacitor connected in series with the second terminal of the amplifier and the second inductor.
실시 예에 따라, 상기 제1 인덕터의 인덕턴스는 상기 교류 신호의 주파수와 상기 부하 단자로의 허용 피크 전류에 따라 결정될 수 있다.According to an embodiment, the inductance of the first inductor may be determined according to a frequency of the AC signal and an allowable peak current to the load terminal.
실시 예에 따라, 상기 제1 인덕터의 인덕턴스(L1)는 아래의 수학식을 만족하도록 결정될 수 있다.Depending on the embodiment, the inductance L 1 of the first inductor may be determined to satisfy the following equation.
[수학식][Equation]
여기서, V는 상기 교루 신호의 전압 크기이고, f는 상기 교류 신호의 주파수이며, Ipeak는 상기 부하 단자로의 허용 피크 전류 크기를 나타내다.Here, V is the voltage level of the bridge signal, f is the frequency of the AC signal, and I peak is the allowable peak current level to the load terminal.
실시 예에 따라, 상기 제2 인덕터의 인덕턴스(L2)와 상기 커패시터의 커패시턴스(C)는 아래의 수학식을 만족하도록 결정될 수 있다.According to an exemplary embodiment, the inductance L 2 of the second inductor and the capacitance C of the capacitor may be determined to satisfy the following equation.
[수학식][Equation]
여기서, f는 상기 교류 신호의 주파수를 나타낸다.Here, f represents the frequency of the AC signal.
실시 예에 따라, 상기 제2 인덕터의 인덕턴스는 상기 제1 인덕터의 인덕턴스의 절반 이하일 수 있다.According to an embodiment, the inductance of the second inductor may be less than half of the inductance of the first inductor.
실시 예에 따라, 상기 증폭기는 제어 신호 생성부로부터 출력되는 제어 신호들에 응답하여 구동되는 복수의 스위치들을 포함하는 스위칭 증폭기일 수 있다.According to an embodiment, the amplifier may be a switching amplifier including a plurality of switches driven in response to control signals output from a control signal generator.
여기서, 스위칭 증폭기는 직류 전원의 양극과 제1 노드 사이에 접속되며 제1 제어 신호에 응답하여 스위칭되는 제1 스위치, 상기 제1 노드와 상기 직류 전원의 음극 사이에 접속되며 제2 제어 신호에 응답하여 스위칭되는 제2 스위치, 상기 직류 전원의 상기 양극과 제2 노드 사이에 접속되며 제3 제어 신호에 응답하여 스위칭되는 제3 스위치 및 상기 제2 노드와 상기 직류 전원의 상기 음극 사이에 접속되며 제4 제어 신호에 응답하여 스위칭되는 제4 스위치를 포함할 수 있다.Here, the switching amplifier is connected between the positive pole and the first node of the DC power supply and is switched in response to the first control signal, the first switch is connected between the first node and the negative pole of the DC power supply and responds to the second control signal A second switch to be switched, a third switch connected between the positive electrode and a second node of the DC power supply and switched in response to a third control signal, and a third switch connected between the second node and the negative electrode of the DC power supply, 4 It may include a fourth switch that is switched in response to the control signal.
실시 예에 따라, 상기 제1 제어 신호와 상기 제2 제어 신호는 교호적이며, 상기 제3 제어 신호와 상기 제4 제어 신호는 교호적인 전력증폭기 출력 임피던스 매칭을 이용한 과전류 제어 회로일 수 있다.According to an embodiment, the first control signal and the second control signal are alternately, and the third control signal and the fourth control signal may be an overcurrent control circuit using alternate power amplifier output impedance matching.
본 발명의 실시 예에 따른 전력증폭기 출력 임피던스 매칭을 이용한 과전류 제어 회로는 임피던스 매칭을 이용해 부하 단자로 공급되는 전류를 제어할 수 있다. 특히, 상기 전력증폭기 출력 임피던스 매칭을 이용한 과전류 제어 회로는 부하단의 임피던스가 급격하게 변할 때에도 과전류를 제어할 수 있으며, 메인 회로를 지속적으로 동작시킬 수 있다.The overcurrent control circuit using impedance matching of a power amplifier output according to an embodiment of the present invention may control a current supplied to a load terminal using impedance matching. In particular, the overcurrent control circuit using the power amplifier output impedance matching can control the overcurrent even when the impedance of the load end changes rapidly, and can continuously operate the main circuit.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1는 본 발명의 실시 예에 따른 전력증폭기 출력 임피던스 매칭을 이용한 과전류 제어 회로의 블록도를 나타낸다.
도 2은 도 3에 도시된 증폭기와 필터 회로의 일 실시 예를 나타내는 회로도이다.
도 3는 도 2에 도시된 필터 회로를 보다 상세하게 설명하기 위한 회로도이다.
도 4는 도 1에 도시된 전력증폭기 출력 임피던스 매칭을 이용한 과전류 제어 회로의 단락(short) 상태에서의 출력 전류 및 출력 전압의 변화를 나타내는 그래프이다.
도 5는 도 1에 도시된 전력증폭기 출력 임피던스 매칭을 이용한 과전류 제어 회로의 개방(open) 상태에서의 출력 전류 및 출력 전압의 변화를 나타내는 그래프이다.
도 6은 도 1에 도시된 회로를 PCB(printed circuit board)로 구현한 사진이다.A detailed description of each drawing is provided in order to more fully understand the drawings cited in the detailed description of the present invention.
1 is a block diagram of an overcurrent control circuit using output impedance matching of a power amplifier according to an embodiment of the present invention.
2 is a circuit diagram illustrating an exemplary embodiment of the amplifier and filter circuit shown in FIG. 3.
3 is a circuit diagram illustrating the filter circuit shown in FIG. 2 in more detail.
FIG. 4 is a graph showing changes in output current and output voltage in a short state of the overcurrent control circuit using the power amplifier output impedance matching shown in FIG. 1.
5 is a graph showing changes in output current and output voltage in an open state of the overcurrent control circuit using the power amplifier output impedance matching shown in FIG. 1.
6 is a photograph of the circuit shown in FIG. 1 implemented as a printed circuit board (PCB).
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.Specific structural or functional descriptions of the embodiments according to the concept of the present invention disclosed in the present specification are exemplified only for the purpose of describing the embodiments according to the concept of the present invention, and the embodiments according to the concept of the present invention are It may be implemented in various forms and is not limited to the embodiments described herein.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.Since the embodiments according to the concept of the present invention can apply various changes and have various forms, the embodiments will be illustrated in the drawings and described in detail in the present specification. However, this is not intended to limit the embodiments according to the concept of the present invention to specific disclosed forms, and includes all changes, equivalents, or substitutes included in the spirit and scope of the present invention.
제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1구성요소는 제2구성요소로 명명될 수 있고, 유사하게 제2구성요소는 제1구성요소로도 명명될 수 있다.Terms such as first or second may be used to describe various elements, but the elements should not be limited by the terms. The terms are only for the purpose of distinguishing one component from other components, for example, without departing from the scope of the rights according to the concept of the present invention, the first component may be named as the second component, and similarly The second component may also be referred to as a first component.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.When a component is referred to as being "connected" or "connected" to another component, it is understood that it is directly connected to or may be connected to the other component, but other components may exist in the middle. Should be. On the other hand, when a component is referred to as being "directly connected" or "directly connected" to another component, it should be understood that there is no other component in the middle. Other expressions describing the relationship between components, such as "between" and "just between" or "adjacent to" and "directly adjacent to" should be interpreted as well.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in the present specification are only used to describe specific embodiments, and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In the present specification, terms such as "comprise" or "have" are intended to designate the existence of a set feature, number, step, action, component, part, or combination thereof, but one or more other features or numbers. It is to be understood that it does not preclude the possibility of the presence or addition of, steps, actions, components, parts, or combinations thereof.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which the present invention belongs. Terms as defined in a commonly used dictionary should be interpreted as having a meaning consistent with the meaning in the context of the related technology, and should not be interpreted as an ideal or excessively formal meaning unless explicitly defined in the present specification. Does not.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail by describing a preferred embodiment of the present invention with reference to the accompanying drawings.
도 1는 본 발명의 실시 예에 따른 전력증폭기 출력 임피던스 매칭을 이용한 과전류 제어 회로의 블록도를 나타낸다.1 is a block diagram of an overcurrent control circuit using output impedance matching of a power amplifier according to an embodiment of the present invention.
도 1를 참조하면, 전력증폭기 출력 임피던스 매칭을 이용한 과전류 제어 회로(10)는 전원부(100), 증폭기(200), 필터 회로(300) 및 제어 신호 생성부(400)를 포함한다.Referring to FIG. 1, the
전원부(100)는 직류 전원(Vs)를 생성하고 생성된 직류 전원(Vs)을 증폭기(200)로 공급한다. 또한, 전원부(100)는 전력증폭기 출력 임피던스 매칭을 이용한 과전류 제어 회로(10)의 동작을 위한 전력을 공급한다.The
증폭기(200)는 전원부(100)로부터 공급되는 직류 전원(Vs)을 이용하여, 교류 신호로 변환하고 생성된 고주파 교류 회로는 필터 회로(300)로 공급한다. 실시 예에 따라, 스위칭 증폭기 및 선형증폭기로 구현될 수 있다.The
증폭기(200)의 구체적인 구조 및 동작은 도 2을 통해 보다 상세하게 설명될 것이다.The detailed structure and operation of the
필터 회로(300)는 증폭기(200)로부터 공급되는 고주파 신호(Vin)을 정류하여 출력 전원(VL)으로서 부하 단자로 공급한다. 필터 회로(300)는 2개의 인덕터와 1개의 커패시터를 포함한다.The
필터 회로(300)의 구체적인 구조 및 동작은 도 2을 통해 보다 상세하게 설명될 것이다.The specific structure and operation of the
제어 신호 생성부(400)는 복수의 제어 신호들(PS1 내지 PS4)을 생성하고 생성된 제어 신호들(PS1 내지 PS4)을 증폭기(200)로 출력한다.The
실시 예에 따라, 제어 신호 생성부(400)는 필터 회로(300)에서 전류를 센싱하고 센싱된 전류값(IS)에 따라 제어 신호들(PS1 내지 PS4)의 듀티비(duty ratio)를 조절할 수 있다. 예를 들어, 제어 신호 생성부(400)는 필터 회로(300)로부터 부하단자로 출력되는 출력전류를 센싱하고 센싱 결과에 따라 제어 신호들(PS1 내지 PS4)의 듀티비를 조절할 수 있다.Depending on the embodiment, the
도 2은 도 1에 도시된 증폭기와 필터 회로의 일 실시 예를 나타내는 회로도이다.2 is a circuit diagram illustrating an exemplary embodiment of the amplifier and filter circuit shown in FIG. 1.
도 2을 참조하면, 증폭기(200)는 복수의 스위치들(SW1 내지 SW4)을 포함한다. 스위치들(SW1 내지 SW4)은 제어 신호들(PS1 내지 PS4)에 응답하여 스위칭된다.Referring to FIG. 2, the
구체적으로, 제1 스위치(SW1)는 직류 전원(Vs)의 양극과 제1 노드(N1) 사이에 접속되며, 제어 신호 생성부(400)로부터 출력된 제1 제어 신호(PS1)에 응답하여 스위칭된다.Specifically, the first switch SW1 is connected between the anode of the DC power supply Vs and the first node N1, and is switched in response to the first control signal PS1 output from the
제2 스위치(SW2)는 제1 노드(N1)와 직류 전원(Vs)의 음극 사이에 접속되며, 제어 신호 생성부(400)로부터 출력된 제2 제어 신호(PS2)에 응답하여 스위칭된다.The second switch SW2 is connected between the first node N1 and the negative electrode of the DC power supply Vs, and is switched in response to the second control signal PS2 output from the
제3 스위치(SW3)는 직류 전원(Vs)의 양극과 제2 노드(N2) 사이에 접속되며, 제어 신호 생성부(400)로부터 출력된 제3 제어 신호(PS3)에 응답하여 스위칭된다.The third switch SW3 is connected between the anode of the DC power Vs and the second node N2, and is switched in response to the third control signal PS3 output from the
제4 스위치(SW4)는 제2 노드(N2)와 직류 전원(Vs)의 음극 사이에 접속되며, 제어 신호 생성부(400)로부터 출력된 제4 제어 신호(PS4)에 응답하여 스위칭된다.The fourth switch SW4 is connected between the second node N2 and the negative electrode of the DC power supply Vs, and is switched in response to the fourth control signal PS4 output from the
여기서, 제1 노드(N1)와 제2 노드(N2)는 증폭기(200)의 출력 단자이다. 즉, 증폭기(200)와 필터 회로(300)는 제1 노드(N1)와 제2 노드(N2)를 통해 접속될 수 있다.Here, the first node N1 and the second node N2 are output terminals of the
제1 제어 신호(PS1)와 제2 제어 신호(PS2)는 교호적, 즉, 서로 번갈아서 입력되는 신호이다. 다시 말해, 제어 신호 생성부(400)는 제1 제어 신호(PS1)와 제2 제어 신호(PS2)를 번갈아서 증폭기(200)로 공급한다. 제3 제어 신호(PS3)와 제4 제어 신호(PS4)도 교호적이다.The first control signal PS1 and the second control signal PS2 are signals that are alternately input, that is, alternately with each other. In other words, the control
필터 회로(300)는 제1 인덕터(L1), 제2 인덕터(L2) 및 커패시터(C)를 포함한다.The
제1 인덕터(L1)는 증폭기(200)와 부하 단자 중 어느 하나 사이에 접속된다. 예를 들어, 제1 인덕터(L1)는 증폭기200)의 제1 노드(N1)와 부하 단자 중 제1 단(O1) 사이에 접속될 수 있다.The first inductor L 1 is connected between the
제2 인덕터(L2)와 커패시터(C)는 부하 단자 사이에 접속된다. 예를 들어, 제2 인덕터(L2)와 커패시터(C)는 부하 단자의 제1 단(O1)와 제2 단(O2) 사이에 접속될 수 있다. 증폭기(200)의 제2 노드(N1)와 부하 단자(O2)는 동일한 노드이므로, 제2 인덕터(L2)와 커패시터(C)는 컨터버(200)의 제2 노드(N2)와 부하 단자의 제1 단(O1) 사이에 접속될 수 있다.The second inductor L 2 and the capacitor C are connected between the load terminals. For example, the second inductor L 2 and the capacitor C may be connected between the first end O1 and the second end O2 of the load terminal. Since the second node (N1) and the load terminal (O2) of the
도 3는 도 2에 도시된 인덕터들과 커패시터의 크기를 결정하는 과정을 설명하기 위한 회로도이다. 도 4에서는 설명의 편의를 위해 부하 저항(RL)을 함께 도시하였다.FIG. 3 is a circuit diagram illustrating a process of determining sizes of the inductors and capacitors shown in FIG. 2. In FIG. 4, the load resistance R L is also shown for convenience of description.
도 3를 참조하면, 제1 노드(N1)와 제2 노드(N2)에서 바라 본 임피던스(Zin)는 아래의 수학식 1과 같다.Referring to FIG. 3, the impedance Z in viewed from the first node N1 and the second node N2 is shown in Equation 1 below.
[수학식 1][Equation 1]
여기서, j는 허수를 의미하며, w는 구형파 전원(Vin)의 각속도([rad/s])를 의미한다.Here, j means an imaginary number, and w means the angular velocity ([rad/s]) of the square wave power source Vin.
임피던스(Zin)에서 제1 인덕터(L1)를 제외한 부분 임피던스(Z1)은 아래의 수학식 2와 같다.The partial impedance Z 1 excluding the first inductor L 1 from the impedance Z in is equal to
[수학식 2][Equation 2]
제1 인덕터(L1)의 인덕턴스는 부하 단자가 단락된 경우를 과전류가 발생하기 않도록 결정된다. The inductance of the first inductor L1 is determined so that overcurrent does not occur when the load terminal is shorted.
부하 단자가 단락된 경우, 즉, 제1 단(O1)과 제2 단(O2)가 단락된 경우, RL이 0이므로 Zin은 j*wL1이 된다. 이와 같은 경우에도 출력 전류(IL)가 아래의 수학식 3과 같이 최대 허용 전류(Ipeak) 이하가 되어야 한다.When the load terminal is short-circuited, that is, when the first terminal O1 and the second terminal O2 are short-circuited, since R L is 0, Z in becomes j*wL 1 . Even in this case, the output current I L must be less than or equal to the maximum allowable current Ipeak as shown in Equation 3 below.
[수학식 3][Equation 3]
여기서, V는 구형파 전원(Vin)의 전압을 의미하며, f는 구형파 전원(Vin)의 주파수([Hz])를 의미한다.Here, V denotes the voltage of the square wave power source Vin, and f denotes the frequency ([Hz]) of the square wave power source Vin.
상기 수학식 3을 정리하면, 제1 인덕터(L1)의 인덕턴스의 범위가 아래의 수학식 4와 같이 결정된다.When Equation 3 is summarized, the range of the inductance of the first inductor L1 is determined as in Equation 4 below.
[수학식 4][Equation 4]
예를 들어, 구형파 전원(Vin)의 전압이 50[V]이고, 주파수가 4[㎒]이며, 허용 최대 전류(Ipeak)가 5[A]라면, 제1 인덕터(L1)의 인덕턴스는 상기 수학식 4에 따라 0.4[uH] 이상으로 결정될 수 있다.For example, if the voltage of the square wave power source (Vin) is 50[V], the frequency is 4[MHz], and the maximum allowable current (Ipeak) is 5[A], the inductance of the first inductor (L 1 ) is According to Equation 4, it may be determined to be 0.4[uH] or more.
제2 인덕터(L2)의 인덕턴스와 커패시터(C)의 커패시턴스는 제2 인덕터(L2)와 커패시터(C)가 전체적으로 커패시터로 보여질 수 있는 범위로 결정된다. 즉, 상기 수학식 2에 표시된 부분 임피던스(Z1)에서 허수 부분이 음의 값을 갖도록 제2 인덕터(L2)와 커패시터(C)의 크기를 결정한다.A second capacitance, inductance of the inductor and the capacitor (C) of (L 2) is determined by the range in which the second inductor (L 2) and a capacitor (C) can be shown as a whole in the capacitor. That is, the sizes of the second inductor L 2 and the capacitor C are determined so that the imaginary part has a negative value in the partial impedance Z 1 indicated in
부분 임피던스(Z1)에서 허수 부분(Z1_imag)은 아래의 수학식 5와 같다.In the partial impedance (Z 1 ), the imaginary part (Z 1_imag ) is as shown in Equation 5 below.
허수 부분(Z1_imag)이 음수가 되려면 분모와 분자가 서로 다른 부호이어야 한다. 즉, 허수 부분(Z1_imag)이 음수가 되려면 분모가 음수, 분자가 양수이거나 분모가 양수, 분자가 음수이어야 한다.For the imaginary part (Z 1_imag ) to be negative, the denominator and the numerator must have different signs. That is, for the imaginary part (Z 1_imag ) to be negative, the denominator must be negative, the numerator must be positive, or the denominator must be positive and the numerator must be negative.
부하 저항(RL)이 크더라도 출력 전류(IL)이 흘러야 하므로 허수 부분(Z1_imag)의 분자가 음수이고 분모가 양수가 되어야 한다. 즉, 제2 인덕터(L2)의 인덕턴스와 커패시터(C)의 커패시턴스는 아래의 수학식 6을 만족하여야 한다.Even if the load resistance (R L ) is large, the output current (I L ) must flow, so the numerator of the imaginary part (Z 1_imag ) must be negative and the denominator must be positive. That is, the inductance of the second inductor L 2 and the capacitance of the capacitor C must satisfy Equation 6 below.
[수학식 6][Equation 6]
상기 수학식 6을 정리하면, 아래의 수학식 7과 같다.In summary, Equation 6 is as Equation 7 below.
[수학식 7][Equation 7]
부하 저항(RL)이 낮을 때에도 출력 전류(IL)이 흐를 수 있도록 제2 인덕터(L2)의 크기는 제1 인덕터(L1)의 크기의 절반 이하가 되는 것이 바람직하다.The size of the second inductor L 2 is preferably less than half of the size of the first inductor L 1 so that the output current I L can flow even when the load resistance R L is low.
도 4는 도 1에 도시된 전력증폭기 출력 임피던스 매칭을 이용한 과전류 제어 회로의 단락(short) 상태에서의 출력 전류 및 출력 전압의 변화를 나타내는 그래프이며, 도 5은 도 1에 도시된 전력증폭기 출력 임피던스 매칭을 이용한 과전류 제어 회로의 개방(open) 상태에서의 출력 전류 및 출력 전압의 변화를 나타내는 그래프이다.FIG. 4 is a graph showing changes in output current and output voltage in a short state of the overcurrent control circuit using the power amplifier output impedance matching shown in FIG. 1, and FIG. 5 is a graph showing the output impedance of the power amplifier shown in FIG. This is a graph showing changes in output current and output voltage in an open state of an overcurrent control circuit using matching.
도 4 및 도 5의 그래프는 제1 인덕터(L1)를 1[uH]로 설정하고 제2 인덕터(L2)를 0.3[uH]로 설정하고 커패시터(C)를 1.6[nF]로 설정하여 출력 전류(IL)와 출력 전압(VL)을 측정한 것이다.4 and 5, the first inductor L 1 is set to 1 [uH], the second inductor L 2 is set to 0.3 [uH], and the capacitor C is set to 1.6 [nF]. It is a measurement of output current (I L ) and output voltage (V L ).
도 4 및 도 5을 참조하면, 상기 수학식 4와 상기 수학식 7을 만족하도록 인덕터들(L1, L2)의 인덕턴스와 커패시터(C)의 커패시턴스를 결정하면, 전력증폭기 출력 임피던스 매칭을 이용한 과전류 제어 회로(10)의 출력 전류는 리플 전류(ripple current) 없이 부하 단자로 공급되는 것을 확인할 수 있다.4 and 5, when determining the inductance of the inductors L 1 and L 2 and the capacitance of the capacitor C so as to satisfy Equation 4 and Equation 7, the power amplifier output impedance matching is used. It can be seen that the output current of the
도 6은 도 1에 도시된 필터 회로를 PCB(printed circuit board)로 구현한 사진이다. 도 6을 참조하면, 제1 인덕터(L1)와 제2 인덕터(L2)는 도 6에 도시된 바와 같이 PCB 평면 상에 구현될 수 있다.6 is a photograph of the filter circuit shown in FIG. 1 implemented as a printed circuit board (PCB). Referring to FIG. 6, the first inductor L1 and the second inductor L2 may be implemented on a PCB plane as shown in FIG. 6.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to an embodiment illustrated in the drawings, this is only exemplary, and those of ordinary skill in the art will understand that various modifications and other equivalent embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the attached registration claims.
10; 전력증폭기 출력 임피던스 매칭을 이용한 과전류 제어 회로
100; 전원부
200; 증폭기
300; 필터 회로
400; 제어 신호 생성부10; Overcurrent control circuit using power amplifier output impedance matching
100; Power supply
200; amplifier
300; Filter circuit
400; Control signal generator
Claims (9)
상기 제1 인턱터와 상기 증폭기 사이에 마련되어 상기 증폭기의 부하 단자에 병렬로 접속되는 제2 인덕터;
상기 증폭기의 제2 단자와 상기 제2 인덕터와 직렬로 접속되는 커패시터;를 포함하는 전력증폭기 출력 임피던스 매칭을 이용한 과전류 제어 회로.A first inductor connected to the first terminal of the amplifier;
A second inductor provided between the first inductor and the amplifier and connected in parallel to the load terminal of the amplifier;
A capacitor connected in series with the second terminal of the amplifier and the second inductor; and an overcurrent control circuit using output impedance matching of a power amplifier.
상기 제1 인덕터의 인덕턴스는 상기 증폭기의 교류 신호 주파수와 부하 단자로의 허용 피크 전류에 따라 결정되는 전력증폭기 출력 임피던스 매칭을 이용한 과전류 제어 회로.The method of claim 1,
The inductance of the first inductor is determined according to an AC signal frequency of the amplifier and an allowable peak current to a load terminal. An overcurrent control circuit using a power amplifier output impedance matching.
상기 제1 인덕터의 인덕턴스(L1)는 아래의 수학식을 만족하도록 결정되는 전력증폭기 출력 임피던스 매칭을 이용한 과전류 제어 회로.
[수학식]
여기서, V는 상기 구형파 전원의 전압 크기이고, f는 상기 구형파 전원의 주파수이며, Ipeak는 상기 부하 단자로의 허용 피크 전류 크기를 나타냄.The method of claim 1,
The inductance L 1 of the first inductor is determined to satisfy the following equation. An overcurrent control circuit using a power amplifier output impedance matching.
[Equation]
Here, V is the voltage level of the square wave power source, f is the frequency of the square wave power source, and I peak is the allowable peak current level to the load terminal.
상기 제2 인덕터의 인덕턴스(L2)와 상기 커패시터의 커패시턴스(C)는 아래의 수학식을 만족하도록 결정되는 전력증폭기 출력 임피던스 매칭을 이용한 과전류 제어 회로.
[수학식]
여기서, f는 상기 구형파 전원의 주파수를 나타냄.The method of claim 1,
An overcurrent control circuit using an output impedance matching of a power amplifier, wherein the inductance (L 2 ) of the second inductor and the capacitance (C) of the capacitor are determined to satisfy the following equation.
[Equation]
Here, f represents the frequency of the square wave power source.
상기 제2 인덕터의 인덕턴스는 상기 제1 인덕터의 인덕턴스의 절반 이하인 전력증폭기 출력 임피던스 매칭을 이용한 과전류 제어 회로.The method of claim 1,
The inductance of the second inductor is less than half of the inductance of the first inductor.
상기 증폭기는 제어 신호 생성부로부터 출력되는 제어 신호들에 응답하여 구동되는 복수의 스위치들을 포함하는 풀 브리지 컨버터인 전력증폭기 출력 임피던스 매칭을 이용한 과전류 제어 회로.The method of claim 1,
The amplifier is an overcurrent control circuit using output impedance matching of a power amplifier, which is a full bridge converter including a plurality of switches driven in response to control signals output from a control signal generator.
상기 증폭기는,
상기 직류 전원의 양극과 제1 노드 사이에 접속되며 제1 제어 신호에 응답하여 스위칭되는 제1 스위치;
상기 제1 노드와 상기 직류 전원의 음극 사이에 접속되며 제2 제어 신호에 응답하여 스위칭되는 제2 스위치;
상기 직류 전원의 상기 양극과 제2 노드 사이에 접속되며 제3 제어 신호에 응답하여 스위칭되는 제3 스위치; 및
상기 제2 노드와 상기 직류 전원의 상기 음극 사이에 접속되며 제4 제어 신호에 응답하여 스위칭되는 제4 스위치를 포함하는 전력증폭기 출력 임피던스 매칭을 이용한 과전류 제어 회로.The method of claim 6,
The amplifier,
A first switch connected between a positive pole of the DC power supply and a first node and switched in response to a first control signal;
A second switch connected between the first node and a negative electrode of the DC power supply and switched in response to a second control signal;
A third switch connected between the anode and the second node of the DC power supply and switched in response to a third control signal; And
An overcurrent control circuit using output impedance matching of a power amplifier comprising a fourth switch connected between the second node and the cathode of the DC power supply and switched in response to a fourth control signal.
상기 제1 제어 신호와 상기 제2 제어 신호는 교호적이며, 상기 제3 제어 신호와 상기 제4 제어 신호는 교호적인 전력증폭기 출력 임피던스 매칭을 이용한 과전류 제어 회로.The method of claim 7,
The first control signal and the second control signal are alternately, and the third control signal and the fourth control signal are alternately output impedance matching of a power amplifier.
상기 제어 신호 생성부는 상기 부하 단자로 출력되는 전류의 크기에 따라 상기 제어 신호들의 듀티비(duty ratio)를 결정하는 전력증폭기 출력 임피던스 매칭을 이용한 과전류 제어 회로.The method of claim 6,
The overcurrent control circuit using the power amplifier output impedance matching, wherein the control signal generator determines a duty ratio of the control signals according to the magnitude of the current output to the load terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200091559A KR20200096886A (en) | 2020-07-23 | 2020-07-23 | Device of controlling over-current using impedance matching at output of power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200091559A KR20200096886A (en) | 2020-07-23 | 2020-07-23 | Device of controlling over-current using impedance matching at output of power amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20200096886A true KR20200096886A (en) | 2020-08-14 |
Family
ID=72050183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200091559A Pending KR20200096886A (en) | 2020-07-23 | 2020-07-23 | Device of controlling over-current using impedance matching at output of power amplifier |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20200096886A (en) |
-
2020
- 2020-07-23 KR KR1020200091559A patent/KR20200096886A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9143040B2 (en) | Hold-up time enhancement circuit for LLC resonant converter | |
| JP3571012B2 (en) | Switching power supply | |
| CN104980009B (en) | Power supply device | |
| KR20100005486A (en) | Switch control device and converter comprising the same | |
| CN103490607B (en) | Power factor correction power conversion device and power conversion method thereof | |
| KR20170120605A (en) | Multi-level switching regulator circuits and methods with finite state machine control | |
| US9287803B2 (en) | Inverter for converting direct current power into alternating current power and direct current bus voltage regulating method thereof and application using the same | |
| WO2013106692A1 (en) | Resonant converter with auxiliary resonant components and holdup time control circuitry | |
| CN102017378A (en) | Power converter, discharge lamp ballast and headlight ballast | |
| US12231051B2 (en) | Power conversion apparatus having multiple LLC converters and capable of achieving desired output voltage even in changes in load current | |
| JP2006311689A (en) | Dc-dc converter | |
| US7432692B2 (en) | Circuit and method for changing transient response characteristics of a DC/DC converter module | |
| KR20200096886A (en) | Device of controlling over-current using impedance matching at output of power amplifier | |
| CN111830424B (en) | Load status detection device | |
| JP2012029404A (en) | Power supply circuit | |
| JP2012210028A (en) | Switching power supply device | |
| JP6834366B2 (en) | Power supply | |
| US20120169302A1 (en) | Methology of on-chip soft-start circuits for switching mode dc/dc converter | |
| CN111585457B (en) | Power adapter and electronic equipment | |
| KR102186028B1 (en) | Device of controlling over-current using impedance matching | |
| US9958886B2 (en) | Tunable DC voltage generating circuit | |
| JP2005185082A (en) | Power converter | |
| CN113691119B (en) | Three-phase power factor correcting device | |
| CN216216000U (en) | Battery charge-discharge control circuit and power supply | |
| US11784558B2 (en) | LLC stage for LED drivers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20200723 |
|
| G15R | Request for early publication | ||
| PG1501 | Laying open of application |
Comment text: Request for Early Opening Patent event code: PG15011R01I Patent event date: 20200727 |
|
| PN2301 | Change of applicant |
Patent event date: 20210326 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |