KR20200077857A - 공정 마진이 개선되는 탄성파 필터 ｗｌｐ 패키지 - Google Patents
공정 마진이 개선되는 탄성파 필터 ｗｌｐ 패키지 Download PDFInfo
- Publication number
- KR20200077857A KR20200077857A KR1020180167151A KR20180167151A KR20200077857A KR 20200077857 A KR20200077857 A KR 20200077857A KR 1020180167151 A KR1020180167151 A KR 1020180167151A KR 20180167151 A KR20180167151 A KR 20180167151A KR 20200077857 A KR20200077857 A KR 20200077857A
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- connection portion
- width
- terminal connection
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 230000008569 process Effects 0.000 title abstract description 30
- 239000000945 filler Substances 0.000 claims abstract description 33
- 230000004888 barrier function Effects 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 3
- 230000017525 heat dissipation Effects 0.000 abstract description 2
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 80
- ZLGYJAIAVPVCNF-UHFFFAOYSA-N 1,2,4-trichloro-5-(3,5-dichlorophenyl)benzene Chemical compound ClC1=CC(Cl)=CC(C=2C(=CC(Cl)=C(Cl)C=2)Cl)=C1 ZLGYJAIAVPVCNF-UHFFFAOYSA-N 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 13
- 239000000758 substrate Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000002775 capsule Substances 0.000 description 3
- 239000012778 molding material Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- REHONNLQRWTIFF-UHFFFAOYSA-N 3,3',4,4',5-pentachlorobiphenyl Chemical compound C1=C(Cl)C(Cl)=CC=C1C1=CC(Cl)=C(Cl)C(Cl)=C1 REHONNLQRWTIFF-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000011342 resin composition Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
- H03H9/46—Filters
- H03H9/64—Filters using surface acoustic waves
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders or supports
- H03H9/058—Holders or supports for surface acoustic wave devices
- H03H9/059—Holders or supports for surface acoustic wave devices consisting of mounting pads or bumps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders or supports
- H03H9/10—Mounting in enclosures
- H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
- H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
- H03H9/25—Constructional features of resonators using surface acoustic waves
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
- H03H9/46—Filters
- H03H9/64—Filters using surface acoustic waves
- H03H9/6423—Means for obtaining a particular transfer characteristic
- H03H9/6433—Coupled resonator filters
- H03H9/6436—Coupled resonator filters having one acoustic track only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
본 발명의 탄성파 필터 WLP 패키지는, 필터 칩, 입/출력 전극, 및 전기적 신호를 주입하거나 무선 주파수 신호를 출력하기 위하여 배선 패턴 형태로 상기 입/출력 전극과 연결되는 제1단자 접속부를 포함하는 디바이스 웨이퍼, 상기 디바이스 웨이퍼와 대향 설치되고, 대향되는 일면에는 상기 제1단자 접속부와 대응되고, 그 패턴 폭과 피치 간격이 상기 제1단자 접속부와 상이한 제2단자 접속부를 포함하는 캡 PCB, 상기 제1 및 제2단자 접속부를 전기적으로 연결하는 필러 접속부, 상기 디바이스 웨이퍼와 상기 캡 PCB를 지지하여 내부 공간을 제공하는 배리어, 및 상기 캡 PCB 일부와 상기 디바이스 웨이퍼 전부를 커버하는 쉴드 몰드캡을 포함한다. 이와 같은 본 발명의 구성에 의하면, 캡 PCB의 주변 공간을 활용함으로써, 공정 마진이 증가하고, 방열 기능이 개선되는 효과가 있다.
Description
본 발명은, 공정 마진이 확보되는 탄성파 필터 WLP 패키지에 관한 것으로서, 더욱 자세하게는 탄성파 필터가 적층되는 웨이퍼 디바이스는 WLP 공정과 잘 어울려 미세 패턴의 구현이 가능하나, 캡 PCB는 WLP 공정에 적합하지 않아 미세 패턴의 구현이 곤란하며, 웨이퍼 디바이스의 제1단자와 캡 PCB의 제2단자가 일대일로 대응될 수 없는 적층 구조이지만, 캡 PCB는 필러와 저촉되지 않는 범위 내에서 상대적으로 공간 마진이 크기 때문에, 미세 패턴에 의하지 않고도 제1단자와의 접속이 가능하고, 오히려 제2단자의 확장 변경은 탄성파 필터에서 발생되는 열을 외부로 용이하게 배출할 수 있는 웨이퍼 레벨 패키지에 관한 것이다.
통상적으로, 웨이퍼 레벨 패키지(Wafer Level Package, WLP)는 웨이퍼 레벨에서, 즉 웨이퍼로부터 개별 칩을 분리하지 않은 상태에서 완전한 제품으로서의 패키지를 제조할 수 있다. 그리고 패키지를 제조하는데 사용되는 제조 설비나 제조 공정에 기존 웨이퍼 제조 설비, 공정들을 그대로 이용할 수 있다. 이러한 WLP 공정은 웨이퍼(Wafer) 상태에서 패키지(Package) 공정을 진행하므로 개별 칩 단위로 패키징을 진행하던 기존 방식에 비해, 한 번의 패키징 공정으로 수백 내지 수천 개의 패키지를 생산할 수 있어, 제조 원가를 대폭 절감시킬 수 있다.
최근에는 벌크 탄성파(BulkAcoustic Wave, BAW) 필터를 소형화/박형화하는 데에도 상술한 웨이퍼 레벨 패키지 기술이 적용되고 있다.
이러한 벌크 탄성파 필터 패키지는 디바이스 기판, 필러, 캡 기판에 의해 생성되는 공간 내에 탄성파 필터가 배치되고, 기계적 진동을 이용하여 필터로 동작하므로, 공진 공간의 기밀성이 유지되어야 한다.
한편, 이러한 내부 공간을 제공하기 위하여, 디바이스 기판과 캡 기판은 웨이퍼와 PCB의 다양한 조합을 통하여 패키징 될 수 있는데, 특히 웨이퍼 투 웨이퍼(wafer to wafer) 패키지 혹은 PCB 투 PCB(PCB to PCB) 패키지의 경우에는 대응되는 기판의 패턴 폭 및 피치 간격이 동일하기 때문에, 상호 적층하여 접속시키는데 특별히 문제될 것이 없다.
하지만, 웨이퍼 투 PCB(wafer to PCB) 패키지(가령, 디바이스 웨이퍼 대 캡 PCB가 적층)의 경우에는 패턴 폭과 피치 간격이 상이하기 때문에, 상호 접합시키는데 다음과 같은 문제점이 발생한다.
통상 디바이스 웨이퍼에는 WLP 공정을 통하여 미세 패턴을 설계하고, 제작하는 것은 현재의 기술 수준으로 어려운 일이 아니다. 가령, WLP 공정을 통해서는 패턴 폭이 100㎛ 이내로 형성될 수 있다.
그러나, PCB 공정의 경우에는 WLP 공정을 적용할 수 없기 때문에, 100㎛ 이내의 패턴 제작이 현실적으로 곤란하다. 따라서, 디바이스 웨이퍼와 캡 PCB 간의 접속부의 구성이 상이하고, 이를 조절할 수 없을 때, 상호 오 정렬의 가능성이 매우 크며, 접속 불량의 원인이 될 수 있다.
한편, 캡 PCB는 디바이스 웨이퍼에서 압전층에 의하여 발생하는 열을 배출하는 통로이기도 하다. 가령, 압전층에서 발생하는 열은 디바이스 웨이퍼를 수축시키는 응력의 원인이 되고, 이를 효과적으로 배출하지 못하면, 수축 응력으로 인하여 튀틀리거나 접속 부위에 균열을 초래한다. 현재의 밀폐 구조에서는 압전층으로부터 열이 오직 필러를 통해서만 외부로 배출될 수 밖에 없는 구조인데, 방열 처리가 매우 곤란하다.
다른 한편, WLP 제조 공정을 통하여 제공되는 각 필터 칩을 칩 스케일 패키지(CSP, Chip Size Package/Chip Scale Package)로 제조하는 CSP 패키지는 필러 전극이 형성된 원판 웨이퍼를 개별 칩으로 다이싱 한 다음, 이를 각각 PCB에 마운트 하고, 몰드 처리하여 패키지를 완성하는 것이기 때문에, 필러 전극과 PCB의 접속 단자 사이에 오 정렬로 인하여 전기적 접속이 불량해지는 경우가 있다.
따라서 본 발명의 목적은 내부 공간을 제공하는 디바이스 기판과 캡 기판을 접합시킴에 있어서, 디바이스 웨이퍼와 캡 PCB를 선택하여 접속시키는 경우, 상호 패턴 폭 및 피치 간격이 상이하여 접속 불량이 발생하는 것을 방지하기 위한 탄성파 필터 웨이퍼 레벨 패키지를 제공한다.
본 발명의 다른 목적은 PCB 상에 개별 디바이스 웨이퍼를 마운트 하는 CSP 타입 패키지의 경우, 필러 전극과 PCB의 접속 단자 사이의 오 정렬을 방지하여 전기적 접속을 유지하는 탄성파 필터 웨이퍼 레벨 패키지를 제공한다.
본 발명의 또 다른 목적은 접속 수율을 저하시키는 내부 공간의 열을 외부로 배출하기 위하여 내부 공간 마진을 활용하는 탄성파 필터 웨이퍼 레벨 패키지를 제공하는 것이다.
전술한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명의 탄성파 필터 웨이퍼 레벨 패키지는, ⑴ 필터 칩, ⑵ 입/출력 전극, 및 ⑶ 전기적 신호를 주입하거나 무선 주파수 신호를 출력하기 위하여 배선 패턴 형태로 상기 입/출력 전극과 연결되는 제1단자 접속부를 포함하는 디바이스 웨이퍼, 상기 디바이스 웨이퍼와 대향 설치되고, 대향되는 일면에는 상기 제1단자 접속부와 대응되고, 그 패턴 폭과 피치 간격이 상기 제1단자 접속부와 상이한 제2단자 접속부를 포함하는 캡 PCB, 상기 제1 및 제2단자 접속부를 전기적으로 연결하는 필러 접속부, 상기 디바이스 웨이퍼와 상기 캡 PCB를 지지하여 내부 공간을 제공하는 배리어, 및 상기 캡 PCB 일부와 상기 디바이스 웨이퍼 전부를 커버하는 쉴드 몰드캡을 포함한다.
위에서 설명한 바와 같이, 본 발명의 구성에 의하면 다음과 같은 효과를 기대할 수 있다.
첫째, 디바이스 웨이퍼의 필러 전극과 기계적으로 접합되고 전기적으로 접속되는 단자 접속부가 PCB의 환경에 따라 적절하게 패턴 폭과 넓이를 조절할 수 있기 때문에, 공간 마진을 최대로 활용할 수 있다.
둘째, PCB의 공간 마진을 2배 이상 활용함으로써, 필터 칩에서 발생되는 열을 효과적으로 배출할 수 있다.
셋째, 필터 칩을 개별 칩으로 쏘잉하여 PCB에 탑재하는 CSP 패키지의 경우에도 오 정렬이 원천적으로 제거되어 접속 수율을 크게 개선할 수 있다.
도 1은 본 발명에 의한 탄성파 필터 WLP 패키지의 구성을 나타내는 단면도.
도 2는 본 발명의 일 실시예에 의한 탄성파 필터 WLP 패키지의 구성을 나타내는 평단면도.
도 3 내지 도 6은, 도 2의 디바이스 웨이퍼, 캡 PCB, 배리어, 및 필러 전극의 구성을 각각 나타내는 평단면도들.
도 7a 및 도 7b는, 본 발명에 의한 다양한 환경에서 단자 접속부들의 배치를 각각 나타내는 개념도들.
도 8a 내지 도 8c는, 본 발명에 의한 탄성파 필터 WLP 패키지의 구성을 각각 나타내는 단면도들.
도 2는 본 발명의 일 실시예에 의한 탄성파 필터 WLP 패키지의 구성을 나타내는 평단면도.
도 3 내지 도 6은, 도 2의 디바이스 웨이퍼, 캡 PCB, 배리어, 및 필러 전극의 구성을 각각 나타내는 평단면도들.
도 7a 및 도 7b는, 본 발명에 의한 다양한 환경에서 단자 접속부들의 배치를 각각 나타내는 개념도들.
도 8a 내지 도 8c는, 본 발명에 의한 탄성파 필터 WLP 패키지의 구성을 각각 나타내는 단면도들.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해 질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려 주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
탄성파 필터는 특정 주파수에서 에너지가 공진하는 장치를 의미한다. 주로 RF 신호에 대한 필터로 사용되지만, 그 밖에 발진기나 주파수 카운터 등에도 사용될 수 있다. 이러한 탄성파 필터는 벌크 탄성파 필터(BAW Filter: BulkAcoustic Wave Filter) 및 표면 탄성파 필터(SAW Filter: SurfaceAcoustic Wave Filter)를 포함할 수 있다.
본 발명에서, 탄성파 필터는 전기적 에너지를 탄성파 형태의 기계적 에너지로 변환하는 압전 효과를 일으키는 부분으로 정의한다. 다만, 탄성파 필터를 소형화/박형화하는데 벌크 탄성파 필터가 주로 사용되고, 이의 제조를 위하여 웨이퍼 레벨 패키지 기술이 적용되는 점에서, 본 발명은 편의상 도면에서 벌크 탄성파 필터를 예로 들어 설명한다. 따라서, 표면 탄성파 필터를 배제하는 것은 아니다.
본 발명의 탄성파 필터 웨이퍼 레벨 패키지에 의하면, 기계적 진동을 발생시키는 디바이스 웨이퍼가 웨이퍼 레벨 패키지 공정을 통해서 제공되고, 공진할 수 있는 공간으로서 디바이스 웨이퍼의 상부를 커버하는 캡 PCB는 다층 구조의 인쇄회로기판을 통하여 제공됨으로써, 웨이퍼 대 PCB(wafer to PCB) 패키지 구조를 특징으로 한다.
따라서, 탄성파 필터와 전극들이 필러를 매개로 전술한 디바이스 웨이퍼와 캡 PCB에 의하여 위아래로 차단되는 밀폐 구조이다. 그리고, 실링 정도를 강화하기 위하여, 캡 PCB 상에 EMC의 몰드캡을 더 제공하는 캡슐 구조이다.
이하, 상기한 바와 같은 구성을 가지는 본 발명에 의한 탄성파 필터 웨이퍼 레벨 패키지의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.
도 1 내지 도 6을 참조하면, 탄성파 필터 WLP 패키지(100)는, 필터 칩(102), 입/출력 전극(104), 및 제1단자 접속부(106)를 포함하는 디바이스 웨이퍼(110), 디바이스 웨이퍼(110)와 대향 설치되고 대향되는 일면에는 제2단자 접속부(126)를 포함하는 캡 PCB(120), 제1단자 접속부(106)와 제2단자 접속부(126)를 연결하는 필러 접속부(130), 디바이스 웨이퍼(110)와 캡 PCB(120) 사이에서 이들을 지지하여 내부 공간(S)을 제공하는 배리어(140), 및 캡 PCB(120) 일부와 디바이스 웨이퍼(110) 전부를 커버하는 쉴드 몰드캡(160)을 포함한다.
에어 캐비티(108)는 디바이스 웨이퍼(110) 상면에 형성되는데, 필터 칩(102)이 일정한 방향으로 진동할 수 있도록 필터 칩(102)의 저면에 위치할 수 있다. 에어 캐비티(108)는 멤브레인(도면부호 없음)을 통해 디바이스 웨이퍼(110) 상면 일부를 제거하는 식각 공정을 통하여 형성될 수 있다.
가령, 필터 칩(102)은 압전체로 구성되고, 압전체의 압전 현상을 이용하여 특정 주파수 대역의 무선 주파수 신호를 출력하는데, 무선 주파수 신호와 같은 전기 에너지가 인가되면, 압전체에서 발생하는 압전 현상에 의해 소정 방향으로 진동한다. 이렇게 기계적 진동하는 공진 영역과, 전기 에너지가 인가되더라도 공진하지 않는 비공진 영역을 포함하고, 전술한 에어 캐비티(108)는 공진 영역에 형성된다.
도면에서 편의상 필터 칩(102)이 한 개로 구성되는 것처럼 도시되어 있지만, 가령 듀플렉서(duplexer)의 경우에는 송/수신 신호 사이의 간섭을 방지 또는 감소하는 2개의 대역 통과 필터(band-pass filters)를 포함하기 때문에, 필터 칩(102)이 복수개로 구성되고, 쿼드플렉서의 경우에는 4개의 필터 칩(102)으로 구성될 수 있음은 당연하다.
디바이스 웨이퍼(110) 상에는 전극(104)으로부터 연장되는 제1단자 접속부(106)가 제공될 수 있다. 즉, 제1단자 접속부(106)는 전기적 신호를 주입하거나 무선 주파수 신호를 출력하기 위하여 배선 패턴 형태로 입/출력 전극(104)과 연결되고, 이와 접속되는 제2단자 접속부(126)는 그 패턴 폭과 피치 간격이 제1단자 접속부(106)와 상이하다.
디바이스 웨이퍼(110)는, 패키지(100)의 소형화 및 박형화에 적합한 실리콘 웨이퍼(silicon wafer)를 사용하여 제작될 수 있다. 디바이스 웨이퍼(110)는, 전체 사이즈가 가령, 774 X 550㎛(가로 X 세로) 이고, 각 전극의 패턴 폭은 100㎛ 이내에서 제공이 가능하다. 이와 같이, 본 발명에서 디바이스 웨이퍼(110)를 WLP 공정으로 제작하는 것은, 회로의 소형화 및 박형화에 적합하기 때문이다. 가령, 입/출력 전극(104) 및 제1단자 접속부(106)는 100㎛ 이하의 미세 패턴 구현이 가능하다.
캡 PCB(120)는, 다층으로 구성될 수 있다. 캡 PCB(120)는, 다수의 절연층(120a), 각 절연층(120a) 사이에 재배선되는 배선 패턴(120b), 배선 패턴(120b)과 수직으로 연결되는 비아(120c)및 이들을 보호하는 페시베이션층(120d)을 포함한다. 디바이스 웨이퍼(110)와 대향되는 일면에는 제1단자 접속부(106)의 패턴 폭보다 큰 제2단자 접속부(126)가 구비된다. 그 반대면에는 범프 기타 외부 전극을 연결하는 외부 전극 패드(128)가 구비된다.
디바이스 웨이퍼(110)와 캡 PCB(120) 사이에 다수의 필러 접속부(130)가 설치되고, 필러 접속부(130)에 의하여 디바이스 웨이퍼(110)와 캡 PCB(120) 사이에 내부 공간(S)이 제공된다. 즉, 필러 접속부(130)가 다수개로 구성되는 경우, 전극 기능 외에 내부 공간(S)을 제공하여 필터 칩(102)의 기계적 진동을 활성화 시키는 기능을 수행하기도 한다.
필터 칩(102)은 필러 접속부(130)를 통하여 캡 PCB(120)의 제2단자 접속부(126)와 연결되며, 필러 접속부(130)는 필터 칩(102)과 외부 전극 패드(128)를 전기적으로 연결한다. 필러 접속부(130)는 도전성 도금 처리될 수 있다.
제1단자 접속부(106)는 필터 칩(102)이 외부와 전기적으로 연결될 수 있도록 하는 재배선 패턴이다. 더 정확하게는 제1단자 접속부(106)는 필터 칩(102)의 입/출력 전극(104)과 상기 전극들로부터 연장되는 배선 전극을 포함할 수 있다. 가령, 제1단자 접속부(106)는, RF 신호 등의 전기적 신호를 주입하는 입력 혹은 출력 전극(104)으로부터 연장되는 RDL 패턴의 다양한 형태로 제공될 수 있다.
필러 접속부(130)는 제1단자 접속부(106)와 함께 필터 칩(102)을 외부와 전기적으로 연결하기 위한 구성으로서, 신호를 전달하는 신호 단자와 접지 전위를 전달하는 접지 단자를 포함할 수 있다. 경우에 따라서는 후술하는 배리어(140)가 접지 단자로 기능할 수 있다.
필러 접속부(130)는, 40 내지 80㎛ 직경으로 제공될 수 있다. 필러 접속부(130)는, 도금 공정을 이용하면, 그 직경이 40㎛보다 작을 수 있지만, 전기 저항이 증가하고, 캡 PCB(120)를 지지하는 압력이 작아지기 때문에, 40㎛ 이상으로 형성될 수 있다.
제1단자 접속부(106)와 필러 접속부(130)는 구리(Cu), 금(Au), 티타늄(Ti), 주석(Sn), 니켈(Ni) 또는 이들의 합금 등으로 형성될 수 있다. 제1단자 접속부(106)와 필러 접속부(130)는 공정수와 제조 비용을 절감하기 위하여 일체로 제공될 수 있다.
입/출력 전극(104)은 신호를 전달하는 신호 단자와 접지 전위를 전달하는 접지 단자를 포함하는데, 신호 단자와 연결되는 제2단자 접속부(126)의 패턴 폭과 넓이는 접지 단자와 연결되는 제2단자 접속부(126)의 패턴 폭과 넓이보다 크고 넓을 수 있다.
도 7a 및 도 7b를 참조하면, 제2단자 접속부(126)의 패턴 폭(W2)의 평균 값은, 제1단자 접속부(106)의 패턴 폭(W1)의 평균 값보다 2배 이상 커질 수 있다. 혹은 제2단자 접속부(126)의 패턴 넓이(S2)는, 제1단자 접속부(106)의 패턴 넓이(S1)보다 4배 이상 커질 수 있다. 또한, 제1단자 접속부(106)의 패턴 폭과 넓이는 필러 접속부(130)의 패턴 폭과 넓이보다 커질 수 있다. (즉, 필러 접속부의 패턴 폭 평균 값 < 제1단자 접속부의 패턴 폭 평균 값 < 제2단자 접속부의 패턴 폭 평균 값) 또한, 캡 PCB(120)의 타면에는 외부 전극 패드(128)가 제공되고, 제2단자 접속부(126)의 패턴 폭과 넓이는 외부 전극 패드(128)의 패턴 폭과 넓이보다 크고 넓을 수 있다.
제1단자 접속부(106)는 디바이스 웨이퍼(110) 상에 배치되고, 디비아스 웨이퍼(110)에는 필터 칩(102)과 입/출력 전극(104)이 설치되기 때문에, 제1단자 접속부(106)의 패턴 폭과 넓이는 공간적 제약을 받을 수밖에 없다. 필러 접속부(130) 역시 제1단자 접속부(106)와 대응되어야 하기 때문에, 제1단자 접속부(106)에 영향을 받지 않을 수 없다.
그러나, 제2단자 접속부(126)는 캡 PCB(120) 일면에 배치 가능한 공간의 마진 폭이 크다. 따라서, 제2단자 접속부(126)는 배리어(140)와 저촉되거나 쇼트 되지 않는다면 별다른 제약을 받지 않는다.
전술한 바와 같이, 캡 PCB(120)에 제2단자 접속부(126)의 폭을 100㎛ 이내로 제한 할 이유가 없으며, 공정 상 미세 패턴 구현이 곤란하기 때문에, 그 이하로 제한하기 어렵다. 캡 PCB(120)는 전체 사이즈가 가령, 1000 X 700㎛(가로 X 세로)이고, 배리어(140)와 저촉되지 않는 범위 내에서 200㎛ 이상으로 제공 가능하다.
다만, 제2단자 접속부(126)의 피치 간격은 캡 PCB(120)의 공간 마진에 따라 상대적이다. 가령, 제2단자 접속부(126)가 인접한 배리어(140)에 공간 마진이 충분하여 해당 배리어(140) 측으로 확장될 수 있으며, 이러한 경우 제2단자 접속부(126)의 피치(P2) 간격은 제1단자 접속부(106)의 피치(P1) 간격보다 작아질 수 있다. 반대로, 제2단자 접속부(126)가 인접한 배리어(140)에 공간 마진이 작아 반대 방향으로 확장되는 경우에는, 제2단자 접속부(126)의 피치(P2) 간격은 제1단자 접속부(126)의 피치(P1) 간격보다 커질 수 있다.
필터 칩(102)은, 입/출력 전극(104)을 통하여 전기적 신호가 입력되면, 전기적 신호는 물리적 진동으로 변환될 수 있도록, 충분한 내부 공간(S)이 확보되어야 한다. 이러한 내부 공간(S)을 필러 접속부(130)가 제공하기도 하지만, 후술하는 배리어(140)에 의하여 제공될 수 있다.
배리어(140)는, 탄성파 발생 영역을 위한 내부 공간(S)을 제공한다. 탄성파 발생 영역은 전술한 공진 영역으로 구성되기 때문에, 위 내부 공간(S)에 의하여 외부로부터 보호되어야 한다. 배리어(140)는 위 내부 공간(S)을 확보하기 위하여 디바이스 웨이퍼(110)와 대응되는 형상으로 제공되고, 디바이스 웨이퍼(110)의 에지에 설치되어 디바이스 웨이퍼(110)를 둘러싼다. 동시에 배리어(140)는 캡 PCB(120)에 지지되기 때문에, 마찬가지로 캡 PCB(120)와 대응되는 형상으로 제공되고, 캡 PCB(120)의 가장자리 둘레에 설치된다.
특히 배리어(140)는 디바이스 웨이퍼(110)와 캡 PCB(120)가 수직으로 접합되고, 디바이스 웨이퍼(110) 상에 몰딩 될 때, 일정한 압력이 가해지며, 배리어(140)는 위 압력에 대하여 내압성을 가져야 한다. 따라서, 배리어(140)는 금속이나 고내구성의 수지 조성물로 형성될 수 있다. 혹은 배리어(140)는 디바이스 웨이퍼(110)와 일체로 제공될 수 있다. 혹은 배리어(140)는 디바이스 웨이퍼(110)와 별도로 제공되더라도 디바이스 웨이퍼(110)와 동일한 재질로 형성될 수 있다.
혹은 디바이스 웨이퍼(110)와 상이한 재질로 형성될 수 있다. 입/출력 전극(104)은 신호 단자와 접지 단자를 포함한다고 할 때, 배리어(140)는 그 중 접지 단자와 연결될 수 있다. 이때, 배리어(140)는 금속 기타 도전성 재질로 제공될 수 있다.
쉴드 몰드캡(160)은, 디바이스 웨이퍼(110)와 필러 접속부(130) 상에 제공되지만, 캡 PCB(120) 에지 일부를 동시에 커버한다.
한편, 전술한 바와 같이, 탄성파 필터는 몰드캡(160)으로 커버되는 캡슐 구조이기 때문에, 필터 칩(102)에서 발생하는 열이 몰드캡(160) 내부에 갇혀있다. 캡슐 내부의 열은 필터 칩의 성능에 부정적인 영향을 주고, 외부로 방출되지 않으면 수축 응력으로 인하여 접속 부위의 균열의 원인이 된다. 반드시 이를 외부로 배출할 필요가 있다.
이때, 제2단자 접속부(126)는 필터 칩(102)에서 발생되는 열을 일시 저장하거나 외부로 배출하는 방열판(heatsinks) 기능을 수행한다. 특히, 캡 PCB(120)의 일면에는 공간 마진이 크기 때문에, 형상에 구애받지 않고, 타 부품과 저촉되지 않는 범위 내에서 다양한 형태의 방열판을 제공할 수 있다.
이하, 도면을 참조하여 본 발명의 탄성파 필터 WLP 패키지의 제조 방법을 설명한다.
도 8a를 참조하면, 원판 PCB(120a) 상에 개별 디바이스 웨이퍼(110)를 대향되게 마운트(SMT) 한다. 이때, 디바이스 웨이퍼(110) 상에는 제1단자 접속부(106)가 마련되고, 원판 PCB(120a) 상에는 제2단자 접속부(126)가 마련되기 때문에, 필러 전극(130)이 제1 및 제2단자 접속부(106, 126)와 대응되게 원판 PCB(120a)와 디바이스 웨이퍼(110)를 수직 정렬한다.
한편, 본 공정 이전에 원판 웨이퍼(도시되지 않음) 상에는 캐비티 공정과, 필터 칩(102), 및 전극(104) 형성 공정, 및 필러 전극(130) 적층 공정이 수행되고, 웨이퍼 레벨 패키지 공정을 통하여 다수의 부품이 적층된 원판 웨이퍼는 쏘잉(sawing) 공정을 통하여 개별 디바이스 웨이퍼(110)로 다이싱 된다.
다른 한편, 본 공정 이전에는, 원판 PCB(120b) 준비 공정이 실시된다. 원판 PCB(120b) 통상의 공정을 통하여 다층으로 구성되나, 전술한 바와 같이, 패키지 환경에 따라 공간 마진과 공정 마진을 확보하기 위하여, 다양한 형태로 제2단자 접속부(126)을 확장 설계할 수 있다.
도 8b를 참조하면, 원판 PCB(120a) 상에 EMC 몰딩 처리한다. 몰딩 재료(160a)는 개별 디바이스 웨이퍼(110) 사이에 투입되어 원판 PCB(120a) 상면 일부를 커버한다. 이때, 개별 디바이스 웨이퍼(110)는 배리어(140)에 의하여 몰딩 시 고압에 견딜 수 있고, 몰딩 재료(160a)가 내부 공간(S)으로 침투하는 것을 방지할 수 있다.
도 8c를 참조하면, 원판 PCB(120a)는 쏘잉(sawing) 공정을 통하여 캡 PCB(120)로 분리되고, 몰딩 재료(160a) 역시 쏘잉 공정을 통하여 몰드캡(160)으로 절단되며, 이로써 도 1에 도시된 바와 같이 탄성파 필터 웨이퍼 레벨 패키지(100)가 완성될 수 있다.
이상에서 살펴본 바와 같이, 본 발명은 웨이퍼 디바이스는 WLP로 제공되고, 캡 PCB는 비 WLP로 제작되기 때문에, 웨이퍼 디바이스의 재배선은 미세 패턴 구현이 가능하고 적합하지만, 캡 PCB는 미세 패턴 구현이 원천적으로 불가능하며 일대일로 대응시키기 곤란한 모순이 있지만, 캡 PCB는 필러와 저축되지 않는 범위 내에서 별다른 구속을 받지 않기 때문에, 상대적으로 공간 마진이 크며, 이로써 WLP 공정을 통하여 제공되는 웨이퍼 디바이스의 재배선과 필러는 미세 패턴으로 제공되고, 캡 PCB의 재배선은 주어진 공간 마진에 따라 적절하게 확장 변경하여 위 상호 모순을 해결하는 구성을 기술적 사상으로 하고 있음을 알 수 있다. 이와 같은 본 발명의 기본적인 기술적 사상의 범주 내에서, 당업계의 통상의 지식을 가진 자에게 있어서는 다른 많은 변형이 가능할 것이다.
100: 웨이퍼 레벨 패키지
106: 제1단자 접속부
110: 디바이스 웨이퍼 120: 캡 PCB
126: 제2단자 접속부 130: 필러 접속부
140: 배리어 160: 몰드캡
110: 디바이스 웨이퍼 120: 캡 PCB
126: 제2단자 접속부 130: 필러 접속부
140: 배리어 160: 몰드캡
Claims (10)
- ⑴ 필터 칩,
⑵ 입/출력 전극, 및
⑶ 전기적 신호를 주입하거나 무선 주파수 신호를 출력하기 위하여 배선 패턴 형태로 상기 입/출력 전극과 연결되는 제1단자 접속부를 포함하는 디바이스 웨이퍼;
상기 디바이스 웨이퍼와 대향 설치되고, 대향되는 일면에는 상기 제1단자 접속부와 대응되고, 그 패턴 폭과 피치 간격이 상기 제1단자 접속부와 상이한 제2단자 접속부를 포함하는 캡 PCB;
상기 제1 및 제2단자 접속부를 전기적으로 연결하는 필러 접속부;
상기 디바이스 웨이퍼와 상기 캡 PCB를 지지하여 내부 공간을 제공하는 배리어; 및
상기 캡 PCB 일부와 상기 디바이스 웨이퍼 전부를 커버하는 쉴드 몰드캡을 포함하여 구성됨을 특징으로 하는 탄성파 필터 WLP 패키지. - 제 1 항에 있어서,
상기 입/출력 전극은 상기 신호를 전달하는 신호 단자와 접지 전위를 전달하는 접지 단자를 포함하고, 상기 신호 단자와 연결되는 제2단자 접속부의 폭과 넓이는 상기 접지 단자와 연결되는 제2단자 접속부의 폭과 넓이보다 큰 것을 특징으로 하는 탄성파 필터 WLP 패키지. - 제 1 항에 있어서,
상기 입/출력 전극은 상기 신호를 전달하는 신호 단자와 접지 전위를 전달하는 접지 단자를 포함하고, 상기 배리어는 상기 접지 단자와 연결되고, 금속 재질인 것을 특징으로 하는 탄성파 필터 WLP 패키지. - 제 1 항에 있어서,
상기 제2단자 접속부의 패턴 폭의 평균 값은, 상기 제1단자 접속부의 패턴 폭의 평균 값보다 2배 이상 커지는 것을 특징으로 하는 탄성파 필터 WLP 패키지. - 제 4 항에 있어서,
상기 제2단자 접속부의 패턴 넓이는, 상기 제1단자 접속부의 패턴 넓이보다 4배 이상 커지는 것을 특징으로 하는 탄성파 필터 WLP 패키지. - 제 4 항에 있어서,
상기 제1단자 접속부의 패턴 폭과 넓이는 상기 필러 접속부의 패턴 폭과 넓이보다 큰 것을 특징으로 하는 탄성파 필터 WLP 패키지. - 제 6 항에 있어서,
상기 캡 PCB의 타면에는 외부 전극 패드가 제공되고, 상기 제2단자 접속부의 폭과 넓이는 상기 외부 전극 패드의 폭과 넓이보다 큰 것을 특징으로 하는 탄성파 필터 WLP 패키지. - 제 4 항에 있어서,
상기 제2단자 접속부가 인접한 상기 배리어에 공간 마진이 커서 상기 배리어 측으로 확장되는 경우, 상기 제2단자 접속부의 피치 간격은 상기 제1단자 접속부의 피치 간격보다 작아지는 것을 특징으로 하는 탄성파 필터 WLP 패키지. - 제 8 항에 있어서,
상기 제2단자 접속부가 인접한 상기 배리어에 공간 마진이 작아 반대 방향으로 확장되는 경우, 상기 제2단자 접속부의 피치 간격은 상기 제1단자 접속부의 피치 간격보다 커지는 것을 특징으로 하는 탄성파 필터 WLP 패키지. - 제 1 항에 있어서,
상기 제2단자 접속부는 상기 필터 칩에서 발생되는 열을 일시 저장하거나 외부로 배출하는 방열판인 것을 특징으로 하는 탄성파 필터 WLP 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180167151A KR20200077857A (ko) | 2018-12-21 | 2018-12-21 | 공정 마진이 개선되는 탄성파 필터 ｗｌｐ 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180167151A KR20200077857A (ko) | 2018-12-21 | 2018-12-21 | 공정 마진이 개선되는 탄성파 필터 ｗｌｐ 패키지 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20200077857A true KR20200077857A (ko) | 2020-07-01 |
Family
ID=71601570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180167151A Ceased KR20200077857A (ko) | 2018-12-21 | 2018-12-21 | 공정 마진이 개선되는 탄성파 필터 ｗｌｐ 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20200077857A (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170093225A (ko) | 2015-03-16 | 2017-08-14 | 가부시키가이샤 무라타 세이사쿠쇼 | 탄성 표면파 장치 |
-
2018
- 2018-12-21 KR KR1020180167151A patent/KR20200077857A/ko not_active Ceased
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170093225A (ko) | 2015-03-16 | 2017-08-14 | 가부시키가이샤 무라타 세이사쿠쇼 | 탄성 표면파 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10333493B2 (en) | Embedded RF filter package structure and method of manufacturing thereof | |
| JP4712632B2 (ja) | 弾性波デバイス及びその製造方法 | |
| US7868448B2 (en) | Electrical component and production thereof | |
| US10134682B2 (en) | Circuit package with segmented external shield to provide internal shielding between electronic components | |
| US20170117229A1 (en) | Circuit package with trench features to provide internal shielding between electronic components | |
| US10163808B2 (en) | Module with embedded side shield structures and method of fabricating the same | |
| US20170118877A1 (en) | Circuit package with bond wires to provide internal shielding between electronic components | |
| US20100053922A1 (en) | Micropackaging method and devices | |
| KR102207617B1 (ko) | 탄성파 필터 웨이퍼 레벨 패키지 및 그 제조 방법 | |
| CN106487350B (zh) | 声波装置及其制造方法 | |
| JP6368091B2 (ja) | モジュール | |
| US7911043B2 (en) | Wafer level device package with sealing line having electroconductive pattern and method of packaging the same | |
| US6182342B1 (en) | Method of encapsulating a saw device | |
| JP5122018B1 (ja) | 電子部品内蔵基板 | |
| US9065420B2 (en) | Fabrication method of acoustic wave device | |
| KR102611168B1 (ko) | 음향파 디바이스 및 그 제조방법 | |
| KR20200077857A (ko) | 공정 마진이 개선되는 탄성파 필터 ｗｌｐ 패키지 | |
| KR102377880B1 (ko) | 탄성파 필터 웨이퍼 레벨 패키지 및 그 제조 방법 | |
| US6639150B1 (en) | Hermetic package for surface acoustic wave device having exposed device substrate contacts and method of manufacturing the same | |
| KR20090016836A (ko) | 표면탄성파 패키지 및 제조방법 | |
| JP2011097247A (ja) | 高周波モジュールおよびその製造方法 | |
| WO2004077559A1 (en) | Integrated circuit package and method for producing it | |
| KR20210126223A (ko) | 탄성파 필터 웨이퍼 레벨 패키지 및 그 제조 방법 | |
| HK1181921B (en) | Substrate with a built-in electronic component | |
| KR20100022305A (ko) | 웨이퍼 레벨 실링부를 갖는 쏘 패키지 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20181221 |
|
| PA0201 | Request for examination | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20200131 Patent event code: PE09021S01D |
|
| PG1501 | Laying open of application | ||
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20201029 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20200131 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |