KR20200051380A - Micro light emitting diode and method for manufacturing the same - Google Patents
Micro light emitting diode and method for manufacturing the same Download PDFInfo
- Publication number
- KR20200051380A KR20200051380A KR1020180134677A KR20180134677A KR20200051380A KR 20200051380 A KR20200051380 A KR 20200051380A KR 1020180134677 A KR1020180134677 A KR 1020180134677A KR 20180134677 A KR20180134677 A KR 20180134677A KR 20200051380 A KR20200051380 A KR 20200051380A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- light emitting
- emitting structure
- type semiconductor
- micro led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 102
- 239000011159 matrix material Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 238000013508 migration Methods 0.000 claims description 20
- 230000000903 blocking effect Effects 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 12
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 8
- 229910052738 indium Inorganic materials 0.000 claims description 8
- 229910052733 gallium Inorganic materials 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 229910052718 tin Inorganic materials 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 claims description 6
- 239000002041 carbon nanotube Substances 0.000 claims description 6
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 6
- 238000010292 electrical insulation Methods 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 4
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- BEQNOZDXPONEMR-UHFFFAOYSA-N cadmium;oxotin Chemical compound [Cd].[Sn]=O BEQNOZDXPONEMR-UHFFFAOYSA-N 0.000 claims description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 3
- 230000000737 periodic effect Effects 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 275
- 230000008569 process Effects 0.000 description 23
- 229910002601 GaN Inorganic materials 0.000 description 13
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 8
- 230000005012 migration Effects 0.000 description 7
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 5
- 238000001451 molecular beam epitaxy Methods 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000001878 scanning electron micrograph Methods 0.000 description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052702 rhenium Inorganic materials 0.000 description 2
- 229910052706 scandium Inorganic materials 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052713 technetium Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000005329 nanolithography Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
- H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
- H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
- H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
-
- H01L27/156—
-
- H01L33/0008—
-
- H01L33/005—
-
- H01L33/08—
-
- H01L33/145—
-
- H01L33/22—
-
- H01L33/24—
-
- H01L33/30—
-
- H01L33/42—
-
- H01L33/62—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
- H10H20/8162—Current-blocking structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
- H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
- H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/822—Materials of the light-emitting regions
- H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/83—Electrodes
- H10H20/832—Electrodes characterised by their material
- H10H20/833—Transparent materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
Landscapes
- Led Devices (AREA)
Abstract
본 발명은, 기판; 상기 기판상에 형성되는 n-형 반도체층; 상기 n-형 반도체층 상에 형성되는 개구 패턴을 포함하는 마스크층; 상기 마스크층 상에 상기 개구를 관통하여 상기 n-형 반도체층과 연결 형성되는 발광 구조체층; 상기 n-형 반도체층의 적어도 일부의 영역과 전기적으로 연결되는 n-형 전극층; 상기 발광 구조체층 상에 형성되는 p-형 반도체층; 및 상기 p-형 반도체층 상에 형성되는 p-형 전극층; 을 포함하고, 상기 발광 구조체층은, 각각 서로 다른 파장의 빛을 발하는 발광 구조체를 하나 이상 포함하는 복수 개의 구분되는 영역들을 포함하고 상기 복수 개의 구분되는 영역들은 반복적으로 배열되어 행과 열을 이루는 매트릭스(matrix)구조를 형성하고, 서로 간의 전기적 단절의 형성이 가능한 것인, 패시브 매트릭스 구동 방식의 마이크로 LED 소자 및 이의 제조방법에 관한 것이다. The present invention, a substrate; An n-type semiconductor layer formed on the substrate; A mask layer including an opening pattern formed on the n-type semiconductor layer; A light emitting structure layer penetrating the opening on the mask layer and forming a connection with the n-type semiconductor layer; An n-type electrode layer electrically connected to at least a portion of the n-type semiconductor layer; A p-type semiconductor layer formed on the light emitting structure layer; And a p-type electrode layer formed on the p-type semiconductor layer. The light emitting structure layer includes a plurality of distinct regions each including one or more light emitting structures emitting light of different wavelengths, and the plurality of distinct regions are repeatedly arranged to form a row and column matrix. It relates to a passive matrix driving type micro LED device and a manufacturing method thereof, which form a (matrix) structure and can form electrical disconnections between each other.
Description
본 발명은, 패시브 매트릭스 구동 방식의 마이크로 LED 소자 및 이의 제조방법에 관한 것이다.The present invention relates to a passive matrix driving type micro LED device and a method for manufacturing the same.
현재의 디스플레이 시장은 LCD(Liquid crystal display)와 OLED(Organic lighting emitting diodes)를 기반으로 하여 발전되고 있다. LCD는 자체발광형 소자가 아니기 때문에 다른 장치들(편광필름, Back light unit 등)을 필요로 하게 되며, 자체발광형 소자인 OLED를 기반으로 하는 디스플레이의 경우 적색, 청색, 녹색을 각각 발광하는 물질을 이용하여 디스플레이를 구현하기 때문에 보다 얇은 디스플레이의 구현이 가능하다. OLED 디스플레이의 대부분은 아웃도어(Outdoor)소자의 디스플레이로 적용이 되는데 유기 물질을 이용하기 때문에 외부환경에 약하다는 치명적인 약점이 있고, 효율이 떨어지는 문제점이 있다. The current display market is developing based on liquid crystal display (LCD) and organic lighting emitting diodes (OLED). Since the LCD is not a self-emission type device, other devices (polarizing film, back light unit, etc.) are required, and in the case of a display based on the self-emission type OLED, a material that emits red, blue, and green, respectively. Because the display is implemented using, it is possible to implement a thinner display. Most of the OLED display is applied as a display of an outdoor device, and since it uses organic materials, there is a fatal weakness that it is weak to the external environment, and there is a problem of low efficiency.
상기 언급한 OLED 및 LCD가 갖는 문제점를 해결하기 위해서, 무기물 반도체의 자체발광형 소자인 LED(Light emitting diode)를 이용하여 디스플레이가 제시되었다. 현재까지 개발된 마이크로 LED의 경우에 상용화를 위해 다음과 같은 문제점이 있다. 디스플레이 구현을 위해서는 서브픽셀을 이루는 각각의 LED 구조가 적색, 청색, 녹색 발광을 해야하는데, 기존의 LED는 단일 기판 위에 발광층을 형성할 경우 한가지 색상만 구현할 수 있다. 따라서 디스플레이의 기판 위로 각각의 색을 발광하는 LED 구조를 전사하는 공정이 추가로 진행되어야 한다. 이와 같은 전사과정은 미세 정밀한 공정이 요구되기 때문에 디스플레이 제작 공정의 난이도를 높이고 수율을 낮추게 되므로 상용화하는데 어려움이 있고, 품질이 우수한 풀 컬러 구현에 한계가 있다. In order to solve the problems of the above-mentioned OLED and LCD, a display has been proposed using a light emitting diode (LED), which is a self-emissive element of an inorganic semiconductor. In the case of the micro LED developed to date, there are the following problems for commercialization. In order to realize a display, each LED structure constituting a sub-pixel must emit red, blue, and green light. In the case of forming an emission layer on a single substrate, conventional LEDs can implement only one color. Therefore, the process of transferring the LED structures that emit each color onto the substrate of the display must be additionally performed. Since such a transfer process requires a fine and precise process, it increases the difficulty of the display manufacturing process and lowers the yield, making it difficult to commercialize, and there is a limit to realizing a full color with excellent quality.
본 발명은, 단일 기판 상에 픽셀 단위로 다양한 색의 3차원 발광 구조체를 형성하여 패시브 매트릭스 방식으로 디스플레이를 구현할 수 있는, 패시브 매트릭스 구동 방식의 마이크로 LED 소자를 제공하는 것이다. The present invention provides a passive matrix driving type micro LED device capable of realizing a display in a passive matrix method by forming a 3D light emitting structure of various colors on a single substrate in a pixel unit.
본 발명은, LED 칩의 복잡한 전사 공정 없이 단일 기판 상에 픽셀 단위로 다양한 색의 3차원 발광 구조체를 대면적으로 형성할 수 있는, 패시브 매트릭스 구동 방식의 마이크로 LED 소자의 제조방법을 제공하는 것이다. The present invention is to provide a method of manufacturing a passive matrix-driven micro LED device capable of forming a three-dimensional light-emitting structure of various colors on a single substrate on a single substrate without a complicated transfer process of an LED chip.
본 발명의 일 측면에 따르면 셋 이상의 구분되는 영역을 구현하여 풀 칼라 디스플레이 장치로서의 마이크로 LED 를 구현할 수 있는 기술을 제공하기 위함이다.According to an aspect of the present invention, it is to provide a technology capable of realizing three or more distinct areas to realize a micro LED as a full color display device.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.The problems to be solved by the present invention are not limited to the problems mentioned above, and other problems not mentioned will be clearly understood by those skilled in the art from the following description.
본 발명의 일 실시예에 따르는 패시브 매트릭스 구동 방식의 마이크로 LED기판; 소자는, 기판; 상기 기판 상에 형성되는 n-형 반도체층; 상기 n-형 반도체층 상에 형성되는 발광 구조체층; 상기 n-형 반도체층의 적어도 일부의 영역과 전기적으로 연결되는 n-형 전극층; 상기 발광 구조체층 상에 형성되는 p-형 반도체층; 및 상기 p-형 반도체층의 일부와 연결 형성되는 p-형 전극층; 을 포함하고, 상기 발광 구조체층은, 각각 서로 다른 파장의 빛을 발하는 발광 구조체를 하나 이상 포함하는 복수 개의 구분되는 영역들을 포함하고 상기 복수 개의 구분되는 영역들은 반복적으로 배열되어 행과 열을 이루는 매트릭스(matrix)구조를 형성하고, 서로 간의 전기적 단절의 형성이 가능한 것인, 패시브 매트릭스 구동 방식의 마이크로 LED 소자에 관한 것이다. A passive matrix driven micro LED substrate according to an embodiment of the present invention; The device includes a substrate; An n-type semiconductor layer formed on the substrate; A light emitting structure layer formed on the n-type semiconductor layer; An n-type electrode layer electrically connected to at least a portion of the n-type semiconductor layer; A p-type semiconductor layer formed on the light emitting structure layer; And a p-type electrode layer formed in connection with a part of the p-type semiconductor layer. The light emitting structure layer includes a plurality of distinct regions each including one or more light emitting structures emitting light of different wavelengths, and the plurality of distinct regions are repeatedly arranged to form a row and column matrix. It relates to a passive matrix-driven micro LED device that forms a (matrix) structure and is capable of forming electrical disconnections between each other.
본 발명의 일 실시예에 따라, 상기 복수 개의 구분되는 영역들의 행 간에 형성되고, 상기 구분되는 영역들의 행 간의 전기적 절연을 형성하는 전류 차단층(passivation layer);을 더 포함하는 것일 수 있다.According to an embodiment of the present invention, a current passivation layer formed between rows of the plurality of divided regions and forming electrical insulation between the rows of the divided regions may be further included.
본 발명의 일 실시예에 따라, 상기 전류 차단층은, 상기 n-형 반도체층을 관통하여 상기 기판까지 연장 형성되는 것일 수 있다.According to an embodiment of the present invention, the current blocking layer may be formed to extend through the n-type semiconductor layer to the substrate.
본 발명의 일 실시예에 따라, 상기 n-형 전극층은 상기 복수 개의 구분되는 영역들의 행마다 하나씩 구비되는 것이고, 상기 p-형 전극층은, 상기 복수 개의 구분되는 영역들의 열마다 하나씩 구비되는 것일 수 있다. According to an embodiment of the present invention, the n-type electrode layer may be provided for each row of the plurality of distinct regions, and the p-type electrode layer may be provided for each column of the plurality of distinct regions. have.
본 발명의 일 실시예에 따라, 상기 p-형 전극층은, 같은 열에 형성된 상기 구분되는 영역들 각각의 적어도 일부를 동시에 덮도록 형성되고, 인듐주석산화물(ITO), 인듐아연산화물(IZO), 아연산화물(ZnO), 인듐아연주석산화물(IZTO), 카드뮴주석산화물(CTO), PEDOT(poly(3,4-ethylenedioxythiophene)) 및 탄소나노튜브(CNT)로 이루어진 군에서 선택되는 하나 이상을 포함하는 투명 전극; 및 상기 투명 전극의 일부에 연결 형성되는 금속 패드 전극;을 포함하는 것일 수 있다.According to an embodiment of the present invention, the p-type electrode layer is formed to simultaneously cover at least a portion of each of the divided regions formed in the same column, indium tin oxide (ITO), indium zinc oxide (IZO), zinc Transparent containing at least one selected from the group consisting of oxide (ZnO), indium zinc tin oxide (IZTO), cadmium tin oxide (CTO), PEDOT (poly (3,4-ethylenedioxythiophene)) and carbon nanotubes (CNT) electrode; And a metal pad electrode formed to be connected to a part of the transparent electrode.
본 발명의 일 실시예에 따라, 상기 n-형 전극층은 상기 n-형 반도체층과 연결 형성되는 것일 수 있다.According to an embodiment of the present invention, the n-type electrode layer may be formed to be connected to the n-type semiconductor layer.
본 발명의 일 실시예에 따라, 상기 기판은 절연체층을 포함하는 것일 수 있다.According to an embodiment of the present invention, the substrate may include an insulator layer.
본 발명의 일 실시예에 따라, 상기 p형 반도체층의 두께는, 100 nm 내지 5 ㎛ 인 것일 수 있다.According to an embodiment of the present invention, the thickness of the p-type semiconductor layer may be 100 nm to 5 μm.
본 발명의 일 실시예에 따라, 상기 발광 구조체층은, In 및 Ga을 포함하는 활성층이 상부에 형성된 것일 수 있다.According to an embodiment of the present invention, the light emitting structure layer may include an active layer including In and Ga formed thereon.
본 발명의 일 실시예에 따라, 상기 구분되는 영역들은, 상기 발광 구조체 간의 중심 간의 간격, 밀도 중 하나 이상이 서로 상이하여 상기 활성층 내의 In-마이그레이션(migration) 정도가 상이하게 형성된 것일 수 있다.According to an embodiment of the present invention, the divided regions may be formed to have different in-migration levels in the active layer because one or more of the spacing and density between the centers between the light emitting structures are different from each other.
본 발명의 일 실시예에 따라, 상기 구분되는 영역들은, 상기 활성층 내의 Ga 대비 In의 평균 농도, 상기 활성층의 평균 두께, 또는 둘 모두가 서로 상이한 것일 수 있다.According to an embodiment of the present invention, the divided regions may have different average concentrations of In compared to Ga in the active layer, an average thickness of the active layer, or both.
본 발명의 일 실시예에 따라, 상기 구분되는 영역들 각각의 발광 구조체들은 높이 또는 간격 중 하나 이상이 서로 상이한 것이고, 상기 발광 구조체층의 구분되는 영역들은, 상기 발광 구조체의 높이가 높을 수록 간격이 클수록 더 장파장의 빛을 발하는 것일 수 있다.According to an embodiment of the present invention, at least one of the heights or intervals of the light emitting structures of each of the divided regions is different from each other, and the separated regions of the light emitting structure layer have a higher gap between the light emitting structures. The larger it may be, the longer the wavelength may shine.
본 발명의 일 실시예에 따라, 상기 발광 구조체층은 적어도 셋 이상의 상기 구분되는 영역들을 포함하고, 상기 셋 이상의 구분되는 영역들 각각은 상기 매트릭스 구조에 배열되는 것일 수 있다.According to an embodiment of the present invention, the light emitting structure layer includes at least three or more distinct regions, and each of the three or more distinct regions may be arranged in the matrix structure.
본 발명의 일 실시예에 따라, 상기 발광 구조체는 높이가 100 nm 내지 50 ㎛ 인 것이고, 상기 구분되는 영역들 각각의 면적은 1 ㎛2 내지 1 cm2 인 것일 수 있다.According to an embodiment of the present invention, the light emitting structure may have a height of 100 nm to 50 μm, and an area of each of the divided regions may be 1 μm 2 to 1 cm 2 .
본 발명의 일 실시예에 따라, 상기 발광 구조체는, 원뿔; 다각형뿔; 원기둥; 다각형 기둥; 원형의 링; 다각형의 링; 반구; 평평한 상부를 갖도록 끝이 잘린 형태의 원뿔, 다각형뿔, 원형의 링 및 다각형의 링 형태; 및 실리던 형태의 중공 함몰부를 포함하는 원뿔, 다각형뿔 및 다각형 기둥; 및 라인(line) 형태의 기둥; 의 구조체들로 이루어진 군에서 선택된 하나 이상을 포함하는 것일 수 있다,According to an embodiment of the present invention, the light-emitting structure, a cone; Polygonal horns; Cylinder; Polygonal columns; Circular ring; Polygonal rings; hemisphere; A truncated cone, polygonal pyramid, circular ring and polygonal ring shape with a flat top; And a cone, a polygonal pyramid and a polygonal column including a hollow recessed portion; And a line-shaped pillar; It may include one or more selected from the group consisting of structures,
본 발명의 다른 일 실시예에 따르는 패시브 매트릭스 구동 방식의 마이크로 LED 소자의 제조방법은, 절연 소재를 포함하는 준비된 기판 상에 n-형 반도체층을 형성하는 단계; 상기 n-형 반도체층 상의 발광 구조체층을 형성하는 단계; 상기 발광 구조체층의 복수 개의 구분된 영역들 사이에 전류 차단층을 형성하는 단계; 상기 n-형 반도체층과 연결되는 n-형 전극층 및 상기 발광 구조체층 상에 형성되는 p-형 전극층을 형성하는 단계;를 포함하고, 상기 발광 구조체층은, 복수 개의 발광 구조체들을 포함하며, 각각 서로 다른 파장의 빛을 발하는 발광 구조체들을 포함하는 복수 개의 구분되는 영역들을 포함하고, 상기 복수 개의 구분되는 영역들은 반복적으로 배열되어 행과 열을 이루는 매트릭스(matrix)구조를 형성하는 것일 수 있다.A method of manufacturing a passive matrix-driven micro LED device according to another embodiment of the present invention includes forming an n-type semiconductor layer on a prepared substrate including an insulating material; Forming a light emitting structure layer on the n-type semiconductor layer; Forming a current blocking layer between the plurality of divided regions of the light emitting structure layer; And forming an n-type electrode layer connected to the n-type semiconductor layer and a p-type electrode layer formed on the light emitting structure layer, wherein the light emitting structure layer includes a plurality of light emitting structures, respectively. It may include a plurality of distinct regions including light emitting structures emitting light of different wavelengths, and the plurality of distinct regions may be repeatedly arranged to form a matrix structure forming rows and columns.
본 발명의 일 실시예에 따라, 상기 전류 차단층을 형성하는 단계는, 상기 발광 구조체층의 복수 개의 구분된 영역들 사이에 깊이 방향으로 홈을 형성하여, 상기 발광 구조체층의 복수 개의 구분된 영역들이 인접한 영역들과 전기적 절연이 형성되도록 마스크층 및 n-형 반도체층을 에칭하는 단계; 상기 깊이 방향으로 형성된 홈에 Al203, TiO2, TiN, SiCx, Si0x, SixNy, SiOxNy 및 HSQ(Hydrogen silsesquioxane)으로 이루어진 군에서 선택된 하나 이상을 포함하는 전기적 절연 소재를 주입하는 단계; 를 포함하는 것일 수 있다.According to an embodiment of the present invention, the step of forming the current blocking layer may include a plurality of divided regions of the light emitting structure layer by forming grooves in a depth direction between the plurality of divided regions of the light emitting structure layer. Etching the mask layer and the n-type semiconductor layer to form electrical insulation with adjacent regions thereof; Electrical insulation comprising at least one selected from the group consisting of Al 2 0 3 , TiO 2 , TiN, SiC x , Si0 x , Si x N y , SiO x N y and HSQ (Hydrogen silsesquioxane) in the groove formed in the depth direction. Injecting a material; It may be to include.
본 발명의 일 실시예에 따라, 발광 구조체층을 형성하는 단계는, 상기 n-형 반도체층 상에 마스크층을 형성하는 단계; 상기 마스크층에 각각 복수 개의 개구 패턴을 포함하되, 각각의 패턴이 서로 구분되는 복수 개의 구분되는 영역을 패터닝하는 단계; 상기 개구 패턴을 통하여 개방된 n-형 반도체층 상에서 식각 하거나 성장하여 발광 구조체층을 형성하는 단계; 및 상기 n-형 반도체층과 연결되는 n-형 전극층 및 상기 발광 구조체층 상에 형성되는 p-형 전극층을 형성하는 단계; 를 포함하는 것일 수 있다.According to an embodiment of the present invention, forming a light emitting structure layer includes: forming a mask layer on the n-type semiconductor layer; Patterning a plurality of distinct regions, each of which includes a plurality of opening patterns in the mask layer, each pattern being separated from each other; Forming a light emitting structure layer by etching or growing on an n-type semiconductor layer opened through the opening pattern; And forming an n-type electrode layer connected to the n-type semiconductor layer and a p-type electrode layer formed on the light emitting structure layer. It may be to include.
본 발명의 일 실시예에 따라, 상기 홈은, 상기 마스크층 및 상기 n-형 반도체층을 관통하여 상기 기판층까지 형성되는 것일 수 있다.According to an embodiment of the present invention, the groove may be formed through the mask layer and the n-type semiconductor layer to the substrate layer.
본 발명의 일 실시예에 따라, 상기 개구 패턴은, 원형, 라인형 또는 다각형 형상으로 이루어진 군에서 선택된 하나 이상을 포함하고, 상기 개구 패턴은, 형상, 깊이 및 중심 간의 간격 중 하나 이상이 서로 다른 복수 개의 구분되는 영역을 포함하는 것이고, 상기 개구 패턴의 구분되는 영역에 따라, 상기 발광 구조체층의 복수 개의 구분되는 영역들이 생성되는 것일 수 있다.According to an embodiment of the present invention, the opening pattern includes at least one selected from the group consisting of circular, line, or polygonal shapes, and the opening pattern is different in at least one of shape, depth, and interval between centers. It may include a plurality of distinct regions, and a plurality of distinct regions of the light emitting structure layer may be generated according to the distinct regions of the opening pattern.
본 발명의 일 실시예에 따라, 상기 홈은, 상기 마스크층 및 상기 n-형 반도체층을 관통하여 상기 기판층까지 형성되는 것일 수 있다.According to an embodiment of the present invention, the groove may be formed through the mask layer and the n-type semiconductor layer to the substrate layer.
본 발명의 일 실시예에 따라, 상기 발광 구조체층의 복수 개의 구분되는 영역들의 발광 구조체들은 동시에 형성되는 것일 수 있다.According to an embodiment of the present invention, the light emitting structures of a plurality of distinct regions of the light emitting structure layer may be formed simultaneously.
본 발명의 일 실시예에 따라, 상기 발광 구조체층은, In 및 Ga을 포함하는 활성층이 상부에 형성된 것이고, 상기 발광 구조체층을 형성하는 단계는, 600 ℃ 내지 1100 ℃ 및 50 torr 내지 500 torr에서 발광 구조체를 형성시키는 것일 수 있다.According to an embodiment of the present invention, the light emitting structure layer, the active layer containing In and Ga is formed on the top, the step of forming the light emitting structure layer, 600 ℃ to 1100 ℃ and 50 torr to 500 torr It may be to form a light emitting structure.
본 발명의 일 실시예에 따라, 상기 개구 패턴은, 50 nm 내지 50 ㎛의 직경을 갖고, 상기 개구 패턴의 각각의 개구 간의 중심 간의 간격이 50 nm 내지 30 ㎛ 인 것일 수 있다.According to an embodiment of the present invention, the opening pattern may have a diameter of 50 nm to 50 μm, and an interval between centers between respective openings of the opening pattern may be 50 nm to 30 μm.
본 발명은, 패시브 매트릭스 방식으로 컬러 디스플레이 구현이 가능하고, 제조공정 및 비용을 획기적으로 줄 수 있는, 패시브 매트릭스 구동 방식의 마이크로 LED 소자를 제공할 수 있다.The present invention can provide a passive matrix-driven micro LED device capable of realizing a color display and capable of dramatically reducing the manufacturing process and cost.
본 발명은, 본 발명에 의한 마이크로 LED 소자를 이용하여 상용화 가능한 고품질 및 경제적인 비용의 풀 컬러 디스플레이 소자를 제공할 수 있다. The present invention can provide a full color display device of high quality and economical cost, which is commercially available using the micro LED device according to the present invention.
본 발명은, 서브 픽셀로 단위로 구역화되고, 다양한 크기 및 간격을 조절하여 단일 기판 상에 3차원 구조의 적색, 녹색 및 청색 발광 구조체를 한 번에 형성하고, 일련의 공정을 통하여 3차원 구조의 적색, 녹색, 청색 발광원에 대해 패시브 매트릭스 방식의 디스플레이 구현을 실현시킬 수 있는, 패시브 매트릭스 구동 방식의 마이크로 LED 소자의 제조방법을 제공할 수 있다.The present invention is subdivided into units of sub-pixels, and various sizes and spacings are adjusted to form three-dimensional red, green, and blue light-emitting structures on a single substrate at a time, and through a series of processes, the three-dimensional structure It is possible to provide a method of manufacturing a passive matrix-driven micro LED device capable of realizing a passive matrix-type display for red, green, and blue light-emitting sources.
도 1은, 본 발명의 일 실시예에 따른, 본 발명에 의한 패시브 매트릭스 구동 방식의 마이크로 LED 소자의 단면을 예시적으로 나타낸 것이다.
도 2는, 본 발명의 일 실시예에 따른, 본 발명에 의한 패시브 매트릭스 구동 방식의 마이크로 LED 소자의 구성의 일 예를 나타낸 것으로, 마이크로 LED 소자의 a) 단면도 및 (b) 상면도이다.
도 3은, 본 발명의 일 실시예에 따른, 본 발명에 의한 발광 구조체의 발광 파장을 예시적으로 나타낸 것이다.
도 4는, 본 발명의 일 실시예에 따른, 본 발명에 의한 발광 구조체층의 구분되는 영역들을 예시적으로 나타낸 것이다.
도 5는, 본 발명의 일 실시예에 따른 본 발명에 의한 구분되는 영역들의 발광 구조체를 예시적으로 나타낸 것이다.
도 6 은, 본 발명의 일 실시예에 따른, 본 발명에 의한 마이크로 LED 소자의 구분되는 영역들의 배열을 예시적으로 나타낸 것이다.
도 7a 내지 도 11은, 본 발명의 일 실시예에 따른, 본 발명에 의한 마이크로 LED 소자의 제조방법의 공정을 예시적으로 나타낸 것이다.
도 12는, 본 발명의 일 실시예에 따른, 본 발명에 의한 개구 패턴의 크기에 따라 성장된 발광 구조체를 예시적으로 나타낸 것이다.
도 13은, 본 발명의 일 실시예에 따른, 본 발명에 의한 개구 패턴의 크기 및 형태에 따라 성장된 발광 구조체의 다양한 형태를 예시적으로 나타낸 것이다.
도 14a는, 본 발명의 일 실시예에 따른, 본 발명에 의한 개구 패턴의 크기 및 중심 간의 간격에 따라 성장된 발광 구조체의 SEM 이미지를 나타낸 것이다.
도 14b는, 본 발명의 일 실시예에 따른, 본 발명에 의한 개구 패턴의 크기 및 중심 간의 간격에 따라 성장된 발광 구조체의 SEM 이미지 및 발광 특성을 나타낸 것이다.
도 15는, 본 발명의 일 실시예에 따른, 본 발명에 의한 개구 패턴의 크기 및 중심 간의 간격에 따라 원소의 이동 거리(migration length) 조절을 예식적으로 나타낸 것이다. 1 is a diagram illustrating a cross-section of a micro LED device of a passive matrix driving method according to the present invention according to an embodiment of the present invention.
2 shows an example of the configuration of a passive matrix driving method micro LED device according to an embodiment of the present invention, and is a) cross-sectional view and (b) top view of the micro LED device.
Figure 3, according to an embodiment of the present invention, illustratively shows the emission wavelength of the light emitting structure according to the present invention.
Figure 4, according to an embodiment of the present invention, illustratively shows the divided regions of the light emitting structure layer according to the present invention.
5 exemplarily shows a light emitting structure of divided regions according to the present invention according to an embodiment of the present invention.
6 exemplarily shows the arrangement of the divided regions of the micro LED device according to the present invention, according to an embodiment of the present invention.
7A to 11 illustrate exemplary processes of a method for manufacturing a micro LED device according to the present invention, according to an embodiment of the present invention.
12 is a view showing an exemplary light emitting structure grown according to the size of an opening pattern according to the present invention according to an embodiment of the present invention.
13 exemplarily shows various forms of a light emitting structure grown according to the size and shape of an opening pattern according to the present invention, according to an embodiment of the present invention.
14A shows an SEM image of a light emitting structure grown according to the size and spacing between centers of an opening pattern according to an embodiment of the present invention.
14B shows SEM images and light emission characteristics of a light emitting structure grown according to an interval between a size and a center of an opening pattern according to the present invention, according to an embodiment of the present invention.
Figure 15, according to an embodiment of the present invention, according to the size of the opening pattern according to the present invention and the distance between the centers of the elements in the distance (migration length) is shown by way of control.
이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 그러나, 실시예들에는 다양한 변경이 가해질 수 있어서 특허출원의 권리 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 실시예들에 대한 모든 변경, 균등물 내지 대체물이 권리 범위에 포함되는 것으로 이해되어야 한다.Hereinafter, embodiments will be described in detail with reference to the accompanying drawings. However, various changes may be made to the embodiments, and the scope of the patent application right is not limited or limited by these embodiments. It should be understood that all modifications, equivalents, or substitutes for the embodiments are included in the scope of rights.
실시예에서 사용한 용어는 단지 설명을 목적으로 사용된 것으로, 한정하려는 의도로 해석되어서는 안된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in the examples are used for illustrative purposes only and should not be construed as limiting. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this specification, the terms "include" or "have" are intended to indicate the presence of features, numbers, steps, actions, components, parts or combinations thereof described herein, one or more other features. It should be understood that the existence or addition possibilities of fields or numbers, steps, operations, components, parts or combinations thereof are not excluded in advance.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by a person skilled in the art to which the embodiment belongs. Terms, such as those defined in a commonly used dictionary, should be interpreted as having meanings consistent with meanings in the context of related technologies, and should not be interpreted as ideal or excessively formal meanings unless explicitly defined in the present application. Does not.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.In addition, in the description with reference to the accompanying drawings, the same reference numerals are assigned to the same components regardless of reference numerals, and redundant descriptions thereof will be omitted. In describing the embodiments, when it is determined that detailed descriptions of related known technologies may unnecessarily obscure the subject matter of the embodiments, detailed descriptions thereof will be omitted.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with limited drawings, those skilled in the art can apply various technical modifications and variations based on the above. For example, even if the described techniques are performed in a different order than the described method, and / or the described components are combined or combined in a different form from the described method, or replaced or replaced by another component or equivalent Appropriate results can be achieved.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.
본 발명은, 패시브 매트릭스 구동 방식의 마이크로 LED 소자에 관한 것으로, 본 발명의 일 실시예에 따라, 각각 서로 다른 파장의 빛을 발하는 발광 구조체를 하나 이상 포함하는 복수 개의 구분되는 영역을 단일 기판 상에 형성된 3차원 발광 구조체를 포함하고, 상기 3차원 발광 구조체를 포함하는 복수 개의 구분되는 영역들을 패시브 매트릭스로 구현할 수 있다. The present invention relates to a passive matrix driving type micro LED device, and according to an embodiment of the present invention, a plurality of distinct regions each including one or more light emitting structures emitting light of different wavelengths on a single substrate The formed 3D light emitting structure may be formed, and a plurality of distinct areas including the 3D light emitting structure may be implemented as a passive matrix.
본 발명의 일 실시예에 따르는 패시브 매트릭스 구동 방식의 마이크로 LED기판; 소자는, 기판; 상기 기판상에 형성되는 n-형 반도체층; 상기 n-형 반도체층과 연결 형성되는 발광 구조체층; 상기 n-형 반도체층의 적어도 일부의 영역과 전기적으로 연결되는 n-형 전극층; 상기 발광 구조체층 상에 형성되는 p-형 반도체층; 및 상기 p-형 반도체층의 일부와 연결 형성되는 p-형 전극층; 을 포함하고, 상기 발광 구조체층은, 각각 서로 다른 파장의 빛을 발하는 발광 구조체를 하나 이상 포함하는 복수 개의 구분되는 영역들을 포함하고 상기 복수 개의 구분되는 영역들은 반복적으로 배열되어 행과 열을 이루는 매트릭스(matrix)구조를 형성하고, 서로 간의 전기적 단절의 형성이 가능한 것인, 패시브 매트릭스 구동 방식의 마이크로 LED 소자에 관한 것이다. A passive matrix driven micro LED substrate according to an embodiment of the present invention; The device includes a substrate; An n-type semiconductor layer formed on the substrate; A light emitting structure layer formed in connection with the n-type semiconductor layer; An n-type electrode layer electrically connected to at least a portion of the n-type semiconductor layer; A p-type semiconductor layer formed on the light emitting structure layer; And a p-type electrode layer formed in connection with a part of the p-type semiconductor layer. The light emitting structure layer includes a plurality of distinct regions each including one or more light emitting structures emitting light of different wavelengths, and the plurality of distinct regions are repeatedly arranged to form a row and column matrix. It relates to a passive matrix-driven micro LED device that forms a (matrix) structure and is capable of forming electrical disconnections between each other.
본 발명의 일 실시예에 따라, 패시브 매트릭스 구동 방식의 마이크로 LED 소자는, 도 1을 참조하여 설명하며, 도 1은 본 발명의 일 실시예에 따른, 본 발명에 의한 패시브 매트릭스 구동 방식의 마이크로 LED 소자의 단면을 예시적으로 나타낸 것으로, 도 1에서 상기 소자(100)는, 기판(110); n-형 반도체층(120); 발광 구조체층(140); p-형 전극층(150); 및 n-형 전극층(160);을 포함할 수 있다.According to an embodiment of the present invention, a passive matrix driving type micro LED device will be described with reference to FIG. 1, and FIG. 1 is a passive matrix driving type micro LED according to the present invention, according to an embodiment of the present invention. Illustratively showing the cross-section of the device, the
보다 구체적으로, 도 2를 참조하여 설명하며, 도 2는, 본 발명의 일 실시예에 따른, 본 발명에 의한 패시브 매트릭스 구동 방식의 마이크로 LED 소자의 구성의 일 예를 나타낸 것으로, (a) 단면도 및 (b) 상면도를 나타낸 것이다. More specifically, it will be described with reference to Figure 2, Figure 2, according to an embodiment of the present invention, showing an example of the configuration of a passive matrix driving method micro LED device according to the present invention, (a) cross-sectional view And (b) a top view.
도 2에서 기판(110)은, 마이크로 LED 소자에 적용 가능하고, 마이크로 LED 소자의 적용 분야에 따라 적절하게 선택될 수 있으며, 예를 들어, 사파이어(Al2O3), Si, SiC, GaN 및 AlN으로 이루어진 군에서 선택된 하나 이상을 포함하고, 단일 또는 동일하거나 또는 상이한 성분으로 이루어진 복수층을 포함할 수 있다. 예를 들어, 기판(110)은, 사파이어 투명기판(110a) 및 도핑되지 않은 GaN의 절연체층(110b)을 포함할 수 있다. In FIG. 2, the
n-형 반도체 기판층(120)은, 기판(110) 상에 형성되고, n-형 질화갈륨 반도체를 포함할 수 있다. 예를 들어, n-형 질화갈륨 반도체는, GaN, GaNP, GaNAs, GaNSb, AlGaN, InGaN, BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs, 및 GaInNSb으로 이루어진 군에서 선택된 하나 이상을 포함할 수 있다. n-형 반도체 기판층(120)은, n-형 불순물 원소가 더 포함될 수 있고, 예를 들어, 상기 n-형 불순물은 N, P, As, Ge, Si, Cu, Ag, Au, Sb, Bi 등일 수 있다. The n-type
n-형 반도체 기판층(120)은, 1 ㎛ 내지 10 ㎛ 두께로 형성될 수 있고, 일 예에 따르면 2 ㎛ 내지 4 ㎛ 일 수 있다. n-형 반도체 기판층(120)의 두께가 1 ㎛ 보다 얇으면 마이크로 LED 소자의 품질이 충분히 좋지 않을 수 있고, 10 ㎛ 보다 두꺼우면 반도체 기판층의 균열이 일어날 수 있다.The n-type
n-형 반도체 기판층(120)은, 소면적 또는 대면적일 수 있고, 예를 들어, 2 인치 이상; 5 인치 이상; 또는 12 인치 이상의 대면적일 수 있다. The n-type
발광 구조체층(140)은, 상기 n-형 반도체층(120)과 연결되고, 단일 또는 다양한 파장대의 빛을 방출하는 발광 구조체(141)를 포함할 수 있다. The light emitting
이 때, 상기 발광 구조체의 성장하는 각도는 n-형 반도체의 성분에 따라서 결정되게 된다. 다양한 각도로 성장할 수 있는 것은 아니며, 일정한 각도로 동일하게 성장하면서 개구의 크기에 따라서 단면 형태가 뾰족하게도 되고 사다리꼴 형태도 되며 육각 기둥 형태도 될 수 있다. At this time, the growth angle of the light emitting structure is determined according to the components of the n-type semiconductor. It is not possible to grow at various angles, and the cross-sectional shape may be sharp, trapezoidal, or hexagonal, depending on the size of the opening while growing equally at a constant angle.
발광 구조체층(140)은, 동일하거나 또는 상이한 복수 개의 발광 구조체(141)를 포함할 수 있다. 복수 개의 발광 구조체(141)는, 구조체 형태, 크기(예를 들어, 높이, 부피, 단면적, 직경, 길이, 밑면 길이, 등), 성분, 배열 방식(예를 들어, 중심 간의 간격, 배열 형태, 밀도), 성분, 성장 방식, 결정 구조 등이 상이할 수 있고, 이러한 인자 중 적어도 하나를 변화시켜 발광 구조체(141)의 발광 파장을 조절할 수 있다.The light emitting
도 3을 참조하면, 도 3은, 본 발명의 일 실시예에 따른, 본 발명에 의한 발광 구조체의 발광 파장을 예시적으로 나타낸 것으로, 도 3에서 발광 구조체(141)는, n-형 반도체층(120) 상에서 성장된 3차원 구조체(141a) 및 3차원 구조체(141a) 상의 적어도 일부분에 형성된 활성층(141b)을 포함할 수 있다.Referring to Figure 3, Figure 3, according to an embodiment of the present invention, illustratively showing the emission wavelength of the light-emitting structure according to the present invention, the light-emitting
3차원 구조체(141a)는, n-형 반도체 기판(120)과 동일한 n-형 반도체를 포함하고, 3차원 구조체(141a)는, n-형 반도체 기판(120) 상에서 식각 또는 성장을 통해 형성된 것일 수 있다. 3차원 구조체(141a)는, 원뿔; 다각형뿔; 원기둥; 다각형 기둥; 원형의 링; 다각형의 링; 반구; 평평한 상부를 갖도록 끝이 잘린 형태의 원뿔, 다각형뿔, 원형의 링 및 다각형의 링 형태; 실리던 형태의 중공 함몰부를 포함하는 원뿔, 다각형뿔 및 다각형 기둥; 및 라인(line) 형태의 기둥; 의 구조체들로 이루어진 군에서 선택된 하나 이상을 포함할 수 있다. The three-
활성층(141b)은, 발광 물질을 포함하고, 단일 또는 복수층으로 형성될 수 있다. 활성층(141b)은, 활성층(141b)의 두께, 성장률, 구성성분의 농도비 및 마이그레이션, 층수 등을 조절하여 발광하는 빛의 파장을 조절할 수 있다. 보다 구체적으로, 활성층(141b)은, 발광하는 빛의 파장을 조절하기 위해서, 3차원 구조체(141a)의 면에 따라, 예를 들어, 옆면(또는, 빗면), 윗면 등에 따라 활성층의 두께, 성장률, 구성성분의 농도비 및 마이그레이션 및 층수로 이루어진 군에서 선택된 하나 이상을 변화시켜 발광하는 빛의 파장을 조절할 수 있다. The
도 3을 참조하면, 도 3의 (a)는 발광 구조체(141)의 면에 따라 발광 파장(R1 및 R2)이 상이하고, 예를 들어, 끝이 잘린 육각 피라미드 구조체의 윗면에서 녹색이 발광(R1)하고, 육각 피라미드 구조체의 옆면에서 청색(R2)이 발광할 수 있다. 또한, 도 3의 (b)는 구조체의 높이에 따라 발광하는 빛의 파장이 상이하고, 끝이 잘린 육각 피라미드 구조체의 높이 따라 윗면은 녹색(R1) 또는 적색(R3)을 발광할 수 있다.Referring to FIG. 3, in FIG. 3 (a), the emission wavelengths R 1 and R 2 are different depending on the surface of the
활성층(141b)은, 발광하는 빛의 파장을 조절하기 위해서, 3차원 구조체(141a) 상에 활성층의 성장 온도에 따라 성장율을 변화시킬 수 있다. 상기 복수층의 활성층(141b)에서 각층은, 서로 동일하거나 또는 상이한 성장율의 활성층을 포함할 수 있다.The
활성층(141b)은, 발광하는 빛의 파장을 조절하기 위해서, 3차원 구조체(141a) 상에 활성층의 성장 시 활성층 내의 In-마이그레이션(migration) 정도를 조절할 수 있다. 상기 In-마이그레이션(migration) 정도는 3차원 구조체(141a)의 면에 따라, 즉, 옆면(또는, 빗면), 윗면 등에 따라 변화되어 발광하는 빛의 파장을 조절할 수 있다. 또는, In-마이그레이션(migration) 정도는 3차원 구조체(141a)의 크기, 부피 등에 따라 변화되어 발광하는 빛의 파장을 조절할 수 있다. 또는, In-마이그레이션(migration) 정도는 3차원 구조체(141a)의 배열 간격과 크기 및 중심 간의 간격에 따라 변화되어 발광하는 빛의 파장을 조절할 수 있다. 또는, In-마이그레이션(migration) 정도는 활성층의 성장 시 공정 조건에 따라 변화되어 발광하는 빛의 파장을 조절할 수 있다. 이는 제조방법에서 보다 구체적으로 설명한다. 상기 복수층의 활성층(141b)에서 각층은, 서로 동일하거나 또는 상이한 In-마이그레이션(migration) 정도의 활성층을 포함할 수 있다. The
활성층(141b)은, 발광하는 빛의 파장을 조절하기 위해서, 3차원 구조체(141a) 상에 활성층의 성장 시 활성층 내의 Ga 대비 In의 평균 농도비를 조절할 수 있다. 상기 복수층의 활성층(141b)에서 각층은, 서로 동일하거나 또는 상이한 활성층 내의 Ga 대비 In의 평균 농도비의 활성층을 포함할 수 있다. The
활성층(141b)은, BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs, 및 GaInNSb으로 이루어진 군에서 선택된 하나 이상을 포함하고, 바람직하게는 InGaN일 수 있다. The
활성층(141b)은, 복수 층으로 형성될 경우 초격자층(super lattice layer)을 더 포함할 수 있으며, 초격자층(super lattice layer)의 삽입에 의해서 장파장 발광을 유도할 수 있다. 상기 초격자층은, 단일 또는 복수층을 형성되고, 양자우물층을 포함할 수 있다. The
발광 구조체(141)는, 랜덤하게 또는 규칙적으로 배열될 수 있다. 발광 구조체(141)는, 원; 타원; 다각형; 중심점이 있는 원, 타원, 및 다각형; 및 라인;으로 이루어진 군에서 선택된 하나 이상의 패턴으로 배열될 수 있다. 상기 중심점이 있는 원, 타원 및 다각형은 하나의 중심점을 단일 또는 복수 개의 원, 타원 또는 다각형으로 둘러싸인 형상일 수 있다. The
발광 구조체(141)는, 50 nm 내지 30 ㎛ 직경(또는, 밑면 길이) 및/또는 50 nm 내지 10 ㎛ 높이(또는, 길이)를 가질 수 있다. 발광 구조체(141)는, 높이가 높을수록 더 장파장의 빛을 발광할 수 있다. The
발광 구조체(141)는, 10 nm 내지 50 ㎛의 중심 간의 간격을 가지도록 배열될 수 있다. 이때, 상기 발광 구조체의 중심 간의 간격은 마스크층에 형성되는 중심 간의 간격 간의 간격에 대응되는 수준인 것일 수 있다. 발광 구조체(141)는, 구조체의 간격이 클수록 더 장파장의 빛을 발광할 수 있다.The
발광 구조체층(140)은, 복수 개의 영역으로 구획화되어 발광구조체(141)가 배열될 수 있다. 즉, 각각 서로 다른 파장의 빛을 발하는 발광 구조체(141)를 하나 이상 포함하는 복수 개의 구분되는 영역들을 포함하고, 상기 복수 개의 구분되는 영역들은 반복적으로 배열되어 행과 열을 이루는 매트릭스(matrix)구조를 형성하고, 서로 간의 전기적 단절의 형성이 가능한 것일 수 있다. The light emitting
상기 복수 개의 구분되는 영역들은 픽셀 단위로 구역화되고 영역들 별로 구동이 제어될 수 있으며 영역 별로 발광 파장이 조절될 수 있다. 즉, 발광 구조체(141)은, 단일 또는 복수 개의 발광 영역을 형성하도록 배열될 수 있으며, 발광하는 빛의 파장에 따라 발광 구조체층(140)을 구획화될 수 있다. 예를 들어, 상기 매트릭스 구조 내에 적어도 셋 이상의 상기 구분되는 영역들을 포함할 수 있으며, 적색 빛을 발하는 제1 영역(R), 녹색 빛을 발하는 제2 영역(G) 및 청색의 빛을 발하는 제3 영역(B)을 포함하는 적어도 셋 이상의 구분되는 영역을 형성할 수 있다. The plurality of divided regions may be zoned in units of pixels, driving may be controlled for each region, and emission wavelength may be adjusted for each region. That is, the
상기 복수 개의 구분되는 영역들은 각각 발광 구조체(141)의 형태, 크기(높이, 부피, 단면적, 직경, 길이, 밑면 길이 등), 중심 간의 간격(예를 들어, 발광 구조체 각각의 중심 간의 간격), 배열 형태, 밀도(예를 들어, 상기 구분되는 영역들의 면적 대비 발광 구조체(141)의 부피비), 성분, 성장 방식, 결정 구조 및 활성층의 구성 (활성층의 두께, In-마이그레이션, Ga 대비 In의 평균 농도 등)중 적어도 하나가 상이할 수 있다. Each of the plurality of divided regions may have a shape, size (height, volume, cross-sectional area, diameter, length, bottom length, etc.) of the
도 4를 참조하면, 도 4는, 본 발명의 일 실시예에 따른, 본 발명에 의한 발광 구조체층의 구분되는 영역들을 예시적으로 나타낸 것으로, 도 4에서 상기 구분되는 영역들은 각각 발광 구조체 각각의 중심 간의 간격 및/또는 구분되는 영역의 면적 대비 발광 구조체의 부피비는 상이할 수 있으며, 상기 제1 영역 내지 제3 영역의 발광 구조체 각각의 중심 간의 간격은 제1 영역 > 제2 영역 > 제3 영역 순일 수 있으며, 상기 제1 영역 내지 제3 영역 각각의 면적 대비 발광 구조체의 부피비는, 제1 영역 > 제2 영역 > 제3 영역 순일 수 있다. 즉, 상기 간격이 널고, 밀도가 높을수록 더 장파장의 빛을 발광할 수 있다. Referring to Figure 4, Figure 4, according to an embodiment of the present invention, illustratively showing the divided regions of the light emitting structure layer according to the present invention, in Figure 4, the divided regions are each of the light emitting structure The space between the centers and / or the volume ratio of the light emitting structures to the area of the divided areas may be different, and the space between the centers of the light emitting structures of the first to third areas may be a first area> a second area> a third area. The volume ratio of the light emitting structure to the area of each of the first to third regions may be in the order of first region> second region> third region. That is, the longer the gap and the higher the density, the longer the wavelength of light can be emitted.
상기 복수 개의 구분되는 영역들 각각의 발광 구조체들은 높이 또는 단면적 중 하나 이상이 서로 상이한 것이고, 상기 발광 구조체층의 구분되는 영역들은, 상기 발광 구조체의 높이 또는 단면적이 더 작을 수록 더 장파장의 빛을 발할 수 있다. The light emitting structures of each of the plurality of divided areas have different heights or cross-sectional areas, and the divided areas of the light emitting structure layer emit light having a longer wavelength as the height or cross section of the light emitting structure is smaller. Can be.
상기 복수 개의 구분되는 영역들은, 발광 파장을 조절하기 위해서, 각각 동일하거나 또는 상이한 발광 구조체(141)를 포함할 수 있다. 도 4를 참조하면, 도 4는, 본 발명의 일 실시예에 따른 본 발명에 의한 구분되는 영역들의 발광 구조체를 예시적으로 나타낸 것으로, 도 4의 (a)에서 적색 빛을 발하는 제1 영역(R)은, 육각 기둥 구조체, 녹색 빛을 발하는 제2 영역(G)은, 끝이 잘린 형태의 육각 피라미드 구조체 및 청색의 빛을 발하는 제3 영역(B)은, 피라미드 구조체를 포함할 수 있다. 또는, 도 4의 (b)에서, 적색 빛을 발하는 제1 영역(R)은, 실린더 끝이 잘린 형태의 육각 피라미드 구조체, 녹색 빛을 발하는 제2 영역(G)은, 끝이 잘린 형태의 육각 피라미드 구조체 및 청색의 빛을 발하는 제3 영역(B)은, 육각 피라미드 구조체를 포함할 수 있다. 상기 끝이 잘린 형태의 육각 피라미드 구조체, 육각 피라미드 구조체 및 육각 기둥 구조체의 높이는 동일하거나 또는 상이할 수 있다. The plurality of divided regions may include the same or different
또는, 적색 빛을 발하는 제1 영역(R), 녹색 빛을 발하는 제2 영역(G) 및 청색의 빛을 발하는 제3 영역(B)은, 육각 피라미드 구조체, 육각 기둥 구조체 또는 끝이 잘린 형태의 육각 피라미드 구조체를 포함하고, 청색의 빛을 발하는 제3 영역(B)은, 육각 피라미드 구조체 또는 육각 기둥 구조체의 옆면의 발광 파장을 이용하고, 녹색 빛을 발하는 제2 영역(G) 및 적색 빛을 발하는 제1 영역(R)은, 끝이 잘린 형태의 육각 피라미드 구조체의 옆면, 윗면 또는 이 둘의 발광 파장을 이용할 수 있다. 즉, 녹색 빛을 발하는 제2 영역(G) 및 적색 빛을 발하는 제1 영역(R)은, 끝이 잘린 육각 피라미드의 윗면의 높이에 따라 결정되고, 윗면의 높이가 높을수록 장파장의 빛을 발할 수 있다. Alternatively, the first region R emitting red light, the second region G emitting green light, and the third region B emitting blue light have a hexagonal pyramidal structure, a hexagonal columnar structure, or a truncated shape. The third region (B) that includes a hexagonal pyramid structure and emits blue light uses a light emission wavelength of the side surface of the hexagonal pyramid structure or hexagonal columnar structure and emits green light and a second area (G) that emits green light and red light. The
상기 복수 개의 구분되는 영역들은, 각각 동일하거나 또는 상이한 활성층(141b)을 포함할 수 있으며, 상기 구분되는 영역들은 각각 활성층 내의 In-마이그레이션(migration) 정도가 상이할 수 있고, 상기 제1 영역 내지 제3 영역의 발광 구조체 상의 상기 활성층 내의 In-마이그레이션(migration) 정도는, 제1 영역 > 제2 영역 > 제3 영역 순일 수 있다. The plurality of divided regions may each include the same or different
상기 복수 개의 구분되는 영역들은, 상기 발광 구조체 간의 중심 간의 간격, 밀도 중 하나 이상이 서로 상이하여 상기 활성층 내의 In-마이그레이션(migration) 정도가 상이하게 형성될 수 있다. The plurality of divided regions may have different in-migration levels in the active layer because at least one of a distance and a density between centers between the light-emitting structures are different from each other.
상기 복수 개의 구분되는 영역들은 각각 상기 활성층 내의 Ga 대비 In의 평균 농도가 서로 상이할 수 있고, 상기 제1 영역 내지 제3 영역의 발광 구조체 상의 상기 활성층 내의 Ga 대비 In의 평균 농도의 비는 제1 영역 > 제2 영역 > 제3 영역 순일 수 있다. 또는, 상기 구분되는 영역들은 각각 상기 활성층의 두께가 상이할 수 있다. Each of the plurality of divided regions may have a different average concentration of In compared to Ga in the active layer, and a ratio of the average concentration of In compared to Ga in the active layer on the light emitting structures of the first to third regions is first. Region> second region> third region. Alternatively, each of the divided regions may have a different thickness of the active layer.
상기 복수 개의 구분되는 영역들은, 일정한 주기 패턴을 가지도록 규칙적 또는 랜덤하게 상기 매트릭스 구조에 배열될 수 있으며, 도 6을 참조하면, 도 6 본 발명의 일 실시예에 따른, 본 발명에 의한 마이크로 LED 수조의 구분되는 영역들의 배열을 예시적으로 나타낸 것으로, 도 6에서 X 방향(행 방향)으로 구분되는 영역들(S1, S2, S3,... Sn) 및 Y 방향(열 방향)으로 구분되는 영역들(S1', S1'', S2', S2''...Snm)이 배열되고, Sn 및 Snm는, 각각, 적색, 녹색 또는 청색 발광 영역이고, 상기 발광 영역은, 내부의 발광 구조체의 중심 간의 간격이 동일하거나 상이한 간격으로 배열될 수 있다. 상기 구분되는 영역들의 중심 간의 간격(b)은, 5 ㎛ 내지 50 ㎛일 수 있다. 또한, X 방향 및 Y 방향으로 배열된 발광 영역은, 도 4에서 나타낸 바와 같이, 동일하거나 또는 상이한 발광 구조체를 포함하고, 상기 발광 구조체는, 원하는 발광 영역의 배열에 따라 발광 파장이 조절될 수 있다. 예를 들어, 상기 복수 개의 발광 영역은, 적색, 녹색 및 청색 발광 영역을 서브픽셀로 포함하는 픽셀 단위를 형성할 수 있으며, 이는 디스플레이에서 요구하는 색상의 광원을 서브픽셀 단위로 제공할 수 있고, 컬러 또는 풀 컬러 마이크로 디스플레이를 구현할 수 있다. The plurality of divided regions may be regularly or randomly arranged in the matrix structure to have a constant periodic pattern. Referring to FIG. 6, according to an embodiment of the invention of FIG. 6, the micro LED according to the present invention The arrangement of the divided regions of the tank is exemplarily illustrated, and in FIG. 6, the regions (S1, S2, S3, ... Sn) divided in the X direction (row direction) and the Y direction (column direction) are separated. The regions S1 ', S1'',S2', S2 '' ... Sn m are arranged, Sn and Sn m are Each is a red, green, or blue light-emitting region, and the light-emitting regions may be arranged at the same or different intervals between centers of the light-emitting structures inside. The interval (b) between the centers of the divided regions may be 5 μm to 50 μm. In addition, the light emitting regions arranged in the X direction and the Y direction, as shown in FIG. 4, include the same or different light emitting structures, and the light emitting wavelengths of the light emitting structures may be adjusted according to an arrangement of desired light emitting regions. . For example, the plurality of light emitting areas may form a pixel unit including red, green, and blue light emitting areas as subpixels, which can provide a light source of a color required by a display in subpixel units, A color or full color micro display can be implemented.
상기 복수 개의 구분되는 영역들은, 원(또는, 도트), 다각형(예를 들어, 삼각형, 정사각형, 직사각형, 육각형) 또는 이 둘의 형태의 발광 구조체를 하나 이상 포함할 수 있고, 상기 구분되는 영역들의 직경(a)이 5 ㎛ 이상; 10 ㎛ 이상 또는 15 ㎛ 이상일 수 있다. The plurality of distinct regions may include one or more light emitting structures of a circle (or dot), a polygon (eg, a triangle, a square, a rectangle, and a hexagon), or both types of the divided regions. The diameter (a) is 5 µm or more; It may be 10 μm or more or 15 μm or more.
상기 복수 개의 구분되는 영역들은, 서로 간의 전기적 단절의 형성이 가능하며, 상기 복수 개의 구분되는 영역들 간의 전기적 절연을 위해서 전류 차단층(passivation layer)을 더 포함할 수 있다. 전류 차단층(passivation layer, P)은, 상기 복수 개의 구분되는 영역들의 행 간에 형성되고 전류주입 영역을 구분하여, 상기 구분되는 영역들의 행 간의 전기적 절연을 형성할 수 있다. The plurality of distinct regions may form an electrical disconnection between each other, and may further include a current passivation layer for electrical isolation between the plurality of distinct regions. A current passivation layer (P) may be formed between the rows of the plurality of distinct regions and may divide the current injection region to form electrical insulation between the rows of the divided regions.
전류 차단층(passivation layer, P)은, 마스크층(130) 및 n-형 반도체층(120)을 수직으로 관통하여 기판(110)의 적어도 일 부분까지 연장되어 형성될 수 있다. The current blocking layer (P) may be formed to extend vertically through the
전류 차단층(passivation layer, P)은, 식각 공정에 의해 노출된 n-형 반도체층(120)과 투명전극과 접촉되는 것을 방지하기 위해서, Al203, TiO2, TiN, SiCx, Si0x, SixNy, SiOxNy 및 HSQ(Hydrogen silsesquioxane)으로 이루어진 군에서 선택된 하나 이상을 포함하는 절연성 물질로 증착될 수 있다. In order to prevent the current blocking layer (P) from contacting the n-
본 발명의 일 실시예에 따라, 상기 발광 구조체(141) 상에 p-형 반도체층(142)이 더 형성될 수 있다. p-형 반도체층(142)은, p-형 질화갈륨 반도체를 포함할 수 있다. 예를 들어, p-형 질화갈륨 반도체는, GaN, GaNP, GaNAs, GaNSb, AlGaN, InGaN, BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs, 및 GaInNSb으로 이루어진 군에서 선택된 하나 이상을 포함하고, 바람직하게는 AlGaN electron blocking layer를 포함하는 p-형 GaN이다. 또한, p-형 불순물 원소가 더 포함될 수 있고, 상기 p-형 불순물은 Mg, B, In, Ga, Al, Tl 등일 수 있다. According to an embodiment of the present invention, a p-type semiconductor layer 142 may be further formed on the
p-형 반도체층(142)의 두께는, 100 nm 내지 5 ㎛ 인 것일 수 있다. 이 때, 상기 p-형 반도체층의 두께가 수십 nm 수준으로 얇게 형성될 경우, 하부의 발광 구조체의 올록볼록한 단면 형상이 그대로 드러나는 p-형 반도체층이 형성될 수 있다. 다른 일 예로, p-형 반도체층의 두께가 수 ㎛ 수준으로 두껍게 형성될 경우, 하부의 발광 구조체의 단면 형상은 모두 p-형 반도체층에 파묻히게 되고, 평평한 상면을 가지는 p-형 반도체층이 형성될 수 있다.The thickness of the p-type semiconductor layer 142 may be 100 nm to 5 μm. At this time, when the thickness of the p-type semiconductor layer is formed to be thin at a level of several tens of nm, a p-type semiconductor layer in which the convex cross-sectional shape of the lower light emitting structure is revealed can be formed. As another example, when the thickness of the p-type semiconductor layer is formed to a thickness of several μm, the cross-sectional shape of the lower light emitting structure is all buried in the p-type semiconductor layer, and the p-type semiconductor layer having a flat top surface Can be formed.
p-형 전극층(150) 및 n-형 전극층(160)은, 마이크로 LED 소자의 구동을 위한 것으로, p-형 전극층(150) 및 n-형 전극층(160)은, 마이크로 LED 소자에서 상기 구분되는 영역들 각각은 전극과 개별적으로 연결되어 패시브 매트릭스 구동 방식으로 구동하고, 개별적으로 발광 제어가 가능할 수 있다. The p-
도 2를 참조하면, p-형 전극층(150)은, 상기 복수 개의 구분되는 영역들의 열마다 하나씩 구비되고, n-형 전극층(160)은 상기 복수 개의 구분되는 영역들의 행마다 하나씩 구비될 수 있다. Referring to FIG. 2, the p-
p-형 전극층(150)은, 발광 구조체층(140), 예를 들어, p-형 반도체층(142)의 적어도 일부분에 형성되고, 같은 열에 형성된 상기 구분되는 영역들 각각의 적어도 일부를 동시에 덮도록 형성될 수 있다. 즉, 열 방향으로 ITO 및 ZnO 등의 투명 전극(151)이 상기 구분되는 영역들을 덮고, 투명 전극(161)의 일부에 연결 형성되는 금속 패드 전극(152)이 형성될 수 있다. The p-
p-형 전극층(150)은 투명 반도체 산화물, 금속 또는 이 둘을 포함할 수 있고, 예를 들어, Co, Ir, Ta, Cr, Mn, Mo, Tc, W, Re, Fe, Sc, Ti, Sn, Ge, Sb, Al, Pt, Ni, Au, 인듐주석산화물(ITO), 인듐아연산화물(IZO), 아연산화물(ZnO), 인듐아연주석산화물(IZTO), 카드뮴주석산화물(CTO), PEDOT(poly(3,4-ethylenedioxythiophene)) 및 탄소나노튜브(CNT)으로 이루어진 군에서 선택된 하나 이상을 포함할 수 있다. p-형 전극층(160)은 단일층 또는 복수층으로 구성될 수 있다. The p-
n-형 전극층(160)은, n-형 반도체층(120)의 적어도 일부의 영역과 전기적으로 연결되며, n-형 전극층(160)은, n-형 반도체 기판층(120) 상에 적어도 일부분에 형성되거나, 마스크층(130) 상에 형성되어 n-형 반도체층(120)과 n-형 컨택을 형성할 수 있다. n-형 전극층(150)은 Co, Ir, Ta, Cr, Mn, Mo, Tc, W, Re, Fe, Sc, Ti, Sn, Ge, Sb, Al, Pt, Ni, Au, ITO 및 ZnO으로 이루어진 군에서 선택된 하나 이상을 포함할 수 있으며, n-형 전극층(160)은 단일층 또는 복수층으로 구성될 수 있다. The n-
p-형 전극층(150) 및 n-형 전극층(160)은 오믹 전자로 작용하여 마이크로 LED 소자에에 전류를 공급하여 전기구동이 가능하고, 10 nm 내지 500 nm 두께로 형성될 수 있고, 바람직하게는 50 nm 내지 200 nm 두께이다. The p-
본 발명은, 본 발명에 의한 패시브 매트릭스 구동 방식의 마이크로 LED 소자를 포함하는 마이크로 디스플레이에 관한 것이다. 본 발명의 일 실시예에 따라, 상기 마이크로 디스플레이는, 본 발명에 의한 패시브 매트릭스 구동 방식의 마이크로 LED 소자를 적용하므로, 제조 공정 및 비용을 줄일 수 있고, 패시브 매트릭스 구동 방식으로 발광원을 구동하여 풀 컬러 구현이 가능할 수 있다. The present invention relates to a micro display including a passive matrix driving type micro LED element according to the present invention. According to one embodiment of the present invention, since the micro-display applies the micro LED device of the passive matrix driving method according to the present invention, the manufacturing process and cost can be reduced, and the light emitting source is driven by the passive matrix driving method. Color implementation may be possible.
상기 마이크로 디스플레이는, n-형 반도체 기판 상에서 성장된 발광 구조체를 이용하므로, 서브픽셀 및/또는 픽셀의 크기, 배열, 빛의 색 등의 정밀한 조절이 가능하고, 풀 컬러의 디스플레이를 구현할 수 있다. Since the micro-display uses a light-emitting structure grown on an n-type semiconductor substrate, it is possible to precisely control subpixel and / or pixel size, arrangement, and color of light, and implement a full color display.
상기 서브픽셀은, 적색, 녹색 및 청색 발광 영역의 서브픽셀을 포함하고, 상기 서브픽셀은 규칙적 또는 랜덤하게 배열될 수 있다. 즉, 이는 도 4 및 도 6의 구분되는 영역(S1..Sn 및 S1'...Snm)을 서브픽셀의 발광원으로 구성할 수 있다. 적색, 녹색 및 청색 발광 영역의 서브픽셀의 크기는, 너비(a)가 5 ㎛ 이상; 10 ㎛ 이상 또는 15 ㎛ 이상일 수 있다. 적색, 녹색 및 청색 발광원은, 원(또는, 도트), 다각형(예를 들어, 삼각형, 정사각형, 직사각형, 육각형) 또는 이 둘의 형태일 수 있다. 이외에도 다양한 형태의 발광원이 형성될 수 있다.The subpixels include subpixels of red, green, and blue emission regions, and the subpixels may be arranged regularly or randomly. That is, it can configure the divided regions S1..Sn and S1 '... Sn m of FIGS. 4 and 6 as light emitting sources of subpixels. The size of the sub-pixels of the red, green and blue light-emitting regions has a width (a) of 5 µm or more; It may be 10 μm or more or 15 μm or more. The red, green, and blue light-emitting sources may be in the form of circles (or dots), polygons (eg, triangles, squares, rectangles, hexagons), or both. In addition, various types of light emitting sources may be formed.
본 발명은 본 발명에 의한 패시브 매트릭스 구동 방식의 마이크로 LED 소자의 제조방법에 관한 것이다. 본 발명의 일 실시예에 따라, 상기 제조방법은, 단일 기판 상에 다양한 발광 영역을 갖는 발광 구조체층을 단일 성장 공정(one-step)으로 형성하고, 상기 발광구조체층 상에 일련의 공정을 진행하여 패시브 매트릭스 구동이 가능한 마이크로 LED 소자를 제조할 수 있다. 더 나아가, 마이크로 LED 디스플레이의 제조공정을 단순화시키고, 제조비용을 획기적으로 낮출 수 있다.The present invention relates to a method of manufacturing a passive matrix driving type micro LED device according to the present invention. According to an embodiment of the present invention, the manufacturing method forms a light emitting structure layer having various light emitting regions on a single substrate in a single growth step, and performs a series of processes on the light emitting structure layer. By doing so, it is possible to manufacture a micro LED device capable of driving a passive matrix. Furthermore, the manufacturing process of the micro LED display can be simplified and the manufacturing cost can be drastically reduced.
본 발명의 일 실시예에 따라, 상기 제조방법은, 도 7 내지 도 11을 참조하여 설명하며, 도 7 내지 도 11은, 본 발명의 일 실시예에 따른, 본 발명에 의한 패시브 매트릭스 구동 방식의 마이크로 LED 소자의 제조방법의 공정을 예시적으로 나타낸 것으로, 도 7a 내지 도 7b에서 상기 제조방법은 기판을 준비하는 단계(210); n-형 반도체층을 형성하는 단계(220); 마스크층 및 발광 구조체층을 형성하는 단계(230); 전류 차단층을 형성하는 단계(240); 및 전극층을 형성하는 단계(250);를 포함할 수 있다. According to an embodiment of the present invention, the manufacturing method will be described with reference to FIGS. 7 to 11, and FIGS. 7 to 11 are passive matrix driving methods according to the present invention, according to an embodiment of the present invention. Illustratively showing the process of the manufacturing method of the micro LED device, the manufacturing method in FIGS. 7A to 7B includes preparing a
기판을 준비하는 단계(210)는, 상기 언급한 절연 소재를 포함하는 기판(110)을 준비하는 단계이다.The
n-형 반도체층을 형성하는 단계(220)는, 절연 소재를 포함하는 준비된 기판 (110) 상의 적어도 일부분에 n-형 반도체층(120)을 형성하는 단계이며, MOCVD(metal-organic chemical vapour deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapour Phase Epitaxy 등을 이용하여 n-형 반도체층(120)을 형성할 수 있다. 공정 조건은 본 발명에서 특별히 제한하지 않으며, 상기 n-형 반도체층(120)은 상기 언급한 바와 같다. The step of forming the n-
마스크층 및 발광 구조체층을 형성하는 단계(230)은, n-형 반도체층(120) 상의 적어도 일 부분에 마스크층(130) 및 발광 구조체층(140)을 형성하는 단계이며, 마스크층을 형성하는 단계(231), 복수 개의 구분되는 영역을 패터닝하는 단계(232) 및 식각 또는 성장을 통하여 발광 구조체층을 형성하는 단계(233)를 포함할 수 있다. The forming of the mask layer and the light emitting
마스크층을 형성하는 단계(231)는, n-형 반도체층(120) 상의 적어도 일부분에 마스크층(130)을 증착하는 단계이다. 마스크층(130)은 10 nm 내지 500 nm의 두께로 형성될 수 있다. The step 231 of forming the mask layer is a step of depositing the
도 8을 참조하면, 복수 개의 구분되는 영역을 패터닝하는 단계(232)는, 마스크층(130)을 각각 복수 개의 개구 패턴을 포함하되, 각각의 패턴이 서로 구분되는 복수 개의 구분되는 영역을 패터닝하는 단계이다. 단일 기판 상에 단일 공정으로 개구 패턴을 형성하므로, 전사 공정 없이 마이크로 LED 소자의 발광원이 발광구조체층을 한 번에 형성하고, 대면적 기판의 적용이 가능하다. Referring to FIG. 8, in step 232 of patterning a plurality of distinct regions, the
복수 개의 구분되는 영역을 패터닝하는 단계(232)는, 상기 언급한 구분되는 영역들을 형성하기 위해서 상기 마스크층(130)에 각각 복수 개의 개구 패턴을 형성하고, 중심 간의 간격, 형상 또는 둘 다가 서로 상이하여 서로 구분되는 적어도 셋 이상의 영역으로 패터닝할 수 있다. 이는 적색, 녹색 및 청색 발광 영역으로 이루어진 서브픽셀로 구역화하여 패터닝될 수 있고, 단일 기판 상에 디스플레이에 필요한 광원을 단일 공정으로 제공할 수 있다. The step 232 of patterning the plurality of distinct regions forms a plurality of opening patterns in the
상기 개구 패턴은, 원형, 라인형 또는 다각형 형상으로 이루어진 군에서 선택된 하나 이상을 포함하고, 형상, 깊이 및 중심 간의 간격 중 하나 이상이 서로 다른 복수 개의 구분되는 영역들을 포함할 수 있다. 상기 개구 패턴의 구분되는 영역에 따라, 상기 발광 구조체층의 복수 개의 구분되는 영역들이 생성될 수 있다.The opening pattern may include one or more selected from the group consisting of circular, line, or polygonal shapes, and may include a plurality of distinct regions in which at least one of shape, depth, and center spacing is different. A plurality of distinct regions of the light emitting structure layer may be generated according to the distinct regions of the opening pattern.
상기 개구 패턴의 크기(또는, 직경 또는 너비) 및 개구 패턴의 배열 간격에 따라 발광 구조체(141)의 형태, 크기, 활성층의 구성 등의 조절이 가능할 뿐만 아니라, 발광 구조체(141)의 미세 발광 파장을 조절할 수 있다. According to the size (or diameter or width) of the opening pattern and the arrangement interval of the opening pattern, it is possible to adjust the shape, size, and composition of the active layer of the
도 12를 참조하면, 도 12는, 본 발명의 일 실시예에 따른, 본 발명에 의한 개구 패턴의 크기에 따라 성장된 발광 구조체를 예시적으로 나타낸 것으로, 도 12의 (a)에서 개구 패턴의 크기에 따라 성장 영역 및 포획 반경(Capture radius)이 결정되고, 도 12의 (b)에서 성장 영역 및 포획 반경에 따라 다양한 형상의 구조체가 성장되는 것을 확인할 수 있다. 이러한 성장 영역 및 포획 반경은 성장된 구조체의 폭 및 높이를 조절할 수 있고, 더 나아가 구조체 성장 이후에 활성층의 구성 조절에 활용될 수 있다. Referring to Figure 12, Figure 12, according to an embodiment of the present invention, showing the light emitting structure grown according to the size of the opening pattern according to the present invention by way of example, Figure 12 (a) of the opening pattern It can be seen that the growth region and the capture radius are determined according to the size, and structures of various shapes are grown according to the growth region and the capture radius in FIG. 12B. The growth region and the capture radius can control the width and height of the grown structure, and further, can be utilized to control the composition of the active layer after the structure growth.
도 13을 참조하면, 도 13은, 본 발명의 일 실시예에 따른, 본 발명에 의한 개구 패턴의 크기 및 형태에 따라 성장된 발광 구조체의 다양한 형태를 예시적으로 나타낸 것으로, 개구 패턴의 크기 및 형태에 따라 육각 기둥, 피라미드 구조체, 끝이 잘린 피라미드 구조체 및 실린더 형태의 중공 함몰부를 포함하는 피라미드 구조체를 형성할 수 있다. Referring to FIG. 13, FIG. 13 exemplarily shows various forms of a light emitting structure grown according to the size and shape of an opening pattern according to an embodiment of the present invention. Depending on the shape, a pyramid structure including a hexagonal pillar, a pyramid structure, a pyramid structure with a truncated end, and a hollow depression in the form of a cylinder may be formed.
도 14a 및 도 14b를 참조하면, 도 14a는, 본 발명의 일 실시예에 따른, 본 발명에 의한 개구 패턴의 크기 및 중심 간의 간격에 따라 성장된 발광 구조체의 SEM 이미지를 나타낸 것으로, 도 14a를 살펴보면, 개구 패턴의 크기에 따라 피라미드 구조체, 끝이 잘린 피라미드 구조체를 형성하고, 개구 패턴의 크기에 따라 구조체의 중심 간의 간격을 조절할 수 있다. 14A and 14B, FIG. 14A is a SEM image of a light emitting structure grown according to an interval between a size and a center of an opening pattern according to the present invention, according to an embodiment of the present invention. Looking at it, a pyramid structure may be formed according to the size of the opening pattern, and a pyramid structure with a truncated end may be formed, and the distance between the centers of the structures may be adjusted according to the size of the opening pattern.
도 14b를 참조하면, 도 14b는 본 발명의 일 실시예에 따른, 본 발명에 의한 개구 패턴의 크기 및 중심 간의 간격에 따라 성장된 발광 구조체 및 발광 파장의 변화를 예시적으로 나타낸 것으로, 도 14b의 (a)에서 개구 패턴의 크기 및 중심 간의 간격에 따라 발광 구조체의 모양 및 크기가 변화되고, 도 14b의 (b)에서 발광 구조체의 발광 파장이 변화되는 것을 확인할 수 있다. 즉, 개구 패턴의 구성에 따라 발광 파장의 미세 조절이 가능한 것을 확인할 수 있다. 또한, 도 14b의 (b)를 살펴보면, 피라미드 구조체 및 끝이 잘린 피라미드 구조체가 형성되고, 개구 패턴의 크기가 증가할 수록 끝이 잘린 피라미드 구조체의 크기 및 높이가 변화된다. 즉, 개구 패턴의 크기에 따라 구조체의 모양 및 높이가 조절되는 것을 확인할 수 있다. Referring to FIG. 14B, FIG. 14B exemplarily shows changes in the light emitting structure and the emission wavelength grown according to the size and spacing between the centers of the aperture pattern according to an embodiment of the present invention. It can be seen from (a) that the shape and size of the light emitting structure are changed according to the distance between the size and the center of the opening pattern, and the light emission wavelength of the light emitting structure is changed in FIG. 14B (b). That is, it can be confirmed that fine adjustment of the emission wavelength is possible according to the configuration of the aperture pattern. Also, referring to (b) of FIG. 14B, a pyramid structure having a pyramid structure and a truncated end is formed, and as the size of the opening pattern increases, the size and height of the truncated pyramid structure change. That is, it can be seen that the shape and height of the structure are adjusted according to the size of the opening pattern.
복수 개의 구분되는 영역을 패터닝하는 단계(232)는, 리소그래피 공정, 반응성 이온 에칭, 습식 에칭 등을 이용하여 패터닝할 수 있다. 예를 들어, 리소그래피 공정은, 포토-리소그래피, 레이저 리소그래피, e-빔 리소그래피, 또는 나노-리소그래피 등을 이용할 수 있다. The step 232 of patterning a plurality of distinct regions may be patterned using a lithography process, reactive ion etching, wet etching, or the like. For example, the lithography process may use photo-lithography, laser lithography, e-beam lithography, nano-lithography, or the like.
개구 패턴의 직경(a, 또는, 너비)은 발광 구조체의 형태에 따라 적절하게 선택될 수 있고, 바람직하게는 50 nm 내지 50 ㎛일 수 있고, 상기 개구 패턴의 배열 간격은, 상기 직경보다 큰 것일 수 있다. 상기 개구 패턴의 단면은, 원 및 다각형 중 1종 이상의 형상을 가지며, 상기 개구 패턴의 하단 부분에 n-형 반도체층(120)이 개방된다. 상기 개구 패턴에서 상기 개구 간의 중심 간의 간격은, 50 nm 내지 30 ㎛ 일 수 있다. The diameter (a, or width) of the opening pattern may be appropriately selected depending on the shape of the light emitting structure, preferably 50 nm to 50 μm, and the arrangement spacing of the opening pattern is greater than the diameter. Can be. The cross section of the opening pattern has a shape of at least one of a circle and a polygon, and the n-
상기 개구 패턴은 원형, 라인형 또는 다각형 형상으로 이루어진 군에서 선택된 하나 이상을 포함하고, 개구 패턴은 형상, 깊이 및 중심 간의 간격 중 하나 이상이 서로 다른 복수 개의 구분되는 영역을 형성하고, 개구 패턴의 구분되는 영역에 따라, 상기 발광 구조체층의 복수 개의 구분되는 영역들이 생성될 수 있다. The opening pattern includes at least one selected from the group consisting of circular, line, or polygonal shapes, and the opening pattern forms a plurality of distinct regions in which at least one of shape, depth, and center spacing is different, and Depending on the divided region, a plurality of divided regions of the light emitting structure layer may be generated.
도 9를 참조하면, 발광 구조체층을 형성하는 단계(233)는, 개구 패턴을 통하여 개방된 n-형 반도체층 상에서 식각 또는 성장으로 발광 구조체층을 형성하는 단계이며, 3차원 구조체를 성장시키는 단계(233a); 및 활성층을 형성하는 단계(233b);를 포함할 수 있다. Referring to FIG. 9, the step 233 of forming a light emitting structure layer is a step of forming a light emitting structure layer by etching or growing on an n-type semiconductor layer opened through an opening pattern, and growing the 3D structure. (233a); And forming an active layer (233b).
발광 구조체층을 형성하는 단계(233)는, 상기 개구 패턴에 따라 단일 성장 공정으로 기판 전체에 걸쳐 발광구조체층(140)을 형성하는 단계이며, 발광구조체층(140)의 복수 개의 구분되는 영역들의 발광 구조체(141)들은 동시에 성장하여 형성될 수 있다. 즉, 상기 각각의 구분되는 영역의 마스크층 개구 패턴 상에 개방된 n-형 반도체층을 위로 성장시키거나((도 7a 및 도 7b의 230a) 또는 식각하여((도 7a 및 도 7b의 230b)적색, 녹색 및 청색 빛을 발하도록 서로 구분되는 적어도 셋 이상의 영역을 포함하는 발광 구조체층(140)을 형성시킬 수 있다. 이는 단일 기판에 다양한 발광 영역을 전사 공정 없이 형성할 수 있고, 디스플레이에 필요한 광원을 단일 공정으로 제작할 수 있다. The step 233 of forming the light emitting structure layer is a step of forming the light emitting
3차원 구조체를 성장시키는 단계(233a)는, 상기 개구 패턴 내에서 개방된 n-형 반도체층 상에서 3차원 구조체(131a)를 성장시키는 단계이다. The step 233a of growing a three-dimensional structure is a step of growing the three-dimensional structure 131a on an n-type semiconductor layer opened in the opening pattern.
3차원 구조체를 성장시키는 단계(233a)는, 성장 시간에 따라 구조체의 높이 및/또는 모양을 조절할 수 있다. 예를 들어, 성장 시간의 증가시켜 끝이 잘린 피라미드 구조체에서 피라미드 구조체로 성장시킬 수 있다. 다른 예로, 성장시간이 같은 경우에는, 상기 언급한 개구 패턴의 크기 및 간격에 따라 구조체를 디자인할 수 있다. 예들 들어, 간격이 넓거나 작은 원형 패턴에서는 피라미드 구조체가 형성되며 간격이 좁거나 큰 원형 패턴에서는 끝이 잘린 피라미드 구조체가 형성된다. 또한, 패턴의 크기가 작을수록 끝이 잘린 피라미드 구조체의 높이가 높을 수 있다. In step 233a of growing the 3D structure, the height and / or shape of the structure may be adjusted according to the growth time. For example, it is possible to grow from a truncated pyramid structure to a pyramid structure by increasing the growth time. As another example, when the growth time is the same, the structure may be designed according to the size and spacing of the aforementioned opening pattern. For example, a pyramid structure is formed in a circular pattern with a wide or small gap, and a pyramid structure with a truncated end is formed in a circular pattern with a narrow or large gap. In addition, the smaller the size of the pattern, the higher the height of the pyramid structure with the end cut off.
3차원 구조체를 성장시키는 단계(233a)는, 900 ℃ 내지 1100 ℃ 및 50 torr 내지 500 torr에서 실시될 수 있다. 상기 단계는 MOCVD(metal-organic chemical vapour deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapour Phase Epitaxy 등을 이용할 수 있다. The step (233a) of growing the three-dimensional structure may be performed at 900 ° C to 1100 ° C and 50 torr to 500 torr. In the above step, metal-organic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE), or hydrogen vapor phase epitaxy (HVPE) may be used.
3차원 구조체를 성장시키는 단계(233a)에서 3차원 구조체(141a)는, n-형 반도체층(120)과 동일하거나 또는 상이한 성분으로 이루어지고, 3차원 구조체의 형태는 상기 언급한 바와 같다. In step 233a of growing the three-dimensional structure, the three-
활성층을 형성하는 단계(233b)는, 3차원 구조체(141a) 상의 적어도 일부분에 활성층(141b)을 형성하는 단계이며, 상기 언급한 바와 같이, 활성층의 구성을 조절할 수 있다. 예를 들어, 상기 성장된 발광 구조체층 상에 In 및 Ga을 포함하는 활성층을 형성할 수 있다.The step of forming the active layer 233b is a step of forming the
활성층을 형성하는 단계(233b)는, 500 ℃ 내지 850 ℃에서 실시되고, 원하는 활성층의 성장율에 따라 상기 온도 범위는 적절하게 선택될 수 있다. 상기 활성층을 형성하는 단계는, MOCVD(metal-organic chemical vapour deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapour Phase Epitaxy) 등을 이용할 수 있으며, 상기 활성층의 성분 및 구성은 상기 언급한 바와 같다.The step (233b) of forming the active layer is performed at 500 ° C to 850 ° C, and the temperature range may be appropriately selected according to a desired growth rate of the active layer. In the forming of the active layer, metal-organic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE), or hydrogen vapor phase epitaxy (HVPE) may be used, and components and configurations of the active layer are as described above. .
활성층의 형성 시 성장률과 성분의 함량 차이를 적용하여 발광 파장을 조절할 수 있다. 예를 들어, InGaN 활성층 시 c축 방향의 결정면과 semi-polar 결정면에 형성되는 InGaN 층의 성장률과 인듐(Indium) 함량의 차이를 이용하여 육각 피라미드 구조체와 끝이 잘린 육각 피라미드 구조체의 발광 파장을 변화시킬 수 있다. When forming the active layer, the difference in the growth rate and the content of the components can be applied to control the emission wavelength. For example, in the InGaN active layer, the emission wavelength of the hexagonal pyramidal structure and the truncated hexagonal pyramidal structure is changed by using the difference between the growth rate and the indium content of the InGaN layer formed on the c-axis crystal surface and the semi-polar crystal surface. I can do it.
활성층의 형성 시 성분 원소의 이동 거리(migration length)의 차이를 이용하여 발광 파장을 조절할 수 있다. 예를 들어, 인듐(Indium)과 갈륨(Gallium)의 이동 거리(migration length) 차이를 이용하여 끝이 잘린 육각 피라미드 구조체의 높이 따라 발광 영역을 설정할 수 있다. 즉, 성분 원소의 이동 거리는 개구 패턴의 크기 및 중심 간의 간격에 의해서 조절될 수 있다. 보다 구체적으로, 도 15를 참조하면, 도 15는, 본 발명의 일 실시예에 따른, 본 발명에 의한 개구 패턴의 크기 및 중심 간의 간격에 따라 원소의 이동 거리(migration length) 조절을 예식적으로 나타낸 것으로, 중심 간의 간격이 증가할 경우에 포획 반경의 겹치는 정도가 줄어들고, 활성층의 형성 시 원소의 이동 거리(migration length)에 영향을 줄 수 있다. 이는 활성층의 In-마이그레이션(migration) 정도를 조절할 수 있다. 또한, 효과적인 장파장 발광의 구조체를 형성하기 위해 초격자층(super lattice layer)를 더 삽입할 수 있다.When forming the active layer, the emission wavelength can be controlled by using a difference in the migration length of the component elements. For example, a light emitting region may be set according to the height of a hexagonal pyramid structure with a truncated end using a difference in migration length between indium and gallium. That is, the moving distance of the component elements can be adjusted by the size of the opening pattern and the distance between the centers. More specifically, referring to Figure 15, Figure 15, according to an embodiment of the present invention, according to the size of the opening pattern according to the present invention and the distance between the center of the center of the element (migration length) control by way of example As shown, when the distance between the centers increases, the degree of overlap of the capture radius is reduced, and when forming the active layer, it may affect the migration length of the element. This can control the degree of In-migration of the active layer. In addition, a super lattice layer may be further inserted to form an effective long-wavelength light emitting structure.
도 10 및 도 11을 참조하면, 전류 차단층을 형성하는 단계(240)은, 발광 구조체층의 복수 개의 구분된 영역들 사이에 전류 차단층을 형성하는 단계이다. 전류 차단층을 형성하는 단계(240)는, 상기 발광 구조체층의 복수 개의 구분된 영역들 사이에 깊이 방향으로 홈을 형성하여, 상기 발광 구조체층의 복수 개의 구분된 영역들이 인접한 영역들과 전기적 절연이 형성되도록 마스크층 및 n-형 반도체층을 에칭하는 단계(241); 상기 깊이 방향으로 형성된 홈에 전기적 절연 소재를 주입하는 단계(242);를 포함할 수 있다. 10 and 11, forming the
전류 차단층을 형성하는 단계(240) 이전에 마스크층(130)을 제거하는 단계를 더 포함할 수 있다. 이는 도 7a의 공정으로 참조할 수 있다. The step of removing the
마스크층 및 n-형 반도체층을 에칭하는 단계(241)는, 전자의 주입을 위한 n형 컨택 영역을 형성하기 위해 n-형 반도체층(120)이 들어나도록 에칭하고, 전류 차단층은 가로 방향(행 방향)의 서브픽셀 영역(복수 개의 구분된 영역들)을 구분하기 위한 마스크층 및 상기 n-형 반도체층을 관통하여 상기 기판층까지 에칭되어 형성될 수 있다. 예를 들어, 상기 에칭은, 반응성 이온 에칭(Reactive ion etching) 공정이 진행될 수 있다.Step 241 of etching the mask layer and the n-type semiconductor layer is etched such that the n-
소재를 주입하는 단계(242)는, 상기 홈 내에 노출된 n-형 반도체층이 투명 전극층과 접촉되는 것을 막기 위해서 물리적 증착 방법으로 전기적 절연 소재를 주입할 수 있다. 상기 전기적 절연 소재는, 상기 언급한 바와 같다.In the step 242 of injecting the material, in order to prevent the n-type semiconductor layer exposed in the groove from contacting the transparent electrode layer, an electrical insulating material may be injected by a physical vapor deposition method. The electrically insulating material is as described above.
본 발명의 일 실시예에 따라, 활성층을 형성하는 단계(233b) 이후 또는 전류 차단층을 형성하는 단계(240) 이후에 3차원 구조체(140) 상에 p-형 질화갈륨 반도체층(142)을 형성하는 단계(도면에 도시하지 않음)를 더 포함할 수 있다. p-형 질화갈륨 반도체층을 형성하는 단계는 MOCVD(metal-organic chemical vapour deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapour Phase Epitaxy 등을 이용할 수 있으며, p-형 질화갈륨 반도체층(140)의 성분 및 구성은 상기 언급한 바와 같다.According to an embodiment of the present invention, after the step of forming the active layer (233b) or after the step of forming the current blocking layer (240) 240, the p-type gallium nitride semiconductor layer 142 on the three-
전극층을 형성하는 단계(250)는, n-형 전극층(150)을 형성하는 단계(251); 및 p-형 전극층(160)을 형성하는 단계(252);를 포함할 수 있다.The forming of the
n-형 전극층(150)을 형성하는 단계(251)는, 상기 에칭 공정 또는 마스크층이 형성되지 않은 n-형 반도체층(120) 상의 적어도 일부분에 금속을 포함하는 n-형 전극층(150)을 형성하여 n-형 반도체층과 연결하는 단계이다. n-형 전극층(150)을 형성하는 단계(251)는, 구별되는 영역들이 개별적으로 패시브 매트릭스 방식으로 구동되도록 각 열에 따라 형성될 수 있다. The step 251 of forming the n-
p-형 전극층(160)을 형성하는 단계(252)는, 발광구조체층(140) 상의 적어도 일부분, 예를 들어, p-형 질화갈륨 반도체층(142) 상의 적어도 일부분에 p-형 전극층(150)을 형성하는 단계이며, 투명전극층을 형성하는 단계(252a) 및 투명전극층 상의 적어도 일부분에 금속 패드층을 형성하는 단계(252b)를 포함할 수 있다. 전극층을 형성하는 단계(250)에서 공정 조건이 특별히 제한하지 않는다. The step 252 of forming the p-
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.As described above, although the present invention has been described with limited embodiments and drawings, the present invention is not limited to the above embodiments, and various modifications and variations from these descriptions will be made by those skilled in the art to which the present invention pertains. This is possible. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined not only by the following claims, but also by the claims and equivalents.
Claims (23)
상기 기판상에 형성되는 n-형 반도체층;
상기 n-형 반도체층과 연결 형성되는 발광 구조체층;
상기 n-형 반도체층의 적어도 일부의 영역과 전기적으로 연결되는 n-형 전극층;
상기 발광 구조체층 상에 형성되는 p-형 반도체층; 및
상기 p-형 반도체층의 일부와 연결 형성되는 p-형 전극층;
을 포함하고,
상기 발광 구조체층은, 각각 서로 다른 파장의 빛을 발하는 발광 구조체를 하나 이상 포함하는 복수 개의 구분되는 영역들을 포함하고
상기 복수 개의 구분되는 영역들은 반복적으로 배열되어 행과 열을 이루는 매트릭스(matrix)구조를 형성하고, 서로 간의 전기적 단절의 형성이 가능한 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자.
Board;
An n-type semiconductor layer formed on the substrate;
A light emitting structure layer formed in connection with the n-type semiconductor layer;
An n-type electrode layer electrically connected to at least a portion of the n-type semiconductor layer;
A p-type semiconductor layer formed on the light emitting structure layer; And
A p-type electrode layer formed in connection with a part of the p-type semiconductor layer;
Including,
The light emitting structure layer includes a plurality of distinct regions each including one or more light emitting structures emitting light of different wavelengths.
The plurality of distinct regions are repeatedly arranged to form a matrix structure forming rows and columns, and it is possible to form electrical disconnections between each other.
Micro LED device with passive matrix driving.
상기 복수 개의 구분되는 영역들의 행 간에 형성되고, 상기 구분되는 영역들의 행 간의 전기적 절연을 형성하는 전류 차단층(passivation layer);을 더 포함하는,
패시브 매트릭스 구동 방식의 마이크로 LED 소자.
According to claim 1,
Further comprising; a current passivation layer formed between the rows of the plurality of distinct regions and forming electrical insulation between the rows of the distinct regions;
Micro LED device with passive matrix driving.
상기 전류 차단층은, 상기 n-형 반도체층을 관통하여 상기 기판까지 연장 형성되는 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자.
According to claim 2,
The current blocking layer is formed to extend through the n-type semiconductor layer to the substrate,
Micro LED device with passive matrix driving.
상기 n-형 전극층은 상기 복수 개의 구분되는 영역들의 행마다 하나씩 구비되는 것이고,
상기 p-형 전극층은, 상기 복수 개의 구분되는 영역들의 열마다 하나씩 구비되는 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자.
According to claim 1,
The n-type electrode layer is provided for each row of the plurality of distinct regions,
The p-type electrode layer is provided for each column of the plurality of distinct regions,
Micro LED device with passive matrix driving.
상기 p-형 전극층은, 같은 열에 형성된 상기 구분되는 영역들 각각의 적어도 일부를 동시에 덮도록 형성되고, 인듐주석산화물(ITO), 인듐아연산화물(IZO), 아연산화물(ZnO), 인듐아연주석산화물(IZTO), 카드뮴주석산화물(CTO), PEDOT(poly(3,4-ethylenedioxythiophene)) 및 탄소나노튜브(CNT)로 이루어진 군에서 선택되는 하나 이상을 포함하는 투명 전극; 및 상기 투명 전극의 일부에 연결 형성되는 금속 패드 전극;을 포함하는 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자.
According to claim 1,
The p-type electrode layer is formed to simultaneously cover at least a portion of each of the divided regions formed in the same column, and is provided with indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), and indium zinc tin oxide. (IZTO), cadmium tin oxide (CTO), PEDOT (poly (3,4-ethylenedioxythiophene)) and a transparent electrode comprising at least one selected from the group consisting of carbon nanotubes (CNT); And a metal pad electrode formed to be connected to a part of the transparent electrode.
Micro LED device with passive matrix driving.
상기 n-형 전극층은 n-형 반도체층 상에 형성되는 개구 패턴을 포함하는 마스크층 상에 형성되고,
상기 마스크층을 관통하여 상기 n-형 반도체층과 연결 형성되는 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자.
According to claim 1,
The n-type electrode layer is formed on a mask layer including an opening pattern formed on the n-type semiconductor layer,
It is formed to be connected to the n- type semiconductor layer through the mask layer,
Micro LED device with passive matrix driving.
상기 기판은 절연체층을 포함하는 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자.
According to claim 1,
The substrate is to include an insulator layer,
Micro LED device with passive matrix driving.
상기 p형 반도체층의 두께는, 10 nm 내지 10 ㎛ 인 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자.
According to claim 1,
The p-type semiconductor layer has a thickness of 10 nm to 10 μm,
Micro LED device with passive matrix driving.
상기 발광 구조체층은, In 및 Ga을 포함하는 활성층이 상부에 형성된 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자.
According to claim 1,
In the light emitting structure layer, an active layer including In and Ga is formed thereon,
Micro LED device with passive matrix driving.
상기 구분되는 영역들은, 상기 발광 구조체 간의 중심 간의 간격, 밀도 중 하나 이상이 서로 상이하여 상기 활성층 내의 In-마이그레이션(migration) 정도가 상이하게 형성된 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자.
The method of claim 9,
In the divided regions, one or more of the spacing and density between the centers between the light emitting structures are different from each other, so that the degree of In-migration in the active layer is differently formed.
Micro LED device with passive matrix driving.
상기 구분되는 영역들은, 상기 활성층 내의 Ga 대비 In의 평균 농도, 상기 활성층의 평균 두께, 또는 둘 모두가 서로 상이한 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자.
The method of claim 9,
The divided regions, the average concentration of In compared to Ga in the active layer, the average thickness of the active layer, or both are different from each other,
Micro LED device with passive matrix driving.
상기 구분되는 영역들 각각의 발광 구조체들은 높이, 크기, 또는 간격 중 하나 이상이 서로 상이한 것이고,
상기 발광 구조체층의 구분되는 영역들은, 상기 발광 구조체의 높이가 높을수록 간격이 클수록더 장파장의 빛을 발하는 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자.
According to claim 1,
At least one of height, size, or spacing of the light emitting structures of the divided regions is different from each other,
The divided regions of the light emitting structure layer, the higher the height of the light emitting structure, the larger the spacing, the longer the wavelength of light,
Micro LED device with passive matrix driving.
상기 발광 구조체층은 적어도 셋 이상의 상기 구분되는 영역들을 포함하고,
상기 셋 이상의 구분되는 영역들 각각은, 일정한 주기 패턴을 가지고 상기 매트릭스 구조에 배열되는 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자.
According to claim 1,
The light emitting structure layer includes at least three distinct regions,
Each of the three or more distinct regions is arranged in the matrix structure with a constant periodic pattern,
Micro LED device with passive matrix driving.
상기 발광 구조체는 높이가 50 nm 내지 50 ㎛ 인 것이고,
상기 구분되는 영역들 각각의 면적은 1 ㎛2 내지 1 cm2 인 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자.
According to claim 1,
The light emitting structure has a height of 50 nm to 50 μm,
The area of each of the divided regions is 1 μm 2 to 1 cm 2 ,
Micro LED device with passive matrix driving.
상기 발광 구조체는, 원뿔; 다각형뿔; 원기둥; 다각형 기둥; 원형의 링; 다각형의 링; 반구; 평평한 상부를 갖도록 끝이 잘린 형태의 원뿔, 다각형뿔, 원형의 링 및 다각형의 링 형태; 및 실리던 형태의 중공 함몰부를 포함하는 원뿔, 다각형뿔 및 다각형 기둥; 및 라인(line) 형태의 기둥; 의 구조체들로 이루어진 군에서 선택된 하나 이상을 포함하는 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자.
According to claim 1,
The light emitting structure includes a cone; Polygonal horns; Cylinder; Polygonal columns; Circular ring; Polygonal rings; hemisphere; A truncated cone, polygonal pyramid, circular ring and polygonal ring shape with a flat top; And a cone, a polygonal pyramid and a polygonal column including a hollow recessed portion; And a line-shaped pillar; It includes at least one selected from the group consisting of structures,
Micro LED device with passive matrix driving.
상기 n-형 반도체층 상의 일부 영역에 마스크층 및 발광 구조체층을 형성하는 단계;
상기 발광 구조체층의 복수 개의 구분된 영역들 사이에 전류 차단층을 형성하는 단계;
상기 n-형 반도체층과 연결되는 n-형 전극층 및 상기 발광 구조체층 상에 형성되는 p-형 전극층을 형성하는 단계;를 포함하고,
상기 발광 구조체층은, 복수 개의 발광 구조체들을 포함하며, 각각 서로 다른 파장의 빛을 발하는 발광 구조체들을 포함하는 복수 개의 구분되는 영역들을 포함하고,
상기 복수 개의 구분되는 영역들은 반복적으로 배열되어 행과 열을 이루는 매트릭스(matrix)구조를 형성하는 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자의 제조방법.
Forming an n-type semiconductor layer on the prepared substrate including an insulating material;
Forming a mask layer and a light emitting structure layer in some regions on the n-type semiconductor layer;
Forming a current blocking layer between the plurality of divided regions of the light emitting structure layer;
And forming an n-type electrode layer connected to the n-type semiconductor layer and a p-type electrode layer formed on the light emitting structure layer.
The light emitting structure layer includes a plurality of light emitting structures, and each includes a plurality of distinct regions including light emitting structures emitting light of different wavelengths,
The plurality of distinct regions are repeatedly arranged to form a matrix structure consisting of rows and columns,
Method for manufacturing a passive matrix-driven micro LED device.
상기 전류 차단층을 형성하는 단계는,
상기 발광 구조체층의 복수 개의 구분된 영역들 사이에 깊이 방향으로 홈을 형성하여, 상기 발광 구조체층의 복수 개의 구분된 영역들이 인접한 영역들과 전기적 절연이 형성되도록 마스크층 및 n-형 반도체층을 에칭하는 단계;
상기 깊이 방향으로 형성된 홈에 Al203, TiO2, TiN, SiCx, Si0x, SixNy, SiOxNy 및 HSQ(Hydrogen silsesquioxane)으로 이루어진 군에서 선택된 하나 이상을 포함하는 전기적 절연 소재를 주입하는 단계; 를 포함하는,
패시브 매트릭스 구동 방식의 마이크로 LED 소자의 제조방법.
The method of claim 16,
The step of forming the current blocking layer,
A mask layer and an n-type semiconductor layer are formed to form a groove in a depth direction between the plurality of divided regions of the light emitting structure layer, so that the plurality of divided regions of the light emitting structure layer are electrically insulated from adjacent regions. Etching;
Electrical insulation comprising at least one selected from the group consisting of Al 2 0 3 , TiO 2 , TiN, SiC x , Si0 x , Si x N y , SiO x N y and HSQ (Hydrogen silsesquioxane) in the groove formed in the depth direction. Injecting a material; Containing,
Method for manufacturing a passive matrix-driven micro LED device.
상기 마스크층 및 발광 구조체층을 형성하는 단계는,
상기 n-형 반도체층 상에 마스크층을 형성하는 단계;
상기 마스크층에 각각 복수 개의 개구 패턴을 포함하되, 각각의 패턴이 서로 구분되는 복수 개의 구분되는 영역을 패터닝하는 단계;
상기 개구 패턴을 통하여 개방된 n-형 반도체층 상에서 식각 또는 성장시켜 발광 구조체층을 형성하는 단계; 및
상기 n-형 반도체층과 연결되는 n-형 전극층 및 상기 발광 구조체층 상에 형성되는 p-형 전극층을 형성하는 단계;
를 포함하는,
패시브 매트릭스 구동 방식의 마이크로 LED 소자의 제조방법.
The method of claim 16,
Forming the mask layer and the light emitting structure layer,
Forming a mask layer on the n-type semiconductor layer;
Patterning a plurality of distinct regions, each of which includes a plurality of opening patterns in the mask layer, each pattern being separated from each other;
Forming a light emitting structure layer by etching or growing on the n-type semiconductor layer opened through the opening pattern; And
Forming an n-type electrode layer connected to the n-type semiconductor layer and a p-type electrode layer formed on the light emitting structure layer;
Containing,
Method for manufacturing a passive matrix-driven micro LED device.
상기 홈은, 상기 마스크층 및 상기 n-형 반도체층을 관통하여 상기 기판층까지 형성되는 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자의 제조방법.
The method of claim 16,
The grooves are formed through the mask layer and the n-type semiconductor layer to the substrate layer.
Method for manufacturing a passive matrix-driven micro LED device.
상기 개구 패턴은, 원형, 라인형 또는 다각형 형상으로 이루어진 군에서 선택된 하나 이상을 포함하고,
상기 개구 패턴은, 형상, 깊이 및 중심 간의 간격 중 하나 이상이 서로 다른 복수 개의 구분되는 영역을 포함하는 것이고,
상기 개구 패턴의 구분되는 영역에 따라, 상기 발광 구조체층의 복수 개의 구분되는 영역들이 생성되는 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자의 제조방법.
The method of claim 16,
The opening pattern includes at least one selected from the group consisting of circular, line, or polygonal shapes,
The opening pattern includes a plurality of distinct regions in which at least one of shape, depth, and center spacing is different,
A plurality of distinct regions of the light emitting structure layer is generated according to the distinct regions of the opening pattern,
Method for manufacturing a passive matrix-driven micro LED device.
상기 발광 구조체층의 복수 개의 구분되는 영역들의 발광 구조체들은 동시에 성장하여 형성되는 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자의 제조방법.
The method of claim 16,
The light emitting structures of a plurality of distinct regions of the light emitting structure layer are formed by growing at the same time,
Method for manufacturing a passive matrix-driven micro LED device.
상기 발광 구조체층은, In 및 Ga을 포함하는 활성층이 상부에 형성된 것이고,
상기 발광 구조체층을 형성하는 단계는, 900 ℃내지 1100 ℃및 50 torr 내지 500 torr에서 발광 구조체를 성장시키고, 500 ℃내지 850 ℃에서 활성층을 성장시키는 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자의 제조방법.
The method of claim 16,
In the light emitting structure layer, an active layer containing In and Ga is formed on the top,
The step of forming the light emitting structure layer is to grow the light emitting structure at 900 ° C to 1100 ° C and 50 torr to 500 torr, and to grow the active layer at 500 ° C to 850 ° C,
Method for manufacturing a passive matrix-driven micro LED device.
상기 개구 패턴은, 50 nm 내지 50 ㎛의 직경을 갖고,
상기 개구 패턴의 각각의 개구 간의 중심 간의 간격이 50 nm 내지 100 ㎛ 인 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자의 제조방법.
The method of claim 16,
The opening pattern has a diameter of 50 nm to 50 μm,
The distance between the centers between the respective openings of the opening pattern is 50 nm to 100 μm,
Method for manufacturing a passive matrix-driven micro LED device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180134677A KR102156977B1 (en) | 2018-11-05 | 2018-11-05 | Micro light emitting diode and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180134677A KR102156977B1 (en) | 2018-11-05 | 2018-11-05 | Micro light emitting diode and method for manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200051380A true KR20200051380A (en) | 2020-05-13 |
KR102156977B1 KR102156977B1 (en) | 2020-09-16 |
Family
ID=70730157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180134677A Active KR102156977B1 (en) | 2018-11-05 | 2018-11-05 | Micro light emitting diode and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102156977B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120028104A (en) * | 2010-09-14 | 2012-03-22 | 삼성엘이디 주식회사 | Group iii nitride nanorod light emitting device and manufacturing method for the same |
KR20120131983A (en) * | 2011-05-27 | 2012-12-05 | 삼성전자주식회사 | Semiconductor light emitting device having current blocking layer |
KR101322927B1 (en) * | 2012-05-03 | 2013-10-28 | 포항공과대학교 산학협력단 | Light emitting diode device and method for fabricating the same |
-
2018
- 2018-11-05 KR KR1020180134677A patent/KR102156977B1/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120028104A (en) * | 2010-09-14 | 2012-03-22 | 삼성엘이디 주식회사 | Group iii nitride nanorod light emitting device and manufacturing method for the same |
KR20120131983A (en) * | 2011-05-27 | 2012-12-05 | 삼성전자주식회사 | Semiconductor light emitting device having current blocking layer |
KR101322927B1 (en) * | 2012-05-03 | 2013-10-28 | 포항공과대학교 산학협력단 | Light emitting diode device and method for fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
KR102156977B1 (en) | 2020-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102368192B1 (en) | Micro light emitting diode, method for manufacturing the same and display comprising the same | |
US9978808B2 (en) | Monolithic multicolor direct view display containing different color LEDs and method of making thereof | |
CN111129026B (en) | Multicolor light-emitting devices and methods of manufacturing such devices | |
JP2009147140A (en) | Light emitting device and method for manufacturing light emitting device | |
KR102790443B1 (en) | LED Array | |
KR20190044492A (en) | Micro light emitting diode, method for manufacturing the same and display comprising the same | |
KR101721846B1 (en) | manufacturing method of micro GaN LED array and micro GaN LED array thereby | |
TWI803827B (en) | High resolution monolithic rgb arrays | |
KR20200088934A (en) | Light emitting element and display device comprising the same | |
KR101322927B1 (en) | Light emitting diode device and method for fabricating the same | |
KR102626452B1 (en) | Method for fabricating light emitting diode and display device comprising the light emitting diodes | |
JP2024123056A (en) | LED array | |
TWI829038B (en) | Voltage-controllable monolithic native rgb arrays | |
KR102153798B1 (en) | Method for manufacturing micro light emitting diode having designed emission wavelength using the degree of surface migration | |
KR102156977B1 (en) | Micro light emitting diode and method for manufacturing the same | |
KR102153182B1 (en) | Micro light emitting diode using active matrix system | |
KR102753978B1 (en) | Light emitting element, method for fabricating the same and display device | |
KR101689664B1 (en) | Stack structure including quantum dot, method of manufacturing the same and light emitting device using the stack structure | |
KR20130101299A (en) | Semiconductor light emitting device and method of manufacturing the same | |
TWI803841B (en) | High resolution monolithic rgb arrays | |
KR20180124224A (en) | Light emitting diode with zinc oxide layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20181105 |
|
PA0201 | Request for examination | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20191216 Patent event code: PE09021S01D |
|
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20200624 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20200910 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20200910 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20230918 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20240823 Start annual number: 5 End annual number: 5 |