[go: up one dir, main page]

KR20190116886A - Electronic component module - Google Patents

Electronic component module Download PDF

Info

Publication number
KR20190116886A
KR20190116886A KR1020180064145A KR20180064145A KR20190116886A KR 20190116886 A KR20190116886 A KR 20190116886A KR 1020180064145 A KR1020180064145 A KR 1020180064145A KR 20180064145 A KR20180064145 A KR 20180064145A KR 20190116886 A KR20190116886 A KR 20190116886A
Authority
KR
South Korea
Prior art keywords
disposed
layer
component
shielding
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020180064145A
Other languages
Korean (ko)
Other versions
KR102518174B1 (en
Inventor
홍석윤
김장현
김혜경
홍승현
류종인
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to US16/181,397 priority Critical patent/US10629542B2/en
Priority to CN201910101873.4A priority patent/CN110349938A/en
Publication of KR20190116886A publication Critical patent/KR20190116886A/en
Application granted granted Critical
Publication of KR102518174B1 publication Critical patent/KR102518174B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명에 따른 전자 소자 모듈은, 일면에 적어도 하나의 접지 전극이 형성된 기판, 상기 기판의 일면에 실장되는 적어도 하나의 제1 부품과 제2 부품, 상기 제2 부품을 내부에 매립하며 상기 기판 상에 배치되는 밀봉부, 및 상기 제1 부품과 상기 제2 부품 사이에 배치되어 전자기파의 흐름을 차폐하는 차폐 격벽을 포함하며, 상기 차폐 격벽은 적어도 하나의 절연층과 상기 절연층에 적층 배치되는 적어도 하나의 도전층을 포함한다. An electronic device module according to the present invention includes a substrate having at least one ground electrode formed on one surface thereof, at least one first component, a second component mounted on one surface of the substrate, and a second component embedded therein. And a shielding partition disposed between the first component and the second component to shield a flow of electromagnetic waves, wherein the shielding partition is at least one insulating layer and at least laminated to the insulating layer. It includes one conductive layer.

Description

전자 소자 모듈{ELECTRONIC COMPONENT MODULE}Electronic device module {ELECTRONIC COMPONENT MODULE}

본 발명은 전자 소자 모듈에 관한 것으로, 더욱 상세하게는 모듈에 포함된 수동소자 또는 반도체 칩 등을 외부 환경으로부터 보호함과 동시에 전자파를 차폐할 수 있는 전자 소자 모듈에 관한 것이다.The present invention relates to an electronic device module, and more particularly, to an electronic device module that can shield electromagnetic waves while protecting passive devices or semiconductor chips included in the module from an external environment.

최근 전자제품 시장은 휴대용으로 급격히 그 수요가 증가하고 있으며, 이를 만족하기 위해 이들 시스템에 실장되는 전자 부품들의 소형화 및 경량화가 요구되고 있다. Recently, the market for electronic products is rapidly increasing in demand, and in order to satisfy this demand, miniaturization and weight reduction of electronic components mounted in these systems are required.

이러한 전자 부품들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩(One-chip)화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구되고 있다.In order to realize miniaturization and light weight of such electronic components, not only a technology for reducing individual sizes of mounting components, but also a System On Chip (SOC) technology for one-chip multiple individual devices, There is a need for a System In Package (SIP) technology that integrates individual devices into one package.

특히, 통신 모듈이나 네트워크 모듈과 같이 고주파 신호를 취급하는 고주파 전자 소자 모듈은 소형화뿐만 아니라 전자파 간섭(EMI)에 대한 차폐 특성을 우수하게 구현하기 위해 다양한 전자파 차폐 구조를 구비할 것이 요구되고 있다.In particular, high-frequency electronic device modules that handle high-frequency signals, such as communication modules and network modules, are required to have various electromagnetic shielding structures in order to realize miniaturization as well as excellent shielding characteristics against electromagnetic interference (EMI).

한국공개특허 제2008-0078483호Korean Laid-Open Patent No. 2008-0078483

본 발명은 내부의 개별 소자를 충격으로부터 보호하면서 동시에 전자파 간섭(EMI) 또는 전자파 내성 특성이 우수한 전자파 차폐구조를 갖는 전자 소자 모듈을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION An object of the present invention is to provide an electronic device module having an electromagnetic shielding structure which is excellent in electromagnetic interference (EMI) or electromagnetic wave immunity characteristics while protecting individual elements therein from impact.

본 발명의 실시예에 따른 전자 소자 모듈은, 기판, 상기 기판의 일면에 실장되는 적어도 하나의 제1 부품과 제2 부품, 상기 제1 부품과 상기 제2 부품 사이에 배치되어 상기 기판에 실장되는 차폐 격벽, 및 상기 제1 부품, 제2 부품, 및 상기 차폐 격벽을 내부에 매립하며 상기 기판 상에 배치되는 밀봉부를 포함하며, 상기 차폐 격벽은 적어도 하나의 절연층과, 상기 절연층에 적층 배치되는 적어도 하나의 도전층을 포함한다.An electronic device module according to an embodiment of the present invention includes a substrate, at least one first component and a second component mounted on one surface of the substrate, disposed between the first component and the second component, and mounted on the substrate. A shielding partition wall and a sealing portion disposed on the substrate, the shielding partition being embedded in the first component, the second component, and the shielding partition wall, wherein the shielding partition wall includes at least one insulating layer and a stacking arrangement on the insulating layer. At least one conductive layer.

또한 본 발명의 실시예에 따른 전자 소자 모듈은, 접지 전극을 구비하는 제1 회로 기판, 상기 기판의 일면에 실장되는 적어도 하나의 제1 부품과 제2 부품, 상기 제1 부품과 상기 제2 부품 사이에 배치되어 상기 제1 회로 기판에 수직하게 실장되는 제2 회로 기판, 및 상기 제1 부품, 제2 부품, 및 상기 제2 회로 기판을 내부에 매립하며 상기 기판 상에 배치되는 밀봉부를 포함하며, 상기 제2 회로 기판의 배선층은 상기 제1 회로 기판의 상기 접지 전극과 연결된다.In addition, an electronic device module according to an embodiment of the present invention, a first circuit board having a ground electrode, at least one first component and a second component mounted on one surface of the substrate, the first component and the second component A second circuit board disposed between and mounted perpendicular to the first circuit board, and a seal disposed on the board, the first part, the second part, and the second circuit board embedded therein; The wiring layer of the second circuit board is connected to the ground electrode of the first circuit board.

본 발명에 따른 전자 소자 모듈은, 인쇄회로기판과 같은 회로 기판을 이용하여 제1 부품과 제2 부품 사이를 차폐 격벽을 배치할 수 있으므로 제조가 용이하다. 또한 차폐 격벽의 절연층 두께를 조절하여 다양한 형태로 차폐 격벽을 구성할 수 있다. 이에 전자 소자 모듈의 휨(warpage)을 최소화할 수 있다. The electronic device module according to the present invention can be easily manufactured since a shielding partition can be disposed between the first component and the second component using a circuit board such as a printed circuit board. In addition, the barrier rib may be configured in various forms by controlling the thickness of the insulating layer of the barrier rib. Therefore, warpage of the electronic device module may be minimized.

도 1은 본 발명의 실시예에 따른 전자 소자 모듈의 단면도.
도 2는 도 1에 도시된 전자 소자 모듈의 차폐 격벽을 확대하여 도시한 도면.
도 3 내지 도 5는 본 실시예에 따른 전자 소자 모듈의 제조 방법을 공정순으로 도시한 도면.
도 6은 본 발명의 다른 실시예에 따른 차폐 격벽을 개략적으로 도시한 단면도.
도 7은 본 발명의 또 다른 실시예에 따른 차폐 격벽을 개략적으로 도시한 단면도.
도 8은 도 7에 도시된 차폐 격벽을 개략적으로 도시한 사시도.
도 9는 본 발명의 또 다른 실시예에 따른 차폐 격벽을 개략적으로 도시한 단면도.1 is a cross-sectional view of an electronic device module according to an embodiment of the present invention.
FIG. 2 is an enlarged view of a shielding partition of the electronic device module illustrated in FIG. 1.
3 to 5 are views illustrating a method of manufacturing an electronic device module according to the present embodiment in the order of process.
6 is a cross-sectional view schematically showing a shielding partition according to another embodiment of the present invention.
7 is a cross-sectional view schematically showing a shielding partition according to another embodiment of the present invention.
FIG. 8 is a perspective view schematically showing the shielding partition shown in FIG. 7; FIG.
9 is a cross-sectional view schematically showing a shielding partition according to another embodiment of the present invention.

본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시예에 불과할 뿐, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다. Prior to the description of the present invention, the terms or words used in the specification and claims described below should not be construed as being limited to the ordinary or dictionary meanings, and the inventors should consider their own invention in the best way. For the purpose of explanation, it should be interpreted as meaning and concept corresponding to the technical idea of the present invention on the basis of the principle that it can be appropriately defined as the concept of term. Therefore, the embodiments described in the present specification and the configuration shown in the drawings are only the most preferred embodiments of the present invention, and do not represent all of the technical idea of the present invention, and various equivalents may be substituted for them at the time of the present application. It should be understood that there may be water and variations.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음을 유의해야 한다. 또한, 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In this case, it should be noted that like elements are denoted by like reference numerals as much as possible. In addition, detailed descriptions of well-known functions and configurations that may blur the gist of the present invention will be omitted. For the same reason, some components in the accompanying drawings are exaggerated, omitted, or schematically illustrated, and the size of each component does not entirely reflect the actual size.

이하, 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 전자 소자 모듈의 단면도이고, 도 2는 도 1에 도시된 전자 소자 모듈의 차폐 격벽을 확대하여 도시한 도면이다. 1 is a cross-sectional view of an electronic device module according to an exemplary embodiment of the present invention, and FIG. 2 is an enlarged view of a shielding partition of the electronic device module illustrated in FIG. 1.

도 1 및 도 2를 참조하면, 본 실시예에 따른 전자 소자 모듈(100)은 기판(11), 전자 부품(1), 밀봉부(14), 차폐 격벽(15), 및 차폐층(17)을 포함하여 구성된다. 1 and 2, the electronic device module 100 according to the present embodiment includes a substrate 11, an electronic component 1, a sealing part 14, a shielding partition wall 15, and a shielding layer 17. It is configured to include.

기판(11)의 제1면에는 전자 부품(1)을 실장하기 위한 실장용 전극들, 접지 전극(19), 그리고 도시하지는 않았지만 실장용 전극들 상호간을 전기적으로 연결하는 배선 패턴이 형성될 수 있다. On the first surface of the substrate 11, mounting electrodes for mounting the electronic component 1, a ground electrode 19, and a wiring pattern for electrically connecting the mounting electrodes, although not shown, may be formed. .

실장용 전극에는 적어도 하나의 전자 부품(1)이 실장된다. At least one electronic component 1 is mounted on the mounting electrode.

접지 전극(19)은 후술되는 차폐 격벽(15) 및 차폐층(17)과 전기적으로 연결된다. 이를 위해, 접지 전극(19)은 제1 접지 전극(19a)과 제2 접지 전극(19b)으로 구분될 수 있다. The ground electrode 19 is electrically connected to the shielding partition wall 15 and the shielding layer 17 which will be described later. To this end, the ground electrode 19 may be divided into a first ground electrode 19a and a second ground electrode 19b.

제1 접지 전극(19a)은 기판(11)의 내부에 배치되며 차폐 격벽(15)이 접합된다. 그리고 제2 접지 전극(19b)은 기판(11)의 테두리 측에 배치되며 차폐층(17)이 연결된다. The first ground electrode 19a is disposed inside the substrate 11, and the shield partition wall 15 is bonded to the first ground electrode 19a. The second ground electrode 19b is disposed at the edge of the substrate 11 and the shielding layer 17 is connected.

본 실시예에서는 제1 접지 전극(19a)은 후술되는 제1 부품(1a)과 제2 부품(1b) 사이에 배치되며, 차폐 격벽(15)의 형상을 따라 선형으로 형성될 수 있다. In the present exemplary embodiment, the first ground electrode 19a is disposed between the first component 1a and the second component 1b to be described later, and may be linearly formed along the shape of the shielding partition wall 15.

또한 본 실시예에서는 접지 전극(19)이 실선 형태로 형성되나, 이에 한정되지 않으며, 파선 형태로 형성하거나, 점(point) 형태로 형성하는 등 차폐 격벽(15)이나 차폐층(17)과 전기적으로 연결될 수만 있다면 다양한 형태로 구성될 수 있다.In addition, in the present exemplary embodiment, the ground electrode 19 is formed in a solid line shape, but is not limited thereto. The ground electrode 19 may be formed in a dashed line shape or in a point shape to electrically connect the shielding partition wall 15 or the shielding layer 17. It can be configured in various forms as long as it can be connected.

도면에는 상세히 도시하지 않았지만, 실장용 전극이나 접지 전극(19)은 상부에 적층 배치되는 절연 보호층(미도시)에 의해 보호될 수 있으며, 절연 보호층에 형성된 개구를 통해 외부로 노출될 수 있다. 절연 보호층으로는 솔더 레지스트가 이용될 수 있으나 이에 한정되는 것은 아니다.Although not shown in detail in the drawing, the mounting electrode or the ground electrode 19 may be protected by an insulating protective layer (not shown) stacked on top, and may be exposed to the outside through an opening formed in the insulating protective layer. . Solder resist may be used as the insulating protective layer, but is not limited thereto.

이와 같이 구성되는 기판(11)은 당 기술분야에서 잘 알려진 다양한 종류의 회로 기판(예를 들어 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등)이 이용될 수 있다. 본 실시예에 따른 기판(11)은 복수의 층으로 형성된 다층 기판(11)일 수 있으며, 각 층 사이에는 회로 패턴이 형성될 수 있다. The substrate 11 configured as described above may use various kinds of circuit boards (for example, ceramic substrates, printed circuit boards, flexible substrates, etc.) well known in the art. The substrate 11 according to the present exemplary embodiment may be a multilayer substrate 11 formed of a plurality of layers, and a circuit pattern may be formed between each layer.

전자 부품(1)은 수동 소자와 능동 소자 등과 같은 다양한 전자 소자들을 포함할 수 있다. 즉, 전자 부품(1)은 기판(11) 상에 실장되거나 기판(11) 내부에 내장될 수 있는 전자 소자들이라면 모두 이용될 수 있다.The electronic component 1 may include various electronic elements such as passive elements and active elements. That is, the electronic component 1 may be used as long as the electronic components may be mounted on the substrate 11 or embedded in the substrate 11.

또한 본 실시예의 전자 부품(1)은 후술되는 제1 밀봉부(14a) 내에 매립되는 적어도 하나의 제1 부품(1a)과, 제2 밀봉부(14b) 내에 매립되는 제2 부품(1b)을 포함한다. 제1 부품(1a)과 제2 부품(1b)은 상호 간에 전자기적으로 간섭이 발생되는 소자들로 구성될 수 있다. 그러나 이에 한정되는 것은 아니다. In addition, the electronic component 1 of the present embodiment includes at least one first component 1a embedded in the first sealing portion 14a described later and a second component 1b embedded in the second sealing portion 14b. Include. The first component 1a and the second component 1b may be composed of elements in which electromagnetic interference is generated between each other. However, it is not limited thereto.

밀봉부(14)는 기판(11)의 제1면에 배치되어 전자 부품(1)을 밀봉한다. 밀봉부(14)는 전자 부품(1)을 외부에서 둘러싼 형태로 고정함으로써 외부의 충격으로부터 전자 부품(1)을 안전하게 보호한다. 그러나 전술한 바와 같이 제1 부품(1a)은 밀봉부(14) 내에 매립되지 않고 밀봉부(14)의 외부에 배치될 수 있다. The seal 14 is disposed on the first surface of the substrate 11 to seal the electronic component 1. The sealing part 14 secures the electronic component 1 from external shock by fixing the electronic component 1 in the form of an outer wrap. However, as described above, the first component 1a may be disposed outside the seal 14 without being embedded in the seal 14.

본 실시예에 따른 밀봉부(14)는 절연성 재질로 형성된다. 예를 들어, 밀봉부(14)는 에폭시몰딩컴파운드(EMC)와 같은 수지 재질로 형성될 수 있으나 이에 한정되는 것은 아니다. 또한 필요에 따라 도전성을 갖는 재질(예컨대 도전성 수지 등)로 밀봉부(14)를 형성하는 것도 가능하다. 이 경우, 전자 부품(1)과 기판(11) 사이에는 언더필(underfill) 수지와 같은 별도의 밀봉 부재가 구비될 수 있다. The sealing portion 14 according to the present embodiment is formed of an insulating material. For example, the sealing part 14 may be formed of a resin material such as epoxy molding compound (EMC), but is not limited thereto. If necessary, the sealing portion 14 may be formed of a conductive material (for example, a conductive resin). In this case, a separate sealing member such as an underfill resin may be provided between the electronic component 1 and the substrate 11.

또한 본 실시예에 따른 밀봉부(14)는 후술되는 차폐 격벽(15)에 의해 제1 밀봉부(14a)와 제2 밀봉부(14b)로 구분될 수 있다. In addition, the sealing part 14 according to the present exemplary embodiment may be divided into the first sealing part 14a and the second sealing part 14b by the shielding partition wall 15 to be described later.

차폐 격벽(15)은 제1 부품(1a)과 제2 부품(1b) 사이에 배치되어 제1 부품(1a)으로부터 제2 부품(1b) 측으로 유입되거나, 제2 부품(1b) 측에서 제1 부품 측으로 유입되는 전자기파를 차폐한다. The shielding partition wall 15 is disposed between the first component 1a and the second component 1b and flows from the first component 1a to the second component 1b side, or the first component 1b on the second component 1b side. Shields electromagnetic waves flowing into components.

따라서 차폐 격벽(15)은 기판(11)의 접지 전극(19)과 전기적으로 연결되는 도전성 물질을 포함한다. 예컨대, 차폐 격벽(15)의 도전성 물질은 금속판의 형태로 구성될 수 있으며, 솔더나 도전성 수지와 같은 도전성 접착제(30)를 매개로 기판(11)의 제1 접지 전극(19a)에 접합될 수 있다. Therefore, the shielding partition wall 15 includes a conductive material electrically connected to the ground electrode 19 of the substrate 11. For example, the conductive material of the shielding partition wall 15 may be configured in the form of a metal plate, and may be bonded to the first ground electrode 19a of the substrate 11 through a conductive adhesive 30 such as solder or conductive resin. have.

본 실시예에서 차폐 격벽(15)은 편평한 판(plate, substrate) 형태를 가지며, 도 2에 도시된 바와 같이 적어도 한 층의 절연층(15a)과, 절연층(15a)의 양 면 중 적어도 어느 한 면에 배치되는 도전층(15b)을 포함한다.In this embodiment, the shielding partition wall 15 has a flat plate (substrate) form, and at least one of at least one insulating layer 15a and at least two sides of the insulating layer 15a as shown in FIG. 2. It includes the conductive layer 15b disposed on one side.

본 실시예에서 차폐 격벽(15)은 절연층(15a)의 양 면에 모두 도전층(15b)이 배치된다. 따라서 차폐 격벽(15)은 절연층(15a)이 두 도전층(15b) 사이에 개재된 샌드위치 형태의 2층 기판으로 형성된다. In the present exemplary embodiment, the shielding partition wall 15 has conductive layers 15b disposed on both surfaces of the insulating layer 15a. Accordingly, the shielding partition wall 15 is formed of a sandwich-shaped two-layer substrate having an insulating layer 15a interposed between two conductive layers 15b.

그러나 본 발명의 구성이 이에 한정되는 것은 아니며, 제1 부품(1a)과 제2 부품(1b) 사이에서 전자기파의 흐름을 차단할 수만 있다면 차폐 격벽(15)은 다양한 형태로 변형될 수 있다. 예컨대, 차폐 격벽(15)을 3층 이상의 다층 기판 형태로 구성하는 것도 가능하다. However, the configuration of the present invention is not limited thereto, and the shielding partition 15 may be modified in various forms as long as it can block the flow of electromagnetic waves between the first component 1a and the second component 1b. For example, the shielding partition 15 may be configured in the form of a multilayer substrate having three or more layers.

절연층(15a)은 에폭시와 같은 수지 재질로 구성될 수 있다. 또한 도전층(15b)은 동박과 같은 금속 박막으로 구성될 수 있다. 본 실시예에서, 도전층(15b)은 각각 20㎛ 이하의 두께로 형성될 수 있으며, 절연층(15a)은 밀봉부(14)를 형성하는 과정에서 성형 수지로부터 가해지는 압력으로 인해 변형되지 않는 범위의 두께로 형성될 수 있다. The insulating layer 15a may be made of a resin material such as epoxy. In addition, the conductive layer 15b may be formed of a metal thin film such as copper foil. In the present embodiment, the conductive layers 15b may each be formed to a thickness of 20 μm or less, and the insulating layer 15a may not be deformed due to the pressure applied from the molding resin in the process of forming the sealing portion 14. It can be formed in a thickness of the range.

또한, 절연층(15a)의 두께는 전자 소자 모듈이 휘는 것을 억제하기 위해 확장될 수 있다. In addition, the thickness of the insulating layer 15a can be expanded to suppress the bending of the electronic device module.

본 실시예에서는 차폐 격벽(15)으로 회로 기판(PCB)을 이용한다. 따라서 차폐 격벽(15)에 구비되는 도전층(15b)은 회로 기판(PCB)의 배선층으로 구현될 수 있다. 그러나 이에 한정되는 것은 아니다. In this embodiment, a circuit board PCB is used as the shielding partition wall 15. Therefore, the conductive layer 15b provided in the shielding partition wall 15 may be implemented as a wiring layer of a circuit board PCB. However, it is not limited thereto.

차폐 격벽(15)의 실장 높이는 밀봉부(14)의 높이와 동일하게 구성된다. 따라서, 차폐 격벽(15)의 상단은 밀봉부(14)의 외부로 노출되며, 후술되는 차폐층(17)은 노출된 차폐 격벽(15)의 상단에 연결된다. 여기서 실장 높이는 기판(11)의 제1면에서 차폐 격벽(15)의 상단면 까지의 높이를 의미한다.The mounting height of the shielding partition wall 15 is comprised equal to the height of the sealing part 14. Therefore, the upper end of the shielding partition wall 15 is exposed to the outside of the sealing portion 14, the shielding layer 17 to be described later is connected to the upper end of the exposed shielding partition wall (15). Here, the mounting height means a height from the first surface of the substrate 11 to the top surface of the shielding partition wall 15.

차폐 격벽(15)은 솔더나 도전성 에폭시와 같은 도전성 접착제를 통해 기판(11)의 제1 접지 전극(19a)에 접합된다. 그러나 이에 한정되는 것은 아니다. 예컨대, 차폐 격벽(15)이 차폐층(17)을 통해 제2 접지 전극(19b)과 전기적으로 연결되어 있는 경우, 절연성 접착제를 이용하여 차폐 격벽(15)을 기판(11)에 접합하는 것도 가능하다.The shielding partition wall 15 is joined to the first ground electrode 19a of the substrate 11 through a conductive adhesive such as solder or conductive epoxy. However, it is not limited thereto. For example, when the shielding partition wall 15 is electrically connected to the second ground electrode 19b through the shielding layer 17, the shielding partition wall 15 may be bonded to the substrate 11 using an insulating adhesive. Do.

한편, 도 2에 도시된 바와 같이, 차폐 격벽(15)에서 도전층(15b)의 표면에는 절연막(15f)이 배치될 수 있다. 절연막(15f)은 산화막으로 이루어질 수 있다. 이러한 절연막(15f)은 수지 재질로 형성되는 밀봉부(14)와 차폐 격벽(15) 간의 접합력을 증가시킬 수 있다. Meanwhile, as illustrated in FIG. 2, an insulating film 15f may be disposed on the surface of the conductive layer 15b in the shielding partition wall 15. The insulating film 15f may be made of an oxide film. The insulating layer 15f may increase the bonding force between the sealing portion 14 formed of the resin material and the shielding partition wall 15.

그러나 절연막(15f)은 산화막으로 한정되지 않으며, 수지나 무기막으로 절연막을 형성하는 등 다양한 변형이 가능하다. However, the insulating film 15f is not limited to an oxide film, and various modifications are possible, such as forming an insulating film with a resin or an inorganic film.

차폐층(17)은 밀봉부(14)의 표면을 따라 형성되어 외부로부터 전자 부품(1)으로 유입되거나, 전자 부품(1)에서 외부로 유출되는 전자기파를 차폐한다. 따라서 차폐층(17)은 도전성 물질로 형성되며, 기판(11)의 제2 접지 전극(19b)과 전기적으로 연결된다. The shielding layer 17 is formed along the surface of the sealing part 14 to shield electromagnetic waves flowing from the outside into the electronic component 1 or flowing out of the electronic component 1 to the outside. Therefore, the shielding layer 17 is formed of a conductive material and is electrically connected to the second ground electrode 19b of the substrate 11.

차폐층(17)과 기판(11)의 제2 접지 전극(19b)을 전기적으로 연결하기 위해, 기판(11)의 제2 접지 전극(19b)은 적어도 일부는 밀봉부(14)의 외부로 노출될 수 있다.In order to electrically connect the shielding layer 17 and the second ground electrode 19b of the substrate 11, at least a part of the second ground electrode 19b of the substrate 11 is exposed to the outside of the seal 14. Can be.

차폐층(17)은 밀봉부(14)의 외부면에 도전성 분말을 포함하는 수지재를 도포하거나, 금속 박막을 형성함으로써 마련될 수 있다. 금속 박막을 형성하는 경우 스퍼터링, 스크린 프린팅(screen printing), 기상증착법, 전해 도금, 비전해 도금과 같은 다양한 기술들이 사용될 수 있다.The shielding layer 17 may be provided by applying a resin material containing conductive powder or forming a metal thin film on the outer surface of the sealing portion 14. When forming a metal thin film, various techniques such as sputtering, screen printing, vapor deposition, electrolytic plating, and electroless plating may be used.

예를 들어, 본 실시예에 따른 차폐층(17)은 밀봉부(14)의 외부면에 스프레이 코팅법으로 형성된 금속 박막일 수 있다. 스프레이 코팅법은 균일한 도포막을 형성할 수 있으며 다른 공정에 비해 설비 투자에 소요되는 비용이 적은 장점이 있다. 그러나 이에 한정되는 것은 아니며, 스퍼터링 방식을 통해 금속 박막을 형성하여 이용하는 것도 가능하다. For example, the shielding layer 17 according to the present exemplary embodiment may be a metal thin film formed by spray coating on the outer surface of the sealing portion 14. The spray coating method can form a uniform coating film and has the advantage of low cost of equipment investment compared to other processes. However, the present invention is not limited thereto, and a metal thin film may be formed and used through a sputtering method.

또한, 차폐층(17)은 차폐 격벽(15)과 전기적으로 연결될 수 있다. 차폐층(17)은 밀봉부(14)의 상부면으로 노출된 차폐 격벽(15)의 도전층(15b) 단부에도 배치되어 차폐 격벽(15)의 도전층(15b)과 전기적으로 연결된다. In addition, the shielding layer 17 may be electrically connected to the shielding partition wall 15. The shielding layer 17 is also disposed at an end portion of the conductive layer 15b of the shielding partition wall 15 exposed to the upper surface of the sealing portion 14 and electrically connected to the conductive layer 15b of the shielding partition wall 15.

이처럼 차폐층(17)과 차폐 격벽(15)이 연결되는 경우, 차폐층(17)과 차폐 격벽(15) 중 어느 하나는 접지 전극(19)과의 연결이 생략될 수 있다. 그러나 본 발명의 구성이 이에 한정되는 것은 아니며, 차폐층(17)과 차폐 격벽(15)을 직접 연결하지 않고 기판(11)의 접지 전극(19)을 통해 차폐층(17)과 차폐 격벽(15) 간접적으로 연결하는 등 다양한 변형이 가능하다. As such, when the shielding layer 17 and the shielding partition wall 15 are connected to each other, any one of the shielding layer 17 and the shielding partition wall 15 may be omitted from the ground electrode 19. However, the configuration of the present invention is not limited thereto, and the shielding layer 17 and the shielding partition 15 may be connected through the ground electrode 19 of the substrate 11 without directly connecting the shielding layer 17 and the shielding partition 15. Various modifications are possible, such as indirect connection.

이상과 같이 구성되는 본 실시예에 따른 전자 소자 모듈은 밀봉부(14)나 차폐층(17)을 통해 의해 기판(11)에 실장되는 전자 부품(1)을 외부 환경으로부터 보호할 수 있을 뿐만 아니라, 전자파를 용이하게 차폐할 수 있다.The electronic device module according to the present embodiment configured as described above may not only protect the electronic component 1 mounted on the substrate 11 through the sealing portion 14 or the shielding layer 17 from the external environment. The electromagnetic wave can be easily shielded.

또한, 제1 부품(1a)과 제2 부품(1b) 간에 차폐 격벽(15)이 배치되므로, 제1 부품(1a)과 제2 부품(1b) 간에 전자기파 간섭이 발생하는 것을 방지할 수 있다. In addition, since the shielding partition wall 15 is disposed between the first component 1a and the second component 1b, it is possible to prevent the occurrence of electromagnetic interference between the first component 1a and the second component 1b.

더하여, 차폐 격벽(15)의 절연층(15a) 두께를 조절하여 다양한 형태로 차폐 격벽(15)을 구성할 수 있다. 예컨대, 절연층(15a)의 재질과 두께를 조절하여 전자 소자 모듈의 휨(warpage)을 최소화할 수 있다. In addition, the thickness of the insulating layer 15a of the shielding partition 15 may be adjusted to configure the shielding partition 15 in various forms. For example, warpage of the electronic device module may be minimized by adjusting the material and thickness of the insulating layer 15a.

다음으로 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명한다. Next, a method of manufacturing the electronic device module according to the present embodiment will be described.

도 3 내지 도 5는 본 실시예에 따른 전자 소자 모듈의 제조 방법을 공정순으로 도시한 도면이다. 3 to 5 are diagrams illustrating a method of manufacturing the electronic device module according to the present embodiment in the order of process.

먼저 도 3에 도시된 바와 같이, 기판(11)의 제1면에 전자 부품들(1)과 차폐 격벽(15)을 실장한다.First, as shown in FIG. 3, the electronic components 1 and the shielding partition 15 are mounted on the first surface of the substrate 11.

본 실시예에 따른 기판(11)은 다층 복수의 층으로 형성된 다층 회로 기판으로, 각 층 사이에는 전기적으로 연결되는 회로 패턴들이 형성될 수 있다. 또한 기판(11)의 제1면인 상면에는 실장용 전극과 접지 전극(19) 등이 형성된다. The substrate 11 according to the present exemplary embodiment is a multilayer circuit board formed of a plurality of layers, and circuit patterns electrically connected between the layers may be formed. In addition, a mounting electrode and a ground electrode 19 are formed on the upper surface of the first surface of the substrate 11.

전자 부품들(1)과 차폐 격벽(15)은 솔더(solder)와 같은 도전성 접착제(30)를 통해 기판(11)에 접합될 수 있다. 이 과정에서 차폐 격벽(15)의 도전층들(15b)은 도전성 접착제(30)에 접합되어 접지 전극(19)과 전기적으로 연결된다. The electronic components 1 and the shielding partition wall 15 may be bonded to the substrate 11 through a conductive adhesive 30 such as solder. In this process, the conductive layers 15b of the shielding partition wall 15 are bonded to the conductive adhesive 30 and electrically connected to the ground electrode 19.

이어서, 도 4에 도시된 바와 같이, 기판(11)의 제1면에 전자 부품들(1)과 차폐 격벽(15)을 밀봉하는 밀봉부(14)를 형성한다. Subsequently, as shown in FIG. 4, a sealing portion 14 is formed on the first surface of the substrate 11 to seal the electronic components 1 and the shielding partition wall 15.

밀봉부(14)는 기판(11)의 제1면 전체에 형성되거나 부분적으로 형성될 수 있다. 또한 밀봉부(14)는 전자 부품들(1)뿐만 아니라, 차폐 격벽(15) 전체를 매립하는 형태로 형성된다. 그러나, 제2 접지 전극(19b)의 적어도 일부는 밀봉부(14)의 외부로 노출될 수 있다. 이러한 구성은 밀봉부(14)를 형성하는 몰딩 과정에서 제2 접지 전극(19b)이 노출되도록 금형을 구성하거나, 밀봉부(14)를 기판(11)의 제1면 전체에 형성한 후, 제2 접지 전극(19b)을 덮고 있는 밀봉부(14)의 일부를 제거하는 등의 방법으로 구현될 수 있다. The seal 14 may be formed or partially formed on the entire first surface of the substrate 11. In addition, the sealing part 14 is formed to fill not only the electronic components 1 but also the entire shielding partition wall 15. However, at least a portion of the second ground electrode 19b may be exposed to the outside of the seal 14. In this configuration, the mold may be configured to expose the second ground electrode 19b during the molding process of forming the seal 14, or the seal 14 may be formed on the entire first surface of the substrate 11. 2 may be implemented by removing a part of the sealing part 14 covering the ground electrode 19b.

본 단계에서 밀봉부(14)는 트랜스퍼 몰딩 방식을 통해 제조될 수 있으나 이에 한정되는 것은 아니다.In this step, the seal 14 may be manufactured by a transfer molding method, but is not limited thereto.

이어서, 도 5에 도시된 바와 같이, 밀봉부(14)를 부분적으로 제거한다. Then, as shown in FIG. 5, the seal 14 is partially removed.

본 단계에서 밀봉부(14)는 그라인더(G) 등을 통해 상부부터 제거되며, 차폐 격벽(15)의 상단이 밀봉부(14)의 외부로 노출될 때까지 제거된다. 이에 밀봉부(14)는 차폐 격벽(15)에 의해 제1 밀봉부(14a)와 제2 밀봉부(14b)로 구분된다. In this step, the sealing part 14 is removed from the top through the grinder G or the like, and is removed until the upper end of the shielding partition wall 15 is exposed to the outside of the sealing part 14. Thus, the sealing part 14 is divided into the first sealing part 14a and the second sealing part 14b by the shielding partition wall 15.

이어서, 밀봉부(14)의 표면에 차폐층(17)을 형성하여 도 1에 도시된 본 실시예의 전자 소자 모듈을 완성한다. Subsequently, a shielding layer 17 is formed on the surface of the sealing portion 14 to complete the electronic device module of the present embodiment shown in FIG.

차폐층(17)은 밀봉부(14)의 외부면에 도전성 분말을 포함하는 수지재를 도포하거나, 금속 박막을 형성함으로써 이루어질 수 있다. 금속 박막을 형성하는 경우 스퍼터링, 스프레이 코팅, 스크린 프린팅(screen printing), 기상증착법, 전해 도금, 비전해 도금과 같은 다양한 기술들이 사용될 수 있다.The shielding layer 17 may be formed by applying a resin material containing conductive powder to the outer surface of the sealing portion 14 or forming a metal thin film. When forming a metal thin film, various techniques such as sputtering, spray coating, screen printing, vapor deposition, electrolytic plating, and electroless plating may be used.

이 과정에서 차폐층(17)은 밀봉부의 외부로 노출된 차폐 격벽(15)과 제2 접지 전극(19b) 중 적어도 하나와 전기적으로 연결된다. In this process, the shielding layer 17 is electrically connected to at least one of the shielding partition wall 15 and the second ground electrode 19b exposed to the outside of the sealing part.

이와 같은 과정을 통해 완성되는 본 실시예에 따른 전자 소자 모듈은 PCB와 같은 회로 기판을 이용하여 표면 실장 방식으로 제1 부품과 제2 부품 사이를 차폐 격벽을 배치한다. 따라서 제1 부품과 제2 부품 사이에 차폐 격벽을 형성하기 위해 밀봉부에 트렌치를 형성하는 등의 공정이 필요치 않으며, 이에 제조가 용이하다. The electronic device module according to the present embodiment completed through the above process arranges the shielding partition wall between the first component and the second component by using a circuit board such as a PCB. Therefore, a process such as forming a trench in the sealing part is not required to form the shielding partition wall between the first part and the second part, and thus manufacturing is easy.

한편, 본 발명에 따른 전자 소자 모듈은 전술한 실시예에 한정되지 않으며, 다양한 응용이 가능하다. On the other hand, the electronic device module according to the present invention is not limited to the above-described embodiment, various applications are possible.

도 6은 본 발명의 다른 실시예에 따른 차폐 격벽을 개략적으로 도시한 단면도이다.6 is a cross-sectional view schematically showing a shielding partition according to another embodiment of the present invention.

먼저 도 6을 참조하면, 본 실시예에 따른 차폐 격벽(15)은 전술한 실시예와 유사하게 구성되며, 차폐 격벽(15)의 상단면과 하단면에 도전성 재질의 접합층(15c)이 형성된다는 점에서만 차이를 갖는다. First, referring to FIG. 6, the shielding partition wall 15 according to the present embodiment is configured similarly to the above-described embodiment, and the bonding layer 15c of the conductive material is formed on the top and bottom surfaces of the shielding partition wall 15. Only in that it makes a difference.

상단면과 하단면에 배치되는 접합층(15c)은 스퍼터링이나 디핑(dipping) 방식을 통해 도전성 물질을 차폐 격벽(15)의 상단면과 하단면에 도포함으로써 형성될 수 있으나 이에 한정되는 것은 아니다. The bonding layer 15c disposed on the top and bottom surfaces may be formed by applying a conductive material to the top and bottom surfaces of the shielding partition 15 through sputtering or dipping, but is not limited thereto.

차폐 격벽(15)이 이와 같이 구성되는 경우, 상단면과 하단면에 배치된 접합층(15c)으로 인해, 기판(11)의 접지 전극(19)이나 차폐층(17)과 차폐 격벽(15)과의 접합 면적이 증가된다. 따라서 접합 신뢰성을 높일 수 있다. When the shielding partition wall 15 is configured in this manner, the ground electrode 19 or the shielding layer 17 and the shielding partition wall 15 of the substrate 11 are disposed due to the bonding layer 15c disposed on the upper and lower surfaces. The junction area with is increased. Therefore, joining reliability can be improved.

한편, 접합층(15c)은 차폐 격벽(15)의 상단면이나 하단면 전체에 배치될 수 있다. 그러나 이에 한정되는 것은 아니며, 차폐 격벽(15)의 상단면이나 하단면에 부분적으로 배치하는 것도 가능하다. Meanwhile, the bonding layer 15c may be disposed on the entire upper or lower surface of the shielding partition wall 15. However, the present invention is not limited thereto and may be partially disposed on the top or bottom surfaces of the shielding partition wall 15.

도 7은 본 발명의 다른 실시예에 따른 차폐 격벽을 개략적으로 도시한 단면도이고, 도 8은 도 7에 도시된 차폐 격벽을 개략적으로 도시한 사시도이다. 여기서 도 7은 도 8의 I-I＇에 따른 단면을 도시하고 있다. 7 is a cross-sectional view schematically showing a shielding partition according to another embodiment of the present invention, and FIG. 8 is a perspective view schematically showing the shielding partition shown in FIG. 7. 7 is a cross-sectional view taken along line II ′ of FIG. 8.

도 7 및 도 8을 참조하면, 차폐 격벽(15)은 절연층(15a)을 관통하는 적어도 하나의 층간 접속 도체(16)를 포함한다. 7 and 8, the shielding partition wall 15 includes at least one interlayer connecting conductor 16 penetrating through the insulating layer 15a.

층간 접속 도체(16)는 절연층(15a)을 관통하는 스루홀(through-hole) 내에 도전성 물질을 배치함으로써 형성될 수 있다. 예컨대, 층간 접속 도체(16)는 도전성 비아(via)의 형태로 형성될 수 있다. 따라서 층간 접속 도체(16)는 스루홀 내에 도전성 물질을 채우거나, 스루홀의 내벽에 도전성 물질을 도포하여 형성할 수 있다. The interlayer connecting conductor 16 may be formed by disposing a conductive material in a through-hole passing through the insulating layer 15a. For example, the interlayer connecting conductor 16 may be formed in the form of a conductive via. Therefore, the interlayer connection conductor 16 can be formed by filling a conductive material in the through hole or by applying a conductive material to the inner wall of the through hole.

층간 접속 도체(16)에 의해 절연층(15a) 양면에 배치되는 두 도전층(15b)은 서로 전기적으로 연결된다. 층간 접속 도체(16)는 도전층(15b)과 동일한 재질로 구성될 수 있다. 그러나 이에 한정되는 것은 아니다. The two conductive layers 15b disposed on both surfaces of the insulating layer 15a by the interlayer connecting conductor 16 are electrically connected to each other. The interlayer connecting conductor 16 may be made of the same material as the conductive layer 15b. However, it is not limited thereto.

본 실시예에서 층간 접속 도체(16)는 절연층(15a)의 내부에 배치되는 적어도 하나의 제1 접속 도체(16a), 그리고 절연층(15a)의 테두리 측에 배치되는 적어도 하나의 제2 접속 도체(16b)를 포함한다. In this embodiment, the interlayer connecting conductor 16 is at least one first connecting conductor 16a disposed inside the insulating layer 15a, and at least one second connecting disposed at the edge of the insulating layer 15a. Conductor 16b.

제1 접속 도체(16a)는 절연층(15a)의 내부에 배치되어 두 도전층(15b)을 전기적으로 연결한다. 이에 두 도전층(15b)의 결합력을 높인다. The first connecting conductor 16a is disposed inside the insulating layer 15a to electrically connect the two conductive layers 15b. Accordingly, the bonding force between the two conductive layers 15b is increased.

제2 접속 도체(16b)는 차폐 격벽(15)의 상단면이나 하단면에 배치되며, 차폐 격벽(15)의 상단면이나 하단면을 통해 적어도 일부가 노출된다. 이러한 제2 접속 도체(16b)는 차폐 격벽(15)을 제조하는 과정에서 차폐 격벽(15)의 하단면이나 상단면으로 층간 접속 도체(16)가 노출되도록 차폐 격벽(15)을 절단함으로써 마련될 수 있다. 따라서 제2 접속 도체(16b)는 제1 접속 도체(16a)보다 작은 크기로 형성된다. The second connecting conductor 16b is disposed on the top or bottom surface of the shielding partition wall 15, and at least a portion thereof is exposed through the top or bottom surface of the shielding partition wall 15. The second connecting conductor 16b may be provided by cutting the shielding partition wall 15 so that the interlayer connecting conductor 16 is exposed to the bottom surface or the top surface of the shielding partition wall 15 in the process of manufacturing the shielding partition wall 15. Can be. Therefore, the 2nd connection conductor 16b is formed in the magnitude | size smaller than the 1st connection conductor 16a.

제2 접속 도체(16b)는 제1 접속 도체(16a)와 동일한 기능을 수행하며, 이에 더하여 차폐 격벽(15)과 기판(11)의 접지 전극(19) 또는 차폐층(17)이 접합되는 접합 면적을 확장한다. 따라서 차폐 격벽(15)과 기판(11) 또는 차폐층(17) 간의 접합 신뢰성을 높일 수 있다. The second connecting conductor 16b performs the same function as the first connecting conductor 16a, and in addition, the junction in which the shielding partition wall 15 and the ground electrode 19 or the shielding layer 17 of the substrate 11 are bonded to each other. Expand the area. Therefore, the bonding reliability between the shielding partition 15 and the board | substrate 11 or the shielding layer 17 can be improved.

한편, 본 실시예에서는 제1 접속 도체(16a)가 원통형으로 형성되고, 제2 접속 도체(16b)는 반원통 형상으로 구성되는 경우를 예로 들고 있으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들어, 상기한 접합 면적을 확장하기 위해, 제2 접속 도체(16b)는 다수개가 서로 접촉하도록 연속적으로 배치할 수 있다.In the present embodiment, the first connecting conductor 16a is formed in a cylindrical shape, and the second connecting conductor 16b is configured as a semi-cylindrical shape, but the configuration of the present invention is not limited thereto. For example, in order to expand the junction area mentioned above, the second connection conductors 16b may be arranged in series so that a plurality of the contact conductors contact each other.

또한 본 실시예에서는 스루홀의 내부가 완전히 채워진 형태로 층간 접속 도체(16)를 구성하고 있으나, 이에 한정되지 않으며, 스루홀의 내벽에만 도전성 물질을 도포하여, 스루홀의 내부가 완전히 채워진 형태가 아닌 스루홀 내부에 관통 구멍 형태의 공간이 형성된 구조로 층간 접속 도체(16)를 구성하는 것도 가능하다. In addition, in the present exemplary embodiment, the interlayer connecting conductor 16 is configured to have a completely filled inside of the through hole, but the present invention is not limited thereto. The conductive material is applied only to the inner wall of the through hole, so that the inside of the through hole is not completely filled. It is also possible to configure the interlayer connection conductor 16 in a structure in which a space in the form of a through hole is formed therein.

이 경우, 제1 접속 도체(16a)에 형성된 내부 공간에는 밀봉부가 삽입될 수 있다. 또한 제2 접속 도체(16b)에 형성된 내부 공간에는 도전성 접착제가 삽입될 수 있다. In this case, the sealing portion may be inserted into the internal space formed in the first connecting conductor 16a. In addition, a conductive adhesive may be inserted into the internal space formed in the second connecting conductor 16b.

도 9는 본 발명의 또 다른 실시예에 따른 차폐 격벽을 개략적으로 도시한 단면도이다.9 is a cross-sectional view schematically showing a shielding partition according to another embodiment of the present invention.

도 9를 참조하면, 본 실시예의 차폐 격벽(15)은 도전층(15b)의 외부에 각각 외부 절연층(15d)이 적층 배치된다. Referring to FIG. 9, in the shielding partition wall 15 of the present embodiment, an outer insulating layer 15d is stacked on the outside of the conductive layer 15b.

이에 따라 본 실시예의 차폐 격벽(15)은 3개의 절연층(15a, 15d)과 2개의 도전층(15b)이 번갈아 적층된 기판의 구조를 갖는다. Accordingly, the shielding partition wall 15 of this embodiment has a structure of a substrate in which three insulating layers 15a and 15d and two conductive layers 15b are alternately stacked.

외부 절연층(15d)은 수지 재질로 형성될 수 있다. The outer insulating layer 15d may be formed of a resin material.

따라서 이처럼 밀봉부(14)와 접하는 차폐 격벽(15)의 표면을 외부 절연층(15d)으로 구성하는 경우, 전술한 바와 같이 수지 재질로 구성되는 밀봉부(14)와의 접합성을 높일 수 있다. Therefore, when the surface of the shielding partition 15 which contacts the sealing part 14 is comprised by the outer insulation layer 15d, the adhesiveness with the sealing part 14 which consists of resin materials can be improved as mentioned above.

한편 본 실시예에서는 절연층들(15a, 15d)이 모두 동일한 재질로 형성되는 경우를 예로 들고 있다. 그러나 이에 한정되는 것은 아니며, 도전층들(15b) 사이에 배치되는 절연층(15a)과, 외부 절연층(15d)을 서로 다른 재질로 구성하는 것도 가능하다. In this embodiment, the insulating layers 15a and 15d are formed of the same material. However, the present invention is not limited thereto, and the insulating layer 15a and the external insulating layer 15d disposed between the conductive layers 15b may be formed of different materials.

또한 본 발명의 구성은 상기한 구성으로 한정되지 않으며, 절연층(15d)의 표면에 다른 도전층와 절연층을 더 적층하는 등 필요에 따라 다양한 변형이 가능하다. In addition, the structure of this invention is not limited to the above-mentioned structure, Various deformation | transformation is possible as needed, such as further laminating | stacking another conductive layer and an insulating layer on the surface of the insulating layer 15d.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다. 또한 각 실시예들은 서로 조합될 수 있다. Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and changes can be made without departing from the technical spirit of the present invention described in the claims. It will be obvious to those of ordinary skill in the field. In addition, the embodiments may be combined with each other.

100: 전자 소자 모듈
1: 전자 부품
11: 기판
14: 밀봉부
15: 차폐 격벽
17: 차폐층
19: 접지 전극100: electronic device module
1: electronic components
11: substrate
14: seal
15: shielding bulkhead
17: shielding layer
19: ground electrode

Claims (16)

기판;
상기 기판의 일면에 실장되는 적어도 하나의 제1 부품과 제2 부품;
상기 제1 부품과 상기 제2 부품 사이에 배치되어 상기 기판에 실장되는 차폐 격벽; 및
상기 제1 부품, 제2 부품, 및 상기 차폐 격벽을 내부에 매립하며 상기 기판 상에 배치되는 밀봉부;
를 포함하며,
상기 차폐 격벽은 적어도 하나의 절연층과, 상기 절연층에 적층 배치되는 적어도 하나의 도전층을 포함하는 전자 소자 모듈.
Board;
At least one first component and a second component mounted on one surface of the substrate;
A shielding partition wall disposed between the first component and the second component and mounted on the substrate; And
A sealing part disposed on the substrate and having the first part, the second part, and the shielding partition embedded therein;
Including;
The shielding partition wall includes at least one insulating layer and at least one conductive layer stacked on the insulating layer.
제1항에 있어서,
상기 밀봉부의 표면에 배치되는 차폐층을 더 포함하며,
상기 도전층은 상기 차폐층과 전기적으로 연결되는 전자 소자 모듈.
The method of claim 1,
Further comprising a shielding layer disposed on the surface of the sealing portion,
And the conductive layer is electrically connected to the shielding layer.
제1항에 있어서,
상기 차폐 격벽과 상기 기판 사이에 배치되는 도전성 접착제를 더 포함하는 전자 소자 모듈.
The method of claim 1,
The electronic device module further comprises a conductive adhesive disposed between the shielding partition and the substrate.
제1항에 있어서, 상기 차폐 격벽은,
상기 도전층과 상기 밀봉부 사이에 배치되는 절연막을 더 포함하는 전자 소자 모듈.
The method of claim 1, wherein the shielding partition,
And an insulating film disposed between the conductive layer and the sealing portion.
제4항에 있어서, 상기 절연막은,
산화막으로 형성되는 전자 소자 모듈.
The method of claim 4, wherein the insulating film,
Electronic device module formed of an oxide film.
제1항에 있어서, 상기 도전층은,
상기 절연층의 양면에 각각 배치되는 전자 소자 모듈.
The method of claim 1, wherein the conductive layer,
Electronic device modules disposed on both sides of the insulating layer.
제1항에 있어서, 상기 기판은,
상기 차폐 격벽의 하부에 배치되어 상기 도전층과 연결되는 접지 전극을 포함하는 전자 소자 모듈.
The method of claim 1, wherein the substrate,
And a ground electrode disposed under the shielding partition wall and connected to the conductive layer.
제2항에 있어서, 상기 기판은,
상기 밀봉부의 외부로 노출되도록 배치되며 상기 차폐층과 전기적으로 연결되는 접지 전극을 포함하는 전자 소자 모듈.
The method of claim 2, wherein the substrate,
And a ground electrode disposed to be exposed to the outside of the sealing part and electrically connected to the shielding layer.
제2항에 있어서, 상기 차폐 격벽은,
상기 기판과 대면하는 하단면과, 상기 차폐층과 연결되는 상단면에 각각 도전성 재질의 접합층이 배치되는 전자 소자 모듈.
The method of claim 2, wherein the shielding partition,
An electronic device module, wherein a bonding layer of a conductive material is disposed on a lower surface facing the substrate and an upper surface connected to the shielding layer.
제6항에 있어서, 상기 차폐 격벽은,
상기 절연층을 관통하며 배치되어 상기 양면의 도전층을 전기적으로 연결하는 다수의 층간 접속 도체를 포함하는 전자 소자 모듈.
The method of claim 6, wherein the shielding partition,
And a plurality of interlayer connecting conductors disposed through the insulating layer to electrically connect the conductive layers on both sides.
제10항에 있어서, 상기 층간 접속 도체는,
상기 절연층의 내부에 배치되는 제1 접속 도체와, 상기 절연층의 테두리 측에 배치되는 제2 접속 도체를 포함하는 전자 소자 모듈.
The method of claim 10, wherein the interlayer connection conductor,
An electronic device module comprising a first connection conductor disposed inside the insulation layer and a second connection conductor disposed on the edge of the insulation layer.
제11항에 있어서, 상기 제2 접속 도체는,
적어도 일부가 상기 차폐 격벽의 상단면 또는 하단면으로 노출되도록 배치되는 전자 소자 모듈.
The method of claim 11, wherein the second connection conductor,
At least a portion of the electronic device module disposed to be exposed to the top or bottom surface of the shielding partition.
제12항에 있어서, 상기 제2 접속 도체는,
상기 제1 접속 도체보다 작은 크기로 형성되는 전자 소자 모듈.
The method of claim 12, wherein the second connection conductor,
An electronic device module formed of a smaller size than the first connection conductor.
제1항에 있어서, 상기 차폐 격벽은,
상기 도전층의 외부에 적층 배치되는 외부 절연층을 더 포함하는 전자 소자 모듈.
The method of claim 1, wherein the shielding partition,
An electronic device module further comprises an outer insulating layer laminated to the outside of the conductive layer.
접지 전극을 구비하는 제1 회로 기판;
상기 기판의 일면에 실장되는 적어도 하나의 제1 부품과 제2 부품;
상기 제1 부품과 상기 제2 부품 사이에 배치되어 상기 제1 회로 기판에 수직하게 실장되는 제2 회로 기판; 및
상기 제1 부품, 제2 부품, 및 상기 제2 회로 기판을 내부에 매립하며 상기 기판 상에 배치되는 밀봉부;
를 포함하며,
상기 제2 회로 기판의 배선층은 상기 제1 회로 기판의 상기 접지 전극과 연결되는 전자 소자 모듈.
A first circuit board having a ground electrode;
At least one first component and a second component mounted on one surface of the substrate;
A second circuit board disposed between the first component and the second component and mounted perpendicular to the first circuit board; And
A sealing part disposed on the substrate and filling the first component, the second component, and the second circuit board therein;
Including;
And an interconnection layer of the second circuit board is connected to the ground electrode of the first circuit board.
제15항에 있어서, 상기 제2 회로 기판은,
두 개의 상기 배선층이 절연층의 양면에 배치되고, 상기 절연층을 관통하며 배치되어 상기 절연층 양면에 배치된 상기 도전층들을 상호 연결하는 다수의 층간 접속 도체를 포함하는 전자 소자 모듈.The method of claim 15, wherein the second circuit board,
And two interconnection layers disposed on both sides of the insulating layer and passing through the insulating layer to interconnect the conductive layers disposed on both sides of the insulating layer.
KR1020180064145A 2018-04-05 2018-06-04 Electronic component module Active KR102518174B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/181,397 US10629542B2 (en) 2018-04-05 2018-11-06 Electronic device module
CN201910101873.4A CN110349938A (en) 2018-04-05 2019-02-01 Electronic apparatus module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180039594 2018-04-05
KR20180039594 2018-04-05

Publications (2)

Publication Number Publication Date
KR20190116886A true KR20190116886A (en) 2019-10-15
KR102518174B1 KR102518174B1 (en) 2023-04-05

Family

ID=68209349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180064145A Active KR102518174B1 (en) 2018-04-05 2018-06-04 Electronic component module

Country Status (1)

Country Link
KR (1) KR102518174B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111029310A (en) * 2019-11-22 2020-04-17 中国电子科技集团公司第十三研究所 Airtight packaging device and airtight packaging method
CN112908984A (en) * 2021-01-18 2021-06-04 上海先方半导体有限公司 SSD (solid State disk) stacked packaging structure with radiating fins and manufacturing method thereof
CN114497008A (en) * 2020-10-23 2022-05-13 华为技术有限公司 A packaged module, a manufacturing method of the packaged module, and an electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086603A (en) * 2003-09-10 2005-03-31 Tdk Corp Electronic component module and its manufacturing method
US20060258050A1 (en) * 2004-03-30 2006-11-16 Joji Fujiwara Module component and method for manufacturing the same
KR20080078483A (en) 2007-02-23 2008-08-27 엘지이노텍 주식회사 RF communication module with electromagnetic shielding structure
US20170354039A1 (en) * 2014-12-12 2017-12-07 Meiko Electronics Co., Ltd. Encapsulated Circuit Module, And Production Method Therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086603A (en) * 2003-09-10 2005-03-31 Tdk Corp Electronic component module and its manufacturing method
US20060258050A1 (en) * 2004-03-30 2006-11-16 Joji Fujiwara Module component and method for manufacturing the same
KR20080078483A (en) 2007-02-23 2008-08-27 엘지이노텍 주식회사 RF communication module with electromagnetic shielding structure
US20170354039A1 (en) * 2014-12-12 2017-12-07 Meiko Electronics Co., Ltd. Encapsulated Circuit Module, And Production Method Therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111029310A (en) * 2019-11-22 2020-04-17 中国电子科技集团公司第十三研究所 Airtight packaging device and airtight packaging method
CN114497008A (en) * 2020-10-23 2022-05-13 华为技术有限公司 A packaged module, a manufacturing method of the packaged module, and an electronic device
CN112908984A (en) * 2021-01-18 2021-06-04 上海先方半导体有限公司 SSD (solid State disk) stacked packaging structure with radiating fins and manufacturing method thereof

Also Published As

Publication number Publication date
KR102518174B1 (en) 2023-04-05

Similar Documents

Publication Publication Date Title
US10629542B2 (en) Electronic device module
CN105101634B (en) The manufacturing method of electronic-component module and electronic-component module
US11195800B2 (en) Electronic device module and method of manufacturing the same
US10991658B2 (en) Electronic element module and method for manufacturing the same
KR20200001102A (en) Electronic component module and manufacturing mehthod therof
JP7494432B2 (en) Electronic element module and manufacturing method thereof
KR20210111744A (en) Electronic component module and electronic device having the same
KR102518174B1 (en) Electronic component module
KR102262907B1 (en) Package substrate, package, package on package and maunfacutring method of package substrate
KR20190116887A (en) Electronic component module and manufacturing mehthod therof
TW201426970A (en) Laminate electronic device and method of manufacturing same
US10897811B2 (en) Electronic device module
KR20210131689A (en) Electronic device module and manufacturing method thereof
KR20190129650A (en) Electronic component module and manufacturing mehthod therof
JP2017092291A (en) Electronic device, method of manufacturing electronic device and electronic apparatus
KR102387747B1 (en) Electronic component module
KR20130048991A (en) Semiconductor package and manufacturing mehthod therof
KR102505198B1 (en) Electronic component module and manufacturing mehthod therof
KR101350610B1 (en) Semiconductor package
JPH1092968A (en) Semiconductor bare chip mounting board
KR20200011181A (en) Electronic component module
KR20200013373A (en) Electronic component module and manufacturing mehtod thereof
KR102297901B1 (en) Electronic component module
KR20210035027A (en) Electronic component module and manufacturing method thereof
KR20210085450A (en) Electronic component module and manufacturing mehthod therof

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180604

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210525

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20180604

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220810

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230220

PG1601 Publication of registration