[go: up one dir, main page]

KR20190097809A - I2c 통신 프로토콜을 이용하는 복수 개의 슬레이브 장치에 서로 다른 주소를 자동으로 할당하는 방법 및 이를 위한 장치 - Google Patents

I2c 통신 프로토콜을 이용하는 복수 개의 슬레이브 장치에 서로 다른 주소를 자동으로 할당하는 방법 및 이를 위한 장치 Download PDF

Info

Publication number
KR20190097809A
KR20190097809A KR1020180017670A KR20180017670A KR20190097809A KR 20190097809 A KR20190097809 A KR 20190097809A KR 1020180017670 A KR1020180017670 A KR 1020180017670A KR 20180017670 A KR20180017670 A KR 20180017670A KR 20190097809 A KR20190097809 A KR 20190097809A
Authority
KR
South Korea
Prior art keywords
terminal
sda
scl
slave device
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020180017670A
Other languages
English (en)
Other versions
KR102044212B1 (ko
Inventor
정정인
임흥택
김태혁
이진우
Original Assignee
주식회사 지니틱스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 지니틱스 filed Critical 주식회사 지니틱스
Priority to KR1020180017670A priority Critical patent/KR102044212B1/ko
Publication of KR20190097809A publication Critical patent/KR20190097809A/ko
Application granted granted Critical
Publication of KR102044212B1 publication Critical patent/KR102044212B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)

Abstract

I2C 통신을 지원하는 장치들을 포함하는 I2C 시스템 장치로서, SCL 단자 및 SDA 단자를 포함하는 마스터 장치, 및 SCL 단자 및 SDA 단자를 포함하는 제1슬레이브 장치를 포함하며, 상기 제1슬레이브 장치는, 상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있는지 또는 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있는지를 판단하여, 상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치의 주소로서 제1주소를 사용하도록 자동으로 설정되고, 상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치의 주소로서 제2주소를 사용하도록 자동으로 설정된다.

Description

I2C 통신 프로토콜을 이용하는 복수 개의 슬레이브 장치에 서로 다른 주소를 자동으로 할당하는 방법 및 이를 위한 장치{Method for assigning different addresses on a plurality of slave devices using I2C communication protocol and a device for the same}
본 발명은 I2C 통신 프로토콜을 사용하는 장치 및 이들로 구성된 시스템에 관한 기술로서, 특히 마스터 장치와 통신하는 슬레이브 장치들의 주소를 자동으로 할당하는 기술에 관한 것이다.
최근 전후면 카메라, 및 듀얼카메라와 같은 복수 개의 장치들의 제어를 위하여 동일한 구조의 칩셋들이 이용되고 있다.
한편, I2C는 필립스에서 개발한 직렬 컴퓨터 버스로서, 마더보드, 임베디드 시스템, 및 휴대전화 등에 저속의 주변 기기를 연결하기 위해 사용된다. I2C는 풀업저항이 연결된 직렬 데이터(SDA)와 직렬 클럭(SCL)이라는 두 개의 양방향 오픈 컬렉터 또는 오픈 드레인 라인을 사용한다. I2C 통신 방식에서, 하나의 마스터(master) 장치와 하나 이상의 슬레이브(slave) 장치가 이용될 수 있다.
I2C 통신 방식에서 상기 동일한 구조의 칩셋들(즉, 슬레이브 칩셋들, 슬레이브 장치들)을 이용할 경우, 마스터 칩셋(즉, 마스터 장치)과 연결되는 통신라인들로 인한 복잡도를 줄이기 위하여 단일화된 버스 상의 운영이 바람직하다.
상기 동일한 구조의 칩셋들을 상기 단일화된 버스에서 운용하기 위해서는 각 칩셋에 서로 다른 슬레이브 주소를 부여할 필요가 있다. 이를 위한 일 방법으로서, 동일한 구조의 슬레이브 칩셋들에게 서로 다른 슬레이브 주소를 고정하여 사용하는 방법을 이용할 수 있다. 그러나 상기 방법에 따르면, 주소의 관리가 불편하며, 슬레이브 주소가 오용될 가능성이 증대된다는 문제가 있다. 다른 방법으로, 별도의 H/W 핀의 설정에 따라 동일한 구조의 슬레이브 칩셋들에게 각각 슬레이브 주소를 할당하는 방법을 이용할 수 있다. 그러나 이 경우, 상기 별도의 H/W 핀이 필요하다는 문제가 있다.
관련 특허로서, 한국공개특허 10-2011-0133423이 있다. 상기 한국공개특허는 I2C 주소변환에 관한 것으로서, 오리지널 I2C 주소를 수신하여 변환된 I2C 주소로 상기 오리지널 I2C 주소를 변환하여 출력하는 방법에 관한 기술이다.
본 발명에서는 상술한 문제를 해결하기 위하여, 별도의 추가 핀 없이 동일한 구조의 슬레이브 칩셋들에게 각각 슬레이브 주소를 자동으로 할당할 수 있는 I2C 통신장치 및 I2C 시스템 장치를 제공하고자 한다.
본 발명의 일 관점에 따라 I2C 통신을 지원하는 장치들을 포함하는 I2C 시스템 장치를 제공할 수 있다. 상기 I2C 시스템 장치는, SCL 단자 및 SDA 단자를 포함하는 마스터 장치; 및 SCL 단자 및 SDA 단자를 포함하는 제1슬레이브 장치;를 포함할 수 있다. 이때, 상기 제1슬레이브 장치는, 상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있는지 또는 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있는지를 판단하여, 상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치의 주소로서 제1주소를 사용하도록 자동으로 설정되고, 상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치의 주소로서 제2주소를 사용하도록 자동으로 설정될 수 있다.
이때, SCL 단자 및 SDA 단자를 포함하는 제2슬레이브 장치를 더 포함하며, 상기 제2슬레이브 장치는, 상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있는지 또는 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있는지를 판단하여, 상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치의 주소로서 제1주소를 사용하도록 자동으로 설정되고, 상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치의 주소로서 제2주소를 사용하도록 자동으로 설정될 수 있다.
이때, (1) 상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자는 각각 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있고, 상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자는 각각 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있거나, 또는 (2) 상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자는 각각 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있고, 상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자는 각각 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있을 수 있다.
이때, 상기 제1슬레이브 장치와 상기 제2슬레이브 장치는 서로 동일한 구조를 갖는 장치일 수 있다.
본 발명의 일 관점에 따른 SDA 단자 및 SCL 단자를 포함하는 I2C 통신장치를 제공할 수 있다. 상기 I2C 통신장치는 상기 SDA 단자에 연결된 제1단자 및 상기 SCL 단자에 연결된 제2단자를 포함하는 I2C 제어부; 및 상기 SDA 단자 및 상기 SCL 단자 중 외부로부터의 클록신호가 수신되는 단자를 결정하는 단자 연결상태 검출부;를 포함할 수 있다. 이때, 상기 I2C 제어부는, (1) 상기 클록신호가 수신되는 단자가 상기 SCL 단자인 것으로 결정된 경우에는, 상기 제1단자를 데이터 단자로서 사용하고 상기 제2단자를 클록 단자로서 사용하며, 상기 I2C 통신장치의 주소로서 제1주소를 사용하며, (2) 상기 클록신호가 수신되는 단자가 상기 SDA 단자인 것으로 결정된 경우에는, 상기 제2단자를 데이터 단자로서 사용하고 상기 제1단자를 클록 단자로서 사용하며, 상기 I2C 통신장치의 주소로서 제2주소를 사용하도록 되어 있을 수 있다.
본 발명의 다른 관점에 따른 SDA 단자 및 SCL 단자를 포함하는 I2C 통신장치를 제공할 수 있다. 상기 I2C 통신장치는, 제1단자 및 제2단자를 포함하는 I2C 제어부; SDA 단자 및 SCL 단자를 상기 제1단자 및 상기 제2단자에 선택적으로 연결하는 스위치부; 및 상기 SDA 단자 및 상기 SCL 단자 중 외부로부터의 클록신호가 수신되는 단자를 결정하는 단자 연결상태 검출부;를 포함할 수 있다. 이때, 상기 스위치부는, (1) 상기 클록신호가 수신되는 단자가 상기 SCL 단자인 것으로 결정된 경우에는, 상기 제1단자 및 상기 제2단자를 각각 상기 SDA 단자 및 상기 SCL 단자에 연결하고, (2) 상기 클록신호가 수신되는 단자가 상기 SDA 단자인 것으로 결정된 경우에는, 상기 제1단자 및 상기 제2단자를 각각 상기 SCL 단자 및 상기 SDA 단자에 연결하도록 되어 있고, 상기 I2C 제어부는, (1) 상기 클록신호가 수신되는 단자가 상기 SCL 단자인 것으로 결정된 경우에는, 상기 I2C 통신장치의 주소로서 제1주소를 사용하며, (2) 상기 클록신호가 수신되는 단자가 상기 SDA 단자인 것으로 결정된 경우에는, 상기 I2C 통신장치의 주소로서 제2주소를 사용하도록 되어 있을 수 있다.
본 발명의 또 다른 관점에 따른 SDA 단자 및 SCL 단자를 포함하는 I2C 통신장치를 제공할 수 있다. 상기 I2C 통신장치는, 상기 SDA 단자에 연결된 제1단자 및 상기 SCL 단자에 연결된 제2단자를 포함하는 I2C 제어부; 및 상기 I2C 통신장치가 외부의 다른 I2C 통신장치에 연결된 상태에서, 상기 SDA 단자 및 상기 SCL 단자가 각각 상기 다른 I2C 통신장치의 SDA 단자 및 SCL 단자에 연결되었는지, 그렇지 않으면 상기 SDA 단자 및 상기 SCL 단자가 각각 상기 다른 I2C 통신장치의 SCL 단자 및 SDA 단자에 연결되었는지를 결정하는 단자 연결상태 검출부;를 포함할 수 있다. 이때, 상기 I2C 제어부는, (1) 상기 SDA 단자 및 상기 SCL 단자가 각각 상기 다른 I2C 통신장치의 SDA 단자 및 SCL 단자에 연결된 것으로 결정된 경우에는, 상기 제1단자를 데이터 단자로서 사용하고 상기 제2단자를 클록 단자로서 사용하며, 상기 I2C 통신장치의 주소로서 제1주소를 사용하며, (2) 상기 SDA 단자 및 상기 SCL 단자가 각각 상기 다른 I2C 통신장치의 SCL 단자 및 SDA 단자에 연결된 것으로 결정된 경우에는, 상기 제2단자를 데이터 단자로서 사용하고 상기 제1단자를 클록 단자로서 사용하며, 상기 I2C 통신장치의 주소로서 제2주소를 사용하도록 되어 있을 수 있다.
본 발명의 또 다른 관점에 따른 SDA 단자 및 SCL 단자를 포함하는 I2C 통신장치로서, 데이터 단자 및 클록 단자를 포함하며, 상기 I2C 통신장치의 주소로서 제1주소를 사용하도록 되어 있는, 제1 I2C 제어부; 상기 제1 I2C 제어부와 동일한 구조를 가지며, 상기 I2C 통신장치의 주소로서 제2주소를 사용하도록 되어 있는, 제2 I2C 제어부; 및 상기 제1 I2C 제어부 및 상기 제2 I2C 제어부 중 어느 하나를 선택하여, 상기 선택된 I2C 제어부를 활성화하고, 선택되지 않은 I2C 제어부를 비활성화도록 되어 있는, 선택부;를 포함할 수 있다. 이때, 상기 제1 I2C 제어부의 데이터 단자 및 클록 단자는 각각, 상기 SDA 단자 및 상기 SCL 단자에 연결되어 있고, 상기 제2 I2C 제어부의 데이터 단자 및 클록 단자는 각각, 상기 SCL 단자 및 상기 SDA 단자에 연결되어 있고, 상기 선택부는, 상기 제1 I2C 제어부 및 상기 제2 I2C 제어부 중, 상기 SDA 단자 및 상기 SCL 단자를 통해 수신되는 특정 패킷을 (성공적으로) 디코딩할 수 있는 I2C 제어부를 결정하여, 상기 결정된 I2C 제어부를 활성화하도록 되어 있을 수 있다.
본 발명에 따르면, I2C 통신장치를 이용함으로써, 별도의 추가 핀 없이 동일한 구조의 슬레이브 칩셋들에게 각각 서로 다른 슬레이브 주소를 자동으로 할당할 수 있다.
도 1은 본 발명의 일 실시예에 따른 I2C 시스템 장치를 설명하기 위한 도면이다.
도 2a는 본 발명의 제1실시예에 따른 제1슬레이브 장치 및 제2슬레이브 장치의 내부 구성을 나타낸 것이며, 도 2b는 본 발명의 제1실시예에 따른 I2C 시스템 장치의 구조를 나타낸 것이다.
도 3a는 본 발명의 제2실시예에 따른 제1슬레이브 장치 및 제2슬레이브 장치의 내부 구성을 나타낸 것이며, 도 3b는 본 발명의 제2실시예에 따른 I2C 시스템 장치의 구조를 나타낸 것이다.
도 4a는 본 발명의 제3실시예에 따른 제1슬레이브 장치 및 제2슬레이브 장치의 내부 구성을 나타낸 것이며, 도 4b는 본 발명의 제3실시예에 따른 I2C 시스템 장치의 구조를 나타낸 것이다.
이하, 본 발명의 실시예를 첨부한 도면을 참고하여 설명한다. 그러나 본 발명은 본 명세서에서 설명하는 실시예에 한정되지 않으며 여러 가지 다른 형태로 구현될 수 있다. 본 명세서에서 사용되는 용어는 실시예의 이해를 돕기 위한 것이며, 본 발명의 범위를 한정하고자 의도된 것이 아니다. 또한, 이하에서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다.
도 1은 본 발명의 일 실시예에 따른 I2C 시스템 장치를 설명하기 위한 도면이다.
상기 I2C 시스템 장치는 I2C 통신을 지원하는 마스터 장치(1), 제1슬레이브 장치(2), 및 상기 제1슬레이브 장치(2)와 동일한 구조를 갖는 제2슬레이브 장치(3)를 포함할 수 있다. 여기서 마스터 장치 및 슬레이브 장치는 IC일 수 있다. 상기 I2C 시스템 장치는 이하 본 명세서에서 I2C 시스템으로 지칭될 수도 있다.
본 발명에서는 상기 I2C 시스템 장치를 이용하여, 동일한 구조를 갖는 슬레이브 장치들에게 각 슬레이브 장치의 주소를 자동으로 설정하는 방법을 제공하고자 한다. 여기서 '동일한 구조를 갖는 슬레이브 장치들'이라 함은, 예컨대 동일한 공정에 의해 제조되었으며 동일한 내부구조 및 동일한 파트번호(part number)를 갖는 IC로서 I2C 통신 프로토콜을 이용하는 IC들을 의미할 수 있다.
본 발명에서 상기 각 슬레이브 장치는 I2C 통신장치로 지칭될 수 있다.
마스터 장치(1)는 SCL 단자(11) 및 SDA 단자(12)를 포함하는 IC로서 I2C 통신 프로토콜에 따른 마스터의 역할을 수행하는 장치이다.
제1슬레이브 장치(2)는 상기 제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)가 각각, 상기 마스터 장치(1)의 SCL 단자(11) 및 SDA 단자(12)에 연결되어 있는지 여부, 또는 상기 마스터 장치(1)의 SDA 단자(12) 및 SCL 단자(11)에 연결되어 있는지 여부를 판단할 수 있다.
본 명세서에서, 상기 제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)가 각각, 상기 마스터 장치(1)의 SCL 단자(11) 및 SDA 단자(12)에 연결되어 있는 경우 '비교차 연결'되어 있다고 지칭할 수 있다. 이와 달리, 제1슬레이브 장치(2)는 상기 제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)가 각각, 상기 마스터 장치(1)의 SDA 단자(12) 및 SCL 단자(11)에 연결되어 있는 경우 '교차 연결'되어 있다고 지칭할 수 있다. 본 발명이 적용되지 않은 I2C 통신 프로토콜 지원 칩셋을 사용하는 경우, '비교차 연결'되어 있는 경우 시스템이 정상적으로 작동할 것이라고 기대할 수 있으며, '교차 연결'되는 경우 시스템이 정상적으로 작동할 것이라고 기대할 수 없다.
이후, 제1슬레이브 장치(2)는, 제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)가 각각, 상기 마스터 장치(1)의 SCL 단자(11) 및 SDA 단자(12)에 연결된 것으로 판단된 경우에는, 즉, 비교차 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치(2)의 주소로서 제1주소를 사용하도록 자동으로 설정될 수 있다.
이와 달리, 제1슬레이브 장치(2)는, 상기 제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)가 각각, 상기 마스터 장치(1)의 SDA 단자(12) 및 SCL 단자(11)에 연결된 것으로 판단된 경우에는, 즉, 교차 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치(2)의 주소로서 제2주소를 사용하도록 자동으로 설정될 수 있다.
여기서 상기 제1주소와 상기 제2주소는 상기 제1슬레이브 장치에 미리 저장되어 있는 서로 다른 값일 수 있다. 상기 제1주소와 상기 제2주소는 각각 상기 제1슬레이브 장치 내에 제공된 저장부에 저장되어 있을 수 있다.
예컨대, 도 1에서, 제1슬레이브 장치(2)는, 제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)가 각각, 상기 마스터 장치(1)의 SCL 단자(11) 및 SDA 단자(12)에 연결(비교차 연결)되었으므로, 상기 제1슬레이브 장치(2)의 주소로서 제1주소를 사용하도록 자동으로 설정될 수 있다.
상기 제1슬레이브 장치(2)와 마찬가지로, 제2슬레이브 장치(3)의 상기 제2슬레이브 장치(3)의 SCL 단자(31) 및 SDA 단자(32)가 각각, 상기 마스터 장치(1)의 SCL 단자(11) 및 SDA 단자(12)에 연결되어 있는지, 즉 비교차 연결되어 있는지, 그렇지 않으면 상기 마스터 장치(1)의 SDA 단자(12) 및 SCL 단자(11)에 연결되어 있는지, 즉 교차 연결되어 있는지를 판단할 수 있으며, 상기 제2슬레이브 장치(3)의 주소가 자동으로 설정될 수 있다.
예컨대, 도 1에서, 제2슬레이브 장치(3)는, 제2슬레이브 장치(3)의 SCL 단자(31) 및 SDA 단자(32)가 각각, 상기 마스터 장치(1)의 SDA 단자(12) 및 SCL 단자(11)에 연결(교차 연결)되었으므로, 상기 제2슬레이브 장치(3)의 주소로서 제2주소를 사용하도록 자동으로 설정될 수 있다.
상기 제1슬레이브 장치(2)와 상기 제2슬레이브 장치(3)는 서로 동일한 구조를 갖는 장치들로서, 다만 마스터 장치(1)에 교차 연결되어 있는지 아니면 비교차 연결되어 있는지라는 점에서만 서로 다를 뿐이다.
도 2a는 본 발명의 제1실시예에 따른 제1슬레이브 장치 및 제2슬레이브 장치의 내부 구성을 나타낸 것이다.
도 2b는 본 발명의 제1실시예에 따른 I2C 시스템 장치의 구조를 나타낸 것이다.
제1슬레이브 장치(2)는 SCL 단자(21) 및 SDA 단자(22)를 포함할 수 있다. 그리고 제1슬레이브 장치(2)는 I2C 제어부(210), 스위치부(230), 및 단자 연결상태 검출부(240)를 포함할 수 있다.
상기 I2C 제어부(210)는 제1단자(211) 및 제2단자(212)를 포함할 수 있다.
제2슬레이브 장치(3)는 SCL 단자(31) 및 SDA 단자(32)를 포함할 수 있다. 그리고 제2슬레이브 장치(3)는 I2C 제어부(310), 스위치부(340), 및 단자 연결상태 검출부(340)를 포함할 수 있다.
상기 I2C 제어부(310)는 제1단자(311) 및 제2단자(312)를 포함할 수 있다.
상술한 바와 같이, 상기 제1슬레이브 장치(2)와 상기 제2슬레이브 장치(3)는 서로 동일한 구조를 가질 수 있다.
제1슬레이브 장치(2) 및 제2슬레이브 장치(3)는 도 2b와 같이, 마스터 장치(1)에 각각 연결될 수 있다.
마스터 장치(1)는 SCL 단자(11) 및 SDA 단자(12)를 포함할 수 있다.
예컨대, 제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)는 각각, 상기 마스터 장치(1)의 SCL 단자(11) 및 SDA 단자(12)에 연결(비교차 연결)될 수 있다. 그리고 제2슬레이브 장치(3)의 SCL 단자(31) 및 SDA 단자(32)는 각각, 상기 마스터 장치(1)의 SDA 단자(12) 및 SCL 단자(11)에 연결(교차 연결)될 수 있다.
이하, 제1슬레이브 장치(2)를 기준으로 설명한다.
제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)는 각각, 제11전송선(TL11) 및 제12전송선(TL12)을 통해 상기 마스터 장치(1)의 SCL 단자(11) 및 SDA 단자(12)와 연결(비교차 연결)될 수 있다. 제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)는 각각, 제11전송선(TL11) 및 제12전송선(TL12)을 통해 클록신호 및 데이터신호를 전송받을 수 있다.
제1슬레이브 장치(2)의 단자 연결상태 검출부(240)는, 상기 SCL 단자(21) 및 상기 SDA 단자(22)로부터 각각 검출된 신호를 수신할 수 있다. 단자 연결상태 검출부(240)는, 상기 수신한 신호들 중 클록신호가 수신되는 단자를 결정할 수 있다. 단자 연결상태 검출부(240)는 클록신호가 수신되는 단자를 결정하면, 결정된 결과를 상기 스위치부(230) 및 상기 I2C 제어부(210)에 전송할 수 있다. 예컨대, 도 2b에서는 상기 클록신호가 수신되는 단자는 SCL 단자(21)일 수 있다.
제1슬레이브 장치(2)의 스위치부(230)는 상기 SCL 단자(21) 및 상기 SDA 단자(22)를 I2C 제어부(210)의 제1단자(211) 및 제2단자(212)에 선택적으로 연결할 수 있다. 이때, 상기 '선택'은 상기 클록신호가 수신되는 단자가 상기 SCL 단자(21) 및 상기 SDA 단자(22) 중 어느 것인지에 따라 이루어질 수 있다. 즉, 스위치부(230)는, 상기 클록신호가 수신되는 단자가 상기 SCL 단자(21)인 것으로 결정된 경우에는, 상기 제1단자(211) 및 상기 제2단자(212)를 각각 상기 SCL 단자(21) 및 상기 SDA 단자(22)에 연결하고, (2) 상기 클록신호가 수신되는 단자가 상기 SDA 단자(22)인 것으로 결정된 경우에는, 상기 제1단자(211) 및 상기 제2단자(212)를 각각 상기 SDA 단자(22) 및 상기 SCL 단자(21)에 연결하도록 되어 있을 수 있다. 예컨대, 도 2b에서는, 상기 클록신호가 수신되는 단자가 상기 SCL 단자(21)인 것으로 결정된 경우에 해당하므로, 스위치부(230)는, 상기 제1단자(211) 및 상기 제2단자(212)를 각각 상기 SCL 단자(21) 및 상기 SDA 단자(22)에 연결할 수 있다.
특정 단자를 통해 클럭신호가 수신되는지 아니면 데이터 신호가 수신되는지 여부를 판단하는 것은, 이 기술분야에서 통상의 지식을 가진 자라면 다양한 방법으로 구현할 수 있기 때문에, 본 명세서에서는 그 방법을 자세히 서술하지 않는다. 다만, 예컨대, 수신되어야 하는 클럭신호의 주기보다 충분히 빠른 내부클록을 이용하는 경우 상기 클록신호와 데이터 신호를 서로 구분하여 결정할 수 있다는 점은 쉽게 이해할 수 있다.
I2C 제어부(210)는, 상기 클록신호가 수신되는 단자가 상기 SCL 단자(21)인 것으로 결정된 경우에는, 상기 제1슬레이브 장치(2)의 주소로서 제1주소를 사용하고, 상기 클록신호가 수신되는 단자가 상기 SDA 단자(22)인 것으로 결정된 경우에는, 상기 제1슬레이브 장치(2)의 주소로서 제2주소를 사용하도록 되어 있을 수 있다. 예컨대, 도 2b에서는, 상기 클록신호가 수신되는 단자가 상기 SCL 단자(21)인 것으로 결정된 경우에 해당하므로, 상기 제1슬레이브 장치(2)의 주소로서 제1주소를 사용할 수 있다.
본 명세서에서, 'I2C 제어부'는 I2C 통신 프로토콜을 이용하는 본 발명의 일 실시예에 따른 슬레이브 장치에 있어서, 상기 슬레이브 장치의 SCL 단자와 SDA 단자 중 어느 것을 클록단자로서 사용하고 어느 것을 데이터단자로서 사용할 것이지 결정하는 기능을 하는 모듈인 것으로 간주할 수 있다. 그리고 이와 함께 해당 슬레이브 장치가 사용할 주소를 결정하는 기능을 수행할 수 있다.
제1슬레이브 장치(2)에서 상술한 내용들은 상기 제2슬레이브 장치(3)에도 동일하게 적용될 수 있다.
이때, 제1슬레이브 장치(2)의 SCL 단자(21), SDA 단자(22), I2C 제어부(210), 스위치부(230), 단자 연결상태 검출부(240), 제1단자(211) 및 제2단자(212)는 각각 제2슬레이브 장치(3)의 SCL 단자(31), SDA 단자(32), I2C 제어부(310), 스위치부(340), 단자 연결상태 검출부(340), 제1단자(311) 및 제2단자(312)에 대응될 수 있다.
예컨대, 도 2b에서, 상기 제2슬레이브 장치(3)에 대해 상기 제1슬레이브 장치(2)의 주소 설정 원리와 동일한 원리를 적용하면, 상기 제2슬레이브 장치(3)는 상기 제2슬레이브 장치(3)의 주소로서 제2주소를 사용할 수 있다.
정리하여 보면, 도 2a 및 도 2b의 제1실시예에서, 제1슬레이브 장치(2) 및 제2슬레이브 장치(3)는 외부 연결상태에 따라 내부주소를 자동으로 할당할 수 있다.
도 3a는 본 발명의 제2실시예에 따른 제1슬레이브 장치 및 제2슬레이브 장치의 내부 구성을 나타낸 것이며, 도 3b는 본 발명의 제2실시예에 따른 I2C 시스템 장치의 구조를 나타낸 것이다.
제1슬레이브 장치(2)는 SCL 단자(21) 및 SDA 단자(22)를 포함할 수 있다. 그리고 제1슬레이브 장치(2)는 I2C 제어부(210), 및 단자 연결상태 검출부(240)를 포함할 수 있다.
상기 I2C 제어부(210)는 제1단자(211), 제2단자(212), 스위치부(213), 및 클록 및 데이터 입출력부(214)를 포함할 수 있다.
상기 클록 및 데이터 입출력부(214)는 클록 단자(CLK) 및 데이터 단자(D)를 포함할 수 있다. 상기 클록 및 데이터 입출력부(214)는 제1단자(211) 및 제2단자(212)로부터 입력받은 클록 및 데이터를 제1슬레이브 장치(2) 내에 존재하는 다른 로직(미도시)에 제공하거나 또는 제1슬레이브 장치(2)에서 마스터 장치(1)로 클록 및 데이터를 제공하는 기능을 할 수 있다.
제2슬레이브 장치(3)는 SCL 단자(31) 및 SDA 단자(32)를 포함할 수 있다. 그리고 제2슬레이브 장치(3)는 I2C 제어부(310), 및 단자 연결상태 검출부(340)를 포함할 수 있다.
상기 I2C 제어부(310)는 제1단자(311), 제2단자(312), 스위치부(313), 및 클록 및 데이터 입출력부(314)를 포함할 수 있다.
제2슬레이브 장치(3)의 클록 및 데이터 입출력부(314)의 기능은 상기 제1슬레이브 장치(2)의 상기 클록 및 데이터 입출력부(214)의 기능과 동일할 수 있다.
상술한 바와 같이, 상기 제1슬레이브 장치(2)와 상기 제2슬레이브 장치(3)는 서로 동일한 구조를 가질 수 있다.
제1슬레이브 장치(2) 및 제2슬레이브 장치(3)는 도 3b와 같이, 마스터 장치(1)에 각각 연결될 수 있다.
마스터 장치(1)와 상기 제1슬레이브 장치(2) 및 제2슬레이브 장치(3)의 연결관계는 도 3b에서 상술한 바와 동일할 수 있다.
이하, 제1슬레이브 장치(2)를 기준으로 설명한다.
제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)는 각각, 제11전송선(TL11) 및 제12전송선(TL12)을 통해 상기 마스터 장치(1)의 SCL 단자(11) 및 SDA 단자(12)와 연결될 수 있다. 제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)는 각각, 제11전송선(TL11) 및 제12전송선(TL12)을 통해 마스터 장치(1)로부터 클록신호 및 데이터신호를 전송받을 수 있다.
제1슬레이브 장치(2)의 단자 연결상태 검출부(240)는 상기 SCL 단자(21) 및 상기 SDA 단자(22)로부터 각각 전송되는 신호를 수신할 수 있다. 단자 연결상태 검출부(240)는, 상기 수신한 신호들 중 클록신호가 수신되는 단자를 결정할 수 있다. 단자 연결상태 검출부(240)는 클록신호가 수신되는 단자를 결정하면, 결정된 결과를 상기 I2C 제어부(210)의 스위치부(213)에 전송할 수 있다. 예컨대, 도 3b에서는 상기 클록신호가 수신되는 단자는 SCL 단자(21)일 수 있다.
제1슬레이브 장치(2)의 I2C 제어부(210)의 제1단자(211) 및 제2단자(212)는 각각 SCL 단자(21) 및 SDA 단자(22)에 연결될 수 있다. 따라서, 상기 I2C 제어부(210)의 스위치부(213)는 상기 제1단자(211) 및 상기 제2단자(212)를 클록 및 데이터 입출력부(214)의 클록 단자(CLK) 및 데이터 단자(D)에 선택적으로 연결할 수 있다.
즉, 스위치부(213)는, ① 상기 클록신호가 수신되는 단자가 상기 SCL 단자(21)인 것으로 결정된 경우에는, 상기 제1단자(211) 및 상기 제2단자(212)를 각각 상기 클록 단자(CLK) 및 상기 데이터 단자(D)에 연결하고, 이와 반대로, ② 상기 클록신호가 수신되는 단자가 상기 SDA 단자(22)인 것으로 결정된 경우에는, 상기 제1단자(211) 및 상기 제2단자(212)를 각각 상기 데이터 단자(D) 및 상기 클록 단자(CLK)에 연결하도록 되어 있을 수 있다. 예컨대, 도 3b에서는, 상기 클록신호가 수신되는 단자가 상기 SCL 단자(21)인 것으로 결정된 경우에 해당하므로, 스위치부(213)는, 상기 제1단자(211) 및 상기 제2단자(212)를 각각 상기 클록 단자(CLK) 및 상기 데이터 단자(D)에 연결할 수 있다.
상기 I2C 제어부(210)는, 상기 클록신호가 수신되는 단자가 상기 SCL 단자(21)인 것으로 결정된 경우에는, 상기 제1단자(211)를 클록 단자로서 사용하고 상기 제2단자(212)를 데이터 단자로서 사용할 수 있다. 이때, 상기 제1 슬레이브 장치(2)의 주소로서 제1주소를 사용할 수 있다. 또는, 상기 I2C 제어부(210)는 상기 클록신호가 수신되는 단자가 상기 SDA 단자(22)인 것으로 결정된 경우에는, 상기 제2단자(212)를 클록 단자로서 사용하고 상기 제1단자(211)를 데이터 단자로서 사용할 수 있다. 이때, 상기 제1슬레이브 장치(2)의 주소로서 제2주소를 사용할 수 있다.
제1슬레이브 장치(2)에서 상술한 내용들은 상기 제2슬레이브 장치(3)에도 동일하게 적용될 수 있다.
이때, 제1슬레이브 장치(2)의 SCL 단자(21), SDA 단자(22), I2C 제어부(210), 제1단자(211), 제2단자(212), 스위치부(213), 클록 및 데이터 입출력부(214), 및 단자 연결상태 검출부(240)는 각각 제2슬레이브 장치(3)의 SCL 단자(31), SDA 단자(32), I2C 제어부(310), 제1단자(311), 제2단자(312), 스위치부(313), 클록 및 데이터 입출력부(314), 및 단자 연결상태 검출부(340)에 대응될 수 있다.
예컨대, 도 3b에서, 상기 제2슬레이브 장치(3)에 대해 상기 제1슬레이브 장치(2)의 주소 설정 원리와 동일한 원리를 적용하면, 상기 제2슬레이브 장치(3)는 상기 제2슬레이브 장치(3)의 주소로서 제2주소를 사용할 수 있다.
정리하여 보면, 도 3a 및 도 3b의 제2실시예에서, 제1슬레이브 장치(2)는 제1주소, 제2슬레이브 장치(3)는 제2주소를 사용하도록 자동으로 설정될 수 있다.
도 4a는 본 발명의 제3실시예에 따른 제1슬레이브 장치 및 제2슬레이브 장치의 내부 구성을 나타낸 것이며, 도 4b는 본 발명의 제3실시예에 따른 I2C 시스템 장치의 구조를 나타낸 것이다.
제1슬레이브 장치(2)는 SCL 단자(21) 및 SDA 단자(22)를 포함할 수 있다. 그리고 제1슬레이브 장치(2)는 제1 I2C 제어부(210), 제2 I2C 제어부(220), 및 선택부(250)를 포함할 수 있다. 또한 제1슬레이브 장치(2)는 도 4a제 도시되지 않은 다른 내부 회로들을 포함할 수 있다.
상기 제1 I2C 제어부(210)는 제1단자(211) 및 제2단자(212)를 포함할 수 있다. 예컨대, 제1단자(211)는 클록 단자이며, 제2단자(212)는 데이터 단자일 수 있다. 그리고 상기 제1 I2C 제어부(210)는 제1슬레이브 장치(2)의 주소로서 제1주소를 사용하도록 되어 있을 수 있다.
상기 제2 I2C 제어부(220)는 상기 제1 I2C 제어부(210)와 동일한 구조를 가질 수 있다. 즉, 상기 제2 I2C 제어부(220)는 제3단자(221) 및 제4단자(222)를 포함할 수 있다. 예컨대, 제3단자(221)는 클록 단자이며, 제4단자(222)는 데이터 단자일 수 있다. 그리고 상기 제2 I2C 제어부(220)는 제1슬레이브 장치(2)의 주소로서 제2주소를 사용하도록 되어 있을 수 있다.
선택부(250)는 상기 제1 I2C 제어부(210) 및 상기 제2 I2C 제어부(220) 중 어느 하나를 선택하여, 상기 선택된 I2C 제어부(210 또는 220)를 활성화하고, 선택되지 않은 I2C 제어부(220 또는 210)를 비활성화도록 되어 있을 수 있다. 여기서 '활성화' 및 '비활성화'하는 것의 의미는, '활성화'된 I2C 제어부를 사용하고 '비활성화'된 I2C 제어부는 사용하지 않는다는 것을 의미할 수 있다.
상기 제1슬레이브 장치(2)와 제2슬레이브 장치(3)는 서로 동일한 구조를 가질 수 있다.
제2슬레이브 장치(3)는 SCL 단자(31) 및 SDA 단자(32)를 포함할 수 있다. 그리고 제2슬레이브 장치(3)는 제1 I2C 제어부(310), 제2 I2C 제어부(320), 및 선택부(350)를 포함할 수 있다.
상기 제1 I2C 제어부(310)는 제1단자(311) 및 제2단자(312)를 포함할 수 있다. 예컨대, 제1단자(311)는 클록 단자이며, 제2단자(312)는 데이터 단자일 수 있다. 그리고 상기 제1 I2C 제어부(310)는 제2슬레이브 장치(3)의 주소로서 제1주소를 사용하도록 되어 있을 수 있다.
상기 제2 I2C 제어부(320)는 상기 제1 I2C 제어부(310)와 동일한 구조를 가질 수 있다. 즉, 상기 제2 I2C 제어부(320)는 제3단자(321) 및 제4단자(322)를 포함할 수 있다. 예컨대, 제3단자(321)는 클록 단자이며, 제4단자(322)는 데이터 단자일 수 있다. 그리고 상기 제2 I2C 제어부(320)는 제2슬레이브 장치(3)의 주소로서 제2주소를 사용하도록 되어 있을 수 있다.
선택부(350)는 상기 제1 I2C 제어부(310) 및 상기 제2 I2C 제어부(320) 중 어느 하나를 선택하여, 상기 선택된 I2C 제어부(310 또는 320)를 활성화하고, 선택되지 않은 I2C 제어부(320 또는 310)를 비활성화도록 되어 있을 수 있다.
제1슬레이브 장치(2) 및 제2슬레이브 장치(3)는 도 4b와 같이, 마스터 장치(1)에 각각 연결될 수 있다. 마스터 장치(1)와 제1슬레이브 장치(2) 및 제2슬레이브 장치(3) 간의 연결관계는 도 2b에서 상술한 바와 동일할 수 있다.
이하, 제1슬레이브 장치(2)를 기준으로 설명한다.
제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)는 각각, 제11전송선(TL11) 및 제12전송선(TL12)을 통해 마스터 장치(1)의 SCL 단자(11) 및 SDA 단자(12)로부터 클록신호 및 데이터신호를 전송받을 수 있다.
제1슬레이브 장치(2)의 상기 제1 I2C 제어부(210)의 제1단자(예컨대, 클록 단자)(211) 및 제2단자(예컨대, 데이터 단자)(212)는 각각 상기 SCL 단자(21) 및 SDA(22) 단자에 연결될 수 있다. 즉, 상기 제1 I2C 제어부(210)의 제1단자(예컨대, 클록 단자)(211) 및 제2단자(예컨대, 데이터 단자)(212)는 상기 SCL 단자(21) 및 상기 SDA 단자(22)로부터 각각 전송되는 신호를 수신할 수 있다.
제1슬레이브 장치(2)의 상기 제2 I2C 제어부(220)의 제3단자(예컨대, 클록 단자)(221) 및 제4단자(예컨대, 데이터 단자)(222)는 각각 SDA 단자(22) 및 SCL 단자(21)에 연결될 수 있다. 즉, 상기 제1 I2C 제어부(210)의 제3단자(예컨대, 클록 단자)(221) 및 제4단자(예컨대, 데이터 단자)(222)는 상기 SDA 단자(22) 및 상기 SCL 단자(21)로부터 각각 전송되는 신호를 수신할 수 있다.
제1슬레이브 장치(2)의 선택부(250)는, 상기 제1 I2C 제어부(210) 및 상기 제2 I2C 제어부(220) 중, 상기 SCL 단자(21) 및 상기 SDA 단자(22)를 통해 수신되는 특정 패킷을 성공적으로 디코딩할 수 있는 I2C 제어부를 결정하여, 상기 결정된 I2C 제어부를 활성화할 수 있다. 이때, 상기 특정 패킷을 성공적으로 디코딩한다는 것은, 마스터 장치(1)로부터 전송되는 데이터 패킷을 클록 신호가 아닌 데이터신호로서 디코딩한다는 의미일 수 있다.
예컨대, 상기 선택부(250)는, 상기 SCL 단자(21) 및 상기 SDA 단자(22)를 통해 수신되는 특정 패킷을 성공적으로 디코딩할 수 있는 I2C 제어부로서, 클록신호가 전송되는 SCL단자(21)에 제1단자(예컨대, 클록 단자)(211)가 연결되어 있는 제1 I2C 제어부(210)를 선택할 수 있다. 그리고 선택부(250)는, 상기 선택된 제1 I2C 제어부(210)를 활성화하고, 선택되지 않은 제2 I2C 제어부(220)를 비활성시킬 수 있다. 즉, 제1 I2C 제어부(210)가 제1슬레이브 장치(2)의 통신 기능을 담당할 수 있다.
제1슬레이브 장치(2)에서 상술한 내용들은 상기 제2슬레이브 장치(3)에도 동일하게 적용될 수 있다.
이때, 제1슬레이브 장치(2)의 SCL 단자(21), SDA 단자(22), 제1 I2C 제어부(210), 제1단자(211), 제2단자(212), 제2 I2C 제어부(220), 제3단자(221), 제4단자(222), 및 선택부(250)는 각각 제2슬레이브 장치(3)의 SCL 단자(31), SDA 단자(32), 제1 I2C 제어부(310), 제1단자(311), 제2단자(312), 제2 I2C 제어부(320), 제3단자(321), 제4단자(322), 및 선택부(350)에 대응될 수 있다.
예컨대, 도 4b에서, 상기 제2슬레이브 장치(3)에 대해 상기 제1슬레이브 장치(2)의 주소 설정 원리와 동일한 원리를 적용하면, 제2슬레이브 장치(3)의 제2 I2C 제어부(320)가 제2슬레이브 장치(3)의 통신 기능을 담당할 수 있다. 즉, 상기 제2슬레이브 장치(3)는 상기 제2슬레이브 장치(3)의 주소로서 제2주소를 사용할 수 있다.
정리하여 보면, 도 4a 및 도 4b의 제3실시예에서, 제1슬레이브 장치(2)는 제1주소, 제2슬레이브 장치(3)는 제2주소를 사용하도록 자동으로 설정될 수 있다.
상술한 본 발명의 실시예들을 이용하여, 본 발명의 기술 분야에 속하는 자들은 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에 다양한 변경 및 수정을 용이하게 실시할 수 있을 것이다. 특허청구범위의 각 청구항의 내용은 본 명세서를 통해 이해할 수 있는 범위 내에서 인용관계가 없는 다른 청구항에 결합될 수 있다.

Claims (8)

  1. I2C 통신을 지원하는 장치들을 포함하는 I2C 시스템 장치로서,
    SCL 단자 및 SDA 단자를 포함하는 마스터 장치; 및
    SCL 단자 및 SDA 단자를 포함하는 제1슬레이브 장치;
    를 포함하며,
    상기 제1슬레이브 장치는,
    상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있는지 또는 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있는지를 판단하여,
    상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치의 주소로서 제1주소를 사용하도록 자동으로 설정되고,
    상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치의 주소로서 제2주소를 사용하도록 자동으로 설정되는,
    I2C 시스템 장치.
  2. 제1항에 있어서,
    SCL 단자 및 SDA 단자를 포함하는 제2슬레이브 장치를 더 포함하며,
    상기 제2슬레이브 장치는,
    상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있는지 또는 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있는지를 판단하여,
    상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치의 주소로서 제1주소를 사용하도록 자동으로 설정되고,
    상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치의 주소로서 제2주소를 사용하도록 자동으로 설정되는,
    I2C 시스템 장치.
  3. 제2항에 있어서,
    (1) 상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자는 각각 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있고, 상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자는 각각 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있거나, 또는
    (2) 상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자는 각각 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있고, 상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자는 각각 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있는,
    I2C 시스템 장치.
  4. 제2항에 있어서, 상기 제1슬레이브 장치와 상기 제2슬레이브 장치는 서로 동일한 구조를 갖는 장치인, I2C 시스템 장치.
  5. SDA 단자 및 SCL 단자를 포함하는 I2C 통신장치로서,
    상기 SDA 단자에 연결된 제1단자 및 상기 SCL 단자에 연결된 제2단자를 포함하는 I2C 제어부; 및
    상기 SDA 단자 및 상기 SCL 단자 중 외부로부터의 클록신호가 수신되는 단자를 결정하는 단자 연결상태 검출부;
    를 포함하며,
    상기 I2C 제어부는, (1) 상기 클록신호가 수신되는 단자가 상기 SCL 단자인 것으로 결정된 경우에는, 상기 제1단자를 데이터 단자로서 사용하고 상기 제2단자를 클록 단자로서 사용하며, 상기 I2C 통신장치의 주소로서 제1주소를 사용하며, (2) 상기 클록신호가 수신되는 단자가 상기 SDA 단자인 것으로 결정된 경우에는, 상기 제2단자를 데이터 단자로서 사용하고 상기 제1단자를 클록 단자로서 사용하며, 상기 I2C 통신장치의 주소로서 제2주소를 사용하도록 되어 있는,
    I2C 통신장치.
  6. SDA 단자 및 SCL 단자를 포함하는 I2C 통신장치로서,
    제1단자 및 제2단자를 포함하는 I2C 제어부;
    SDA 단자 및 SCL 단자를 상기 제1단자 및 상기 제2단자에 선택적으로 연결하는 스위치부; 및
    상기 SDA 단자 및 상기 SCL 단자 중 외부로부터의 클록신호가 수신되는 단자를 결정하는 단자 연결상태 검출부;
    를 포함하며,
    상기 스위치부는, (1) 상기 클록신호가 수신되는 단자가 상기 SCL 단자인 것으로 결정된 경우에는, 상기 제1단자 및 상기 제2단자를 각각 상기 SDA 단자 및 상기 SCL 단자에 연결하고, (2) 상기 클록신호가 수신되는 단자가 상기 SDA 단자인 것으로 결정된 경우에는, 상기 제1단자 및 상기 제2단자를 각각 상기 SCL 단자 및 상기 SDA 단자에 연결하도록 되어 있고,
    상기 I2C 제어부는, (1) 상기 클록신호가 수신되는 단자가 상기 SCL 단자인 것으로 결정된 경우에는, 상기 I2C 통신장치의 주소로서 제1주소를 사용하며, (2) 상기 클록신호가 수신되는 단자가 상기 SDA 단자인 것으로 결정된 경우에는, 상기 I2C 통신장치의 주소로서 제2주소를 사용하도록 되어 있는,
    I2C 통신장치.
  7. SDA 단자 및 SCL 단자를 포함하는 I2C 통신장치로서,
    상기 SDA 단자에 연결된 제1단자 및 상기 SCL 단자에 연결된 제2단자를 포함하는 I2C 제어부; 및
    상기 I2C 통신장치가 외부의 다른 I2C 통신장치에 연결된 상태에서, 상기 SDA 단자 및 상기 SCL 단자가 각각 상기 다른 I2C 통신장치의 SDA 단자 및 SCL 단자에 연결되었는지, 그렇지 않으면 상기 SDA 단자 및 상기 SCL 단자가 각각 상기 다른 I2C 통신장치의 SCL 단자 및 SDA 단자에 연결되었는지를 결정하는 단자 연결상태 검출부;
    를 포함하며,
    상기 I2C 제어부는, (1) 상기 SDA 단자 및 상기 SCL 단자가 각각 상기 다른 I2C 통신장치의 SDA 단자 및 SCL 단자에 연결된 것으로 결정된 경우에는, 상기 제1단자를 데이터 단자로서 사용하고 상기 제2단자를 클록 단자로서 사용하며, 상기 I2C 통신장치의 주소로서 제1주소를 사용하며, (2) 상기 SDA 단자 및 상기 SCL 단자가 각각 상기 다른 I2C 통신장치의 SCL 단자 및 SDA 단자에 연결된 것으로 결정된 경우에는, 상기 제2단자를 데이터 단자로서 사용하고 상기 제1단자를 클록 단자로서 사용하며, 상기 I2C 통신장치의 주소로서 제2주소를 사용하도록 되어 있는,
    I2C 통신장치.
  8. SDA 단자 및 SCL 단자를 포함하는 I2C 통신장치로서,
    데이터 단자 및 클록 단자를 포함하며, 상기 I2C 통신장치의 주소로서 제1주소를 사용하도록 되어 있는, 제1 I2C 제어부;
    상기 제1 I2C 제어부와 동일한 구조를 가지며, 상기 I2C 통신장치의 주소로서 제2주소를 사용하도록 되어 있는, 제2 I2C 제어부; 및
    상기 제1 I2C 제어부 및 상기 제2 I2C 제어부 중 어느 하나를 선택하여, 상기 선택된 I2C 제어부를 활성화하고, 선택되지 않은 I2C 제어부를 비활성화도록 되어 있는, 선택부;
    를 포함하며,
    상기 제1 I2C 제어부의 데이터 단자 및 클록 단자는 각각, 상기 SDA 단자 및 상기 SCL 단자에 연결되어 있고,
    상기 제2 I2C 제어부의 데이터 단자 및 클록 단자는 각각, 상기 SCL 단자 및 상기 SDA 단자에 연결되어 있고,
    상기 선택부는, 상기 제1 I2C 제어부 및 상기 제2 I2C 제어부 중, 상기 SDA 단자 및 상기 SCL 단자를 통해 수신되는 특정 패킷을 (성공적으로) 디코딩할 수 있는 I2C 제어부를 결정하여, 상기 결정된 I2C 제어부를 활성화하도록 되어 있는,
    I2C 통신장치.
KR1020180017670A 2018-02-13 2018-02-13 I2c 통신 프로토콜을 이용하는 복수 개의 슬레이브 장치에 서로 다른 주소를 자동으로 할당하는 방법 및 이를 위한 장치 Active KR102044212B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180017670A KR102044212B1 (ko) 2018-02-13 2018-02-13 I2c 통신 프로토콜을 이용하는 복수 개의 슬레이브 장치에 서로 다른 주소를 자동으로 할당하는 방법 및 이를 위한 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180017670A KR102044212B1 (ko) 2018-02-13 2018-02-13 I2c 통신 프로토콜을 이용하는 복수 개의 슬레이브 장치에 서로 다른 주소를 자동으로 할당하는 방법 및 이를 위한 장치

Publications (2)

Publication Number Publication Date
KR20190097809A true KR20190097809A (ko) 2019-08-21
KR102044212B1 KR102044212B1 (ko) 2019-11-13

Family

ID=67808777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180017670A Active KR102044212B1 (ko) 2018-02-13 2018-02-13 I2c 통신 프로토콜을 이용하는 복수 개의 슬레이브 장치에 서로 다른 주소를 자동으로 할당하는 방법 및 이를 위한 장치

Country Status (1)

Country Link
KR (1) KR102044212B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11526455B2 (en) 2020-11-06 2022-12-13 Samsung Electro-Mechanics Co., Ltd. Slave devices and slave apparatus for designating address using a single pin

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120059584A (ko) * 2009-08-27 2012-06-08 알레그로 마이크로시스템스 인코포레이티드 슬레이브 장치에 고유 주소를 할당하는 방법
JP2013539309A (ja) * 2010-09-30 2013-10-17 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング 同種のバス加入者にアドレスを自動的に割り当てる方法
JP2014016907A (ja) * 2012-07-10 2014-01-30 Renesas Electronics Corp 通信システムおよびアドレス割当て方法
JP2016053747A (ja) * 2014-09-02 2016-04-14 株式会社村田製作所 マスター・スレーブ間通信装置およびその通信制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120059584A (ko) * 2009-08-27 2012-06-08 알레그로 마이크로시스템스 인코포레이티드 슬레이브 장치에 고유 주소를 할당하는 방법
JP2013539309A (ja) * 2010-09-30 2013-10-17 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング 同種のバス加入者にアドレスを自動的に割り当てる方法
JP2014016907A (ja) * 2012-07-10 2014-01-30 Renesas Electronics Corp 通信システムおよびアドレス割当て方法
JP2016053747A (ja) * 2014-09-02 2016-04-14 株式会社村田製作所 マスター・スレーブ間通信装置およびその通信制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11526455B2 (en) 2020-11-06 2022-12-13 Samsung Electro-Mechanics Co., Ltd. Slave devices and slave apparatus for designating address using a single pin

Also Published As

Publication number Publication date
KR102044212B1 (ko) 2019-11-13

Similar Documents

Publication Publication Date Title
Leens An introduction to I 2 C and SPI protocols
US6629172B1 (en) Multi-chip addressing for the I2C bus
US7594061B2 (en) Motherboard with multiple graphics interfaces
US6771526B2 (en) Method and apparatus for data transfer
US5974475A (en) Method for flexible multiple access on a serial bus by a plurality of boards
US7890690B2 (en) System and method for dual-ported flash memory
US20090234998A1 (en) Connection system
US7774511B2 (en) Addressing multiple devices on a shared bus
US20020108011A1 (en) Dual interface serial bus
US9563398B2 (en) Impedance-based flow control for a two-wire interface system with variable frame length
US6434633B1 (en) Method and apparatus for facilitating AC-link communications between a controller and a slow peripheral of a codec
US7249209B2 (en) System and method for dynamically allocating inter integrated circuits addresses to multiple slaves
US20140280960A1 (en) Methods and apparatus for dynamically allocating devices between multiple controllers
CN111913904B (zh) 向利用主从通信协议的多个从属装置自动分配互不相同地址的方法及用于其的装置
CN108694140B (zh) 用于寻址i2c总线上的非易失性存储器的方法和对应的存储器设备
US6839787B2 (en) Method and apparatus for BIOS control of electrical device address/identification assignments
US20080270654A1 (en) Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore
JP2018523207A (ja) 複数のｓｄｉｏユニットを備えた単一のｓｄｉｏインターフェース
KR102044212B1 (ko) I2c 통신 프로토콜을 이용하는 복수 개의 슬레이브 장치에 서로 다른 주소를 자동으로 할당하는 방법 및 이를 위한 장치
US20030126346A1 (en) Dynamic load balancing in a multi-bus computer system
US6401152B1 (en) Method and apparatus for automatically adjusting electrical device address identifications and data routing for a group of electrical devices
CN112486899B (zh) 集成电路、汇流排系统及排程方法
JP2018523206A (ja) 複数のｓｄｉｏユニットを備えた単一のリレーｓｄｉｏインターフェース
CN111579973B (zh) 芯片同步测试方法、芯片、电子设备及存储介质
US10803008B2 (en) Flexible coupling of processor modules

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180213

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190404

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190910

PN2301 Change of applicant

Patent event date: 20191025

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20191107

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20191107

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220926

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20231024

Start annual number: 5

End annual number: 5