[go: up one dir, main page]

KR20190083517A - 메모리 시스템 및 메모리 시스템의 동작방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작방법 Download PDF

Info

Publication number
KR20190083517A
KR20190083517A KR1020180001265A KR20180001265A KR20190083517A KR 20190083517 A KR20190083517 A KR 20190083517A KR 1020180001265 A KR1020180001265 A KR 1020180001265A KR 20180001265 A KR20180001265 A KR 20180001265A KR 20190083517 A KR20190083517 A KR 20190083517A
Authority
KR
South Korea
Prior art keywords
block
page
memory
data
pages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020180001265A
Other languages
English (en)
Inventor
최해기
김경로
김수창
김진웅
이희원
장은수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180001265A priority Critical patent/KR20190083517A/ko
Priority to US16/101,001 priority patent/US10725905B2/en
Priority to CN201811027627.0A priority patent/CN110007851B/zh
Publication of KR20190083517A publication Critical patent/KR20190083517A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/126—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22—Employing cache memory using specific memory technology
    • G06F2212/222—Non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 다수의 페이지들을 각각 포함하는 다수의 메모리 블록들을 포함하는 비휘발성 메모리 장치, 및 호스트로부터의 라이트 요청에 따라 다수의 데이터들을 페이지들에 라이트할 때, 데이터들 각각의 사용패턴에 따라 N종류로 구분되는 태그(tag)를 페이지들에 함께 라이트하는 컨트롤러를 포함하며, 컨트롤러는, 메모리 블록들 각각에 포함된 유효 페이지의 개수를 기준으로 병합동작의 대상이 되는 희생블록들의 리스트를 관리하고, 희생블록들에 포함된 전체 유효 페이지들 각각의 태그 종류에 따라 전체 유효 페이지들을 N개의 페이지 그룹으로 구분하여 관리하며, N개의 페이지 그룹 각각에 포함된 유효 페이지의 개수에 따라 병합동작에서 전체 유효 페이지들 중 프리(free)블록으로 이동할 유효 페이지들을 선택하고, N은 2이상의 자연수이다.

Description

메모리 시스템 및 메모리 시스템의 동작방법{MEMORY SYSTEM AND OPERATION METHOD THEREOF}
본 발명은 메모리 시스템에 관한 것으로서, 구체적으로 병합동작을 지원하는 메모리 시스템 및 메모리 시스템의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시예는 병합동작에서의 희생 페이지(victim page)를 효율적으로 선택할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법을 제공한다.
본 발명의 실시예에 따른 메모리 시스템은, 다수의 페이지들을 각각 포함하는 다수의 메모리 블록들을 포함하는 비휘발성 메모리 장치; 및 호스트로부터의 라이트 요청에 따라 다수의 데이터들을 상기 페이지들에 라이트할 때, 상기 데이터들 각각의 사용패턴에 따라 N종류로 구분되는 태그(tag)를 상기 페이지들에 함께 라이트하는 컨트롤러를 포함할 수 있다. 또한, 상기 컨트롤러는, 상기 메모리 블록들 각각에 포함된 유효 페이지의 개수를 기준으로 병합동작의 대상이 되는 희생블록들의 리스트를 관리할 수 있고, 상기 희생블록들에 포함된 전체 유효 페이지들 각각의 태그 종류에 따라 상기 전체 유효 페이지들을 N개의 페이지 그룹으로 구분하여 관리할 수 있으며, N개의 페이지 그룹 각각에 포함된 유효 페이지의 개수에 따라 병합동작에서 상기 전체 유효 페이지들 중 프리(free)블록으로 이동할 유효 페이지들을 선택할 수 있다. N은 2이상의 자연수일 수 있다.
또한, 상기 컨트롤러는, N개의 페이지 그룹 각각에 포함된 유효 페이지의 개수가 상대적으로 클수록 높은 우선순위로 설정하고, 상대적으로 작을수록 낮은 우선순위로 설정할 수 있다.
또한, 상기 컨트롤러는, N개의 페이지 그룹 중 각각에 포함된 유효 페이지의 개수가 설정된 개수 이상인 M개의 유효 페이지 그룹 각각을 우선순위에 따라 순차적으로 선택한 뒤, 병합동작에서 선택된 페이지 그룹의 유효 페이지들을 프리블록으로 이동시키며, M은 N보다 작거나 같을 수 있다.
또한, 상기 컨트롤러는, N보다 M이 작은 경우, 병합동작을 수행하기 전에 N-M개의 페이지 그룹에 대응하는 상기 희생블록들 각각에 포함된 유효 페이지의 개수를 기준으로 상기 희생블록들 각각의 우선순위를 설정하며, 설정된 우선순위에 따라 N-M개의 페이지 그룹에 대응하는 상기 희생블록들 각각을 순차적으로 선택한 뒤, 병합동작에서 선택된 페이지 그룹의 유효 페이지들을 프리블록으로 이동시킨 후, 이어서 선택된 블록의 유효 페이지들을 프리블록으로 이동시킬 수 있다.
또한, 상기 컨트롤러는, N개의 페이지 그룹 중 가장 높은 우선순위를 갖는 특정 페이지 그룹에 포함된 유효 페이지의 개수가 상기 설정된 개수 이상인 경우, 병합동작에서 상기 특정 페이지 그룹에 포함된 유효 페이지들을 프리블록으로 이동시킨 뒤, 상기 희생블록들의 리스트를 업데이트(update)하고, 업데이트된 상기 희생블록의 리스트를 기준으로 N개의 페이지 그룹을 업데이트함으로써, 이어지는 병합동작에서 프리블록으로 이동할 유효 페이지들을 다시 선택할 수 있다.
또한, 상기 컨트롤러는, 상기 특정 페이지 그룹에 포함된 유효 페이지의 개수가 상기 설정된 개수보다 작은 경우, 상기 희생블록들 각각에 포함된 유효 페이지의 개수를 기준으로 상기 희생블록들 각각의 우선순위를 설정하며, 설정된 우선순위에 따라 상기 희생블록들 각각을 순차적으로 선택한 뒤, 병합동작에서 선택된 블록의 유효 페이지들을 프리블록으로 이동시킬 수 있다.
또한, 상기 컨트롤러는, 상기 호스트로부터 인가되는 상기 데이터들 각각의 사용패턴을 분석한 결과에 따라 상기 데이터들 각각에 대응하는 N종류의 태그를 생성한 뒤, 상기 데이터들과 상기 데이터들 각각에 대응하는 N종류의 태그를 상기 페이지들에 함께 저장할 수 있다.
또한, 상기 컨트롤러는, 상기 호스트로부터 상기 데이터들과 상기 데이터들 각각에 대응하는 N종류의 태그를 입력받아 상기 페이지들에 함께 저장할 수 있다.
또한, 상기 데이터들은, 사용패턴에 따라 핫(hot) 데이터들과, 웜(warm) 데이터들, 및 콜드(cold) 데이터들로 구분될 수 있다.
또한, 상기 데이터들은, 상기 호스트에서 수행되는 K개의 워크-로드(work-load)에 대응하여 L개의 종류로 구분될 수 있다., K는 1이상의 자연수이고, L은 K보다 크거나 같은 자연수일 수 있다.
본 발명의 또 다른 실시예에 따른 메모리 시스템의 동작방법은, 다수의 페이지들을 각각 포함하는 다수의 메모리 블록들을 포함하는 비휘발성 메모리 장치를 포함하는 메모리 시스템의 동작방법에 있어서, 호스트로부터의 라이트 요청에 따라 다수의 데이터들을 상기 페이지들에 라이트할 때, 상기 데이터들 각각의 사용패턴에 따라 N종류로 구분되는 태그(tag)를 상기 페이지들에 함께 라이트하는 단계; 상기 메모리 블록들 각각에 포함된 유효 페이지의 개수를 기준으로 병합동작의 대상이 되는 희생블록들의 리스트를 관리하는 제1 관리단계; 상기 희생블록들에 포함된 전체 유효 페이지들 각각의 태그 종류에 따라 상기 전체 유효 페이지들을 N개의 페이지 그룹으로 구분하여 관리하는 제2 관리단계; N개의 페이지 그룹 각각에 포함된 유효 페이지의 개수에 따라 병합동작에서 상기 전체 유효 페이지들 중 프리(free)블록으로 이동할 유효 페이지들을 선택하는 선택단계; 및 선택단계에서 선택된 유효 페이지들을 병합동작에서 프리블록으로 이동시키는 병합단계를 포함할 수 있으며, N은 2이상의 자연수일 수 있다.
또한, 상기 제2 관리단계에서 관리되는 N개의 페이지 그룹 각각에 포함된 유효 페이지의 개수가 상대적으로 클수록 높은 우선순위로 설정하고, 상대적으로 작을수록 낮은 우선순위로 설정하는 제1 설정단계를 더 포함할 수 있다.
또한, 상기 선택단계는, N개의 페이지 그룹 각각에 포함된 유효 페이지의 개수가 설정된 개수 이상인 M개의 페이지 그룹 각각을 상기 제1 설정단계를 통해 설정된 우선순위에 따라 순차적으로 선택한 뒤, 선택된 페이지 그룹의 유효 페이지들을 병합동작에서 프리블록으로 이동할 페이지들로서 선택할 수 있으며, 상기 병합단계는, 상기 제1 선택단계를 통해 페이지 그룹 단위로 선택되는 유효 페이지들을 병합동작에서 프리블록으로 이동시킬 수 있고, M은 N보다 작거나 같은 자연수일 수 있다.
또한, N보다 M이 작은 경우, 상기 선택단계는, 상기 제1 선택단계 이후 상기 병합단계를 수행하기 전에 N-M개의 페이지 그룹에 대응하는 상기 희생블록들 각각에 포함된 유효 페이지의 개수를 기준으로 상기 희생블록들 각각의 우선순위를 설정하는 제2 설정단계, 및 상기 제2 설정단계에서 설정된 우선순위에 따라 N-M개의 페이지 그룹에 대응하는 상기 희생블록들을 순차적으로 선택한 뒤 선택된 블록의 유효 페이지들을 병합동작에서 프리블록으로 이동할 페이지들로서 선택하는 제2 선택단계를 더 포함할 수 있으며, 상기 병합단계는, 상기 제1 선택단계를 통해 페이지 그룹 단위로 선택되는 유효 페이지들을 병합동작에서 프리블록으로 이동시킨 뒤, 이어서 상기 제2 선택단계를 통해 블록 단위로 선택되는 유효 페이지들을 병합동작에서 프리블록으로 이동시킬 수 있다.
또한, 상기 선택단계는, N개의 페이지 그룹 중 상기 제1 설정단계를 통해 설정된 우선순위에 따라 가장 높은 우선순위를 갖는 특정 페이지 그룹을 선택한 뒤, 상기 특정 페이지 그룹에 포함된 유효 페이지의 개수가 상기 설정된 개수 이상인 경우, 상기 특정 페이지 그룹의 유효 페이지들을 병합동작에서 프리블록으로 이동할 페이지들로서 선택하는 제3 선택단계를 더 포함할 수 있으며, 상기 병합단계를 통해 상기 제3 선택단계에서 선택된 유효 페이지들을 프리블록으로 모두 이동시킨 후, 상기 제1 관리단계에서 관리되는 상기 희생블록들의 리스트를 업데이트(update)하고, 업데이트된 상기 희생블록의 리스트를 기준으로 상기 제2 관리단계에서 관리되는 N개의 페이지 그룹을 업데이트한 뒤, 상기 제3 선택단계를 다시 수행할 수 있다.
또한, 상기 선택단계는, 상기 특정 페이지 그룹에 포함된 유효 페이지의 개수가 상기 설정된 개수보다 작은 경우, 상기 희생블록들 각각에 포함된 유효 페이지의 개수를 기준으로 상기 희생블록들 각각의 우선순위를 설정하는 제3 설정단계; 및 상기 희생블록들을 상기 제3 설정단계에서 설정된 우선순위에 따라 순차적으로 선택한 뒤, 선택된 블록의 유효 페이지들을 병합동작에서 프리블록으로 이동할 페이지들로서 선택하는 제4 선택단계를 더 포함할 수 있다.
또한, 상기 라이트하는 단계는, 상기 호스트로부터 인가되는 상기 데이터들 각각의 사용패턴을 분석한 결과에 따라 상기 데이터들 각각에 대응하는 N종류의 태그를 생성하는 단계; 및, 상기 데이터들과 상기 데이터들 각각에 대응하는 N종류의 태그를 상기 페이지들에 함께 저장하는 단계를 포함할 수 있다.
또한, 상기 라이트하는 단계는, 상기 호스트로부터 상기 데이터들과 상기 데이터들 각각에 대응하는 N종류의 태그가 입력되는 단계; 및 상기 데이터들과 상기 데이터들 각각에 대응하는 N종류의 태그를 상기 페이지들에 함께 저장하는 단계를 포함할 수 있다.
또한, 상기 데이터들은, 사용패턴에 따라 핫(hot) 데이터들과, 웜(warm) 데이터들, 및 콜드(cold) 데이터들로 구분될 수 있다.
또한, 상기 데이터들은, 상기 호스트에서 수행되는 K개의 워크-로드(work-load)에 대응하여 L개의 종류로 구분될 수 있고, K는 1이상의 자연수이고, L은 K보다 크거나 같은 자연수일 수 있다.
본 기술은 호스트로부터 인가되는 데이터들을 메모리 장치에 저장할 때 데이터들 각각의 사용패턴에 대응하는 태그(tag)를 함께 저장한 뒤, 병합동작을 위해 유효 페이지들을 검색할 때, 각각의 유효 페이지들에 저장된 태그에 따라 희생 페이지(victim page)로서의 선택여부를 결정한다.
이를 통해, 병합동작에서의 희생 페이지(victim page)를 효율적으로 선택할 수 있는 효과가 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면.
도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면.
도 5a 내지 도 5c는 본 발명의 실시예에 따른 메모리 시스템을 설명하기 위해 도시한 도면.
도 6a 내지 도 6c는 도 5a 내지 도 5c에 도시된 본 발명의 실시예에 따른 메모리 시스템의 동작을 설명하기 위해 도시한 도면.
도 7은 도 5a 내지 도 6c에서 설명된 메모리 시스템의 동작을 설명하기 위해 도시한 순서도.
도 8 내지 도 16은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자 요청(user request)에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다, 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 보다 개선될 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3차원 입체 스택 구조에 대해서는, 이하 도 2 내지 도 4에서 보다 구체적으로 설명하도록 하겠다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다. 여기서, 메모리 인터페이스 유닛(142)은, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 NAND 플래시 메모리일 경우에 NAND 플래시 컨트롤러(NFC: NAND Flash Controller)로서, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 그리고, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 NAND 플래시 인터페이스의 동작, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고 받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 1에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
일 예로, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.
그리고, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152,154,156)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작, 메모리 장치(150)의 메모리 블록들(152,154,156) 간 또는 메모리 블록들(152,154,156)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작, 컨트롤러(130)에 저장된 맵 데이터를 메모리 장치(150)의 메모리 블록들(152,154,156)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 일 예로 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함한다.
아울러, 컨트롤러(130)의 프로세서(134)에는, 메모리 장치(150)의 배드 관리를 수행하기 위한 관리 유닛(도시하지 않음)이 포함될 수 있으며, 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리는, 메모리 장치(150)가 플래시 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가, 전술한 바와 같이, 3차원 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리하면, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다. 그러면 이하에서는, 도 2 내지 도 4를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화할 수 있다. 특히, 메모리 장치(150)는, MLC 메모리 블록으로, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330), 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은, 낸드 플래시 메모리 셀로 구성된 각 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록(152,154,156)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다. 아울러, 본 발명의 실시 예에 따른 메모리 장치(150)는, 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF) 메모리 장치 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 4에 도시한 바와 같이, 3차원 입체 스택 구조의 비휘발성 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 4는, 도 1에 도시한 메모리 장치(150)의 메모리 블록들(152,154,156)을 보여주는 블록도로서, 각각의 메모리 블록들(152,154,156)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들(152,154,156)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 블록(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 블록(330)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)에는 복수의 메모리 셀들이 구현될 수 있다.
도 5a 내지 도 5c는 본 발명의 실시예에 따른 메모리 시스템을 설명하기 위해 도시한 도면이다.
도 6a 내지 도 6c는 도 5a 내지 도 5c에 도시된 본 발명의 실시예에 따른 메모리 시스템의 동작을 설명하기 위해 도시한 도면이다.
먼저, 도 5a 내지 도 5c를 참조하면, 도 1에 도시된 데이터 처리 시스템(100)의 구성을 참조하여 호스트(102) 및 메모리 시스템(110)을 포함하는 데이터 처리 시스템(100)의 구성이 도시된 것을 알 수 있다.
여기서, 메모리 시스템(110)은, 도 1에서 설명한 것과 같이 컨트롤러(130) 및 비휘발성 메모리 장치(150)를 포함한다.
또한, 비휘발성 메모리 장치(150)는, 도 1에서 설명한 것과 같이 다수의 메모리 블록들(BLOCK<1:6>)을 포함한다. 또한, 메모리 블록들(BLOCK<1:6>) 각각은 다수의 페이지들(BLOCK<1:6>[P<1:16>])을 포함한다.
참고로, 도 5a 내지 도 5c에서는 메모리 시스템(110)에 하나의 비휘발성 메모리 장치(150)만 포함되는 구성을 도시하였는데, 이는 설명의 편의를 위한 것일뿐이며, 실제로는 더 많은 개수의 비휘발성 메모리 장치가 포함될 수 있다. 또한, 도 5a 내지 도 5c에서는 비휘발성 메모리 장치(150)에 6개의 메모리 블록들(BLOCK<1:6>)이 포함되는 구성을 도시하였는데, 이는 설명의 편의를 위한 것일뿐이며, 실제로는 더 많은 개수의 메모리 블록들이 포함될 수 있다. 또한, 메모리 블록들(BLOCK<1:6>) 각각에는 16개의 페이지들(BLOCK<1:6>[P<1:16>])이 포함되는 구성을 도시하였는데, 이는 설명의 편의를 위한 것일뿐이며, 실제로는 더 많은 개수의 페이지들이 포함될 수 있다.
또한, 도 1에서는 컨트롤러(130)에 포함된 것으로 도시되었던, 호스트 인터페이스(132)와, 프로세서(134)와, ECC 유닛(138)과, 파워 관리 유닛(140)와 낸드 플래시 컨트롤러(142), 및 메모리(144)가 도 5에는 컨트롤러(130)에 포함되지 않은 것으로 도시되어 있는데, 이는, 어디까지나 설명의 편의를 위해 도면에서 생략된 것일 뿐, 실제로는 컨트롤러(130)에 포함되어 있을 것이다.
도 5a를 참조하면, 비휘발성 메모리 장치(150)는, 다수의 페이지들(BLOCK<1:6>[P<1:16>])을 각각 포함하는 다수의 메모리 블록들(BLOCK<1:6>)을 포함한다.
그리고, 컨트롤러(130)는, 호스트(102)로부터의 라이트 요청에 따라 다수의 데이터들(DATA<1:P>)을 비휘발성 메모리 장치(150)에 포함된 다수의 페이지들(BLOCK<1:6>[P<1:16>])에 라이트할 때, 데이터들(DATA<1:P>) 각각의 사용패턴에 따라 N종류로 구분되는 태그(TAG[1:N])를 페이지들(BLOCK<1:6>[P<1:16>])에 함께 라이트한다(1301). 여기서, P와 N은 각각 2이상의 자연수이다.
예컨대, 도 6a를 함께 참조하여 설명하면, 호스트(102)로부터 제1 내지 제4 데이터들(DATA<1:4>)이 라이트 요청될 때, 제1 데이터(DATA<1>) 및 제2 데이터(DATA<2>)의 사용패턴이 제1 태그(TAG[1])에 대응하고, 제3 데이터(DATA<3>)의 사용패턴이 제2 태그(TAG[2])에 대응하며, 제4 데이터(DATA<4>)의 사용패턴이 제3 태그(TAG[3])에 대응한다고 가정할 수 있다.
이와 같은 경우, 컨트롤러(130)는, 제1 데이터(DATA<1>)를 제1 메모리 블록(BLOCK<1>)의 제1 페이지(P1)에 저장하면서, 제1 데이터(DATA<1>)에 대응하는 제1 태그(TAG[1])를 나타내는 'A'값을 제1 페이지(P1)에 함께 저장할 수 있다. 마찬가지로, 제2 데이터(DATA<2>)를 제1 메모리 블록(BLOCK<1>)의 제2 페이지(P2)에 저장하면서, 제2 데이터(DATA<2>)에 대응하는 제1 태그(TAG[1])를 나타내는 'A'값을 제2 페이지(P2)에 함께 저장할 수 있다. 마찬가지로, 제3 데이터(DATA<3>)를 제1 메모리 블록(BLOCK<1>)의 제10 페이지(P10)에 저장하면서, 제3 데이터(DATA<3>)에 대응하는 제2 태그(TAG[2])를 나타내는 'B'값을 제10 페이지(P10)에 함께 저장할 수 있다. 마찬가지로, 제4 데이터(DATA<4>)를 제1 메모리 블록(BLOCK<1>)의 제13 페이지(P13)에 저장하면서, 제4 데이터(DATA<4>)에 대응하는 제3 태그(TAG[3])를 나타내는 'C'값을 제13 페이지(P13)에 함께 저장할 수 있다.
그리고, 컨트롤러(130)는, 호스트(102)로부터 인가되는 데이터들(DATA<1:P>) 각각의 사용패턴을 분석한 결과 따라 데이터들(DATA<1:P>) 각각에 대응하는 N종류의 태그(TAG[1:N])를 생성할 수 있다(1320). 1320동작을 통해 생성된 데이터들(DATA<1:P>) 각각에 대응하는 N종류의 태그(TAG[1:N])를 1301동작을 통해 데이터들(DATA<1:P>)과 함께 페이지들(BLOCK<1:6>[P<1:16>])에 함께 저장한다.
전술한 1320동작의 경우, 컨트롤러(130) 내부에 데이터들(DATA<1:P>) 각각의 사용패턴을 분석하기 위한 구성요소(미도시)가 내부에 포함될 수 있다. 예컨대, 도 1을 함께 참조하면, 컨트롤러(130)에 포함된 호스트 인터페이스 유닛(132) 및 프로세서(134)가 호스트(102)로부터 인가되는 데이터들(DATA<1:P>)의 사용패턴을 분석하기 위한 구성요소로서 동작할 수 있다.
그리고, 컨트롤러(130)는, 호스트(102)로부터 데이터들(DATA<1:P>)과 데이터들(DATA<1:P>) 각각에 대응하는 N종류의 태그(TAG[1:N])를 입력받을 수 있다(1330). 1330을 통해 호스트(102)로부터 인가된 데이터들(DATA<1:P>) 각각에 대응하는 N종류의 태그(TAG[1:N])를 1301동작을 통해 데이터들(DATA<1:P>)과 함께 페이지들(BLOCK<1:6>[P<1:16>])에 함께 저장한다.
전술한 1330동작의 경우, 호스트(102)는, 데이터들(DATA<1:P>) 각각의 사용패턴에 따라 데이터들(DATA<1:P>) 각각에 대응하는 N종류의 태그(TAG[1:N])를 생성한 뒤, 호스트(102)에서 컨트롤러(130)로 데이터들(DATA<1:P>)과 데이터들(DATA<1:P>) 각각에 대응하는 N종류의 태그(TAG[1:N])를 전달한다(1020).
전술한 1320동작에서의 컨트롤러(130)의 동작과, 1330동작 및 1020동작에서의 컨트롤러(130) 및 호스트(102)의 동작은, 동시에 수행될 수 없는 동작이다. 따라서, 1320동작에서의 컨트롤러(130)의 동작과, 1330동작 및 1020동작에서의 컨트롤러(130) 및 호스트(102)의 동작은, 설계자의 선택에 따라서 어느 하나의 동작이 선택되어 수행될 수 있다. 즉, 1320동작에서의 컨트롤러(130)의 동작이 선택되어 수행되는 경우, 1330동작 및 1020동작에서의 컨트롤러(130) 및 호스트(102)의 동작은 수행되지 않을 것이다. 반대로, 1330동작 및 1020동작에서의 컨트롤러(130) 및 호스트(102)의 동작이 선택되어 수행되는 경우, 1320동작에서의 컨트롤러(130)의 동작은 수행되지 않을 것이다.
그리고, N종류의 태그(TAG[1:N])는, 설계자의 선택에 따라 다양하게 구분될 수 있으며, 적어도 한 개 이상의 비트(bit)를 통해 페이지들(BLOCK<1:6>[P<1:16>]) 각각의 설정된 공간에 저장될 수 있다.
예컨대, 호스트(102)로부터 인가되는 데이터들(DATA<1:P>)이 사용패턴에 따라 핫(hot) 데이터들과, 웜(warm) 데이터들, 및 콜드(cold) 데이터들로 구분된다고 가정할 경우, N은 3이되어 3종류의 태그(TAG[1:3])가 데이터들(DATA<1:P>)과 함께 페이지들(BLOCK<1:6>[P<1:16>])에 저장될 것이다.
마찬가지로, 호스트(102)에서 인가되는 데이터들(DATA<1:P>)이 호스트(102)에서 수행되는 K개의 워크-로드(work-load)에 대응하여 L개의 종류로 구분된다고 가정할 경우, N은 L이되어 L종류의 태그(TAG[1:L])가 데이터들(DATA<1:P>)과 함께 페이지들(BLOCK<1:6>[P<1:16>])에 저장될 것이다. 여기서, K는 1이상의 자연수이고, L은 K보다 크거나 같은 자연수이다. 예컨대, 호스트(102)에서 인가되는 데이터들(DATA<1:P>)이 호스트(102)에서 수행되는 2개의 워크-로드(work-load)에 대응하여 6개의 종류로 구분된다고 가정할 경우, N은 6이되어 6종류의 태그(TAG[1:6])가 데이터들(DATA<1:P>)과 함께 페이지들(BLOCK<1:6>[P<1:16>])에 저장될 것이다.
그리고, 컨트롤러(130)는, 메모리 블록들(BLOCK<1:6>) 각각에 포함된 유효 페이지(vaild page)의 개수를 기준으로 병합동작의 대상이 되는 희생블록(victim)의 리스트를 관리한다(1302).
예컨대, 도 6a 내지 도 6c를 함께 참조하여 설명하면, 메모리 블록들(BLOCK<1:6>) 중 제1 내지 제3 메모리 블록들(BLOCK<1:3>) 각각에 포함된 유효 페이지의 개수가 특정 개수보다 작은 것으로 가정하면, 제1 내지 제3 메모리 블록들(BLOCK<1:3>)은 희생블록들의 리스트에 포함되어 관리될 것이다. 또한, 제6 메모리 블록(BLOCK<6>)에 포함된 유효 페이지의 개수가 특정 개수보다 큰 것으로 가정하면, 제6 메모리 블록(BLOCK<6>)은 희생블록들의 리스트에 포함되지 않는다. 참고로, 메모리 블록들(BLOCK<1:6>) 중 제4 및 제5 메모리 블록들(BLOCK<4:5>)은, 어떠한 데이터도 저장되어 있지 않은 프리(free)블록으로 가정할 수 있다.
그리고, 컨트롤러(130)는, 희생블록들에 포함된 전체 유효 페이지들을 각각에 포함된 태그(TAG[1:N]) 종류에 따라 희생블록들에 포함된 전체 유효 페이지들을 N개의 페이지 그룹(PAGE_GP[1:N])으로 구분하여 관리한다(1303).
예컨대, 도 6a를 함께 참조하여 설명하면 다음과 같다.
먼저, 희생블록들로서 관리되는 제1 메모리 블록(BLOCK<1>)에는 총 9개의 유효 페이지(VALID PAGE : P1, P2, P3, P6, P10, P12, P13, P14, P15)가 포함되어 있다. 또한, 각각의 유효 페이지(VALID PAGE)에는 3종류의 태그(TAG[1:3])가 유효 데이터(미도시)와 함께 저장되어 있다. 자세히는, 제1 메모리 블록(BLOCK<1>)의 제1 내지 제3 페이지(P1, P2, P3)과 제6 페이지(P6)에는 제1 태그(TAG[1])를 나타내는 'A'값이 저장되어 있고, 제10 페이지(P10)과 제12 페이지(P12)에는 제2 태그(TAG[2])를 나타내는 'B'값이 저장되어 있으며, 제13 페이지 내지 제15 페이지(P13, P14, P15)에는 제3 태그(TAG[3])를 나타내는 'C'값이 저장되어 있고, 나머지 페이지들(P4, P5, P7, P8, P9, P11, P16)은 무효 페이지(INVALID PAGE)이다.
또한, 희생블록들로서 관리되는 제2 메모리 블록(BLOCK<2>)에는 총 6개의 유효 페이지(VALID PAGE : P7, P9, P10, P12, P13, P15)가 포함되어 있다. 또한, 각각의 유효 페이지(VALID PAGE)에는 3종류의 태그(TAG[1:3])가 유효 데이터(미도시)와 함께 저장되어 있다. 자세히는, 제2 메모리 블록(BLOCK<2>)의 제7 페이지(P7)와 제10 페이지(P10)에는 제1 태그(TAG[1])를 나타내는 'A'값이 저장되어 있고, 제9 페이지(P9)와 제12 페이지(P12)에는 제2 태그(TAG[2])를 나타내는 'B'값이 저장되어 있으며, 제13 페이지(P13)와 제15 페이지(P15)에는 제3 태그(TAG[3])를 나타내는 'C'값이 저장되어 있고, 나머지 페이지들(P1, P2, P3, P4, P5, P6, P8, P11, P14, P16)은 무효 페이지(INVALID PAGE)이다.
또한, 희생블록들로서 관리되는 제3 메모리 블록(BLOCK<3>)에는 총 9개의 유효 페이지(VALID PAGE : P1, P2, P3, P4, P5, P6, P10, P12, P15)가 포함되어 있다. 또한, 각각의 유효 페이지(VALID PAGE)에는 3종류의 태그(TAG[1:3])가 유효 데이터(미도시)와 함께 저장되어 있다. 자세히는, 제3 메모리 블록(BLOCK<3>)의 제1 내지 제5 페이지(P1, P2, P3, P4, P5)에는 제1 태그(TAG[1])를 나타내는 'A'값이 저장되어 있고, 제6 페이지(P6)와 제10 페이지(P10) 및 제12 페이지(P12)에는 제2 태그(TAG[2])를 나타내는 'B'값이 저장되어 있으며, 제15 페이지(P15)에는 제3 태그(TAG[3])를 나타내는 'C'값이 저장되어 있고, 나머지 페이지들(P7, P8, P9, P11, P13, P14, P16)은 무효 페이지(INVALID PAGE)이다.
이렇게, 희생블록들로서 관리되는 제1 내지 제3 메모리 블록들(BLOCK<1:3>)에는 총 24개의 유효 페이지들(BLOCK<1>[P1, P2, P3, P6, P10, P12, P13, P14, P15], BLOCK<2>[P7, P9, P10, P12, P13, P15], BLOCK<3>[P1, P2, P3, P4, P5, P6, P10, P12, P15])이 포함된다. 또한, 희생블록들로서 관리되는 제1 내지 제3 메모리 블록들(BLOCK<1:3>)에 포함된 전체 유효 페이지들(BLOCK<1>[P1, P2, P3, P6, P10, P12, P13, P14, P15], BLOCK<2>[P7, P9, P10, P12, P13, P15], BLOCK<3>[P1, P2, P3, P4, P5, P6, P10, P12, P15])에는 3종류의 태그(TAG[1:3]) 중 어느 하나의 태그가 함께 저장되어 있다.
이와 같은 상태에서, 컨트롤러(130)는, 제1 태그(TAG[1])를 나타내는 'A'값이 저장되어 있는 제1 메모리 블록(BLOCK<1>)의 제1 내지 제3 페이지(P1, P2, P3)과 제6 페이지(P6)와, 제2 메모리 블록(BLOCK<2>)의 제7 페이지(P7)와 제10 페이지(P10), 및 제3 메모리 블록(BLOCK<3>)의 제1 내지 제5 페이지(P1, P2, P3, P4, P5)를 제1 페이지 그룹(PAGE_GP[1])으로 구분하여 관리한다(PAGE_GP[1] : BLOCK<1>[P1, P2, P3, P6], BLOCK<2>[P7, P10], BLOCK<3>[P1, P2, P3, P4, P5]).
또한, 컨트롤러(130)는, 제2 태그(TAG[2])를 나타내는 'B'값이 저장되어 있는 제1 메모리 블록(BLOCK<1>)의 제10 페이지(P10)과 제12 페이지(P12)와, 제2 메모리 블록(BLOCK<2>)의 제9 페이지(P9)와 제12 페이지(P12) 및 제3 메모리 블록(BLOCK<3>)의 제6 페이지(P6)와 제10 페이지(P10) 및 제12 페이지(P12)를 제2 페이지 그룹(PAGE_GP[2])으로 구분하여 관리한다(PAGE_GP[2] : BLOCK<1>[P10, P12], BLOCK<2>[P9, P12], BLOCK<3>[P6, P10, P12]).
또한, 컨트롤러(130)는, 제3 태그(TAG[3])를 나타내는 'C'값이 저장되어 있는 제1 메모리 블록(BLOCK<1>)의 제13 페이지 내지 제15 페이지(P13, P14, P15)와, 제2 메모리 블록(BLOCK<2>)의 제13 페이지(P13)와 제15 페이지(P15) 및 제3 메모리 블록(BLOCK<3>)의 제15 페이지(P15)를 제3 페이지 그룹(PAGE_GP[3])으로 구분하여 관리한다(PAGE_GP[3] : BLOCK<1>[P13, P14, P15], BLOCK<2>[P13, P15], BLOCK<3>[P15]).
그리고, 컨트롤러(130)는, 1303동작을 통해 구분되어 관리되는 N종류의 페이지 그룹(PAGE_GP[1:N])에 대해, N종류의 페이지 그룹(PAGE_GP[1:N]) 각각에 포함된 유효 페이지의 개수를 기준으로 우선순위를 설정한다(1305). 즉, 컨트롤러(130)는, N종류의 페이지 그룹(PAGE_GP[1:N])에 포함된 유효 페이지의 개수가 상대적으로 클수록 높은 우선순위로 설정하고, 상대적으로 작을수록 낮은 우선순위로 설정한다(1305).
예컨대, 도 6a를 참조하여 설명하면, 제1 페이지 그룹(PAGE_GP[1])에는 총 11개의 유효 페이지(VALID PAGE : BLOCK<1>[P1, P2, P3, P6], BLOCK<2>[P7, P10], BLOCK<3>[P1, P2, P3, P4, P5])가 포함되고, 제2 페이지 그룹(PAGE_GP[2])에는 총 7개의 유효 페이지(VALID PAGE : BLOCK<1>[P10, P12], BLOCK<2>[P9, P12], BLOCK<3>[P6, P10, P12])가 포함되며, 제3 페이지 그룹(PAGE_GP[3])에는 총 6개의 유효 페이지(VALID PAGE : BLOCK<1>[P13, P14, P15], BLOCK<2>[P13, P15], BLOCK<3>[P15])가 포함된다.
따라서, 제1 페이지 그룹(PAGE_GP[1])이 가장 높은 우선순위를 갖고, 제3 페이지 그룹(PAGE_GP[3])이 가장 낮은 우선순위를 가지며, 제2 페이지 그룹(PAGE_GP[2])은 제1 페이지 그룹(PAGE_GP[1])보다 낮고 제3 페이지 그룹(PAGE_GP[3])보다 높은 우선순위를 갖는다.
그리고, 컨트롤러(130)는, N개의 페이지 그룹(PAGE_GP[1:N]) 각각에 포함된 유효 페이지의 개수에 따라 병합동작에서 희생블록들에 포함된 전체 유효 페이지들 중 프리블록으로 이동할 유효 페이지들을 선택한다(1304).
즉, 컨트롤러(130)는, 1305동작을 통해 설정되는 N개의 페이지 그룹(PAGE_GP[1:N]) 각각의 우선순위에 따라 병합동작에서 희생블록들에 포함된 전체 유효 페이지들 중 프리블록으로 이동할 유효 페이지들을 선택한다.
이때, 1304동작은 도 5b를 참조하는 첫 번째 동작(1304a)과 도 5c를 참조하는 두 번째 동작(1304b) 중 어느 하나의 동작으로 구체화될 수 있다.
먼저, 도 5b를 참조하면, 1304동작의 첫 번째 동작(1304a)에서 컨트롤러(130)는, 병합동작을 수행하기 이전에, 희생블록들에 포함된 모든 유효 페이지들 중 병합동작에서 프리블록으로 이동할 유효 페이지들을 선택하고, 선택된 유효 페이지들의 이동 순서를 병합동작을 실제로 수행하기 이전에 미리 결정한다. 이후, 컨트롤러(130)는, 병합동작을 실제로 수행할 때, 미리 결정된 이동 순서에 따라 선택된 유효 페이지들 프리블록으로 이동시킨다.
구체적으로, 컨트롤러(130)는, N개의 페이지 그룹(PAGE_GP[1:N]) 중 유효 페이지(VALID PAGE)의 개수가 설정된 개수 이상인 M개의 페이지 그룹(PAGE_GP[1:M]) 각각을 1305동작을 통해 설정된 우선순위에 따라 순차적으로 하나씩 선택한다(1306).
이렇게, 1306동작을 통해 M개의 페이지 그룹(PAGE_GP[1:M])이 페이지 그룹 단위로 순차적으로 하나씩(PAGE_GP[x]) 선택되면, 컨트롤러(130)는, 선택된 페이지 그룹(PAGE_GP[x])에 포함된 유효 페이지들을 병합동작에서 프리블록(FREE)으로 이동할 페이지들로서 선택한다(1307).
즉, 컨트롤러(130)는, 1306동작 및 1307동작을 통해 병합동작에서 프리블록(FREE)으로 이동할 유효 페이지들을 선택할 때, 희생블록들에 포함된 전체 유효 페이지들을 페이지 그룹(PAGE_GP[x]) 단위로 분리하여 선택한다.
여기서, N개의 페이지 그룹(PAGE_GP[1:N])에 각각 포함된 유효 페이지의 개수가 모두 설정된 개수 이상이면, 즉, N과 M이 동일한 경우, 컨트롤러(130)는, 병합동작을 통해 희생블록들에 포함된 전체 유효 페이지들을 모두 페이지 그룹(PAGE_GP[x]) 단위로 분리하여 프리블록(FREE)으로 이동할 수 있다.
하지만, N개의 페이지 그룹(PAGE_GP[1:N]) 중 적어도 하나 이상의 나머지 페이지 그룹(PAGE_GP[M+1:N])에 포함된 유효 페이지의 개수가 설정된 개수 이하이면, 즉, N보다 M이 작은 경우, 컨트롤러(130)에서 병합동작을 수행하여 희생블록들(BLOCK<1:3>)에 포함된 전체 유효 페이지들을 페이지 그룹(PAGE_GP[x]) 단위로 분리하여 프리블록(FREE)으로 이동한 이후에도 나머지 페이지 그룹(PAGE_GP[M+1:N])에 포함된 유효 페이지들이 프리블록(FREE)으로 이동하지 않은 상태가 된다.
이와 같은 경우, 본원발명의 실시예에 따른 컨트롤러(130)는, 나머지 페이지 그룹(PAGE_GP[M+1:N])에 포함된 유효 페이지들이 프리블록(FREE)으로 이동하지 않은 상태를 허용하는 동작과, 허용하지 않는 동작을 선택하여 수행할 수 있다.
이때, 허용하지 않는 동작을 수행하는 경우, N개의 페이지 그룹(PAGE_GP[1:N]) 중 적어도 하나 이상의 나머지 페이지 그룹(PAGE_GP[M+1:N])에 포함된 유효 페이지의 개수가 설정된 개수 이하이면, 즉, N보다 M이 작은 경우, 컨트롤러(130)는, 전술한 1306동작 및 1307동작을 통해 M개의 페이지 그룹(PAGE_GP[1:M])에 포함된 전체 유효 페이지들을 페이지 그룹(PAGE_GP[x]) 단위로 분리하여 병합동작에서 프리블록(FREE)으로 이동할 페이지로서 선택한 후, 나머지 페이지 그룹(PAGE_GP[M+1:N])에 포함된 유효 페이지들을 하기에서 설명되는 1313동작에 따른 방식을 사용하여 병합동작에서 프리블록(FREE)으로 이동할 페이지들로서 선택한다(1308).
여기서, 컨트롤러(130)의 1313동작은, 병합동작에서 프리블록(FREE)으로 이동할 유효 페이지들을 선택할 때, 희생블록들을 블록 단위로 하나씩 선택한 뒤, 선택된 희생블록에 포함된 유효 페이지들을 프리블록(FREE)으로 이동할 페이지로서 선택하는 동작을 의미한다.
구체적으로, 1313동작에서 컨트롤러(130)는, 1302동작을 통해 관리되는 희생블록들 각각에 포함된 유효 페이지의 개수를 기준으로 희생블록들 각각의 우선순위를 설정한 뒤, 설정된 우선순위에 따라 희생블록들 각각을 순차적으로 하나씩 선택한다(1314).
이렇게, 1314동작을 통해 희생블록들이 블록 단위로 순차적으로 하나씩 선택되면, 컨트롤러(130)는, 선택된 희생블록에 포함된 유효 페이지들을 병합동작에서 프리블록(FREE)으로 이동할 페이지들로서 선택한다(1315).
반대로, 허용하는 동작을 수행하는 경우, 컨트롤러(130)는, 전술한 1306동작 및 1307동작을 통해 M개의 페이지 그룹(PAGE_GP[1:M])에 포함된 전체 유효 페이지들을 페이지 그룹(PAGE_GP[x]) 단위로 분리하여 병합동작에서 프리블록(FREE)으로 이동할 페이지로서 선택한 후, 전술한 1308동작을 수행하지 않는다.
정리하면, 컨트롤러(130)는, 1306동작 및 1307동작을 통해 병합동작에서 프리블록(FREE)으로 이동할 페이지로서 선택되지 못한 나머지 페이지 그룹(PAGE_GP[M+1:N])이 존재할 때, 1308동작을 통해 1313동작을 수행함으로써 나머지 페이지 그룹(PAGE_GP[M+1:N])에 포함된 유효 페이지들을 병합동작에서 프리블록(FREE)으로 이동할 페이지로서 선택할 수도 있고, 1308동작을 수행하지 않음으로써 나머지 페이지 그룹(PAGE_GP[M+1:N])에 포함된 유효 페이지들을 병합동작에서 프리블록(FREE)으로 이동할 페이지로서 선택하지 않을 수도 있다.
예컨대, 1306동작 및 1307동작을 설명하기 위해 도 6a의 'A'를 함께 참조하여 설명하면, 제1 페이지 그룹(PAGE_GP[1])에는 총 11개의 유효 페이지(VALID PAGE : BLOCK<1>[P1, P2, P3, P6], BLOCK<2>[P7, P10], BLOCK<3>[P1, P2, P3, P4, P5])가 포함되고, 제2 페이지 그룹(PAGE_GP[2])에는 총 7개의 유효 페이지(VALID PAGE : BLOCK<1>[P10, P12], BLOCK<2>[P9, P12], BLOCK<3>[P6, P10, P12])가 포함되며, 제3 페이지 그룹(PAGE_GP[3])에는 총 6개의 유효 페이지(VALID PAGE : BLOCK<1>[P13, P14, P15], BLOCK<2>[P13, P15], BLOCK<3>[P15])가 포함된다.
이때, 설정된 개수를 7개라고 가정하면, 제1 내지 제3 페이지 그룹(PAGE_GP[1:3]) 중 제1 및 제2 페이지 그룹(PAGE_GP[1:2]) 각각은 설정된 개수이상의 유효 페이지를 포함하지만, 제3 페이지 그룹(PAGE_GP[3])은 설정된 개수보다 적은 개수의 유효 페이지를 포함한다.
따라서, 1306동작을 통해서 컨트롤러(130)는, 제1 내지 제3 페이지 그룹(PAGE_GP[1:3]) 중 제1 및 제2 페이지 그룹(PAGE_GP[1:2])을 각각 선택한다. 이때, 1305동작을 통해 제1 페이지 그룹(PAGE_GP[1])이 제2 페이지 그룹(PAGE_GP[2])보다 높은 우선순위를 갖는 것으로 설정되었으므로, 컨트롤러(130)는, 제1 페이지 그룹(PAGE_GP[1])을 먼저 선택하고, 이어서 제2 페이지 그룹(PAGE_GP[2])을 선택한다.
이렇게, 1306동작을 통해 제1 페이지 그룹(PAGE_GP[1])이 선택되면, 컨트롤러(130)는, 1307동작을 통해 제1 페이지 그룹(PAGE_GP[1])에 포함된 총 11개의 유효 페이지(VALID PAGE : BLOCK<1>[P1, P2, P3, P6], BLOCK<2>[P7, P10], BLOCK<3>[P1, P2, P3, P4, P5])를 병합동작에서 프리블록(FREE)으로 이동할 페이지들로서 선택한다.
또한, 1306동작을 통해 제1 페이지 그룹(PAGE_GP[1])에 이어서 제2 페이지 그룹(PAGE_GP[2])이 선택되면, 컨트롤러(130)는, 1307동작을 통해 제2 페이지 그룹(PAGE_GP[2])에 포함된 총 7개의 유효 페이지(VALID PAGE : BLOCK<1>[P10, P12], BLOCK<2>[P9, P12], BLOCK<3>[P6, P10, P12])를 병합동작에서 프리블록(FREE)으로 이동할 페이지들로서 선택한다.
즉, 컨트롤러(130)는, 1306동작 및 1307동작을 통해 제1 페이지 그룹(PAGE_GP[1])에 포함된 총 11개의 유효 페이지(VALID PAGE : BLOCK<1>[P1, P2, P3, P6], BLOCK<2>[P7, P10], BLOCK<3>[P1, P2, P3, P4, P5]), 및 제2 페이지 그룹(PAGE_GP[2])에 포함된 총 7개의 유효 페이지(VALID PAGE : BLOCK<1>[P10, P12], BLOCK<2>[P9, P12], BLOCK<3>[P6, P10, P12])을 순차적인 페이지 그룹(PAGE_GP[x]) 단위로 병합동작에서 프리블록(FREE)으로 이동할 페이지들로서 선택한다.
이렇게, 1306동작 및 1307동작을 통해 병합동작에서 프리블록(FREE)으로 이동할 유효 페이지들을 선택할 때, 제1 페이지 그룹(PAGE_GP[1]) 및 제2 페이지 그룹(PAGE_GP[2])에 포함된 유효 페이지들을 페이지 그룹(PAGE_GP[x]) 단위로 선택한 후, 컨트롤러(130)는, 1306동작에서 선택되지 못한 제3 페이지 그룹(PAGE_GP[3])에 포함된 유효 페이지들(BLOCK<1>[P13, P14, P15], BLOCK<2>[P13, P15], BLOCK<3>[P15])을 1308동작을 통해 1313동작에 따른 방식을 사용하여 순차적인 블록 단위로 병합동작에서 프리블록(FREE)으로 이동할 페이지들로서 선택할 수도 있고, 1306동작에서 선택되지 못한 제3 페이지 그룹(PAGE_GP[3])에 포함된 유효 페이지들(BLOCK<1>[P13, P14, P15], BLOCK<2>[P13, P15], BLOCK<3>[P15])을 병합동작에서 프리블록(FREE)으로 이동할 페이지들로서 선택하지 않을 수도 있다.
예컨대, 1308동작을 설명하기 위해 도 6c의 'A'를 함께 참조하면, 1306동작에서 선택되지 못한 제3 페이지 그룹(PAGE_GP[3])에 포함된 총 6개의 유효 페이지들(BLOCK<1>[P13, P14, P15], BLOCK<2>[P13, P15], BLOCK<3>[P15])은, 설정된 개수인 7개보다 작다.
따라서, 컨트롤러(130)는, 1313동작 중 1314동작을 통해 제3 페이지 그룹(PAGE_GP[3])에 대응하는 희생블록들(BLOCK<1:3>) 각각에 포함된 유효 페이지의 개수를 기준으로 희생블록들(BLOCK<1:3>) 각각의 우선순위를 설정한 뒤, 설정된 우선순위에 따라 희생블록들(BLOCK<1:3>) 각각을 순차적으로 하나씩 선택한다.
구체적으로, 제3 페이지 그룹(PAGE_GP[3])에 대응하는 희생블록들(BLOCK<1:3>) 중 제1 메모리 블록(BLOCK<1>)은 3개의 유효 페이지들(BLOCK<1>[P13, P14, P15])을 포함하고, 제2 메모리 블록(BLOCK<2>)은 2개의 유효 페이지들BLOCK<2>[P13, P15])을 포함하며, 제3 메모리 블록(BLOCK<3>)은 1개의 유효 페이지(BLOCK<3>[P15])를 포함한다.
따라서, 컨트롤러(130)는, 1313동작 중 1314동작을 통해 제3 페이지 그룹(PAGE_GP[3])에 대응하는 희생블록들(BLOCK<1:3>) 중 제1 메모리 블록(BLOCK<1>)이 가장 높은 우선순위를 갖고, 제3 메모리 블록(BLOCK<3>)이 가장 낮은 우선순위를 가지며, 제2 메모리 블록(BLOCK<2>)이 제1 메모리 블록(BLOCK<1>)보다 낮고 제3 메모리 블록(BLOCK<3>)보다 높은 우선순위를 갖는다.
이렇게, 1313동작 중 1314동작을 통해 제1 메모리 블록(BLOCK<1>)이 선택되면, 컨트롤러(130)는, 1313동작 중 1315동작을 통해 제1 메모리 블록(BLOCK<1>)에 포함된 총 3개의 유효 페이지들(BLOCK<1>[P13, P14, P15])을 병합동작에서 프리블록(FREE)으로 이동할 페이지들로서 선택한다.
또한, 1313동작 중 1314동작을 통해 제1 메모리 블록(BLOCK<1>)에 이어서 제2 메모리 블록(BLOCK<2>)이 선택되면, 컨트롤러(130)는, 1313동작 중 1315동작을 통해 제2 메모리 블록(BLOCK<2>)에 포함된 총 2개의 유효 페이지들(BLOCK<2>[P13, P15])을 병합동작에서 프리블록(FREE)으로 이동할 페이지들로서 선택한다.
또한, 1313동작 중 1314동작을 통해 제2 메모리 블록(BLOCK<2>)에 이어서 제3 메모리 블록(BLOCK<3>)이 선택되면, 컨트롤러(130)는, 1313동작 중 1315동작을 통해 제3 메모리 블록(BLOCK<3>)에 포함된 총 3개의 유효 페이지들(BLOCK<3>[P15])을 병합동작에서 프리블록(FREE)으로 이동할 페이지들로서 선택한다.
정리하면, 1304동작의 첫 번째 동작(1304a)에서 컨트롤러(130)는, 병합동작을 수행하기 이전에, 1306동작 및 1307동작을 통해 설정된 개수인 7개 이상의 유효 페이지(VALID PAGE)를 포함하는 제1 페이지 그룹(PAGE_GP[1])에 포함된 총 11개의 유효 페이지(VALID PAGE : BLOCK<1>[P1, P2, P3, P6], BLOCK<2>[P7, P10], BLOCK<3>[P1, P2, P3, P4, P5]), 및 제2 페이지 그룹(PAGE_GP[2])에 포함된 총 7개의 유효 페이지(VALID PAGE : BLOCK<1>[P10, P12], BLOCK<2>[P9, P12], BLOCK<3>[P6, P10, P12])을 순차적인 페이지 그룹(PAGE_GP[x]) 단위로 병합동작에서 프리블록(FREE)으로 이동할 페이지들로서 선택한다. 이후, 1308동작을 수행함으로써 설정된 개수인 7개보다 작은 유효 페이지(VALID PAGE)를 포함하는 제3 페이지 그룹(PAGE_GP[3])에 포함된 6개의 유효 페이지(VALID PAGE : BLOCK<1>[P13, P14, P15], BLOCK<2>[P13, P15], BLOCK<3>[P15])를 순차적인 블록 단위로 병합동작에서 프리블록(FREE)으로 이동할 페이지들로서 선택할 수도 있고, 1308동작을 수행하지 않음으로써 설정된 개수인 7개보다 작은 유효 페이지(VALID PAGE)를 포함하는 제3 페이지 그룹(PAGE_GP[3])에 포함된 6개의 유효 페이지(VALID PAGE : BLOCK<1>[P13, P14, P15], BLOCK<2>[P13, P15], BLOCK<3>[P15])를 병합동작에서 프리블록(FREE)으로 이동할 페이지들로서 선택하지 않을 수도 있다.
그리고, 1308동작을 수행하지 않는 경우, 컨트롤러(130)는, 1306동작 및 1307동작을 통해 희생블록들(BLOCK<1:3>)에 포함된 전체 유효 페이지들(BLOCK<1>[P1, P2, P3, P6, P10, P12, P13, P14, P15], BLOCK<2>[P7, P9, P10, P12, P13, P15], BLOCK<3>[P1, P2, P3, P4, P5, P6, P10, P12, P15]) 중 일부 유효 페이지들(VALID PAGE : BLOCK<1>[P1, P2, P3, P6, P10, P12], BLOCK<2>[P7, P10, P9, P12], BLOCK<3>[P1, P2, P3, P4, P5, P6, P10, P12])이 병합동작에서 프리블록(FREE)으로 이동할 순서를 결정한 후, 병합동작을 수행하여 순서가 결정된 희생블록들(BLOCK<1:3>)의 유효 페이지들(VALID PAGE : BLOCK<1>[P1, P2, P3, P6, P10, P12], BLOCK<2>[P7, P10, P9, P12], BLOCK<3>[P1, P2, P3, P4, P5, P6, P10, P12])을 프리블록(FREE)으로 이동시킨다.
그리고, 1308동작을 수행하는 경우, 컨트롤러(130)는, 1306동작 내지 1308동작을 통해 희생블록들(BLOCK<1:3>)에 포함된 전체 유효 페이지들(BLOCK<1>[P1, P2, P3, P6, P10, P12, P13, P14, P15], BLOCK<2>[P7, P9, P10, P12, P13, P15], BLOCK<3>[P1, P2, P3, P4, P5, P6, P10, P12, P15])이 병합동작에서 프리블록(FREE)으로 이동할 순서를 결정한 후, 병합동작을 수행하여 희생블록들(BLOCK<1:3>)에 포함된 전체 유효 페이지들(BLOCK<1>[P1, P2, P3, P6, P10, P12, P13, P14, P15], BLOCK<2>[P7, P9, P10, P12, P13, P15], BLOCK<3>[P1, P2, P3, P4, P5, P6, P10, P12, P15])을 프리블록(FREE)으로 이동시킨다.
예컨대, 도 6a를 참조하면, 컨트롤러(130)는, 병합동작을 수행하여 1306동작 및 1307동작을 통해 선택된 제1 페이지 그룹(PAGE_GP[1])에 포함된 총 11개의 유효 페이지(VALID PAGE : BLOCK<1>[P1, P2, P3, P6], BLOCK<2>[P7, P10], BLOCK<3>[P1, P2, P3, P4, P5])를 프리블록(FREE)인 제4 메모리 블록(BLOCK<4>)으로 이동시킨다.
이어서, 도 6b를 참조하면, 컨트롤러(130)는, 병합동작을 계속 수행하여 1306동작 및 1307동작을 통해 선택된 제2 페이지 그룹(PAGE_GP[2])에 포함된 총 7개의 유효 페이지(VALID PAGE : BLOCK<1>[P10, P12], BLOCK<2>[P9, P12], BLOCK<3>[P6, P10, P12])를 프리블록(FREE)인 제4 메모리 블록(BLOCK<4>)과 제5 메모리 블록(BLOCK<5>)으로 이동시킨다.
1308동작을 수행하지 않는 경우, 컨트롤러(130)는, 전술한 도 6a와 도 6b를 참조하여 설명된 병합동작을 수행한 후, 병합동작의 수행을 완료한다.
1308동작을 수행하는 경우, 컨트롤러(130)는, 전술한 도 6a와 도 6b를 참조하여 설명된 병합동작을 수행한 후, 이어서 하기의 도 6c를 참조하여 설명할 병합동작을 모두 수행한 뒤, 병합동작의 수행을 완료한다.
예컨대, 도 6c를 참조하면, 컨트롤러(130)는, 병합동작을 계속 수행하여 1308동작을 통해 선택된 제1 메모리 블록(BLOCK<1>)에 포함된 3개의 유효 페이지(VALID PAGE : BLOCK<1>[P13, P14, P15])를 프리블록(FREE)인 제5 메모리 블록(BLOCK<5>)으로 이동시킨다.
이어서, 도 6c를 참조하면, 컨트롤러(130)는, 병합동작을 계속 수행하여 1308동작을 통해 선택된 제2 메모리 블록(BLOCK<2>)에 포함된 2개의 유효 페이지(VALID PAGE : BLOCK<2>[P13, P15])를 프리블록(FREE)인 제5 메모리 블록(BLOCK<5>)으로 이동시킨다.
이어서, 도 6c를 참조하면, 컨트롤러(130)는, 병합동작을 계속 수행하여 1308동작을 통해 선택된 제3 메모리 블록(BLOCK<3>)에 포함된 1개의 유효 페이지(VALID PAGE : BLOCK<3>[P15])를 프리블록(FREE)인 제5 메모리 블록(BLOCK<5>)으로 이동시킨다.
참고로, 전술한 실시예처럼 컨트롤러(130)가 1304동작의 첫 번째 동작(1304a)을 통해 병합동작을 실제로 수행하기 이전에 희생블록들에 포함된 유효 페이지들이 프리블록으로 이동하는 순서를 미리 결정하였다고 해서 병합동작이 실제로 수행될 때 이동순서가 미리 결정된 유효 페이지들을 모두 프리블록으로 이동시켜야 하는 것은 아니다. 즉, 여러 가지 주변환경의 영향에 따른 컨트롤러(130)의 판단에 따라 이동순서가 미리 결정된 유효 페이지들 중 일부 유효 페이지들만 병합동작에서 프리블록으로 이동시키는 것도 얼마든지 가능하다.
예컨대, 1306동작 및 1307동작을 통해 제1 및 제2 페이지 그룹(PAGE_GP[1:2])에 포함된 유효 페이지들이 병합동작에서 프리블록으로 이동할 페이지로 선택된 후, 병합동작을 실제로 수행하여 제1 페이지 그룹(PAGE_GP[1])에 포함된 유효 페이지들을 페이지 그룹 단위로 프리블록(FREE)에 이동시킨 시점에서, 컨트롤러(130)가 추가로 병합동작을 수행할 수 있는 시간이 부족한 것으로 판단되는 경우, 1306동작 및 1307동작을 통해 미리 선택되었던 제2 페이지 그룹(PAGE_GP[2])에 포함된 유효 페이지들은 프리블록(FREE)으로 이동시키지 않고 그대로 병합동작을 종료하는 것도 얼마든지 가능하다.
그리고, 도 5c를 참조하면, 1304동작의 두 번째 동작(1304b)에서 컨트롤러(130)는, 병합동작을 수행하기 이전에, 희생블록들에 포함된 모든 유효 페이지들 중 병합동작에서 프리블록으로 이동할 일부 페이지들을 선택한 뒤, 병합동작이 실제로 수행되여 선택된 유효 페이지들이 실제로 프리블록으로 이동될 때까지 추가로 병합동작에서 프리블록으로 이동할 페이지들을 선택하지 않는다. 물론, 병합동작이 실제로 수행되어 선택된 유효 페이지들이 실제로 프리블록으로 이동된 후에는, 다시 희생블록들에 포함된 모든 유효 페이지들 중 병합동작에서 프리블록으로 이동할 일부 페이지들을 선택한 후, 병합동작이 실제로 수행되기를 기다린다.
구체적으로, 컨트롤러(130)는, N개의 페이지 그룹(PAGE_GP[1:N]) 중 1305동작을 통해 설정된 우선순위가 가장 높은 특정 페이지 그룹을 선택한다(1309).
이어서, 컨트롤러(130)는, 1309동작을 통해 선택된 특정 페이지 그룹에 포함된 유효 페이지(VALID PAGE)의 개수가 설정된 개수 이상인 경우, 특정 페이지 그룹에 포함된 유효 페이지들을 병합동작에서 프리블록(FREE)으로 이동할 페이지들로서 선택한다(1310).
이렇게, 1310동작을 통해 N개의 페이지 그룹(PAGE_GP[1:N]) 중 한 개의 특정 페이지 그룹이 선택되면, 컨트롤러(130)는, 병합동작에서 특정 페이지 그룹에 포함된 유효 페이지들을 모두 프리블록(FREE)으로 이동시킨 뒤, 1302동작에 따른 희생블록들의 리스트를 업데이트(update)하고, 업데이트된 희생블록들의 리스트를 기준으로 1303동작에 따른 N개의 페이지 그룹을 업데이트함으로써, 1309동작 및 1310동작을 다시 수행하여 이어지는 병합동작에서 프리블록(FREE)으로 이동할 유효 페이지들을 다시 선택한다(1311).
그리고, 컨트롤러(130)는, 1309동작을 통해 선택된 특정 페이지 그룹에 포함된 유효 페이지(VALID PAGE)의 개수가 설정된 개수보다 작은 경우, 희생블록들에 포함된 모든 유효 페이지들을 1312동작을 통해 1313동작에 따른 방식을 사용하여 병합동작에서 프리블록(FREE)으로 이동할 페이지들로서 선택할 수도 있고, 희생블록들에 포함된 모든 유효 페이지들을 병합동작에서 프리브록으로 이동할 페이지들로서 선택하지 않을 수도 있다.
예컨대, 1309동작 내지 1312동작을 설명하기 위해 도 6a의 'B' 와 도 6b의 'B' 및 도 6c의 'B'를 함께 참조하여 설명하면, 제1 페이지 그룹(PAGE_GP[1])에는 총 11개의 유효 페이지(VALID PAGE : BLOCK<1>[P1, P2, P3, P6], BLOCK<2>[P7, P10], BLOCK<3>[P1, P2, P3, P4, P5])가 포함되고, 제2 페이지 그룹(PAGE_GP[2])에는 총 7개의 유효 페이지(VALID PAGE : BLOCK<1>[P10, P12], BLOCK<2>[P9, P12], BLOCK<3>[P6, P10, P12])가 포함되며, 제3 페이지 그룹(PAGE_GP[3])에는 총 6개의 유효 페이지(VALID PAGE : BLOCK<1>[P13, P14, P15], BLOCK<2>[P13, P15], BLOCK<3>[P15])가 포함된다.
이때, 컨트롤러(130)는, 1309동작을 통해 1305동작에 따라 설정된 우선순위에 따라 가장 높은 우선순위를 갖는 제1 페이지 그룹(PAGE_GP[1])이 특정 페이지 그룹으로 선택한다.
이어서, 컨트롤러(130)는, 1310동작을 통해 1309동작에서 특정 페이지 그룹으로 선택된 제1 페이지 그룹(PAGE_GP[1])에 포함된 유효 페이지의 개수가 설정된 개수 이상인지 여부를 확인하고, 확인결과에 따라 제1 페이지 그룹(PAGE_GP[1])에 포함된 유효 페이지들(VALID PAGE : BLOCK<1>[P1, P2, P3, P6], BLOCK<2>[P7, P10], BLOCK<3>[P1, P2, P3, P4, P5])을 병합동작에서 프리블록으로 이동할 페이지들로서 선택한다.
이때, 설정된 개수를 7개라고 가정하면, 1309동작에서 특정 페이지 그룹으로 선택된 제1 페이지 그룹(PAGE_GP[1])에 포함된 유효 페이지들(VALID PAGE : BLOCK<1>[P1, P2, P3, P6], BLOCK<2>[P7, P10], BLOCK<3>[P1, P2, P3, P4, P5])은, 1310동작을 통해 병합동작에서 프리블록으로 이동할 페이지들로서 선택된다.
이후, 컨트롤러(130)는, 병합동작을 수행하여 제1 페이지 그룹(PAGE_GP[1])에 포함된 유효 페이지들(VALID PAGE : BLOCK<1>[P1, P2, P3, P6], BLOCK<2>[P7, P10], BLOCK<3>[P1, P2, P3, P4, P5])을 프리블록(FREE)인 제4 메모리 블록(BLOCK<4>)으로 이동시킨다.
이렇게, 병합동작이 수행된 이후, 컨트롤러(130)는, 희생블록들(BLOCK<1:3>)에 포함된 전체 유효 페이지들(BLOCK<1>[P1, P2, P3, P6, P10, P12, P13, P14, P15], BLOCK<2>[P7, P9, P10, P12, P13, P15], BLOCK<3>[P1, P2, P3, P4, P5, P6, P10, P12, P15]) 중 제1 페이지 그룹(PAGE_GP[1])에 포함된 유효 페이지들(VALID PAGE : BLOCK<1>[P1, P2, P3, P6], BLOCK<2>[P7, P10], BLOCK<3>[P1, P2, P3, P4, P5])을 제외한 나머지 유효 페이지들을 기준으로 1302동작에 따른 희생블록들(BLOCK<1:3>)의 리스트를 업데이트하고, 업데이트된 희생블록들(BLOCK<1:3>)의 리스트를 기준으로 1303동작에 따른 페이지 그룹들(PAGE_GP[1:3])의 리스트를 업데이트(PAGE_GP[2:3])한다.
즉, 1302에 따른 희생블록들(BLOCK<1:3>)의 리스트 및 1303에 따른 페이지 그룹들(PAGE_GP[2:3])의 리스트는 도 6b에 도시된 것과 같이 업데이트된다. 따라서, 희생블록들(BLOCK<1:3>) 중 제1 메모리 블록(BLOCK<1>)에는 총 5개의 유효 페이지들(BLOCK<1>[P10, P12, P13, P14, P15])가 포함되고, 제2 메모리 블록(BLOCK<2>)에는 총 4개의 유효 페이지들(BLOCK<2>[P9, P12, P13, P15])가 포함되며, 제3 메모리 블록(BLOCK<3>)에는 총 4개의 유효 페이지들(BLOCK<3>[P6, P10, P12, P15])가 포함된다. 그에 따라, 제1 페이지 그룹(PAGE_GP[1])은 무효화(INVALID)되고, 제2 페이지 그룹(PAGE_GP[2])과 제3 페이지 그룹(PAGE_GP[3])만 남는다.
이후, 컨트롤러(130)는, 다시 1309동작을 수행하여 1305동작에 따라 설정된 우선순위에 따라 가장 높은 우선순위를 갖는 제2 페이지 그룹(PAGE_GP[2])이 특정 페이지 그룹으로 선택한다.
이어서, 컨트롤러(130)는, 1310동작을 통해 1309동작에서 특정 페이지 그룹으로 선택된 제2 페이지 그룹(PAGE_GP[2])에 포함된 유효 페이지의 개수가 설정된 개수 이상인지 여부를 확인하고, 확인결과에 따라 제2 페이지 그룹(PAGE_GP[2])에 포함된 유효 페이지들(VALID PAGE : BLOCK<1>[P10, P12], BLOCK<2>[P9, P12], BLOCK<3>[P6, P10, P12])을 병합동작에서 프리블록으로 이동할 페이지들로서 선택한다.
이때, 설정된 개수를 7개라고 가정하면, 1309동작에서 특정 페이지 그룹으로 선택된 제2 페이지 그룹(PAGE_GP[2])에 포함된 유효 페이지들(VALID PAGE : BLOCK<1>[P10, P12], BLOCK<2>[P9, P12], BLOCK<3>[P6, P10, P12])은, 1310동작을 통해 병합동작에서 프리블록으로 이동할 페이지들로서 선택된다.
이후, 컨트롤러(130)는, 병합동작을 수행하여 제2 페이지 그룹(PAGE_GP[2])에 포함된 유효 페이지들(VALID PAGE : BLOCK<1>[P10, P12], BLOCK<2>[P9, P12], BLOCK<3>[P6, P10, P12])을 프리블록(FREE)인 제4 메모리 블록(BLOCK<4>)과 제5 메모리 블록(BLOCK<5>)으로 이동시킨다.
이렇게, 병합동작이 수행된 이후, 컨트롤러(130)는, 희생블록들(BLOCK<1:3>)에 포함된 전체 유효 페이지들(BLOCK<2>[P7, P9, P10, P12, P13, P15], BLOCK<3>[P1, P2, P3, P4, P5, P6, P10, P12, P15]) 중 제2 페이지 그룹(PAGE_GP[2])에 포함된 유효 페이지들(VALID PAGE : BLOCK<1>[P10, P12], BLOCK<2>[P9, P12], BLOCK<3>[P6, P10, P12])을 제외한 나머지 유효 페이지들을 기준으로 1302동작에 따른 희생블록들(BLOCK<1:3>)의 리스트를 업데이트하고, 업데이트된 희생블록들(BLOCK<1:3>)을 기준으로 1303동작에 따른 페이지 그룹들(PAGE_GP[2:3])의 리스트를 업데이트(PAGE_GP[3])한다.
즉, 1302에 따른 희생블록들(BLOCK<1:3>)의 리스트 및 1303에 따른 페이지 그룹들(PAGE_GP[3])의 리스트는 도 6c에 도시된 것과 같이 업데이트된다. 따라서, 희생블록들(BLOCK<1:3>) 중 제1 메모리 블록(BLOCK<1>)에는 총 3개의 유효 페이지들(BLOCK<1>[P13, P14, P15])가 포함되고, 제2 메모리 블록(BLOCK<2>)에는 총 2개의 유효 페이지들(BLOCK<2>[P13, P15])가 포함되며, 제3 메모리 블록(BLOCK<3>)에는 총 1개의 유효 페이지(BLOCK<3>[P15])가 포함된다. 그에 따라, 제2 페이지 그룹(PAGE_GP[2])은 무효화(INVALID)되고, 제3 페이지 그룹(PAGE_GP[3])만 남는다.
이후, 컨트롤러(130)는, 다시 1309동작을 수행하여 1305동작에 따라 설정된 우선순위에 따라 가장 높은 우선순위를 갖는 제3 페이지 그룹(PAGE_GP[3])이 특정 페이지 그룹으로 선택한다.
이어서, 컨트롤러(130)는, 1310동작을 통해 1309동작에서 특정 페이지 그룹으로 선택된 제3 페이지 그룹(PAGE_GP[3])에 포함된 유효 페이지의 개수가 설정된 개수 이상인지 여부를 확인하고, 확인결과에 따라 제3 페이지 그룹(PAGE_GP[3])에 포함된 유효 페이지들(VALID PAGE : BLOCK<1>[P13, P14, P15], BLOCK<2>[P13, P15], BLOCK<3>[P15])을 병합동작에서 프리블록으로 이동할 페이지들로서 선택한다.
이때, 설정된 개수를 7개라고 가정하면, 1309동작에서 특정 페이지 그룹으로 선택된 제3 페이지 그룹(PAGE_GP[3])에 포함된 유효 페이지들(VALID PAGE : BLOCK<1>[P13, P14, P15], BLOCK<2>[P13, P15], BLOCK<3>[P15])은, 1310동작을 통해 병합동작에서 프리블록으로 이동할 페이지로서 선택될 수 없다.
따라서, 컨트롤러(130)는, 1309동작에서 특정 페이지 그룹으로 선택된 제3 페이지 그룹(PAGE_GP[3])에 포함된 유효 페이지들(VALID PAGE : BLOCK<1>[P13, P14, P15], BLOCK<2>[P13, P15], BLOCK<3>[P15])을 1312동작을 통해 1313동작에 따른 방식을 사용하여 순차적인 블록 단위로 병합동작에서 프리블록(FREE)으로 이동할 페이지들로서 선택할 수도 있고, 1309동작에서 특정 페이지 그룹으로 선택된 제3 페이지 그룹(PAGE_GP[3])에 포함된 유효 페이지들(VALID PAGE : BLOCK<1>[P13, P14, P15], BLOCK<2>[P13, P15], BLOCK<3>[P15])을 병합동작에서 프리블록(FREE)으로 이동할 페이지들로서 선택하지 않을 수도 있다.
예컨대, 1312동작을 설명하기 위해 도 6c의 'B'를 함께 참조하면, 1309동작에서 특정 페이지 그룹으로 선택된 제3 페이지 그룹(PAGE_GP[3])에 포함된 유효 페이지들(VALID PAGE : BLOCK<1>[P13, P14, P15], BLOCK<2>[P13, P15], BLOCK<3>[P15])은, 설정된 개수인 7개보다 작다.
따라서, 컨트롤러(130)는, 1313동작 중 1314동작을 통해 제3 페이지 그룹(PAGE_GP[3])에 대응하는 희생블록들(BLOCK<1:3>) 각각에 포함된 유효 페이지의 개수를 기준으로 희생블록들(BLOCK<1:3>) 각각의 우선순위를 설정한 뒤, 설정된 우선순위에 따라 희생블록들(BLOCK<1:3>) 각각을 순차적으로 하나씩 선택한다.
구체적으로, 제3 페이지 그룹(PAGE_GP[3])에 대응하는 희생블록들(BLOCK<1:3>) 중 제1 메모리 블록(BLOCK<1>)은 3개의 유효 페이지들(BLOCK<1>[P13, P14, P15])을 포함하고, 제2 메모리 블록(BLOCK<2>)은 2개의 유효 페이지들BLOCK<2>[P13, P15])을 포함하며, 제3 메모리 블록(BLOCK<3>)은 1개의 유효 페이지(BLOCK<3>[P15])를 포함한다.
따라서, 컨트롤러(130)는, 1313동작 중 1314동작을 통해 제3 페이지 그룹(PAGE_GP[3])에 대응하는 희생블록들(BLOCK<1:3>) 중 제1 메모리 블록(BLOCK<1>)이 가장 높은 우선순위를 갖고, 제3 메모리 블록(BLOCK<3>)이 가장 낮은 우선순위를 가지며, 제2 메모리 블록(BLOCK<2>)이 제1 메모리 블록(BLOCK<1>)보다 낮고 제3 메모리 블록(BLOCK<3>)보다 높은 우선순위를 갖는다.
이렇게, 1313동작 중 1314동작을 통해 제1 메모리 블록(BLOCK<1>)이 선택되면, 컨트롤러(130)는, 1313동작 중 1315동작을 통해 제1 메모리 블록(BLOCK<1>)에 포함된 총 3개의 유효 페이지들(BLOCK<1>[P13, P14, P15])을 병합동작에서 프리블록(FREE)으로 이동할 페이지들로서 선택한다.
또한, 1313동작 중 1314동작을 통해 제1 메모리 블록(BLOCK<1>)에 이어서 제2 메모리 블록(BLOCK<2>)이 선택되면, 컨트롤러(130)는, 1313동작 중 1315동작을 통해 제2 메모리 블록(BLOCK<2>)에 포함된 총 2개의 유효 페이지들(BLOCK<2>[P13, P15])을 병합동작에서 프리블록(FREE)으로 이동할 페이지들로서 선택한다.
또한, 1313동작 중 1314동작을 통해 제2 메모리 블록(BLOCK<2>)에 이어서 제3 메모리 블록(BLOCK<3>)이 선택되면, 컨트롤러(130)는, 1313동작 중 1315동작을 통해 제3 메모리 블록(BLOCK<3>)에 포함된 총 3개의 유효 페이지들(BLOCK<3>[P15])을 병합동작에서 프리블록(FREE)으로 이동할 페이지들로서 선택한다.
정리하면, 1304동작의 두 번째 동작(1304b)에서 컨트롤러(130)는, 병합동작을 수행하기 이전에, 1309동작 및 1310동작을 통해 페이지 그룹들(PAGE_GP[1:3]) 중 가장 많은 유효 페이지를 포함하며, 포함된 유효 페이지의 개수가 설정된 개수 이상인 제1 페이지 그룹(PAGE_GP[1])을 특정 페이지 그룹으로 선택한 뒤, 병합동작을 수행하여 제1 페이지 그룹(PAGE_GP[1])에 포함된 총 11개의 유효 페이지들(VALID PAGE : BLOCK<1>[P1, P2, P3, P6], BLOCK<2>[P7, P10], BLOCK<3>[P1, P2, P3, P4, P5])을 프리블록(FREE)으로 이동시킨다. 이렇게, 병합동작이 수행된 후, 컨트롤러(130)는, 1311동작을 통해 희생블록들(BLOCK<1:3>)에 포함된 전체 유효 페이지들(BLOCK<1>[P1, P2, P3, P6, P10, P12, P13, P14, P15], BLOCK<2>[P7, P9, P10, P12, P13, P15], BLOCK<3>[P1, P2, P3, P4, P5, P6, P10, P12, P15]) 중 제1 페이지 그룹(PAGE_GP[1])에 포함된 유효 페이지들(VALID PAGE : BLOCK<1>[P1, P2, P3, P6], BLOCK<2>[P7, P10], BLOCK<3>[P1, P2, P3, P4, P5])을 제외한 나머지 유효 페이지들을 기준으로 1302동작에 따른 희생블록들(BLOCK<1:3>)의 리스트를 업데이트하고, 업데이트된 희생블록들(BLOCK<1:3>)의 리스트를 기준으로 1303동작에 따른 페이지 그룹들(PAGE_GP[1:3])의 리스트를 업데이트(PAGE_GP[2:3])한다.
이렇게, 업데이트 동작이 수행된 후, 컨트롤러(130)는, 다시 1309동작 및 1310동작을 통해 페이지 그룹들(PAGE_GP[2:3]) 중 가장 많은 유효 페이지를 포함하며, 포함된 유효 페이지의 개수가 설정된 개수 이상인 제2 페이지 그룹(PAGE_GP[2])을 특정 페이지 그룹으로 선택한 뒤, 병합동작을 수행하여 제2 페이지 그룹(PAGE_GP[2])에 포함된 총 7개의 유효 페이지들(VALID PAGE : BLOCK<1>[P10, P12], BLOCK<2>[P9, P12], BLOCK<3>[P6, P10, P12])을 프리블록(FREE)으로 이동시킨다. 이렇게, 병합동작이 수행된 후, 컨트롤러(130)는, 희생블록들(BLOCK<1:3>)에 포함된 전체 유효 페이지들(BLOCK<2>[P7, P9, P10, P12, P13, P15], BLOCK<3>[P1, P2, P3, P4, P5, P6, P10, P12, P15]) 중 제2 페이지 그룹(PAGE_GP[2])에 포함된 유효 페이지들(VALID PAGE : BLOCK<1>[P10, P12], BLOCK<2>[P9, P12], BLOCK<3>[P6, P10, P12])을 제외한 나머지 유효 페이지들을 기준으로 1302동작에 따른 희생블록들(BLOCK<1:3>)의 리스트를 업데이트하고, 업데이트된 희생블록들(BLOCK<1:3>)의 리스트를 기준으로 1303동작에 따른 페이지 그룹들(PAGE_GP[2:3])의 리스트를 업데이트(PAGE_GP[3])한다.
이렇게, 업데이트 동작이 수행된 후, 컨트롤러(130)는, 다시 1309동작을 통해 페이지 그룹들(PAGE_GP[3]) 중 가장 많은 유효 페이지를 포함하는 제3 페이지 그룹(PAGE_GP[3])을 특정 페이지 그룹으로 선택하지만, 1310동작을 통해서 제3 페이지 그룹(PAGE_GP[3])에 포함된 유효 페이지의 개수가 설정된 개수보다 작은 것으로 확인되므로, 제3 페이지 그룹(PAGE_GP[3])에 포함된 유효 페이지 전체를 병합동작에서 프리블록으로 이동할 페이지로서 선택하지 않는다.
대신, 컨트롤러(130)는, 1309동작에서 특정 페이지 그룹으로 선택된 제3 페이지 그룹(PAGE_GP[3])에 포함된 유효 페이지들(VALID PAGE : BLOCK<1>[P13, P14, P15], BLOCK<2>[P13, P15], BLOCK<3>[P15])을 1312동작을 통해 1313동작에 따른 방식을 사용하여 순차적인 블록 단위로 병합동작에서 프리블록(FREE)으로 이동할 페이지들로서 선택할 수도 있고, 1309동작에서 특정 페이지 그룹으로 선택된 제3 페이지 그룹(PAGE_GP[3])에 포함된 유효 페이지들(VALID PAGE : BLOCK<1>[P13, P14, P15], BLOCK<2>[P13, P15], BLOCK<3>[P15])을 병합동작에서 프리블록(FREE)으로 이동할 페이지들로서 선택하지 않을 수도 있다.
그리고, 1312동작을 수행하는 경우, 컨트롤러(130)는, 1309동작에서 특정 페이지 그룹으로 선택된 제3 페이지 그룹(PAGE_GP[3])에 포함된 유효 페이지들(VALID PAGE : BLOCK<1>[P13, P14, P15], BLOCK<2>[P13, P15], BLOCK<3>[P15])을 1313동작에 따른 방식을 사용하여 순차적인 블록 단위로 병합동작에서 프리블록(FREE)으로 이동할 페이지들로서 선택한 뒤, 선택될 때마다 병합동작을 수행하여 블록 단위로 프리블록(FREE)으로 이동시킨다.
도 7은 도 5a 내지 도 6c을 통해 설명된 메모리 시스템의 동작 중 병합동작에서 희생블록들에 포함된 전체 유효 페이지들 중 프리블록으로 이동할 페이지들을 선택하는 동작의 일예를 설명하기 위해 도시한 순서도이다.
먼저, 도 7에 도시된 순서도는, 전술한 도 5a 내지 도 6c을 통해 설명된 메모리 시스템의 동작 중 N개의 페이지 그룹(PAGE_GP[1:N]) 각각에 포함된 유효 페이지의 개수에 따라 병합동작에서 희생블록들에 포함된 전체 유효 페이지들 중 프리블록으로 이동할 유효 페이지들을 선택하는 1304동작의 두 번째 동작(1304b)에 대응하는 것을 알 수 있다.
구체적으로, 도 7을 참조하면, 병합동작을 수행하기 이전에 1302동작을 통해 희생블록들(victim blocks)을 선택하는 동작이 수행된다(S10).
이어서, 1303동작 및 1305동작을 통해 희생블록들에 포함된 전체 유효 페이지들을 각각에 포함된 태그(TAG[1:N]) 종류에 따라 희생블록들에 포함된 전체 유효 페이지들을 N개의 페이지 그룹(PAGE_GP[1:N])으로 구분하여 관리하며, N개의 페이지 그룹(PAGE_GP[1:N]) 각각에 포함된 유효 페이지의 개수를 기준으로 우선순위를 정하는 동작이 수행된다(S20).
이어서, 1309동작에 따라 N개의 페이지 그룹(PAGE_GP[1:N]) 중 가장 우선순위가 높은 페이지 그룹, 즉, N개의 페이지 그룹(PAGE_GP[1:N]) 중 가장 많은 유효 페이지를 포함하는 페이지 그룹을 특정 페이지 그룹으로서 선택하는 동작이 수행된다(S30).
이어서, 1310동작에 따라, 1309동작에서 선택된 특정 페이지 그룹에 포함된 유효 페이지의 개수가 설정된 개수 이상인지 여부를 확인하는 동작이 수행된다(S40).
1310동작의 결과, 1309동작에서 선택된 특정 페이지 그룹에 포함된 유효 페이지의 개수가 설정된 개수 이상인 경우(YES), 1311동작을 통해 특정 페이지 그룹에 포함된 유효 페이지들을 프리블록으로 이동시킨 후, 1302동작에 따른 희생블록들의 리스트를 업데이트하고 1303동작에 따른 페이지 그룹들(PAGE_GP[1:N])의 리스트를 업데이트하기 위해 S10동작부터 다시 수행한다.
1310동작의 결과, 1309동작에서 선택된 특정 페이지 그룹에 포함된 유효 페이지의 개수가 설정된 개수보다 작은 경우(NO), 1312동작에 따라 일반적인 병합동작, 즉, 희생블록들에 포함된 유효 페이지들을 블록 단위로 선택하여 프리블록으로 이동하는 동작을 수행한다(S60).
참고로, 전술한 실시예에서 '병합동작'은, 가비지 컬렉션(garbage collection) 동작을 의미한다. 하지만, '병합동작'이 가비지 컬렉션 동작에만 한정되는 것은 아니며, 적어도 두 개 이상의 블록을 병합하는 동작, 예컨대, 리드 리클래임(read reclaim) 동작이나 웨어 레벨링(wear leveling) 동작 등도 얼마든지 '병합동작'에 포함될 수 있다.
그러면 이하에서는, 도 8 내지 도 16을 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 7에서 설명한 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110)이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 8은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 8을 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 비휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 예컨대, 메모리 컨트롤러(6120)는, 메모리 장치(6130)의 리드, 라이트, 이레이즈, 및 백그라운드(background) 동작 등을 제어하도록 구현된다. 그리고, 메모리 컨트롤러(6120)는, 메모리 장치(6130) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구현되며, 메모리 장치(6130)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구현된다. 즉, 메모리 컨트롤러(6120)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치, 예컨대 도 1에서 설명한 호스트(102)와 통신할 수 있다. 예컨대, 메모리 컨트롤러(6120)는, 도 1에서 설명한 바와 같이, USB(Universal Serial Bus), MMC(multimedia card), eMMC(embeded MMC), PCI(peripheral component interconnection), PCIe(PCI express), ATA(Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI(small computer small interface), ESDI(enhanced small disk interface), IDE(Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성될 수 있으며, 그에 따라 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
그리고, 메모리 장치(6130)는, 비휘발성 메모리로 구현, 예컨대 EPROM(Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM(Phase-change RAM), ReRAM(Resistive RAM), FRAM(Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 비휘발성 메모리들로 구현될 수 있다.
아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있으며, 일 예로 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 구성할 수 있으며, PC 카드(PCMCIA), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 9를 참조하면, 데이터 처리 시스템(6200)은, 적어도 하나의 비휘발성 메모리로 구현된 메모리 장치(6230), 및 메모리 장치(6230)를 제어하는 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 9에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트(6210)의 요청에 응답하여 메모리 장치(6230)에 대한 리드, 라이트, 이레이즈 동작 등을 제어하며, 메모리 컨트롤러(6220)는 적어도 하나의 CPU(6221), 버퍼 메모리, 예컨대 RAM(6222), ECC 회로(6223), 호스트 인터페이스(6224), 및 메모리 인터페이스, 예컨대 NVM 인터페이스(6225)를 포함한다.
여기서, CPU(6221)는, 메모리 장치(6230)에 대한 전반적인 동작, 예컨대 읽기, 쓰기, 파일 시스템 관리, 배드 페이지 관리 등)을 제어할 수 있다. 그리고, RAM(6222)는, CPU(6221)의 제어에 따라 동작하며, 워크 메모리(work memory), 버퍼 메모리(buffer memory), 캐시 메모리(cache memory) 등으로 사용될 수 있다. 여기서, RAM(6222)이 워크 메모리로 사용되는 경우에, CPU(6221)에서 처리된 데이터가 임시 저장되며, RAM(6222)이 버퍼 메모리로 사용되는 경우에는, 호스트(6210)에서 메모리 장치(6230)로 또는 메모리 장치(6230)에서 호스트(6210)로 전송되는 데이터의 버퍼링을 위해 사용되며, RAM(6222)이 캐시 메모리로 사용되는 경우에는 저속의 메모리 장치(6230)가 고속으로 동작하도록 사용될 수 있다.
아울러, ECC 회로(6223)는, 도 1에서 설명한 컨트롤러(130)의 ECC 유닛(138)에 대응하며, 도 1에서 설명한 바와 같이, 메모리 장치(6230)로부터 수신된 데이터의 페일 비트(fail bit) 또는 에러 비트(error bit)를 정정하기 위한 에러 정정 코드(ECC: Error Correction Code)를 생성한다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로 제공되는 데이터의 에러 정정 인코딩을 수행하여, 패리티(parity) 비트가 부가된 데이터를 형성한다. 여기서, 패리티 비트는, 메모리 장치(6230)에 저장될 수 있다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로부터 출력된 데이터에 대하여 에러 정정 디코딩을 수행할 수 있으며, 이때 ECC 회로(6223)는 패리티(parity)를 사용하여 에러를 정정할 수 있다. 예컨대, ECC 회로(6223)는, 도 1에서 설명한 바와 같이, LDPC code, BCH code, turbo code, 리드-솔로몬 코드, convolution code, RSC, TCM, BCM 등의 다양한 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정할 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치, 예컨대 호스트(6210) 또는 호스트(6210) 이외의 다른 외부 장치와 연결된 후, 데이터 등을 송수신할 수 있으며, 특히 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 10은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 10을 참조하면, SSD(6300)는, 복수의 비휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1, CH2, CH3, …, CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는, 적어도 하나의 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 비휘발성 메모리 인터페이스(6326)를 포함한다.
여기서, 버퍼 메모리(6325)는, 호스트(6310)로부터 수신된 데이터 또는 메모리 장치(6340)에 포함된 복수의 플래시 메모리들(NVMs)로부터 수신된 데이터를 임시 저장하거나, 복수의 플래시 메모리들(NVMs)의 메타 데이터, 예컨대 매핑 테이블을 포함하는 맵 데이터를 임시 저장한다. 또한, 버퍼 메모리(6325)는, DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 비휘발성 메모리들로 구현될 수 있으며, 도 10에서는 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
그리고, ECC 회로(6322)는, 프로그램 동작에서 메모리 장치(6340)로 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 리드 동작에서 메모리 장치(6340)로부터 리드된 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정 동작을 수행하며, 페일된 데이터의 복구 동작에서 메모리 장치(6340)로부터 복구된 데이터의 에러 정정 동작을 수행한다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 비휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다. 여기서, RAID 컨트롤러는, 호스트(6310)로부터 라이트 커맨드를 수신하여, 프로그램 동작을 수행할 경우, 라이트 커맨드에 해당하는 데이터를, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 라이트 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로 출력할 수 있다. 또한, RAID 컨트롤러는, 호스트(6310)로부터 리드 커맨드를 수신하여 리드 동작을 수행할 경우, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 리드 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로부터 데이터를 호스트(6310)로 제공할 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 11은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 11을 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6430)는, 복수의 채널들을 통해, 메모리 장치(2100)와 연결된다. 그리고, 컨트롤러(6430)는, 적어도 하나의 코어(6432), 호스트 인터페이스(6431), 및 메모리 인터페이스, 예컨대 낸드 인터페이스(6433)를 포함한다.
여기서, 코어(6432)는, eMMC(6400)의 전반적인 동작을 제어하며, 호스트 인터페이스(6431)는, 컨트롤러(6430)와 호스트(6410) 간의 인터페이스 기능을 제공하며, 낸드 인터페이스(6433)는, 메모리 장치(6440)와 컨트롤러(6430) 간의 인터페이스 기능을 제공한다. 예컨대, 호스트 인터페이스(6431)는, 도 1에서 설명한 바와 같이, 병렬 인터페이스, 일 예로 MMC 인터페이스가 될 수 있으며, 아울러 직렬 인터페이스, 일 예로 UHS((Ultra High Speed)-Ⅰ/UHS-Ⅱ, UFS 인터페이스가 될 수 있다.
도 12 내지 도 15는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 12 내지 도 15는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 12 내지 도 15를 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 9 내지 도 11에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 8에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
그리고, 도 12에 도시한 UFS 시스템(6500)에서, 호스트(6510), UFS 장치(6520), 및 UFS 카드(6530)에는, UniPro이 각각 존재하며, 호스트(6510)는, UFS 장치(6520) 및 UFS 카드(6530)와 각각 통신을 수행하기 위해, 스위칭(swtiching) 동작을 수행하며, 특히 호스트(6510)는, UniPro에서의 링크 레이어(Link Layer) 스위칭, 예컨대 L3 스위칭을 통해, UFS 장치(6520)와 통신을 수행하거나 또는 UFS 카드(6530)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 호스트(6510)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6510)에 각각 하나의 UFS 장치(6520) 및 UFS 카드(6530)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 호스트(6410)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6520)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
또한, 도 13에 도시한 UFS 시스템(6600)에서, 호스트(6610), UFS 장치(6620), 및 UFS 카드(6630)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6640), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6640)을 통해, 호스트(6610)는, UFS 장치(6620)와 통신을 수행하거나 또는 UFS 카드(6630)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 스위칭 모듈(6640)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6640)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 스위칭 모듈(6640)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6620)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
아울러, 도 14에 도시한 UFS 시스템(6700)에서, 호스트(6710), UFS 장치(6720), 및 UFS 카드(6730)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6740), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6740)을 통해, 호스트(6710)는, UFS 장치(6720)와 통신을 수행하거나 또는 UFS 카드(6730)와 통신을 수행한다. 이때, UFS 장치(6720)와 UFS 카드(6730) 간은, 스위칭 모듈(6740)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있으며, 스위칭 모듈(6740)은, UFS 장치(6720)의 내부 또는 외부에서 UFS 장치(6720)와 하나의 모듈로 구현될 수 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6740)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 스위칭 모듈(6740)과 UFS 장치(6720)가 각각 구현된 복수의 모듈들이, 호스트(6710)에 병렬 형태 또는 스타 형태로 연결되거나, 각각의 모듈들 간이 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이 스위칭 모듈(6740)에 병렬 형태 또는 스타 형태로 연결될 수도 있다.
그리고, 도 15에 도시한 UFS 시스템(6800)에서, 호스트(6810), UFS 장치(6820), 및 UFS 카드(6830)에는, M-PHY 및 UniPro이 각각 존재하며, UFS 장치(6820)는, 호스트(6810) 및 UFS 카드(6830)와 각각 통신을 수행하기 위해, 스위칭 동작을 수행하며, 특히 UFS 장치(6820)는, 호스트(6810)와의 통신을 위한 M-PHY 및 UniPro 모듈과, UFS 카드(6830)와의 통신을 위한 M-PHY 및 UniPro 모듈 간, 스위칭, 예컨대 타겟(Target) ID(identifier) 스위칭을 통해, 호스트(6810)와 통신을 수행하거나 또는 UFS 카드(6830)와 통신을 수행한다. 이때, 호스트(6810)와 UFS 카드(6530) 간은, UFS 장치(6820)의 M-PHY 및 UniPro 모듈 간 타겟 ID 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6810)에 하나의 UFS 장치(6820)가 연결되고, 또한 하나의 UFS 장치(6820)에 하나의 UFS 카드(6830)가 연결되는 것을 일 예로 하여 설명하였지만, 호스트(6810)에 복수의 UFS 장치들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 하나의 UFS 장치(6820)에 복수의 UFS 카드들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
도 16은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 16은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 16을 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
보다 구체적으로 설명하면, 애플리케이션 프로세서(6930)는, 사용자 시스템(6900)에 포함된 구성 요소들, 운영 시스템(OS: Operating System)을 구동시키며, 일 예로 사용자 시스템(6900)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 여기서, 메모리 모듈(6920)은, DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 비휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6950)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 메모리 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 10 내지 도 15에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
그리고, 사용자 인터페이스(6910)는, 애플리케이션 프로세서(6930)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예컨대, 사용자 인터페이스(6910)는, 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있으며, 아울러 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diode) 표시 장치, AMOLED(Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
또한, 본 발명의 실시 예에 따라 도 1에서 설명한 메모리 시스템(110)이, 사용자 시스템(6900)의 모바일 전자 기기에 적용될 경우, 어플리케이션 프로세서(6930)는, 모바일 전자 기기의 전반적인 동작을 제어하며, 네트워크 모듈(6940)은, 통신 모듈로서, 전술한 바와 같이 외부 장치와의 유선/무선 통신을 제어한다. 아울러, 사용자 인터페이스(6910)는, 모바일 전자 기기의 디스플레이/터치 모듈로 어플리케이션 프로세서(6930)에서 처리된 데이터를 디스플레이하거나, 터치 패널로부터 데이터를 입력 받도록 지원한다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 다수의 페이지들을 각각 포함하는 다수의 메모리 블록들을 포함하는 비휘발성 메모리 장치; 및
    호스트로부터의 라이트 요청에 따라 다수의 데이터들을 상기 페이지들에 라이트할 때, 상기 데이터들 각각의 사용패턴에 따라 N종류로 구분되는 태그(tag)를 상기 페이지들에 함께 라이트하는 컨트롤러를 포함하며,
    상기 컨트롤러는,
    상기 메모리 블록들 각각에 포함된 유효 페이지의 개수를 기준으로 병합동작의 대상이 되는 희생블록들의 리스트를 관리하고,
    상기 희생블록들에 포함된 전체 유효 페이지들 각각의 태그 종류에 따라 상기 전체 유효 페이지들을 N개의 페이지 그룹으로 구분하여 관리하며,
    N개의 페이지 그룹 각각에 포함된 유효 페이지의 개수에 따라 병합동작에서 상기 전체 유효 페이지들 중 프리(free)블록으로 이동할 유효 페이지들을 선택하는 N은 2이상의 자연수인 메모리 시스템.
  2. 제1항에 있어서,
    상기 컨트롤러는,
    N개의 페이지 그룹 각각에 포함된 유효 페이지의 개수가 상대적으로 클수록 높은 우선순위로 설정하고, 상대적으로 작을수록 낮은 우선순위로 설정하는 메모리 시스템.
  3. 제2항에 있어서,
    상기 컨트롤러는,
    N개의 페이지 그룹 중 각각에 포함된 유효 페이지의 개수가 설정된 개수 이상인 M개의 유효 페이지 그룹 각각을 우선순위에 따라 순차적으로 선택한 뒤,
    병합동작에서 선택된 페이지 그룹의 유효 페이지들을 프리블록으로 이동시키며, M은 N보다 작거나 같은 메모리 시스템.
  4. 제3항에 있어서,
    상기 컨트롤러는,
    N보다 M이 작은 경우, 병합동작을 수행하기 전에 N-M개의 페이지 그룹에 대응하는 상기 희생블록들 각각에 포함된 유효 페이지의 개수를 기준으로 상기 희생블록들 각각의 우선순위를 설정하며, 설정된 우선순위에 따라 N-M개의 페이지 그룹에 대응하는 상기 희생블록들 각각을 순차적으로 선택한 뒤,
    병합동작에서 선택된 페이지 그룹의 유효 페이지들을 프리블록으로 이동시킨 후, 이어서 선택된 블록의 유효 페이지들을 프리블록으로 이동시키는 메모리 시스템.
  5. 제2항에 있어서,
    상기 컨트롤러는,
    N개의 페이지 그룹 중 가장 높은 우선순위를 갖는 특정 페이지 그룹에 포함된 유효 페이지의 개수가 상기 설정된 개수 이상인 경우,
    병합동작에서 상기 특정 페이지 그룹에 포함된 유효 페이지들을 프리블록으로 이동시킨 뒤,
    상기 희생블록들의 리스트를 업데이트(update)하고, 업데이트된 상기 희생블록의 리스트를 기준으로 N개의 페이지 그룹을 업데이트함으로써, 이어지는 병합동작에서 프리블록으로 이동할 유효 페이지들을 다시 선택하는 메모리 시스템.
  6. 제5항에 있어서,
    상기 컨트롤러는,
    상기 특정 페이지 그룹에 포함된 유효 페이지의 개수가 상기 설정된 개수보다 작은 경우,
    상기 희생블록들 각각에 포함된 유효 페이지의 개수를 기준으로 상기 희생블록들 각각의 우선순위를 설정하며, 설정된 우선순위에 따라 상기 희생블록들 각각을 순차적으로 선택한 뒤,
    병합동작에서 선택된 블록의 유효 페이지들을 프리블록으로 이동시키는 메모리 시스템.
  7. 제1항에 있어서,
    상기 컨트롤러는,
    상기 호스트로부터 인가되는 상기 데이터들 각각의 사용패턴을 분석한 결과에 따라 상기 데이터들 각각에 대응하는 N종류의 태그를 생성한 뒤, 상기 데이터들과 상기 데이터들 각각에 대응하는 N종류의 태그를 상기 페이지들에 함께 저장하는 메모리 시스템.
  8. 제1항에 있어서,
    상기 컨트롤러는,
    상기 호스트로부터 상기 데이터들과 상기 데이터들 각각에 대응하는 N종류의 태그를 입력받아 상기 페이지들에 함께 저장하는 메모리 시스템.
  9. 제1항에 있어서,
    상기 데이터들은,
    사용패턴에 따라 핫(hot) 데이터들과, 웜(warm) 데이터들, 및 콜드(cold) 데이터들로 구분되는 메모리 시스템.
  10. 제1항에 있어서,
    상기 데이터들은,
    상기 호스트에서 수행되는 K개의 워크-로드(work-load)에 대응하여 L개의 종류로 구분되며, K는 1이상의 자연수이고, L은 K보다 크거나 같은 자연수인 메모리 시스템.
  11. 다수의 페이지들을 각각 포함하는 다수의 메모리 블록들을 포함하는 비휘발성 메모리 장치를 포함하는 메모리 시스템의 동작방법에 있어서,
    호스트로부터의 라이트 요청에 따라 다수의 데이터들을 상기 페이지들에 라이트할 때, 상기 데이터들 각각의 사용패턴에 따라 N종류로 구분되는 태그(tag)를 상기 페이지들에 함께 라이트하는 단계;
    상기 메모리 블록들 각각에 포함된 유효 페이지의 개수를 기준으로 병합동작의 대상이 되는 희생블록들의 리스트를 관리하는 제1 관리단계;
    상기 희생블록들에 포함된 전체 유효 페이지들 각각의 태그 종류에 따라 상기 전체 유효 페이지들을 N개의 페이지 그룹으로 구분하여 관리하는 제2 관리단계;
    N개의 페이지 그룹 각각에 포함된 유효 페이지의 개수에 따라 병합동작에서 상기 전체 유효 페이지들 중 프리(free)블록으로 이동할 유효 페이지들을 선택하는 선택단계; 및
    선택단계에서 선택된 유효 페이지들을 병합동작에서 프리블록으로 이동시키는 병합단계
    를 포함하며, N은 2이상의 자연수인 메모리 시스템의 동작방법.
  12. 제11항에 있어서,
    상기 제2 관리단계에서 관리되는 N개의 페이지 그룹 각각에 포함된 유효 페이지의 개수가 상대적으로 클수록 높은 우선순위로 설정하고, 상대적으로 작을수록 낮은 우선순위로 설정하는 제1 설정단계를 더 포함하는 메모리 시스템의 동작방법.
  13. 제12항에 있어서,
    상기 선택단계는,
    N개의 페이지 그룹 각각에 포함된 유효 페이지의 개수가 설정된 개수 이상인 M개의 페이지 그룹 각각을 상기 제1 설정단계를 통해 설정된 우선순위에 따라 순차적으로 선택한 뒤, 선택된 페이지 그룹의 유효 페이지들을 병합동작에서 프리블록으로 이동할 페이지들로서 선택하는 제1 선택단계를 포함하며,
    상기 병합단계는, 상기 제1 선택단계를 통해 페이지 그룹 단위로 선택되는 유효 페이지들을 병합동작에서 프리블록으로 이동시키고, M은 N보다 작거나 같은 자연수인 메모리 시스템의 동작방법.
  14. 제13항에 있어서,
    N보다 M이 작은 경우,
    상기 선택단계는, 상기 제1 선택단계 이후 상기 병합단계를 수행하기 전에 N-M개의 페이지 그룹에 대응하는 상기 희생블록들 각각에 포함된 유효 페이지의 개수를 기준으로 상기 희생블록들 각각의 우선순위를 설정하는 제2 설정단계, 및 상기 제2 설정단계에서 설정된 우선순위에 따라 N-M개의 페이지 그룹에 대응하는 상기 희생블록들을 순차적으로 선택한 뒤 선택된 블록의 유효 페이지들을 병합동작에서 프리블록으로 이동할 페이지들로서 선택하는 제2 선택단계를 더 포함하며,
    상기 병합단계는, 상기 제1 선택단계를 통해 페이지 그룹 단위로 선택되는 유효 페이지들을 병합동작에서 프리블록으로 이동시킨 뒤, 이어서 상기 제2 선택단계를 통해 블록 단위로 선택되는 유효 페이지들을 병합동작에서 프리블록으로 이동시키는 메모리 시스템의 동작방법.
  15. 제12항에 있어서,
    상기 선택단계는, N개의 페이지 그룹 중 상기 제1 설정단계를 통해 설정된 우선순위에 따라 가장 높은 우선순위를 갖는 특정 페이지 그룹을 선택한 뒤, 상기 특정 페이지 그룹에 포함된 유효 페이지의 개수가 상기 설정된 개수 이상인 경우, 상기 특정 페이지 그룹의 유효 페이지들을 병합동작에서 프리블록으로 이동할 페이지들로서 선택하는 제3 선택단계를 더 포함하며,
    상기 병합단계를 통해 상기 제3 선택단계에서 선택된 유효 페이지들을 프리블록으로 모두 이동시킨 후, 상기 제1 관리단계에서 관리되는 상기 희생블록들의 리스트를 업데이트(update)하고, 업데이트된 상기 희생블록의 리스트를 기준으로 상기 제2 관리단계에서 관리되는 N개의 페이지 그룹을 업데이트한 뒤, 상기 제3 선택단계를 다시 수행하는 메모리 시스템의 동작방법.
  16. 제15항에 있어서,
    상기 선택단계는,
    상기 특정 페이지 그룹에 포함된 유효 페이지의 개수가 상기 설정된 개수보다 작은 경우, 상기 희생블록들 각각에 포함된 유효 페이지의 개수를 기준으로 상기 희생블록들 각각의 우선순위를 설정하는 제3 설정단계; 및
    상기 희생블록들을 상기 제3 설정단계에서 설정된 우선순위에 따라 순차적으로 선택한 뒤, 선택된 블록의 유효 페이지들을 병합동작에서 프리블록으로 이동할 페이지들로서 선택하는 제4 선택단계를 더 포함하는 메모리 시스템의 동작방법.
  17. 제11항에 있어서,
    상기 라이트하는 단계는,
    상기 호스트로부터 인가되는 상기 데이터들 각각의 사용패턴을 분석한 결과에 따라 상기 데이터들 각각에 대응하는 N종류의 태그를 생성하는 단계; 및,
    상기 데이터들과 상기 데이터들 각각에 대응하는 N종류의 태그를 상기 페이지들에 함께 저장하는 단계를 포함하는 메모리 시스템의 동작방법.
  18. 제11항에 있어서,
    상기 라이트하는 단계는,
    상기 호스트로부터 상기 데이터들과 상기 데이터들 각각에 대응하는 N종류의 태그가 입력되는 단계; 및
    상기 데이터들과 상기 데이터들 각각에 대응하는 N종류의 태그를 상기 페이지들에 함께 저장하는 단계를 포함하는 메모리 시스템의 동작방법.
  19. 제11항에 있어서,
    상기 데이터들은,
    사용패턴에 따라 핫(hot) 데이터들과, 웜(warm) 데이터들, 및 콜드(cold) 데이터들로 구분되는 메모리 시스템의 동작방법.
  20. 제11항에 있어서,
    상기 데이터들은,
    상기 호스트에서 수행되는 K개의 워크-로드(work-load)에 대응하여 L개의 종류로 구분되며, K는 1이상의 자연수이고, L은 K보다 크거나 같은 자연수인 메모리 시스템의 동작방법.
KR1020180001265A 2018-01-04 2018-01-04 메모리 시스템 및 메모리 시스템의 동작방법 Withdrawn KR20190083517A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180001265A KR20190083517A (ko) 2018-01-04 2018-01-04 메모리 시스템 및 메모리 시스템의 동작방법
US16/101,001 US10725905B2 (en) 2018-01-04 2018-08-10 Memory system and operating method thereof
CN201811027627.0A CN110007851B (zh) 2018-01-04 2018-09-04 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180001265A KR20190083517A (ko) 2018-01-04 2018-01-04 메모리 시스템 및 메모리 시스템의 동작방법

Publications (1)

Publication Number Publication Date
KR20190083517A true KR20190083517A (ko) 2019-07-12

Family

ID=67059588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180001265A Withdrawn KR20190083517A (ko) 2018-01-04 2018-01-04 메모리 시스템 및 메모리 시스템의 동작방법

Country Status (3)

Country Link
US (1) US10725905B2 (ko)
KR (1) KR20190083517A (ko)
CN (1) CN110007851B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI786288B (zh) * 2019-04-09 2022-12-11 韓商愛思開海力士有限公司 儲存裝置、儲存裝置的控制方法及記錄媒體
KR102693834B1 (ko) * 2019-09-02 2024-08-12 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11494111B2 (en) * 2020-12-17 2022-11-08 Micron Technology, Inc. Data operation based on valid memory unit count

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247165A (ja) * 1997-03-05 1998-09-14 Zexel Corp 書込補償回数有限メモリへのデータ書込方法及びその装置
US8656083B2 (en) * 2007-12-21 2014-02-18 Spansion Llc Frequency distributed flash memory allocation based on free page tables
US8463983B2 (en) * 2009-09-15 2013-06-11 International Business Machines Corporation Container marker scheme for reducing write amplification in solid state devices
US8285918B2 (en) * 2009-12-11 2012-10-09 Nimble Storage, Inc. Flash memory cache for data storage device
US9116793B2 (en) * 2012-06-12 2015-08-25 International Business Machines Corporation Maintaining versions of data in solid state memory
CN102841850B (zh) * 2012-06-19 2016-04-20 记忆科技(深圳)有限公司 减小固态硬盘写放大的方法及系统
KR20140078893A (ko) 2012-12-18 2014-06-26 에스케이하이닉스 주식회사 데이터 저장 장치의 동작 방법
US10334334B2 (en) * 2016-07-22 2019-06-25 Intel Corporation Storage sled and techniques for a data center

Also Published As

Publication number Publication date
US20190205246A1 (en) 2019-07-04
US10725905B2 (en) 2020-07-28
CN110007851A (zh) 2019-07-12
CN110007851B (zh) 2022-05-17

Similar Documents

Publication Publication Date Title
KR102559528B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180026876A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180030319A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180031853A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180047329A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190074677A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180079584A (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR20190009573A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20180039785A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180085107A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180135188A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180031851A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180076715A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190008643A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180090422A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180094724A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180118926A (ko) 복수의 프로세서를 포함하는 컨트롤러 및 컨트롤러의 동작방법
KR20190040607A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180094391A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190005307A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180088180A (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR20180076425A (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR20190073824A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190086921A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190031692A (ko) 데이터 처리 시스템 및 데이터 처리 시스템의 동작방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180104

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination