KR20190048862A

KR20190048862A - 이차전지용 전극의 제조 방법

Info

Publication number: KR20190048862A
Application number: KR1020170144121A
Authority: KR
Inventors: 손진영; 신무용; 최상훈; 양정민; 이택수; 이도현; 전찬수; 김철우
Original assignee: 주식회사 엘지화학
Priority date: 2017-10-31
Filing date: 2017-10-31
Publication date: 2019-05-09
Anticipated expiration: 2037-10-31
Also published as: CN110249455B; WO2019088534A3; US20200044230A1; CN110249455A; EP3584857A2; EP3584857B1; KR102292321B1; EP3584857A4; WO2019088534A2

Abstract

본 발명은 금속 시트를 좌우로 분할하는 가상의 중심 축을 기준으로, 일측으로 편향된 위치에서 상기 중심 축과 평행한 제1코팅 라인 및 상기 가상의 중심 축을 기준으로, 상기 제1코팅 라인과 대응되도록 타측으로 편향된 위치에서 상기 중심 축과 평행한 제2코팅 라인을 설정하는 단계; 및 슬롯 다이가 상기 제1코팅 라인과 상기 제2코팅 라인에 교번하여 위치하도록 움직이면서 전극 슬러리를 상기 금속 시트 상에 코팅시키는 단계;를 포함하는 이차전지용 전극의 제조 방법을 제공한다.

Description

이차전지용 전극의 제조 방법{MANUFACTURING METHOD OF ELECTRODE FOR SECONDARY BATTERY}

본 발명은 이차전지용 전극의 제조 방법에 관한 것이다.

모바일 기기에 대한 기술 개발과 수요가 증가함에 따라 에너지원으로서의 이차전지의 수요가 급격히 증가하고 있고, 이러한 이차전지는 발전 요소인 전극조립체를 필수적으로 포함하고 있다.

전극조립체는 양극, 분리막 및 음극이 소정의 형태로 조립된 것이며, 양극과 음극은 전기 전도성의 금속 호일로 이루어진 집전체에 각각 활물질을 포함하는 양극 슬러리 및 음극 슬러리가 도포 및 건조된 판상형 전극이다.

판상형 전극의 제조는 전극활물질을 함유하는 전극 합제 제조 공정, 금속 호일에 전극 합제를 도포하여 전극 시트를 제조하는 공정, 전극 상에 전극 탭을 형성하는 공정, 전극들을 압연(rolling)하는 공정, 전극들을 소망하는 형태와 크기로 소폭 노칭(notching)하여 단위 전극을 제조 하는 공정 등을 포함할 수 있다.

이중 전극 시트를 제조하는 공정에 대한 모식도가 도 1에 도시되어 있다.

도 1을 참조하면, 전극 시트를 제조하는 공정(10)은 리와인더(40)에 의해 움직이는 금속 시트(50)를 전극 슬러리를 토출하는 슬롯 다이 코터(20)에 맞닿게 한 후,

금속 시트(50) 상에 전극 슬러리가 라인(52)을 이루도록 코팅하는 과정으로 제조된다. 이러한 전극 라인(52)은 하나일 수도 있고, 여러 번의 코팅 과정을 반복하여 둘 이상으로 형성시킬 수 있다.

이와 같이 전극 라인(52)이 형성된 금속 시트(50)를 소망하는 형태와 크기로 노칭하여, 하나의 단위 전극으로 제조할 수 있다.

한편, 이차전지가 사용되는 제품이 다양해지고, 곡선 또는 곡면을 가지는 다양한 디바이스에 적용 가능하도록, 이차전지는 이미 알려진 장방형이나 원통형의 구조에서 벗어나, 기하학 구조의 비정형 디자인으로 제조되고 있다.

비정형 디자인의 하나의 예로서, 최근 슬림한 타입, 곡면 타입 또는 다양한 디자인에 적용가능하도록, 장방향에서 일부위가 결락된 'L'자 형태의 비정형 이차전지가 주목 받고 있으며, 이를 구현하기 위해 전극 역시 상기한 비정형 구조로 제조되고 있다.

그러나, 도 2와 같은 금속 시트를, 예를 들어, 절취선(c)에 해당하는 비정형 형태로 노칭할 경우, 상기 비정형 형상에 포함되지 않는 전극 라인(52)의 일부분(54)은 버려지므로, 전극 라인(52)의 주된 성분들인 전극 슬러리의 전극 활물질, 바인더 및 용매 등, 고가의 원료가 낭비된다.

이는 비정형 전극과 이를 포함하는 이차전지의 제조 원가 상승을 주도하는 원인이므로, 이를 개선할 수 있는 기술의 필요성이 시급한 실정이다.

본 발명은 상기와 같은 종래기술의 문제점과 과거로부터 요청되어온 기술적 과제를 해결하는 것을 목적으로 한다.

구체적으로, 본 발명의 목적은, 소망하는 비정형 형태로 전극을 제조하되, 제조 과정에서 불필요하게 낭비되는 전극 슬러리를 최소화할 수 있는 전극 라인의 코팅 단계와, 이를 비정형 형태로 노칭하는 단계를 포함하는 이차전지용 전극의 제조 방법을 제공하는 것이다.

이러한 목적을 달성하기 위한 본 발명에 따른 이차전지용 전극의 제조 방법은,

금속 시트를 좌우로 분할하는 가상의 중심 축을 기준으로, 일측으로 편향된 위치에서 상기 중심 축과 평행한 제1코팅 라인 및 상기 가상의 중심 축을 기준으로, 상기 제1코팅 라인과 대응되도록 타측으로 편향된 위치에서 상기 중심 축과 평행한 제2코팅 라인을 설정하는 단계; 및

슬롯 다이가 상기 제1코팅 라인과 상기 제2코팅 라인에 교번하여 위치하도록 움직이면서 전극 슬러리를 상기 금속 시트 상에 코팅시키는 단계;를 포함하는 것을 특징으로 한다.

따라서, 본 발명의 방법은, 제1코팅 라인과 상기 제2코팅 라인에 교번 위치하는 슬롯 다이가, 지그재그 형태로 전극 라인을 코팅할 수 있으며, 이에 따라 전극 라인이 무지부를 포함하는 비정형 형상을 가짐으로써, 무지부에 도포되어야 할 만큼의 전극 슬러리가 절약될 수 있다.

상기 제1코팅 라인은 상기 금속 시트의 폭 대비 10% 이상 내지 50% 이하의 길이, 상세하게는 10% 이상 내지 30% 이하의 길이, 더욱 상세하게는 10% 이상 내지 20% 이하의 길이로, 상기 금속 시트의 폭 방향으로의 일측 단부로부터 이격된 위치에 설정되고,

상기 제2코팅 라인은 상기 금속 시트의 폭 대비 폭 대비 10% 이상 내지 50% 이하의 길이, 상세하게는 10% 이상 내지 30% 이하의 길이, 더욱 상세하게는 10% 이상 내지 20% 이하의 길이로, 상기 금속 시트의 폭 방향으로의 타측 단부로부터 이격된 위치에 설정될 수 있다.

이상의 구조에서는 제1코팅 라인과 금속 시트의 단부 사이에 마진 구간이 형성되며, 상기 마진 구간을 소정의 형태로 가공하여 전극 탭을 형성시킬 수 있다.

마찬가지로, 제2코팅 라인과 금속 시트의 단부 사이에 마진 구간이 형성되며, 상기 마진 구간을 소정의 형태로 가공하여 전극 탭을 형성시킬 수 있다.

하나의 구체적인 예에서, 상기 전극 슬러리를 상기 금속 시트 상에 코팅시키는 단계는,

상기 슬롯 다이의 일 측단이 상기 제1코팅 라인에 위치하고, 상기 제1코팅 라인을 따라 상기 전극 슬러리를 코팅시키는 제1상태; 및

상기 슬롯 다이의 타 측단이 상기 제2코팅 라인에 위치하고, 상기 제2코팅 라인을 따라 상기 전극 슬러리를 코팅시키는 제2상태;를 포함하고,

상기 제1상태와 상기 제2상태에서, 상기 제1코팅 라인과 상기 제2코팅 라인 중 어디에도 위치하지 않는 상기 슬롯 다이의 측단은, 상기 제1코팅 라인과 상기 제2코팅 라인과 평행한 제3코팅 라인들에 위치하고, 상기 제3코팅 라인들은 상기 금속 시트의 양단에 각각 설정될 수 있다.

또한, 본 발명의 방법에서는 상기 슬롯 다이가, 상기 제1상태와 상기 제2상태를 교번하도록 구성되어 있고,

상기 제1상태 및 제2상태 모두에서, 상기 제1코팅 라인과 상기 제2코팅 라인 사이에 제1전극 라인을 형성하며,

상기 제1상태에서, 상기 제2코팅 라인과 이에 인접한 상기 제3코팅 라인 사이에 제2전극 라인을 형성하고,

상기 제2상태에서, 상기 제1코팅 라인과 이에 인접한 상기 제3코팅 라인 사이에 제3전극 라인을 형성할 수 있다.

이때, 상기 제1상태에서, 상기 제1코팅 라인을 경계로 하는 미코팅 영역인 제1무지부가 상기 제3전극 라인에 설정되고,

상기 제2상태에서, 상기 제2코팅 라인을 경계로 하는 미코팅 영역인 제2무지부가 상기 제2전극 라인에 설정될 수 있다.

경우에 따라서는, 전극 라인들의 형성 이후에, 상기 제1전극 라인, 상기 제2전극 라인 및 상기 제3전극 라인을 압연하고 건조하는 단계를 더 포함할 수 있다.

본 발명에 따른 제조 방법은 또한,

상기 제2무지부를 제외한 제2전극 라인의 적어도 일부와 제1전극 라인의 적어도 일부를 포함하는 제1형태; 및

상기 제1무지부를 제외한 제3전극 라인의 적어도 일부와 제1형태에 중첩되지 않는 제1전극 라인의 적어도 일부를 포함하는 제2형태;

로 상기 금속 시트를 노칭(notching)하여 비정형 전극을 형성하는 단계를 더 포함하고,

상기 제1전극 라인의 경계들 사이에서 상기 제1전극 라인을 균등 분할하는 가상의 선을 기준으로 상기 제1형태와 상기 제2형태에 대한 노칭이 각각 수행될 수 있다.

즉, 본 발명의 이차전지용 제조 방법은 전극 슬러리가 부재한 무지부를 제외하고 노칭하는 단계를 포함하는 바, 노칭 시 버려지는 전극 슬러리를 최소화하여 전극 슬러리를 구성하는 전극 활물질, 바인더, 용매 및 도전재와 같은 고가의 유무기 원료에 대한 낭비를 방지할 수 있다.

상기 제1형태와 상기 제2형태는 각각,

상기 제1전극 라인으로부터 유래된 제1전극부; 및

상기 제2전극 라인 또는 제3전극 라인으로부터 유래되며, 상기 제1전극부로부터 연장되어 평면상으로 적어도 하나의 단차를 형성하도록, 상기 제1전극부 대비 작은 크기로 이루어진 제2전극부를 포함하고,

상기 제1형태와 상기 제2형태를 이루는 서로 다른 전극 라인들을 아울러서, 상기 금속 시트를 상기 제1형태와 상기 제2형태로 각각 노칭할 수 있다.

즉, 크기가 상대적으로 큰 제1전극부와 크기가 상대적으로 작은 제2전극부가 단차를 이루면서 비정형 형상의 전극으로 제조될 수 있다.

또한, 상기 단차는, 상기 제1전극부의 외주변과 상기 제2전극부의 외주변이 30도 이상 내지 180도 미만으로 교차되는 부위에 형성된 단차 코너를 포함하고,

상기 단차 코너에서, 상기 제1전극부 및 상기 제2전극부 각각의 일부가 내향 만입된 형상의 외주 만입부를 형성하도록, 상기 금속 시트가 추가로 노칭될 수 있다.

상기 단차는, 상기 단차 코너를 둘 이하 포함할 수 있으며, 상세하게는 상기 단차 코너를 하나만 포함하여 상기 비정형 전극이 평면상으로 'L'자 형태로 이루어질 수 있다.

한편, 도 3에는 종래 기술에 따른 비정형 전극을 포함하는 전지셀의 모식도가 도시되어 있다.

도 3를 참조하면, 전지셀(100)은 전극조립체(110)가 전해액과 함께 셀 케이스(120)에 내장된 상태에서, 셀 케이스(120)의 외주변들(121, 122, 123, 124)이 열융착 밀봉된 구조로 이루어져 있다.

구체적으로, 전극조립체(110)는 지면에 대한 평면 형상 및 크기가 서로 상이한 두 개의 전극부들(110a, 110b)이 경계(A)를 기준으로 구분되어 있으며, 그에 따라 전극부들(110a, 110b)의 상이한 크기에서 유래되는 단차(130)가 전극조립체(110)에 형성되어 있다. 또한, 셀 케이스(120)는 전극조립체(110)에 대응하는 형상으로 이루어져 있고, 전극조립체(110)의 단부들을 따라 외주변들(121, 122, 123, 124)이 밀봉되어 있으므로, 전지셀(100)은 전극조립체(110) 형상에 대응하여, 기존의 장방형 구조가 아닌 단차(130)를 포함하는 비정형 구조로 이루어져있다.

다만, 도 3와 같은 전지셀(100) 구조에서는 전극부들(110a, 110b)의 외주변들이 상호 교차하는 부위인 외주 코너(C)에서 셀 케이스(120) 역시 이러한 형상에 대응되도록 서로 다른 외주변들(121, 122)이 교차되기 때문에, 상기 외주변들(121, 122)의 교차 부위에 상대적으로 넓은 밀봉 면적이 형성된다.

뿐만 아니라, 이와 같이 외주변들(121, 122)이 교차되면서 밀봉 부위를 공유하는 지점은, 다른 부위 대비 상대적으로 밀봉력이 약하기 때문에 상기 외주 코너(C)와 인접한 셀 케이스(120)의 외주변들(121, 122)에는 다른 외주변들(123, 124) 보다 상대적으로 넓은 열융착 밀봉 면적 또한 요구된다.

따라서, 상기 전지셀(100) 구조는 외주 코너(C)에 외주변들(121, 122)이 불필요하게 차지하는 밀봉 면적만큼, 디바이스에 대한 공간활용도가 떨어지는 단점이 있다.

또한, 일반적으로 전극 리드(101, 102)가 형성된 외주변(124)을 제외하고, 셀 케이스(120)에서 열융착 밀봉된 외주변들(121, 122, 123) 각각은, 이들을 통한 수분 침투 방지와 전지셀의 면적 감소를 위하여 전극조립체(110)의 측면 방향으로 절곡되어야 하지만, 도 2의 구조에서는 외주 코너(C)와 인접한 셀 케이스(120)의 외주변들(121, 122)이 외주 코너(C)에 대응하여 서로 연결되어 있으므로 전극조립체(110)의 측면 방향으로 절곡 되기 용이하지 않다.

만약, 절곡을 위하여, 이들 외주변(121, 122)이 연결된 부위를 커팅하는 경우에는 외주 코너(C)와 커팅 부위 사이에 셀 케이스(120)의 밀봉 영역이 확보되지 않아, 밀봉 상태가 해제되기 쉬운 문제점이 있다.

이에, 본 발명에서는, 제1전극부와 제2전극부가 교차되는 지점에서 외주 만입부가 형성되도록 비정형의 이차전지용 전극을 제조하는 바, 이러한 비정형 전극을 포함하는 전지셀은, 상기 외주 만입부에서 셀 케이스가 추가로 열융착 밀봉되면서 밀봉 신뢰성이 향상될 수 있다.

상기 외주 만입부는 평면상으로, 곡선을 포함하는 라운드 구조; 곡선과 직선이 연결된 복합 구조; 또는 복수의 직선들이 연결된 다각형 구조일 수 있다.

상기 비정형 전극의 제조 방법은, 제1전극부와 상기 제2전극부 중 적어도 하나로부터 외향 돌출된 전극 탭을 형성하는 노칭을 수행하는 단계를 더 포함할 수 있다.

상기 비정형 전극의 제조 방법은 또한, 상기 제1전극부와 상기 제2전극부 중 적어도 하나의 모서리들을 모따기하는 노칭을 추가로 수행할 수 있다.

본 발명에서 정의하는 비정형 전극은 양극 또는 음극일 수 있다.

상기 양극은, 예를 들어, 양극 집전체 및/또는 연장 집전부 상에 양극 활물질, 도전재 및 바인더의 혼합물을 도포한 후 건조하여 제조되며, 필요에 따라서는, 상기 혼합물에 충진제를 더 첨가하기도 한다.

상기 양극 집전체 및/또는 연장 집전부는 일반적으로 3 내지 500 마이크로미터의 두께로 만든다. 이러한 양극 집전체 및 연장 집전부는, 당해 전지에 화학적 변화를 유발하지 않으면서 높은 도전성을 가지는 것이라면 특별히 제한되는 것은 아니며, 예를 들어, 스테인리스 스틸, 알루미늄, 니켈, 티탄, 소성 탄소, 또는 알루미늄이나 스테인리스 스틸의 표면에 카본, 니켈, 티탄, 은 등으로 표면처리한 것 등이 사용될 수 있다. 양극 집전체 및 연장 집전부는 그것의 표면에 미세한 요철을 형성하여 양극활물질의 접착력을 높일 수도 있으며, 필름, 시트, 호일, 네트, 다공질체, 발포체, 부직포체 등 다양한 형태가 가능하다.

상기 양극 활물질은 리튬 코발트 산화물(LiCoO₂), 리튬 니켈 산화물(LiNiO₂) 등의 층상 화합물이나 1 또는 그 이상의 전이금속으로 치환된 화합물; 화학식 Li_1+xMn_2-xO₄(여기서, x 는 0 ~ 0.33 임), LiMnO₃, LiMn₂O₃, LiMnO₂ 등의 리튬 망간 산화물; 리튬 동 산화물(Li₂CuO₂); LiV₃O₈, LiFe₃O₄, V₂O₅, Cu₂V₂O₇ 등의 바나듐 산화물; 화학식 LiNi_1-xM_xO₂ (여기서, M = Co, Mn, Al, Cu, Fe, Mg, B 또는 Ga 이고, x = 0.01 ~ 0.3 임)으로 표현되는 Ni 사이트형 리튬 니켈 산화물; 화학식 LiMn_2-xM_xO₂ (여기서, M = Co, Ni, Fe, Cr, Zn 또는 Ta 이고, x = 0.01 ~ 0.1 임) 또는 Li₂Mn₃MO₈ (여기서, M = Fe, Co, Ni, Cu 또는 Zn 임)으로 표현되는 리튬 망간 복합 산화물; 화학식의 Li 일부가 알칼리토금속 이온으로 치환된 LiMn₂O₄; 디설파이드 화합물; Fe₂(MoO₄)₃ 등을 들 수 있지만, 이들만으로 한정되는 것은 아니다.

상기 도전재는 통상적으로 양극 활물질을 포함한 혼합물 전체 중량을 기준으로 1 내지 30 중량%로 첨가된다. 이러한 도전재는 당해 전지에 화학적 변화를 유발하지 않으면서 도전성을 가진 것이라면 특별히 제한되는 것은 아니며, 예를 들어, 천연 흑연이나 인조 흑연 등의 흑연; 카본블랙, 아세틸렌 블랙, 케첸 블랙, 채널 블랙, 퍼네이스 블랙, 램프 블랙, 서머 블랙 등의 카본블랙; 탄소 섬유나 금속 섬유 등의 도전성 섬유; 불화 카본, 알루미늄, 니켈 분말 등의 금속 분말; 산화아연, 티탄산 칼륨 등의 도전성 위스키; 산화 티탄 등의 도전성 금속 산화물; 폴리페닐렌 유도체 등의 도전성 소재 등이 사용될 수 있다.

상기 바인더는 활물질과 도전재 등의 결합과 집전체에 대한 결합에 조력하는 성분으로서, 통상적으로 양극 활물질을 포함하는 혼합물 전체 중량을 기준으로 1 내지 30 중량%로 첨가된다. 이러한 바인더의 예로는, 폴리불화비닐리덴, 폴리비닐알코올, 카르복시메틸셀룰로우즈(CMC), 전분, 히드록시프로필셀룰로우즈, 재생 셀룰로우즈, 폴리비닐피롤리돈, 테트라플루오로에틸렌, 폴리에틸렌, 폴리프로필렌, 에틸렌-프로필렌-디엔 테르 폴리머(EPDM), 술폰화 EPDM, 스티렌 브티렌 고무, 불소 고무, 다양한 공중합체 등을 들 수 있다.

상기 충진제는 양극의 팽창을 억제하는 성분으로서 선택적으로 사용되며, 당해 전지에 화학적 변화를 유발하지 않으면서 섬유상 재료라면 특별히 제한되는 것은 아니며, 예를 들어, 폴리에틸렌, 폴리프로필렌 등의 올리핀계 중합체; 유리섬유, 탄소섬유 등의 섬유상 물질이 사용된다.

상기 음극은 음극 집전체 및/또는 연장 집전부 상에 음극 활물질을 도포, 건조하여 제작되며, 필요에 따라, 앞서 설명한 바와 같은 성분들이 선택적으로 더 포함될 수도 있다.

상기 음극 집전체 및/또는 연장 집전부는 일반적으로 3 내지 500 마이크로미터의 두께로 만들어진다. 이러한 음극 집전체 및/또는 연장 집전부는, 당해 전지에 화학적 변화를 유발하지 않으면서 도전성을 가진 것이라면 특별히 제한되는 것은 아니며, 예를 들어, 구리, 스테인리스 스틸, 알루미늄, 니켈, 티탄, 소성 탄소, 구리나 스테인리스 스틸의 표면에 카본, 니켈, 티탄, 은 등으로 표면처리한 것, 알루미늄-카드뮴 합금 등이 사용될 수 있다. 또한, 양극 집전체와 마찬가지로, 표면에 미세한 요철을 형성하여 음극 활물질의 결합력을 강화시킬 수도 있으며, 필름, 시트, 호일, 네트, 다공질체, 발포체, 부직포체 등 다양한 형태로 사용될 수 있다.

상기 음극 활물질로는, 예를 들어, 난흑연화 탄소, 흑연계 탄소 등의 탄소; Li_xFe₂O₃(0≤x≤1), Li_xWO₂(0≤x≤1), Sn_xMe_1-xMe'_yO_z (Me: Mn, Fe, Pb, Ge; Me': Al, B, P, Si, 주기율표의 1족, 2족, 3족 원소, 할로겐; 0<x≤1; 1≤y≤3; 1≤z≤8) 등의 금속 복합 산화물; 리튬 금속; 리튬 합금; 규소계 합금; 주석계 합금; SnO, SnO₂, PbO, PbO₂, Pb₂O₃, Pb₃O₄, Sb₂O₃, Sb₂O₄, Sb₂O₅, GeO, GeO₂, Bi₂O₃, Bi₂O₄, and Bi₂O₅ 등의 금속 산화물; 폴리아세틸렌 등의 도전성 고분자; Li-Co-Ni 계 재료 등을 사용할 수 있다.

이상에서 설명한 바와 같이, 본 발명의 실시예들에 따른 이차전지용 전극의 제조 방법은, 본 제1코팅 라인과 상기 제2코팅 라인에 교번 위치하는 슬롯 다이가, 지그재그 형태로 전극 라인을 코팅할 수 있으며, 이에 따라 전극 라인이 무지부를 포함하는 비정형 형상을 가짐으로써, 무지부에 도포되어야 할 만큼의 전극 슬러리가 절약될 수 있다.

또한, 전극 슬러리가 부재한 무지부를 제외하고 노칭하는 단계를 포함하는 바, 노칭 시 버려지는 전극 슬러리를 최소화하여 전극 슬러리를 구성하는 전극 활물질, 바인더, 용매 및 도전재와 같은 고가의 유무기 원료에 대한 낭비를 방지할 수 있다.

도 1은 종래 방법에 따른 전극 제조 방법에 대한 모식도이다.
도 2는 종래 기술에 따라 전극 슬러리가 코팅된 금속 시트의 평면 모식도이다.
도 3은 종래 기술에 따른 비정형 전지셀의 모식도이다.
도 4는 본 발명의 하나의 실시예에 따른 제조 방법의 흐름도이다.
도 5 및 도 6은 본 발명의 하나의 실시예에 따라 금속 시트 상에 전극 슬러리를 코팅하는 과정에 대한 모식도들이다.
도 7은 본 발명의 하나의 실시예에 따라 전극 슬러리가 코팅된 금속 시트를 비정형의 형태로 노칭하는 과정에 대한 모식도이다.
도 8은 본 발명의 하나의 실시예에 따라 제조된 비정형 형상의 이차전지용 전극의 평면 모식도이다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세하게 설명하면 다음과 같다. 다만, 본 기재를 설명함에 있어서, 이미 공지된 기능 혹은 구성에 대한 설명은, 본 기재의 요지를 명료하게 하기 위하여 생략하기로 한다.

본 기재를 명확하게 설명하기 위해서 설명과 관계없는 부분을 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로 본 기재가 반드시 도시된 바에 한정되지 않는다.

도 4에는 본 발명의 하나의 실시예에 따른 이차전지용 전극의 제조 방법에 대한 흐름도가 도시되어 있고, 도 5 내지 도 6에는 금속 시트에 전극 슬러리를 코팅하는 과정에 대한 모식도들이 각각 도시되어 있으며, 도 7에는 금속 시트를 노칭하는 과정에 대한 모식도가 도시되어 있다.

이들 도면을 참조하면, 본 발명에 따른 제조 방법은, 금속 시트 상에, 코팅 라인들을 설정하는 단계(1), 설정된 코팅 라인들에 슬롯 다이가 교번 위치하도록 움직이면서 전극 슬러리를 코팅하는 단계(2) 및 코팅된 전극 라인들과 함께 금속 시트를 소정의 형태로 노칭하는 단계(3)을 포함할 수 있다.

먼저, 단계(1)을 설명하면, 금속 시트(200)를 좌우로 분할하는 가상의 중심 축(A-A')을 기준으로, 일측으로 편향된 위치에서 중심 축과 평행한 제1코팅 라인(CL1)을 설정할 수 있다.

또한 가상의 중심 축(A-A')을 기준으로, 제1코팅 라인(CL1)과 대응되도록 타측으로 편향된 위치에서 중심 축(A-A')과 평행한 제2코팅 라인(CL2)을 설정할 수 있다.

이후 단계(2)로 진행한다. 단계(2)에서는, 전극 슬러리가 내장된 슬롯 다이(250)가 제1코팅 라인(CL1)과 제2코팅 라인(CL2)에 교번하여 위치하도록 움직이면서 전극 슬러리를 금속 시트(200) 상에 코팅시킨다.

단계(2)는 도 5의 제1상태와 도 6의 제2상태를 포함하며, 제1상태와 제2상태를 번갈아 수행하는 단계이다.

여기서, 제1상태란 도 5에서와 같이, 슬롯 다이(250)의 일 측단이 상기 제1코팅 라인(CL1)에 위치하고, 제1코팅 라인(CL1)을 따라 전극 슬러리를 코팅시키는 상태를 의미한다.

제2상태란, 슬롯 다이(250)의 타 측단이 제2코팅 라인(CL2)에 위치하고, 제2코팅 라인(CL2)을 따라 전극 슬러리를 코팅시키는 상태를 의미한다.

제1상태와 제2상태에서 제1코팅 라인(CL1)과 제2코팅 라인(CL2) 중 어디에도 위치하지 않는 슬롯 다이(250)의 측단은, 제1코팅 라인(CL1) 및 제2코팅 라인(CL2)과 평행한 제3코팅 라인들(CL3, CL3')에 위치한다.

즉, 제3코팅 라인들(CL3, CL3')은 금속 시트(200)의 양단에서 추가적으로 설정되는 코팅 라인들이다. 경우에 따라서는 단계(1)에서 슬롯 다이(250)를 단순 움직이면서 제3코팅 라인들(CL3, CL3')을 설정할 수도 있다.

그러나, 어떤 상태이던지 슬롯 다이(250)는 제1코팅 라인(CL1)과 제2코팅 라인(CL2) 사이에 전극 슬러리를 토출하며, 이에 따라 제1상태 및 제2상태 모두에서 제1코팅 라인(CL1)과 상기 제2코팅 라인(CL2) 사이에 제1전극 라인(210)이 형성될 수 있다.

제1상태에서는, 슬롯 다이(250)의 일 측단이 제2코팅 라인(CL2) 이상으로 편향되면서, 제2코팅 라인(CL2)과 이에 인접하는 제3코팅 라인(CL3) 사이에 제2전극 라인(220)이 형성될 수 있다. 이와 동시에, 제1코팅 라인(CL1)을 경계로 하는 미코팅 영역인 제1무지부(201)가 이후 설명하는 제3전극 라인(230)에 설정될 수 있다.

반대로, 제2상태에서는 슬롯 다이(250)의 타 측단이 제1코팅 라인(CL1) 이상으로 편향되면서, 제1코팅 라인(CL1)과 이에 인접하는 제3코팅 라인(CL3') 사이에 제3전극 라인(230)이 형성될 수 있다. 이와 동시에, 제2코팅 라인(CL2)을 경계로 하는 미코팅 영역인 제2무지부(202)가 제2전극 라인(220)에 설정될 수 있다.

이러한 코팅 이후에, 제1전극 라인(210), 제2전극 라인(220) 및 제3전극 라인(230)을 압연하고 건조하는 단계가 수행될 수 있다.

이후 단계(3)으로 진행한다. 단계(3)에서는 제2무지부(202)를 제외한 제2전극 라인(220)의 적어도 일부와 제1전극 라인(210)의 적어도 일부를 포함하는 제1형태(X) 및 제1무지부(201)를 제외한 제3전극 라인(230)의 적어도 일부와 제1형태(X)에 중첩되지 않는 제1전극 라인(210)의 적어도 일부를 포함하는 제2형태(X')로 상기 금속 시트(200)를 노칭(notching)하여 비정형 전극을 형성할 수 있다.

이때, 제1전극 라인(210)의 경계들 사이에서 제1전극 라인(210)을 균등 분할하는 가상의 선(A-A')을 기준으로 제1형태(X)와 제2형태(X')에 대한 노칭이 각각 수행될 수 있다.

또한, 단계(3)에서는 제2전극부(262)로부터 외향 돌출된 전극 탭(270)을 형성하는 노칭이 추가로 수행될 수 있다. 다만, 소망하는 비정형 전극의 형태에 따라, 제1전극부(261)로부터 외향 돌출된 전극 탭(270)을 형성하는 노칭이 수행될 수도 있다.

한편, 도 8에는 비정형 전극의 모식도가 도시되어 있으며, 도 8을 도 7과 함께 참조하여 단계(3)에서 노칭되는 비정형 형태의 전극에 대해 구체적으로 설명한다.

이들 도면을 참조하면 제1형태(X)와 제2형태(X')는 각각, 'L' 자에 가까운 비정형이다.

구체적으로, 제1형태(X)와 제2형태(X')는 각각, 제1전극 라인(210)으로부터 유래된 제1전극부(261) 및 제2전극 라인(220)과 제3전극 라인(230) 각각으로부터 유래되며, 제1전극부(261)로부터 연장되어 평면상으로 적어도 하나의 단차(도 8의 330)를 형성하도록, 제1전극부(261) 대비 작은 크기로 이루어진 제2전극부(262)를 포함할 수 있다.

여기서, 단차(230)는 제1전극부(261)의 외주변(314)과 제2전극부(262)의 외주변(324)이 대략 90도로 교차되는 부위에 형성되는 단차 코너(331)를 포함하며, 단계(3)의 노칭 과정에서는, 단차 코너(331)에서, 제1전극부(261) 및 제2전극부(262) 각각의 일부가 내향 만입된 형상의 외주 만입부(340)를 형성하는 노칭이 추가로 수행될 수 있다.

이러한 과정을 통해 제조된 전극은, 평면상으로 'L'자 형태로 이루어질 수 있다.

앞에서, 본 발명의 특정한 실시예가 설명되고 도시되었지만 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형할 수 있음은 이 기술의 분야에서 통상의 지식을 가진 자에게 자명한 일이다. 따라서, 그러한 수정예 또는 변형예들은 본 발명의 기술적 사상이나 관점으로부터 개별적으로 이해되어서는 안되며, 변형된 실시예들은 본 발명의 특허청구범위에 속한다 하여야 할 것이다.

Claims

금속 시트를 좌우로 분할하는 가상의 중심 축을 기준으로, 일측으로 편향된 위치에서 상기 중심 축과 평행한 제1코팅 라인 및 상기 가상의 중심 축을 기준으로, 상기 제1코팅 라인과 대응되도록 타측으로 편향된 위치에서 상기 중심 축과 평행한 제2코팅 라인을 설정하는 단계; 및
슬롯 다이가 상기 제1코팅 라인과 상기 제2코팅 라인에 교번하여 위치하도록 움직이면서 전극 슬러리를 상기 금속 시트 상에 코팅시키는 단계;
를 포함하는 이차전지용 전극의 제조 방법.
제1항에 있어서,
상기 제1코팅 라인은 상기 금속 시트의 폭 대비 10% 이상 내지 50% 이하의 길이로, 상기 금속 시트의 폭 방향으로의 일측 단부로부터 이격된 위치에 설정되고,
상기 제2코팅 라인은 상기 금속 시트의 폭 대비 10% 이상 내지 50% 이하의 길이로, 상기 금속 시트의 폭 방향으로의 타측 단부로부터 이격된 위치에 설정되는 이차전지용 전극의 제조 방법.
제1항에 있어서,
상기 전극 슬러리를 상기 금속 시트 상에 코팅시키는 단계는,
상기 슬롯 다이의 일 측단이 상기 제1코팅 라인에 위치하고, 상기 제1코팅 라인을 따라 상기 전극 슬러리를 코팅시키는 제1상태; 및
상기 슬롯 다이의 타 측단이 상기 제2코팅 라인에 위치하고, 상기 제2코팅 라인을 따라 상기 전극 슬러리를 코팅시키는 제2상태;
를 포함하고,
상기 제1상태와 상기 제2상태에서, 상기 제1코팅 라인과 상기 제2코팅 라인 중 어디에도 위치하지 않는 상기 슬롯 다이의 측단은, 상기 제1코팅 라인과 상기 제2코팅 라인과 평행한 제3코팅 라인들에 위치하고, 상기 제3코팅 라인들은 상기 금속 시트의 양단에 각각 설정되는 이차전지용 전극의 제조 방법.
제3항에 있어서,
상기 슬롯 다이가, 상기 제1상태와 상기 제2상태를 교번하도록 구성되어 있고,
상기 제1상태 및 제2상태 모두에서, 상기 제1코팅 라인과 상기 제2코팅 라인 사이에 제1전극 라인을 형성하고,
상기 제1상태에서, 상기 제2코팅 라인과 이에 인접한 상기 제3코팅 라인 사이에 제2전극 라인을 형성하며,
상기 제2상태에서, 상기 제1코팅 라인과 이에 인접한 상기 제3코팅 라인 사이에 제3전극 라인을 형성하는 이차전지용 전극의 제조 방법.
제4항에 있어서,
상기 제1상태에서, 상기 제1코팅 라인을 경계로 하는 미코팅 영역인 제1무지부가 상기 제3전극 라인에 설정되고,
상기 제2상태에서, 상기 제2코팅 라인을 경계로 하는 미코팅 영역인 제2무지부가 상기 제2전극 라인에 설정되는 이차전지용 전극의 제조 방법.
제1항 내지 제5항 중 어느 하나의 항에 있어서,
상기 제2무지부를 제외한 제2전극 라인의 적어도 일부와 제1전극 라인의 적어도 일부를 포함하는 제1형태; 및
상기 제1무지부를 제외한 제3전극 라인의 적어도 일부와 제1형태에 중첩되지 않는 제1전극 라인의 적어도 일부를 포함하는 제2형태;
로 상기 금속 시트를 노칭(notching)하여 비정형 전극을 형성하는 단계를 더 포함하고,
상기 제1전극 라인의 경계들 사이에서 상기 제1전극 라인을 균등 분할하는 가상의 선을 기준으로 상기 제1형태와 상기 제2형태에 대한 노칭이 각각 수행되는 이차전지용 전극의 제조 방법.
제6 항에 있어서,
상기 제1형태와 상기 제2형태는 각각,
상기 제1전극 라인으로부터 유래된 제1전극부; 및
상기 제2전극 라인 또는 상기 제3전극 라인으로부터 유래되며, 상기 제1전극부로부터 연장되어 평면상으로 적어도 하나의 단차를 형성하도록, 상기 제1전극부 대비 작은 크기로 이루어진 제2전극부를 포함하고,
상기 제1형태와 상기 제2형태를 이루는 서로 다른 전극 라인들을 아울러서, 상기 금속 시트를 상기 제1형태와 상기 제2형태로 각각 노칭하는 이차전지용 전극의 제조 방법.
제7 항에 있어서,
상기 단차는, 상기 제1전극부의 외주변과 상기 제2전극부의 외주변이 30도 이상 내지 180도 미만으로 교차되는 부위에 형성된 단차 코너를 포함하고,
상기 단차 코너에서, 상기 제1전극부 및 상기 제2전극부 각각의 일부가 내향 만입된 형상의 외주 만입부를 형성하도록, 상기 금속 시트가 추가로 노칭되는 이차전지용 전극의 제조 방법.
제8 항에 있어서,
상기 외주 만입부는 평면상으로,
곡선을 포함하는 라운드 구조;
곡선과 직선이 연결된 복합 구조; 또는
복수의 직선들이 연결된 다각형 구조;
인 이차전지용 전극의 제조 방법.
제8항에 있어서,
상기 단차는, 상기 단차 코너를 하나만 포함하는 이차전지용 전극의 제조 방법.
제7항에 있어서,
상기 제1전극부와 상기 제2전극부 중, 적어도 하나로부터 외향 돌출된 전극 탭을 형성하는 노칭을 추가로 수행하는 이차전지용 전극의 제조 방법.
제7항에 있어서,
상기 제1전극부와 상기 제2전극부 중 적어도 하나의 모서리들을 모따기하는 노칭을 추가로 수행하는 이차전지용 전극의 제조 방법.
제6 항에 있어서,
상기 제1전극 라인, 상기 제2전극 라인 및 상기 제3전극 라인을 압연하고 건조하는 단계를 더 포함하는 이차전지용 전극의 제조 방법.