[go: up one dir, main page]

KR20190048591A - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR20190048591A
KR20190048591A KR1020170143673A KR20170143673A KR20190048591A KR 20190048591 A KR20190048591 A KR 20190048591A KR 1020170143673 A KR1020170143673 A KR 1020170143673A KR 20170143673 A KR20170143673 A KR 20170143673A KR 20190048591 A KR20190048591 A KR 20190048591A
Authority
KR
South Korea
Prior art keywords
node
switching transistor
driving
transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020170143673A
Other languages
English (en)
Other versions
KR102482575B1 (ko
Inventor
홍예원
신성수
지혜림
최소희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170143673A priority Critical patent/KR102482575B1/ko
Priority to US16/163,779 priority patent/US10937852B2/en
Priority to CN201811236083.9A priority patent/CN109727574A/zh
Publication of KR20190048591A publication Critical patent/KR20190048591A/ko
Application granted granted Critical
Publication of KR102482575B1 publication Critical patent/KR102482575B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 출원의 예에 따른 유기 발광 표시 장치는 복수의 픽셀 영역 각각마다 마련되고, 유기 발광 소자와 유기 발광 소자를 구동하는 픽셀 구동 회로를 갖는 복수의 픽셀을 포함하며, 픽셀 구동 회로는 유기 발광 소자에 흐르는 구동 전류를 제어하는 구동 트랜지스터, 초기화 전압을 유기 발광 소자와 연결된 제1 노드에 제공하는 제1 스위칭 트랜지스터, 제1 노드와 상기 구동 트랜지스터의 드레인 전극인 제2 노드를 선택적으로 접속시키는 제2 스위칭 트랜지스터, 제2 노드 및 구동 트랜지스터의 게이트 전극인 제3 노드를 선택적으로 접속시키는 제3 스위칭 트랜지스터, 데이터 전압을 구동 트랜지스터의 소스 전극인 제4 노드에 제공하는 제4 스위칭 트랜지스터, 및 구동 전압을 제4 노드에 제공하는 제5 스위칭 트랜지스터를 포함하고, 제3 스위칭 트랜지스터는 구동 트랜지스터, 제1, 제2, 제4 및 제5 스위칭 트랜지스터와 다른 타입의 트랜지스터에 해당함으로써, 저주파수 구동 시에도 베젤 영역을 최소화하고 디스플레이 패널의 고해상도 목적을 달성할 수 있다.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}
본 출원은 유기 발광 표시 장치에 관한 것이다.
최근, 디스플레이 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치와 유기 발광 표시 장치 및 발광 다이오드 디스플레이 장치 등의 평판 디스플레이 장치가 상용화되고 있다. 이러한 평판 디스플레이 장치 중에서 액정 표시 장치와 유기 발광 표시 장치는 박형화, 경량화, 저 소비전력화 등의 우수한 특성으로 인하여 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, UMPC(Ultra Mobile PC), 모바일 폰, 스마트 폰(smart phone), 스마트 와치(smart watch), 태블릿 PC(Personal Computer), 와치 폰(watch phone), 및 이동 통신 단말기 등과 같은 휴대용 전자 기기뿐만 아니라 텔레비전, 노트북, 및 모니터 등의 표시 화면으로 널리 사용되고 있다.
액정 표시 장치와 유기 발광 표시 장치는 데이터 라인들과 스캔 라인들 및 해당하는 데이터 라인과 스캔 라인에 연결된 복수의 픽셀을 갖는 디스플레이 패널, 데이터 라인들에 데이터 신호를 공급하는 데이터 구동 회로, 및 스캔 라인들에 스캔 신호를 공급하는 스캔 구동 회로를 구비한다.
복수의 픽셀은 스캔 구동 회로로부터 스캔 라인에 공급되는 스캔 펄스에 동기되도록 데이터 구동 회로로부터 데이터 라인으로 출력되는 데이터 신호를 공급받아 데이터 신호에 대응하는 영상을 표시한다.
종래의 유기 발광 표시 장치는 스캔 신호 및 트랜지스터의 구성을 최소화하여 베젤 영역을 감소시키고, 해상도를 향상시키도록 구성된다. 여기에서, 종래의 유기 발광 표시 장치는 저주파수 구동 시, 유기 발광 소자에 제공되는 구동 전류로부터 누설 전류가 발생하여 유기 발광 소자가 열화되고 디스플레이 패널의 휘도가 저하되는 문제점이 발생한다. 그리고, 누설 전류 발생을 방지할 수 있는 금속 산화물 트랜지스터를 사용할 경우, 추가적인 스캔 신호 및 트랜지스터가 필요하여 베젤 영역 최소화 및 해상도 향상의 측면에서 단점을 가진다. 따라서, 종래의 유기 발광 표시 장치는 저주파수 구동에 불리하고, 베젤 영역 최소화 및 해상도 향상의 목적을 달성하기 어렵다.
본 출원은 금속 산화물 트랜지스터를 사용하여 저주파수 구동 시에도 베젤 영역을 최소화하고 디스플레이 패널의 고해상도 목적을 달성하는 것을 기술적 과제로 한다.
그리고, 본 출원은 금속 산화물 트랜지스터를 사용하여 구동 전류로부터 발생할 수 있는 누설 전류를 최소화하고, 스캔 라인 및 트랜지스터의 구성을 최소화하는 것을 기술적 과제로 한다.
그리고, 본 출원은 금속 산화물 트랜지스터를 사용하여 모든 그레이 레벨에서 구동 전류에 대한 높은 보상율을 갖는 픽셀 구동 회로를 제공하는 것을 기술적 과제로 한다.
본 출원에 따른 유기 발광 표시 장치는 복수의 픽셀 영역 각각마다 마련되고, 유기 발광 소자와 유기 발광 소자를 구동하는 픽셀 구동 회로를 갖는 복수의 픽셀을 포함하며, 픽셀 구동 회로는 유기 발광 소자에 흐르는 구동 전류를 제어하는 구동 트랜지스터, 초기화 전압을 유기 발광 소자와 연결된 제1 노드에 제공하는 제1 스위칭 트랜지스터, 제1 노드와 구동 트랜지스터의 드레인 전극인 제2 노드를 선택적으로 접속시키는 제2 스위칭 트랜지스터, 제2 노드 및 구동 트랜지스터의 게이트 전극인 제3 노드를 선택적으로 접속시키는 제3 스위칭 트랜지스터, 데이터 전압을 구동 트랜지스터의 소스 전극인 제4 노드에 제공하는 제4 스위칭 트랜지스터, 및 구동 전압을 제4 노드에 제공하는 제5 스위칭 트랜지스터를 포함하고, 제3 스위칭 트랜지스터는 구동 트랜지스터, 제1, 제2, 제4 및 제5 스위칭 트랜지스터와 다른 타입의 트랜지스터에 해당한다.
기타 예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 출원에 따른 유기 발광 표시 장치는 금속 산화물 트랜지스터를 사용하여 저주파수 구동 시에도 베젤 영역을 최소화하고 디스플레이 패널의 고해상도 목적을 달성할 수 있다.
본 출원에 따른 유기 발광 표시 장치는 금속 산화물 트랜지스터를 사용하여 구동 전류로부터 발생할 수 있는 누설 전류를 최소화하고, 스캔 라인 및 트랜지스터의 구성을 최소화할 수 있다.
본 출원에 따른 유기 발광 표시 장치는 금속 산화물 트랜지스터를 사용하여 모든 그레이 레벨에서 구동 전류에 대한 높은 보상율을 갖는 픽셀 구동 회로를 제공할 수 있다.
위에서 언급된 본 출원의 효과 외에도, 본 출원의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 출원이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 예에 따른 유기 발광 표시 장치를 나타내는 도면이다.
도 2는 본 발명의 일 예에 따른 유기 발광 표시 장치에 있어서, 본 발명의 제1 실시예에 따른 픽셀의 구조를 나타내는 도면이다.
도 3은 도 2에 도시된 픽셀의 레이아웃 도면이다.
도 4는 도 2에 도시된 픽셀에 제공되는 신호들의 파형도이다.
도 5a 내지 도 5c는 도 2에 도시된 픽셀의 구동 방법을 설명하는 도면들이다.
도 6은 도 2에 도시된 픽셀의 구동 트랜지스터의 문턱 전압에 대한 감도를 설명하는 그래프이다.
도 7은 본 발명의 일 예에 따른 유기 발광 표시 장치에 있어서, 본 발명의 제2 실시예에 따른 픽셀의 구조를 나타내는 도면이다.
도 8은 도 7에 도시된 픽셀의 레이아웃 도면이다.
도 9는 도 7에 도시된 픽셀에 제공되는 신호들의 파형도이다.
도 10a 내지 도 10c는 도 7에 도시된 픽셀의 구동 방법을 설명하는 도면들이다.
도 11은 도 7에 도시된 픽셀의 구동 트랜지스터의 문턱 전압에 대한 감도를 설명하는 그래프이다.
본 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 출원의 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 출원을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 출원 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 출원의 구성 요소를 설명하는 데 있어서, 제1, 제2 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
따라서, 본 출원에서의 표시 장치는 LCM, OLED 모듈 등과 같은 협의의 디스플레이 장치 자체, 및 LCM, OLED 모듈 등을 포함하는 응용제품 또는 최종소비자용 장치인 세트 장치까지 포함할 수 있다.
예를 들어, 디스플레이 패널이 유기전계발광(OLED) 디스플레이 패널인 경우에는, 다수의 게이트 라인과 데이터 라인, 및 게이트 라인과 데이터 라인의 교차 영역에 형성되는 픽셀(Pixel)을 포함할 수 있다. 그리고, 각 픽셀에 선택적으로 전압을 인가하기 위한 소자인 박막 트랜지스터를 포함하는 어레이 기판과, 어레이 기판 상의 유기 발광 소자(OLED)층, 및 유기 발광 소자층을 덮도록 어레이 기판 상에 배치되는 봉지 기판 또는 인캡슐레이션(Encapsulation) 기판 등을 포함하여 구성될 수 있다. 봉지 기판은 외부의 충격으로부터 박막 트랜지스터 및 유기 발광 소자층 등을 보호하고, 유기 발광 소자층으로 수분이나 산소가 침투하는 것을 방지할 수 있다. 그리고, 어레이 기판 상에 형성되는 층은 무기발광층(inorganic light emitting layer), 예를 들어 나노사이즈의 물질층(nano-sized material layer) 또는 양자점(quantum dot) 등을 포함할 수 있다.
본 출원의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면 및 예를 통해 본 출원의 예를 살펴보면 다음과 같다.
도 1은 본 발명의 일 예에 따른 유기 발광 표시 장치를 나타내는 도면이다.
도 1을 참조하면, 유기 발광 표시 장치는 픽셀 어레이부(100), 제어 회로(300), 데이터 구동 회로(500), 및 스캔 구동 회로(700)를 포함할 수 있다.
픽셀 어레이부(100)는 기판 상에 마련된 복수의 스캔 라인(SL)과 복수의 데이터 라인(DL), 및 복수의 스캔 라인(SL)과 복수의 데이터 라인(DL)의 교차에 의해 정의되는 복수의 픽셀 영역 각각마다 마련된 복수의 픽셀(P)을 포함할 수 있다.
복수의 픽셀(P) 각각은 인접한 스캔 라인(SL)으로부터 공급되는 스캔 신호와 인접한 데이터 라인(DL)으로부터 공급되는 데이터 신호에 따라 영상을 표시하는 픽셀 셀(미도시)을 포함할 수 있다. 구체적으로, 픽셀 셀은 적어도 하나의 박막 트랜지스터와 적어도 하나의 커패시터를 포함하여 구성되고, 데이터 신호에 기초한 전계에 따라 액정을 구동하여 영상을 표시하는 액정 셀이거나, 데이터 신호에 의해 자체 발광하여 영상을 표시하는 자발광 셀로 구현될 수 있다. 여기에서, 자발광 셀은 플라즈마 방전체, 양자점 발광체, 유기 발광체, 무기 발광체, 또는 마이크로 발광 다이오드 소자를 포함할 수 있다.
제어 회로(300)는 영상 신호를 기반으로 복수의 픽셀(P) 각각에 대응되는 픽셀 데이터를 생성할 수 있다. 제어 회로(300)는 타이밍 동기 신호를 기반으로 데이터 제어 신호를 생성해 데이터 구동 회로(500)에 제공할 수 있다. 일 예에 따르면, 제어 회로(300)는 타이밍 동기 신호를 기반으로 스타트 신호, 복수의 스캔 클럭 신호를 포함하는 스캔 제어 신호를 생성해 스캔 구동 회로(700)에 제공할 수 있다. 제어 회로(300)는 스캔 구동 회로(700)의 구동 방식에 따라 복수의 캐리 클럭 신호를 추가로 생성해 스캔 구동 회로(700)에 제공할 수도 있다.
데이터 구동 회로(500)는 픽셀 어레이부(100)에 마련된 복수의 데이터 라인(DL)과 연결될 수 있다. 데이터 구동 회로(500)는 제어 회로(300)로부터 제공되는 픽셀 데이터와 데이터 제어 신호를 수신하고, 전원 회로로부터 제공되는 복수의 기준 감마 전압을 수신할 수 있다. 데이터 구동 회로(500)는 데이터 제어 신호와 복수의 기준 감마 전압을 이용하여 픽셀 데이터를 아날로그 형태의 픽셀별 데이터 신호로 변환하고, 변환된 픽셀별 데이터 신호를 해당 데이터 라인(DL)에 공급할 수 있다.
스캔 구동 회로(700)는 픽셀 어레이부(100)에 마련된 복수의 스캔 라인(SL)과 연결될 수 있다. 구체적으로, 스캔 구동 회로(700)는 제어 회로(300)로부터 공급되는 스캔 제어 신호를 기반으로 정해진 순서에 따라 스캔 신호를 생성하여 해당하는 스캔 라인(SL)에 공급할 수 있다.
일 예에 따르면, 스캔 구동 회로(700)는 박막 트랜지스터의 제조 공정에 따라 기판의 일측 가장자리 또는 양측 가장자리에 집적되어 복수의 스캔 라인(SL)과 일대일로 연결될 수 있다. 예를 들어, 스캔 구동 회로(700)는 집적 회로에 구성되어 기판에 실장되거나 연성 회로 필름에 실장되어 복수의 스캔 라인(SL)과 일대일로 연결될 수 있다.
도 2는 본 발명의 일 예에 따른 유기 발광 표시 장치에 있어서, 본 발명의 제1 실시예에 따른 픽셀의 구조를 나타내는 도면이고, 도 3은 도 2에 도시된 픽셀의 레이아웃 도면이다.
도 2 및 도 3을 참조하면, 복수의 픽셀(P) 각각은 유기 발광 소자(OLED)와 유기 발광 소자(OLED)를 구동하는 픽셀 구동 회로를 포함한다.
유기 발광 소자(OLED)는 픽셀 구동 회로로부터 구동 전류를 공급받아 발광할 수 있다. 구체적으로, 유기 발광 소자(OLED)는 구동 트랜지스터(Tdr)와 직렬로 연결된 제2 스위칭 트랜지스터(T2)의 제2 전극인 제1 노드(N1)와 연결될 수 있다. 여기에서, 유기 발광 소자(OLED)는 제1 노드(N1)에 연결된 애노드 전극, 애노드 전극 상에 형성된 유기층(미도시), 및 유기층에 연결된 캐소드 전극을 포함할 수 있다. 예를 들어, 유기층은 정공 수송층/유기 발광층/전자 수송층의 구조 또는 정공 주입층/정공 수송층/유기 발광층/전자 수송층/전자 주입층의 구조를 가질 수 있다. 그리고, 유기층은 유기 발광층의 발광 효율 및 수명을 향상시키기 위한 기능층을 더 포함할 수 있다. 그리고, 캐소드 전극은 스캔 라인(SL) 또는 데이터 라인(DL)의 길이 방향을 따라 형성되거나 모든 픽셀(P)에 공통적으로 연결될 수 있다. 이와 같은, 유기 발광 소자(OLED)는 구동 트랜지스터(Tdr)의 구동에 따라 흐르는 구동 전류(Ioled)에 의해 발광할 수 있다.
픽셀 구동 회로는 유기 발광 소자(OLED)에 흐르는 구동 전류(Ioled)를 제어하여 유기 발광 소자(OLED)를 구동할 수 있다. 픽셀 구동 회로는 구동 트랜지스터(Tdr) 및 제1 내지 제5 스위칭 트랜지스터(T1~T5)를 포함할 수 있다.
구동 트랜지스터(Tdr)는 유기 발광 소자(OLED)에 흐르는 구동 전류(Ioled)를 제어할 수 있다. 구체적으로, 구동 트랜지스터(Tdr)는 제4 노드(N4) 및 제2 노드(N2) 사이에 접속되어 구동 전류(Ioled)를 제2 스위칭 트랜지스터(T2)에 제공할 수 있다. 예를 들어, 구동 트랜지스터(Tdr)의 소스 전극은 제4 노드(N4)와 연결되고, 구동 트랜지스터(Tdr)의 드레인 전극은 제2 노드(N2)와 연결되며, 구동 트랜지스터(Tdr)의 게이트 전극은 제3 노드(N3)와 연결될 수 있다. 그리고, 구동 트랜지스터(Tdr)의 소스 전극은 제4 노드(N4)를 통해 제4 스위칭 트랜지스터(T4)의 드레인 전극 및 제5 스위칭 트랜지스터(T5)의 드레인 전극과 연결될 수 있다. 그리고, 구동 트랜지스터(Tdr)의 드레인 전극은 제2 노드(N2)를 통해 제3 스위칭 트랜지스터(T3)의 드레인 전극 및 제2 스위칭 트랜지스터(T2)의 제1 전극과 연결될 수 있다. 그리고, 구동 트랜지스터(Tdr)의 게이트 전극은 제3 노드(N3)를 통해 저장 커패시터(Cst)의 일단 및 제3 스위칭 트랜지스터(T3)의 소스 전극과 연결될 수 있다. 따라서, 구동 트랜지스터(Tdr)는 제3 노드(N3)의 전압을 기초로 턴-온되어 제4 노드(N4)로부터 제공받은 구동 전류(Ioled)를 제2 노드(N2)에 제공할 수 있다.
일 예에 따르면, 구동 트랜지스터(Tdr)는 p-타입 트랜지스터에 해당할 수 있고, 게이트 전극에 인가되는 전압을 기초로 소스 전극으로 유입되는 전류를 드레인 전극을 통해 출력할 수 있다. 여기에서, 구동 트랜지스터(Tdr)의 소스 전극 및 드레인 전극은 전류의 방향에 따라 바뀔 수 있으나, 이하에서는, 픽셀(P)의 구동 방법에 따라 구동 전류(Ioled)가 흐르는 방향을 기준으로 구동 트랜지스터(Tdr)의 소스 전극 및 드레인 전극을 결정한다.
제1 스위칭 트랜지스터(T1)는 초기화 전압(Vinit)을 유기 발광 소자(OLED)와 연결된 제1 노드(N1)에 제공할 수 있다. 구체적으로, 제1 스위칭 트랜지스터(T1)는 초기화 전압 공급 라인(VL1) 및 제1 노드(N1) 사이에 접속되어 초기화 전압(Vinit)을 제1 노드(N1)에 제공할 수 있다. 예를 들어, 제1 스위칭 트랜지스터(T1)의 소스 전극은 초기화 전압 공급 라인(VL1)과 연결되고, 제1 스위칭 트랜지스터(T1)의 드레인 전극은 제1 노드(N1)와 연결되며, 제1 스위칭 트랜지스터(T1)의 게이트 전극은 제1 스캔 라인(SL1)과 연결될 수 있다. 그리고, 제1 스위칭 트랜지스터(T1)의 소스 전극은 초기화 전압 공급 라인(VL1)으로부터 초기화 전압(Vinit)을 공급받을 수 있고, 제1 스위칭 트랜지스터(T1)의 게이트 전극은 제1 스캔 라인(SL1)으로부터 제1 스캔 신호(SC(n-1))를 공급받을 수 있다. 그리고, 제1 스위칭 트랜지스터(T1)의 드레인 전극은 제1 노드(N1)를 통해 유기 발광 소자(OLED)의 애노드 전극(Anode) 및 제2 스위칭 트랜지스터(T2)의 제2 전극과 연결될 수 있다. 따라서, 제1 스위칭 트랜지스터(T1)는 제1 스캔 신호(SC(n-1))를 기초로 턴-온되어 초기화 전압 공급 라인(VL1)으로부터 제공받은 초기화 전압(Vinit)을 제1 노드(N1)에 제공할 수 있다.
일 예에 따르면, 제1 스위칭 트랜지스터(T1)는 p-타입 트랜지스터에 해당할 수 있고, 게이트 전극에 인가되는 전압을 기초로 소스 전극으로 유입되는 전류를 드레인 전극을 통해 출력할 수 있다. 여기에서, 제1 스위칭 트랜지스터(T1)의 소스 전극 및 드레인 전극은 전류의 방향에 따라 바뀔 수 있으나, 이하에서는, 픽셀(P)의 구동 방법에 따라 초기화 전압(Vinit)을 제1 노드(N1)에 출력하는 방향을 기준으로 제1 스위칭 트랜지스터(T1)의 소스 전극 및 드레인 전극을 결정한다.
제2 스위칭 트랜지스터(T2)는 제1 노드(N1)와 구동 트랜지스터(Tdr)의 드레인 전극인 제2 노드(N2)를 선택적으로 접속시킬 수 있다. 구체적으로, 제2 스위칭 트랜지스터(T2)는 제1 노드(N1) 및 제2 노드(N2) 사이에 접속되어 제1 스위칭 트랜지스터(T1)로부터 제공받은 초기화 전압(Vinit)을 제3 스위칭 트랜지스터(T3)에 제공하거나, 구동 트랜지스터(Tdr)로부터 제공받은 구동 전류(Ioled)를 유기 발광 소자(OLED)에 제공할 수 있다. 예를 들어, 제2 스위칭 트랜지스터(T2)의 제1 전극은 제2 노드(N2)와 연결되고, 제2 스위칭 트랜지스터(T2)의 제2 전극은 제1 노드(N1)와 연결되며, 제2 스위칭 트랜지스터(T2)의 게이트 전극은 제3 스캔 라인(SL3)과 연결될 수 있다. 그리고, 제2 스위칭 트랜지스터(T2)의 제1 전극은 제2 노드(N2)를 통해 구동 트랜지스터(Tdr)의 드레인 전극 및 제3 스위칭 트랜지스터(T3)의 드레인 전극과 연결될 수 있다. 그리고, 제2 스위칭 트랜지스터(T2)의 제2 전극은 제1 노드(N1)를 통해 제1 스위칭 트랜지스터(T1)의 드레인 전극 및 유기 발광 소자(OLED)의 애노드 전극(Anode)에 연결될 수 있다. 그리고, 제2 스위칭 트랜지스터(T2)의 게이트 전극은 제3 스캔 라인(SL3)으로부터 제3 스캔 신호(SC(n)_b)를 공급받을 수 있다. 여기에서, 제3 스캔 신호(SC(n)_b)는 제2 스캔 신호(SC(n))의 반대 신호에 해당할 수 있다. 예를 들어, 제3 스캔 신호(SC(n)_b)가 하이 레벨(High)을 가지면 제2 스캔 신호(SC(n))는 로우 레벨(Low)을 갖고, 제3 스캔 신호(SC(n)_b)가 로우 레벨(Low)을 가지면 제2 스캔 신호(SC(n))는 하이 레벨(High)을 가질 수 있다. 따라서, 제2 스위칭 트랜지스터(T2)는 제3 스캔 신호(SC(n)_b)를 기초로 턴-온되어 제1 스위칭 트랜지스터(T1)로부터 제공받은 초기화 전압(Vinit)을 제3 스위칭 트랜지스터(T3)에 제공하거나, 구동 트랜지스터(Tdr)로부터 제공받은 구동 전류(Ioled)를 유기 발광 소자(OLED)에 제공할 수 있다.
일 예에 따르면, 제2 스위칭 트랜지스터(T2)는 p-타입 트랜지스터에 해당할 수 있고, 게이트 전극에 인가되는 전압을 기초로 소스 전극으로 유입되는 전류를 드레인 전극을 통해 출력할 수 있다. 여기에서, 제2 스위칭 트랜지스터(T2)의 제1 전극 및 제2 전극 각각은 전류의 방향에 따라 소스 전극 또는 드레인 전극에 해당할 수 있다. 예를 들어, 제2 스위칭 트랜지스터(T2)의 제1 전극은 초기화 전압(Vinit)을 제3 스위칭 트랜지스터(T3)에 제공할 때 드레인 전극에 해당할 수 있고, 구동 전류(Ioled)를 구동 트랜지스터(Tdr)로부터 공급받을 때 소스 전극에 해당할 수 있다. 그리고, 제2 스위칭 트랜지스터(T2)의 제2 전극은 초기화 전압(Vinit)을 제1 스위칭 트랜지스터(T1)로부터 공급받을 때 소스 전극에 해당할 수 있고, 구동 전류(Ioled)를 유기 발광 소자(OLED)에 제공할 때 드레인 전극에 해당할 수 있다.
제3 스위칭 트랜지스터(T3)는 제2 노드(N2) 및 구동 트랜지스터(Tdr)의 게이트 전극인 제3 노드(N3)를 선택적으로 접속시킬 수 있다. 구체적으로, 제3 스위칭 트랜지스터(T3)는 제2 노드(N2) 및 제3 노드(N3) 사이에 접속되어 초기화 전압(Vinit)을 구동 트랜지스터(Tdr)의 게이트 전극에 제공하거나, 제2 노드(N2)의 전압을 제3 노드(N3)에 제공할 수 있다. 예를 들어, 제3 스위칭 트랜지스터(T3)의 드레인 전극은 제2 노드(N2)에 연결되고, 제3 스위칭 트랜지스터(T3)의 소스 전극은 제3 노드(N3)와 연결되며, 제3 스위칭 트랜지스터(T3)의 게이트 전극은 에미션 제어 라인(EML)과 연결될 수 있다. 그리고, 제3 스위칭 트랜지스터(T3)의 드레인 전극은 제2 노드(N2)를 통해 구동 트랜지스터(Tdr)의 드레인 전극 및 제2 스위칭 트랜지스터(T2)의 제1 전극과 연결될 수 있다. 그리고, 제3 스위칭 트랜지스터(T3)의 소스 전극은 제3 노드(N3)를 통해 구동 트랜지스터(Tdr)의 게이트 전극 및 저장 커패시터(Cst)의 일단과 연결될 수 있다. 그리고, 제3 스위칭 트랜지스터(T3)의 게이트 전극은 에미션 제어 라인(EML)으로부터 에미션 신호(EM)를 공급받을 수 있다. 따라서, 제3 스위칭 트랜지스터(T3)는 에미션 신호(EM)를 기초로 턴-온되어 제2 노드(N2)로부터 제공받은 초기화 전압(Vinit)을 제3 노드(N3)에 제공하거나, 제2 노드(N2)의 전압을 제3 노드(N3)에 제공할 수 있다.
일 예에 따르면, 제3 스위칭 트랜지스터(T3)는 구동 트랜지스터(Tdr), 제1, 제2, 제4 및 제5 스위칭 트랜지스터(T1, T2, T4, T5)와 다른 타입의 트랜지스터에 해당할 수 있다. 예를 들어, 제3 스위칭 트랜지스터(T3)는 n-타입 트랜지스터에 해당할 수 있고, 구동 트랜지스터(Tdr), 제1, 제2, 제4 및 제5 스위칭 트랜지스터(T1, T2, T4, T5)는 p-타입 트랜지스터에 해당할 수 있다. 제3 스위칭 트랜지스터(T3)는 게이트 전극에 인가되는 전압을 기초로 드레인 전극으로 유입되는 전류를 소스 전극을 통해 출력할 수 있다. 여기에서, 제3 스위칭 트랜지스터(T3)의 드레인 전극 및 소스 전극은 전류의 방향에 따라 바뀔 수 있으나, 이하에서는, 픽셀(P)의 구동 방법에 따라 제2 노드(N2)의 전압이 제3 노드(N3)에 제공되는 방향을 기준으로 제3 스위칭 트랜지스터(T3)의 드레인 전극 및 소스 전극을 결정한다.
제4 스위칭 트랜지스터(T4)는 데이터 전압(Vdata)을 구동 트랜지스터(Tdr)의 소스 전극인 제4 노드(N4)에 제공할 수 있다. 구체적으로, 제4 스위칭 트랜지스터(T4)는 데이터 라인(DL) 및 제4 노드(N4) 사이에 접속되어 데이터 전압(Vdata)을 제4 노드(N4)에 제공할 수 있다. 예를 들어, 제4 스위칭 트랜지스터(T4)의 소스 전극은 데이터 라인(DL)과 연결되고, 제4 스위칭 트랜지스터(T4)의 드레인 전극은 제4 노드(N4)와 연결되며, 제4 스위칭 트랜지스터(T4)의 게이트 전극은 제2 스캔 라인(SL2)과 연결될 수 있다. 그리고, 제4 스위칭 트랜지스터(T4)의 소스 전극은 데이터 라인(DL)으로부터 데이터 전압(Vdata)을 공급받을 수 있고, 제4 스위칭 트랜지스터(T4)의 게이트 전극은 제2 스캔 라인(SL2)으로부터 제2 스캔 신호(SC(n))를 공급받을 수 있다. 그리고, 제4 스위칭 트랜지스터(T4)의 드레인 전극은 제4 노드(N4)를 통해 구동 트랜지스터(Tdr)의 소스 전극 및 제5 스위칭 트랜지스터(T5)의 드레인 전극과 연결될 수 있다. 따라서, 제4 스위칭 트랜지스터(T4)는 제2 스캔 신호(SC(n))를 기초로 턴-온되어 데이터 라인(DL)으로부터 제공받은 데이터 전압(Vdata)을 제4 노드(N4)에 제공할 수 있다.
일 예에 따르면, 제4 스위칭 트랜지스터(T4)는 p-타입 트랜지스터에 해당할 수 있고, 게이트 전극에 인가되는 전압을 기초로 소스 전극으로 유입되는 전류를 드레인 전극을 통해 출력할 수 있다. 여기에서, 제4 스위칭 트랜지스터(T4)의 소스 전극 및 드레인 전극은 전류의 방향에 따라 바뀔 수 있으나, 이하에서는, 픽셀(P)의 구동 방법에 따라 데이터 전압(Vdata)을 제4 노드(N4)에 출력하는 방향을 기준으로 제4 스위칭 트랜지스터(T4)의 소스 전극 및 드레인 전극을 결정한다.
제5 스위칭 트랜지스터(T5)는 구동 전압(VDD)을 구동 트랜지스터(Tdr)의 소스 전극인 제4 노드(N4)에 제공할 수 있다. 구체적으로, 제5 스위칭 트랜지스터(T5)는 구동 전압 공급 라인(VL2) 및 제4 노드(N4) 사이에 접속되어 구동 전압(VDD)을 제4 노드(N4)에 제공할 수 있다. 예를 들어, 제5 스위칭 트랜지스터(T5)의 소스 전극은 구동 전압 공급 라인(VL2)과 연결되고, 제5 스위칭 트랜지스터(T5)의 드레인 전극은 제4 노드(N4)와 연결되며, 제5 스위칭 트랜지스터(T5)의 게이트 전극은 에미션 제어 라인(EML)과 연결될 수 있다. 그리고, 제5 스위칭 트랜지스터(T5)의 소스 전극은 구동 전압 공급 라인(VL2)으로부터 구동 전압(VDD)을 공급받을 수 있고, 제5 스위칭 트랜지스터(T5)의 게이트 전극은 에미션 제어 라인(EML)으로부터 에미션 신호(EM)를 공급받을 수 있다. 그리고, 제5 스위칭 트랜지스터(T5)의 드레인 전극은 제4 노드(N4)를 통해 구동 트랜지스터(Tdr)의 소스 전극 및 제4 스위칭 트랜지스터(T4)의 드레인 전극과 연결될 수 있다. 따라서, 제5 스위칭 트랜지스터(T5)는 에미션 신호(EM)를 기초로 턴-온되어 구동 전압 공급 라인(VL2)으로부터 제공받은 구동 전압(VDD)을 제4 노드(N4)에 제공할 수 있다.
일 예에 따르면, 제5 스위칭 트랜지스터(T5)는 p-타입 트랜지스터에 해당할 수 있고, 게이트 전극에 인가되는 전압을 기초로 소스 전극으로 유입되는 전류를 드레인 전극을 통해 출력할 수 있다. 여기에서, 제5 스위칭 트랜지스터(T5)의 소스 전극 및 드레인 전극은 전류의 방향에 따라 바뀔 수 있으나, 이하에서는, 픽셀(P)의 구동 방법에 따라 구동 전압(VDD)을 제4 노드(N4)에 출력하는 방향을 기준으로 제5 스위칭 트랜지스터(T5)의 소스 전극 및 드레인 전극을 결정한다.
일 예에 따르면, 제3 스위칭 트랜지스터(T3)는 금속 산화물 트랜지스터로 구현될 수 있다. 유기 발광 표시 장치는 제3 스위칭 트랜지스터(T3)를 구동 트랜지스터(Tdr), 제1, 제2, 제4 및 제5 스위칭 트랜지스터(T1, T2, T4, T5)와 다른 금속 산화물 트랜지스터로 구현함으로써, 저주파수 구동 시에도 베젤 영역을 최소화하고 디스플레이 패널의 고해상도 목적을 달성할 수 있다. 그리고, 유기 발광 표시 장치는 제3 스위칭 트랜지스터(T3)를 금속 산화물 트랜지스터로 구현함으로써, 구동 전류(Ioled)로부터 발생할 수 있는 누설 전류를 최소화하고, 스캔 라인(SL) 및 트랜지스터의 구성을 최소화할 수 있으며, 모든 그레이 레벨에서 구동 전류(Ioled)에 대한 높은 보상율을 갖는 픽셀 구동 회로를 제공할 수 있다.
도 4는 도 2에 도시된 픽셀에 제공되는 신호들의 파형도이다.
도 4를 참조하면, 복수의 픽셀(P) 각각은 초기화 기간(t1), 샘플링 기간(t2) 및 에미션 기간(t3)을 통해 구동될 수 있다. 여기에서, 초기화 기간(t1) 및 샘플링 기간(t2)은 동일한 기간에 해당할 수 있고, 에미션 기간(t3)은 한 프레임 내에서 초기화 기간(t1) 및 샘플링 기간(t2)을 제외한 기간에 해당할 수 있다.
제1 스캔 라인(SL1)은 제1 스위칭 트랜지스터(T1)의 게이트 전극과 연결될 수 있다. 구체적으로, 제1 스캔 라인(SL1)은 제1 스위칭 트랜지스터(T1)의 게이트 전극에 제1 스캔 신호(SC(n-1))를 공급하여 제1 스위칭 트랜지스터(T1)를 턴-온 또는 턴-오프시킬 수 있다. 여기에서, 제1 스캔 신호(SC(n-1))는 초기화 기간(t1)에만 로우 레벨(Low)을 갖고, 샘플링 기간(t2) 및 에미션 기간(t3)에는 하이 레벨(High)을 가질 수 있다. 따라서, 제1 스위칭 트랜지스터(T1)는 초기화 기간(t1)에만 로우 레벨(Low)의 제1 스캔 신호(SC(n-1))를 수신하여 턴-온될 수 있고, 초기화 전압(Vinit)을 제1 노드(N1)에 제공할 수 있다.
여기에서, 제1 스캔 신호(SC(n-1))의 로우 레벨(Low)은 초기화 기간(t1) 동안 제1 스위칭 트랜지스터(T1)의 게이트 전극으로 제공되므로, 제1 스캔 신호(SC(n-1))의 로우 레벨(Low)은 제1 스위칭 트랜지스터(T1)의 소스-게이트 전압(Vsg)이 제1 스위칭 트랜지스터(T1)의 문턱 전압(Vth)보다 크도록 설정될 수 있다. 따라서, 초기화 기간(t1) 동안 제1 스위칭 트랜지스터(T1)의 소스-게이트 전압(Vsg)은 초기화 전압(Vinit) 및 제1 스캔 신호(SC(n-1))의 차전압(Vinit - SC(n-1))에 해당하고, 상기 차전압(Vinit - SC(n-1))이 제1 스위칭 트랜지스터(T1)의 문턱 전압(Vth)보다 크도록(Vinit - SC(n-1) >｜Vth｜) 제1 스캔 신호(SC(n-1))의 로우 레벨(Low)이 결정될 수 있다. 이하, 제2 스캔 신호(SC(n)), 제3 스캔 신호(SC(n)_b) 및 에미션 신호(EM)의 로우 레벨(Low)도 동일한 원리로 결정될 수 있다.
제2 스캔 라인(SL2)은 제4 스위칭 트랜지스터(T4)의 게이트 전극과 연결될 수 있다. 구체적으로, 제2 스캔 라인(SL2)은 제4 스위칭 트랜지스터(T4)의 게이트 전극에 제2 스캔 신호(SC(n))를 공급하여 제4 스위칭 트랜지스터(T4)를 턴-온 또는 턴-오프시킬 수 있다. 여기에서, 제2 스캔 신호(SC(n))는 제1 스캔 신호(SC(n-1))가 타임 시프트되어 형성될 수 있다. 그리고, 제2 스캔 신호(SC(n))는 샘플링 기간(t2)에만 로우 레벨(Low)을 갖고, 초기화 기간(t1) 및 에미션 기간(t3)에는 하이 레벨(High)을 가질 수 있다. 따라서, 제4 스위칭 트랜지스터(T4)는 샘플링 기간(t2)에만 로우 레벨(Low)의 제2 스캔 신호(SC(n))를 수신하여 턴-온될 수 있고, 데이터 전압(Vdata)을 제4 노드(N4)에 제공할 수 있다.
제3 스캔 라인(SL3)은 제2 스위칭 트랜지스터(T2)의 게이트 전극과 연결될 수 있다. 구체적으로, 제3 스캔 라인(SL3)은 제2 스위칭 트랜지스터(T2)의 게이트 전극에 제3 스캔 신호(SC(n)_b)를 공급하여 제2 스위칭 트랜지스터(T2)를 턴-온 또는 턴-오프시킬 수 있다. 여기에서, 제3 스캔 신호(SC(n)_b)는 제2 스캔 신호(SC(n))의 반대 신호에 해당할 수 있다. 예를 들어, 제3 스캔 신호(SC(n)_b)가 하이 레벨(High)을 가지면 제2 스캔 신호(SC(n))는 로우 레벨(Low)을 갖고, 제3 스캔 신호(SC(n)_b)가 로우 레벨(Low)을 가지면 제2 스캔 신호(SC(n))는 하이 레벨(High)을 가질 수 있다. 그리고, 제3 스캔 신호(SC(n)_b)는 샘플링 기간(t2)에만 하이 레벨(High)을 갖고, 초기화 기간(t1) 및 에미션 기간(t3)에는 로우 레벨(Low)을 가질 수 있다. 따라서, 제4 스위칭 트랜지스터(T4)는 초기화 기간(t1)에 로우 레벨(Low)의 제3 스캔 신호(SC(n)_b)를 수신하여 턴-온될 수 있고, 초기화 전압(Vinit)을 제2 노드(N2)에 제공할 수 있다. 그리고, 제4 스위칭 트랜지스터(T4)는 에미션 기간(t3)에 로우 레벨(Low)의 제3 스캔 신호(SC(n)_b)를 수신하여 턴-온될 수 있고, 구동 전류(Ioled)를 유기 발광 소자(OLED)의 애노드 전극(Anode)에 제공할 수 있다.
에미션 제어 라인(EML)은 제3 및 제5 스위칭 트랜지스터(T3, T5) 각각의 게이트 전극과 연결될 수 있다. 구체적으로, 에미션 제어 라인(EML)은 제3 및 제5 스위칭 트랜지스터(T3, T5) 각각의 게이트 전극에 에미션 신호(EM)를 공급하여 제3 스위칭 트랜지스터(T3) 및 제5 스위칭 트랜지스터(T5)를 턴-온 또는 턴-오프시킬 수 있다. 여기에서, 에미션 신호(EM)는 초기화 기간(t1) 및 샘플링 기간(t2)에 하이 레벨(High)을 갖고, 에미션 기간(t3)에는 로우 레벨(Low)을 가질 수 있다. 따라서, 제3 스위칭 트랜지스터(T3)는 초기화 기간(t1)에 하이 레벨(High)의 에미션 신호(EM)를 수신하여 턴-온될 수 있고, 초기화 전압(Vinit)을 제3 노드(N3)에 제공할 수 있다. 그리고, 제3 스위칭 트랜지스터(T3)는 샘플링 기간(t2)에 하이 레벨(High)의 에미션 신호(EM)를 수신하여 턴-온될 수 있고, 제2 노드(N2)의 전압을 제3 노드(N3)에 제공할 수 있다. 여기에서, 샘플링 기간(t2) 동안 구동 트랜지스터(Tdr)의 게이트 전압 및 드레인 전압에 걸리는 전압은 데이터 전압(Vdata) 및 구동 트랜지스터(Tdr)의 문턱 전압(Vth)의 차전압(Vdata-｜Vth｜)에 해당할 수 있다. 그리고, 제5 스위칭 트랜지스터(T5)는 에미션 기간(EM)에 로우 레벨(Low)의 에미션 신호(EM)를 수신하여 턴-온될 수 있고, 구동 전압(VDD)을 제4 노드(N4)에 제공할 수 있다.
도 5a 내지 도 5c는 도 2에 도시된 픽셀의 구동 방법을 설명하는 도면들이다. 구체적으로, 도 5a는 초기화 기간(t1) 동안 픽셀(P)의 구동 방법을 나타내고, 도 5b는 샘플링 기간(t2) 동안 픽셀(P)의 구동 방법을 나타내며, 도 5c는 에미션 기간(t3) 동안 픽셀(P)의 구동 방법을 나타낸다.
도 5a를 참조하면, 복수의 픽셀(P) 각각은 초기화 기간(t1), 샘플링 기간(t2) 및 에미션 기간(t3)을 통해 구동될 수 있다.
제1 스위칭 트랜지스터(T1)는 제1 스캔 신호(SC(n-1))를 기초로 초기화 기간(t1)에 턴-온되어 초기화 전압(Vinit)을 제1 노드(N1)에 제공할 수 있다. 구체적으로, 제1 스위칭 트랜지스터(T1)는 초기화 전압 공급 라인(VL1) 및 제1 노드(N1) 사이에 접속될 수 있다. 제1 스위칭 트랜지스터(T1)의 소스 전극은 초기화 전압 공급 라인(VL1)으로부터 초기화 전압(Vinit)을 공급받을 수 있고, 제1 스위칭 트랜지스터(T1)의 드레인 전극은 제1 노드(N1)를 통해 유기 발광 소자(OLED)의 애노드 전극(Anode) 및 제2 스위칭 트랜지스터(T2)의 제2 전극과 연결될 수 있다. 그리고, 제1 스위칭 트랜지스터(T1)의 게이트 전극은 초기화 기간(t1) 동안 제1 스캔 라인(SL1)으로부터 로우 레벨(Low)의 제1 스캔 신호(SC(n-1))를 공급받을 수 있다. 따라서, 제1 스위칭 트랜지스터(T1)는 초기화 기간(t1)에 턴-온되어 초기화 전압(Vinit)을 제1 노드(N1)에 제공할 수 있다.
제2 스위칭 트랜지스터(T2)는 제3 스캔 신호(SC(n)_b)를 기초로 초기화 기간(t1)에 턴-온되어 초기화 전압(Vinit)을 제2 노드(N2)에 제공할 수 있다. 구체적으로, 제2 스위칭 트랜지스터(T2)는 제1 노드(N1) 및 제2 노드(N2) 사이에 접속될 수 있다. 제2 스위칭 트랜지스터(T2)의 제1 전극은 제2 노드(N2)를 통해 구동 트랜지스터(Tdr)의 드레인 전극 및 제3 스위칭 트랜지스터(T3)의 드레인 전극과 연결될 수 있다. 그리고, 제2 스위칭 트랜지스터(T2)의 제2 전극은 제1 노드(N1)를 통해 제1 스위칭 트랜지스터(T1)의 드레인 전극 및 유기 발광 소자(OLED)의 애노드 전극(Anode)에 연결될 수 있다. 여기에서, 제2 스위칭 트랜지스터(T2)는 초기화 기간(t1) 동안 제1 스위칭 트랜지스터(T1)로부터 제공받은 초기화 전압(Vinit)을 제3 스위칭 트랜지스터(T3)에 제공하므로, 초기화 기간(t1) 동안 제2 스위칭 트랜지스터(T2)의 제1 전극은 드레인 전극에 해당할 수 있고, 제2 전극은 소스 전극에 해당할 수 있다. 그리고, 제2 스위칭 트랜지스터(T2)의 게이트 전극은 초기화 기간(t1) 동안 제3 스캔 라인(SL3)으로부터 로우 레벨(Low)의 제3 스캔 신호(SC(n)_b)를 공급받을 수 있다. 따라서, 제2 스위칭 트랜지스터(T2)는 초기화 기간(t1)에 턴-온되어 초기화 전압(Vinit)을 제2 노드(N2)에 제공할 수 있다.
제3 스위칭 트랜지스터(T3)는 에미션 신호(EM)를 기초로 초기화 기간(t1)에 턴-온되어 초기화 전압(Vinit)을 제3 노드(N3)에 제공할 수 있다. 구체적으로, 제3 스위칭 트랜지스터(T3)는 제2 노드(N2) 및 제3 노드(N3) 사이에 접속될 수 있다. 제3 스위칭 트랜지스터(T3)의 드레인 전극은 제2 노드(N2)를 통해 구동 트랜지스터(Tdr)의 드레인 전극 및 제2 스위칭 트랜지스터(T2)의 제1 전극과 연결될 수 있다. 그리고, 제3 스위칭 트랜지스터(T3)의 소스 전극은 제3 노드(N3)를 통해 구동 트랜지스터(Tdr)의 게이트 전극 및 저장 커패시터(Cst)의 일단과 연결될 수 있다. 그리고, 제3 스위칭 트랜지스터(T3)의 게이트 전극은 초기화 기간(t1) 동안 에미션 제어 라인(EML)으로부터 하이 레벨(High)의 에미션 신호(EM)를 공급받을 수 있다. 따라서, 제3 스위칭 트랜지스터(T3)는 초기화 기간(t1)에 턴-온되어 초기화 전압(Vinit)을 제3 노드(N3)에 제공할 수 있다.
결과적으로, 초기화 전압(Vinit)은 초기화 기간(t1) 동안 초기화 전압 공급 라인(VL1)으로부터 제1, 제2 및 제3 스위칭 트랜지스터(T1, T2, T3)를 순차적으로 통과하여 제3 노드(N3)에 제공될 수 있다. 구동 트랜지스터(Tdr)의 게이트 전극은 초기화 기간(t1)에 초기화 전압(Vinit)을 수신하여 초기화될 수 있다.
도 5b를 참조하면, 제4 스위칭 트랜지스터(T4)는 제2 스캔 신호(SC(n))를 기초로 샘플링 기간(t2)에 턴-온되어 데이터 전압(Vdata)을 제4 노드(N4)에 제공할 수 있다. 구체적으로, 제4 스위칭 트랜지스터(T4)는 데이터 라인(DL) 및 제4 노드(N4) 사이에 접속될 수 있다. 제4 스위칭 트랜지스터(T4)의 소스 전극은 데이터 라인(DL)으로부터 데이터 전압(Vdata)을 공급받을 수 있고, 제4 스위칭 트랜지스터(T4)의 드레인 전극은 제4 노드(N4)를 통해 구동 트랜지스터(Tdr)의 소스 전극 및 제5 스위칭 트랜지스터(T5)의 드레인 전극과 연결될 수 있다. 그리고, 제4 스위칭 트랜지스터(T4)의 게이트 전극은 샘플링 기간(t2) 동안 제2 스캔 라인(SL2)으로부터 로우 레벨(Low)의 제2 스캔 신호(SC(n))를 공급받을 수 있다. 따라서, 제4 스위칭 트랜지스터(T4)는 샘플링 기간(t2)에 턴-온되어 데이터 전압(Vdata)을 제4 노드(N4)에 제공할 수 있다.
구동 트랜지스터(Tdr)는 제3 노드(N3)의 전압을 기초로 샘플링 기간(t2)에 턴-온되어 데이터 전압(Vdata) 및 구동 트랜지스터(Tdr)의 문턱 전압(Vth)에 따라 결정되는 제3 노드(N3)의 전압을 제어할 수 있다. 구체적으로, 구동 트랜지스터(Tdr)는 제4 노드(N4) 및 제2 노드(N2) 사이에 접속될 수 있다. 구동 트랜지스터(Tdr)의 소스 전극은 제4 노드(N4)를 통해 제4 스위칭 트랜지스터(T4)의 드레인 전극 및 제5 스위칭 트랜지스터(T5)의 드레인 전극과 연결될 수 있다. 그리고, 구동 트랜지스터(Tdr)의 드레인 전극은 제2 노드(N2)를 통해 제3 스위칭 트랜지스터(T3)의 드레인 전극 및 제2 스위칭 트랜지스터(T2)의 제1 전극과 연결될 수 있다. 그리고, 구동 트랜지스터(Tdr)의 게이트 전극은 샘플링 기간(t2) 동안 제3 노드(N3)의 전압을 수신할 수 있다. 여기에서, 초기화 기간(t1)에서 샘플링 기간(t2)으로 넘어가는 순간, 구동 트랜지스터(Tdr)의 게이트 전극은 제3 노드(N3)에 인가되었던 초기화 전압(Vinit)을 공급받을 수 있다. 따라서, 샘플링 기간(t2)이 시작됨과 동시에 구동 트랜지스터(Tdr)의 소스 전극이 샘플링 기간(t2)에 데이터 전압(Vdata)을 수신하면, 구동 트랜지스터(Tdr)의 소스-게이트 전압(Vsg)이 구동 트랜지스터(Tdr)의 문턱 전압(Vth)보다 크게 되어(Vdata - Vinit >｜Vth｜), 구동 트랜지스터(Tdr)가 턴-온될 수 있다. 구동 트랜지스터(Tdr)가 턴-온됨으로써, 구동 트랜지스터(Tdr)의 소스-드레인 전류가 제4 노드(N4)로부터 제2 노드(N2)로 흐를 수 있다.
제3 스위칭 트랜지스터(T3)는 에미션 신호(EM)를 기초로 샘플링 기간(t2)에 턴-온되어 데이터 전압(Vdata) 및 구동 트랜지스터(Tdr)의 문턱 전압(Vth)에 따라 결정되는 제3 노드(N3)의 전압을 제어할 수 있다. 구체적으로, 제3 스위칭 트랜지스터(T3)는 제2 노드(N2) 및 제3 노드(N3) 사이에 접속될 수 있다. 제3 스위칭 트랜지스터(T3)의 드레인 전극은 제2 노드(N2)를 통해 구동 트랜지스터(Tdr)의 드레인 전극 및 제2 스위칭 트랜지스터(T2)의 제1 전극과 연결될 수 있다. 그리고, 제3 스위칭 트랜지스터(T3)의 소스 전극은 제3 노드(N3)를 통해 구동 트랜지스터(Tdr)의 게이트 전극 및 저장 커패시터(Cst)의 일단과 연결될 수 있다. 그리고, 제3 스위칭 트랜지스터(T3)의 게이트 전극은 샘플링 기간(t2) 동안 에미션 제어 라인(EML)으로부터 하이 레벨(High)의 에미션 신호(EM)를 공급받을 수 있다. 따라서, 제3 스위칭 트랜지스터(T3)는 샘플링 기간(t2)에 턴-온되어 제2 노드(N2)의 전압을 제3 노드(N3)에 제공할 수 있다. 여기에서, 샘플링 기간(t2)에 구동 트랜지스터(Tdr)가 처음 턴-온되는 순간, 구동 트랜지스터(Tdr)의 소스-드레인 전류(Isd)는 데이터 전압(Vdata), 초기화 전압(Vinit) 및 구동 트랜지스터(Tdr)의 문턱 전압(Vth)에 따라 결정될 수 있다(Isd = k*(Vdata - Vinit -｜Vth｜). 그리고, 제3 스위칭 트랜지스터(T3)는 샘플링 기간(t2) 동안 턴-온되어 구동 트랜지스터(Tdr)의 소스-드레인 전류(Isd)를 제3 노드(N3)에 제공할 수 있고, 제3 스위칭 트랜지스터(T3)의 게이트 전극에 연결된 제3 노드(N3)는 구동 트랜지스터(Tdr)의 소스-드레인 전류(Isd)에 의해 결정되는 전압을 가질 수 있다. 상기와 같은 방식으로, 샘플링 기간(t2)에 구동 트랜지스터(Tdr)가 처음 턴-온되는 순간부터 제3 노드(N3)의 전압 및 구동 트랜지스터(Tdr)의 소스-드레인 전류(Isd)가 변경될 수 있고, 제3 노드(N3)의 전압은 샘플링 기간(t2)에 결국 데이터 전압(Vdata) 및 구동 트랜지스터(Tdr)의 문턱 전압(Vth)의 차전압(Vdata -｜Vth｜)으로 수렴할 수 있다.
도 5c를 참조하면, 제5 스위칭 트랜지스터(T5)는 에미션 신호(EM)를 기초로 에미션 기간(t3)에 턴-온되어 구동 전압(VDD)을 제4 노드(N4)에 제공할 수 있다. 구체적으로, 제5 스위칭 트랜지스터(T5)는 구동 전압 공급 라인(VL2) 및 제4 노드(N4) 사이에 접속될 수 있다. 제5 스위칭 트랜지스터(T5)의 소스 전극은 구동 전압 공급 라인(VL2)으로부터 구동 전압(VDD)을 공급받을 수 있고, 제5 스위칭 트랜지스터(T5)의 드레인 전극은 제4 노드(N4)를 통해 구동 트랜지스터(Tdr)의 소스 전극 및 제4 스위칭 트랜지스터(T4)의 드레인 전극과 연결될 수 있다. 그리고, 제5 스위칭 트랜지스터(T5)의 게이트 전극은 에미션 기간(T3) 동안 에미션 제어 라인(EML)으로부터 로우 레벨(Low)의 에미션 신호(EM)를 공급받을 수 있다. 따라서, 제5 스위칭 트랜지스터(T5)는 에미션 기간(t3)에 턴-온되어 구동 전압(VDD)을 제4 노드(N4)에 제공할 수 있다.
구동 트랜지스터(Tdr)는 제3 노드(N3)의 전압을 기초로 에미션 기간(t3)에 턴-온되어 구동 전류(Ioled)를 유기 발광 소자(OLED)에 제공할 수 있다. 구체적으로, 구동 트랜지스터(Tdr)는 제4 노드(N4) 및 제2 노드(N2) 사이에 접속될 수 있다. 구동 트랜지스터(Tdr)의 소스 전극은 제4 노드(N4)를 통해 제4 스위칭 트랜지스터(T4)의 드레인 전극 및 제5 스위칭 트랜지스터(T5)의 드레인 전극과 연결될 수 있다. 그리고, 구동 트랜지스터(Tdr)의 드레인 전극은 제2 노드(N2)를 통해 제3 스위칭 트랜지스터(T3)의 드레인 전극 및 제2 스위칭 트랜지스터(T2)의 제1 전극과 연결될 수 있다. 그리고, 구동 트랜지스터(Tdr)의 게이트 전극은 에미션 기간(t3) 동안 제3 노드(N3)의 전압을 수신할 수 있다. 여기에서, 제3 노드(N3)의 전압은 샘플링 기간(t2) 동안 데이터 전압(Vdata) 및 구동 트랜지스터(Tdr)의 문턱 전압(Vth)의 차전압(Vdata -｜Vth｜)으로 수렴하고, 제3 스위칭 트랜지스터(T3)는 에미션 기간(t3) 동안 턴-오프되기 때문에, 제3 노드(N3)의 전압은 에미션 기간(t3) 동안 데이터 전압(Vdata) 및 구동 트랜지스터(Tdr)의 문턱 전압(Vth)의 차전압(Vdata -｜Vth｜)을 유지할 수 있다. 따라서, 구동 트랜지스터(Tdr)는 에미션 기간(t3) 동안 구동 전류(Ioled)를 흐르게 할 수 있다.
저장 커패시터(Cst)는 에미션 기간(t3) 동안 제3 노드(N3)의 전압을 제어할 수 있다. 구체적으로, 저장 커패시터(Cst)는 구동 전압 공급 라인(VL2) 및 제3 노드(N3) 사이에 접속될 수 있다. 따라서, 저장 커패시터(Cst)는 구동 전압 공급 라인(VL2) 및 제3 노드(N3) 사이에서 전압을 저장할 수 있다. 예를 들어, 저장 커패시터(Cst)는 에미션 기간(t3) 동안 제3 스위칭 트랜지스터(T3)가 턴-오프되더라도, 저장 커패시터(Cst)의 타단에 걸리는 구동 전압(VDD)이 일정하게 유지되므로, 저장 커패시터(Cst)의 일단에 걸리는 제3 노드(N3)의 전압이 일정하게 유지될 수 있다. 결과적으로, 저장 커패시터(Cst)는 에미션 기간(t3) 동안 제3 스위칭 트랜지스터(T3)가 턴-오프되더라도, 구동 전압(VDD) 및 제3 노드(N3)의 전위차를 기초로 제3 노드(N3)의 전압을 제어할 수 있다.
예를 들어, 구동 전류(Ioled)는 구동 트랜지스터(Tdr)의 소스-드레인 전류(Isd)에 해당할 수 있다. 그리고, 구동 트랜지스터(Tdr)의 소스 전극의 전압은 구동 전압(VDD)에 해당하고, 구동 트랜지스터(Tdr)의 게이트 전극의 전압은 데이터 전압(Vdata) 및 구동 트랜지스터(Tdr)의 문턱 전압(Vth)의 차전압(Vdata -｜Vth｜)에 해당할 수 있다. 따라서, 구동 트랜지스터(Tdr)의 소스-드레인 전류(Isd)는 다음과 같은 수식에 의해 결정될 수 있다.
Ioled=k*(Vsg -｜Vth｜)2 = k*(VDD- (Vdata-｜Vth｜) -｜Vth｜)2 =k*(VDD - Vdata)2
결과적으로, k는 상수에 해당하므로, 구동 전류(Ioled)는 구동 전압(VDD) 및 데이터 전압(Vdata)에 따라 결정될 수 있다.
이와 같이, 유기 발광 표시 장치는 제3 스위칭 트랜지스터(T3)를 금속 산화물 트랜지스터로 구현함으로써, 저주파수 구동 시에도 베젤 영역을 최소화하고 디스플레이 패널의 고해상도 목적을 달성할 수 있다. 그리고, 유기 발광 표시 장치는 제3 스위칭 트랜지스터(T3)를 금속 산화물 트랜지스터로 구현함으로써, 구동 전류(Ioled)로부터 발생할 수 있는 누설 전류를 최소화하여 유기 발광 소자(OLED)의 열화를 방지하고 디스플레이 패널의 수명을 개선할 수 있다. 그리고, 유기 발광 표시 장치는 스캔 라인(SL) 및 트랜지스터의 구성을 최소화할 수 있으며, 모든 그레이 레벨에서 구동 전류(Ioled)에 대한 높은 보상율을 갖는 픽셀 구동 회로를 제공할 수 있다.
제2 스위칭 트랜지스터(T2)는 제3 스캔 신호(SC(n)_b)를 기초로 에미션 기간(t3)에 턴-온되어 구동 전류(Ioled)를 유기 발광 소자(OLED)에 제공할 수 있다. 구체적으로, 제2 스위칭 트랜지스터(T2)는 제2 노드(N2) 및 제1 노드(N1) 사이에 접속될 수 있다. 제2 스위칭 트랜지스터(T2)의 제1 전극은 제2 노드(N2)를 통해 구동 트랜지스터(Tdr)의 드레인 전극 및 제3 스위칭 트랜지스터(T3)의 드레인 전극과 연결될 수 있다. 그리고, 제2 스위칭 트랜지스터(T2)의 제2 전극은 제1 노드(N1)를 통해 제1 스위칭 트랜지스터(T1)의 드레인 전극 및 유기 발광 소자(OLED)의 애노드 전극(Anode)에 연결될 수 있다. 여기에서, 제2 스위칭 트랜지스터(T2)는 에미션 기간(t3) 동안 구동 전류(Ioled)를 유기 발광 소자(OLED)에 제공하므로, 에미션 기간(t3) 동안 제2 스위칭 트랜지스터(T2)의 제1 전극은 소스 전극에 해당할 수 있고, 제2 전극은 드레인 전극에 해당할 수 있다. 그리고, 제2 스위칭 트랜지스터(T2)의 게이트 전극은 에미션 기간(t3) 동안 제3 스캔 라인(SL3)으로부터 로우 레벨(Low)의 제3 스캔 신호(SC(n)_b)를 공급받을 수 있다. 따라서, 제2 스위칭 트랜지스터(T2)는 에미션 기간(t3)에 턴-온되어 구동 전류(Ioled)을 유기 발광 소자(OLED)에 제공할 수 있다.
도 6은 도 2에 도시된 픽셀의 구동 트랜지스터의 문턱 전압에 대한 감도를 설명하는 그래프이다.
도 6을 참조하면, 유기 발광 표시 장치는 제3 스위칭 트랜지스터(T3)를 금속 산화물 트랜지스터로 구현함으로써, 구동 전류(Ioled)로부터 발생할 수 있는 누설 전류를 최소화하여 유기 발광 소자(OLED)의 열화를 방지하고 디스플레이 패널의 수명을 개선할 수 있다.
일반적으로, 구동 전류(Ioled)로부터 발생할 수 있는 누설 전류는 픽셀 구동 회로 내의 복수의 트랜지스터들 각각의 문턱 전압(Vth)의 차이에 따라 증가할 수 있다. 이에 따라, 저주파수 구동 시, 유기 발광 소자(OLED)에 제공되는 구동 전류(Ioled)로부터 누설 전류가 발생하여 유기 발광 소자(OLED)가 열화되는 것을 방지하기 위하여, 본 출원에 따른 유기 발광 표시 장치는 제3 스위칭 트랜지스터(T3)를 금속 산화물 트랜지스터로 구현할 수 있다.
유기 발광 표시 장치는 모든 그레이 레벨에서 구동 전류(Ioled)로부터 발생하는 누설 전류를 최소화할 수 있다. 여기에서, 그레이 레벨은 0G 내지 255G의 레벨로 표현되고, 0G에 가까울수록 블랙에 가깝고, 255G에 가까울수록 화이트에 가까운 명암도를 나타낸다.
그리고, 하기의 [표 1]은 특정의 그레이 레벨에서 복수의 트랜지스터들 각각의 문턱 전압(Vth)에 대한 구동 트랜지스터(Tdr)의 감도(S)를 나타낸다.
Gray level Vth sensitivity of Tdr
255G S ≒ 0%
127G S < 1%
31G S < 2%
0G S < 7%
여기에서, 상기의 [표 1]의 결과는 복수의 트랜지스터들 각각의 문턱 전압(Vth)의 차가 -0.5V ~ 0.5V에 해당할 때 구동 트랜지스터(Tdr)의 감도(S)를 나타낸 것이다. 그리고, 그레이 레벨이 255G인 경우 구동 트랜지스터(Tdr)의 감도(S)가 0%에 가깝기 때문에, 그레이 레벨이 255G일 때 구동 트랜지스터(Tdr)의 감도(S)는 도 6의 그래프에서 생략되었다.
따라서, 도 6 및 [표 1]을 참조하면, 유기 발광 표시 장치는 모든 그레이 레벨에서 구동 전류(Ioled)에 대한 높은 보상율을 갖는 픽셀 구동 회로를 제공할 수 있다.
도 7은 본 발명의 일 예에 따른 유기 발광 표시 장치에 있어서, 본 발명의 제2 실시예에 따른 픽셀의 구조를 나타내는 도면이고, 도 8은 도 7에 도시된 픽셀의 레이아웃 도면이다. 이하에서는, 본 발명의 제1 실시예와의 차이를 중심으로 설명하고, 전술한 구성과 동일한 구성은 간략히 설명하거나 생략하기로 한다.
도 7 및 도 8을 참조하면, 복수의 픽셀(P) 각각은 유기 발광 소자(OLED)와 유기 발광 소자(OLED)를 구동하는 픽셀 구동 회로를 포함한다.
유기 발광 소자(OLED)는 픽셀 구동 회로로부터 구동 전류를 공급받아 발광할 수 있다. 구체적으로, 유기 발광 소자(OLED)는 구동 트랜지스터(Tdr)와 직렬로 연결된 제2 스위칭 트랜지스터(T2)의 제2 전극인 제1 노드(N1)와 연결될 수 있다.
픽셀 구동 회로는 유기 발광 소자(OLED)에 흐르는 구동 전류(Ioled)를 제어하여 유기 발광 소자(OLED)를 구동할 수 있다. 픽셀 구동 회로는 구동 트랜지스터(Tdr) 및 제1 내지 제6 스위칭 트랜지스터(T1~T6)를 포함할 수 있다.
구동 트랜지스터(Tdr)는 유기 발광 소자(OLED)에 흐르는 구동 전류(Ioled)를 제어할 수 있다. 구체적으로, 구동 트랜지스터(Tdr)는 제4 노드(N4) 및 제2 노드(N2) 사이에 접속되어 구동 전류(Ioled)를 제2 스위칭 트랜지스터(T2)에 제공할 수 있다. 예를 들어, 구동 트랜지스터(Tdr)의 소스 전극은 제4 노드(N4)를 통해 제4 스위칭 트랜지스터(T4)의 드레인 전극 및 제5 스위칭 트랜지스터(T5)의 드레인 전극과 연결될 수 있다. 그리고, 구동 트랜지스터(Tdr)의 드레인 전극은 제2 노드(N2)를 통해 제2 스위칭 트랜지스터(T2)의 제1 전극, 제3 스위칭 트랜지스터(T3)의 드레인 전극 및 제6 스위칭 트랜지스터(T6)의 드레인 전극과 연결될 수 있다. 그리고, 구동 트랜지스터(Tdr)의 게이트 전극은 제3 노드(N3)를 통해 저장 커패시터(Cst)의 일단 및 제3 스위칭 트랜지스터(T3)의 소스 전극과 연결될 수 있다. 따라서, 구동 트랜지스터(Tdr)는 제3 노드(N3)의 전압을 기초로 턴-온되어 제4 노드(N4)로부터 제공받은 구동 전류(Ioled)를 제2 노드(N2)에 제공할 수 있다.
제1 스위칭 트랜지스터(T1)는 초기화 전압(Vinit)을 유기 발광 소자(OLED)와 연결된 제1 노드(N1)에 제공할 수 있다. 구체적으로, 제1 스위칭 트랜지스터(T1)는 초기화 전압 공급 라인(VL1) 및 제1 노드(N1) 사이에 접속되어 초기화 전압(Vinit)을 제1 노드(N1)에 제공할 수 있다. 따라서, 제1 스위칭 트랜지스터(T1)는 제1 스캔 신호(SC(n-1))를 기초로 턴-온되어 초기화 전압 공급 라인(VL1)으로부터 제공받은 초기화 전압(Vinit)을 제1 노드(N1)에 제공할 수 있다.
제2 스위칭 트랜지스터(T2)는 제1 노드(N1)와 구동 트랜지스터(Tdr)의 드레인 전극인 제2 노드(N2)를 선택적으로 접속시킬 수 있다. 구체적으로, 제2 스위칭 트랜지스터(T2)는 제1 노드(N1) 및 제2 노드(N2) 사이에 접속되어 구동 트랜지스터(Tdr)로부터 제공받은 구동 전류(Ioled)를 유기 발광 소자(OLED)에 제공할 수 있다. 예를 들어, 제2 스위칭 트랜지스터(T2)의 제1 전극은 제2 노드(N2)를 통해 구동 트랜지스터(Tdr)의 드레인 전극, 제3 스위칭 트랜지스터(T3)의 드레인 전극 및 제6 스위칭 트랜지스터(T6)의 드레인 전극과 연결될 수 있다. 그리고, 제2 스위칭 트랜지스터(T2)의 제2 전극은 제1 노드(N1)를 통해 제1 스위칭 트랜지스터(T1)의 드레인 전극 및 유기 발광 소자(OLED)의 애노드 전극(Anode)에 연결될 수 있다. 그리고, 제2 스위칭 트랜지스터(T2)의 게이트 전극은 에미션 제어 라인(EML)으로부터 에미션 신호(EM)를 공급받을 수 있다. 따라서, 제2 스위칭 트랜지스터(T2)는 에미션 신호(EM)를 기초로 턴-온되어 구동 트랜지스터(Tdr)로부터 제공받은 구동 전류(Ioled)를 유기 발광 소자(OLED)에 제공할 수 있다. 결과적으로, 본 발명의 제2 실시예에 따른 유기 발광 표시 장치는 제1 실시예와 달리, 제3 스캔 라인(SL3)을 구성하지 않음으로써, 스캔 라인(SL)의 구성을 최소화할 수 있다.
제3 스위칭 트랜지스터(T3)는 제2 노드(N2) 및 구동 트랜지스터(Tdr)의 게이트 전극인 제3 노드(N3)를 선택적으로 접속시킬 수 있다. 구체적으로, 제3 스위칭 트랜지스터(T3)는 제2 노드(N2) 및 제3 노드(N3) 사이에 접속되어 초기화 전압(Vinit)을 구동 트랜지스터(Tdr)의 게이트 전극에 제공하거나, 제2 노드(N2)의 전압을 제3 노드(N3)에 제공할 수 있다. 예를 들어, 제3 스위칭 트랜지스터(T3)의 드레인 전극은 제2 노드(N2)를 통해 구동 트랜지스터(Tdr)의 드레인 전극, 제2 스위칭 트랜지스터(T2)의 제1 전극 및 제6 스위칭 트랜지스터(T6)의 드레인 전극과 연결될 수 있다. 그리고, 제3 스위칭 트랜지스터(T3)의 소스 전극은 제3 노드(N3)를 통해 구동 트랜지스터(Tdr)의 게이트 전극 및 저장 커패시터(Cst)의 일단과 연결될 수 있다. 그리고, 제3 스위칭 트랜지스터(T3)의 게이트 전극은 에미션 제어 라인(EML)으로부터 에미션 신호(EM)를 공급받을 수 있다. 따라서, 제3 스위칭 트랜지스터(T3)는 에미션 신호(EM)를 기초로 턴-온되어 제2 노드(N2)로부터 제공받은 초기화 전압(Vinit)을 제3 노드(N3)에 제공하거나, 제2 노드(N2)의 전압을 제3 노드(N3)에 제공할 수 있다.
일 예에 따르면, 제3 스위칭 트랜지스터(T3)는 구동 트랜지스터(Tdr), 제1, 제2, 제4, 제5 및 제6 스위칭 트랜지스터(T1, T2, T4, T5, T6)와 다른 타입의 트랜지스터에 해당할 수 있다. 예를 들어, 제3 스위칭 트랜지스터(T3)는 n-타입 트랜지스터에 해당할 수 있고, 구동 트랜지스터(Tdr), 제1, 제2, 제4, 제5 및 제6 스위칭 트랜지스터(T1, T2, T4, T5, T6)는 p-타입 트랜지스터에 해당할 수 있다. 제3 스위칭 트랜지스터(T3)는 게이트 전극에 인가되는 전압을 기초로 드레인 전극으로 유입되는 전류를 소스 전극을 통해 출력할 수 있다. 여기에서, 제3 스위칭 트랜지스터(T3)의 드레인 전극 및 소스 전극은 전류의 방향에 따라 바뀔 수 있으나, 이하에서는, 픽셀(P)의 구동 방법에 따라 제2 노드(N2)의 전압이 제3 노드(N3)에 제공되는 방향을 기준으로 제3 스위칭 트랜지스터(T3)의 드레인 전극 및 소스 전극을 결정한다.
제4 스위칭 트랜지스터(T4)는 데이터 전압(Vdata)을 구동 트랜지스터(Tdr)의 소스 전극인 제4 노드(N4)에 제공할 수 있다. 구체적으로, 제4 스위칭 트랜지스터(T4)는 데이터 라인(DL) 및 제4 노드(N4) 사이에 접속되어 데이터 전압(Vdata)을 제4 노드(N4)에 제공할 수 있다. 따라서, 제4 스위칭 트랜지스터(T4)는 제2 스캔 신호(SC(n))를 기초로 턴-온되어 데이터 라인(DL)으로부터 제공받은 데이터 전압(Vdata)을 제4 노드(N4)에 제공할 수 있다.
제5 스위칭 트랜지스터(T5)는 구동 전압(VDD)을 구동 트랜지스터(Tdr)의 소스 전극인 제4 노드(N4)에 제공할 수 있다. 구체적으로, 제5 스위칭 트랜지스터(T5)는 구동 전압 공급 라인(VL2) 및 제4 노드(N4) 사이에 접속되어 구동 전압(VDD)을 제4 노드(N4)에 제공할 수 있다. 따라서, 제5 스위칭 트랜지스터(T5)는 에미션 신호(EM)를 기초로 턴-온되어 구동 전압 공급 라인(VL2)으로부터 제공받은 구동 전압(VDD)을 제4 노드(N4)에 제공할 수 있다.
제6 스위칭 트랜지스터(T6)는 초기화 전압(Vinit)을 구동 트랜지스터(Tdr)의 드레인 전극과 연결된 제2 노드(N2)에 제공할 수 있다. 구체적으로, 제6 스위칭 트랜지스터(T6)는 초기화 전압 공급 라인(VL1) 및 제2 노드(N2) 사이에 접속되어 초기화 전압(Vinit)을 제2 노드(N2)에 제공할 수 있다. 예를 들어, 제6 스위칭 트랜지스터(T6)의 소스 전극은 초기화 전압 공급 라인(VL1)과 연결되고, 제6 스위칭 트랜지스터(T6)의 드레인 전극은 제2 노드(N2)와 연결되며, 제6 스위칭 트랜지스터(T6)의 게이트 전극은 제1 스캔 라인(SL1)과 연결될 수 있다. 그리고, 제6 스위칭 트랜지스터(T6)의 소스 전극은 초기화 전압 공급 라인(VL1)으로부터 초기화 전압(Vinit)을 공급받을 수 있고, 제6 스위칭 트랜지스터(T6)의 게이트 전극은 제1 스캔 라인(SL1)으로부터 제1 스캔 신호(SC(n-1))를 공급받을 수 있다. 그리고, 제6 스위칭 트랜지스터(T6)의 드레인 전극은 제2 노드(N2)를 통해 구동 트랜지스터(Tdr)의 드레인 전극, 제2 스위칭 트랜지스터(T2)의 제1 전극 및 제3 스위칭 트랜지스터(T3)의 드레인 전극과 연결될 수 있다. 따라서, 제6 스위칭 트랜지스터(T6)는 제1 스캔 신호(SC(n-1))를 기초로 턴-온되어 초기화 전압 공급 라인(VL1)으로부터 제공받은 초기화 전압(Vinit)을 제2 노드(N2)에 제공할 수 있다.
일 예에 따르면, 제3 스위칭 트랜지스터(T3)는 금속 산화물 트랜지스터로 구현될 수 있다. 유기 발광 표시 장치는 제3 스위칭 트랜지스터(T3)를 구동 트랜지스터(Tdr), 제1, 제2, 제4, 제5 및 제6 스위칭 트랜지스터(T1, T2, T4, T5, T6)와 다른 금속 산화물 트랜지스터로 구현함으로써, 저주파수 구동 시에도 베젤 영역을 최소화하고 디스플레이 패널의 고해상도 목적을 달성할 수 있다. 그리고, 유기 발광 표시 장치는 제3 스위칭 트랜지스터(T3)를 금속 산화물 트랜지스터로 구현함으로써, 구동 전류(Ioled)로부터 발생할 수 있는 누설 전류를 최소화하고, 스캔 라인(SL) 및 트랜지스터의 구성을 최소화할 수 있으며, 모든 그레이 레벨에서 구동 전류(Ioled)에 대한 높은 보상율을 갖는 픽셀 구동 회로를 제공할 수 있다.
도 9는 도 7에 도시된 픽셀에 제공되는 신호들의 파형도이다.
도 9를 참조하면, 복수의 픽셀(P) 각각은 초기화 기간(t1), 샘플링 기간(t2) 및 에미션 기간(t3)을 통해 구동될 수 있다.
제1 스캔 라인(SL1)은 제1 및 제6 스위칭 트랜지스터(T1, T6) 각각의 게이트 전극과 연결될 수 있다. 구체적으로, 제1 스캔 라인(SL1)은 제1 스위칭 트랜지스터(T1)의 게이트 전극에 제1 스캔 신호(SC(n-1))를 공급하여 제1 스위칭 트랜지스터(T1)를 턴-온 또는 턴-오프시킬 수 있다. 그리고, 제1 스캔 라인(SL1)은 제6 스위칭 트랜지스터(T6)의 게이트 전극에 제1 스캔 신호(SC(n-1))를 공급하여 제6 스위칭 트랜지스터(T6)를 턴-온 또는 턴-오프시킬 수 있다. 예를 들어, 제1 스캔 신호(SC(n-1))는 초기화 기간(t1)에만 로우 레벨(Low)을 갖고, 샘플링 기간(t2) 및 에미션 기간(t3)에는 하이 레벨(High)을 가질 수 있다. 따라서, 제1 스위칭 트랜지스터(T1)는 초기화 기간(t1)에만 로우 레벨(Low)의 제1 스캔 신호(SC(n-1))를 수신하여 턴-온될 수 있고, 초기화 전압(Vinit)을 제1 노드(N1)에 제공할 수 있다. 그리고, 제6 스위칭 트랜지스터(T6)는 초기화 기간(t1)에만 로우 레벨(Low)의 제1 스캔 신호(SC(n-1))를 수신하여 턴-온될 수 있고, 초기화 전압(Vinit)을 제2 노드(N2)에 제공할 수 있다.
제2 스캔 라인(SL2)은 제4 스위칭 트랜지스터(T4)의 게이트 전극과 연결될 수 있다. 구체적으로, 제2 스캔 신호(SC(n))는 샘플링 기간(t2)에만 로우 레벨(Low)을 갖고, 초기화 기간(t1) 및 에미션 기간(t3)에는 하이 레벨(High)을 가질 수 있다. 따라서, 제4 스위칭 트랜지스터(T4)는 샘플링 기간(t2)에만 로우 레벨(Low)의 제2 스캔 신호(SC(n))를 수신하여 턴-온될 수 있고, 데이터 전압(Vdata)을 제4 노드(N4)에 제공할 수 있다.
에미션 제어 라인(EML)은 제2, 제3 및 제5 스위칭 트랜지스터(T2, T3, T5) 각각의 게이트 전극과 연결될 수 있다. 구체적으로, 에미션 제어 라인(EML)은 제2, 제3 및 제5 스위칭 트랜지스터(T2, T3, T5) 각각의 게이트 전극에 에미션 신호(EM)를 공급하여 제2, 제3 및 제5 스위칭 트랜지스터(T2, T3, T5)를 턴-온 또는 턴-오프시킬 수 있다. 여기에서, 에미션 신호(EM)는 초기화 기간(t1) 및 샘플링 기간(t2)에 하이 레벨(High)을 갖고, 에미션 기간(t3)에는 로우 레벨(Low)을 가질 수 있다. 따라서, 제2 스위칭 트랜지스터(T2)는 초기화 기간(t1) 및 샘플링 기간(t2) 각각에 하이 레벨(High)의 에미션 신호(EM)를 수신하여 턴-오프될 수 있다. 제3 스위칭 트랜지스터(T3)는 초기화 기간(t1)에 하이 레벨(High)의 에미션 신호(EM)를 수신하여 턴-온될 수 있고, 초기화 전압(Vinit)을 제3 노드(N3)에 제공할 수 있다. 그리고, 제3 스위칭 트랜지스터(T3)는 샘플링 기간(t2)에 하이 레벨(High)의 에미션 신호(EM)를 수신하여 턴-온될 수 있고, 제2 노드(N2)의 전압을 제3 노드(N3)에 제공할 수 있다. 여기에서, 샘플링 기간(t2) 동안 구동 트랜지스터(Tdr)의 게이트 전압 및 드레인 전압에 걸리는 전압은 데이터 전압(Vdata) 및 구동 트랜지스터(Tdr)의 문턱 전압(Vth)의 차전압(Vdata-｜Vth｜)에 해당할 수 있다. 그리고, 제5 스위칭 트랜지스터(T5)는 에미션 기간(EM)에 로우 레벨(Low)의 에미션 신호(EM)를 수신하여 턴-온될 수 있고, 구동 전압(VDD)을 제4 노드(N4)에 제공할 수 있다.
도 10a 내지 도 10c는 도 7에 도시된 픽셀의 구동 방법을 설명하는 도면들이다. 구체적으로, 도 10a는 초기화 기간(t1) 동안 픽셀(P)의 구동 방법을 나타내고, 도 10b는 샘플링 기간(t2) 동안 픽셀(P)의 구동 방법을 나타내며, 도 10c는 에미션 기간(t3) 동안 픽셀(P)의 구동 방법을 나타낸다.
도 10a를 참조하면, 복수의 픽셀(P) 각각은 초기화 기간(t1), 샘플링 기간(t2) 및 에미션 기간(t3)을 통해 구동될 수 있다.
제1 스위칭 트랜지스터(T1)는 제1 스캔 신호(SC(n-1))를 기초로 초기화 기간(t1)에 턴-온되어 초기화 전압(Vinit)을 제1 노드(N1)에 제공할 수 있다. 구체적으로, 제1 스위칭 트랜지스터(T1)는 초기화 전압 공급 라인(VL1) 및 제1 노드(N1) 사이에 접속될 수 있다. 그리고, 제1 스위칭 트랜지스터(T1)의 게이트 전극은 초기화 기간(t1) 동안 제1 스캔 라인(SL1)으로부터 로우 레벨(Low)의 제1 스캔 신호(SC(n-1))를 공급받을 수 있다. 따라서, 제1 스위칭 트랜지스터(T1)는 초기화 기간(t1)에 턴-온되어 초기화 전압(Vinit)을 제1 노드(N1)에 제공할 수 있다.
제6 스위칭 트랜지스터(T6)는 제1 스캔 신호(SC(n-1))를 기초로 초기화 기간(t1)에 턴-온되어 초기화 전압(Vinit)을 제2 노드(N2)에 제공할 수 있다. 구체적으로, 제6 스위칭 트랜지스터(T6)는 초기화 전압 공급 라인(VL1) 및 제2 노드(N2) 사이에 접속될 수 있다. 제6 스위칭 트랜지스터(T6)의 소스 전극은 초기화 전압 공급 라인(VL1)으로부터 초기화 전압(Vinit)을 공급받을 수 있고, 제6 스위칭 트랜지스터(T6)의 드레인 전극은 제2 노드(N2)를 통해 제2 스위칭 트랜지스터(T2)의 제1 전극, 제3 스위칭 트랜지스터(T3)의 드레인 전극 및 구동 트랜지스터(Tdr)의 드레인 전극과 연결될 수 있다. 그리고, 제6 스위칭 트랜지스터(T6)의 게이트 전극은 초기화 기간(t1) 동안 제1 스캔 라인(SL1)으로부터 로우 레벨(Low)의 제1 스캔 신호(SC(n-1))를 공급받을 수 있다. 따라서, 제6 스위칭 트랜지스터(T6)는 초기화 기간(t1)에 턴-온되어 초기화 전압(Vinit)을 제2 노드(N2)에 제공할 수 있다.
제3 스위칭 트랜지스터(T3)는 에미션 신호(EM)를 기초로 초기화 기간(t1)에 턴-온되어 초기화 전압(Vinit)을 제3 노드(N3)에 제공할 수 있다. 구체적으로, 제3 스위칭 트랜지스터(T3)는 제2 노드(N2) 및 제3 노드(N3) 사이에 접속될 수 있다. 제3 스위칭 트랜지스터(T3)의 드레인 전극은 제2 노드(N2)를 통해 제2 스위칭 트랜지스터(T2)의 제1 전극, 제6 스위칭 트랜지스터(T6)의 드레인 전극 및 구동 트랜지스터(Tdr)의 드레인 전극과 연결될 수 있다. 그리고, 제3 스위칭 트랜지스터(T3)의 소스 전극은 제3 노드(N3)를 통해 구동 트랜지스터(Tdr)의 게이트 전극 및 저장 커패시터(Cst)의 일단과 연결될 수 있다. 그리고, 제3 스위칭 트랜지스터(T3)의 게이트 전극은 초기화 기간(t1) 동안 에미션 제어 라인(EML)으로부터 하이 레벨(High)의 에미션 신호(EM)를 공급받을 수 있다. 따라서, 제3 스위칭 트랜지스터(T3)는 초기화 기간(t1)에 턴-온되어 초기화 전압(Vinit)을 제3 노드(N3)에 제공할 수 있다.
결과적으로, 초기화 전압(Vinit)은 초기화 기간(t1) 동안 초기화 전압 공급 라인(VL1)으로부터 제6 및 제3 스위칭 트랜지스터(T6, T3)를 순차적으로 통과하여 제3 노드(N3)에 제공될 수 있다. 구동 트랜지스터(Tdr)의 게이트 전극은 초기화 기간(t1)에 초기화 전압(Vinit)을 수신하여 초기화될 수 있다.
도 10b를 참조하면, 제4 스위칭 트랜지스터(T4)는 제2 스캔 신호(SC(n))를 기초로 샘플링 기간(t2)에 턴-온되어 데이터 전압(Vdata)을 제4 노드(N4)에 제공할 수 있다. 구체적으로, 제4 스위칭 트랜지스터(T4)는 데이터 라인(DL) 및 제4 노드(N4) 사이에 접속될 수 있다. 그리고, 제4 스위칭 트랜지스터(T4)의 게이트 전극은 샘플링 기간(t2) 동안 제2 스캔 라인(SL2)으로부터 로우 레벨(Low)의 제2 스캔 신호(SC(n))를 공급받을 수 있다. 따라서, 제4 스위칭 트랜지스터(T4)는 샘플링 기간(t2)에 턴-온되어 데이터 전압(Vdata)을 제4 노드(N4)에 제공할 수 있다.
구동 트랜지스터(Tdr)는 제3 노드(N3)의 전압을 기초로 샘플링 기간(t2)에 턴-온되어 데이터 전압(Vdata) 및 구동 트랜지스터(Tdr)의 문턱 전압(Vth)에 따라 결정되는 제3 노드(N3)의 전압을 제어할 수 있다. 구체적으로, 구동 트랜지스터(Tdr)는 제4 노드(N4) 및 제2 노드(N2) 사이에 접속될 수 있다. 그리고, 구동 트랜지스터(Tdr)의 게이트 전극은 샘플링 기간(t2) 동안 제3 노드(N3)의 전압을 수신할 수 있다. 여기에서, 초기화 기간(t1)에서 샘플링 기간(t2)으로 넘어가는 순간, 구동 트랜지스터(Tdr)의 게이트 전극은 제3 노드(N3)에 인가되었던 초기화 전압(Vinit)을 공급받을 수 있다. 따라서, 샘플링 기간(t2)이 시작됨과 동시에 구동 트랜지스터(Tdr)의 소스 전극이 샘플링 기간(t2)에 데이터 전압(Vdata)을 수신하면, 구동 트랜지스터(Tdr)의 소스-게이트 전압(Vsg)이 구동 트랜지스터(Tdr)의 문턱 전압(Vth)보다 크게 되어(Vdata - Vinit >｜Vth｜), 구동 트랜지스터(Tdr)가 턴-온될 수 있다. 구동 트랜지스터(Tdr)가 턴-온됨으로써, 구동 트랜지스터(Tdr)의 소스-드레인 전류가 제4 노드(N4)로부터 제2 노드(N2)로 흐를 수 있다.
제3 스위칭 트랜지스터(T3)는 에미션 신호(EM)를 기초로 샘플링 기간(t2)에 턴-온되어 데이터 전압(Vdata) 및 구동 트랜지스터(Tdr)의 문턱 전압(Vth)에 따라 결정되는 제3 노드(N3)의 전압을 제어할 수 있다. 구체적으로, 제3 스위칭 트랜지스터(T3)는 제2 노드(N2) 및 제3 노드(N3) 사이에 접속될 수 있다. 그리고, 제3 스위칭 트랜지스터(T3)의 게이트 전극은 샘플링 기간(t2) 동안 에미션 제어 라인(EML)으로부터 하이 레벨(High)의 에미션 신호(EM)를 공급받을 수 있다. 따라서, 제3 스위칭 트랜지스터(T3)는 샘플링 기간(t2)에 턴-온되어 제2 노드(N2)의 전압을 제3 노드(N3)에 제공할 수 있다. 여기에서, 샘플링 기간(t2)에 구동 트랜지스터(Tdr)가 처음 턴-온되는 순간, 구동 트랜지스터(Tdr)의 소스-드레인 전류(Isd)는 데이터 전압(Vdata), 초기화 전압(Vinit) 및 구동 트랜지스터(Tdr)의 문턱 전압(Vth)에 따라 결정될 수 있다(Isd = k*(Vdata - Vinit -｜Vth｜). 그리고, 제3 스위칭 트랜지스터(T3)는 샘플링 기간(t2) 동안 턴-온되어 구동 트랜지스터(Tdr)의 소스-드레인 전류(Isd)를 제3 노드(N3)에 제공할 수 있고, 제3 스위칭 트랜지스터(T3)의 게이트 전극에 연결된 제3 노드(N3)는 구동 트랜지스터(Tdr)의 소스-드레인 전류(Isd)에 의해 결정되는 전압을 가질 수 있다. 상기와 같은 방식으로, 샘플링 기간(t2)에 구동 트랜지스터(Tdr)가 처음 턴-온되는 순간부터 제3 노드(N3)의 전압 및 구동 트랜지스터(Tdr)의 소스-드레인 전류(Isd)가 변경될 수 있고, 제3 노드(N3)의 전압은 샘플링 기간(t2)에 결국 데이터 전압(Vdata) 및 구동 트랜지스터(Tdr)의 문턱 전압(Vth)의 차전압(Vdata -｜Vth｜)으로 수렴할 수 있다.
도 10c를 참조하면, 제5 스위칭 트랜지스터(T5)는 에미션 신호(EM)를 기초로 에미션 기간(t3)에 턴-온되어 구동 전압(VDD)을 제4 노드(N4)에 제공할 수 있다. 구체적으로, 제5 스위칭 트랜지스터(T5)는 구동 전압 공급 라인(VL2) 및 제4 노드(N4) 사이에 접속될 수 있다. 그리고, 제5 스위칭 트랜지스터(T5)의 게이트 전극은 에미션 기간(T3) 동안 에미션 제어 라인(EML)으로부터 로우 레벨(Low)의 에미션 신호(EM)를 공급받을 수 있다. 따라서, 제5 스위칭 트랜지스터(T5)는 에미션 기간(t3)에 턴-온되어 구동 전압(VDD)을 제4 노드(N4)에 제공할 수 있다.
구동 트랜지스터(Tdr)는 제3 노드(N3)의 전압을 기초로 에미션 기간(t3)에 턴-온되어 구동 전류(Ioled)를 유기 발광 소자(OLED)에 제공할 수 있다. 구체적으로, 구동 트랜지스터(Tdr)는 제4 노드(N4) 및 제2 노드(N2) 사이에 접속될 수 있다. 그리고, 구동 트랜지스터(Tdr)의 게이트 전극은 에미션 기간(t3) 동안 제3 노드(N3)의 전압을 수신할 수 있다. 여기에서, 제3 노드(N3)의 전압은 샘플링 기간(t2) 동안 데이터 전압(Vdata) 및 구동 트랜지스터(Tdr)의 문턱 전압(Vth)의 차전압(Vdata -｜Vth｜)으로 수렴하고, 제3 스위칭 트랜지스터(T3)는 에미션 기간(t3) 동안 턴-오프되기 때문에, 제3 노드(N3)의 전압은 에미션 기간(t3) 동안 데이터 전압(Vdata) 및 구동 트랜지스터(Tdr)의 문턱 전압(Vth)의 차전압(Vdata -｜Vth｜)을 유지할 수 있다. 따라서, 구동 트랜지스터(Tdr)는 에미션 기간(t3) 동안 구동 전류(Ioled)를 흐르게 할 수 있다.
저장 커패시터(Cst)는 에미션 기간(t3) 동안 제3 노드(N3)의 전압을 제어할 수 있다. 구체적으로, 저장 커패시터(Cst)는 에미션 기간(t3) 동안 제3 스위칭 트랜지스터(T3)가 턴-오프되더라도, 저장 커패시터(Cst)의 타단에 걸리는 구동 전압(VDD)이 일정하게 유지되므로, 저장 커패시터(Cst)의 일단에 걸리는 제3 노드(N3)의 전압이 일정하게 유지될 수 있다. 결과적으로, 저장 커패시터(Cst)는 에미션 기간(t3) 동안 제3 스위칭 트랜지스터(T3)가 턴-오프되더라도, 구동 전압(VDD) 및 제3 노드(N3)의 전위차를 기초로 제3 노드(N3)의 전압을 제어할 수 있다.
이와 같이, 유기 발광 표시 장치는 제3 스위칭 트랜지스터(T3)를 금속 산화물 트랜지스터로 구현함으로써, 저주파수 구동 시에도 베젤 영역을 최소화하고 디스플레이 패널의 고해상도 목적을 달성할 수 있다. 그리고, 유기 발광 표시 장치는 제3 스위칭 트랜지스터(T3)를 금속 산화물 트랜지스터로 구현함으로써, 구동 전류(Ioled)로부터 발생할 수 있는 누설 전류를 최소화하여 유기 발광 소자(OLED)의 열화를 방지하고 디스플레이 패널의 수명을 개선할 수 있다. 그리고, 유기 발광 표시 장치는 스캔 라인(SL) 및 트랜지스터의 구성을 최소화할 수 있으며, 모든 그레이 레벨에서 구동 전류(Ioled)에 대한 높은 보상율을 갖는 픽셀 구동 회로를 제공할 수 있다.
제2 스위칭 트랜지스터(T2)는 에미션 신호(EM)를 기초로 에미션 기간(t3)에 턴-온되어 구동 전류(Ioled)를 유기 발광 소자(OLED)에 제공할 수 있다. 구체적으로, 제2 스위칭 트랜지스터(T2)는 제2 노드(N2) 및 제1 노드(N1) 사이에 접속될 수 있다. 제2 스위칭 트랜지스터(T2)의 제1 전극은 제2 노드(N2)를 통해 구동 트랜지스터(Tdr)의 드레인 전극 및 제3 스위칭 트랜지스터(T3)의 드레인 전극과 연결될 수 있다. 그리고, 제2 스위칭 트랜지스터(T2)의 제2 전극은 제1 노드(N1)를 통해 제1 스위칭 트랜지스터(T1)의 드레인 전극 및 유기 발광 소자(OLED)의 애노드 전극(Anode)에 연결될 수 있다. 여기에서, 제2 스위칭 트랜지스터(T2)는 에미션 기간(t3) 동안 구동 전류(Ioled)를 유기 발광 소자(OLED)에 제공하므로, 에미션 기간(t3) 동안 제2 스위칭 트랜지스터(T2)의 제1 전극은 소스 전극에 해당할 수 있고, 제2 전극은 드레인 전극에 해당할 수 있다. 그리고, 제2 스위칭 트랜지스터(T2)의 게이트 전극은 에미션 기간(t3) 동안 에미션 제어 라인(EML)으로부터 로우 레벨(Low)의 에미션 신호(EM)를 공급받을 수 있다. 따라서, 제2 스위칭 트랜지스터(T2)는 에미션 기간(t3)에 턴-온되어 구동 전류(Ioled)을 유기 발광 소자(OLED)에 제공할 수 있다.
도 11은 도 7에 도시된 픽셀의 구동 트랜지스터의 문턱 전압에 대한 감도를 설명하는 그래프이다.
도 11을 참조하면, 유기 발광 표시 장치는 제3 스위칭 트랜지스터(T3)를 금속 산화물 트랜지스터로 구현함으로써, 구동 전류(Ioled)로부터 발생할 수 있는 누설 전류를 최소화하여 유기 발광 소자(OLED)의 열화를 방지하고 디스플레이 패널의 수명을 개선할 수 있다.
일반적으로, 구동 전류(Ioled)로부터 발생할 수 있는 누설 전류는 픽셀 구동 회로 내의 복수의 트랜지스터들 각각의 문턱 전압(Vth)의 차이에 따라 증가할 수 있다. 이에 따라, 저주파수 구동 시, 유기 발광 소자(OLED)에 제공되는 구동 전류(Ioled)로부터 누설 전류가 발생하여 유기 발광 소자(OLED)가 열화되는 것을 방지하기 위하여, 본 출원에 따른 유기 발광 표시 장치는 제3 스위칭 트랜지스터(T3)를 금속 산화물 트랜지스터로 구현할 수 있다.
유기 발광 표시 장치는 모든 그레이 레벨에서 구동 전류(Ioled)로부터 발생하는 누설 전류를 최소화할 수 있다. 그리고, 하기의 [표 2]는 특정의 그레이 레벨에서 복수의 트랜지스터들 각각의 문턱 전압(Vth)에 대한 구동 트랜지스터(Tdr)의 감도(S)를 나타낸다.
Gray level Vth sensitivity of Tdr
255G S ≒ 0%
127G S < 1%
31G S < 2%
0G S < 11%
여기에서, 상기의 [표 2]의 결과는 복수의 트랜지스터들 각각의 문턱 전압(Vth)의 차가 -0.5V ~ 0.5V에 해당할 때 구동 트랜지스터(Tdr)의 감도(S)를 나타낸 것이다. 그리고, 그레이 레벨이 255G인 경우 구동 트랜지스터(Tdr)의 감도(S)가 0%에 가깝기 때문에, 그레이 레벨이 255G일 때 구동 트랜지스터(Tdr)의 감도(S)는 도 11의 그래프에서 생략되었다.
따라서, 도 11 및 [표 2]를 참조하면, 유기 발광 표시 장치는 모든 그레이 레벨에서 구동 전류(Ioled)에 대한 높은 보상율을 갖는 픽셀 구동 회로를 제공할 수 있다.
결과적으로, 본 출원에 따른 유기 발광 표시 장치는 제3 스위칭 트랜지스터(T3)를 나머지 트랜지스터와 다른 타입의 금속 산화물 트랜지스터로 구현함으로써, 저주파수 구동 시에도 베젤 영역을 최소화하고 디스플레이 패널의 고해상도 목적을 달성할 수 있다. 그리고, 유기 발광 표시 장치는 제3 스위칭 트랜지스터(T3)를 금속 산화물 트랜지스터로 구현함으로써, 구동 전류(Ioled)로부터 발생할 수 있는 누설 전류를 최소화하고, 스캔 라인(SL) 및 트랜지스터의 구성을 최소화할 수 있으며, 모든 그레이 레벨에서 구동 전류(Ioled)에 대한 높은 보상율을 갖는 픽셀 구동 회로를 제공할 수 있다.
이상에서 설명한 본 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 출원의 범위에 포함되는 것으로 해석되어야 한다.
100: 픽셀 어레이부 300: 제어 회로
500: 데이터 구동 회로 700: 스캔 구동 회로
SL: 스캔 라인 DL: 데이터 라인
SL1: 제1 스캔 라인 SL2: 제2 스캔 라인
SL3: 제3 스캔 라인 EML: 에미션 제어 라인
VL1: 초기화 전압 공급 라인 VL2: 구동 전압 공급 라인
P: 픽셀 OLED: 유기 발광 소자
Tdr: 구동 트랜지스터
T1: 제1 스위칭 트랜지스터 T2: 제2 스위칭 트랜지스터
T3: 제3 스위칭 트랜지스터 T4: 제4 스위칭 트랜지스터
T5: 제5 스위칭 트랜지스터 T6: 제6 스위칭 트랜지스터
Cst: 저장 커패시터

Claims (15)

  1. 복수의 픽셀 영역 각각마다 마련되고, 유기 발광 소자와 상기 유기 발광 소자를 구동하는 픽셀 구동 회로를 갖는 복수의 픽셀을 포함하며,
    상기 픽셀 구동 회로는,
    상기 유기 발광 소자에 흐르는 구동 전류를 제어하는 구동 트랜지스터;
    초기화 전압을 상기 유기 발광 소자와 연결된 제1 노드에 제공하는 제1 스위칭 트랜지스터;
    상기 제1 노드와 상기 구동 트랜지스터의 드레인 전극인 제2 노드를 선택적으로 접속시키는 제2 스위칭 트랜지스터;
    상기 제2 노드 및 상기 구동 트랜지스터의 게이트 전극인 제3 노드를 선택적으로 접속시키는 제3 스위칭 트랜지스터;
    데이터 전압을 상기 구동 트랜지스터의 소스 전극인 제4 노드에 제공하는 제4 스위칭 트랜지스터; 및
    구동 전압을 상기 제4 노드에 제공하는 제5 스위칭 트랜지스터를 포함하고,
    상기 제3 스위칭 트랜지스터는 상기 구동 트랜지스터, 상기 제1, 제2, 제4 및 제5 스위칭 트랜지스터와 다른 타입인, 유기 발광 표시 장치.
  2. 제 1 항에 있어서,
    상기 픽셀은 초기화 기간, 샘플링 기간, 및 에미션 기간을 통해 구동되고,
    상기 제1 스위칭 트랜지스터는 제1 스캔 신호를 기초로 상기 초기화 기간에 턴-온되어 상기 초기화 전압을 상기 제1 노드에 제공하는, 유기 발광 표시 장치.
  3. 제 2 항에 있어서,
    상기 제2 스위칭 트랜지스터는 제2 스캔 신호의 반대 신호를 기초로 상기 초기화 기간에 턴-온되어 상기 초기화 전압을 상기 제2 노드에 제공하고, 상기 에미션 기간에 턴-온되어 상기 구동 전류를 상기 유기 발광 소자에 제공하는, 유기 발광 표시 장치.
  4. 제 2 항에 있어서,
    상기 제3 스위칭 트랜지스터는 에미션 신호를 기초로 상기 초기화 기간에 턴-온되어 상기 초기화 전압을 상기 제3 노드에 제공하고, 상기 샘플링 기간에 턴-온되어 상기 데이터 전압 및 상기 구동 트랜지스터의 문턱 전압에 따라 결정되는 제3 노드의 전압을 제어하는, 유기 발광 표시 장치.
  5. 제 2 항에 있어서,
    상기 제4 스위칭 트랜지스터는 제2 스캔 신호를 기초로 상기 샘플링 기간에 턴-온되어 상기 데이터 전압을 상기 제4 노드에 제공하는, 유기 발광 표시 장치.
  6. 제 2 항에 있어서,
    상기 제5 스위칭 트랜지스터는 에미션 신호를 기초로 상기 에미션 기간에 턴-온되어 상기 구동 전압을 상기 제4 노드에 제공하는, 유기 발광 표시 장치.
  7. 제 2 항에 있어서,
    상기 구동 트랜지스터는 상기 제3 노드의 전압을 기초로 상기 샘플링 기간에 턴-온되어 상기 데이터 전압 및 상기 구동 트랜지스터의 문턱 전압에 따라 결정되는 제3 노드의 전압을 제어하고, 상기 에미션 기간에 턴-온되어 상기 구동 전류를 상기 제2 노드에 제공하는, 유기 발광 표시 장치.
  8. 제 2 항에 있어서,
    상기 제1 스캔 신호는 상기 초기화 기간에만 상기 제1 스위칭 트랜지스터를 턴-온시키고, 제2 스캔 신호는 상기 샘플링 기간에만 상기 제4 스위칭 트랜지스터를 턴-온시키며, 상기 제2 스캔 신호의 반대 신호는 상기 초기화 기간 및 상기 에미션 기간에 상기 제2 스위칭 트랜지스터를 턴-온시키는, 유기 발광 표시 장치.
  9. 제 2 항에 있어서,
    상기 초기화 전압을 상기 제2 노드에 제공하는 제6 스위칭 트랜지스터를 더 포함하는, 유기 발광 표시 장치.
  10. 제 9 항에 있어서,
    상기 제6 스위칭 트랜지스터는 상기 제1 스캔 신호를 기초로 상기 초기화 기간에 턴-온되어 상기 초기화 전압을 상기 제2 노드에 제공하는, 유기 발광 표시 장치.
  11. 제 9 항에 있어서,
    상기 제2 스위칭 트랜지스터는 에미션 신호를 기초로 상기 에미션 기간에 턴-온되어 상기 구동 전류를 상기 유기 발광 소자에 제공하는, 유기 발광 표시 장치.
  12. 제 9 항에 있어서,
    에미션 신호는 상기 초기화 기간 및 상기 샘플링 기간 동안 상기 제3 스위칭 트랜지스터를 턴-온시키고, 상기 에미션 기간 동안 상기 제2 및 제5 스위칭 트랜지스터를 턴-온시키는, 유기 발광 표시 장치.
  13. 제 9 항에 있어서,
    상기 제1 스캔 신호는 상기 초기화 기간에만 상기 제1 및 제6 스위칭 트랜지스터를 턴-온시키고, 제2 스캔 신호는 상기 샘플링 기간에만 상기 제4 스위칭 트랜지스터를 턴-온시키는, 유기 발광 표시 장치.
  14. 제 2 항 및 제 9 항 중 어느 한 항에 있어서,
    상기 제5 스위칭 트랜지스터의 소스 전극 및 상기 구동 트랜지스터의 게이트 전극과 연결된 제3 노드에 접속되는 저장 커패시터를 더 포함하는, 유기 발광 표시 장치.
  15. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 구동 트랜지스터, 상기 제1, 제2, 제4 및 제5 스위칭 트랜지스터는 p-타입 트랜지스터에 해당하고, 상기 제3 스위칭 트랜지스터는 n-타입 트랜지스터에 해당하는, 유기 발광 표시 장치.
KR1020170143673A 2017-10-31 2017-10-31 유기 발광 표시 장치 Active KR102482575B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170143673A KR102482575B1 (ko) 2017-10-31 2017-10-31 유기 발광 표시 장치
US16/163,779 US10937852B2 (en) 2017-10-31 2018-10-18 Organic light emitting display apparatus
CN201811236083.9A CN109727574A (zh) 2017-10-31 2018-10-23 有机发光显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170143673A KR102482575B1 (ko) 2017-10-31 2017-10-31 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20190048591A true KR20190048591A (ko) 2019-05-09
KR102482575B1 KR102482575B1 (ko) 2022-12-28

Family

ID=66243248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170143673A Active KR102482575B1 (ko) 2017-10-31 2017-10-31 유기 발광 표시 장치

Country Status (3)

Country Link
US (1) US10937852B2 (ko)
KR (1) KR102482575B1 (ko)
CN (1) CN109727574A (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10916198B2 (en) 2019-01-11 2021-02-09 Apple Inc. Electronic display with hybrid in-pixel and external compensation
CN110164365B (zh) * 2019-01-28 2021-01-15 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
CN111986598B (zh) * 2019-05-23 2023-12-12 京东方科技集团股份有限公司 像素驱动电路和显示器
CN110491337B (zh) 2019-08-27 2021-02-05 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板以及电子设备
US20210193049A1 (en) 2019-12-23 2021-06-24 Apple Inc. Electronic Display with In-Pixel Compensation and Oxide Drive Transistors
KR102743888B1 (ko) * 2020-02-04 2024-12-19 삼성디스플레이 주식회사 화소 및 표시장치
CN113539179A (zh) * 2020-04-20 2021-10-22 Oppo广东移动通信有限公司 像素驱动电路、显示屏和终端
KR102705805B1 (ko) * 2020-04-29 2024-09-12 삼성디스플레이 주식회사 표시 장치
CN113948043B (zh) * 2020-07-16 2023-03-21 华为技术有限公司 像素驱动电路及其驱动方法、显示面板和电子设备
KR20220034971A (ko) * 2020-09-11 2022-03-21 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
WO2022061718A1 (zh) * 2020-09-25 2022-03-31 京东方科技集团股份有限公司 像素电路、像素驱动方法、显示面板和显示装置
CN112233621B (zh) * 2020-10-10 2022-10-18 Oppo广东移动通信有限公司 一种像素驱动电路、显示面板及电子设备
KR102819178B1 (ko) 2020-10-21 2025-06-10 엘지디스플레이 주식회사 유기 발광 표시 장치
CN113066434B (zh) * 2021-03-24 2023-07-18 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN113327924B (zh) * 2021-05-25 2024-04-12 北京京东方技术开发有限公司 半导体器件、显示基板及显示装置
CN114284303B (zh) * 2021-12-29 2022-10-11 长沙惠科光电有限公司 显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090010371A (ko) * 2007-07-23 2009-01-30 재단법인서울대학교산학협력재단 유기 전계 발광 표시 장치
KR20140067583A (ko) * 2012-11-27 2014-06-05 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법
KR20150064544A (ko) * 2013-12-03 2015-06-11 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법
US20150243220A1 (en) * 2014-02-25 2015-08-27 Lg Display Co., Ltd. Display Backplane and Method of Fabricating the Same
KR20160081709A (ko) * 2014-12-31 2016-07-08 엘지디스플레이 주식회사 표시 장치
KR20170081082A (ko) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 유기발광 표시장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104485071B (zh) * 2014-12-22 2017-08-25 昆山国显光电有限公司 像素电路及其驱动方法和有源矩阵有机发光显示器
EP3098804A3 (en) * 2015-05-28 2016-12-21 LG Display Co., Ltd. Organic light emitting display
CN106847183B (zh) * 2015-12-03 2020-04-24 群创光电股份有限公司 具有混合晶体管的主动矩阵有机发光二极管的驱动电路
KR102561294B1 (ko) * 2016-07-01 2023-08-01 삼성디스플레이 주식회사 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
CN107123397B (zh) * 2017-06-14 2019-10-25 深圳市华星光电半导体显示技术有限公司 Amoled像素驱动电路及像素驱动方法
CN107274829B (zh) * 2017-07-10 2020-04-14 上海天马有机发光显示技术有限公司 一种有机电致发光显示面板及显示设备
KR102462008B1 (ko) * 2017-09-22 2022-11-03 삼성디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090010371A (ko) * 2007-07-23 2009-01-30 재단법인서울대학교산학협력재단 유기 전계 발광 표시 장치
KR20140067583A (ko) * 2012-11-27 2014-06-05 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법
KR20150064544A (ko) * 2013-12-03 2015-06-11 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법
US20150243220A1 (en) * 2014-02-25 2015-08-27 Lg Display Co., Ltd. Display Backplane and Method of Fabricating the Same
KR20150100516A (ko) * 2014-02-25 2015-09-02 엘지디스플레이 주식회사 디스플레이 백플레인 및 이의 제조 방법
KR20160081709A (ko) * 2014-12-31 2016-07-08 엘지디스플레이 주식회사 표시 장치
KR20170081082A (ko) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 유기발광 표시장치

Also Published As

Publication number Publication date
CN109727574A (zh) 2019-05-07
KR102482575B1 (ko) 2022-12-28
US10937852B2 (en) 2021-03-02
US20190131376A1 (en) 2019-05-02

Similar Documents

Publication Publication Date Title
KR102482575B1 (ko) 유기 발광 표시 장치
US12300172B2 (en) Pixel circuit and driving method therefor and display panel
US11881164B2 (en) Pixel circuit and driving method thereof, and display panel
US10991303B2 (en) Pixel circuit and driving method thereof, display device
US10438538B2 (en) Electroluminescent display device
CN110176213B (zh) 像素电路及其驱动方法、显示面板
US10978002B2 (en) Pixel circuit and driving method thereof, and display panel
US11404001B2 (en) Pixel driving circuit and method, display panel
US10083658B2 (en) Pixel circuits with a compensation module and drive methods thereof, and related devices
WO2018157613A1 (zh) 一种oled像素电路及其驱动方法、显示装置
US11676540B2 (en) Pixel circuit, method for driving the same, display panel and display device
US20160005356A1 (en) Oled Pixel Circuit, Driving Method of the Same, and Display Device
CN109584788A (zh) 像素驱动电路、像素单元及驱动方法、阵列基板、显示装置
CN108777131B (zh) Amoled像素驱动电路及驱动方法
CN109712568B (zh) 一种像素驱动电路及其驱动方法、显示面板、显示装置
WO2019174372A1 (zh) 像素补偿电路、驱动方法、电致发光显示面板及显示装置
CN108389551B (zh) 一种像素电路及其驱动方法、显示装置
US11514855B2 (en) Display device
CN107369412B (zh) 一种像素电路及其驱动方法、显示装置
GB2620507A (en) Pixel circuit and driving method therefor and display panel
US20240404468A1 (en) Display driving circuit, display driving method and display panel
US11514844B2 (en) Pixel drive circuit, pixel unit, driving method, array substrate, and display apparatus
CN111354315B (zh) 显示面板及显示装置、像素驱动方法
KR20230095243A (ko) 유기 발광 표시 장치
CN113241036A (zh) 像素驱动电路、像素驱动方法及显示装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20171031

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200925

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20171031

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220329

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220924

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20221226

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20221226

End annual number: 3

Start annual number: 1

PG1601 Publication of registration