KR20190007980A - 고방열 팬아웃 패키지 및 그 제조방법 - Google Patents
고방열 팬아웃 패키지 및 그 제조방법 Download PDFInfo
- Publication number
- KR20190007980A KR20190007980A KR1020170089745A KR20170089745A KR20190007980A KR 20190007980 A KR20190007980 A KR 20190007980A KR 1020170089745 A KR1020170089745 A KR 1020170089745A KR 20170089745 A KR20170089745 A KR 20170089745A KR 20190007980 A KR20190007980 A KR 20190007980A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- sheet member
- layer
- heat
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
- H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
- H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02379—Fan-out arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명의 일실시예는 금속 재질로 형성되고, 적어도 하나 이상의 수용부가 형성된 시트부재, 상기 수용부에 실장된 반도체 칩, 상기 반도체 칩의 열을 상기 시트부재로 전달하도록, 상기 반도체 칩과 상기 시트부재를 연결하는 열전도층, 상기 반도체 칩, 시트부재 및 열전도층을 보호하도록 형성되는 몰딩층, 상기 반도체 칩의 전극패드를 외부로 연결하는 신호전달경로와 상기 시트부재의 열을 외부로 방출하는 열전달경로를 포함하는 재배선층을 포함하는 고방열 팬아웃 패키지를 제공한다.
Description
본 발명은 고방열 팬아웃 패키지 및 그 제조방법에 관한 것이다.
반도체 배선의 나노스케일 구조, 반도체 칩의 소형화 및 고성능화가 진행되면서, 반도체의 성능을 유지하고 높은 신뢰성을 갖는 반도체 패키지 기술도 함께 발전하고 있다. 최근 이동통신의 발달로 인하여 고주파수 대역의 신호처리가 가능한 반도체 칩에 대한 수요가 발생하고 있으며, 고주파수 대역에서 발생하는 각종 문제들을 해결할 수 있는 반도체 패키징 기술이 요구되고 있는 실정이다.
본 발명의 일실시예에 따른 목적은, 반도체 칩과 반도체 칩을 수용하는 금속 재질의 시트부재를 연결하는 열전도층을 포함하는 고방열 팬아웃 패키지를 제공하기 위한 것이다.
또한, 금속 재질의 시트부재와 연결된 전극패턴 및 솔더볼을 통해 외부 회로 기판으로 열을 전달하는 열전달경로를 포함하는 재배선층을 갖는 고방열 팬아웃 패키지를 제공하기 위한 것이다.
또한, 반도체 칩을 시트부재의 수용부에 삽입하는 단계 후에, 반도체 칩과 시트부재의 사이를 열적으로 연결하는 금속 재질의 고방열층을 형성하는 단계를 포함하는 고방열 팬아웃 패키지 제조방법을 제공하기 위한 것이다.
본 발명의 일실시예에 따른 고방열 팬아웃 패키지는, 금속 재질로 형성되고, 적어도 하나 이상의 수용부가 형성된 시트부재, 상기 수용부에 실장된 반도체 칩, 상기 반도체 칩의 열을 상기 시트부재로 전달하도록, 상기 반도체 칩과 상기 시트부재를 연결하는 열전도층, 상기 반도체 칩, 시트부재 및 열전도층을 보호하도록 형성되는 몰딩층, 상기 반도체 칩의 전극패드를 외부 회로로 연결하는 신호전달경로와 상기 시트부재의 열을 외부로 방출하는 열전달경로를 포함하는 재배선층을 포함한다.
또한, 상기 열전도층은 상기 반도체 칩과 상기 시트부재를 커버하도록 레이어 형상으로 형성된다.
또한, 상기 열전도층은 상기 반도체 칩과 상기 시트부재를 커버하도록 레이어 형상으로 형성되되, 상기 반도체 칩과 상기 시트부재 사이의 이격공간을 채우도록 형성된다.
또한, 상기 열전도층은 상기 반도체 칩을 커버하고, 상기 반도체 칩과 상기 시트부재 사이의 이격공간에 충진되되, 상기 시트부재의 수용부로부터 바깥쪽으로 일부 영역까지만 형성된다.
또한, 상기 신호전달경로는 상기 반도체 칩의 전극패드를 외부 회로와 연결시키는 제1 전극패턴 및 상기 반도체 칩의 접지용 전극패드를 상기 시트부재와 연결시키는 제3 전극패턴을 포함한다.
또한, 상기 열전달경로는 상기 시트부재를 외부 회로 기판에 연결시키는 제2 전극패턴을 포함한다.
본 발명의 일실시예에 따른 고방열 팬아웃 패키지의 제조방법은, 캐리어 시트 상에 적어도 하나 이상의 수용부가 형성된 금속 재질의 시트부재를 준비하는 단계, 상기 시트부재의 수용부에 반도체 칩을 삽입하는 단계, 상기 반도체 칩의 열을 상기 시트부재로 전달하도록, 상기 반도체 칩과 상기 시트부재를 연결하는 열전도층을 형성하는 단계, 상기 반도체 칩, 시트부재 및 열전도층을 보호하도록 몰딩층을 형성하는 단계, 상기 캐리어 시트를 제거하고, 상기 반도체 칩의 전극패드를 외부 회로로 연결하는 신호전달경로와 상기 시트부재의 열을 외부로 방출하는 열전달경로를 포함하는 재배선층을 형성하는 단계를 포함한다.
또한, 상기 열전도층을 형성하는 단계는 상기 반도체 칩과 상기 시트부재 상에 금속을 코팅함으로써, 상기 열전도층을 레이어 형상으로 형성한다.
또한, 상기 재배선층을 형성하는 단계는 상기 반도체 칩 및 시트부재 상에 절연층을 형성하는 단계, 상기 절연층 상에 상기 반도체 칩의 전극패드를 외부 회로와 연결시키는 제1 전극패턴, 상기 반도체 칩의 접지용 전극패드를 상기 시트부재와 연결시키는 제3 전극패턴 및 상기 시트부재를 외부 회로 기판에 연결시키는 제2 전극패턴을 형성하는 단계, 상기 전극패턴들 상에 언더범프금속층 및 솔더볼을 형성하는 단계를 포함하여, 상기 열전달경로와 신호전달경로를 동시에 형성한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 일실시예에 따르면, 반도체 칩과 반도체 칩을 수용하는 금속 재질의 시트부재를 열적으로 연결하는 열전도층을 포함하므로, 반도체 칩에서 발생하는 열이 열전도층을 따라 시트부재로 전달되어, 팬아웃 패키지 구조에서 몰딩층에 의해 반도체 칩의 후면이 덮이더라도 반도체 칩의 방열이 원활한 이점이 있다.
또한, 재배선층에 반도체 칩의 전기신호를 외부 회로 기판으로 전달하는 신호전달경로 뿐만 아니라, 금속 재질의 시트부재와 연결된 전극패턴 및 솔더볼을 통해 외부 회로 기판으로 열을 전달하는 열전달경로를 더 포함하여, 팬아웃 패키지의 재배선층을 이용해 외부 회로 기판으로 열을 배출하므로, 반도체 패키지의 방열특성이 향상되고 두께가 감소하는 효과가 있다.
또한, 반도체 칩을 시트부재의 수용부에 삽입하는 단계 후에, 반도체 칩과 시트부재의 사이를 열적으로 연결하는 금속 재질의 열전도층을 형성하는 단계를 수행하므로, 기존의 반도체 제조공정을 그대로 이용할 수 있는 이점이 있다.
도 1은 본 발명의 일실시예에 따른 고방열 팬아웃 패키지의 단면도이다.
도 2는 다른 형태의 열전도층을 갖는 고방열 팬아웃 패키지의 단면도이다.
도 3은 또 다른 형태의 열전도층을 갖는 고방열 팬아웃 패키지의 단면도이다.
도 4 내지 도 9는 본 발명의 일실시예에 따른 고방열 팬아웃 패키지 제조방법을 도시한 공정단면도이다.
도 10 내지 12는 다른 형태의 열전도층을 갖는 고방열 팬아웃 패키지 제조방법의 일부를 도시한 공정단면도이다.
도 13 내지 15는 다른 형태의 열전도층을 갖는 고방열 팬아웃 패키지 제조방법의 일부를 도시한 공정단면도이다.
도 2는 다른 형태의 열전도층을 갖는 고방열 팬아웃 패키지의 단면도이다.
도 3은 또 다른 형태의 열전도층을 갖는 고방열 팬아웃 패키지의 단면도이다.
도 4 내지 도 9는 본 발명의 일실시예에 따른 고방열 팬아웃 패키지 제조방법을 도시한 공정단면도이다.
도 10 내지 12는 다른 형태의 열전도층을 갖는 고방열 팬아웃 패키지 제조방법의 일부를 도시한 공정단면도이다.
도 13 내지 15는 다른 형태의 열전도층을 갖는 고방열 팬아웃 패키지 제조방법의 일부를 도시한 공정단면도이다.
본 발명의 일실시예의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "일면", "타면", "제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명의 일실시예를 설명함에 있어서, 본 발명의 일실시예의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여, 본 발명의 일실시예를 상세히 설명한다.
도 1은 본 발명의 일실시예에 따른 고방열 팬아웃 패키지의 단면도이다.
도 1에 도시된 바와 같이, 본 발명의 일실시예에 따른 고방열 팬아웃 패키지는, 금속 재질로 형성되고, 적어도 하나 이상의 수용부(111)가 형성된 시트부재(110), 수용부(111)에 실장된 반도체 칩(120), 상기 반도체 칩(120)의 열을 시트부재(110)로 전달하도록, 반도체 칩(120)과 시트부재(110)를 연결하는 열전도층(130), 상기 반도체 칩(120), 시트부재(110) 및 열전도층(130)을 보호하도록 형성되는 몰딩층(140) 및 반도체 칩(120)의 전극패드(121)를 외부로 연결하는 신호전달경로와 시트부재(110)의 열을 외부로 방출하는 열전달경로를 포함하는 재배선층(150)을 포함한다.
시트부재(110)는 반도체 칩(120)을 수용할 수 있는 수용부(111)가 적어도 하나 이상 형성되며, 수용부(111)는 반도체 칩(120)의 형상에 대응하는 홀(hole) 형상으로 형성될 수 있다. 시트부재(110)는 전기전도성을 갖는 구리(Cu), 알루미늄(Al) 등의 금속 또는 이들을 포함하는 합금으로 형성될 수 있다. 시트부재(110)의 수용부(111)에는 반도체 칩(120)이 실장된다. 반도체 칩(120)은 전극패드(121)(I/O 단자)가 형성된 활성면(active-face)과 시트부재(110)의 일면(110a)이 동일평면상에 위치하도록 수용부(111)에 삽입될 수 있다.
반도체 칩(120)은 일면에 전극패드(121)가 형성되어 활성면(active-face)를 이루고, 타면에는 전극패드(121)가 없거나, 타면에 접지 전극패드가 형성되는 구조일 수 있다. 하나의 고방열 팬아웃 패키지에 동종 또는 이종의 반도체 칩(120)이 복수개 포함될 수 있다. 반도체 칩(120)은 약 3GHz의 고주파수 대역 신호를 이용하거나, 약 30GHz의 밀리미터파 대역의 고주파수 신호를 이용할 수도 있다. 특히, 밀리미터파 대역에서 작동하면서 고전류를 이용하는 전력반도체 등에서 반도체 칩(120)의 방열이 특히 문제된다.
열전도층(130)은 반도체 칩(120)과 시트부재(110)를 열적으로 연결하는 요소이다. 열전도층(130)은 열전도도가 높은 물질로 형성되며, 구리(Cu), 알루미늄(Al) 등의 금속 또는 이들을 포함하는 합금으로 형성될 수 있고, 시트부재(110)의 재질과 동일한 재질로 형성될 수도 있다. 반도체 칩(120)에서 발생한 열은 열전도층(130)을 통하여 시트부재(110)로 전달된다.
도 1에 도시된 바와 같이, 열전도층(130)은 반도체 칩(120)과 시트부재(110)를 커버하도록 레이어 형상으로 형성된다. 구체적으로, 열전도층(130)은 반도체 칩(120)의 후면(즉, 활성면과 대향하는 면), 측면, 시트부재(110)의 타면(110a), 수용부(111) 내측면 상에 하나의 레이어(layer) 형상으로 형성된다. 열전도층(130)은 반도체 칩(120)과 시트부재(110) 사이의 이격공간(A)에도 레이어 형상으로 형성되어 반도체 칩(120)과 시트부재(110)를 열적으로 연결한다. 열전도층(130)의 두께는 반도체 칩(120)과 시트부재(110) 상에서 일정하게 형성될 수 있다. 금속 재질의 열전도층(130)은 스퍼터링(sputtering), 전기도금, 화학기상증착(CVD) 등의 알려진 공정을 이용하여 형성될 수 있다.
몰딩층(140)은 반도체 칩(120), 시트부재(110), 열전도층(130)을 보호하기 위하여, 반도체 칩(120), 시트부재(110) 및 열전도층(130) 상에 형성된다. 몰딩층(140)은 EMC(Electrical Molding Compound) 등의 알려진 재료로 형성될 수 있으며, 몰딩 공정 또는 organic lamination 공정을 이용하여 형성될 수 있다.
재배선층(150)은 적어도 하나 이상의 신호전달경로와 열전달경로를 포함한다. 재배선층(150)의 신호전달경로는 외부 회로의 단자와 반도체 칩(120)의 전극패드(121)를 연결하기 위한 제1 전극패턴(151a)과, 제1 전극패턴(151a)에 연결되는 언더범프금속층(153)과 솔더볼(154)을 포함한다. 즉, 반도체 칩(120)의 신호 입출력용 전극패드(121)는 제1 전극패턴(151a), 언더범프금속층(153), 솔더볼(154)을 통하여 외부 회로와 연결된다.
재배선층(150)의 열전달경로는 외부 회로 기판과 시트부재(110)를 연결하기 위한 제2 전극패턴(151b)과, 제2 전극패턴(151b)에 연결되는 언더범프금속층(153)과 솔더볼(154)을 포함한다. 즉, 시트부재(110)는 제2 전극패턴(151b), 언더범프금속층(153), 솔더볼(154)을 통하여 외부 회로 기판과 연결된다. 반도체 칩(120)의 후면과 측면에서 열전도층(130)으로 전달된 열은, 시트부재(110)로 전달되고, 시트부재(110)에서 열전달경로를 통하여 외부 회로 기판으로 방열된다.
재배선층(150)은 시트부재(110) 및 반도체 칩(120)과 전극패턴들을 절연하는 제1 절연층(152a), 전극패턴들 상에 형성되어 전극패턴을 보호하는 제2 절연층(152b)을 더 포함한다. 재배선층(150)은 복수의 절연층 및 전극패턴 층을 포함할 수 있으며, 재배선층(150)의 구체적인 배선 설계는 열전달경로를 포함한다면 본 명세서에 한정되지 않는다.
재배선층(150)의 열전달경로는 제2 전극패턴(151b)과 시트부재(110)가 접촉하는 면적 및 제2 전극패턴(151b)과 언더범프금속층(153)이 접촉하는 면적 및 솔더볼(154)의 면적을 넓게 설계하여, 시트부재(110)에서 외부 회로 기판으로 열이 전달되는 단면적을 넓혀 방열특성을 향상시키는 구조로 형성할 수도 있다.
종래의 팬아웃 패키지는 시트부재(110)가 없거나, 시트부재(110)의 재질이 금속이 아니라 합성수지 등의 열전도도가 낮은 물질을 사용하고, 시트부재(110)의 재질이 금속이더라도 시트부재(110)의 수용부(111)와 반도체 칩(120) 사이의 이격공간(A)에 EMC 등의 몰딩재료가 충진되므로, 반도체 칩(120)에서 발생하는 열이 열전도도가 낮고 반도체 칩(120)을 덮고있는 EMC 등의 재료를 통과하여야 하므로 방열효율이 낮은 문제가 있다.
그러나, 본 발명의 일실시예에 따른 고방열 팬아웃 패키지는 반도체 칩(120)과 시트부재(110)를 열적으로 연결하는 열전도층(130)을 구비하고, 시트부재(110)와 외부 회로 기판을 열적으로 연결하는 열전달경로를 재배선층(150)에 구비함에 따라, 반도체 칩(120)에서 생성된 열이 열전도층(130), 시트부재(110), 열전달경로를 통해 외부 회로 기판으로 방열되어, 팬아웃 패키지의 방열특성이 향상되는 이점이 있다.
또한, 팬아웃 패키지의 전면에 열전달경로를 형성함으로써, 신호전달을 위한 I/O 경로 및 외부 회로 기판의 연결구조를 기존의 팬아웃 패키지 방식과 동일한 방식으로 사용할 수 있는 이점이 있다. 그리고 팬아웃 패키지의 방열을 위하여 팬아웃 패키지와 외부 회로 기판 사이에 별도의 구성을 더 포함하지 않고, 팬아웃 패키지의 후면에 히트싱크 등의 별도 구성을 더 포함하지 않으므로, 박형화 가능한 팬아웃 패키지 구조를 제공하는 이점이 있다.
한편, 재배선층(150)의 열전달경로는 외부 회로 기판의 접지와 연결되어, 팬아웃 패키지의 시트부재(110)를 그라운드(GND)로 이용할 수 있다. 즉, 시트부재(110)는 팬아웃 패키지 내부에 실장된 내장접지면(EGP: Embedded Ground Plane)으로 사용될 수 있다.
종래의 팬아웃 패키지는 약 5GHz 이상의 고주파 대역, 특히 약 30GHz 이상의 밀리미터파 대역에서 기생성분이 발생하여 주파수 특성이 나빠지는 문제가 있었다. 그러나 본 발명의 일실시예에 따라 시트부재(110)를 그라운드로 사용하면 재배선층(150)의 제1 전극패턴(151a)(전송선로)과 시트부재(110)(그라운드) 사이의 거리(H)가 축소되어, 밀리미터파 대역에서도 전송선로의 임피던스 매칭이 용이하며, 전송선로의 폭(W)을 줄일 수 있고, 기생성분의 영향을 감소시킬 수 있는 재배선층(150) 설계가 가능하다.
특히, 본 발명의 일실시예에 따른 고방열 팬아웃 패키지를 이용하여 고전력 반도체 칩(120)을 패키징하는 경우, 밀리미터파 등의 고주파 영역에서도 기생성분의 영향이 작고, 임피던스 매칭이 용이하며, 전송선로의 배선밀도가 높고, 방열특성이 좋은 팬아웃 패키지를 제조할 수 있다.
시트부재(110)를 그라운드로 사용하는 경우, 재배선층(150)은 반도체 칩(120)의 접지용 전극패턴과 시트부재(110)를 연결하는 적어도 하나 이상의 제3 전극패턴(151c)을 더 포함한다. 고주파수 영역에서 동작하는 반도체 칩(120)은 복수의 접지용 전극패턴이 형성될 수 있으며, 반도체 칩(120)의 접지용 전극패턴을 외부 회로의 접지와 연결하지 않고, 제3 전극패턴(151c)를 이용하여 시트부재(110)에 연결하는 구조를 제공한다. 또는, 제3 전극패턴(151c) 상에 언더범프금속층(153) 및 솔더볼(154)이 형성되어, 반도체 칩(120)의 접지 전극패턴과 시트부재(110)가 외부 회로 기판의 접지와 연결되는 구조로 형성될 수도 있다.
도 2는 다른 형태의 열전도층(130)을 갖는 고방열 팬아웃 패키지의 단면도이며, 도 3은 또 다른 형태의 열전도층(130)을 갖는 고방열 팬아웃 패키지의 단면도이다.
도 2에 도시된 바와 같이, 본 발명의 일실시예에 따른 고방열 팬아웃패키지의 다른 형태의 열전도층(130)은 반도체 칩(120)과 시트부재(110)를 커버하도록 레이어 형상으로 형성되되, 반도체 칩(120)과 시트부재(110) 사이의 이격공간(A)을 채우도록 형성된다.
반도체 칩(120)과 시트부재(110) 사이에는 이격공간(A)이 존재하며, 이격공간(A)에 EMC나 에폭시 등의 몰딩재료가 채워지면 열전도도가 낮은 몰딩재료를 통해 반도체 칩(120)의 열이 시트부재(110)로 전달되기 어려워 방열효율이 낮아진다. 그러나 도 2에 도시된 바와 같이, 높은 열전도도를 갖는 재료를 반도체 칩(120)과 시트부재(110) 사이에 채운 형태의 열전도층(130)을 형성하면, 반도체 칩(120)에서 생성된 열이 반도체 칩(120)과 시트부재(110) 사이에 채워진 열전도층(130)을 통해 시트부재(110)로 곧바로 전달된다. 따라서 도 1에 도시된 레이어 형태의 열전도층(130)보다 열전달면적이 증가되므로 방열효율이 더욱 향상된다.
도 3에 도시된 바와 같이, 본 발명의 일실시예에 따른 고방열 팬아웃패키지의 또 다른 형태의 열전도층(130)은, 반도체 칩(120)을 커버하고, 반도체 칩(120)과 시트부재(110) 사이의 이격공간(A)에 채워지도록 형성되되, 시트부재(110)의 수용부(111)로부터 바깥쪽으로 일부 영역(B)까지만 형성된다. 열전도층(130)이 시트부재(110) 상에 형성되는 영역인 상기의 일부 영역(B)은 반도체 칩(120)의 발열량, 반도체 칩(120) 후면의 넓이 등의 반도체 칩(120)의 특성 및 팬아웃 패키지의 설계요구사항에 따라 변경될 수 있는 값이다.
반도체 칩(120)을 패키징하는 과정에서 패키지를 구성하는 다양한 소재들의 열팽창계수나 소재들의 접착력 등의 다양한 특성들의 차이 또는 패키징 공정상의 다양한 요인들로 인하여, 패키지 자체에 휨이나 뒤틀림이 발생할 수 있다. 도 1 또는 도 2에 도시된 열전도층(130)의 경우는, 반도체 칩(120)과 시트부재(110)를 전부 커버하는 레이어 형태로 열전도층(130)을 형성되므로, 열전도층(130)이 팬아웃 패키지 전체에 형성되는 과정에서 팬아웃 패키지에 휨이나 뒤틀림이 발생할 수 있다.
그러나 도 3에 도시된 바와 같이, 열전도층(130)이 반도체 칩(120)의 후면을 덮고, 반도체 칩(120)과 시트부재(110) 사이의 이격공간(A)에 채워지며, 수용부(111)로부터 팬아웃 패키지의 외곽 방향, 즉 바깥쪽으로 일부 영역(B)에만 형성되는 구조인 경우에는, 제조공정이나 사용시에 팬아웃 패키지가 받는 스트레스 영역이 감소하므로 휨 또는 뒤틀림이 발생할 가능성을 낮출 수 있다.
또한, 도 3에 도시된 열전도층(130) 구조는, 도 2에 도시된 열전도층(130)과 동일하게 반도체 칩(120)과 시트부재(110) 사이의 이격공간(A)에 열전도층(130)이 채워진 구조이므로, 반도체 칩(120)의 측면에서 시트부재(110)로 열전도층(130)을 통해 곧바로 열이 전달되므로 방열특성이 향상된다.
상술하 바와 같이, 본 발명의 일실시예에 따른 팬아웃 패키지는, 반도체 칩과 반도체 칩을 수용하는 금속 재질의 시트부재를 열적으로 연결하는 열전도층을 포함하므로, 반도체 칩에서 발생하는 열이 열전도층을 따라 시트부재로 전달되어, 팬아웃 패키지 구조에서 몰딩층에 의해 반도체 칩의 후면이 덮이더라도 반도체 칩의 방열이 원활한 이점이 있다.
또한, 재배선층에 반도체 칩의 전기신호를 외부 회로 기판으로 전달하는 신호전달경로 뿐만 아니라, 금속 재질의 시트부재와 연결된 전극패턴 및 솔더볼을 통해 외부 회로 기판으로 열을 전달하는 열전달경로를 더 포함하여, 팬아웃 패키지의 재배선층을 이용해 외부 회로 기판으로 열을 배출하므로, 반도체 패키지의 방열특성이 향상되고 두께가 감소하는 효과가 있다.
이하에서, 도면을 참조하여 본 발명의 일실시예에 따른 고방열 팬아웃 패키지의 제조방법을 설명한다.
도 4 내지 도 9는 본 발명의 일실시예에 따른 고방열 팬아웃 패키지 제조방법을 도시한 공정단면도이다.
본 발명의 일실시예에 따른 고방열 팬아웃 패키지의 제조방법은, 캐리어 시트(160) 상에 적어도 하나 이상의 수용부(111)가 형성된 금속 재질의 시트부재(110)를 준비하는 단계, 상기 시트부재(110)의 수용부(111)에 반도체 칩(120)을 삽입하는 단계, 상기 반도체 칩(120)의 열을 상기 시트부재(110)로 전달하도록, 상기 반도체 칩(120)과 상기 시트부재(110)를 연결하는 열전도층(130)을 형성하는 단계, 상기 반도체 칩(120), 시트부재(110) 및 열전도층(130)을 보호하도록 몰딩층(140)을 형성하는 단계 및 상기 캐리어 시트(160)를 제거하고, 상기 반도체 칩(120)의 전극패드(121)를 외부 회로로 연결하는 신호전달경로와 상기 시트부재(110)의 열을 외부로 방출하는 열전달경로를 포함하는 재배선층(150)을 형성하는 단계를 포함한다.
먼저, 도 4에 도시된 바와 같이, 캐리어 시트(160) 상에 적어도 하나 이상의 수용부(111)가 형성된 금속 재질의 시트부재(110)를 준비한다. 금속 재질의 시트부재(110)에 식각, 드릴링, 레이저 커팅 등의 방법으로 반도체 칩(120)의 형상에 대응하는 수용부(111)를 적어도 하나 이상 형성하고, 시트부재(110)에 홀(hole)형태의 수용부(111)가 형성된 다음 캐리어 시트(160) 상에 시트부재(110)를 결합한다.
다음으로, 도 5에 도시된 바와 같이, 시트부재(110)의 수용부(111)에 반도체 칩(120)을 실장한다. 반도체 칩(120)의 전극패턴이 형성되어 있는 활성면이 캐리어 시트(160)와 마주보는 방향으로 반도체 칩(120)을 수용부(111)에 삽입한다. 이때, 반도체 칩(120)의 활성면과 캐리어 시트(160)가 결합된 시트부재(110) 면이 동일선상에 위치시키도록 할 수 있다.
다음으로, 도 6에 도시된 바와 같이, 반도체 칩(120)의 열을 시트부재(110)로 전달하기 위한, 반도체 칩(120)과 시트부재(110)를 연결하는 열전도층(130)을 형성한다. 열전도층(130)은 금속 재질로 형성될 수 있으며, 전기도금, 스퍼터링(sputtering), 화학기상증착(CVD) 등의 알려진 방법으로 형성될 수 있다. 열전도층(130)은 반도체 칩(120)과 시트부재(110)를 커버하는 레이어 형상으로 형성되며, 열전도층(130)을 형성하는 시간을 조절하여 열전도층(130)의 두께를 조절할 수 있다.
다음으로, 도 7에 도시된 바와 같이, 반도체 칩(120), 시트부재(110) 및 열전도층(130)을 보호하도록 몰딩층(140)을 형성한다. 몰딩층(140)은 EMC 또는 에폭시 수지 등의 비전도성 물질로 형성될 수 있으며, 몰딩 공정 또는 lamination 공정을 이용하여 형성된다.
다음으로, 도 8 및 도 9에 도시된 바와 같이, 캐리어 시트(160)를 제거하고, 반도체 칩(120)의 전극패드(121)를 외부 회로로 연결하는 신호전달경로와 시트부재(110)의 열을 외부로 방출하는 열전달경로를 포함하는 재배선층(150)을 형성한다.
재배선층(150)을 형성하는 단계는 도 8에 도시된 바와 같이, 반도체 칩(120) 및 시트부재(110) 상에 제1 절연층(152a)을 형성하고, 비아홀(C)을 형성하는 단계, 도 9에 도시된 바와 같이, 상기 절연층 상에 상기 반도체 칩(120)의 전극패드(121)를 외부 회로와 연결시키는 제1 전극패턴(151a), 상기 반도체 칩(120)의 접지용 전극패드(121)를 상기 시트부재(110)와 연결시키는 제3 전극패턴(151c) 및 상기 시트부재(110)를 외부 회로 기판에 연결시키는 제2 전극패턴(151b)을 형성하는 단계, 상기 전극패턴들을 보호하는 제2 절연층(152b)을 형성하는 단계, 상기 전극패턴들 상에 언더범프금속층(153) 및 솔더볼(154)을 형성하는 단계를 포함한다. 상기 열전달경로와 신호전달경로는 재배선층(150)을 형성하는 단계에서 동시에 형성된다.
제1 절연층(152a)에는 반도체 칩(120)의 전극단자 또는 시트부재(110)와 통하는 비아홀(C)이 형성되고, 금속 코팅 및 식각공정 또는 선택적 도금 공정 등을 이용하여 제1 전극패턴(151a), 제2 전극패턴(151b), 제3 전극패턴(151c)이 형성된다. 재배선층(150)은 복수의 절연층(152) 및 복수의 전극패턴(151) 층을 포함할 수 있으며, 재배선층(150)의 설계에 따라 재배선층(150)을 제조하는 구체적인 과정은 변경될 수 있다.
상술한 고방열 팬아웃 패키지의 제조방법은, 팬아웃 패키지 제조과정에서 재배선층(150)의 설계구조 또는 제조과정를 복잡하게 구성하지 않고, 전기도금 또는 스퍼터링 등의 방법으로 금속 재질의 열전도층(130)을 형성하는 간단한 단계를 추가함으로써, 팬아웃 패키지의 방열효율을 향상시키는 구조를 얻을 수 있는 이점이 있다.
도 10 내지 12는 다른 형태의 열전도층(130)을 갖는 고방열 팬아웃 패키지 제조방법의 일부를 도시한 공정단면도이다.
도 10은 다른 형태의 열전도층(130)을 형성하는 공정을 도시한 도면으로, 상기 도 5에 도시된 반도체 칩(120)을 삽입하는 단계 이후에 이어지는 공정을 나타낸다. 도 10에 도시된 바와 같이, 다른 형태의 열전도층(130)은 반도체 칩(120)과 시트부재(110)를 커버하도록 레이어 형상으로 형성되되, 반도체 칩(120)과 시트부재(110) 사이의 이격공간(A)을 채우도록 형성된다.
열전도층(130)의 두께는 열전도층(130)을 형성하는 시간을 조절함으로써 조절될 수 있으므로, 열전도층(130) 형성시간을 연장하여 반도체 칩(120)과 시트부재(110) 사이의 이격공간(A)이 금속으로 채워지도록 형성할 수 있다. 또는 반도체 칩(120)과 시트부재(110) 사이의 이격공간(A)에만 금속이 채워지도록 패턴도금을 한 다음, 시트부재(110)와 반도체 칩(120) 전체에 열전도층(130)을 형성하는 공정을 수행할 수도 있다.
다음으로, 도 11에 도시된 바와 같이, 반도체 칩(120), 시트부재(110) 및 열전도층(130)을 보호하도록 몰딩층(140)을 형성하고, 도 12에 도시된 바와 같이, 캐리어 시트(160)를 제거하고, 반도체 칩(120)의 전극패드(121)를 외부 회로로 연결하는 신호전달경로와 시트부재(110)의 열을 외부로 방출하는 열전달경로를 포함하는 재배선층(150)을 형성한다.
도 13 내지 15는 또 다른 형태의 열전도층(130)을 갖는 고방열 팬아웃 패키지 제조방법의 일부를 도시한 공정단면도이다.
도 13은 또 다른 형태의 열전도층(130)을 형성하는 공정을 도시한 도면으로, 상기 도 5에 도시된 반도체 칩(120)을 삽입하는 단계 이후에 이어지는 공정을 나타낸다. 도 13에 도시된 바와 같이, 또 다른 형태의 열전도층(130)은 반도체 칩(120)을 커버하고, 반도체 칩(120)과 시트부재(110) 사이의 이격공간(A)에 충진되되, 시트부재(110)의 수용부(111)로부터 바깥쪽으로 일부 영역(B)까지만 형성된다.
포토리소그래피 등의 패턴형성 공정을 이용하여 시트부재(110)의 수용부(111)로부터 일부 영역(B)만을 노출시키고 나머지 시트부재(110) 영역에 마스크를 형성한 다음, 노출된 반도체 칩(120)과 수용부(111)의 일부 영역(B)에 금속 재질 또는 열전도성 에폭시 재질의 열전도층(130)을 형성할 수 있다. 반도체 칩(120)과 시트부재(110)의 수용부(111)로부터 일부 영역(B)에만 열전도층(130)을 형성할 수 있는 다른 방법을 사용하여 열전도층(130)을 형성할 수도 있다.
다음으로, 도 14에 도시된 바와 같이, 반도체 칩(120), 시트부재(110) 및 열전도층(130)을 보호하도록 몰딩층(140)을 형성하고, 도 15에 도시된 바와 같이, 캐리어 시트(160)를 제거하고, 반도체 칩(120)의 전극패드(121)를 외부 회로로 연결하는 신호전달경로와 시트부재(110)의 열을 외부로 방출하는 열전달경로를 포함하는 재배선층(150)을 형성한다.
상술한 본 발명의 일실시예에 따른 고방열 팬아웃 패키지의 제조방법은, 반도체 칩(120)을 시트부재(110)의 수용부(111)에 삽입하는 단계 후에, 반도체 칩(120)과 시트부재(110)의 사이를 열적으로 연결하는 금속 재질의 열전도층(130)을 형성하는 단계를 수행하므로, 기존의 반도체 제조공정을 그대로 이용할 수 있는 이점이 있으며, 팬아웃 패키지 제조공정에 간단한 공정단계를 하나 추가함으로써 방열 특성이 향상된 팬아웃 패키지 제조방법을 제공하는 이점이 있다.
이상 본 발명 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
110: 시트부재
110a: 시트부재의 일면
110b: 시트부재의 타면
111: 수용부
120: 반도체 칩
121: 전극패드
130: 열전도층
140: 몰딩층
150: 재배선층
160: 캐리어 시트
110a: 시트부재의 일면
110b: 시트부재의 타면
111: 수용부
120: 반도체 칩
121: 전극패드
130: 열전도층
140: 몰딩층
150: 재배선층
160: 캐리어 시트
Claims (9)
- 금속 재질로 형성되고, 적어도 하나 이상의 수용부가 형성된 시트부재;
상기 수용부에 실장된 반도체 칩;
상기 반도체 칩의 열을 상기 시트부재로 전달하도록, 상기 반도체 칩과 상기 시트부재를 연결하는 열전도층;
상기 반도체 칩, 시트부재 및 열전도층을 보호하도록 형성되는 몰딩층;
상기 반도체 칩의 전극패드를 외부로 연결하는 신호전달경로와 상기 시트부재의 열을 외부로 방출하는 열전달경로를 포함하는 재배선층을 포함하는 고방열 팬아웃 패키지. - 청구항 1에 있어서,
상기 열전도층은
상기 반도체 칩과 상기 시트부재를 커버하도록 레이어 형상으로 형성되는 고방열 팬아웃 패키지. - 청구항 2에 있어서,
상기 열전도층은
상기 반도체 칩과 상기 시트부재를 커버하도록 레이어 형상으로 형성되되, 상기 반도체 칩과 상기 시트부재 사이의 이격공간을 채우도록 형성되는 고방열 팬아웃 패키지. - 청구항 1에 있어서,
상기 열전도층은
상기 반도체 칩을 커버하고, 상기 반도체 칩과 상기 시트부재 사이의 이격공간을 채우도록 형성되되, 상기 시트부재의 수용부로부터 바깥쪽으로 일부 영역까지만 형성되는 고방열 팬아웃 패키지. - 청구항 1에 있어서,
상기 신호전달경로는
상기 반도체 칩의 전극패드를 외부 회로와 연결시키는 제1 전극패턴; 및
상기 반도체 칩의 접지용 전극패드를 상기 시트부재와 연결시키는 제3 전극패턴을 포함하는 고방열 팬아웃 패키지 - 청구항 1에 있어서,
상기 열전달경로는
상기 시트부재를 외부 회로 기판에 연결시키는 제2 전극패턴을 포함하는 고방열 팬아웃 패키지. - 캐리어 시트 상에 적어도 하나 이상의 수용부가 형성된 금속 재질의 시트부재를 준비하는 단계;
상기 시트부재의 수용부에 반도체 칩을 삽입하는 단계;
상기 반도체 칩의 열을 상기 시트부재로 전달하도록, 상기 반도체 칩과 상기 시트부재를 연결하는 열전도층을 형성하는 단계;
상기 반도체 칩, 시트부재 및 열전도층을 보호하도록 몰딩층을 형성하는 단계;
상기 캐리어 시트를 제거하고, 상기 반도체 칩의 전극패드를 외부 회로로 연결하는 신호전달경로와 상기 시트부재의 열을 외부로 방출하는 열전달경로를 포함하는 재배선층을 형성하는 단계를 포함하는 고방열 팬아웃 패키지의 제조방법. - 청구항 7에 있어서,
상기 열전도층을 형성하는 단계는
상기 반도체 칩과 상기 시트부재 상에 금속을 코팅함으로써, 상기 열전도층을 레이어 형상으로 형성하는 것인 고방열 팬아웃 패키지의 제조방법. - 청구항 7에 있어서,
상기 재배선층을 형성하는 단계는
상기 반도체 칩 및 시트부재 상에 절연층을 형성하는 단계;
상기 절연층 상에 상기 반도체 칩의 전극패드를 외부 회로와 연결시키는 제1 전극패턴, 상기 반도체 칩의 접지용 전극패드를 상기 시트부재와 연결시키는 제3 전극패턴 및 상기 시트부재를 외부 회로 기판에 연결시키는 제2 전극패턴을 형성하는 단계;
상기 전극패턴들 상에 언더범프금속층 및 솔더볼을 형성하는 단계를 포함하여, 상기 열전달경로와 신호전달경로를 동시에 형성하는 것인 고방열 팬아웃 패키지의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170089745A KR102038602B1 (ko) | 2017-07-14 | 2017-07-14 | 고방열 팬아웃 패키지 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170089745A KR102038602B1 (ko) | 2017-07-14 | 2017-07-14 | 고방열 팬아웃 패키지 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190007980A true KR20190007980A (ko) | 2019-01-23 |
| KR102038602B1 KR102038602B1 (ko) | 2019-10-31 |
Family
ID=65324010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170089745A Active KR102038602B1 (ko) | 2017-07-14 | 2017-07-14 | 고방열 팬아웃 패키지 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102038602B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110648924A (zh) * | 2019-09-04 | 2020-01-03 | 广东芯华微电子技术有限公司 | 大板扇出型芯片封装结构及其制作方法 |
| KR20200112068A (ko) * | 2019-03-20 | 2020-10-05 | 삼성전자주식회사 | 칩 온 필름 패키지 및 이를 포함하는 표시 장치 |
| CN115527862A (zh) * | 2021-06-24 | 2022-12-27 | 星科金朋私人有限公司 | 热增强的fcbga封装 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102609629B1 (ko) | 2021-07-22 | 2023-12-04 | 한국전자기술연구원 | 고주파 전력 증폭기용 반도체 패키지, 그의 실장 구조 및 그의 제조 방법 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070009150A (ko) * | 2005-07-15 | 2007-01-18 | 삼성전기주식회사 | 방열 특성을 갖는 칩 패키지 |
| JP2011159701A (ja) * | 2010-01-29 | 2011-08-18 | Denso Corp | 半導体装置およびその製造方法 |
| KR20160060379A (ko) | 2014-11-20 | 2016-05-30 | 하나 마이크론(주) | 반도체 패키지 구조체 |
| KR20160134435A (ko) * | 2015-05-15 | 2016-11-23 | 삼성전기주식회사 | 전자부품 패키지 및 패키지 온 패키지 구조 |
| KR20170051968A (ko) * | 2015-11-03 | 2017-05-12 | 삼성전기주식회사 | 전자부품 패키지 및 그 제조방법 |
| KR20170138605A (ko) * | 2016-06-07 | 2017-12-18 | 주식회사 네패스 | 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지 |
| KR20180002913A (ko) * | 2016-05-27 | 2018-01-09 | 주식회사 네패스 | 반도체 패키지 및 그 제조방법 |
-
2017
- 2017-07-14 KR KR1020170089745A patent/KR102038602B1/ko active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070009150A (ko) * | 2005-07-15 | 2007-01-18 | 삼성전기주식회사 | 방열 특성을 갖는 칩 패키지 |
| JP2011159701A (ja) * | 2010-01-29 | 2011-08-18 | Denso Corp | 半導体装置およびその製造方法 |
| KR20160060379A (ko) | 2014-11-20 | 2016-05-30 | 하나 마이크론(주) | 반도체 패키지 구조체 |
| KR20160134435A (ko) * | 2015-05-15 | 2016-11-23 | 삼성전기주식회사 | 전자부품 패키지 및 패키지 온 패키지 구조 |
| KR20170051968A (ko) * | 2015-11-03 | 2017-05-12 | 삼성전기주식회사 | 전자부품 패키지 및 그 제조방법 |
| KR20180002913A (ko) * | 2016-05-27 | 2018-01-09 | 주식회사 네패스 | 반도체 패키지 및 그 제조방법 |
| KR20170138605A (ko) * | 2016-06-07 | 2017-12-18 | 주식회사 네패스 | 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200112068A (ko) * | 2019-03-20 | 2020-10-05 | 삼성전자주식회사 | 칩 온 필름 패키지 및 이를 포함하는 표시 장치 |
| CN110648924A (zh) * | 2019-09-04 | 2020-01-03 | 广东芯华微电子技术有限公司 | 大板扇出型芯片封装结构及其制作方法 |
| CN115527862A (zh) * | 2021-06-24 | 2022-12-27 | 星科金朋私人有限公司 | 热增强的fcbga封装 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102038602B1 (ko) | 2019-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109411423B (zh) | 半导体封装件及包括半导体封装件的电子装置 | |
| US10566320B2 (en) | Method for fabricating electronic package | |
| US8373997B2 (en) | Semiconductor device | |
| US9984950B2 (en) | Semiconductor package and method for manufacturing the same | |
| US8866292B2 (en) | Semiconductor packages with integrated antenna and methods of forming thereof | |
| US9728481B2 (en) | System with a high power chip and a low power chip having low interconnect parasitics | |
| WO2016080333A1 (ja) | モジュール | |
| US10483618B2 (en) | Semiconductor package and manufacturing method thereof | |
| US10439264B2 (en) | Wireless device | |
| US10199736B2 (en) | Wireless device | |
| US10833394B2 (en) | Electronic package and method for fabricating the same | |
| KR102038602B1 (ko) | 고방열 팬아웃 패키지 및 그 제조방법 | |
| US10347571B1 (en) | Intra-package interference isolation | |
| TWI720839B (zh) | 晶片封裝結構及其製造方法 | |
| KR102407211B1 (ko) | 반도체 패키지 제조방법 | |
| KR102102389B1 (ko) | 고전력 및 고주파수 응용을 위한 반도체 패키지 및 그 제조방법 | |
| US20240282724A1 (en) | Antenna-integrated high-frequency semiconductor package and method of manufacturing same | |
| US20220336942A1 (en) | Antenna system, and method of forming the same | |
| KR102374074B1 (ko) | 고주파 응용 반도체 패키지 및 패키지 제조방법 | |
| KR20150140977A (ko) | 반도체 패키지 장치 및 그 제조방법 | |
| KR101141703B1 (ko) | 양면에 도전층이 형성된 기판을 구비한 반도체 패키지 | |
| TW202510227A (zh) | 天線封裝結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20170714 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20170906 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20170714 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20181211 Patent event code: PE09021S01D |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20190613 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20191018 |
|
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20191024 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20191025 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20220929 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20230921 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |