[go: up one dir, main page]

KR20180090731A - 반도체 장치, 표시 패널, 표시 장치, 입출력 장치, 정보 처리 장치 - Google Patents

반도체 장치, 표시 패널, 표시 장치, 입출력 장치, 정보 처리 장치 Download PDF

Info

Publication number
KR20180090731A
KR20180090731A KR1020180006563A KR20180006563A KR20180090731A KR 20180090731 A KR20180090731 A KR 20180090731A KR 1020180006563 A KR1020180006563 A KR 1020180006563A KR 20180006563 A KR20180006563 A KR 20180006563A KR 20180090731 A KR20180090731 A KR 20180090731A
Authority
KR
South Korea
Prior art keywords
terminal
node
electrically connected
circuit
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020180006563A
Other languages
English (en)
Inventor
케이 타카하시
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20180090731A publication Critical patent/KR20180090731A/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3262—Power saving in digitizer or tablet
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Human Computer Interaction (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 편리성 또는 신뢰성이 우수한 신규 반도체 장치를 제공한다.
DA 변환 회로와, 증폭기를 갖는 반도체 장치이고, 증폭기는 DA 변환 회로와 전기적으로 접속되고, 연산 증폭기 및 오프셋 조정 회로를 갖는다. 연산 증폭기는 gm 앰프, 전류 전압 변환 회로, 제 1 단자, 제 2 단자, 노드(N1), 노드(N2), 노드(N3), 및 스위치를 갖는다. gm 앰프는 제 1 단자와 제 2 단자 사이의 전압에 기초하여 제 1 전류를 공급하고, 스위치는 노드(N3)와 제 2 단자 사이를 인에이블 신호가 로우일 때 비도통 상태로 하고, 인에이블 신호가 하이일 때 도통 상태로 하고, 오프셋 조정 회로는 노드(N3)의 전위가 제 2 단자의 전위에 가까워지도록 노드(N1) 및 노드(N2)에 보정 전류를 공급한다. 전류 전압 변환 회로는 제 1 전류 및 보정 전류에 기초하여 노드(N3)에 제 1 전압을 공급한다.

Description

반도체 장치, 표시 패널, 표시 장치, 입출력 장치, 정보 처리 장치{SEMICONDUCTOR DEVICE, DISPLAY PANEL, DISPLAY DEVICE, INPUT/OUTPUT DEVICE, AND DATA PROCESSING DEVICE}
본 발명의 일 형태는 반도체 장치, 표시 패널, 표시 장치, 입출력 장치, 또는 정보 처리 장치에 관한 것이다.
또한, 본 발명의 일 형태는 상술한 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 발명의 일 형태가 속하는 기술분야는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는, 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 그러므로, 본 명세서 등에서 개시하는 본 발명의 일 형태가 속하는 기술분야의 더 구체적인 예로서는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 이들의 구동 방법, 또는 이들의 제조 방법을 들 수 있다.
표시 장치는 다계조화, 및 고정세(高精細)화 등, 고성능화하는 경향이 있다. 이 고성능화에 대응하기 위하여 표시 장치의 구동 회로, 특히 소스 드라이버에는 IC(Integrated Circuit; 이하 드라이버 IC라고도 함)가 채용되고 있다.
드라이버 IC는 화소에 공급하는 아날로그 신호를 생성하기 위한 계조 전압 생성 회로를 갖는다. 이 계조 전압 생성 회로는 디지털 신호에 의거하여 아날로그 신호를 생성하는 소위 D/A 변환 회로이다.
D/A 변환 회로는 고속의 응답 속도가 요구되는 점을 고려하여 직렬로 제공된 저항 소자를 사용하는, 소위 R-DAC(Resistor digital-to-analog converter)가 채용되고 있다. R-DAC는 디지털 신호의 비트 수의 증가에 따라 스위치 수가 지수 함수적으로 증가되기 때문에 드라이버 IC의 회로 면적이 증가된다.
그러므로, 특허문헌 1 내지 특허문헌 3에서는 상위 비트와 하위 비트에서 따로 디지털 신호를 변환하여 각각의 아날로그 신호를 합성함으로써 원하는 아날로그 신호를 얻는 구성이 제안되고 있다.
미국 특허출원공개공보 US2005/0140630호 미국 특허출원공개공보 US2010/0156867호 미국 특허출원공개공보 US2010/0141493호
본 발명의 일 형태는 편리성 또는 신뢰성이 우수한 신규 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 편리성 또는 신뢰성이 우수한 신규 표시 패널을 제공하는 것을 과제 중 하나로 한다. 또는 편리성 또는 신뢰성이 우수한 신규 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는, 편리성 또는 신뢰성이 우수한 신규 입출력 장치를 제공하는 것을 과제 중 하나로 한다. 또는, 편리성 또는 신뢰성이 우수한 신규 정보 처리 장치를 제공하는 것을 과제 중 하나로 한다. 또는, 신규 표시 패널, 신규 표시 장치, 신규 입출력 장치, 신규 정보 처리 장치, 또는 신규 반도체 장치를 제공하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 또한, 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없다. 또한, 이들 외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이며, 명세서, 도면, 청구항 등의 기재로부터 이들 외의 과제를 추출할 수 있다.
(1) 본 발명의 일 형태는 제 1 디지털 아날로그 변환 회로와, 증폭기를 갖는 반도체 장치이다.
증폭기는 제 1 디지털 아날로그 변환 회로와 전기적으로 접속되고, 증폭기는 연산 증폭기 및 오프셋 조정 회로를 갖는다.
연산 증폭기는 제 1 트랜스컨덕턴스 앰프, 전류 전압 변환 회로, 제 1 단자, 제 2 단자, 제 1 노드, 제 2 노드, 제 3 노드, 및 스위치를 갖는다.
제 1 트랜스컨덕턴스 앰프는 제 1 단자 및 제 2 단자와 전기적으로 접속되고, 제 1 트랜스컨덕턴스 앰프는 제 1 노드 및 제 2 노드와 전기적으로 접속되고, 제 1 트랜스컨덕턴스 앰프는 제 1 단자와 제 2 단자 사이의 전압에 기초하여 제 1 전류를 공급하는 기능을 갖는다.
스위치는 제 3 노드 및 제 2 단자와 전기적으로 접속되고, 스위치는 출력 인에이블 신호가 제 1 상태일 때, 제 3 노드와 제 2 단자 사이를 비도통 상태로 하는 기능을 갖고, 스위치는 출력 인에이블 신호가 제 2 상태일 때, 제 3 노드와 제 2 단자 사이를 전기적으로 접속하는 기능을 갖는다.
오프셋 조정 회로는 제 1 노드, 제 2 노드, 및 제 3 노드와 전기적으로 접속되고, 오프셋 조정 회로는 제 3 노드의 전위가 제 2 단자의 전위에 가까워지도록 보정 전류를 공급하는 기능을 갖는다.
전류 전압 변환 회로는 제 1 노드, 제 2 노드, 및 제 3 노드와 전기적으로 접속된다. 전류 전압 변환 회로는 제 1 전류 및 보정 전류에 기초하여 제 1 전압을 공급하는 기능을 갖는다.
이에 의하여, 스위치가 비도통 상태일 때, 제 3 노드의 전위가 제 2 단자의 전위에 가까워지도록 할 수 있다. 또는, 스위치가 도통 상태일 때, 제 3 노드를 흐르는 전류를 억제할 수 있다. 또는, 반도체 장치를 흐르는 바이어스 전류를 억제할 수 있다. 또는, 반도체 장치의 전력 손실을 억제할 수 있다. 그 결과, 편리성 또는 신뢰성이 우수한 신규 반도체 장치를 제공할 수 있다.
(2) 또한, 본 발명의 일 형태는 오프셋 조정 회로가 레지스터, 제 2 디지털 아날로그 변환 회로, 전환 회로, 및 제 2 트랜스컨덕턴스 앰프를 갖는 상기 반도체 장치이다.
레지스터는 제 2 디지털 아날로그 변환 회로와 전기적으로 접속되고, 레지스터는 오프셋 데이터를 공급하는 기능을 갖는다.
제 2 디지털 아날로그 변환 회로는 전환 회로와 전기적으로 접속된다.
전환 회로는 제 2 트랜스컨덕턴스 앰프와 전기적으로 접속되고, 전환 회로는 오프셋 데이터 및 제 2 디지털 아날로그 변환 회로로부터 공급되는 전압에 기초하여 보정 전압을 공급하는 기능을 갖는다.
제 2 트랜스컨덕턴스 앰프는 제 1 노드 및 제 2 노드와 캐스코드 접속되고, 제 2 트랜스컨덕턴스 앰프는 보정 전류를 공급하는 기능을 갖는다.
이에 의하여, 예를 들어, 바이어스 전류를 제어하는 오프셋 데이터를 레지스터에 기억할 수 있다. 또는, 레지스터에 기억한 오프셋 데이터에 기초하여 반도체 장치를 흐르는 바이어스 전류를 제어할 수 있다. 또는, 예를 들어, 부하와 전기적으로 접속된 반도체 장치를 흐르는 바이어스 전류를 억제할 수 있다. 또는, 반도체 장치의 전력 손실을 억제할 수 있다. 그 결과, 편리성 또는 신뢰성이 우수한 신규 반도체 장치를 제공할 수 있다.
(3) 또한, 본 발명의 일 형태는 오프셋 조정 회로가 레벨시프터를 갖는 상기 반도체 장치이다.
레벨시프터는 제 3 노드 및 레지스터와 전기적으로 접속된다.
레벨시프터는 제 1 상태의 출력 인에이블 신호가 공급되어 있는 경우에, 제 3 노드의 전위에 기초하여 제 1 상태의 래치 신호 또는 제 2 상태의 래치 신호를 공급하는 기능을 갖는다. 레벨시프터는 제 2 상태의 출력 인에이블 신호가 공급되어 있는 경우에 제 1 상태의 래치 신호를 공급하는 기능을 갖는다.
레지스터는 오프셋 조정 신호, 리셋 신호, 및 래치 신호를 공급받는 기능을 갖고, 레지스터는 투과 상태에서, 오프셋 조정 신호를 투과하는 기능을 갖고, 레지스터는 제 2 상태의 래치 신호가 공급되었을 때의 오프셋 조정 신호를 오프셋 데이터로서 유지하는 기능을 갖고, 레지스터는 비투과 상태에서, 오프셋 데이터를 공급하는 기능을 갖는다.
이에 의하여, 예를 들어, 보정 전압이 단조롭게 증가 또는 감소되도록 오프셋 조정 신호를 공급할 수 있다. 또는, 예를 들어, 단조롭게 증가 또는 감소하는 보정 전압을 사용하여 제 3 노드의 극성이 반전되는 보정 전압을 알 수 있다. 또는, 제 3의 노드의 전위가 제 2 단자의 전위에 가장 가까워지는 보정 전압을 알 수 있다. 또는, 제 3 노드의 전위가 제 2 단자의 전위에 가까워질 때의 오프셋 조정 신호를 오프셋 데이터로 할 수 있다. 또는, 제 3 노드의 전위가 제 2 단자의 전위에 가까워지는 오프셋 데이터를 유지할 수 있다. 또는, 레지스터에 기억한 오프셋 데이터에 기초하여 반도체 장치를 흐르는 바이어스 전류를 제어할 수 있다. 또는, 예를 들어, 부하와 전기적으로 접속된 반도체 장치를 흐르는 바이어스 전류를 억제할 수 있다. 또는, 반도체 장치의 전력 손실을 억제할 수 있다. 그 결과, 편리성 또는 신뢰성이 우수한 신규 반도체 장치를 제공할 수 있다.
(4) 또한, 본 발명의 일 형태는 단자 영역을 갖는 상기 반도체 장치이다.
단자 영역은 행 방향으로 배치되는 일군의 복수의 단자를 갖고, 일군의 복수의 단자는 제 2 단자와 전기적으로 접속되는 단자를 포함한다.
이에 의하여, 디지털 신호를 소정의 전압으로 변환한 아날로그 신호를 공급할 수 있다. 또는, 예를 들어 디지털 신호로부터 변환된 아날로그 신호를 일군의 복수의 단자를 통하여, 행 방향에 복수 배치되는 일군의 신호선에 공급할 수 있다. 또는, 제 2 단자를 통하여 흐르는 바이어스 전류를 억제할 수 있다. 또는, 반도체 장치의 전력 손실을 억제할 수 있다. 그 결과, 편리성 또는 신뢰성이 우수한 신규 반도체 장치를 제공할 수 있다.
(5) 또한, 본 발명의 일 형태는 버퍼 앰프를 갖는 상기 반도체 장치이다.
버퍼 앰프는 제 3 단자 및 제 4 단자를 갖는다.
제 1 디지털 아날로그 변환 회로는 제 1 출력 단자 및 제 2 출력 단자를 갖는다. 제 1 출력 단자는 제 1 단자와 전기적으로 접속되고, 제 2 출력 단자는 제 3 단자와 전기적으로 접속된다.
일군의 복수의 단자는 제 4 단자와 전기적으로 접속되는 단자를 포함한다.
(6) 또한, 본 발명의 일 형태는 단자 영역이 단수 또는 복수의 제 1 영역을 갖는 상기 반도체 장치이다.
단자 영역은 제 1 영역의 수와 같은 수의 제 2 영역을 갖고, 단자 영역은 제 1 영역 및 제 2 영역을 번갈아 갖는다.
제 1 영역은 제 2 단자와 전기적으로 접속되는 단자를 갖고, 제 2 영역은 제 4 단자와 전기적으로 접속되는 단자를 갖는다.
이에 의하여, 예를 들어, 행 방향에 복수 배치되는 일군의 신호선에 디지털 신호를 소정의 전압으로 변환한 아날로그 신호를 일군의 복수의 단자를 통하여 공급할 수 있다. 또는, 제 1 영역에 배치된 제 2 단자를 통하여 흐르는 바이어스 전류를 억제할 수 있다. 또는, 반도체 장치의 전력 손실을 억제할 수 있다. 그 결과, 편리성 또는 신뢰성이 우수한 신규 반도체 장치를 제공할 수 있다.
(7) 또한, 본 발명의 일 형태는 표시 영역과, 상기 반도체 장치를 갖는 표시 패널이다.
표시 영역은 일군의 복수의 화소, 다른 일군의 복수의 화소, 주사선, 및 신호선을 갖는다.
일군의 복수의 화소는 행 방향으로 배치되고, 다른 일군의 복수의 화소는 행 방향과 교차되는 열 방향으로 배치된다.
주사선은 일군의 복수의 화소와 전기적으로 접속된다.
신호선은 다른 일군의 복수의 화소와 전기적으로 접속되고, 신호선은 제 2 단자와 전기적으로 접속된다.
이에 의하여, 하나의 신호선에 디지털 신호를 소정의 전압으로 변환한 아날로그 신호를 공급할 수 있다. 또는, 다른 일군의 복수의 화소에 디지털 신호로부터 변환된 아날로그 신호를 공급할 수 있다. 또는, 제 2 단자를 통하여 흐르는 바이어스 전류를 억제할 수 있다. 또는, 표시 패널이 손실하는 전력을 억제할 수 있다. 그 결과, 편리성 또는 신뢰성이 우수한 신규 표시 패널을 제공할 수 있다.
(8) 또한, 본 발명의 일 형태는 제 2 반도체 장치를 갖는 상기 표시 패널이다.
제 2 반도체 장치는 제 3 디지털 아날로그 변환 회로 및 버퍼 앰프를 갖는다. 또한, 버퍼 앰프는 제 5 단자 및 제 6 단자를 갖는다.
제 5 단자는 제 3 디지털 아날로그 변환 회로와 전기적으로 접속되고, 제 6 단자는 신호선과 전기적으로 접속된다.
신호선은 제 2 단자가 전기적으로 접속되는 부분과 제 6 단자가 전기적으로 접속되는 부분 사이에 다른 일군의 화소와 전기적으로 접속되는 부분을 갖는다.
이에 의하여, 하나의 신호선의 양쪽 끝으로부터 다른 일군의 화소에 아날로그 신호를 공급할 수 있다. 또는, 하나의 신호선의 기생 저항이 아날로그 신호에 미치는 영향을 저감시킬 수 있다. 또는, 하나의 신호선의 기생 용량이 아날로그 신호에 미치는 영향을 저감시킬 수 있다. 또는, 하나의 신호선의 한쪽 끝에 전기적으로 접속된 반도체 장치와, 하나의 신호선의 다른 쪽 끝에 전기적으로 접속된 버퍼 앰프 사이에 흐르는 바이어스 전류를 억제할 수 있다. 또는, 표시 패널이 손실하는 전력을 억제할 수 있다. 그 결과, 편리성 또는 신뢰성이 우수한 신규 표시 패널을 제공할 수 있다.
(9) 또한, 본 발명의 일 형태는 표시 영역이 복수의 화소를 행렬 형상으로 갖는 상기 표시 패널이다.
표시 영역은 행 방향으로 배치된 7600개 이상의 화소를 갖고, 표시 영역은 4300개 이상의 화소를 열 방향에 갖는다.
이에 의하여, 예를 들어, 화소수가 하이비전 화상 또는 4K 화상의 화소수보다 많은 경우에도 열화가 억제된 화상 신호를 공급할 수 있다. 또는, 화상 신호의 열화를 억제하면서 화소에 고속으로 공급할 수 있다. 또는, 고정세의 화상을 표시할 수 있다. 또는, 60Hz 이상, 바람직하게는 120Hz 이상의 리프레시 레이트로 표시할 수 있다. 그 결과, 편리성 또는 신뢰성이 우수한 신규 표시 패널을 제공할 수 있다.
(10) 또한, 본 발명의 일 형태는 표시 영역이 제 1 화소, 제 2 화소, 및 제 3 화소를 갖는 상기 표시 패널이다.
제 1 화소는 CIE 1931 색도 좌표에서의 색도 x가 0.680보다 크고, 0.720 이하, 색도 y가 0.260 이상 0.320 이하의 색을 표시한다.
제 2 화소는 CIE 1931 색도 좌표에서의 색도 x가 0.130 이상 0.250 이하, 색도 y가 0.710보다 크고 0.810 이하의 색을 표시한다.
제 3 화소는 CIE 1931 색도 좌표에서의 색도 x가 0.120 이상 0.170 이하, 색도 y가 0.020 이상 0.060 미만의 색을 표시한다.
(11) 또한, 본 발명의 일 형태는 상기 표시 패널과, 제어부를 갖는 표시 장치이다.
제어부는 화상 정보 및 제어 정보를 공급받고, 제어부는 화상 정보에 기초하여 정보를 생성하고, 공급한다.
정보는 12bit 이상의 계조를 포함하고, 표시 패널은 정보를 공급받는다.
주사선은 60Hz 이상, 바람직하게는 120Hz 이상의 빈도로 선택 신호를 공급받고, 표시 소자는 정보에 기초하여 표시한다.
이에 의하여, 표시 소자를 사용하여 화상 정보를 표시할 수 있다. 그 결과, 편리성 또는 신뢰성이 우수한 신규 표시 장치를 제공할 수 있다.
(12) 또한, 본 발명의 일 형태는 입력부와, 표시부를 갖는 입출력 장치이다. 또한, 표시부는 상기 표시 패널을 갖는다.
입력부는 검지 영역을 갖고, 입력부는 검지 영역에 근접한 것을 검지한다.
검지 영역은 화소와 중첩되는 영역을 갖는다.
이에 의하여, 표시부를 사용하여 화상 정보를 표시하면서, 표시부와 중첩되는 영역에 근접한 것을 검지할 수 있다. 또는, 표시부에 근접시키는 손가락 등을 포인터로 사용하여 위치 정보를 입력할 수 있다. 또는, 위치 정보를 표시부에 표시하는 화상 정보와 관련지을 수 있다. 그 결과, 편리성 또는 신뢰성이 우수한 신규 입출력 장치를 제공할 수 있다.
(13) 또한, 본 발명의 일 형태는 키보드, 하드웨어 버튼, 포인팅 디바이스, 터치 센서, 조도 센서, 촬상 장치, 음성 입력 장치, 시선 입력 장치, 자세 검출 장치 중 하나 이상과, 상기 표시 패널을 포함하는 정보 처리 장치이다.
이에 의하여, 다양한 입력 장치를 사용하여 공급되는 정보에 기초하여, 화상 정보 또는 제어 정보를 연산 장치에 의하여 생성할 수 있다. 그 결과, 편리성 또는 신뢰성이 우수한 신규 정보 처리 장치를 제공할 수 있다.
본 명세서에 첨부한 도면에서는 구성 요소를 기능별로 분류하고 각각 독립된 블록으로서 블록도를 도시하였지만, 실제의 구성 요소는 기능별로 완전히 분리되기 어렵고, 한 구성 요소가 복수의 기능에 관련될 수도 있다.
본 명세서 등에서 트랜지스터가 갖는 소스와 드레인은 트랜지스터의 극성 및 각 단자에 공급되는 전위 레벨에 따라 그 호칭이 서로 바뀐다. 일반적으로, n채널 트랜지스터에서는 낮은 전위가 공급되는 단자가 소스라고 불리고, 높은 전위가 공급되는 단자가 드레인이라고 불린다. 또한, p채널 트랜지스터에서는 낮은 전위가 공급되는 단자가 드레인이라고 불리고, 높은 전위가 공급되는 단자가 소스라고 불린다. 본 명세서에서는 편의상 소스와 드레인이 고정되어 있는 것으로 가정하여 트랜지스터의 접속 관계를 설명하는 경우가 있지만, 실제로는 상술한 전위의 관계에 따라 소스와 드레인의 호칭이 서로 바뀐다.
본 명세서에서, 트랜지스터의 소스란 활성층으로서 기능하는 반도체막의 일부인 소스 영역, 또는 상기 반도체막에 접속된 소스 전극을 의미한다. 마찬가지로, 트랜지스터의 드레인이란 상기 반도체막의 일부인 드레인 영역, 또는 상기 반도체막에 접속된 드레인 전극을 의미한다. 또한, 게이트는 게이트 전극을 의미한다.
본 명세서에서 트랜지스터가 직렬로 접속되어 있는 상태란 예를 들어 제 1 트랜지스터의 소스 및 드레인 중 한쪽만이 제 2 트랜지스터의 소스 및 드레인 중 한쪽에만 접속되어 있는 상태를 의미한다. 또한, 트랜지스터가 병렬로 접속되어 있는 상태란 제 1 트랜지스터의 소스 및 드레인 중 한쪽이 제 2 트랜지스터의 소스 및 드레인 중 한쪽에 접속되고, 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽이 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽에 접속되어 있는 상태를 의미한다.
본 명세서에서 접속이란 전기적인 접속을 의미하며, 전류, 전압, 또는 전위를 공급할 수 있는 상태 또는 전송할 수 있는 상태에 상당한다. 따라서, 접속되어 있는 상태란 반드시 직접 접속되어 있는 상태를 의미하는 것은 아니며, 전류, 전압, 또는 전위를 공급할 수 있도록 또는 전송할 수 있도록 배선, 저항, 다이오드, 트랜지스터 등의 회로 소자를 통하여 간접적으로 접속되어 있는 상태도 그 범주에 포함한다.
본 명세서에서 회로도상 독립되어 있는 구성 요소들이 서로 접속되어 있는 경우라도 실제로는 예를 들어 배선의 일부가 전극으로서 기능하는 경우 등, 하나의 도전막이 복수의 구성 요소의 기능을 겸비하는 경우도 있다. 본 명세서에서 접속이란 이러한 하나의 도전막이 복수의 구성 요소의 기능을 겸비하는 경우도 그 범주에 포함한다.
또한, 본 명세서 중에서 트랜지스터의 제 1 전극 및 제 2 전극 중 하나가 소스 전극을 가리키고, 다른 하나가 드레인 전극을 가리킨다.
본 발명의 일 형태에 따르면, 편리성 또는 신뢰성이 우수한 신규 반도체 장치를 제공할 수 있다. 또는, 편리성 또는 신뢰성이 우수한 신규 표시 패널을 제공할 수 있다. 또는, 편리성 또는 신뢰성이 우수한 신규 표시 장치를 제공할 수 있다. 또는, 편리성 또는 신뢰성이 우수한 신규 입출력 장치를 제공할 수 있다. 또는, 편리성 또는 신뢰성이 우수한 신규 정보 처리 장치를 제공할 수 있다. 또는, 신규 표시 패널, 신규 표시 장치, 신규 입출력 장치, 신규 정보 처리 장치, 또는 신규 반도체 장치를 제공할 수 있다.
또한, 이들 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 또한, 본 발명의 일 형태는 반드시 이들 효과 모두를 가질 필요는 없다. 또한, 이들 외의 효과는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재로부터 이들 외의 효과를 추출할 수 있다.
도 1은 실시형태에 따른 반도체 장치의 구성을 설명하기 위한 블록도.
도 2는 실시형태에 따른 반도체 장치에 사용할 수 있는 증폭기의 구성을 설명하기 위한 블록도.
도 3은 실시형태에 따른 반도체 장치에 사용할 수 있는 증폭기의 구성을 설명하기 위한 블록도.
도 4는 실시형태에 따른 반도체 장치의 구성을 설명하기 위한 블록도.
도 5는 실시형태에 따른 반도체 장치에 사용할 수 있는 단자 영역의 구성을 설명하기 위한 블록도.
도 6은 실시형태에 따른 표시 패널의 구성을 설명하기 위한 블록도.
도 7은 실시형태에 따른 표시 패널의 구성을 설명하기 위한 블록도.
도 8은 실시형태에 따른 표시 패널의 일부의 구성을 설명하기 위한 블록도.
도 9는 실시형태에 따른 표시 패널의 조정 방법을 설명하기 위한 흐름도.
도 10은 실시형태에 따른 표시 패널의 구성을 설명하기 위한 블록도.
도 11은 실시형태에 따른 표시 패널의 구성을 설명하기 위한 단면도 및 회로도.
도 12는 실시형태에 따른 표시 패널의 구성을 설명하기 위한 단면도 및 회로도.
도 13은 실시형태에 따른 표시 장치의 구성을 설명하기 위한 블록도 및 사시도.
도 14는 실시형태에 따른 입출력 장치의 구성을 설명하기 위한 블록도.
도 15는 실시형태에 따른 정보 처리 장치의 구성을 설명하기 위한 블록도 및 투영도.
도 16은 실시형태에 따른 정보 처리 장치의 구동 방법을 설명하기 위한 흐름도.
도 17은 실시형태에 따른 정보 처리 장치의 구동 방법을 설명하기 위한 흐름도 및 타이밍 차트.
도 18은 실시형태에 따른 정보 처리 장치의 구성을 설명하기 위한 도면.
도 19는 실시형태에 따른 정보 처리 장치의 구성을 설명하기 위한 도면.
도 20은 실시형태에 따른 표시 패널의 화소의 구성을 설명하기 위한 단면도.
도 21은 실시형태에 따른 표시 패널의 화소의 구성을 설명하기 위한 단면도.
본 발명의 일 형태는 DA 변환 회로, 증폭기를 갖는 반도체 장치이고, 증폭기는 DA 변환 회로와 전기적으로 접속되고, 연산 증폭기 및 오프셋 조정 회로를 갖는다. 연산 증폭기는 gm 앰프, 전류 전압 변환 회로, 제 1 단자, 제 2 단자, 노드(N1), 노드(N2), 노드(N3), 및 스위치를 갖는다. gm 앰프는 제 1 단자와 제 2 단자 사이의 전압에 기초하여 제 1 전류를 공급하고, 스위치는 노드(N3)와 제 2 단자 사이를, 인에이블 신호가 로우일 때 비도통 상태로 하고, 인에이블 신호가 하이일 때 도통 상태로 하고, 오프셋 조정 회로는 노드(N3)의 전위가 제 2 단자의 전위에 가까워지도록 노드(N1) 및 노드(N2)에 보정 전류를 공급한다. 전류 전압 변환 회로는 제 1 전류 및 보정 전류에 기초하여 노드(N3)에 제 1 전압을 공급한다.
이에 의하여, 스위치가 비도통 상태일 때, 노드(N3)의 전위가 제 2 단자의 전위에 가까워지도록 할 수 있다. 또는, 스위치가 도통 상태일 때, 노드(N3)를 흐르는 전류를 억제할 수 있다. 또는, 반도체 장치를 흐르는 바이어스 전류를 억제할 수 있다. 또는, 반도체 장치의 전력 손실을 억제할 수 있다. 그 결과, 편리성 또는 신뢰성이 우수한 신규 반도체 장치를 제공할 수 있다.
실시형태에 대하여 도면을 참조하여 자세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한 이하에 설명되는 발명의 구성에서, 동일한 부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 그 반복 설명은 생략한다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태에 따른 반도체 장치의 구성에 대하여 도 1 내지 도 3을 참조하면서 설명한다.
도 1은 본 발명의 일 형태에 따른 반도체 장치의 구성을 설명하기 위한 블록도이다.
도 2는 본 발명의 일 형태에 따른 반도체 장치에 사용할 수 있는 증폭기의 구성을 설명하기 위한 블록도이다.
도 3은 도 2를 참조하여 설명하는 구성과 다른 구성을 갖는 본 발명의 일 형태에 따른 반도체 장치에 사용할 수 있는 증폭기의 구성을 설명하기 위한 블록도이다.
또한, 본 명세서에서 값이 1 이상의 정수(整數)인 변수를 부호에 사용하는 경우가 있다. 예를 들어, 값이 1 이상의 정수인 변수 p를 포함하는 (p)를 최대 p개의 구성 요소 중 어느 것을 특정하는 부호의 일부에 사용하는 경우가 있다. 또한, 예를 들어, 값이 1 이상의 정수인 변수 m 및 변수 n을 포함하는 (m, n)을 최대 m×n개의 구성 요소 중 어느 것을 특정하는 부호의 일부에 사용하는 경우가 있다.
<반도체 장치의 구성예 1.>
본 실시형태에서 설명하는 반도체 장치(100)는 디지털 아날로그 변환 회로(DAC(1)), 증폭기(AMP)를 갖는다(도 1 참조). 또한, 기준 전위 VREF 및 클록 신호 CLK 등을 반도체 장치(100)에 공급한다. 또한, 반도체 장치(100)는 디지털 연산부(Digital Block)를 갖는다. 디지털 연산부는 예를 들어, 시리얼 데이터를 패럴렐 데이터로 변환하는 기능을 갖는다. 구체적으로는 시프트 레지스터 등을 회로 Digital Block에 사용할 수 있다.
≪디지털 아날로그 변환 회로(DAC(1))≫
예를 들어, 10bit의 디지털 아날로그 변환 회로를 디지털 아날로그 변환 회로(DAC(1))에 사용할 수 있다. 구체적으로는 저항 스트링형 디지털 아날로그 변환 회로를 디지털 아날로그 변환 회로(DAC(1))에 사용할 수 있다.
예를 들어, 저항렬에 접속된 패스 트랜지스터를 사용한 논리 회로(PTL)를 저항 스트링형 디지털 변환 아날로그 회로에 사용할 수 있다.
≪증폭기(AMP)≫
증폭기(AMP)는 디지털 아날로그 변환 회로(DAC(1))와 전기적으로 접속된다. 또한, 증폭기(AMP)는 연산 증폭기(10) 및 오프셋 조정 회로(20)를 갖는다(도 2 참조).
≪연산 증폭기(10)≫
연산 증폭기(10)는 트랜스컨덕턴스 앰프(11), 전류 전압 변환 회로(12), 제 1 단자(Tm1), 제 2 단자(Tm2), 제 1 노드(N1), 제 2 노드(N2), 제 3 노드(N3), 및 스위치(13)를 갖는다.
트랜스컨덕턴스 앰프(11)는 제 1 단자(Tm1) 및 제 2 단자(Tm2)와 전기적으로 접속된다. 예를 들어, 트랜스컨덕턴스 앰프(11)의 입력 단자(IN1)를 제 1 단자(Tm1)와 전기적으로 접속하고, 트랜스컨덕턴스 앰프(11)의 입력 단자(IN2)를 제 2 단자(Tm2)와 전기적으로 접속한다.
트랜스컨덕턴스 앰프(11)는 제 1 노드(N1) 및 제 2 노드(N2)에 전기적으로 접속된다. 예를 들어, 트랜스컨덕턴스 앰프(11)의 하나의 출력 단자를 제 1 노드(N1)와 전기적으로 접속하고, 트랜스컨덕턴스 앰프(11)의 다른 쪽 출력 단자를 제 2 노드(N2)와 전기적으로 접속한다.
트랜스컨덕턴스 앰프(11)는 제 1 단자(Tm1)와 제 2 단자(Tm2) 사이의 전압에 기초하여 제 1 전류를 공급하는 기능을 갖는다. 또한, 트랜스컨덕턴스 앰프(11)가 출력하는 제 1 전류를 전류(I1N) 및 전류(I1P)로서 도면 중에 나타내었다.
≪스위치(13)≫
스위치(13)는 제 3 노드(N3) 및 제 2 단자(Tm2)와 전기적으로 접속된다. 또한, 스위치(13)는 출력 인에이블 신호(EN)가 제 1 상태일 때, 제 3 노드(N3)와 제 2 단자(Tm2) 사이를 비도통 상태로 하는 기능을 갖고, 스위치(13)는 출력 인에이블 신호(EN)가 제 2 상태일 때 제 3 노드(N3)와 제 2 단자(Tm2) 사이를 전기적으로 접속하는 기능을 갖는다. 예를 들어, 로우의 상태를 출력 인에이블 신호(EN)의 제 1 상태에 사용할 수 있다. 또한, 하이의 상태를 출력 인에이블 신호(EN)의 제 2 상태에 사용할 수 있다.
≪오프셋 조정 회로(20)의 구성예 1.≫
예를 들어, 오프셋 조정 회로(20)는 제 1 노드(N1), 제 2 노드(N2), 및 제 3 노드(N3)와 전기적으로 접속된다.
오프셋 조정 회로(20)는 제 3 노드(N3)의 전위가 제 2 단자(Tm2)의 전위에 가까워지도록 보정 전류를 공급하는 기능을 갖는다. 또한, 오프셋 조정 회로(20)가 출력하는 보정 전류를 전류(I3N) 및 전류(I3P)로서 도면 중에 나타내었다.
≪전류 전압 변환 회로(12)≫
전류 전압 변환 회로(12)는 제 1 노드(N1) 및 제 2 노드(N2) 및 제 3 노드(N3)와 전기적으로 접속된다. 예를 들어, 전류 전압 변환 회로(12)의 한쪽 입력 단자를 제 1 노드(N1)와 전기적으로 접속하고, 전류 전압 변환 회로(12)의 다른 쪽 입력 단자를 제 2 노드(N2)와 전기적으로 접속한다. 또한, 전류 전압 변환 회로(12)의 출력 단자를 제 3 노드(N3)와 전기적으로 접속한다.
전류 전압 변환 회로(12)는 제 1 전류 및 보정 전류에 기초하여 제 1 전압(V3)을 공급하는 기능을 갖는다. 예를 들어, 보정 전류를 사용하여 제 1 전류로부터 제 2 전류를 얻을 수 있고, 얻어진 제 2 전류에 기초하여 제 1 전압(V3)을 공급하는 기능을 갖는다. 또한, 제 2 전류를 전류(I2N) 및 전류(I2P)로서 도면 중에 나타내었다.
이에 의하여, 스위치(13)가 비도통 상태일 때 제 3 노드(N3)의 전위가 제 2 단자(Tm2)의 전위에 가까워지도록 할 수 있다. 또는, 스위치(13)가 도통 상태일 때, 제 3 노드(N3)를 흐르는 전류를 억제할 수 있다. 또는, 반도체 장치(100)를 흐르는 바이어스 전류를 억제할 수 있다. 또는, 반도체 장치(100)의 전력 손실을 억제할 수 있다. 그 결과, 편리성 또는 신뢰성이 우수한 신규 반도체 장치를 제공할 수 있다.
≪오프셋 조정 회로(20)의 구성예 2.≫
예를 들어, 오프셋 조정 회로(20)는 레지스터(22), 제 2 디지털 아날로그 변환 회로(23), 전환 회로(24), 및 트랜스컨덕턴스 앰프(25)를 갖는다.
레지스터(22)는 제 2 디지털 아날로그 변환 회로(23)와 전기적으로 접속되고, 레지스터(22)는 오프셋 데이터를 공급하는 기능을 갖는다.
제 2 디지털 아날로그 변환 회로(23)는 전환 회로(24)와 전기적으로 접속된다.
전환 회로(24)는 트랜스컨덕턴스 앰프(25)와 전기적으로 접속된다. 또한, 전환 회로(24)는 오프셋 데이터 및 제 2 디지털 아날로그 변환 회로(23)로부터 공급되는 전압에 기초하여 보정 전압을 공급하는 기능을 갖는다. 또한, 보정 전압은 트랜스컨덕턴스 앰프(25)의 입력 단자(IN3)와 입력 단자(IN4) 사이의 전압과 같다.
트랜스컨덕턴스 앰프(25)는 제 1 노드(N1) 및 제 2 노드(N2)와 캐스코드 접속된다. 또한, 트랜스컨덕턴스 앰프(25)는 보정 전류를 공급하는 기능을 갖는다.
트랜스컨덕턴스 앰프(25)의 한쪽 출력 단자 및 제 1 노드(N1)를 트랜지스터(Tr1)를 사용하여 접속하고, 다른 쪽 출력 단자 및 제 2 노드(N2)를 트랜지스터(Tr2)를 사용하여 접속하고, 하이 임피던스가 되는 전압을 공급하는 배선과 트랜지스터(Tr1)의 게이트 전극 및 트랜지스터(Tr2)의 게이트 전극을 전기적으로 접속한다. 이에 의하여, 트랜스컨덕턴스 앰프(25)를 제 1 노드(N1) 및 제 2 노드(N2)에 캐스코드 접속할 수 있다.
이에 의하여, 예를 들어, 바이어스 전류를 제어하는 오프셋 데이터를 레지스터(22)에 기억할 수 있다. 또는, 레지스터(22)에 기억한 오프셋 데이터에 기초하여 반도체 장치(100)를 흐르는 바이어스 전류를 제어할 수 있다. 또는, 예를 들어, 부하와 전기적으로 접속된 반도체 장치(100)를 흐르는 바이어스 전류를 억제할 수 있다. 또는, 반도체 장치의 전력 손실을 억제할 수 있다. 그 결과, 편리성 또는 신뢰성이 우수한 신규 반도체 장치를 제공할 수 있다.
≪오프셋 조정 회로(20)의 구성예 3.≫
예를 들어, 오프셋 조정 회로(20)는 제 3 노드(N3)와 전기적으로 접속되고, 오프셋 조정 회로(20)는 레벨시프터(21)를 갖는다.
≪레벨시프터(21)≫
레벨시프터(21)는 제 3 노드(N3) 및 레지스터(22)와 전기적으로 접속된다.
레벨시프터(21)는 제 1 상태의 출력 인에이블 신호(EN)가 공급되어 있는 경우에 제 3 노드(N3)의 전위에 기초하여 제 1 상태의 래치 신호 또는 제 2 상태의 래치 신호를 공급하는 기능을 갖는다. 예를 들어, 제 3 노드(N3)의 전위를 레벨시프트한 전위를 제 1 상태의 래치 신호 또는 제 2 상태의 래치 신호에 사용할 수 있다. 또한, 스위치(13)는 제 1 상태의 출력 인에이블 신호(EN)가 공급되는 경우에서 비도통 상태가 된다.
레벨시프터(21)는 제 2 상태의 출력 인에이블 신호(EN)가 공급되는 경우에 제 1 상태의 래치 신호를 공급하는 기능을 갖는다. 바꿔 말하면, 레벨시프터(21)는 제 2 상태의 출력 인에이블 신호(EN)가 공급되는 경우에서, 제 3 노드(N3)의 전위와 상관없이 제 1 상태의 래치 신호를 공급한다. 또한, 레벨시프터(21)의 입력 단자를 플로팅으로 한다. 또한, 스위치(13)는 제 2 상태의 출력 인에이블 신호(EN)가 공급되는 경우에서 도통 상태가 된다.
≪레지스터(22)≫
레지스터(22)는 오프셋 조정 신호(F[0:7]), 리셋 신호(RESET), 및 래치 신호를 공급받는 기능을 갖는다. 예를 들어, 8bit의 디지털 신호를 오프셋 조정 신호에 사용할 수 있다. 구체적으로는 8bit의 디지털 신호의 하위 7자리를 제 2 디지털 아날로그 변환 회로(23)에 공급하고, 상위 1자리를 전환 회로(24)에 사용할 수 있다. 이에 의하여, 예를 들어, 256단계의 오프셋 조정 신호를 공급할 수 있다. 또는, 예를 들어, 128단계의 양의 전압과 128단계의 음의 전압을 트랜스컨덕턴스 앰프(25)에 공급할 수 있다.
예를 들어, 제 2 단자(Tm2)의 전위의 상하 50mV 미만의 범위에 있는 제 3 노드(N3)의 전위를, 제 2 단자(Tm2)의 전위의 상하 0.5mV 미만의 범위에 가깝게 하는 경우, 제 3 노드(N3)의 전위를 약 200 이상의 단계로 조정할 수 있게 할 필요가 있다. 구체적으로는, 제 3 노드(N3)의 전위를 8bit 즉, 256단계로 조정할 수 있게 하면 된다. 이에 의하여, 예를 들어, 제 2 단자(Tm2)의 상하 40mV 미만의 범위에 있는 제 3 노드(N3)의 전위를 제 2 단자(Tm2)의 전위의 상하 0.5mV 미만의 범위에 충분히 가깝게 할 수 있다.
레지스터(22)는 투과 상태에 있어서, 오프셋 조정 신호를 투과하는 기능을 갖는다. 또한, 레지스터(22)는 제 2 상태의 래치 신호가 공급되었을 때의 오프셋 조정 신호를 오프셋 데이터로서 유지하는 기능을 갖는다. 예를 들어, 복수의 래치 회로를 레지스터(22)에 사용할 수 있다.
레지스터(22)는 비투과 상태에 있어서, 오프셋 데이터를 공급하는 기능을 갖는다.
이에 의하여, 예를 들어, 보정 전압이 단조롭게 증가 또는 단조롭게 감소되도록 오프셋 조정 신호를 공급할 수 있다. 또는, 예를 들어, 단조롭게 증가 또는 감소되는 보정 전압을 사용하여 제 3 노드(N3)의 극성이 반전되는 보정 전압을 알 수 있다. 또는, 제 3 노드(N3)의 전위가 제 2 단자(Tm2)의 전위에 가장 가까워지는 보정 전압을 알 수 있다. 또는, 제 3 노드(N3)의 전위가 제 2 단자(Tm2)의 전위에 가까워질 때의 오프셋 조정 신호를 오프셋 데이터에 채용할 수 있다. 또는, 제 3 노드(N3)의 전위가 제 2 단자(Tm2)의 전위에 가까워지는 오프셋 데이터를 유지할 수 있다. 또는, 레지스터(22)에 기억한 오프셋 데이터에 기초하여 반도체 장치(100)를 흐르는 바이어스 전류를 제어할 수 있다. 또는, 예를 들어, 부하와 전기적으로 접속된 반도체 장치(100)를 흐르는 바이어스 전류를 억제할 수 있다. 또는, 반도체 장치(100)의 전력 손실을 억제할 수 있다. 그 결과, 편리성 또는 신뢰성이 우수한 신규 반도체 장치를 제공할 수 있다.
<반도체 장치의 구성예 2.>
또한, 본 실시형태에서 설명하는 반도체 장치(100)는 단자 영역(120)을 갖는다(도 1 참조).
단자 영역(120)은 행 방향으로 배치되는 일군의 복수의 단자(119(1)) 내지 단자(119(t))를 갖고, 일군의 복수의 단자(119(1)) 내지 단자(119(t))는 제 2 단자(Tm2)와 전기적으로 접속되는 단자(119(p))를 포함한다.
이에 의하여, 디지털 신호를 소정의 전압으로 변환한 아날로그 신호를 공급할 수 있다. 또는, 예를 들어, 디지털 신호로부터 변환된 아날로그 신호를 일군의 복수의 단자(119(1) 내지 119(t))를 통하여, 행 방향에 복수로 배치되는 일군의 신호선에 공급할 수 있다. 또는, 제 2 단자(Tm2)를 통하여 흐르는 바이어스 전류를 억제할 수 있다. 또는, 반도체 장치(100)의 전력 손실을 억제할 수 있다. 그 결과, 편리성 또는 신뢰성이 우수한 신규 반도체 장치를 제공할 수 있다.
<반도체 장치의 구성예 3.>
또한, 본 실시형태에서 설명하는 반도체 장치(100B)는 버퍼 앰프(BA)를 갖는다(도 4의 (A) 참조).
버퍼 앰프(BA)는 제 3 단자(Tm3) 및 제 4 단자(Tm4)를 갖는다.
디지털 아날로그 변환 회로(DAC(1))는 제 1 출력 단자(OUT1) 및 제 2 출력 단자(OUT2)를 갖는다. 제 1 출력 단자(OUT1)는 제 1 단자(Tm1)와 전기적으로 접속되고, 제 2 출력 단자(OUT2)는 제 3 단자(Tm3)와 전기적으로 접속된다.
일군의 복수의 단자(119(1)) 내지 단자(119(t))는 제 4 단자(Tm4)와 전기적으로 접속되는 단자(119(p+1))를 포함한다.
≪버퍼 앰프(10C)≫
버퍼 앰프(10C)는 트랜스컨덕턴스 앰프(11), 전류 전압 변환 회로(12)를 갖는다(도 4의 (B) 참조).
트랜스컨덕턴스 앰프(11)는 제 3 단자(Tm3) 및 제 4 단자(Tm4)와 전기적으로 접속된다. 예를 들어, 트랜스컨덕턴스 앰프(11)의 입력 단자(IN1)를 제 3 단자(Tm3)와 전기적으로 접속하고, 트랜스컨덕턴스 앰프(11)의 입력 단자(IN2)를 제 4 단자(Tm4)와 전기적으로 접속한다.
트랜스컨덕턴스 앰프(11)는 전류 전압 변환 회로(12)와 전기적으로 접속된다. 예를 들어, 트랜스컨덕턴스 앰프(11)의 하나의 출력 단자를 전류 전압 변환 회로(12)의 하나의 입력 단자와 전기적으로 접속하고, 트랜스컨덕턴스 앰프(11)의 다른 출력 단자를 전류 전압 변환 회로(12)의 다른 입력 단자와 전기적으로 접속한다.
트랜스컨덕턴스 앰프(11)는 제 3 단자(Tm3)와 제 4 단자(Tm4) 사이의 전압에 기초하여 소정의 전류를 공급하는 기능을 갖는다. 또한, 트랜스컨덕턴스 앰프(11)가 출력하는 전류를 전류(I4N) 및 전류(I4P)로서 도면 중에 나타내었다.
전류 전압 변환 회로(12)는 상기 소정의 전류에 기초하여 전압(V4)을 공급하는 기능을 갖는다. 이에 의하여, 디지털 신호를 소정의 전압으로 변환한 아날로그 신호를 단자를 통하여 공급할 수 있다.
<반도체 장치의 구성예 4.>
또한, 본 실시형태에서 설명하는 반도체 장치(100B)는 단자 영역(120)이 단수 또는 복수의 제 1 영역(120A)을 갖는다. 예를 들어, 제 1 영역(120A)만을 갖는 구성을 도 5의 (A)에 도시하였다.
단자 영역(120)은 제 1 영역(120A)과 같은 수의 제 2 영역(120B)을 갖는다(도 5의 (B) 내지 도 5의 (E) 참조). 또한, 단자 영역(120)은 제 1 영역(120A) 및 제 2 영역(120B)을 번갈아 갖는다. 예를 들어, 제 1 영역(120A) 및 제 2 영역(120B)을 1개씩 갖는 구성을 도 5의 (B)에 도시하였다. 또한, 제 1 영역(120A) 및 제 2 영역(120B)을 2개씩 갖는 구성을 도 5의 (C)에 도시하였다. 또한, 제 1 영역(120A) 및 제 2 영역(120B)을 3개씩 갖는 구성을 도 5의 (D)에 도시하였다.
제 1 영역(120A)은 제 2 단자(Tm2)와 전기적으로 접속되는 단자를 갖는다. 또한, 제 2 영역(120B)은 제 4 단자(Tm4)와 전기적으로 접속되는 단자를 갖는다. 예를 들어, 제 2 단자(Tm2)와 전기적으로 접속되는 단자 및 제 4 단자(Tm4)와 전기적으로 접속되는 단자를 번갈아 갖는 구성을 도 5의 (E)에 나타내었다.
이에 의하여, 예를 들어, 행 방향에 복수로 배치되는 일군의 신호선에 디지털 신호를 소정의 전압으로 변환한 아날로그 신호를 일군의 복수의 단자(119(1) 내지 119(t))를 통하여 공급할 수 있다. 또는, 제 1 영역(120A)에 배치된 제 2 단자(Tm2)를 통하여 흐르는 바이어스 전류를 억제할 수 있다. 또는, 반도체 장치(100)의 전력 손실을 억제할 수 있다. 그 결과, 편리성 또는 신뢰성이 우수한 신규 반도체 장치를 제공할 수 있다.
≪오프셋 조정 회로(20)의 구성예 4.≫
본 발명의 일 형태에 따른 반도체 장치에 사용할 수 있는 오프셋 조정 회로(20B)의 구성에 대하여, 도 3을 참조하면서 설명한다.
또한, 오프셋 조정 회로(20B)는 스위치(26) 및 스위치(27)를 갖는 점, 그리고 레벨시프터(21)를 대신하여 레벨시프터(21B)를 갖는 점에서, 도 2를 참조하면서 설명한 오프셋 조정 회로와 다르다. 여기에서는, 상이한 부분에 대하여 자세히 설명하고, 같은 구성을 사용할 수 있는 부분에 대하여 상술한 설명을 원용한다.
본 실시형태에서 설명하는 오프셋 조정 회로(20B)는 스위치(26), 스위치(27), 및 제 4 노드(N4)를 갖는다.
≪스위치(26)≫
스위치(26)는 제 3 노드(N3) 및 제 4 노드(N4)와 전기적으로 접속된다. 또한, 스위치(26)는 출력 인에이블 신호(ENB)가 제 1 상태일 때, 제 3 노드와 제 4 노드 사이를 도통 상태로 하는 기능을 갖는다. 예를 들어, 하이의 상태의 신호를 제 1 상태의 출력 인에이블 신호(ENB)에 사용할 수 있다. 또한, 로우의 상태의 신호를 제 2 상태의 출력 인에이블 신호(ENB)에 사용할 수 있다.
≪스위치(27)≫
스위치(27)는 제 4 노드(N4) 및 접지 전위를 공급하는 배선과 전기적으로 접속된다. 또한, 스위치(27)는 출력 인에이블 신호(EN)가 제 1 상태일 때, 제 4 노드(N4)와 접지 전위를 공급하는 배선 사이를 비도통 상태로 하는 기능을 갖고, 스위치(27)는 출력 인에이블 신호(EN)가 제 2 상태일 때, 제 4 노드(N4)와 접지 전위를 공급할 수 있는 배선 사이를 전기적으로 접속하는 기능을 갖는다. 예를 들어, 로우의 상태의 신호를 제 1 상태의 출력 인에이블 신호(EN)에 사용할 수 있다. 또한, 하이의 상태의 신호를 제 2 상태의 출력 인에이블 신호(EN)에 사용할 수 있다.
≪레벨시프터(21B)≫
레벨시프터(21B)는 제 4 노드(N4) 및 레지스터(22)와 전기적으로 접속된다.
레벨시프터(21B)는 제 4 노드(N4)의 전위에 기초하여 제 1 상태의 래치 신호 또는 제 2 상태의 래치 신호를 공급하는 기능을 갖는다. 예를 들어, 제 4 노드(N4)의 전위를 레벨시프트한 전위를 제 1 상태의 래치 신호 또는 제 2 상태의 래치 신호에 사용할 수 있다.
또한, 스위치(26)는 제 1 상태의 출력 인에이블 신호(ENB)가 공급되어 있는 경우에 있어서, 도통 상태가 되고, 스위치(27)는 제 1 상태의 출력 인에이블 신호(EN)가 공급되어 있는 경우에 있어서 비도통 상태가 된다. 이에 의하여, 제 4 노드(N4)의 전위는 제 3 노드의 전위와 같게 된다.
또한, 스위치(26)는 제 2 상태의 출력 인에이블 신호(ENB)가 공급되어 있는 경우에 있어서, 비도통 상태가 되고, 스위치(27)는 제 2 상태의 출력 인에이블 신호(EN)가 공급되어 있는 경우에 있어서 도통 상태가 된다. 이에 의하여, 제 4 노드(N4)의 전위는 접지 전위와 같게 된다. 바꿔 말하면, 레벨시프터(21B)는 제 2 상태의 출력 인에이블 신호(EN) 및 제 2 상태의 출력 인에이블 신호(ENB)가 공급되어 있는 경우에 있어서, 제 3 노드(N3)의 전위와 상관없이 제 1 상태의 래치 신호를 공급한다.
또한, 본 실시형태는 본 명세서에 기재되는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는 본 발명의 일 형태에 따른 표시 패널의 구성에 대하여, 도 6을 참조하면서 설명한다.
도 6의 (A)는 본 발명의 일 형태에 따른 표시 패널의 구성을 설명하기 위한 도면이고, 도 6의 (B)는 도 6의 (A)에 도시된 표시 패널이 갖는 화소의 구성을 설명하기 위한 도면이다.
<표시 패널의 구성예 1.>
본 실시형태에서 설명하는 표시 패널은 표시 영역(231)과, 구동 회로(SD(1))를 갖는다(도 6의 (A) 참조). 또한, 본 실시형태에서 설명하는 표시 패널은 구동 회로(GD)를 갖는다.
≪구동 회로(SD(1))≫
구동 회로(SD(1))는, 정보(V11)에 기초하여 화상 신호를 공급하는 기능을 갖는다.
구동 회로(SD(1))는 화상 신호를 생성하는 기능과 상기 화상 신호를 하나의 표시 소자와 전기적으로 접속되는 화소 회로에 공급하는 기능을 갖는다.
예를 들어, 시프트 레지스터 등의 다양한 순서 회로 등을 구동 회로(SD(1))에 사용할 수 있다.
예를 들어, 실리콘 기판 위에 형성된 집적 회로를 구동 회로(SD(1))에 사용할 수 있다.
예를 들어 COG(Chip on glass)법 또는 COF(Chip on Film)법을 사용하여 집적 회로를 단자에 접속할 수 있다. 구체적으로는 이방성 도전막을 사용하여 집적 회로를 단자에 접속할 수 있다.
예를 들어, 실시형태 1에 기재된 반도체 장치(100B)를 구동 회로(SD(1))에 사용할 수 있다.
≪구동 회로(GD)≫
구동 회로(GD)는 제어 정보에 기초하여 선택 신호를 공급하는 기능을 갖는다.
일례를 들면, 제어 정보에 기초하여 30Hz 이상, 바람직하게는 60Hz 이상의 빈도로 1개의 주사선에 선택 신호를 공급하는 기능을 갖는다. 이로써 동영상을 매끄럽게 표시할 수 있다.
예를 들어, 제어 정보에 기초하여 30Hz 미만, 바람직하게는 1Hz 미만, 더 바람직하게는 1분에 1회 미만의 빈도로 하나의 주사선에 선택 신호를 공급하는 기능을 갖는다. 이로써 플리커(flicker)가 억제된 상태에서 정지 화상을 표시할 수 있다.
그런데, 프레임 주파수를 가변(可變)으로 할 수 있다. 또는, 예를 들어, 1Hz 이상 120Hz 이하의 프레임 주파수로 표시를 행할 수 있다. 또는, 프로그레시브 방식을 사용하여 120Hz의 프레임 주파수로 표시를 행할 수 있다. 또는, 국제 규격인 Recommendation ITU-R BT.2020-2를 만족시키는, 매우 고해상도의 표시를 행할 수 있다. 또는, 매우 고해상도의 표시를 행할 수 있다.
≪표시 영역의 구성예 1.≫
표시 영역(231)은 일군의 복수의 화소(702(i, 1)) 내지 화소(702(i, n)), 다른 일군의 복수의 화소(702(1,j)) 내지 화소(702(m,j)), 주사선(G1(i)), 및 신호선(S1(j))을 갖는다.
일군의 복수의 화소(702(i, 1)) 내지 화소(702(i, n))는 행 방향(도면 중 화살표(R1)로 나타내는 방향)으로 배치된다.
다른 일군의 복수의 화소(702(1,j)) 내지 화소(702(m,j))는 행 방향과 교차되는 열 방향(도면에서 화살표(C1)로 나타내는 방향)으로 배치된다.
주사선(G1(i))은 일군의 복수의 화소(702(i, 1)) 내지 화소(702(i, n))와 전기적으로 접속된다.
신호선(S1(j))은 다른 일군의 복수의 화소(702(1,j)) 내지 화소(702(m,j))와 전기적으로 접속되고, 신호선(S1(j))은 제 2 단자(Tm2)와 전기적으로 접속된다.
이에 의하여, 하나의 신호선에 디지털 신호를 소정의 전압으로 변환한 아날로그 신호를 공급할 수 있다. 또는, 다른 일군의 복수의 화소(702(1,j) 내지 (702(m,j))에 디지털 신호로부터 변환된 아날로그 신호를 공급할 수 있다. 또는, 제 2 단자(Tm2)를 통하여 흐르는 바이어스 전류를 억제할 수 있다. 또는, 표시 패널이 손실하는 전력을 억제할 수 있다. 그 결과, 편리성 또는 신뢰성이 우수한 신규 표시 패널을 제공할 수 있다.
<표시 패널의 구성예 2.>
또한, 본 실시형태에서 설명하는 표시 패널은 구동 회로(SD(2))를 갖는다(도 6의 (A) 참조). 예를 들어, 실시형태 1에 기재된 반도체 장치(100B)를 구동 회로(SD(2))에 사용할 수 있다.
≪구동 회로(SD(2))≫
구동 회로(SD(2))는 디지털 아날로그 변환 회로(DAC(2)) 및 버퍼 앰프(BA)를 갖는다.
버퍼 앰프(BA)는 제 5 단자(Tm5) 및 제 6 단자(Tm6)를 갖는다.
제 5 단자(Tm5)는 디지털 아날로그 변환 회로(DAC(2))와 전기적으로 접속된다.
제 6 단자(Tm6)는 신호선(S1(j))과 전기적으로 접속된다.
신호선(S1(j))은 제 2 단자(Tm2)가 전기적으로 접속되는 부분과 제 6 단자(Tm6)가 전기적으로 접속되는 부분 사이에, 다른 일군의 복수의 화소(702(1,j)) 내지 화소(702(m,j))와 전기적으로 접속되는 부분을 갖는다. 또한, 충분히 큰 시상수를 갖는 배선을 신호선(S1(j))에 사용한다. 이에 의하여, 제 2 단자(Tm2)를 갖는 구동 회로(SD(1))의 동작과 제 6 단자(Tm6)를 갖는 구동 회로(SD(2))의 동작 사이에 수십 나노초의 지연이 생기는 경우에도 과전류가 흐르는 문제를 방지할 수 있다.
이에 의하여, 하나의 신호선의 양쪽 끝으로부터 다른 일군의 화소(702(1,j) 내지 702(m,j))에 아날로그 신호를 공급할 수 있다. 또는, 하나의 신호선의 기생 저항이 아날로그 신호에 미치는 영향을 저감시킬 수 있다. 또는, 하나의 신호선의 기생 용량이 아날로그 신호에 미치는 영향을 저감시킬 수 있다. 또는, 신호선으로의 충방전을 기생 저항 및 기생 용량에 저항하여 고속으로 할 수 있다. 또는, 충방전에 따른 발열을 분산할 수 있다. 또는, 하나의 신호선의 한쪽 끝에 전기적으로 접속된 반도체 장치(100B)와, 하나의 신호선의 다른 쪽 끝에 전기적으로 접속된 버퍼 앰프(BA) 사이에 흐르는 바이어스 전류를 억제할 수 있다. 또는, 표시 패널이 손실하는 전력을 억제할 수 있다. 그 결과, 편리성 또는 신뢰성이 우수한 신규 표시 패널을 제공할 수 있다.
≪표시 영역의 구성예 2.≫
표시 영역(231)은 복수의 화소를 행렬 형상으로 갖는다. 예를 들어, 표시 영역(231)은 행 방향으로 배치된 7600개 이상의 화소를 갖고, 열 방향으로 배치된 4300개 이상의 화소를 갖는다. 예를 들어, 행 방향으로 배치된 7680개의 화소를 갖고, 열 방향으로 배치된 4320개의 화소를 갖는다.
이에 의하여, 예를 들어, 화소수가 하이비전 화상 또는 4K 화상의 화소수보다 많은 경우에도 열화가 억제된 화상 신호를 공급할 수 있다. 또는, 화상 신호의 열화를 억제하면서 화소에 고속으로 공급할 수 있다. 또는, 고정세의 화상을 표시할 수 있다. 또는, 60Hz 이상, 바람직하게는 120Hz 이상의 리프레시 레이트로 표시할 수 있다. 그 결과, 편리성 또는 신뢰성이 우수한 신규 표시 패널을 제공할 수 있다.
<표시 패널의 구성예 3.>
본 실시형태에서 설명하는 표시 패널(700)은 복수의 화소를 갖는다. 상기 복수의 화소는 색상이 서로 상이한 색을 표시하는 기능을 갖는다. 또는, 상기 복수의 화소를 사용하여 각각 그 화소에서는 표시할 수 없는 색상의 색을 가법 혼색에 의하여 표시할 수 있다.
≪표시 영역의 구성예 3.≫
표시 영역(231)은 화소(702(i,j)), 화소(702(i,j+1)), 및 화소(702(i,j+2))를 갖는다(도 10의 (C) 참조).
화소(702(i,j))는 CIE 1931 색도 좌표에서의 색도 x가 0.680보다 크고 0.720 이하, 색도 y가 0.260 이상 0.320 이하의 색을 표시한다.
화소(702(i,j+1))는 CIE 1931 색도 좌표에서의 색도 x가 0.130 이상 0.250 이하, 색도 y가 0.710보다 크고 0.810 이하의 색을 표시한다.
화소(702(i,j+2))는 CIE 1931 색도 좌표에서의 색도 x가 0.120 이상 0.170 이하, 색도 y가 0.020 이상 0.060 미만의 색을 표시한다.
또한, 색상이 상이한 색을 표시할 수 있는 복수의 화소를 혼색에 사용하는 경우에 있어서, 각각의 화소를 부화소라고 바꿔 말할 수 있다. 또한, 복수의 부화소를 한 쌍으로 하여, 화소라고 바꿔 말할 수 있다.
예를 들어, 화소(702(i,j)), 화소(702(i,j+1)) 또는 화소(702(i,j+2))를 부화소라고 바꿔 말할 수 있고, 화소(702(i,j)), 화소(702(i,j+1)), 및 화소(702(i,j+2))를 한 쌍으로 하여, 화소(703(i,k))라고 바꿔 말할 수 있다(도 10의 (C) 참조).
구체적으로는, 청색을 표시하는 부화소, 녹색을 표시하는 부화소 및 적색을 표시하는 부화소를 한 쌍으로 하여, 화소(703(i,k))에 사용할 수 있다. 또한, 시안을 표시하는 부화소, 마젠타를 표시하는 부화소 및 옐로우를 표시하는 부화소를 한 쌍으로 하여, 화소(703(i,k))에 사용할 수 있다.
또한, 예를 들어, 백색을 표시하는 부화소 등을 상술한 한 쌍에 더하여 화소에 사용할 수 있다.
또한, 화소(702(i,j)), 화소(702(i,j+1)), 및 화소(702(i,j+2))를 CIE 색도도(x,y)에서의 BT.2020의 색역에 대한 면적비가 80% 이상, 또는, 상기 색역에 대한 커버율이 75% 이상이 되도록 갖는다. 바람직하게는, 면적비가 90% 이상, 또는, 커버율이 85% 이상이 되도록 갖는다.
<표시 패널의 구성예 4.>
또한, 표시 패널은 복수의 구동 회로를 가질 수 있다. 예를 들어, 표시 패널(700B)은 구동 회로(GDA) 및 구동 회로(GDB)를 갖는다(도 7 참조).
또한, 예를 들어, 복수의 구동 회로를 갖는 경우, 구동 회로(GDA)가 선택 신호를 공급하는 빈도와, 구동 회로(GDB)가 선택 신호를 공급하는 빈도를 다르게 할 수 있다. 구체적으로는, 정지 화상을 표시하는 하나의 영역에 선택 신호를 공급하는 빈도보다 높은 빈도로, 동영상을 표시하는 다른 영역에 선택 신호를 공급할 수 있다. 이에 의하여, 하나의 영역에 플리커가 억제된 상태로 정지 화상을 표시하고, 다른 영역에 동영상을 매끄럽게 표시할 수 있다.
<표시 패널의 조정 방법>
본 실시형태에서 설명하는 표시 패널의 조정 방법에 대하여 도 6, 도 8, 및 도 9를 참조하면서 설명한다.
도 8은 본 발명의 일 형태에 따른 표시 패널의 일부의 구성을 설명하기 위한 도면이고, 도 9는 표시 패널의 조정 방법을 설명하기 위한 흐름도이다.
[제 1 단계]
제 1 단계에서, 설정을 초기화한다(도 9의 (V1) 참조).
출력 인에이블 신호(EN)를 제 1 상태로 한다. 예를 들어, 출력 인에이블 신호(EN)를 로우의 상태로 한다. 이에 의하여, 스위치(13)를 비도통 상태로 할 수 있다.
레지스터(22)를 리셋한다. 예를 들어, 리셋 신호(RESET)를 하이로 하여 레지스터(22)의 래치 회로를 리셋한다.
또한, 레벨시프터(21)는 제 1 상태의 출력 인에이블 신호(EN)가 공급되어 있는 경우에 제 3 노드(N3)의 전위에 기초하여 제 1 상태의 래치 신호 또는 제 2 상태의 래치 신호를 공급한다.
[제 2 단계]
제 2 단계에서, 동일한 화상 신호를 구동 회로(SD(1)) 및 구동 회로(SD(2))에 공급한다(도 9의 (V2) 참조). 예를 들어, 10bit로부터 선택된 임의의 화상 신호를 동일한 화상 신호에 사용할 수 있다.
이에 의하여, 구동 회로(SD(1))가 갖는 디지털 아날로그 변환 회로(DAC(1))는 하나의 제 1 단자에 소정의 전위를 공급한다(도 6 및 도 8 참조). 또한, 구동 회로(SD(2))가 갖는 디지털 아날로그 변환 회로(DAC(2))는 하나의 제 5 단자에 소정의 전위를 공급한다.
또한, 구동 회로(SD(2))가 갖는 하나의 버퍼 앰프(BA)는 소정의 전위를 제 6 단자(Tm6)에 공급하고, 상기 제 6 단자(Tm6)에 전기적으로 접속된 신호선(S1(j))을 통하여 구동 회로(SD(1))가 갖는 하나의 제 2 단자(Tm2)의 전위를 변화시킨다.
또한, 제 2 단자(Tm2)의 전위는 화상 신호, 신호선의 저항, 및 버퍼 앰프(BA)의 출력 특성의 편차에 의존한다.
[제 3 단계]
제 3 단계에서, 오프셋 조정 신호를 오프셋 조정 회로(20)에 공급한다(도 9의 (V3) 참조).
구체적으로는, 제 3 노드(N3)의 전위가 버퍼 앰프(BA)의 출력 특성의 편차의 하한을 고려하여 결정한 전위보다 낮게 되도록 설정한 오프셋 조정 신호로부터, 제 3 노드(N3)의 전위가 버퍼 앰프(BA)의 출력 특성의 편차의 상한을 고려하여 결정한 전위보다 높게 되도록 설정된 오프셋 조정 신호까지, 오프셋 조정 신호의 레벨이 단조롭게 증가된다.
[제 4 단계]
제 4 단계에서, 제 3 노드(N3)의 전위가 음의 전위로부터 양의 전위로 변화하고, 레벨시프터가 제 2 상태의 래치 신호를 공급한다(도 9의 (V4) 참조).
이에 의하여, 제 3 노드(N3)의 전위가 제 2 단자(Tm2)의 전위에 가까워지도록 하는 오프셋 조정 신호를 특정할 수 있다. 바꿔 말하면, 버퍼 앰프(BA)의 출력 특성의 편차를 고려한 오프셋 조정 신호를 특정할 수 있다. 또한, 본 명세서에서는 제 2 상태의 래치 신호가 공급되었을 때의 오프셋 조정 신호를 오프셋 데이터라고 한다.
[제 5 단계]
제 5 단계에서, 제 2 상태의 래치 신호가 공급된 레지스터(22)가 오프셋 데이터를 유지한다(도 9의 (V5) 참조).
[제 6 단계]
제 6 단계에서, 출력 인에이블 신호(EN)를 제 2 상태로 한다(도 9의 (V6) 참조). 예를 들어, 출력 인에이블 신호(EN)를 하이의 상태로 한다. 이에 의하여, 스위치(13)를 도통 상태로 할 수 있다.
또한, 레벨시프터(21)는 제 2 상태의 출력 인에이블 신호(EN)가 공급되어 있는 경우에 제 1 상태의 래치 신호를 공급한다.
[제 7 단계]
제 7 단계에서, 표시 패널의 조정을 종료한다(도 9의 (V7) 참조).
본 발명의 일 형태에 따른 반도체 장치(100)는 비휘발성의 기억부를 가질 수 있다. 비휘발성의 기억부는 예를 들어, 오프셋 데이터를 유지할 수 있다. 또한, 반도체 장치(100)는 기억부에 유지된 오프셋 데이터를 판독하고, 레지스터(22)에 기록하도록 하여도 좋다. 이에 의하여, 표시 패널을 조정하는 빈도를 저감시킬 수 있다. 예를 들어, 표시 패널의 출하 시에 표시 패널을 조정하면 된다.
상기 표시 패널의 조정 방법에 의하여 신호선에 흐르는 바이어스 전류를 억제할 수 있다. 또는, 표시 패널이 손실하는 전력을 억제할 수 있다. 또는, 바이어스 전류를 억제하는 오프셋 데이터를 특정할 수 있다. 또는, 오프셋 데이터를 레지스터에 기억할 수 있다.
예를 들어, 기준 전위 VREF를 참조하는 방법으로, 버퍼 앰프의 출력을 조정하는 방법이 알려져 있다. 그러나, 출력 특성의 편차를 버퍼 앰프로부터 없앨 수는 없다.
예를 들어, 버퍼 앰프의 출력 특성이, -40mV 내지 +40mV의 범위에서 편차가 생기는 경우, 하나의 신호선의 양쪽 끝에 접속된 버퍼 앰프 사이에 생기는 전위차는 최대 80mV가 된다.
예를 들어, 50인치 수준의 표시 장치의 경우, 하나의 신호선의 저항은 수kΩ이 된다. 하나의 신호선의 저항을 5kΩ로 한 경우, 바이어스 전류는 최대 16μA, 전위차를 40mV로 어림잡아도 최대 8μA가 된다.
예를 들어, 화소수가 7680개인 경우, 부화소마다 접속되는 신호선의 수는 7680×3개가 되고, 총 바이어스 전류는 8μA×7680×3=183.12mA가 된다. 버퍼 앰프의 전원 전압이 16V일 때, 바이어스 전류에 의한 전력의 손실은 16V×183.12mA=2.92992W가 된다.
본 발명의 일 형태에 따른 반도체 장치는 표시 패널을 흐르는 바이어스 전류를 억제할 수 있다. 또는, 표시 장치의 전력 손실을 저감시킬 수 있다.
<표시 패널의 구성예 5.>
본 실시형태에서 설명하는 표시 패널(700)의 구성에 대하여 도 10, 도 11, 및 도 20을 참조하면서 설명한다.
도 10의 (A)는 본 발명의 일 형태에 따른 표시 패널의 구성을 설명하기 위한 상면도이고, 도 10의 (B)는 도 10의 (A)의 일부를 설명하기 위한 상면도이고, 도 10의 (C)는 다른 일부를 설명하기 위한 상면도이다. 또한, 도 11의 (A)는 도 10의 (A)의 절단선 X1-X2, 절단선 X3-X4, 절단선 X9-X10을 따라 자른 단면도이고, 도 11의 (B)는 화소 회로를 설명하기 위한 회로도이다.
도 20은 본 발명의 일 형태에 따른 표시 패널의 구성을 설명하기 위한 단면도이다. 도 20의 (A)는 화소의 구성을 설명하기 위한 단면도이고, 도 20의 (B)는 도 20의 (A)의 일부를 설명하기 위한 단면도이다.
표시 패널(700)은 구동 회로(SD(1)), 구동 회로(SD(2)), 구동 회로(GD), 및 단자(519B)를 갖는다.
또한, 표시 패널(700)은 기판(510), 기판(770), 기능층(520), 및 절연막(501C)을 갖는다(도 20의 (A) 참조). 또한, 표시 패널(700)은 기능층(720), 기능막(770P), 및 기능막(770D)을 가질 수 있다.
절연막(501C)은 기판(510)과 기판(770) 사이에 개재(介在)되는 영역을 갖고, 기능층(520)은 절연막(501C)과 기판(770) 사이에 개재되는 영역을 갖는다.
≪화소의 구성예 1.≫
화소(702(i,j))는 기능층(520) 및 표시 소자(750(i,j))를 갖는다(도 11의 (A) 참조).
≪기능층(520)의 구성예 1.≫
기능층(520)은 화소 회로(530(i,j)), 절연막(521A) 및 절연막(521B)을 갖는다(도 11의 (A) 및 도 20의 (A) 참조).
≪화소 회로(530(i,j))의 구성예 1.≫
예를 들어, 스위치, 트랜지스터, 다이오드, 저항 소자, 인덕터, 또는 용량 소자 등을 화소 회로(530(i,j))에 사용할 수 있다.
화소 회로(530(i,j))는 표시 소자(750(i,j))를 구동하는 기능을 갖는다. 예를 들어, 도 11의 (B)에 도시된 화소 회로를 사용하여 액정 표시 소자를 구동할 수 있다.
화소 회로(530(i,j))는 스위치(SW1) 및 용량 소자(C11)를 포함한다.
예를 들어, 트랜지스터를 스위치(SW1)에 사용할 수 있다(도 11의 (B), 도 20의 (A) 및 (B) 참조).
≪트랜지스터≫
트랜지스터는 반도체막(508), 도전막(504), 도전막(512A), 및 도전막(512B)을 갖는다.
반도체막(508)은 도전막(512A)과 전기적으로 접속되는 영역(508A), 도전막(512B)과 전기적으로 접속되는 영역(508B)을 갖는다(도 20의 (B) 참조).
반도체막(508)은 도전막(504)과 중첩되는 영역(508C)을, 영역(508A)과 영역(508B) 사이에 갖는다.
도전막(504)은 게이트 전극의 기능을 갖는다.
절연막(506)은 반도체막(508)과 도전막(504) 사이에 개재되는 영역을 갖는다. 절연막(506)은 게이트 절연막의 기능을 갖는다.
도전막(512A)은 소스 전극의 기능 및 드레인 전극의 기능 중 하나를 갖고, 도전막(512B)은 소스 전극의 기능 및 드레인 전극의 기능 중 다른 하나를 갖는다.
또한, 예를 들어, 동일한 공정에서 형성할 수 있는 반도체막을 구동 회로 및 화소 회로의 트랜지스터에 사용할 수 있다.
예를 들어, 보텀 게이트형 트랜지스터 또는 톱 게이트형 트랜지스터 등을 구동 회로의 트랜지스터 또는 화소 회로의 트랜지스터에 사용할 수 있다.
예를 들어, 인듐, 갈륨, 및 아연을 포함하고 두께가 25nm인 막을 반도체막(508)에 사용할 수 있다.
예를 들어, 탄탈럼 및 질소를 포함하고 두께가 10nm인 막과, 구리를 포함하고 두께가 300nm인 막을 적층한 도전막을 도전막(504)으로서 사용할 수 있다. 또한, 구리를 포함하는 막은 절연막(506)과의 사이에, 탄탈럼 및 질소를 포함하는 막을 개재하는 영역을 갖는다.
예를 들어, 실리콘 및 질소를 포함하고 두께가 400nm인 막과, 실리콘, 산소, 및 질소를 포함하고 두께가 200nm인 막을 적층한 적층막을 절연막(506)에 사용할 수 있다. 또한, 실리콘 및 질소를 포함하는 막은 반도체막(508)과의 사이에 실리콘, 산소, 및 질소를 포함하는 막을 개재하는 영역을 갖는다.
예를 들어 텅스텐을 포함하고 두께가 50nm인 막, 알루미늄을 포함하고 두께가 400nm인 막, 타이타늄을 포함하고 두께가 100nm인 막을 이 순서대로 적층한 도전막을 도전막(512A) 또는 도전막(512B)에 사용할 수 있다. 또한, 텅스텐을 포함하는 막은 반도체막(508)과 접촉되는 영역을 갖는다.
그런데, 예를 들어, 비정질 실리콘을 반도체에 사용하는 보텀 게이트형 트랜지스터의 제조 라인은 산화물 반도체를 반도체에 사용하는 보텀 게이트형 트랜지스터의 제조 라인으로 용이하게 개조할 수 있다. 또한, 예를 들어, 폴리실리콘을 반도체에 사용하는 톱 게이트형 트랜지스터의 제조 라인은 산화물 반도체를 반도체에 사용하는 톱 게이트형 트랜지스터의 제조 라인으로 용이하게 개조할 수 있다. 어느 개조에서도 기존의 제조 라인을 유효하게 활용할 수 있다.
≪반도체막≫
예를 들어, 14족 원소를 포함하는 반도체를 반도체막에 사용하는 트랜지스터를 이용할 수 있다. 구체적으로는, 실리콘을 포함하는 반도체를 반도체막에 사용할 수 있다. 예를 들어, 단결정 실리콘, 폴리실리콘, 미결정 실리콘, 또는 비정질 실리콘 등을 반도체막에 사용한 트랜지스터를 사용할 수 있다.
또한, 반도체에 폴리실리콘을 사용하는 트랜지스터의 제작에 필요한 온도는 반도체에 단결정 실리콘을 사용하는 트랜지스터의 제작에 필요한 온도에 비하여 낮다.
또한, 폴리실리콘을 반도체에 사용하는 트랜지스터의 전계 효과 이동도는 비정질 실리콘을 반도체에 사용하는 트랜지스터의 전계 효과 이동도에 비하여 높다. 이에 의하여, 화소의 개구율을 향상시킬 수 있다. 또한, 매우 높은 정세도로 제공된 화소와, 게이트 구동 회로 및 소스 구동 회로를 동일 기판 위에 형성할 수 있다. 그 결과, 전자 기기를 구성하는 부품 개수를 저감할 수 있다.
폴리실리콘을 반도체에 사용하는 트랜지스터의 신뢰성은 비정질 실리콘을 반도체에 사용하는 트랜지스터의 신뢰성에 비하여 우수하다.
또한, 화합물 반도체를 사용하는 트랜지스터를 이용할 수 있다. 구체적으로는, 갈륨 비소를 포함하는 반도체를 반도체막에 사용할 수 있다.
또한, 유기 반도체를 사용하는 트랜지스터를 이용할 수 있다. 구체적으로는, 폴리아센류 또는 그래핀을 포함하는 유기 반도체를 반도체막에 사용할 수 있다.
예를 들어, 산화물 반도체를 반도체막에 사용하는 트랜지스터를 이용할 수 있다. 구체적으로는, 인듐을 포함하는 산화물 반도체, 또는 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 반도체막에 사용할 수 있다.
일례를 들면, 비정질 실리콘을 반도체막에 사용한 트랜지스터와 비교하여, 오프 상태에서의 누설 전류가 작은 트랜지스터를 사용할 수 있다. 구체적으로는, 반도체막에 산화물 반도체를 사용한 트랜지스터를 사용할 수 있다.
이에 의하여, 비정질 실리콘을 반도체막에 사용한 트랜지스터를 이용하는 화소 회로와 비교하여, 화소 회로가 화상 신호를 유지할 수 있는 시간을 길게 할 수 있다. 구체적으로는, 플리커의 발생을 억제하면서, 30Hz 미만, 바람직하게는 1Hz 미만, 더 바람직하게는 1분에 한 번 미만의 빈도로 선택 신호를 공급할 수 있다. 그 결과, 정보 처리 장치의 사용자의 눈에 쌓이는 피로를 저감시킬 수 있다. 또한, 구동에 따른 소비전력을 저감시킬 수 있다.
≪표시 소자(750(i,j))의 구성예.≫
예를 들어, 빛의 반사 또는 투과를 제어하는 기능을 갖는 표시 소자를 표시 소자(750(i,j))에 사용할 수 있다. 예를 들어, 액정 소자와 편광판을 조합한 구성 또는 셔터 방식의 MEMS 표시 소자, 광 간섭 방식의 MEMS 표시 소자 등을 사용할 수 있다.
예를 들어, 반사형의 액정 표시 소자, 마이크로캡슐 방식, 전기 영동 방식, 일렉트로 웨팅 방식 등을 사용하는 표시 소자를 표시 소자(750(i,j))에 사용할 수 있다. 반사형 표시 소자를 사용함으로써, 표시 패널의 소비전력을 억제할 수 있다.
표시 소자(750(i,j))는 기능층(520)과 중첩되는 영역을 갖는다(도 11의 (A) 및 도 20의 (A) 참조). 또한, 표시 소자(750(i,j))는 화소 회로(530(i,j))와 전기적으로 접속된다. 예를 들어, 투과형 액정 표시 소자를 표시 소자(750(i,j))에 사용할 수 있다. 또한, 표시 패널(700)은 백라이트(BL)가 사출하는 광의 투과를 제어하고, 화상을 표시하는 기능을 갖는다.
예를 들어, IPS(In-Plane-Switching) 모드, TN(Twisted Nematic) 모드, FFS(Fringe Field Switching) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optically Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드 등의 구동 방법을 사용하여 구동할 수 있는 액정 소자를 사용할 수 있다.
또한, 예를 들어, 수직 배향(VA) 모드, 구체적으로는, MVA(Multi-Domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ECB(Electrically Controlled Birefringence) 모드, CPA(Continuous Pinwheel Alignment) 모드, ASV(Advanced Super-View) 모드 등의 구동 방법을 사용하여 구동할 수 있는 액정 소자를 사용할 수 있다.
표시 소자(750(i,j))는 제 1 전극(751(i,j)), 제 2 전극(752), 및 액정 재료를 포함하는 층(753)을 갖는다.
제 1 전극(751(i,j))은 접속부(591A)에서, 화소 회로(530(i,j))에 전기적으로 접속된다.
제 2 전극(752)은 제 1 전극(751(i,j))과의 사이에 액정 재료의 배향을 제어하는 전계를 형성하도록 배치된다.
표시 소자(750(i,j))는 배향막(AF1) 및 배향막(AF2)을 갖는다.
액정 재료를 포함하는 층(753)은 배향막(AF1)과 배향막(AF2)에 개재되는 영역을 갖는다.
예를 들어, 1.0×1013Ω·cm 이상, 바람직하게는 1.0×1014Ω·cm 이상, 더 바람직하게는 1.0×1015Ω·cm 이상의 고유 저항률을 갖는 액정 재료를 액정 재료를 포함하는 층(753)에 사용할 수 있다. 이에 의하여, 표시 소자(750(i,j))의 투과율의 변동을 억제할 수 있다. 또는, 표시 소자(750(i,j))의 깜박거림을 억제할 수 있다. 또는, 표시 소자(750(i,j))를 재기록하는 빈도를 저감시킬 수 있다.
≪구조체(KB1)≫
구조체(KB1)는 기능층(520)과 기판(770) 사이에 소정의 간격을 두는 기능을 갖는다.
≪기능층(720)≫
기능층(720)은 착색막(CF1), 절연막(771), 및 차광막(BM)을 갖는다.
착색막(CF1)은 기판(770)과 표시 소자(750(i,j)) 사이에 개재되는 영역을 갖는다.
차광막(BM)은 화소(702(i,j))와 중첩되는 영역에 개구부를 갖는다.
절연막(771)은 착색막(CF1)과 액정 재료를 포함하는 층(753) 사이에 개재되는 영역 또는 차광막(BM)과 액정 재료를 포함하는 층(753) 사이에 개재되는 영역을 갖는다. 이에 의하여, 착색막(CF1)의 두께에 기인한 요철을 평탄하게 할 수 있다. 또는, 차광막(BM) 또는 착색막(CF1) 등으로부터 액정 재료를 포함하는 층(753)으로의 불순물의 확산을 억제할 수 있다.
≪기능막(770P), 기능막(770D) 등≫
기능막(770P)은 표시 소자(750(i,j))와 중첩되는 영역을 갖는다. 또한, 기능막(770D)은 표시 소자(750(i,j))와 중첩되는 영역을 갖는다.
예를 들어, 반사 방지 필름, 편광 필름, 위상차 필름, 광 확산 필름, 또는 집광 필름 등을 기능막(770P) 또는 기능막(770D)에 사용할 수 있다.
구체적으로는, 원 편광 필름을 기능막(770P)에 사용할 수 있다. 또한, 광 확산 필름을 기능막(770D)에 사용할 수 있다.
또한, 먼지의 부착을 억제하는 대전 방지막, 오염이 부착되기 어렵게 하는 발수성(撥水性)의 막, 반사 방지막(안티 리프렉션막), 비광택 처리막(안티 그레어막), 사용에 따른 손상의 발생을 억제하는 하드코트막 등을 기능막(770P)에 사용할 수 있다.
<표시 패널의 구성예 6.>
본 실시형태에서 설명하는 표시 패널(700)의 구성에 대하여 도 10, 도 12, 및 도 21을 참조하면서 설명한다.
도 10의 (A)는 본 발명의 일 형태에 따른 표시 패널의 구성을 설명하기 위한 상면도이고, 도 10의 (B)는 도 10의 (A)의 일부를 설명하기 위한 상면도이고, 도 10의 (C)는 다른 일부를 설명하기 위한 상면도이다. 또한, 도 12의 (A)는 도 10의 (A)의 절단선 X1-X2, 절단선 X3-X4, 절단선 X9-X10을 따라 자른 단면도이고, 도 12의 (B)는 화소 회로를 설명하기 위한 회로도이다.
도 21은 본 발명의 일 형태에 따른 표시 패널의 구성을 설명하기 위한 단면도이다. 도 21의 (A)는 화소의 구성을 설명하기 위한 단면도이고, 도 21의 (B)는 도 21의 (A)의 일부를 설명하기 위한 단면도이다.
또한, 표시 패널(700)은 기판(510), 기판(770), 기능층(520), 및 절연막(501C)을 갖는다(도 21의 (A) 참조). 또한, 표시 패널(700)은 기능층(720), 및 기능막(770P)을 가질 수 있다.
절연막(501C)은 기판(510)과 기판(770) 사이에 개재되는 영역을 갖고, 기능층(520)은 절연막(501C)과 기판(770) 사이에 개재되는 영역을 갖는다.
≪화소의 구성예 2.≫
화소(702(i,j))는 기능층(520) 및 표시 소자(550(i,j))를 갖는다(도 12의 (A) 참조).
≪기능층(520)의 구성예 2.≫
기능층(520)은 화소 회로(530(i,j)), 절연막(521), 절연막(528), 및 착색막(CF1)을 갖는다(도 12의 (A) 및 도 21의 (A) 참조).
≪화소 회로(530(i,j))의 구성예 2.≫
예를 들어, 도 12의 (B)에 도시된 화소 회로를 사용하여 유기 일렉트로루미네선스 소자를 구동시킬 수 있다. 구체적으로는 트랜지스터 M을 사용하여 표시 소자(550(i,j))를 구동시킬 수 있다.
≪트랜지스터≫
트랜지스터는 반도체막(508), 도전막(504), 도전막(512A), 및 도전막(512B)을 갖는다.
또한, 도전막(524)을 갖는 트랜지스터를 화소 회로(530(i,j))에 사용할 수 있다(도 21의 (B) 참조).
도전막(524)은 도전막(504)과의 사이에 반도체막(508)을 개재하는 영역을 갖는다. 또한, 절연막(516)은 도전막(524)과 반도체막(508) 사이에 개재되는 영역을 갖는다. 또한, 예를 들어, 도전막(504)과 같은 전위를 공급하는 배선에 도전막(524)을 전기적으로 접속할 수 있다.
≪표시 소자(550(i,j))의 구성예≫
예를 들어, 빛을 사출하는 기능을 갖는 표시 소자를 표시 소자(550(i,j))에 사용할 수 있다(도 12의 (A) 참조). 구체적으로는, 유기 일렉트로루미네선스 소자, 무기 일렉트로루미네선스 소자, 발광 다이오드, 또는 QDLED(Quantum Dot LED) 등을 표시 소자(550(i,j))에 사용할 수 있다.
예를 들어, 퀀텀닷(quantum dot)을 표시 소자(550(i,j))에 사용할 수 있다. 이에 의하여, 반치폭이 좁고, 선명한 색깔의 빛을 발할 수 있다.
표시 소자(550(i,j))는 기능층(520)과 중첩되는 영역을 갖는다(도 12의 (A) 및 도 21의 (A) 참조). 또한, 표시 소자(550(i,j))는 화소 회로(530(i,j))와 전기적으로 접속된다. 예를 들어, 유기 일렉트로루미네선스 소자를 표시 소자(550(i,j))에 사용할 수 있다.
표시 소자(550(i,j))는 제 1 전극(551(i,j)), 제 2 전극(552), 및 발광성 재료를 포함하는 층(553(j))을 갖는다.
제 1 전극(551(i,j))은 접속부(591A)에서, 화소 회로(530(i,j))와 전기적으로 접속된다. 또한, 화소 회로(530(i,j))는 접속부(591B)에서 배선(ANO)과 전기적으로 접속된다.
예를 들어, 청색의 빛을 발하도록 적층된 적층 재료, 녹색의 빛을 발하도록 적층된 적층 재료, 또는 적색의 빛을 발하도록 적층된 적층 재료 등을 발광성 재료를 포함하는 층(553(j))에 사용할 수 있다.
예를 들어, 신호선(S1(j))을 따라 열 방향으로 긴 띠 형상의 적층 재료를 발광성 재료를 포함하는 층(553(j))에 사용할 수 있다.
예를 들어, 백색의 빛을 발하도록 적층된 적층 재료를 표시 소자(550(i,j))에 사용할 수 있다. 구체적으로는, 청색의 빛을 발하는 형광 재료를 포함하는 발광성 재료를 포함하는 층과, 녹색 및 적색의 빛을 발하는 형광 재료 이외의 재료를 포함하는 층 또는 황색의 빛을 발하는 형광 재료 이외의 재료를 포함하는 층을 적층한 적층 재료를 표시 소자(550(i,j))에 사용할 수 있다.
≪건조제(578)≫
건조제(578)는 표시 소자(550(i,j))와 기판(770) 사이에 개재되는 영역을 갖는다.
또한, 본 실시형태는 본 명세서에 기재되는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는 본 발명의 일 형태에 따른 표시 장치의 구성에 대하여, 도 13을 참조하면서 설명한다.
도 13은 본 발명의 일 형태에 따른 표시 장치의 구성을 설명하기 위한 도면이다. 도 13의 (A)는 본 발명의 일 형태에 따른 표시 장치의 블록도이고, 도 13의 (B-1) 내지 (B-3)는 본 발명의 일 형태에 따른 표시 장치의 구성을 설명하기 위한 사시도이다.
<표시 장치의 구성예>
본 실시형태에서 설명하는 표시 장치는 제어부(238)와, 표시 패널(700B)을 갖는다(도 13의 (A) 참조).
≪제어부(238)≫
제어부(238)는 화상 정보(V1)를 공급받는 기능을 갖는다.
제어부(238)는 화상 정보(V1)에 기초하여 정보(V11)를 생성하는 기능을 갖는다. 제어부(238)는 정보(V11)를 공급하는 기능을 갖는다. 예를 들어, 정보(V11)는 12bit 이상의 계조를 포함한다.
예를 들어, 제어부(238)는 타이밍 컨트롤러(233), 신장 회로(234), 및 화상 처리 회로(235M)를 갖는다.
≪타이밍 컨트롤러(233)≫
타이밍 컨트롤러(233)는 제어 정보(SS)를 공급하는 기능을 갖는다. 이에 의하여, 복수의 구동 회로를 동기하여 동작시킬 수 있다.
또한, 타이밍 컨트롤러(233)를 표시 패널에 포함시킬 수도 있다. 예를 들어, 리지드 기판에 실장된 타이밍 컨트롤러(233)를, 플렉시블 인쇄 기판을 사용하여 구동 회로와 전기적으로 접속하여 표시 패널에 사용할 수 있다.
≪표시 패널(700B)≫
표시 패널(700B)은 정보(V11)를 공급받는 기능을 갖는다. 또한, 표시 패널(700B)은 화소(702(i,j))를 갖는다. 예를 들어, 주사선(G1(i))은 60Hz 이상, 바람직하게는 120Hz 이상의 빈도로 선택 신호가 공급된다.
예를 들어, 구동 회로(GDA(1)) 내지 구동 회로(GDC(1)) 및 구동 회로(GDA(2)) 내지 구동 회로(GDC(2))는 선택 신호를 공급하는 기능을 갖는다.
화소(702(i,j))는 표시 소자(750(i,j))를 갖는다(도 11의 (A) 참조).
표시 소자(750(i,j))는 정보(V11)에 기초하여 표시하는 기능을 갖는다. 예를 들어, 액정 소자를 표시 소자(750(i,j))에 사용할 수 있다.
예를 들어, 실시형태 2에서 설명하는 표시 패널을 표시 패널(700B)에 사용할 수 있다.
이에 의하여, 표시 소자를 사용하여 화상 정보를 표시할 수 있다. 그 결과, 편리성 또는 신뢰성이 우수한 신규 표시 장치를 제공할 수 있다. 또한, 예를 들어, 텔레비전 수상 시스템(도 13의 (B-1) 참조), 영상 모니터(도 13의 (B-2) 참조), 또는 노트북형 컴퓨터(도 13의 (B-3) 참조) 등을 제공할 수 있다.
≪신장 회로(234)≫
신장 회로(234)는 압축된 상태로 공급되는 화상 정보(V1)를 신장하는 기능을 갖는다. 신장 회로(234)는 기억부를 갖는다. 기억부는 예를 들어, 신장된 화상 정보를 기억하는 기능을 갖는다.
≪화상 처리 회로(235M)≫
화상 처리 회로(235M)는 예를 들어, 영역을 갖는다.
영역은 예를 들어, 화상 정보(V1)에 포함되는 정보를 기억하는 기능을 갖는다.
화상 처리 회로(235M)는 예를 들어, 소정의 특성 곡선에 기초하여 화상 정보(V1)를 보정하여 정보(V11)를 생성하는 기능과, 정보(V11)를 공급하는 기능을 갖는다. 구체적으로는 표시 소자(550(i,j))가 양호한 화상을 표시하도록 정보(V11)를 생성하는 기능을 갖는다.
또한, 본 실시형태는 본 명세서에 기재되는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 4)
본 실시형태에서는 본 발명의 일 형태에 따른 입출력 장치의 구성에 대하여, 도 14를 참조하여 설명한다.
도 14는 본 발명의 일 형태의 입출력 장치의 구성을 설명하기 위한 블록도이다.
<입출력 장치의 구성예>
본 실시형태에서 설명하는 입출력 장치는 입력부(240) 및 표시부(230)를 갖는다(도 14 참조). 예를 들어, 실시형태 2에 기재된 표시 패널(700)을 표시부(230)에 사용할 수 있다.
입력부(240)는 검지 영역(241)을 갖는다. 입력부(240)는 검지 영역(241)에 근접한 것을 검지하는 기능을 갖는다.
검지 영역(241)은 화소(702(i,j))와 중첩되는 영역을 갖는다.
≪입력부(240)≫
입력부(240)는 검지 영역(241)을 갖는다. 입력부(240)는 발진 회로(OSC) 및 검지 회로(DC)를 가질 수 있다(도 14 참조).
≪검지 영역(241)≫
검지 영역(241)은 예를 들어, 단수 또는 복수의 검지 소자를 가질 수 있다.
검지 영역(241)은 일군의 검지 소자(775(g,1)) 내지 검지 소자(775(g,q)), 및 다른 일군의 검지 소자(775(1,h)) 내지 검지 소자(775(p,h))를 갖는다(도 14 참조). 또한, g는 1 이상 p 이하인 정수이고, h는 1 이상 q 이하인 정수이고, p 및 q는 1 이상인 정수이다.
일군의 검지 소자(775(g, 1)) 내지 검지 소자(775(g, q))는 검지 소자(775(g, h))를 포함하며, 행 방향(도면 중 화살표(R2)로 나타낸 방향)으로 배치된다. 또한, 도 14에 화살표(R2)로 나타내는 방향은 도 14에 화살표(R1)로 나타내는 방향과 동일한 방향이어도 좋고, 상이한 방향이어도 좋다.
또한, 다른 일군의 검지 소자(775(1, h)) 내지 검지 소자(775(p, h))는 검지 소자(775(g, h))를 포함하며, 행 방향과 교차되는 열 방향(도면 중 화살표(C2)로 나타낸 방향)으로 배치된다.
≪검지 소자≫
검지 소자는 근접한 포인터를 검지하는 기능을 갖는다. 예를 들어, 손가락이나 스타일러스 펜 등을 포인터로서 사용할 수 있다. 예를 들어, 금속편이나 코일 등을 스타일러스 펜에 사용할 수 있다.
구체적으로, 정전 용량 방식의 근접 센서, 전자 유도 방식의 근접 센서, 광학 방식의 근접 센서, 저항막 방식의 근접 센서 등을 검지 소자에 사용할 수 있다.
또한, 복수의 방식의 검지 소자를 병용할 수 있다. 예를 들어, 손가락을 검지하는 검지 소자와 스타일러스 펜을 검지하는 검지 소자를 병용할 수 있다. 이에 의하여, 포인터의 종류를 판별할 수 있다. 또는, 판별한 포인터의 종류에 기초하여 상이한 명령을 검지 정보에 관련지을 수 있다. 구체적으로는 손가락을 포인터로 사용하였다고 판별된 경우는 검지 정보를 제스처와 관련지을 수 있다. 또는, 포인터로 스타일러스 펜을 사용하였다고 판별된 경우는 검지 정보를 묘화 처리와 관련지을 수 있다.
구체적으로는 정전 용량 방식 또는 광학 방식의 근접 센서를 사용하여 손가락을 검지할 수 있다. 또는, 전자 유도 방식 또는 광학 방식의 근접 센서를 사용하여 스타일러스 펜을 검지할 수 있다.
또한, 본 실시형태는 본 명세서에 기재되는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 5)
본 실시형태에서는 본 발명의 일 형태에 따른 정보 처리 장치의 구성에 대하여 도 15 내지 도 17을 참조하면서 설명한다.
도 15의 (A)는 본 발명의 일 형태의 정보 처리 장치의 구성을 설명하기 위한 블록도이다. 도 15의 (B) 및 (C)는, 정보 처리 장치(200)의 외관의 일례를 설명하기 위한 투영도이다.
도 16은 본 발명의 일 형태에 따른 프로그램을 설명하기 위한 흐름도이다. 도 16의 (A)는 본 발명의 일 형태에 따른 프로그램의 주된 처리를 설명하기 위한 흐름도이고, 도 16의 (B)는 인터럽트(interrupt) 처리를 설명하기 위한 흐름도이다.
도 17은 본 발명의 일 형태에 따른 프로그램을 설명하기 위한 도면이다. 도 17의 (A)는 본 발명의 일 형태에 따른 프로그램의 인터럽트 처리를 설명하기 위한 흐름도이고, 도 17의 (B)는 본 발명의 일 형태에 따른 정보 처리 장치의 동작을 설명하기 위한 타이밍 차트이다.
<정보 처리 장치의 구성예 1.>
본 실시형태에서 설명하는 정보 처리 장치(200)는 입출력 장치(220)와, 연산 장치(210)를 갖는다(도 15의 (A) 참조). 입출력 장치는 연산 장치(210)와 전기적으로 접속된다. 또한, 정보 처리 장치(200)는 하우징을 가질 수 있다(도 15의 (B) 또는 (C) 참조).
입출력 장치(220)는 표시부(230) 및 입력부(240)를 갖는다(도 15의 (A) 참조). 입출력 장치(220)는 검지부(250)를 갖는다. 또한, 입출력 장치(220)는 통신부(290)를 가질 수 있다.
입출력 장치(220)는 화상 정보(V1) 또는 제어 정보(SS)를 공급받는 기능을 갖고, 위치 정보(P1) 또는 검지 정보(DS)를 공급하는 기능을 갖는다.
연산 장치(210)는 위치 정보(P1) 또는 검지 정보(DS)를 공급받는 기능을 갖는다. 연산 장치(210)는 화상 정보(V1)를 공급하는 기능을 갖는다. 연산 장치(210)는 예를 들어, 위치 정보(P1) 또는 검지 정보(DS)에 따라 동작하는 기능을 갖는다.
또한, 하우징은 입출력 장치(220) 또는 연산 장치(210)를 수납하는 기능을 갖는다. 또는, 하우징은 표시부(230) 또는 연산 장치(210)를 지지하는 기능을 갖는다.
표시부(230)는 화상 정보(V1)에 따라 화상을 표시하는 기능을 갖는다. 표시부(230)는 제어 정보(SS)에 기초하여 화상을 표시하는 기능을 갖는다.
입력부(240)는 위치 정보(P1)를 공급하는 기능을 갖는다.
검지부(250)는 검지 정보(DS)를 공급하는 기능을 갖는다. 검지부(250)는 예를 들어, 정보 처리 장치(200)가 사용되는 환경의 조도를 검출하는 기능을 갖고, 조도 정보를 공급하는 기능을 갖는다.
이에 의하여, 정보 처리 장치는, 정보 처리 장치가 사용되는 환경에서, 정보 처리 장치의 하우징이 받는 광의 강도를 파악하여 동작할 수 있다. 또는, 정보 처리 장치의 사용자는 표시 방법을 선택할 수 있다. 그 결과, 편리성 또는 신뢰성이 우수한 신규 정보 처리 장치를 제공할 수 있다.
이하에서, 정보 처리 장치를 구성하는 개개의 요소에 대하여 설명한다. 또한, 이들 구성은 명확하게 분리할 수 없고, 하나의 구성이 다른 구성으로서 기능하는 경우나, 다른 구성의 일부를 포함하는 경우가 있다. 예를 들어, 터치 센서가 표시 패널과 중첩된 터치 패널은 표시부임과 동시에 입력부이기도 하다.
≪구성예≫
본 발명의 일 형태에 따른 정보 처리 장치(200)는 하우징 또는 연산 장치(210)를 갖는다.
연산 장치(210)는 연산부(211), 기억부(212), 전송로(214), 입출력 인터페이스(215)를 갖는다.
또한, 본 발명의 일 형태에 따른 정보 처리 장치는 입출력 장치(220)를 갖는다.
입출력 장치(220)는 표시부(230), 입력부(240), 검지부(250), 및 통신부(290)를 갖는다.
≪정보 처리 장치≫
본 발명의 일 형태에 따른 정보 처리 장치는 연산 장치(210) 또는 입출력 장치(220)를 갖는다.
≪연산 장치(210)≫
연산 장치(210)는 연산부(211) 및 기억부(212)를 갖는다. 또한, 전송로(214) 및 입출력 인터페이스(215)를 갖는다.
≪연산부(211)≫
연산부(211)는 예를 들어, 프로그램을 실행하는 기능을 갖는다.
≪기억부(212)≫
기억부(212)는 예를 들어, 연산부(211)가 실행하는 프로그램, 초기 정보, 설정 정보, 또는 화상 등을 기억하는 기능을 갖는다.
구체적으로는, 하드 디스크, 플래시 메모리, 또는 산화물 반도체를 포함하는 트랜지스터를 사용한 메모리 등을 사용할 수 있다.
≪입출력 인터페이스(215), 전송로(214)≫
입출력 인터페이스(215)는 단자 또는 배선을 갖고, 정보를 공급하고, 정보를 공급받는 기능을 갖는다. 예를 들어, 전송로(214)와 전기적으로 접속할 수 있다. 또한, 입출력 장치(220)와 전기적으로 접속할 수 있다.
전송로(214)는 배선을 갖고, 정보를 공급하고, 정보를 공급받는 기능을 갖는다. 예를 들어, 입출력 인터페이스(215)와 전기적으로 접속할 수 있다. 또한, 연산부(211) 또는 기억부(212)와 전기적으로 접속할 수 있다.
≪입출력 장치(220)≫
입출력 장치(220)는 표시부(230), 입력부(240), 검지부(250), 또는 통신부(290)를 갖는다. 예를 들어, 실시형태 4에서 설명하는 입출력 장치를 사용할 수 있다. 이에 의하여, 소비전력을 저감시킬 수 있다.
≪표시부(230)≫
표시부(230)는 제어부(238), 구동 회로(GD), 구동 회로(SD), 및 표시 패널(700B)을 갖는다(도 13 참조). 예를 들어, 실시형태 3에서 설명하는 표시 장치를 표시부(230)에 사용할 수 있다.
≪입력부(240)≫
다양한 휴먼 인터페이스 등을 입력부(240)에 사용할 수 있다(도 15 참조).
예를 들어, 키보드, 마우스, 터치 센서, 마이크, 또는 카메라 등을 입력부(240)에 사용할 수 있다. 또한, 표시부(230)와 중첩되는 영역을 갖는 터치 센서를 사용할 수 있다. 표시부(230) 및 표시부(230)와 중첩되는 영역을 갖는 터치 센서를 갖는 입출력 장치를 터치 패널 또는 터치 스크린이라고 할 수 있다.
예를 들어, 사용자는 터치 패널에 접촉된 손가락을 포인터로 사용하여 다양한 제스처(탭, 드래그, 스와이프, 또는 핀치인 등)를 할 수 있다.
예를 들어, 연산 장치(210)는 터치 패널에 접촉되는 손가락의 위치 또는 궤적 등의 정보를 해석하고, 해석 결과가 소정의 조건을 만족시킬 때, 특정한 제스처가 공급된 것으로 할 수 있다. 이로써, 사용자는 소정의 제스처에 미리 관련지은 소정의 조작 명령을, 상기 제스처를 사용하여 공급할 수 있다.
일례를 들면, 사용자는 화상 정보의 표시 위치를 변경하는 "스크롤 명령"을, 터치 패널을 따라 터치 패널에 접촉하는 손가락을 이동하는 제스처를 사용하여 공급할 수 있다.
≪검지부(250)≫
검지부(250)는 주위의 상태를 검지하여 검지 정보를 공급하는 기능을 갖는다. 구체적으로는, 조도 정보, 자세 정보, 압력 정보, 위치 정보 등을 공급할 수 있다.
예를 들어, 광 검출기, 자세 검출기, 가속도 센서, 방위 센서, GPS(Global Positioning System) 신호 수신 회로, 압력 센서, 온도 센서, 습도 센서, 또는 카메라 등을 검지부(250)에 사용할 수 있다.
≪통신부(290)≫
통신부(290)는 네트워크에 정보를 공급하고, 네트워크로부터 정보를 취득하는 기능을 갖는다.
≪프로그램≫
본 발명의 일 형태에 따른 프로그램은 하기의 단계를 갖는다(도 16의 (A) 참조).
[제 1 단계]
제 1 단계에서, 설정을 초기화한다(도 16의 (A)의 (S1) 참조).
예를 들어, 기동할 때에 표시되는 소정의 화상 정보와, 상기 화상 정보를 표시하는 소정의 모드와, 상기 화상 정보를 표시하는 소정의 표시 방법을 특정하는 정보를 기억부(212)로부터 취득한다. 구체적으로는, 하나의 정지 화상 정보 또는 다른 동영상 정보를 소정의 화상 정보에 사용할 수 있다. 또한, 제 1 모드 또는 제 2 모드를 소정의 모드에 사용할 수 있다.
[제 2 단계]
제 2 단계에서, 인터럽트 처리를 허가한다(도 16의 (A)의 (S2) 참조). 또한, 인터럽트 처리가 허가된 연산 장치는, 주된 처리와 병행하여 인터럽트 처리를 수행할 수 있다. 인터럽트 처리로부터 주된 처리로 복귀한 연산 장치는, 인터럽트 처리로 얻은 결과를 주된 처리에 반영할 수 있다.
또한, 카운터의 값이 초기값일 때, 연산 장치에 인터럽트 처리를 시키고, 인터럽트 처리로부터 복귀할 때에 카운터를 초기값 이외의 값으로 하여도 좋다. 이로써, 프로그램을 기동한 후에, 항상 인터럽트 처리를 시킬 수 있다.
[제 3 단계]
제 3 단계에서, 제 1 단계 또는 인터럽트 처리에서 선택된, 소정의 모드 또는 소정의 표시 방법을 사용하여 화상 정보를 표시한다(도 16의 (A)의 (S3) 참조). 또한, 소정의 모드는 화상 정보를 표시하는 모드를 특정하고, 소정의 표시 방법은 화상 정보를 표시하는 방법을 특정한다. 또한, 예를 들어, 화상 정보(V1)를 표시하는 정보에 사용할 수 있다.
예를 들어, 화상 정보(V1)를 표시하는 하나의 방법을 제 1 모드에 관련지을 수 있다. 또는, 화상 정보(V1)를 표시하는 다른 방법을 제 2 모드에 관련지을 수 있다. 이에 의하여, 선택된 모드에 따라 표시 방법을 선택할 수 있다.
≪제 1 모드≫
구체적으로는, 30Hz 이상, 바람직하게는 60Hz 이상의 빈도로 하나의 주사선에 선택 신호를 공급하고, 선택 신호에 따라 표시를 수행하는 방법을 제 1 모드에 관련지을 수 있다.
예를 들어, 30Hz 이상, 바람직하게는 60Hz 이상의 빈도로 선택 신호를 공급하면, 동영상의 움직임을 매끄럽게 표시할 수 있다.
예를 들어, 30Hz 이상, 바람직하게는 60Hz 이상의 빈도로 화상을 갱신하면, 사용자의 조작에 매끄럽게 추종하도록 변화하는 화상을, 사용자가 조작 중의 정보 처리 장치(200)에 표시할 수 있다.
≪제 2 모드≫
구체적으로는, 30Hz 미만, 바람직하게는 1Hz 미만, 더 바람직하게는 1분에 1회 미만의 빈도로 하나의 주사선에 선택 신호를 공급하고, 선택 신호에 따라 표시하는 방법을 제 2 모드에 관련지을 수 있다.
30Hz 미만, 바람직하게는 1Hz 미만, 더 바람직하게는 1분에 1회 미만의 빈도로 선택 신호를 공급하면, 플리커 또는 깜박거림이 억제된 화상을 표시할 수 있다. 또한, 소비전력을 저감시킬 수 있다.
예를 들어, 정보 처리 장치(200)를 시계에 사용하는 경우, 1초에 1회의 빈도 또는 1분에 1회의 빈도 등으로 표시를 갱신할 수 있다.
그런데, 예를 들어, 발광 소자를 표시 소자에 사용하는 경우, 발광 소자를 펄스 형상으로 발광시켜 화상 정보를 표시할 수 있다. 구체적으로는, 펄스 형상으로 유기 EL 소자를 발광시켜 그 잔광을 표시에 사용할 수 있다. 유기 EL 소자는 우수한 주파수 특성을 갖기 때문에, 발광 소자를 구동하는 시간을 단축하고, 소비전력을 저감시킬 수 있는 경우가 있다. 또는, 발열이 억제되기 때문에, 발광 소자의 열화를 경감할 수 있는 경우가 있다.
[제 4 단계]
제 4 단계에서 종료 명령이 공급된 경우에는 제 5 단계로 넘어가고, 종료 명령이 공급되지 않은 경우에는 제 3 단계로 넘어가도록 선택한다(도 16의 (A)의 (S4) 참조).
예를 들어, 인터럽트 처리에서 공급된 종료 명령을 다음 단계를 판단하는 데 사용하여도 좋다.
[제 5 단계]
제 5 단계에서 프로그램을 종료한다(도 16의 (A)의 (S5) 참조).
≪인터럽트 처리≫
인터럽트 처리는 이하의 제 6 단계 내지 제 8 단계를 갖는다(도 16의 (B) 참조).
[제 6 단계]
제 6 단계에서, 예를 들어, 검지부(250)를 사용하여 정보 처리 장치(200)가 사용되는 환경의 조도를 검출한다(도 16의 (B)의 (S6) 참조). 또한, 환경의 조도 대신에 환경 광의 색 온도나 색도를 검출하여도 좋다.
[제 7 단계]
제 7 단계에서, 검출된 조도 정보에 따라 표시 방법을 결정한다(도 16의 (B)의 (S7) 참조). 예를 들어, 표시의 밝기를, 지나치게 어둡게 되지 않도록, 또는 지나치게 밝게 되지 않도록 결정한다.
또한, 제 6 단계에서 환경 광의 색 온도나 환경 광의 색도를 검출한 경우는 표시의 색조를 조절하여도 좋다.
[제 8 단계]
제 8 단계에서, 인터럽트 처리를 종료한다(도 16의 (B)의 (S8) 참조).
<정보 처리 장치의 구성예 2.>
본 발명의 일 형태에 따른 정보 처리 장치의 다른 구성에 대하여, 도 17을 참조하여 설명한다.
도 17의 (A)는 본 발명의 일 형태에 따른 프로그램을 설명하기 위한 흐름도이다. 도 17의 (A)는 도 16의 (B)에 나타낸 인터럽트 처리와는 상이한 인터럽트 처리를 설명하기 위한 흐름도이다.
또한, 정보 처리 장치의 구성예 3은 공급된 소정의 이벤트에 따라 모드를 변경하는 단계를 인터럽트 처리에 갖는 점에서, 도 16의 (B)를 참조하여 설명된 인터럽트 처리와는 다르다. 여기에서는, 상이한 부분에 대하여 자세히 설명하고, 같은 구성을 사용할 수 있는 부분에 대하여 상술한 설명을 원용한다.
≪인터럽트 처리≫
인터럽트 처리는 이하의 제 6 단계 내지 제 8 단계를 갖는다(도 17의 (A) 참조).
[제 6 단계]
제 6 단계에서, 소정의 이벤트가 공급된 경우에는 제 7 단계로 넘어가고, 소정의 이벤트가 공급되지 않은 경우에는 제 8 단계로 넘어간다(도 17의 (A)의 (U6) 참조). 예를 들어, 소정의 기간에 소정의 이벤트를 공급받았는지 여부를 조건에 사용할 수 있다. 구체적으로는, 5초 이하, 바람직하게는 1초 이하, 또는 0.5초 이하, 바람직하게는 0.1초 이하이며, 0초보다 긴 기간을 소정의 기간으로 할 수 있다.
[제 7 단계]
제 7 단계에서, 모드를 변경한다(도 17의 (A)의 (U7) 참조). 구체적으로는, 제 1 모드를 선택하고 있던 경우에는, 제 2 모드를 선택하고, 제 2 모드를 선택하고 있던 경우에는, 제 1 모드를 선택한다.
예를 들어, 표시부(230)의 일부의 영역에 대하여 표시 모드를 변경할 수 있다. 구체적으로는 구동 회로(GDA), 구동 회로(GDB) 및 구동 회로(GDC)를 갖는 표시부(230)의 하나의 구동 회로가 선택 신호를 공급하는 영역에 대하여 표시 모드를 변경할 수 있다(도 17의 (B) 참조).
예를 들어, 구동 회로(GDB)가 선택 신호를 공급하는 영역과 중첩되는 영역에 있는 입력부(240)에 소정의 이벤트가 공급된 경우에 구동 회로(GDB)가 선택 신호를 공급하는 영역의 표시 모드를 변경할 수 있다. 구체적으로는 손가락 등을 사용하여 터치 패널에 공급하는 "탭" 이벤트 등에 따라 구동 회로(GDB)가 공급하는 선택 신호의 빈도를 변경할 수 있다. 이에 의하여, 예를 들어 구동 회로(GDA) 및 구동 회로(GDC)가 선택 신호를 공급하지 않고, 구동 회로(GDB)가 선택 신호를 공급할 수 있다. 또는, 구동 회로(GDA) 및 구동 회로(GDC)가 선택 신호를 공급하는 영역의 표시를 변화시키지 않고, 구동 회로(GDB)가 선택 신호를 공급하는 영역의 표시를 갱신할 수 있다. 또는, 구동 회로가 소비하는 전력을 억제할 수 있다.
[제 8 단계]
제 8 단계에서, 인터럽트 처리를 종료한다(도 17의 (A)의 (U8) 참조). 또한, 주된 처리를 실행하는 기간에 인터럽트 처리를 반복적으로 실행하여도 좋다.
≪소정의 이벤트≫
예를 들어, 마우스 등의 포인팅 장치를 사용하여 공급하는, "클릭"이나 "드래그" 등의 이벤트, 손가락 등을 포인터로 사용하여 터치 패널에 공급하는, "탭", "드래그", 또는 "스와이프" 등의 이벤트를 사용할 수 있다.
또한, 예를 들어, 포인터로 가리키는 슬라이드 바의 위치, 스와이프의 속도, 드래그의 속도 등을 사용하여, 소정의 이벤트에 관련지은 명령의 인수를 부여할 수 있다.
예를 들어, 검지부(250)가 검지한 정보를 미리 설정된 문턱값과 비교하여, 비교 결과를 이벤트에 사용할 수 있다.
구체적으로는, 하우징에 압입할 수 있도록 배치된 버튼 등과 접촉되는 감압 검지기 등을 검지부(250)에 사용할 수 있다.
≪소정의 이벤트에 관련짓는 명령≫
예를 들어, 종료 명령을 특정한 이벤트에 관련지을 수 있다.
예를 들어, 표시되어 있는 하나의 화상 정보로부터 다른 화상 정보로 표시를 전환하는 "페이지 넘김 명령"을 소정의 이벤트에 관련지을 수 있다. 또한, "페이지 넘김 명령"을 실행할 때에 사용되는 페이지를 넘기는 속도 등을 결정하는 인수를, 소정의 이벤트를 사용하여 부여할 수 있다.
예를 들어, 하나의 화상 정보가 표시되어 있는 부분의 표시 위치를 이동시켜, 그 부분에 연속되는 다른 부분을 표시시키는 "스크롤 명령" 등을 소정의 이벤트에 관련지을 수 있다. 또한, "스크롤 명령"을 실행할 때에 사용되는 표시 위치를 이동시키는 속도 등을 결정하는 인수를, 소정의 이벤트를 사용하여 부여할 수 있다.
예를 들어, 표시 방법을 설정하는 명령 또는 화상 정보를 생성하는 명령 등을 소정의 이벤트에 관련지을 수 있다. 또한, 생성하는 화상의 밝기를 결정하는 인수를 소정의 이벤트에 관련지을 수 있다. 또한, 생성하는 화상의 밝기를 결정하는 인수를, 검지부(250)가 검지하는 환경의 밝기에 기초하여 결정하여도 좋다.
예를 들어, 푸시형 서비스를 사용하여 배신되는 정보를 통신부(290)를 사용하여 취득하는 명령 등을 소정의 이벤트에 관련지을 수 있다.
또한, 정보를 취득하는 자격의 유무를 검지부(250)가 검지하는 위치 정보를 사용하여 판단하여도 좋다. 구체적으로는, 사용자가 특정한 교실, 학교, 회의실, 기업, 및 건물 등의 내부 또는 영역에 있는 경우에, 정보를 취득하는 자격을 갖는다고 판단하여도 좋다. 이에 의하여, 예를 들어, 학교 또는 대학 등의 교실에서 배신되는 교재를 수신하여 정보 처리 장치(200)를 교과서 등에 사용할 수 있다(도 15의 (C) 참조). 또는, 기업 등의 회의실에서 배신되는 자료를 수신하여 회의 자료에 사용할 수 있다.
또한, 본 실시형태는 본 명세서에 기재되는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 6)
본 실시형태에서는 본 발명의 일 형태에 따른 정보 처리 장치의 구성에 대하여 도 18 및 도 19를 참조하면서 설명한다.
도 18 및 도 19는 본 발명의 일 형태에 따른 정보 처리 장치의 구성을 설명하기 위한 도면이다. 도 18의 (A)는 정보 처리 장치의 블록도이고, 도 18의 (B) 내지 (E)는 정보 처리 장치의 구성을 설명하기 위한 사시도이다. 또한, 도 19의 (A) 내지 (E)는 정보 처리 장치의 구성을 설명하기 위한 사시도이다.
<정보 처리 장치>
본 실시형태에서 설명하는 정보 처리 장치(5200B)는 연산 장치(5210)와, 입출력 장치(5220)를 갖는다(도 18의 (A) 참조).
연산 장치(5210)는 조작 정보를 공급받는 기능을 갖고, 조작 정보에 기초하여 화상 정보를 공급하는 기능을 갖는다.
입출력 장치(5220)는 표시부(5230), 입력부(5240), 검지부(5250), 통신부(5290)를 갖고, 조작 정보를 공급하는 기능 및 화상 정보를 공급받는 기능을 갖는다. 또한, 입출력 장치(5220)는 검지 정보를 공급하는 기능, 통신 정보를 공급하는 기능, 및 통신 정보를 공급받는 기능을 갖는다.
입력부(5240)는 조작 정보를 공급하는 기능을 갖는다. 예를 들어, 입력부(5240)는 정보 처리 장치(5200B)의 사용자의 조작에 기초하여 조작 정보를 공급한다.
구체적으로는, 키보드, 하드웨어 버튼, 포인팅 디바이스, 터치 센서, 음성 입력 장치, 시선 입력 장치 등을 입력부(5240)에 사용할 수 있다.
표시부(5230)는 표시 패널을 갖고, 화상 정보를 표시하는 기능을 갖는다. 예를 들어, 실시형태 2에서 설명하는 표시 패널을 표시부(5230)에 사용할 수 있다.
검지부(5250)는 검지 정보를 공급하는 기능을 갖는다. 예를 들어, 정보 처리 장치가 사용되는 주변의 환경을 검지하여, 검지 정보로서 공급하는 기능을 갖는다.
구체적으로는, 조도 센서, 촬상 장치, 자세 검출 장치, 압력 센서, 인체 감지 센서 등을 검지부(5250)에 사용할 수 있다.
통신부(5290)는 통신 정보를 공급받는 기능 및 공급하는 기능을 갖는다. 예를 들어, 무선 통신 또는 유선 통신에 의하여, 다른 전자 기기 또는 통신망과 접속되는 기능을 갖는다. 구체적으로는, 무선 구내 통신, 전화 통신, 근거리 무선 통신 등의 기능을 갖는다.
≪정보 처리 장치의 구성예 1.≫
예를 들어, 원통상의 기둥 등을 따르는 외형을 표시부(5230)에 적용할 수 있다(도 18의 (B) 참조). 또한, 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 갖는다. 또한, 사람의 존재를 검지하여 표시 내용을 변경하는 기능을 갖는다. 이로써, 예를 들어, 건물의 기둥에 설치할 수 있다. 또는, 광고 또는 안내 등을 표시할 수 있다. 또는, 디지털 사이니지 등에 사용할 수 있다.
≪정보 처리 장치의 구성예 2.≫
예를 들어, 사용자가 사용하는 포인터의 궤적에 기초하여 화상 정보를 생성하는 기능을 갖는다(도 18의 (C) 참조). 구체적으로는, 대각선의 길이가 20인치 이상, 바람직하게는 40인치 이상, 더 바람직하게는 55인치 이상인 표시 패널을 사용할 수 있다. 또는, 복수의 표시 패널을 배치하여 하나의 표시 영역에 사용할 수 있다. 또는, 복수의 표시 패널을 배치하여 멀티스크린에 사용할 수 있다. 이에 의하여, 예를 들어, 전자 칠판, 전자 게시판, 전자 간판 등에 사용할 수 있다.
≪정보 처리 장치의 구성예 3.≫
예를 들어, 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 갖는다(도 18의 (D) 참조). 이로써, 예를 들어, 스마트 워치의 소비전력을 저감할 수 있다. 또는, 예를 들어, 맑은 날씨의 옥외 등 외광이 강한 환경에서도 적합하게 사용할 수 있도록, 스마트 워치에 화상을 표시할 수 있다.
≪정보 처리 장치의 구성예 4.≫
표시부(5230)는 예를 들어, 하우징의 측면을 따라 완만하게 휘는 곡면을 갖는다(도 18의 (E) 참조). 또는, 표시부(5230)는 표시 패널을 갖고, 표시 패널은 예를 들어, 전면(前面), 측면, 및 상면에 화상 정보를 표시하는 기능을 갖는다. 이에 의하여, 예를 들어, 휴대 전화의 전면뿐만 아니라, 측면 및 상면에 화상 정보를 표시할 수 있다.
≪정보 처리 장치의 구성예 5.≫
예를 들어, 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 갖는다(도 19의 (A) 참조). 이에 의하여, 스마트폰의 소비전력을 저감할 수 있다. 또는, 예를 들어, 맑은 날씨의 옥외 등 외광이 강한 환경에서도 적합하게 사용할 수 있도록, 스마트폰에 화상을 표시할 수 있다.
≪정보 처리 장치의 구성예 6.≫
예를 들어, 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 갖는다(도 19의 (B) 참조). 이에 의하여, 날씨가 맑은 날에 옥내에 비치는, 강한 외광이 닿아도 적합하게 사용할 수 있도록, 텔레비전 시스템에 영상을 표시할 수 있다.
≪정보 처리 장치의 구성예 7.≫
예를 들어, 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 갖는다(도 19의 (C) 참조). 이에 의하여, 예를 들어, 맑은 날씨의 옥외 등 외광이 강한 환경에서도 적합하게 사용할 수 있도록, 태블릿 컴퓨터에 화상을 표시할 수 있다.
≪정보 처리 장치의 구성예 8.≫
예를 들어, 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 갖는다(도 19의 (D) 참조). 이에 의하여, 예를 들어, 맑은 날씨의 옥외 등 외광이 강한 환경에서도 적합하게 열람할 수 있도록, 디지털 카메라에 피사체를 표시할 수 있다.
≪정보 처리 장치의 구성예 9.≫
예를 들어, 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 갖는다(도 19의 (E) 참조). 이에 의하여, 예를 들어, 맑은 날씨의 옥외 등 외광이 강한 환경에서도 적합하게 사용할 수 있도록, 퍼스널 컴퓨터에 화상을 표시할 수 있다.
또한, 본 실시형태는 본 명세서에 기재되는 다른 실시형태와 적절히 조합할 수 있다.
예를 들어, 본 명세서 등에서, X와 Y가 접속되어 있다고 명시적으로 기재되어 있는 경우에는, X와 Y가 전기적으로 접속되어 있는 경우, X와 Y가 기능적으로 접속되어 있는 경우, 및 X와 Y가 직접 접속되어 있는 경우가, 본 명세서 등에 개시되어 있는 것으로 한다. 따라서, 소정의 접속 관계, 예를 들어, 도면 또는 문장에 나타낸 접속 관계에 한정되지 않고, 도면 또는 문장에 나타낸 접속 관계 이외의 것도, 도면 또는 문장에 기재되어 있는 것으로 한다.
여기서, X, Y는 대상물(예를 들어, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 및 층 등)인 것으로 한다.
X와 Y가 직접 접속되어 있는 경우의 일례로서는, X와 Y를 전기적으로 접속할 수 있는 소자(예를 들어, 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 소자, 발광 소자, 및 부하 등)가 X와 Y 사이에 접속되어 있지 않은 경우이며, X와 Y를 전기적으로 접속할 수 있는 소자(예를 들어, 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 소자, 발광 소자, 및 부하 등)를 개재하지 않고, X와 Y가 접속되어 있는 경우이다.
X와 Y가 전기적으로 접속되어 있는 경우의 일례로서는, X와 Y를 전기적으로 접속할 수 있는 소자(예를 들어, 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 소자, 발광 소자, 및 부하 등)가 X와 Y 사이에 1개 이상 접속되는 경우를 들 수 있다. 또한, 스위치는 온 상태 또는 오프 상태가 제어되는 기능을 갖는다. 즉, 스위치는 도통 상태(온 상태) 또는 비도통 상태(오프 상태)가 되어, 전류를 흘릴지 여부를 제어하는 기능을 갖는다. 또는, 스위치는 전류를 흘리는 경로를 선택하여 전환하는 기능을 갖는다. 또한, X와 Y가 전기적으로 접속되어 있는 경우에는, X와 Y가 직접 접속되어 있는 경우를 포함하는 것으로 한다.
X와 Y가 기능적으로 접속되어 있는 경우의 일례로서는, X와 Y를 기능적으로 접속할 수 있는 회로(예를 들어, 논리 회로(인버터, NAND 회로, 및 NOR 회로 등), 신호 변환 회로(DA 변환 회로, AD 변환 회로, 및 감마 보정 회로 등), 전위 레벨 변환 회로(전원 회로(승압 회로, 강압 회로 등), 및 신호의 전위 레벨을 바꾸는 레벨시프터 회로 등), 전압원, 전류원, 전환 회로, 증폭 회로(신호 진폭 또는 전류량 등을 크게 할 수 있는 회로, 연산 증폭기, 차동 증폭 회로, 소스 폴로어 회로, 및 버퍼 회로 등), 신호 생성 회로, 기억 회로, 및 제어 회로 등)가 X와 Y 사이에 1개 이상 접속되는 경우를 들 수 있다. 또한, 일례로서, X와 Y 사이에 다른 회로를 개재하여도 X로부터 출력된 신호가 Y로 전달되는 경우는 X와 Y는 기능적으로 접속되어 있는 것으로 한다. 또한, X와 Y가 기능적으로 접속되어 있는 경우에는, X와 Y가 직접 접속되어 있는 경우 및 X와 Y가 전기적으로 접속되어 있는 경우를 포함하는 것으로 한다.
또한, X와 Y가 전기적으로 접속되어 있다고 명시적으로 기재되어 있는 경우에는, X와 Y가 전기적으로 접속되어 있는 경우(즉, X와 Y 사이에 다른 소자 또는 다른 회로를 개재하여 접속되어 있는 경우), X와 Y가 기능적으로 접속되어 있는 경우(즉, X와 Y 사이에 다른 회로를 개재하여 기능적으로 접속되어 있는 경우), 및 X와 Y가 직접 접속되어 있는 경우(즉, X와 Y 사이에 다른 소자 또는 다른 회로를 개재하지 않고, 접속되어 있는 경우)가, 본 명세서 등에 개시되어 있는 것으로 한다. 즉, 전기적으로 접속되어 있다고 명시적으로 기재되어 있는 경우에는, 단순히, 접속되어 있다고만 명시적으로 기재되어 있는 경우와 같은 내용이 본 명세서 등에 개시되어 있는 것으로 한다.
또한, 예를 들어, 트랜지스터의 소스(또는 제 1 단자 등)가 Z1을 통하여(또는 통하지 않고) X와 전기적으로 접속되어 있고, 트랜지스터의 드레인(또는 제 2 단자 등)이 Z2를 통하여(또는 통하지 않고) Y와 전기적으로 접속되어 있는 경우나, 트랜지스터의 소스(또는 제 1 단자 등)가 Z1의 일부와 직접 접속되어 있고, Z1의 다른 일부가 X와 직접 접속되어 있고, 트랜지스터의 드레인(또는 제 2 단자 등)이 Z2의 일부와 직접 접속되어 있고, Z2의 다른 일부가 Y와 직접 접속되어 있는 경우에는, 이하와 같이 표현할 수 있다.
예를 들어, "X와 Y와 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)은 서로 전기적으로 접속되어 있으며, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y의 순서로 전기적으로 접속되어 있다"라고 표현할 수 있다. 또는, "트랜지스터의 소스(또는 제 1 단자 등)는 X와 전기적으로 접속되어 있고, 트랜지스터의 드레인(또는 제 2 단자 등)은 Y와 전기적으로 접속되어 있고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y는 이 순서대로 전기적으로 접속되어 있다"라고 표현할 수 있다. 또는, "X는 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)을 통하여 Y와 전기적으로 접속되어 있고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y는 이 접속 순서로 제공되어 있다"라고 표현할 수 있다. 이들 예와 같은 표현 방법을 사용하여, 회로 구성에서의 접속의 순서에 대하여 규정함으로써, 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)을 구별하여, 기술적 범위를 결정할 수 있다.
또는, 다른 표현 방법으로서, 예를 들어 "트랜지스터의 소스(또는 제 1 단자 등)는 적어도 제 1 접속 경로를 통하여 X와 전기적으로 접속되고, 상기 제 1 접속 경로는 제 2 접속 경로를 갖지 않고, 상기 제 2 접속 경로는 트랜지스터를 통한, 트랜지스터의 소스(또는 제 1 단자 등)와 트랜지스터의 드레인(또는 제 2 단자 등) 사이의 경로이고, 상기 제 1 접속 경로는 Z1을 통한 경로이고, 트랜지스터의 드레인(또는 제 2 단자 등)은 적어도 제 3 접속 경로를 통하여 Y와 전기적으로 접속되고, 상기 제 3 접속 경로는 상기 제 2 접속 경로를 갖지 않고, 상기 제 3 접속 경로는 Z2를 통한 경로이다"라고 표현할 수 있다. 또는, "트랜지스터의 소스(또는 제 1 단자 등)는 적어도 제 1 접속 경로에 의하여, Z1을 통하여 X와 전기적으로 접속되어 있고, 상기 제 1 접속 경로는 제 2 접속 경로를 갖지 않고, 상기 제 2 접속 경로는 트랜지스터를 통한 접속 경로를 갖고, 트랜지스터의 드레인(또는 제 2 단자 등)은 적어도 제 3 접속 경로에 의하여, Z2를 통하여 Y와 전기적으로 접속되어 있고, 상기 제 3 접속 경로는 상기 제 2 접속 경로를 갖지 않는다"라고 표현할 수 있다. 또는, "트랜지스터의 소스(또는 제 1 단자 등)는 적어도 제 1 전기적 경로에 의하여, Z1을 통하여 X와 전기적으로 접속되고, 상기 제 1 전기적 경로는 제 2 전기적 경로를 갖지 않고, 상기 제 2 전기적 경로는 트랜지스터의 소스(또는 제 1 단자 등)로부터 트랜지스터의 드레인(또는 제 2 단자 등)으로의 전기적 경로이고, 트랜지스터의 드레인(또는 제 2 단자 등)은 적어도 제 3 전기적 경로에 의하여, Z2를 통하여 Y와 전기적으로 접속되고, 상기 제 3 전기적 경로는 제 4 전기적 경로를 갖지 않고, 상기 제 4 전기적 경로는 트랜지스터의 드레인(또는 제 2 단자 등)으로부터 트랜지스터의 소스(또는 제 1 단자 등)로의 전기적 경로이다"라고 표현할 수 있다. 이들 예와 같은 표현 방법을 사용하여, 회로 구성에서의 접속 경로에 대하여 규정함으로써, 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)을 구별하여, 기술적 범위를 결정할 수 있다.
또한, 이들 표현 방법은 일례이며, 이들 표현 방법에 한정되지 않는다. 여기서, X, Y, Z1, 및 Z2는 대상물(예를 들어, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 및 층 등)인 것으로 한다.
또한, 회로도 상에서는 독립되어 있는 구성 요소끼리가 전기적으로 접속되어 있도록 도시되어 있는 경우라도, 하나의 구성 요소가 복수의 구성 요소의 기능을 겸비하고 있는 경우도 있다. 예를 들어, 배선의 일부가 전극으로서도 기능하는 경우에는, 하나의 도전막이 배선의 기능 및 전극의 기능 양쪽 구성 요소의 기능을 겸비하고 있다. 따라서, 본 명세서에서의 전기적으로 접속이란, 이러한 하나의 도전막이 복수의 구성 요소의 기능을 겸비하고 있는 경우에도 그 범주에 포함된다.
AF1: 배향막
AF2: 배향막
AMP: 증폭기
BA: 버퍼 앰프
CF: 착색막
DAC: 디지털 아날로그 변환 회로
DC: 검지 회로
DS: 검지 정보
GD: 구동 회로
GDA: 구동 회로
GDB: 구동 회로
GDC: 구동 회로
G1: 주사선
IN1: 입력 단자
IN2: 입력 단자
IN3: 입력 단자
IN4: 입력 단자
KB1: 구조체
M: 트랜지스터
N1: 노드
N2: 노드
N3: 노드
N4: 노드
OSC: 발진 회로
OUT1: 출력 단자
OUT2: 출력 단자
P1: 위치 정보
PTL: 논리 회로
R1: 화살표
R2: 화살표
S1: 신호선
SD: 구동 회로
SS: 제어 정보
SW1: 스위치
T1: 트랜지스터
Tm1: 단자
Tm2: 단자
Tm3: 단자
Tm4: 단자
Tm5: 단자
Tm6: 단자
Tr1: 트랜지스터
Tr2: 트랜지스터
V1: 화상 정보
V11: 정보
10: 연산 증폭기
10C: 버퍼 앰프
11: 트랜스컨덕턴스 앰프
12: 전류 전압 변환 회로
13: 스위치
20: 오프셋 조정 회로
20B: 오프셋 조정 회로
21: 레벨시프터
21B: 레벨시프터
22: 레지스터
23: 디지털 아날로그 변환 회로
24: 회로
25: 트랜스컨덕턴스 앰프
26: 스위치
27: 스위치
100: 반도체 장치
100B: 반도체 장치
119: 단자
120: 단자 영역
120A: 영역
120B: 영역
200: 정보 처리 장치
210: 연산 장치
211: 연산부
212: 기억부
214: 전송로
215: 입출력 인터페이스
220: 입출력 장치
230: 표시부
231: 표시 영역
233: 타이밍 컨트롤러
234: 신장 회로
235M: 화상 처리 회로
238: 제어부
240: 입력부
241: 검지 영역
250: 검지부
290: 통신부
501C: 절연막
504: 도전막
506: 절연막
508: 반도체막
508A: 영역
508B: 영역
508C: 영역
510: 기판
512A: 도전막
512B: 도전막
516: 절연막
519B: 단자
520: 기능층
521: 절연막
521A: 절연막
521B: 절연막
524: 도전막
528: 절연막
530: 화소 회로
550: 표시 소자
551: 전극
552: 전극
553: 층
578: 건조제
591A: 접속부
591B: 접속부
700: 표시 패널
700B: 표시 패널
702: 화소
703: 화소
720: 기능층
753: 층
770: 기판
770D: 기능막
770P: 기능막
771: 절연막
775: 검지 소자
5200B: 정보 처리 장치
5210: 연산 장치
5220: 입출력 장치
5230: 표시부
5240: 입력부
5250: 검지부
5290: 통신부

Claims (12)

  1. 반도체 장치로서,
    제 1 디지털 아날로그 변환 회로; 및
    상기 제 1 디지털 아날로그 변환 회로에 전기적으로 접속된 증폭기
    를 포함하고,
    상기 증폭기는
    제 1 단자, 제 2 단자, 제 1 노드, 및 제 2 노드에 전기적으로 접속되는 제 1 트랜스컨덕턴스 앰프;
    상기 제 1 노드와 제 3 노드 사이, 그리고 상기 제 2 노드와 상기 제 3 노드 사이의 전류 전압 변환 회로;
    상기 제 3 노드와 상기 제 2 단자 사이의 스위치; 및
    상기 제 1 노드, 상기 제 2 노드, 및 상기 제 3 노드에 전기적으로 접속되는 오프셋 조정 회로를 포함하고,
    상기 제 1 트랜스컨덕턴스 앰프는 상기 제 1 단자와 상기 제 2 단자 사이의 전압에 기초하여 상기 제 1 노드 및 상기 제 2 노드에 제 1 전류를 공급하고,
    상기 오프셋 조정 회로는 상기 제 1 노드 및 상기 제 2 노드에 보정 전류를 공급하고,
    상기 전류 전압 변환 회로는 상기 제 1 전류 및 상기 보정 전류에 기초하여 상기 제 3 노드에 제 1 전압을 공급하는, 반도체 장치.
  2. 제 1 항에 있어서,
    상기 스위치는 출력 인에이블 신호에 기초하여 상기 제 3 노드와 상기 제 2 단자 사이의 전기적 접속을 제어하는, 반도체 장치.
  3. 제 1 항에 있어서,
    상기 제 3 노드의 전위는 상기 오프셋 조정 회로로부터 공급된 상기 보정 전류에 의하여 상기 제 2 단자의 전위에 가까워지는, 반도체 장치.
  4. 제 1 항에 있어서,
    상기 오프셋 조정 회로는,
    레지스터;
    상기 레지스터에 전기적으로 접속되는 제 2 디지털 아날로그 변환 회로;
    상기 레지스터 및 상기 제 2 디지털 아날로그 변환 회로에 전기적으로 접속되는 전환 회로;
    상기 전환 회로와 전기적으로 접속되고, 상기 제 1 노드 및 상기 제 2 노드에 캐스코드 접속된 제 2 트랜스컨덕턴스 앰프를 포함하고,
    상기 레지스터는 상기 전환 회로에 오프셋 데이터를 공급하고,
    상기 전환 회로는 상기 오프셋 데이터 및 상기 제 2 디지털 아날로그 변환 회로로부터 공급된 전압에 기초하여 상기 제 2 트랜스컨덕턴스 앰프에 보정 전압을 공급하고,
    상기 제 2 트랜스컨덕턴스 앰프는 상기 제 1 노드 및 상기 제 2 노드에 상기 보정 전류를 공급하는, 반도체 장치.
  5. 제 1 항에 있어서,
    상기 오프셋 조정 회로는,
    오프셋 조정 신호 및 래치 신호가 공급되는 레지스터; 및
    상기 제 3 노드와 상기 레지스터 사이의 레벨시프터를 포함하고,
    상기 레벨시프터는 출력 인에이블 신호에 기초하여 상기 레지스터에 상기 래치 신호를 공급하고,
    상기 레지스터는 투과 상태에서 상기 오프셋 조정 신호를 공급하고,
    상기 레지스터는 상기 래치 신호에 기초하여 상기 오프셋 조정 신호를 오프셋 데이터로서 유지하고,
    상기 레지스터는 비투과 상태에서 상기 오프셋 데이터를 공급하는, 반도체 장치.
  6. 제 1 항에 있어서,
    복수의 단자를 포함하는 단자 영역을 더 포함하고,
    상기 복수의 단자 중 하나는 상기 제 2 단자에 전기적으로 접속되는, 반도체 장치.
  7. 제 1 항에 있어서,
    복수의 단자를 포함하는 단자 영역; 및
    제 3 단자 및 제 4 단자를 포함하는 버퍼 앰프를 더 포함하고,
    상기 제 1 단자는 상기 제 1 디지털 아날로그 변환 회로의 제 1 출력 단자에 전기적으로 접속되고,
    상기 제 2 단자는 상기 복수의 단자 중 하나에 전기적으로 접속되고,
    상기 제 3 단자는 상기 제 1 디지털 아날로그 변환 회로의 제 2 출력 단자에 전기적으로 접속되고,
    상기 제 4 단자는 상기 복수의 단자 중 다른 하나에 전기적으로 접속되는, 반도체 장치.
  8. 표시 패널로서,
    제 1 항에 따른 반도체 장치; 및
    신호선을 포함하는 표시 영역을 포함하고,
    상기 신호선은 상기 반도체 장치의 상기 제 2 단자에 전기적으로 접속되는, 표시 패널.
  9. 표시 패널로서,
    제 1 항에 따른 반도체 장치;
    신호선을 포함하는 표시 영역;
    제 5 단자 및 제 6 단자를 포함하는 버퍼 앰프; 및
    상기 제 5 단자에 전기적으로 접속되는 제 3 디지털 아날로그 변환 회로를 포함하고,
    상기 신호선은 상기 반도체 장치의 상기 제 2 단자 및 상기 버퍼 앰프의 상기 제 6 단자에 전기적으로 접속되는, 표시 패널.
  10. 표시 장치로서,
    제 1 항에 따른 반도체 장치 및 신호선을 포함하는 표시 영역을 포함하는 표시 패널; 및
    상기 표시 패널에 화상 정보와 제어 정보를 공급하는 제어부를 포함하고,
    상기 신호선은 상기 반도체 장치의 상기 제 2 단자에 전기적으로 접속되는, 표시 장치.
  11. 입출력 장치로서,
    제 1 항에 따른 반도체 장치;
    신호선을 포함하는 표시 영역; 및
    입력부를 포함하고,
    상기 신호선은 상기 반도체 장치의 상기 제 2 단자에 전기적으로 접속되는, 입출력 장치.
  12. 정보 처리 장치로서,
    제 1 항에 따른 반도체 장치;
    신호선을 포함하는 표시 영역;
    키보드, 하드웨어 버튼, 포인팅 디바이스, 터치 센서, 광 센서, 촬상 장치, 음성 입력 장치, 시선 입력 장치, 및 자세 검출 장치 중 적어도 하나를 포함하고,
    상기 신호선은 상기 반도체 장치의 상기 제 2 단자에 전기적으로 접속되는, 정보 처리 장치.
KR1020180006563A 2017-02-03 2018-01-18 반도체 장치, 표시 패널, 표시 장치, 입출력 장치, 정보 처리 장치 Pending KR20180090731A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017018775 2017-02-03
JPJP-P-2017-018775 2017-02-03

Publications (1)

Publication Number Publication Date
KR20180090731A true KR20180090731A (ko) 2018-08-13

Family

ID=63037334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180006563A Pending KR20180090731A (ko) 2017-02-03 2018-01-18 반도체 장치, 표시 패널, 표시 장치, 입출력 장치, 정보 처리 장치

Country Status (5)

Country Link
US (1) US10395609B2 (ko)
JP (1) JP2018124550A (ko)
KR (1) KR20180090731A (ko)
CN (1) CN108389537A (ko)
TW (1) TWI750301B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117348303A (zh) 2017-01-16 2024-01-05 株式会社半导体能源研究所 显示装置
WO2018150290A1 (en) 2017-02-16 2018-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, display device, input/output device, and data processing device
KR20250024112A (ko) 2017-02-17 2025-02-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US20210341809A1 (en) * 2018-08-23 2021-11-04 Semiconductor Energy Laboratory Co., Ltd. Display panel and display device
CN111415393B (zh) * 2020-03-16 2023-08-01 安博思华智能科技有限责任公司 一种调节多媒体黑板显示的方法、装置、介质和电子设备
CN115668757A (zh) 2020-05-15 2023-01-31 株式会社半导体能源研究所 半导体装置
KR102681468B1 (ko) * 2020-05-18 2024-07-05 매그나칩믹스드시그널 유한회사 패널 제어 회로 및 이를 포함하는 표시 장치
CN114203084B (zh) * 2021-11-19 2023-08-29 天钰科技股份有限公司 源极驱动电路及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050140630A1 (en) 2003-11-20 2005-06-30 Hidenori Kikuchi Display device
US20100141493A1 (en) 2008-12-05 2010-06-10 Gyu Hyeong Cho Digital-to-analog conversion circuit and column driver including the same
US20100156867A1 (en) 2008-12-18 2010-06-24 Samsung Electronics Co., Ltd. Digital-to-analog converter, source driving circuit and display device having the same

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0561099B1 (en) * 1992-03-20 1995-09-06 STMicroelectronics S.r.l. Circuit device for suppressing the dependence from temperature and production process variables of the transconductance of a differential transconductor stage
US6420988B1 (en) * 1998-12-03 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Digital analog converter and electronic device using the same
JP2001223584A (ja) 2000-02-04 2001-08-17 Kawasaki Steel Corp ディジタル・アナログ変換装置及び液晶表示装置
CN1723622B (zh) * 2002-12-10 2011-08-24 株式会社半导体能源研究所 半导体装置、数字模拟转换电路和采用它们的具有灰度校正功能的显示器
KR101034776B1 (ko) * 2004-01-19 2011-05-17 삼성전자주식회사 증폭기와, 이를 갖는 데이터 드라이버 및 표시 장치
JP4246177B2 (ja) * 2005-04-28 2009-04-02 シャープ株式会社 オフセット補正回路およびオペアンプ回路
JP2006318381A (ja) * 2005-05-16 2006-11-24 Seiko Epson Corp 電圧発生回路
KR100857122B1 (ko) 2007-04-12 2008-09-05 주식회사 유니디스플레이 채널 오프셋 전압 보상 방법 및 이를 이용한 액정 패널구동용 컬럼 구동 회로
JP5018570B2 (ja) * 2008-03-10 2012-09-05 富士通セミコンダクター株式会社 線形補正回路及びセンサ装置
JP2010171627A (ja) 2009-01-21 2010-08-05 Sony Corp 半導体集積回路、液晶駆動回路及び液晶表示装置
JP2011008028A (ja) * 2009-06-25 2011-01-13 Sony Corp 信号線駆動回路および表示装置、並びに電子機器
JP5384272B2 (ja) * 2009-09-28 2014-01-08 有限会社アナロジスト 演算増幅器
KR101579839B1 (ko) * 2009-12-23 2015-12-23 삼성전자주식회사 높은 슬루 레이트를 가지는 출력버퍼, 출력버퍼 제어방법 및 이를 구비하는 디스플레이 구동장치
US9171518B2 (en) * 2010-04-23 2015-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Two-stage DAC achitecture for LCD source driver utilizing one-bit pipe DAC
JP5508978B2 (ja) * 2010-07-29 2014-06-04 ルネサスエレクトロニクス株式会社 デジタルアナログ変換回路及び表示ドライバ
JP2011170376A (ja) * 2011-04-15 2011-09-01 Renesas Electronics Corp 液晶表示駆動装置、液晶表示システムおよび液晶駆動用半導体集積回路装置
US9614094B2 (en) 2011-04-29 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer and method for driving the same
JP2012237878A (ja) * 2011-05-12 2012-12-06 Sharp Corp 駆動回路及び駆動装置
US9203350B2 (en) * 2013-05-20 2015-12-01 Analog Devices Global Transconductance circuit and a current digital to analog converter using such transconductance circuits
KR102083823B1 (ko) 2013-12-24 2020-04-14 에스케이하이닉스 주식회사 오프셋 전압을 제거하는 디스플레이 구동 장치
JP6370647B2 (ja) * 2014-09-08 2018-08-08 ラピスセミコンダクタ株式会社 差動増幅器及び差動増幅器を含む表示ドライバ
WO2016117390A1 (ja) 2015-01-20 2016-07-28 シャープ株式会社 液晶表示装置、液晶表示装置の製造方法
JP2016154328A (ja) 2015-02-17 2016-08-25 株式会社半導体エネルギー研究所 半導体装置、電子部品、及び電子機器
US9590560B2 (en) * 2015-03-17 2017-03-07 Realtek Semiconductor Corporation Summing amplifier and method thereof
US10360855B2 (en) * 2015-08-17 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, and electronic device
SG10201609410PA (en) * 2015-11-30 2017-06-29 Semiconductor Energy Lab Semiconductor device, display panel, and electronic device
US10957237B2 (en) 2015-12-28 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Circuit, semiconductor device, display device, electronic device, and driving method of circuit
US10083668B2 (en) 2016-03-09 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
US10453404B2 (en) 2016-08-17 2019-10-22 Semiconductor Energy Laboratory Co., Ltd. Display method, display device, display module, and electronic device
US10056871B2 (en) * 2016-11-04 2018-08-21 Qualcomm Incorporated Loop compensation using differential difference amplifier for negative feedback circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050140630A1 (en) 2003-11-20 2005-06-30 Hidenori Kikuchi Display device
US20100141493A1 (en) 2008-12-05 2010-06-10 Gyu Hyeong Cho Digital-to-analog conversion circuit and column driver including the same
US20100156867A1 (en) 2008-12-18 2010-06-24 Samsung Electronics Co., Ltd. Digital-to-analog converter, source driving circuit and display device having the same

Also Published As

Publication number Publication date
US10395609B2 (en) 2019-08-27
JP2018124550A (ja) 2018-08-09
CN108389537A (zh) 2018-08-10
US20180226034A1 (en) 2018-08-09
TW201832215A (zh) 2018-09-01
TWI750301B (zh) 2021-12-21

Similar Documents

Publication Publication Date Title
TWI750301B (zh) 半導體裝置、顯示面板、顯示裝置、輸入輸出裝置以及資料處理裝置
US20240346985A1 (en) Display panel, display device, input/output device, and data processing device
JP7256179B2 (ja) 表示パネル
JP2022104975A (ja) 表示装置
JP7051470B2 (ja) 半導体装置
CN108206011A (zh) 有机发光显示装置及其驱动方法
JP7138444B2 (ja) 表示パネル
US12317723B2 (en) Display panel, display device, input/output device, and data processing device
JP2023052245A (ja) 表示パネル
JP2024023253A (ja) トランジスタ
JP2006023586A (ja) 画素回路、その駆動方法、電気光学装置および電子機器
WO2018158651A1 (ja) 表示パネル、表示装置、入出力装置および情報処理装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180118

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210112

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20180118

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220805