KR20180075277A

KR20180075277A - Printed circuit board

Info

Publication number: KR20180075277A
Application number: KR1020160179428A
Authority: KR
Inventors: 김태형
Original assignee: 엘지디스플레이 주식회사
Priority date: 2016-12-26
Filing date: 2016-12-26
Publication date: 2018-07-04

Abstract

본 실시예에 의하면, 절연층의 상면에 형성되는 제1회로배선, 절연층의 하면에 형성되며, 제1회로배선와 대응되는 위치에 형성되는 제2회로배선, 절연층의 상면에 적어도 하나 배치되며, 제1회로배선과 제2회로배선의 위치편차를 식별할 수 있는 적어도 하나의 제1쿠폰을 포함하는 인쇄회로기판을 제공하는 것이다.
본 실시예들에 의하면, 배선의 위치편차를 용이하게 식별할 수 있는 인쇄회로기판을 제공할 수 있다.According to this embodiment, the first circuit wiring formed on the upper surface of the insulating layer, the second circuit wiring formed on the lower surface of the insulating layer and corresponding to the first circuit wiring, and the second circuit wiring formed on the upper surface of the insulating layer And at least one first coupon capable of identifying a positional deviation between the first circuit wiring and the second circuit wiring.
According to these embodiments, it is possible to provide a printed circuit board capable of easily identifying the positional deviation of the wiring.

Description

{PRINTED CIRCUIT BOARD}

본 실시예들은 인쇄회로기판에 관한 것이다.The embodiments relate to a printed circuit board.

인쇄회로기판은 전자 통신 기기 등에 사용되는 가장 기본적인 전자 부품으로서, 전자 통신 기술의 급속한 발전에 따라 인쇄회로기판 기술 또한 급속하게 발전하고 있다.BACKGROUND ART [0002] Printed circuit boards are the most basic electronic components used in electronic communication equipment and the like.

이에 따라 인쇄회로기판에서는 회로층이 복수로 형성되고, 회로 패턴이 미세화되며, 회로 설계가 점차 복잡해지고 있는 바, 회로층의 편심에 의한 불량이 커지고 있는 실정이다. 회로층이 편심되는 경우에는 서로 연결되지 않아야 할 회로층들이 단락 또는 인접층 간 크로스토크 등의 문제가 발생하여 해당 인쇄회로기판이 사용된 전자 통신 기기가 적절하게 작동되지 않는 문제가 있다.As a result, a plurality of circuit layers are formed on the printed circuit board, the circuit pattern becomes finer, and the circuit design becomes complicated. As a result, defects due to the eccentricity of the circuit layer increase. When the circuit layer is eccentric, circuit layers which should not be connected to each other may be short-circuited or cross-talk between adjacent layers may occur, and thus the electronic communication device using the printed circuit board may not operate properly.

이러한 문제를 해결하기 위하여, 더미 영역에 편심에 의한 불량을 검출하기 위한 검사부를 형성하는 기술에 제안되었다. 그러나 검사부는 하나의 절연층을 사이에 둔 두 회로층에서의 편심만을 검사할 수 있다. 또한 공정 편차 등에 의해 실제 형성되는 회로 패턴에서의 편심을 정밀하게 검사할 수 없어, 불량이 아님에도 불량으로 검출되거나 불량임에도 불량이 아닌 것으로 검출되는 문제가 발생할 수 있다.In order to solve such a problem, a technique for forming an inspection unit for detecting defects due to eccentricity in the dummy area has been proposed. However, the test section can only inspect eccentricities in the two circuit layers with one insulating layer in between. In addition, the eccentricity in a circuit pattern actually formed due to process variations or the like can not be precisely inspected, so that even if it is not a defect, it may be detected as a defect or a defect may be detected as a defect.

본 실시예들의 목적은 제조비용을 절감할 수 있는 인쇄회로기판을 제공하는 것이다.An object of these embodiments is to provide a printed circuit board which can reduce manufacturing costs.

본 실시예들의 또 다른 목적은 양산품의 검사를 단시간에 할 수 있는 인쇄회로기판을 제공하는 것이다.It is still another object of the present embodiments to provide a printed circuit board capable of performing inspection of a mass product in a short time.

일측면에서, 본 실시예들은, 절연층의 상면에 형성되는 제1회로배선, 절연층의 하면에 형성되며, 제1회로배선와 대응되는 위치에 형성되는 제2회로배선, 절연층의 상면에 적어도 하나 배치되며, 제1회로배선과 제2회로배선의 위치편차를 식별할 수 있는 적어도 하나의 제1쿠폰을 포함하는 인쇄회로기판을 제공하는 것이다.In one aspect, the present embodiments include a first circuit wiring formed on the upper surface of the insulating layer, a second circuit wiring formed on the lower surface of the insulating layer and corresponding to the first circuit wiring, And at least one first coupon capable of identifying a positional deviation between the first circuit wiring and the second circuit wiring.

본 실시예들에 의하면, 배선의 위치편차를 용이하게 식별할 수 있는 인쇄회로기판을 제공할 수 있다.According to these embodiments, it is possible to provide a printed circuit board capable of easily identifying the positional deviation of the wiring.

또한, 본 실시예들에 의하면, 화면이 큰 대형의 인쇄회로기판을 제공할 수 있다.In addition, according to the embodiments, it is possible to provide a printed circuit board with a large screen.

도 1a는 일반적인 인쇄회로기판의 단면의 제1실시예를 나타내는 단면도이다.
도 1b는 일반적인 인쇄회로기판의 단면의 제2실시예를 나타내는 단면도이다.
도 2는 패널 상에 배치되어 있는 본 발명에 따른 복수의 인쇄회로기판을 나타내는 단면도이다.
도 3a는 도 2에 도시되어 있는 제1쿠폰의 제1실시예를 나타내는 평면도이다.
도 3b는 도 3a에 도시되어 있는 제1쿠폰에 위치편차가 발생한 것을 나타내는 평면도이다.
도 4a는 도 2에 도시된 제1쿠폰의 제2실시예에서 위치편차가 발생하지 않은 것을 나타내는 평면도이다.
도 4b는 도 2에 도시된 제1쿠폰의 제2실시예에서 위치편차가 발생한 것을 나타내는 평면도이다.
도 5는 도 4a에 도시된 제1식별자와 제1식별자에 인접한 제3식별자를 확대한 평면도이다.
도 6a는 복수의 층으로 이루어진 인쇄회로기판이 형성된 패널과, 패널에 배치되는 제1쿠폰의 배치를 나타내는 평면도이다.
도 6b는 도 6a에 도시되어 있는 복수의 제1쿠폰 중 가장 오른쪽에 배치되어 있는 제1쿠폰이 형성되어 있는 부분의 단면을 나타내는 단면도이다.
도 6c는 도 6a에 도시되어 있는 복수의 제1쿠폰 중 중앙에 배치되어 있는 제1쿠폰이 형성되어 있는 부분의 단면을 나타내는 단면도이다.
도 6d는 도 6a에 도시되어 있는 복수의 제1쿠폰 중 가장 왼쪽에 배치되어 있는 제1쿠폰이 형성되어 있는 부분의 단면을 나타내는 단면도이다.
도 7은 도 2에 도시된 제2쿠폰의 일 실시예를 나타내는 평면도이다.1A is a cross-sectional view showing a first embodiment of a cross section of a general printed circuit board.
1B is a cross-sectional view showing a second embodiment of a cross section of a general printed circuit board.
2 is a sectional view showing a plurality of printed circuit boards according to the present invention disposed on a panel.
FIG. 3A is a plan view showing a first embodiment of the first coupon shown in FIG. 2. FIG.
FIG. 3B is a plan view showing that a positional deviation has occurred in the first coupon shown in FIG. 3A. FIG.
4A is a plan view showing that no positional deviation has occurred in the second embodiment of the first coupon shown in Fig.
FIG. 4B is a plan view showing a positional deviation in the second embodiment of the first coupon shown in FIG. 2. FIG.
5 is an enlarged plan view of the first identifier shown in FIG. 4A and the third identifier adjacent to the first identifier.
Fig. 6A is a plan view showing a panel in which a printed circuit board made of a plurality of layers is formed, and an arrangement of a first coupon disposed on the panel. Fig.
FIG. 6B is a cross-sectional view showing a section of a portion where the first coupon disposed at the rightmost one of the plurality of first coupons shown in FIG. 6A is formed. FIG.
FIG. 6C is a cross-sectional view showing a section of a portion where a first coupon arranged at the center among a plurality of first coupons shown in FIG. 6A is formed. FIG.
FIG. 6D is a cross-sectional view showing a section of a portion where the first coupon disposed at the leftmost one of the plurality of first coupons shown in FIG. 6A is formed. FIG.
Fig. 7 is a plan view showing an embodiment of the second coupon shown in Fig. 2. Fig.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.Hereinafter, some embodiments of the present invention will be described in detail with reference to exemplary drawings. In the drawings, like reference numerals are used to denote like elements throughout the drawings, even if they are shown on different drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.In describing the components of the present invention, terms such as first, second, A, B, (a), and (b) may be used. These terms are intended to distinguish the components from other components, and the terms do not limit the nature, order, order, or number of the components. When a component is described as being "connected", "coupled", or "connected" to another component, the component may be directly connected or connected to the other component, Quot; intervening "or that each component may be" connected, "" coupled, "or " connected" through other components.

도 1a는 일반적인 인쇄회로기판의 단면의 제1실시예를 나타내는 단면도이고, 도 1b는 일반적인 인쇄회로기판의 단면의 제2실시예를 나타내는 단면도이다.FIG. 1A is a cross-sectional view showing a first embodiment of a cross section of a general printed circuit board, and FIG. 1B is a cross-sectional view showing a second embodiment of a cross section of a general printed circuit board.

도 1a을 참조하면, 인쇄회로기판(100)은 절연층(101)의 상면에 형성되는 제1회로배선(110a,110b), 절연층(101)의 하면에 형성되며, 제1회로배선(110a,110b)과 대응되는 위치에 형성되는 제2회로배선(120a,120b)이 배치될 수 있다. 제1회로배선(110a,110b)과 제2회로배선(120a,120b)은 특정의 패턴을 갖도록 배치될 수 있다. 또한, 절연층(101)의 하면에 신호배선(121)이 배치될 수 있다. 신호배선(121) 역시 특정의 패턴을 갖도록 배치될 수 있다. 여기서, 절연층(101)의 상면과 하면에 제1회로배선(110a,110b)과 제2회로배선(120a,120b)이 돌출되어 잇는 것으로 도시되어 있지만, 이에 한정되는 것은 아니며, 절연층(101)의 상면과 하면과 같은 높이에 제1회로배선(110a,110b)과 제2회로배선(120a,120b)이 배치될 수 있다.1A, a printed circuit board 100 is formed on a lower surface of an insulating layer 101, first circuit wirings 110a and 110b formed on an upper surface of an insulating layer 101, and first circuit wirings 110a And 110b may be disposed at positions corresponding to the first and second circuit wirings 120a and 120b. The first circuit wirings 110a and 110b and the second circuit wirings 120a and 120b may be arranged to have a specific pattern. Further, the signal line 121 may be disposed on the lower surface of the insulating layer 101. The signal wiring 121 may also be arranged to have a specific pattern. Although the first circuit wirings 110a and 110b and the second circuit wirings 120a and 120b are illustrated as protruding from the top and bottom surfaces of the insulating layer 101, The first circuit wirings 110a and 110b and the second circuit wirings 120a and 120b may be disposed at the same height as the top and bottom surfaces of the first circuit wirings 110a and 110b.

절연층(101) 상면에 배치되는 제1회로배선(110a,110b)은 신호가 전송되는 배선일 수 있다. 그리고, 절연층(101) 하면에 배치되는 제2회로배선(120a,120b)은 전원배선, 그라운드 배선일 수 있다. 하지만, 이에 한정되는 것은 아니다. 또한, 제2회로배선(120a,120b)의 폭은 적어도 제1회로배선(110a,110b)의 폭의 3배일 수 있다. 하지만, 이에 한정되는 것은 아니다. The first circuit wirings 110a and 110b disposed on the upper surface of the insulating layer 101 may be wirings through which signals are transmitted. The second circuit wirings 120a and 120b disposed on the lower surface of the insulating layer 101 may be power supply wirings and ground wirings. However, the present invention is not limited thereto. The width of the second circuit wirings 120a and 120b may be at least three times the width of the first circuit wirings 110a and 110b. However, the present invention is not limited thereto.

인쇄회로기판(100) 설계시 제1회로배선(110a,110b)의 패턴은 도 1a에 도시된 것과 같이 하부에 배치되는 제2회로배선(120a,120b)의 중앙에 배치되도록 설계할 수 있다.The patterns of the first circuit wirings 110a and 110b in the design of the printed circuit board 100 can be designed to be disposed at the center of the second circuit wirings 120a and 120b disposed below as shown in FIG.

하지만, 노광을 하여 제1회로배선(110a,110b)과 제2회로배선(120a,120b)을 형성할 때, 위치편차가 발생할 수 있어 도 1b에 도시되어 있는 것과 같이 제1회로배선(110a,110b)과 제2회로배선(120a,120b)의 위치가 도 1b와 같이 배치될 수 있다. 특히, 제2회로배선(120a,120b)과 같은 면에 배치되어 있는 신호배선(121)이 제1회로배선(110a,110b)과 중첩되거나 일정한 거리로 접근하여 배치될 수 있고, 이로 인해 인쇄회로기판이 불량이 될 수 있다.However, when exposure is performed to form the first circuit wirings 110a and 110b and the second circuit wirings 120a and 120b, positional deviation may occur, and as shown in Fig. 1B, the first circuit wirings 110a, 110b and the positions of the second circuit wirings 120a, 120b may be arranged as shown in FIG. Particularly, the signal wirings 121 arranged on the same surface as the second circuit wirings 120a and 120b can be overlapped with or disposed close to the first circuit wirings 110a and 110b, The substrate may become defective.

이러한 인쇄회로기판의 불량은 일반적으로 인쇄회로기판을 절단하여 절연층(101)에 배치되어 있는 배선들의 형상을 관찰함으로써 검출할 수 있다. 하지만, 인쇄회로기판이 불량인지의 여부는 절단하여 파악할 수 밖에 없어 전수조사를 할 수 없으며 불량이 아닌 인쇄회로기판을 절단하게 되면, 제조비용이 증가하게 되는 문제가 있다.Such a failure of the printed circuit board can generally be detected by cutting the printed circuit board and observing the shape of the wirings arranged in the insulating layer 101. [ However, whether or not the printed circuit board is defective can not be determined by cutting, so it is impossible to irradiate the entire surface of the printed circuit board. If the printed circuit board is cut off, the manufacturing cost is increased.

도 2는 패널 상에 배치되어 있는 본 발명에 따른 복수의 인쇄회로기판을 나타내는 단면도이다.2 is a sectional view showing a plurality of printed circuit boards according to the present invention disposed on a panel.

도 2를 참조하면, 패널(250) 상에는 각각 인쇄회로기판이 배치되는 복수의 어레이영역(210a,210b,210c,210d)과, 어레이영역(210a,210b,210c,210d) 외곽에 배치되는 워킹패널더미영역(220a,220b)을 포함할 수 있다. 워킹패널더미영역(220a,220b)은 기판의 각 어레이영역(210a,210b,210c,210d)에 인쇄회로기판을 형성할 때, 패널(250)이 작업대에 고정되도록 하는 장치가 체결되는 영역일 수 있다. 하지만, 이에 한정되는 것은 아니다. 워킹패널더미영역(220a,220b)은 복수의 어레이영역(210a,210b,210c,210d)의 상부와 하부의 테두리 영역에 각각 배치되어 있는 것으로 도시되어 있지만, 이에 한정되는 것은 아니며 패널의 상부 또는 하부의 테두리 영역에만 배치되는 것도 가능하다. 워킹패널더미영역(220a,220b)은 패널(250)에 인쇄회로기판을 형성한 후 제거될 수 있다. 2, a plurality of array areas 210a, 210b, 210c, and 210d on which the printed circuit boards are disposed, and a plurality of working panels 210a, 210b, 210c, and 210d disposed on the outer sides of the array areas 210a, Dummy regions 220a and 220b. The working panel dummy areas 220a and 220b are areas where the device for fixing the panel 250 to the work platform is fastened when the printed circuit board is formed on each array area 210a, 210b, 210c, have. However, the present invention is not limited thereto. Although the working panel dummy areas 220a and 220b are illustrated as being disposed in the upper and lower edge regions of the plurality of array areas 210a, 210b, 210c, and 210d, respectively, it is not limited thereto, It is also possible to arrange only the edge region of the pixel. The working panel dummy areas 220a and 220b may be removed after the printed circuit board is formed on the panel 250. [

어레이영역(210a,210b,210c,210d)은 기판영역(201a,201b,201c,201d)과 어레이더미영역(202a,202b,202c,202d)을 포함할 수 있다. 기판영역(201a,201b,201c, 201d)에는 노광에 의해 회로가 배치되어 있는 인쇄회로기판이 형성될 수 있다. 어레이더미영역(202a,202b,202c,202d)은 인쇄회로기판을 제조한 후 각 어레이 영역이 분리된 상태에서 이송하는 과정에서 기판영역에 형성된 회로들이 접촉되는 것을 방지하도록 할 수 있고 이송을 원활하게 하도록 할 수 있다. The array regions 210a, 210b, 210c and 210d may include substrate regions 201a, 201b, 201c and 201d and array dummy regions 202a, 202b, 202c and 202d. A printed circuit board on which circuits are arranged by exposure may be formed on the substrate regions 201a, 201b, 201c, and 201d. The array dummy areas 202a, 202b, 202c, and 202d can prevent the circuits formed in the substrate area from contacting each other in the process of transferring the array areas in a state in which the array areas are separated after the manufacture of the printed circuit board, .

어레이더미영역(202a,202b,202c,202d)에는 제1쿠폰(212a,212b, 212c,212d)이 배치될 수 있다. 어레이더미영역(202a,202b,202c,202d)은 패널(250) 상의 기판영역(201a,201b,201c,201d)에 인쇄회로기판을 형성할 때 동일한 환경 조건이 될 수 있다. 따라서, 어레이더미영역(202a,202b,202c,202d)에 배치되는 제1쿠폰(212a, 212b,212c,212d)은 기판영역(201a,201b,201c,201d)에 형성되는 인쇄회로기판과 동일한 조건으로 형성될 수 있다. The first coupons 212a, 212b, 212c, and 212d may be disposed in the array dummy areas 202a, 202b, 202c, and 202d. The array dummy areas 202a, 202b, 202c, and 202d may have the same environmental conditions when forming the printed circuit board on the substrate areas 201a, 201b, 201c, and 201d on the panel 250. [ Therefore, the first coupons 212a, 212b, 212c, and 212d disposed in the array dummy regions 202a, 202b, 202c, and 202d have the same conditions as the printed circuit boards formed on the substrate regions 201a, 201b, 201c, and 201d As shown in FIG.

제1쿠폰(212a,212b,212c,212d)은 어레이더미영역(202a,202b, 202c,202d) 상에 적어도 하나 배치될 수 있다. 하지만, 이에 한정되는 것은 아니며 제1쿠폰(212a,212b,212c,212d)은 기판영역(201a,201b,201c,201d)에 배치될 수 있다. 제1쿠폰(212a,212b,212c,212d)은 인쇄회로기판 제조시에 도 1a에 도시된 것과 같이 제1회로배선(110a,110b)과 제2회로배선(120a,120b)이 배치되도록 패턴을 설계하고 노광기를 이용하여 노광하여 제1회로배선(110a,110b)과 제2회로배선(120a,120b)이 기판에서 형성되도록 한 뒤, 실제 형성된 제1회로배선(110a,110b)이 배치되어 있는 영역과 제2회로배선(120a,120b)이 배치되어 있는 영역의 위치편차를 식별하도록 할 수 있다. 위치편차는 노광기의 오차 등에 의해 발생할 수 있다. The first coupons 212a, 212b, 212c, and 212d may be disposed on at least one of the array dummy areas 202a, 202b, 202c, and 202d. However, the present invention is not limited thereto, and the first coupons 212a, 212b, 212c, and 212d may be disposed in the substrate regions 201a, 201b, 201c, and 201d. The first coupons 212a, 212b, 212c and 212d may be patterned so that the first circuit wires 110a and 110b and the second circuit wires 120a and 120b are arranged in a printed circuit board The first circuit wirings 110a and 110b and the second circuit wirings 120a and 120b are formed on the substrate after the first circuit wirings 110a and 110b are formed by designing and exposing them using an exposure machine It is possible to identify the positional deviation of the region where the region and the second circuit wiring 120a, 120b are arranged. The positional deviation may be caused by an error of the exposure apparatus or the like.

인쇄회로기판의 상면에 배치되는 제1신호배선(121)과 하면에 배치되는 제2신호배선(121)이 지정된 위치에 배치되면 어레이더미영역 (202a,202b,202c,202d)에 배치되어 있는 제1쿠폰(212a,212b,212c,212d) 역시 지정된 위치에 배치되게 되고, 제1신호배선(121)과 제2신호배선(121)이 지정된 위치에 배치되지 않아 위치편차가 발생되면 제1쿠폰(212a,212b,212c,212d) 역시 위치편차가 발생한 상태로 배치될 수 있다. When the first signal wiring 121 disposed on the upper surface of the printed circuit board and the second signal wiring 121 disposed on the lower surface are disposed at the designated positions, the first signal wiring 121 disposed on the array dummy areas 202a, 202b, 202c, 1 coupons 212a, 212b, 212c and 212d are also arranged at the designated positions and the first coupon 121 and the second coupon 121 are not arranged at the designated positions, 212a, 212b, 212c, and 212d may also be disposed in a state in which positional deviation occurs.

따라서, 제1회로배선(110a,110b)과 제2회로배선(120a,120b)을 형성할 때 위치편차가 발생하면 제1쿠폰(212a,212b,212c,212d) 역시 위치편차가 발생하고 위치편차가 발생하지 않으면 제1쿠폰(212a,212b,212c,212d) 역시 위치편차가 발생하지 않게 될 수 있다. 따라서, 검사자는 어레이더미영역(202a,202b,202c, 202d)에 배치되어 있는 제1쿠폰(212a,212b,212c,212d)을 이용하여 제1회로배선 (110a,110b)과 제2회로배선(120a,120b)의 위치편차를 식별할 수 있다.Therefore, when positional deviation occurs in forming the first circuit wirings 110a and 110b and the second circuit wirings 120a and 120b, the first coupons 212a, 212b, 212c, and 212d also have positional deviation, The first coupons 212a, 212b, 212c, and 212d may also be free from positional deviation. Therefore, the inspector uses the first coupons 212a, 212b, 212c, and 212d disposed in the array dummy regions 202a, 202b, 202c, and 202d to connect the first circuit wirings 110a and 110b and the second circuit wirings 120a, and 120b.

또한, 어레이더미영역(202a,202b,202c,202d)에는 제2쿠폰(213a,213b, 213c,213d)이 배치될 수 있다. 제2쿠폰(213a,213b,213c,213d)은 소정의 길이를 갖는 형상일 수 있다. 제2쿠폰(213a,213b,213c,213d)은 인쇄회로기판 내의 배선의 임피던스(교류저항)을 측정하는데 사용할 수 있다. 하지만, 이에 한정되는 것은 아니다. Also, the second coupons 213a, 213b, 213c, and 213d may be disposed in the array dummy areas 202a, 202b, 202c, and 202d. The second coupons 213a, 213b, 213c, and 213d may have a shape having a predetermined length. The second coupons 213a, 213b, 213c, and 213d can be used to measure the impedance (alternating current resistance) of the wiring in the printed circuit board. However, the present invention is not limited thereto.

도 3a는 도 2에 도시되어 있는 제1쿠폰의 제1실시예를 나타내는 평면도이고, 도 3b는 도 3a에 도시되어 있는 제1쿠폰에 위치편차가 발생한 것을 나타내는 평면도이다. Fig. 3A is a plan view showing a first embodiment of the first coupon shown in Fig. 2, and Fig. 3B is a plan view showing a position deviation occurring in the first coupon shown in Fig. 3A.

도 3a 및 도 3b를 참조하면, 제1쿠폰(312)은 제1식별자(3121)와, 제2식별자 (3122)와. 제3식별자(3123)를 포함할 수 있다. 제1식별자(3121)와, 제2식별자 (3122)와. 제3식별자(3123)는 패널 상에 배치될 수 있다. 노광에 의해 패널에 배선이 형성되지 않은 부분을 절연층이라고 칭할 수 있다. 검사자는 제1식별자(3121)와, 제2식별자(3122)와. 제3식별자(3123)를 비교하여 패널 상에 형성된 인쇄회로기판의 불량여부를 판단할 수 있다. Referring to FIGS. 3A and 3B, the first coupon 312 includes a first identifier 3121, a second identifier 3122, And a third identifier 3123. [ A first identifier 3121; a second identifier 3122; The third identifier 3123 may be placed on the panel. The portion where no wiring is formed on the panel by exposure can be referred to as an insulating layer. The examiner has a first identifier 3121, a second identifier 3122, The third identifier 3123 may be compared to determine whether the printed circuit board formed on the panel is defective or not.

제1식별자(3121)는 패널을 관통하는 제1홀(h1)과, 제1홀(h1)과 소정의 간격을 갖고 배치되되, 제1홀(h1)의 중심축(x1)에 대칭되게 배치되는 제1기준라인(L1)을 포함할 수 있다. The first identifier 3121 is disposed symmetrically with respect to the central axis x1 of the first hole h1 while being spaced apart from the first hole h1 by a predetermined distance And a first reference line L1.

제2식별자(3122)는 패널을 관통하는 제2홀(h2)과, 제2홀(h2)과 소정의 간격을 갖고 배치되되, 제2홀(h2)의 중심축(x2)과 제1방향으로 제1간격(d1)을 갖고 배치되는 제2기준라인(L2)을 포함할 수 있다. The second identifier 3122 includes a second hole h2 that penetrates the panel and a second hole h2 that is disposed at a predetermined distance from the second hole h2 and has a center axis x2 of the second hole h2, And a second reference line L2 disposed with a first distance d1.

제3식별자(3123)는 패널을 관통하는 제3홀(h3)과, 제3홀(h3)과 소정의 간격을 갖고 배치되되, 제3홀(h3)의 중심축과 제2방향으로 제1간격(d1)을 갖고 배치되는 제3기준라인(L3)을 포함할 수 있다. The third identifier 3123 has a third hole h3 passing through the panel and a third hole h3 arranged at a predetermined distance from the third hole h3, And a third reference line L3 arranged with an interval d1.

패널 상에 제1기준라인(L1) 내지 제3기준라인(L3)의 위치를 표시한 후 노광기를 이용하여 노광하면, 제1기준라인(L1) 내지 제3기준라인(L3)이 형성될 수 있다. 이때, 제1기준라인(L1) 내지 제3기준라인(L3)이 표시된 위치와 형성된 위치의 위치편차가 발생하지 않으면 제1기준라인(L1)은 제1홀(h1)의 중심축(x1)에 대칭되게 형성될 수 있고, 제2기준라인(L2)은 제2홀(h2)의 중심축(x2)과 제1방향으로 제1간격(d1)을 갖고 배치될 수 있다. 또한, 제3기준라인(L3)은 제3홀(h3)의 중심축(x3)과 제2방향으로 제1간격(d1)을 갖고 배치될 수 있다. 제1방향과 제2방향은 서로 반대방향일 수 있다. When the positions of the first reference line L1 to the third reference line L3 are displayed on the panel and exposed using an aligner, the first to third reference lines L1 to L3 may be formed have. At this time, if there is no positional deviation between the position where the first reference line L1 to the third reference line L3 are displayed and the position where the first reference line L1 to the third reference line L3 are formed, the first reference line L1 is shifted from the center axis x1 of the first hole h1, And the second reference line L2 may be disposed to have a first distance d1 in the first direction and a central axis x2 of the second hole h2. The third reference line L3 may be disposed with a center axis x3 of the third hole h3 and a first distance d1 in the second direction. The first direction and the second direction may be opposite to each other.

하지만, 노광을 하여 위치편차가 제1방향으로 발생하게 되면, 제1기준라인(L1)은 제1홀(h1)의 중심축(x1)의 오른쪽에 배치되고 제2기준라인(L2)은 제2홀(h2)의 중심축(x2)과 제1간격(d1)보다 멀게 배치될 수 있다. 또한, 제3기준라인(L3)은 제3홀(h3)의 중심축(x3)과 제1간격(d1)보다 가깝게 배치될 수 있다. 그리고, 제1홀(h1) 내지 제3홀(h3)과 제1기준라인(L1) 내지 제3기준라인(L3)의 간격을 식별하여 제1회로배선(110a,110b)과 제2회로배선(120a,120b)이 위치편차가 발생하였는지의 여부를 판단할 수 있다. 또한, 제1간격(d1)과 실제 발생된 간격의 비교를 통해 위치편차의 정도를 판단할 수 있다. However, when the positional deviation occurs in the first direction by exposure, the first reference line L1 is disposed on the right side of the central axis x1 of the first hole h1 and the second reference line L2 is disposed on the right side of the center axis x1 of the first hole h1. May be arranged to be distant from the center axis (x2) of the second hole (h2) and the first gap (d1). The third reference line L3 may be disposed closer to the center axis x3 of the third hole h3 than the first distance d1. The distance between the first hole h1 to the third hole h3 and the distance between the first reference line L1 to the third reference line L3 is discriminated to form the first circuit wiring 110a, It is possible to judge whether or not positional deviation has occurred in the sensors 120a and 120b. Also, the degree of positional deviation can be determined by comparing the first interval d1 with the actually generated interval.

또한, 제1쿠폰(212a,212b,212c,212d)은 제1방향으로 제2식별자(3122)의 바깥에 배치되는 제4식별자(3124)와, 제3식별자(3123)의 제2방향으로 제3식별자(3123)의 바깥에 배치되는 제5식별자(3125)를 더 포함할 수 있다. The first coupon 212a, 212b, 212c and 212d has a fourth identifier 3124 arranged outside the second identifier 3122 in the first direction and a fourth identifier 3124 arranged in the second direction of the third identifier 3123, 3 identifier 3125 that is located outside the identifier 3123. [

제4식별자(3124)는 절연층을 관통하는 제4홀(h4)과, 제4홀(h4)의 중심축(x4)과 제1방향으로 제2간격(d2)을 갖고 배치되는 제4기준라인(L4)을 포함할 수 있다. The fourth identifier 3124 includes a fourth hole h4 passing through the insulating layer and a fourth hole h4 disposed with the second hole d2 in the first direction and the central axis x4 of the fourth hole h4, And a line L4.

제5식별자(3125)는 절연층을 관통하는 제5홀(h5)과, 제5홀(h5)의 중심축(x5)과 제2방향으로 제2간격(d2)을 갖고 배치되는 제5기준라인(L5)을 포함할 수 있다. The fifth identifier 3125 includes a fifth hole h5 passing through the insulating layer and a fifth hole h5 arranged with a center axis x5 of the fifth hole h5 and a second gap d2 in the second direction, And a line L5.

여기서, 제2간격(d2)은 제1간격(d1)보다 더 멀 수 있다. 제1간격(d1)과 제2간격(d2)을 비교하여 보다 정확한 위치편차 정도를 판단할 수 있게 할 수 있다. Here, the second spacing d2 may be farther than the first spacing d1. The first gap d1 and the second gap d2 can be compared to determine a more accurate positional deviation.

제1식별자(3121) 내지 제5식별자(3125)에 포함되어 있는 제1홀(h1) 내지 제5홀(h5)은 패널(250) 상에 회로패턴을 설계할 때, 제1기준라인(L1) 내지 제5기준라인(L5)의 위치 역시 설계하고 위치를 지정할 수 있다. 그리고, 설계된 제1기준라인 내지 제5기준라인과 소정의 간격을 갖는 위치에 드릴을 이용하여 제1홀 내지 제5홀(h5)을 형성할 수 있다. 그리고, 노광을 하여 형성된 제1기준라인과 제5기준라인과 제1홀 내지 제5홀(h5)을 이용하여 위치편차 정도를 판단할 수 있다.The first through fifth holes h1 through h5 included in the first identifier 3121 through the fifth identifier 3125 are used to design the circuit pattern on the panel 250. The first reference line L1 ) To the fifth reference line L5 can also be designed and positioned. The first to fifth holes h5 may be formed at positions spaced apart from the designed first to fifth reference lines by a drill. The degree of positional deviation can be determined using the first reference line, the fifth reference line, and the first through fifth holes h5 formed by exposure.

도 4a는 도 2에 도시된 제1쿠폰의 제2실시예에서 위치편차가 발생하지 않은 것을 나타내는 평면도이고, 도 4b는 도 2에 도시된 제1쿠폰의 제2실시예에서 위치편차가 발생한 것을 나타내는 평면도이다.FIG. 4A is a plan view showing that no positional deviation has occurred in the second embodiment of the first coupon shown in FIG. 2, and FIG. 4B is a plan view showing the positional deviation in the second embodiment of the first coupon shown in FIG. Fig.

제1쿠폰(412a)은 제1식별자(4121)와 제1식별자(4121)와 일정한 간격을 갖는 위치 배치되는 제2식별자(4122)를 포함하는 복수 개의 식별자를 포함할 수 있다. 복수 개의 식별자는 복수의 열과 복수의 행을 갖도로 배치되며, 복수 개의 식별자는 각각 상기 기판을 관통하는 홀(ch)과, 홀(ch)의 외곽에 링형상의 기준라인(CL)을 포함할 수 있다. 복수의 열과 복수의 행을 갖도록 배치된 복수의 링형상의 기준라인(CL)은 가로의 간격과 세로의 간격이 일정할 수 있다. 여기서, 기준라인(CL)은 링형상으로 도시되어 있지만, 이는 예시적인 것으로 이에 한정되는 것은 아니다. 기준라인(CL)의 외곽에는 중심과의 거리가 표시될 수 있다. 하지만, 이에 한정되는 것은 아니다. 그리고, 기준라인(CL) 내부에는 각각 홀(ch)이 형성될 수 있다. 홀(ch)은 드릴을 이용하여 형성할 수 있다. The first coupon 412a may include a plurality of identifiers including a first identifier 4121 and a second identifier 4122 positioned and spaced apart from the first identifier 4121 by a predetermined distance. The plurality of identifiers are arranged so as to have a plurality of columns and a plurality of rows, and each of the plurality of identifiers includes a hole (ch) passing through the substrate and a ring-shaped reference line (CL) . The plurality of ring-shaped reference lines CL arranged so as to have a plurality of rows and a plurality of rows may have a constant interval between the horizontal intervals and the vertical intervals. Here, the reference line CL is shown in a ring shape, but this is not limitative. The distance to the center can be displayed on the outside of the reference line CL. However, the present invention is not limited thereto. In addition, holes (ch) may be formed in the reference line (CL). The hole (ch) can be formed by using a drill.

그리고, 도 4a에 도시되어 있는 것과 같이 복수 개의 식별자 중 중심에 배치되어 있는 제1식별자(4121)는 홀(ch)이 기준라인(CL)의 중앙에 배치되고, 나머지 제2식별자(4122)를 포함하는 다른 식별자는 각각 홀(ch)과 기준라인(CL)의 편심이 다르게 설정될 수 있다. 따라서, 제1식별자(4121)가 아닌 제2식별자(4122)를 포함하는 다른 식별자들에 포함되는 기준라인(CL)은 중앙에 홀(ch)이 형성되지 않고 일정한 패턴으로 기준라인(CL)은 중앙아 아닌 위치로 치우쳐질 수 있다. 4A, a first identifier 4121 disposed at the center among a plurality of identifiers is arranged such that a hole ch is disposed at the center of the reference line CL and the remaining second identifiers 4122 Other identifiers included may be set so that the eccentricity between the hole ch and the reference line CL is different. Therefore, the reference line CL included in the other identifiers including the second identifier 4122 other than the first identifier 4122 is not formed in the center, but the reference line CL is formed in a constant pattern, It can be shifted to a non-central position.

일 실시예에 있어서, 제1식별자(3121) 외의 제2식별자(4122)를 포함하는 다른 식별자들은 기준라인과 홀이 제1식별자(3121)를 중심으로 대칭되게 편심이 설정되어 있을 수 있다. 또한, 제1식별자(3121)와 멀어질수록 편심이 더 커질 수 있다. In one embodiment, other identifiers, including the second identifier 4122, other than the first identifier 3121 may be set eccentrically symmetrically about the first identifier 3121 with the reference line and the hole. Further, the eccentricity may become larger as the distance from the first identifier 3121 increases.

위치편차가 발생하지 않으면, 중앙에 위치하는 제1식별자(3121)는 기준라인(CL)의 중앙에 홀(ch)이 형성되고 나머지 제2식별자(4122)를 포함하는 다른 식별자들은 기준라인(CL)과 홀(ch)이 제1식별자(4121)를 기준으로 상하좌우로 대칭되게 나타날 수 있다. If no positional deviation occurs, the first identifier 3121 positioned at the center is formed with a hole ch at the center of the reference line CL, and the other identifiers including the remaining second identifier 4122 are connected to the reference line CL ) And the holes (ch) can be symmetrically displayed up, down, left, and right based on the first identifier 4121.

하지만, 위치편차가 발생한 경우 도 4b에 도시되어 있는 것과 같이 제1식별자(4121)의 기준라인(CL)과 홀(ch)은 편심이 발생한 것으로 표시될 수 있다. 그리고, 제1식별자(4121)와 일정한 간격으로 떨어져 있는 제2식별자(4122)가 기준라인(CL)의 중앙에 홀(ch)이 형성되어 편심이 발생하지 않은 것이 표시될 수 있다. 따라서, 검사자는 위치편차가 발생되어 있는 것을 알 수 있다. 또한, 제2식별자(4122)는 제1식별자(4121)와 x 축으로 -50μm 떨어져 있고 y축으로 +25μm 떨어져 있는 것을 알 수 있다. 이로써, 제1회로패턴과 제2회로패턴이 x축방향과 y축방향으로 각각 -50μm와 +25μm 위치편차가 발생한 것으로 판단할 수 있다. However, when a positional deviation occurs, the reference line CL and the hole ch of the first identifier 4121 may be displayed as having eccentricity as shown in FIG. 4B. A second identifier 4122 spaced apart from the first identifier 4121 by a predetermined distance may be formed such that a hole is formed at the center of the reference line CL so that eccentricity does not occur. Therefore, the inspector can know that a positional deviation has occurred. Further, it can be seen that the second identifier 4122 is separated from the first identifier 4121 by -50 mu m in the x-axis and + 25 mu m in the y-axis. Thus, it can be determined that the first circuit pattern and the second circuit pattern have -50 mu m and + 25 mu m position deviations in the x-axis direction and the y-axis direction, respectively.

검시자는 위치편차가 발생된 수치를 이용하여 인쇄회로기판의 양부를 판단할 수 있다. 인쇄회로기판의 제1회로배선과 제2회로배선에 위치편차가 발생하였더라도 수치가 임계치 이하이면 양호한 것으로 판단하고 임계치 이상이면 불량인 것을 판단할 수 있다. The inspector can judge both sides of the printed circuit board by using the numerical value in which the positional deviation occurs. Even if a positional deviation occurs in the first circuit wiring and the second circuit wiring of the printed circuit board, it is determined that the value is good if the value is below the threshold value, and it is judged that the value is bad if the value is the threshold value or more.

도 5는 도 4a에 도시된 제1식별자와 제1식별자에 인접한 제3식별자를 확대한 평면도이다. 5 is an enlarged plan view of the first identifier shown in FIG. 4A and the third identifier adjacent to the first identifier.

도 5를 참조하면, 제1식별자(5121)와 제3식별자(5123)가 패널 상에 나란하게 배치되어 있다. 제1식별자(5121)의 기준라인(CL)과 제3식별자(5123)의 기준라인(CL)의 간격(Gap)은 50~200 μm 사이의 범위를 가질 수 있다. 제1식별자(5121)의 기준라인(CL)과 제3식별자(5123)의 기준라인(CL)의 간격이 50 μm 이하이면 제1식별자(5121)의 기준라인(CL)과 제3식별자(5123)의 기준라인(CL)이 쇼트가 발생할 수 있는 문제점이 있고 200 μm이상이면 제1쿠폰의 크기가 너무 커져 어레이더미에 제1쿠폰이 배치되지 못하는 문제점이 발생할 수 있다. Referring to FIG. 5, a first identifier 5121 and a third identifier 5123 are arranged side by side on a panel. The gap Gap between the reference line CL of the first identifier 5121 and the reference line CL of the third identifier 5123 may be in a range between 50 and 200 μm. If the interval between the reference line CL of the first identifier 5121 and the reference line CL of the third identifier 5123 is 50 μm or less, the reference line CL of the first identifier 5121 and the third identifier 5123 There is a problem that a short circuit may occur in the reference line CL of the first coupon. When the length of the first coupon is 200 m or more, the size of the first coupon becomes too large, and the first coupon can not be arranged in the array.

그리고, 제1식별자(5121)와 제3식별자(5123)의 각 홀(h)의 지름(r1)은 200~300 μm 사이의 범위를 가질 수 있다. 패널을 드릴로 뚫을 수 있는 홀의 최소값은 200 μm이고 홀(h)의 지름(r1)이 300 μm이상이면 제1쿠폰의 크기가 너무 커질 수 있어 어레이더미에 제1쿠폰을 배치하지 못하는 문제점이 발생할 수 있다. 그리고, 제1식별자(5121)와 제3식별자(5123)의 각 기준라인의 폭(W1)은 50~200 μm일 수 있다. 일반적인 인쇄회로기판에 형성되는 배선들의 최소 폭은 50 μm 정도이다. 또한, 200 μm 이상이되면 제1쿠폰의 크기가 너무 커져 어레이더미영역에 제1쿠폰을 배치하지 못하는 문제점이 발생할 수 있다. 또한, 제1식별자(5121)와 제3식별자(5123)의 각 기준라인(CL)의 내경의 지름(r2)은 400~500 μm일 수 있고 외경의 지름(R3)은 500~900 μm일 수 있다. The diameter r1 of each hole h of the first identifier 5121 and the third identifier 5123 may be in the range of 200 to 300 mu m. The minimum value of the hole through which the panel can be drilled is 200 占 퐉 and the diameter (r1) of the hole h is 300 占 퐉 or more, the size of the first coupon may become too large and the problem that the first coupon can not be arranged in the array pile . The width W1 of each reference line of the first identifier 5121 and the third identifier 5123 may be 50 SIMILAR 200 mu m. The minimum width of the wirings formed on a typical printed circuit board is about 50 μm. In addition, when the thickness is 200 μm or more, the size of the first coupon becomes too large, so that the first coupon can not be arranged in the array dummy area. The diameter r2 of the inner diameter of each reference line CL of the first identifier 5121 and the third identifier 5123 may be 400 to 500 mu m and the diameter R3 of the outer diameter may be 500 to 900 mu m. have.

그리고, 노광기의 제작오차가 50 μm여서, 제1식별자(5121)와 같이 편심이 발생하지 않은 경우 홀(h)의 외주와 기준라인의 내경의 거리(g1)는 50~100 μm일 수 있고, 제3식별자(5123)와 같이 편심이 발생한 경우 홀(h)의 외주와 기준라인(CL)의 내경의 거리 중 먼 거리(g`1)는 100~200μm 이고 가까운쪽 거리(g``1)는 0~50 μm 일 수 있다. If the manufacturing error of the exposure device is 50 μm and the eccentricity does not occur as in the case of the first identifier 5121, the distance g1 between the outer periphery of the hole h and the inner diameter of the reference line may be 50 to 100 μm, The distance g'1 between the outer periphery of the hole h and the inner diameter of the reference line CL is 100 to 200 占 퐉 and the distance g ' Can be from 0 to 50 [mu] m.

도 6a는 복수의 층으로 이루어진 인쇄회로기판이 형성된 패널과, 패널에 배치되는 제1쿠폰의 배치를 나타내는 평면도이고, 도 6b는 도 6a에 도시되어 있는 복수의 제1쿠폰 중 가장 오른쪽에 배치되어 있는 제1쿠폰이 형성되어 있는 부분의 단면을 나타내는 단면도이고, 도 6c는 도 6a에 도시되어 있는 복수의 제1쿠폰 중 중앙에 배치되어 있는 제1쿠폰이 형성되어 있는 부분의 단면을 나타내는 단면도이고, 도 6d는 도 6a에 도시되어 있는 복수의 제1쿠폰 중 가장 왼쪽에 배치되어 있는 제1쿠폰이 형성되어 있는 부분의 단면을 나타내는 단면도이다.FIG. 6A is a plan view showing a layout of a first coupon disposed on a panel and a panel on which a printed circuit board having a plurality of layers is formed, and FIG. 6B is a plan view Fig. 6C is a cross-sectional view showing a section of a portion where a first coupon arranged at the center among a plurality of first coupons shown in Fig. 6A is formed And Fig. 6D is a cross-sectional view showing a section of a portion where the first coupon disposed at the leftmost one of the plurality of first coupons shown in Fig. 6A is formed.

도 6a를 참조하면, 패널에는 3개의 제1쿠폰(612a,612b,612c)이 배치될 수 있다. 또한, 3개의 제1쿠폰(612a,612b,612c)은 패널의 어레이더미영역(620a,620b)에 배치될수 있다. 어레이더미영역(620a,620b)은 기판영역의 상하에 배치되어 있는 것으로 도시되어 있지만 이에 한정되는 것은 아니다. 또한, 패널(250)에는 4개의 기판영역(610)이 배치될 수 있다. 하지만, 이에 한정되는 것은 아니다. Referring to FIG. 6A, three first coupons 612a, 612b, and 612c may be disposed on the panel. Also, the three first coupons 612a, 612b and 612c may be arranged in the array dummy areas 620a and 620b of the panel. The array dummy regions 620a and 620b are shown as being arranged above and below the substrate region, but are not limited thereto. In addition, four substrate regions 610 may be disposed on the panel 250. However, the present invention is not limited thereto.

도 6b 내지 도 6d를 참조하면, 패널에는 위에서 아래방향으로 배치되어 있는 각 도전층을 제1레이어(1L), 제2레이어(2L), 제3레이어(3L), 제4레이어(4L), 제5레이어(5L), 제6레이어(6L)로 칭할 수 있다. 6B to 6D, each of the conductive layers disposed in the top-down direction is divided into a first layer 1L, a second layer 2L, a third layer 3L, a fourth layer 4L, The fifth layer 5L, and the sixth layer 6L.

도 6b를 참조하면, 패널에 홀(ch)과, 홀(ch)의 주변에 제1레이어(1L)과 제6레이어(6L)이 형성되어 있는 층에 도전층으로 형성된 기준라인(1CL,1CL`)을 포함하는 제1쿠폰(612a)이 배치되어 있다. 기준라인(1CL,1CL`)은 절연층내의 제1레이어(1L)와 제6레이어(6L)와 같은 수평면에 배치될 수 있다. 그리고, 검사자는 기준라인(1CL,1CL`)과 홀(ch)을 이용하여 제1레이어(1L)와 제6레이어(6L)의 편심을 확인할 수 있다. Referring to FIG. 6B, a reference line 1CL, 1CL (1CL) formed of a conductive layer is formed on a layer where a first layer 1L and a sixth layer 6L are formed in the periphery of a hole ch, &Apos; ') < / RTI > The reference lines 1CL and 1CL 'may be arranged on a horizontal plane such as the first layer 1L and the sixth layer 6L in the insulating layer. The inspector can confirm the eccentricity of the first layer 1L and the sixth layer 6L using the reference line 1CL, 1CL 'and the hole ch.

도 6c를 참조하면, 홀과(ch), 홀(ch) 주면에 도전층으로 형성된 기준라인(2CL,2CL`)이 배치되되, 기준라인(2CL,2CL`)은 패널의 내부에 배치될 수 있다. 또한, 기준라인(2CL,2CL`)은 각각 제2레이어(2L)와 제3레이어(3L) 사이의 수평면과 제4레이어(4L)와 제5레이어(5L) 사이의 수평면과 같은 수평면에 배치될 수 있다. 이 경우 기준라인(2CL,2CL`)이 패널의 내부에 배치되어 있지만, 검사자가 절연층 내부에 배치되어 있는 기준라인(2CL,2CL`)을 인식할 수 있고 인식된 기준라인(2CL,2CL`)을 이용하여 제2레이어(2L)와 제5레이어(5L)의 편심을 확인할 수 있다. Referring to FIG. 6C, reference lines 2CL and 2CL 'formed of conductive layers are arranged on the main surfaces of the holes and the ch and the reference lines 2CL and 2CL' have. The reference lines 2CL and 2CL` are arranged on a horizontal plane such as a horizontal plane between the second layer 2L and the third layer 3L and a horizontal plane between the fourth layer 4L and the fifth layer 5L . In this case, although the reference lines 2CL and 2CL 'are disposed inside the panel, the inspectors can recognize the reference lines 2CL and 2CL' disposed in the insulating layer, and the recognized reference lines 2CL and 2CL ' The eccentricity of the second layer 2L and the fifth layer 5L can be confirmed.

도 6d를 참조하면, 패널의 일영역에 캐버티가 형성되고 캐버터 내부에 제1쿠폰(612c)가 배치될 수 있다. 즉, 캐버티 내에 홀(ch)이 형성될 수 있다. 그리고, 캐버티 내의 홀(ch)의 바깥에 기준라인(3CL)이 배치될 수 있다. 여기서, 캐버티 내의 기준라인(3CL)은 캐버티에 의해 제3레이어(3L)와 같은 수평면 상에 배치되어 제3레이어(3L)의 편심을 확인할 수 있다. 하지만, 이는 예시적인 것으로 이에 한정되는 것은 아니다. Referring to FIG. 6D, a cavity may be formed in one area of the panel and a first coupon 612c may be disposed inside the cavity. That is, holes (ch) can be formed in the cavity. Then, the reference line 3CL may be disposed outside the hole in the cavity. Here, the reference line 3CL in the cavity can be placed on the same horizontal plane as the third layer 3L by the cavity to confirm the eccentricity of the third layer 3L. However, the present invention is not limited thereto.

따라서, 하나의 제1쿠폰(612a)은 제1레이어(1L)의 상면에 형성되고, 다른 하나의 제1쿠폰은 제1레이어(1L)의 하부의 다른 레이어 상에 형성되되, 다른 하나의 제1쿠폰(612c)은 다른 레이어가 노출된 영역에 형성될 수 있다. Accordingly, one first coupon 612a is formed on the upper surface of the first layer 1L, the other one coupon is formed on the other layer below the first layer 1L, 1 coupon 612c may be formed in an area in which another layer is exposed.

도 7은 도 2에 도시된 제2쿠폰의 일 실시예를 나타내는 평면도이다. Fig. 7 is a plan view showing an embodiment of the second coupon shown in Fig. 2. Fig.

도 7을 참조하면, 제2쿠폰(713)은 소정의 길이(l)를 갖는 배선(7131)을 포함할 수 있다. 제2쿠폰(713)에 포함되어 있는 배선(7131)은 기판영역에 형성되는 배선과 동일한 환경에서 형성될 수 있다. 또한, 제2쿠폰(713)의 배선(7131)의 폭은 기판영역에 형성되는 배선과 동일한 폭을 갖도록 할 수 있다. 그리고, 제2쿠폰(713)의 배선(7131)에 전기를 통하게 함으로써, 배선(7131)의 저항을 측정할 수 있고 측정된 저항은 기판영역에 형성된 배선과 동일한 저항을 갖는 것으로 판단할 수 있다. 배선(7131)은 직선으로 도시되어 있지만, 이에 한정되는 것은 아니며 곡선일 수도 있다. Referring to Fig. 7, the second coupon 713 may include a wiring 7131 having a predetermined length l. The wiring 7131 included in the second coupon 713 can be formed in the same environment as the wiring formed in the substrate region. The width of the wiring 7131 of the second coupon 713 can be the same as the width of the wiring formed in the substrate region. The resistance of the wiring 7131 can be measured by passing electricity through the wiring 7131 of the second coupon 713 and it can be judged that the measured resistance has the same resistance as the wiring formed in the substrate region. Although the wiring 7131 is shown as a straight line, it is not limited thereto and may be a curved line.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the inventions. , Separation, substitution, and alteration of the invention will be apparent to those skilled in the art. Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be construed as falling within the scope of the present invention.

201a,201b,201c,201d: 기판영역
202a,202b,202c,202d: 어레이 더미영역
210a,210b,210c,210d: 어레이영역
212a,212b,212c, 212d: 제1쿠폰
220a,220b: 워킹패널더미영역201a, 201b, 201c, and 201d:
202a, 202b, 202c, 202d:
210a, 210b, 210c, 210d:
212a, 212b, 212c, and 212d: a first coupon
220a, 220b: Working panel dummy area

Claims

A first circuit wiring formed on an upper surface of the insulating layer;
A second circuit wiring formed on a lower surface of the insulating layer and formed at a position corresponding to the first circuit wiring; And
And at least one first coupon which is disposed on at least one upper surface of the insulating layer and is capable of identifying a positional deviation between the first circuit wiring and the second circuit wiring.

The method according to claim 1,
The first coupon has a first identifier, a second identifier, and a second identifier. A third identifier,
Wherein the first identifier includes a first hole penetrating the insulating layer and a first reference line disposed at a predetermined distance from the first hole and disposed symmetrically with respect to the center axis of the first hole,
The second identifier having a second hole passing through the insulating layer and a second electrode disposed at a predetermined distance from the second hole and having a first gap in the first direction from the center axis of the second hole, Line,
The third identifier has a third hole passing through the insulating layer and a third hole disposed at a predetermined distance from the third hole and having a first gap in the second direction from the center axis of the third hole, A printed circuit board comprising a line.

The method according to claim 1,
The first coupon further comprises a fourth identifier disposed outside the second identifier in a first direction and a fifth identifier disposed outside the third identifier in a second direction of the third identifier,
The fourth identifier includes a fourth hole passing through the insulating layer and a fourth reference line arranged with a second gap in the first direction from the central axis of the fourth hole,
Wherein the fifth identifier comprises a fifth hole penetrating the insulating layer and a fifth reference line arranged with a second gap in the second direction from the center axis of the fifth hole,
Wherein the second spacing is longer than the first spacing.

The method according to claim 1,
Wherein the first coupon includes a plurality of identifiers, the plurality of identifiers are arranged so as to have a plurality of rows and a plurality of rows,
Wherein each of the plurality of identifiers includes a hole penetrating the insulating layer and a ring-shaped reference line at an outer portion of the hole,
Wherein the first identifier located at the center of the plurality of identifiers is arranged at the center of the reference line and the other identifiers are set to have different eccentricities from the holes and the reference line, The eccentricity is set symmetrically with respect to the first identifier, and the eccentricity increases as the distance from the first identifier increases.

The method according to claim 1,
Wherein the insulating layer includes a first layer and at least two layers disposed on a lower surface of the first layer, the first circuit wiring is disposed on an upper surface of the first layer, the second circuit wiring is formed on a lower surface of the second layer, And a third circuit wiring is disposed between the first layer and the second layer,
The first coupon is formed on the upper surface of the first layer and the other first coupon is formed on the second layer, and the other coupon is formed on the second layer, And one first coupon is formed in the exposed region of the second layer.

The method according to claim 1,
And a second coupon including a wiring having a predetermined length is further disposed on the insulating layer.