[go: up one dir, main page]

KR20170136795A - Interface module and apparatus for testing semiconductor devices having the same - Google Patents

Interface module and apparatus for testing semiconductor devices having the same Download PDF

Info

Publication number
KR20170136795A
KR20170136795A KR1020160068770A KR20160068770A KR20170136795A KR 20170136795 A KR20170136795 A KR 20170136795A KR 1020160068770 A KR1020160068770 A KR 1020160068770A KR 20160068770 A KR20160068770 A KR 20160068770A KR 20170136795 A KR20170136795 A KR 20170136795A
Authority
KR
South Korea
Prior art keywords
interface board
heat
test
semiconductor elements
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020160068770A
Other languages
Korean (ko)
Other versions
KR102351081B1 (en
Inventor
장용석
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020160068770A priority Critical patent/KR102351081B1/en
Publication of KR20170136795A publication Critical patent/KR20170136795A/en
Application granted granted Critical
Publication of KR102351081B1 publication Critical patent/KR102351081B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2862Chambers or ovens; Tanks
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867Handlers or transport devices, e.g. loaders, carriers, trays
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

반도체 소자들의 전기적 특성을 검사하는데 이용되는 인터페이스 모듈이 개시된다. 인터페이스 모듈은, 테스트 트레이에 수납된 반도체 소자들에 검사 신호를 인가하기 위한 인터페이스 보드, 인터페이스 보드에 탑재되는 소켓 가이드, 소켓 가이드에 탑재되어 반도체 소자들에 접속되는 복수의 테스트 소켓, 및 인터페이스 보드 상에서 소켓 가이드 일측에 배치되는 온도 조절 부재를 구비한다. 온도 조절 부재는 열을 인터페이스 보드에 대해 수직 방향으로 방출하는 제1 방열 부재를 구비한다. 이와 같이, 인터페이스 모듈은 인터페이스 보드의 열을 방출하기 위한 별도의 온도 조절 부재를 구비함으로써, 인터페이스 보드의 온도 분포 균일도를 향상시키고 인터페이스 보드를 적정 온도로 유지시킬 수 있다.An interface module for use in testing electrical characteristics of semiconductor devices is disclosed. The interface module includes an interface board for applying an inspection signal to the semiconductor elements housed in the test tray, a socket guide mounted on the interface board, a plurality of test sockets mounted on the socket guide and connected to the semiconductor elements, And a temperature adjusting member disposed on one side of the socket guide. The temperature regulating member has a first heat radiating member that radiates heat in a direction perpendicular to the interface board. As described above, since the interface module includes a separate temperature control member for releasing the heat of the interface board, the temperature distribution uniformity of the interface board can be improved and the interface board can be maintained at a proper temperature.

Description

인터페이스 모듈 및 이를 구비하는 반도체 소자 테스트 장치{Interface module and apparatus for testing semiconductor devices having the same}[0001] The present invention relates to an interface module and an apparatus for testing semiconductor devices having the same,

본 발명의 실시예들은 인터페이스 모듈과 이를 포함하는 반도체 소자 테스트 장치에 관한 것이다. 보다 상세하게는, 반도체 소자들에 검사 신호들을 제공하기 위한 테스트 헤드와 상기 반도체 소자들 사이를 연결하는 인터페이스 모듈 및 이를 구비하는 반도체 소자 테스트 장치에 관한 것이다.Embodiments of the present invention relate to an interface module and a semiconductor device test apparatus including the same. More particularly, the present invention relates to a test head for providing inspection signals to semiconductor devices, an interface module for connecting the semiconductor devices, and a semiconductor device test apparatus having the same.

일반적으로 반도체 소자들은 일련의 제조 공정들을 반복적으로 수행함으로써 반도체 기판으로서 사용되는 실리콘 웨이퍼 상에 형성될 수 있으며, 이렇게 형성된 반도체 소자들은 다이싱 공정과 본딩 공정 및 패키징 공정을 통하여 완제품으로 제조될 수 있다.Generally, semiconductor devices can be formed on a silicon wafer used as a semiconductor substrate by repeatedly performing a series of manufacturing processes, and the semiconductor devices thus formed can be manufactured into finished products through a dicing process, a bonding process, and a packaging process .

이러한 반도체 소자들은 전기적 특성 검사를 통하여 양품 또는 불량품으로 판정될 수 있다. 전기적 특성 검사에는 반도체 소자들을 이송하기 위한 복수의 이송 모듈들과, 반도체 소자들을 검사하기 위한 테스트 모듈 및 반도체 소자들과 테스트 모듈을 서로 연결하기 위한 인터페이스 모듈을 포함하는 반도체 소자 테스트 장치가 사용될 수 있다.These semiconductor devices can be judged as good or defective through electrical characteristic inspection. The electrical characteristic inspection may include a plurality of transfer modules for transferring semiconductor elements, a test module for inspecting semiconductor elements, and a semiconductor device test apparatus including an interface module for interconnecting semiconductor elements and a test module .

인터페이스 모듈은 테스트 모듈과 상기 반도체 소자들이 수납된 테스트 트레이 사이에 배치되는 인터페이스 보드와 인터페이스 보드 상에 탑재되는 소켓 가이드들을 포함할 수 있다.The interface module may include an interface board disposed between the test module and the test tray in which the semiconductor elements are housed, and socket guides mounted on the interface board.

또한, 반도체 소자 테스트 장치는 반도체 소자들과 테스트 소켓들을 서로 접속시키기 위한 매치 플레이트를 구비할 수 있으며, 매치 플레이트는 반도체 소자들을 테스트 소켓들 측으로 가압하는 복수의 푸셔들을 구비할 수 있다.In addition, the semiconductor device test apparatus may include a match plate for connecting the semiconductor elements and the test sockets to each other, and the match plate may have a plurality of pushers for pressing the semiconductor elements toward the test sockets.

한편, 반도체 소자들에 대한 테스트 공정은 고온 공정과 저온 공정으로 구분될 수 있으며, 일 예로서, 상기 고온 공정은 약 85℃ 내지 130℃ 정도의 검사 온도에서 수행되고, 상기 저온 공정은 약 - 55℃ 내지 - 5℃ 정도의 검사 온도에서 수행될 수 있다. 상기와 같은 고온 공정과 저온 공정을 위해 매치 플레이트에는 푸셔들을 통해 반도체 소자들의 온도를 조절하기 위한 열전 소자들이 장착될 수 있다.Meanwhile, the test process for semiconductor devices can be classified into a high-temperature process and a low-temperature process. As an example, the high-temperature process is performed at an inspection temperature of about 85 ° C to 130 ° C, RTI ID = 0.0 > 5 C < / RTI > For the high-temperature process and the low-temperature process, the match plate may be equipped with thermoelectric elements for adjusting the temperature of the semiconductor elements through the pushers.

또 한편으로, 소켓 가이드들에는 반도체 소자들과의 접속을 위한 테스트 소켓들이 장착되며, 인터페이스 보드의 하면에는 반도체 소자들의 검사를 위한 전원 공급 소자들 및 신호 변환을 위한 저항, 콘덴서, 증폭기 등과 같은 수동 소자들이 장착될 수 있다.On the other hand, test leads for connection with semiconductor devices are mounted on the socket guides, power supply elements for inspecting semiconductor devices and passive devices such as resistors, capacitors, and amplifiers for signal conversion, Devices can be mounted.

이렇게 인터페이스 보드의 상측과 하측에는 그 구동 과정에서 열을 발생시키는 부재들이 구비되므로, 인터페이스 보드의 표면 온도 분포가 불균일하게 되고 테스트 공정을 위한 인터페이스 보드의 적정 온도를 유지하기 어렵다. 이로 인해, 반도체 소자들을 목적하는 검사 온도로 유지시키기 어려우며 검사 신뢰도가 저하되는 문제점이 있다.Since the members for generating heat in the driving process are provided on the upper and lower sides of the interface board, the surface temperature distribution of the interface board is uneven and it is difficult to maintain the proper temperature of the interface board for the testing process. As a result, it is difficult to keep the semiconductor elements at a desired inspection temperature and the inspection reliability is lowered.

대한민국 등록특허공보 제10-0671397호 (2007.01.12)Korean Registered Patent No. 10-0671397 (January 12, 2007) 대한민국 등록특허공보 제10-1228207호 (2013.01.24)Korean Registered Patent No. 10-1228207 (Feb.

본 발명의 실시예들은 테스트 모듈에 접속되는 인터페이스 보드의 온도를 조절할 수 있는 인터페이스 모듈 및 이를 구비하는 반도체 소자 테스트 장치를 제공하는 데 그 목적이 있다.Embodiments of the present invention provide an interface module capable of controlling the temperature of an interface board connected to a test module and a semiconductor device test apparatus having the same.

상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 인터페이스 모듈은, 테스트 트레이에 수납된 반도체 소자들을 전기적으로 검사하기 위하여 상기 반도체 소자들에 검사 신호를 인가하기 위한 인터페이스 보드, 상기 인터페이스 보드에 탑재되는 소켓 가이드, 상기 소켓 가이드에 탑재되며 상기 반도체 소자들에 접속되는 복수의 테스트 소켓, 및 상기 인터페이스 보드 상에서 상기 소켓 가이드 일측에 배치되고 열을 상기 인터페이스 보드에 대해 수직 방향으로 방출하는 제1 방열 부재를 구비하며 상기 인터페이스 보드의 온도를 조절하기 위한 온도 조절 유닛을 포함할 수 있다.According to an aspect of the present invention, there is provided an interface module including: an interface board for applying an inspection signal to semiconductor devices for electrically inspecting semiconductor devices housed in a test tray; A socket guide, a plurality of test sockets mounted on the socket guide and connected to the semiconductor elements, and a first heat radiation member disposed on one side of the socket guide on the interface board and emitting heat in a direction perpendicular to the interface board And a temperature control unit for controlling the temperature of the interface board.

본 발명의 실시예들에 따르면, 상기 제1 방열 부재는 히트 스프레더(heat spreader)일 수 있다.According to embodiments of the present invention, the first heat radiation member may be a heat spreader.

본 발명의 실시예들에 따르면, 상기 온도 조절 유닛은, 상기 제1 방열 부재와 상기 인터페이스 보드 사이에 배치되며 상기 인터페이스 보드 하측으로부터 전도된 열을 상기 인터페이스 보드에 대해 수평 방향으로 분산시키는 제2 방열 부재를 더 구비할 수 있다.According to embodiments of the present invention, the temperature adjusting unit may include a second heat dissipating unit disposed between the first heat dissipating member and the interface board and distributing the heat conducted from the lower side of the interface board to the interface board in a horizontal direction Member.

본 발명의 실시예들에 따르면, 상기 제2 방열 부재는 시트 형상을 가지며 그라파이트(graphite)로 이루어질 수 있다.According to embodiments of the present invention, the second heat radiation member has a sheet shape and may be made of graphite.

본 발명의 실시예들에 따르면, 상기 인터페이스 보드는 상기 소켓 가이드와 상기 테스트 소켓이 위치하는 칩 영역과 상기 칩 영역의 외측에 위치하는 커넥팅 영역으로 구획될 수 있다. 또한, 상기 제2 방열 부재는 상기 인터페이스 보드 상면에서 상기 커넥팅 영역을 커버할 수 있다.According to embodiments of the present invention, the interface board may be divided into a chip area where the socket guide and the test socket are located and a connecting area located outside the chip area. In addition, the second heat radiation member may cover the connecting area on the upper surface of the interface board.

본 발명의 실시예들에 따르면, 상기 온도 조절 유닛은, 상기 제1 및 제2 방열 부재들을 상기 인터페이스 보드에 고정시키기 위해 상기 제1 및 제2 방열 부재들을 관통하여 상기 인터페이스 보드에 결합되는 복수의 고정핀을 더 구비할 수 있다.According to embodiments of the present invention, the temperature regulation unit may include a plurality of temperature control units coupled to the interface board through the first and second heat dissipation members to fix the first and second heat dissipation members to the interface board, It is possible to further include a fixing pin.

본 발명의 실시예들에 따르면, 상기 온도 조절 유닛은 복수로 구비될 수 있으며, 복수의 온도 조절 유닛은 상기 소켓 가이드를 사이에 두고 2열로 배치될 수 있다.According to embodiments of the present invention, a plurality of temperature control units may be provided, and a plurality of temperature control units may be arranged in two rows with the socket guide interposed therebetween.

한편, 상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 반도체 소자 테스트 장치는, 테스트 트레이에 수납된 반도체 소자들의 전기적 특성을 검사하기 위한 공간을 제공하는 테스트 챔버, 상기 반도체 소자들의 전기적 특성을 검사하기 위한 검사 신호를 제공하고 상기 반도체 소자들로부터의 출력 신호에 근거하여 상기 반도체 소자들을 검사하는 테스트 모듈, 및 상기 테스트 챔버 안에 배치되며 상기 테스트 모듈과 상기 반도체 소자들 사이에서 상기 검사 신호 및 출력 신호를 전달하기 위한 인터페이스 모듈을 포함할 수 있다. 구체적으로, 상기 인터페이스 모듈은, 상기 테스트 모듈에 접속되며 상기 반도체 소자들에 검사 신호를 인가하기 위한 인터페이스 보드, 상기 인터페이스 보드에 탑재되는 소켓 가이드, 상기 소켓 가이드에 탑재되며 상기 반도체 소자들에 접속되는 복수의 테스트 소켓, 및 상기 인터페이스 보드 상에서 상기 소켓 가이드 일측에 배치되고 열을 상기 인터페이스 보드에 대해 수직 방향으로 방출하는 제1 방열 부재를 구비하며 상기 인터페이스 보드의 온도를 조절하기 위한 온도 조절 유닛을 구비할 수 있다.According to another aspect of the present invention, there is provided a semiconductor device testing apparatus comprising: a test chamber for providing a space for inspecting electrical characteristics of semiconductor elements accommodated in a test tray; A test module for providing a test signal for testing the semiconductor device and for testing the semiconductor devices based on an output signal from the semiconductor devices and a test module disposed in the test chamber, For example. Specifically, the interface module may include an interface board connected to the test module and adapted to apply an inspection signal to the semiconductor devices, a socket guide mounted on the interface board, a socket guide mounted on the socket guide, A plurality of test sockets, and a temperature regulating unit for regulating the temperature of the interface board, the temperature regulating unit having a first heat radiating member disposed at one side of the socket guide on the interface board and emitting heat in a direction perpendicular to the interface board can do.

본 발명의 실시예들에 따르면, 상기 온도 조절 유닛은 상기 인터페이스 보드와 상기 테스트 트레이 사이에 위치할 수 있다.According to embodiments of the present invention, the temperature regulation unit may be located between the interface board and the test tray.

본 발명의 실시예들에 따르면, 상기 제1 방열 부재는 히트 스프레더(heat spreader)일 수 있다.According to embodiments of the present invention, the first heat radiation member may be a heat spreader.

본 발명의 실시예들에 따르면, 상기 온도 조절 유닛은, 상기 제1 방열 부재와 상기 인터페이스 보드 사이에 배치되며 상기 인터페이스 보드 하측으로부터 전도된 열을 상기 인터페이스 보드에 대해 수평 방향으로 분산시키는 제2 방열 부재를 더 구비할 수 있다.According to embodiments of the present invention, the temperature adjusting unit may include a second heat dissipating unit disposed between the first heat dissipating member and the interface board and distributing the heat conducted from the lower side of the interface board to the interface board in a horizontal direction Member.

본 발명의 실시예들에 따르면, 상기 제2 방열 부재는 시트 형상을 가지며 그라파이트(graphite)로 이루어질 수 있다.According to embodiments of the present invention, the second heat radiation member has a sheet shape and may be made of graphite.

상술한 바와 같은 본 발명의 실시예들에 따르면, 반도체 소자들의 전기적인 특성 검사를 위한 테스트 장치는 소켓 가이드 일측에 인터페이스 보드의 온도를 조절하기 위한 온도 조절 부재를 구비함으로써, 인터페이스 보드의 온도 분포 균일도를 향상시키고 인터페이스 보드를 적정 온도로 유지시킬 수 있다.According to the embodiments of the present invention as described above, the test apparatus for inspecting electrical characteristics of semiconductor devices includes a temperature adjusting member for adjusting the temperature of the interface board on one side of the socket guide, And the interface board can be maintained at an appropriate temperature.

특히, 온도 조절 부재는 수직 방향으로의 열전도도가 높은 제1 방열 부재와 수평 방향으로의 열전도도가 높은 제2 방열 부재를 구비함으로써, 인터페이스 보드의 열을 외부로 보다 신속하게 방출할 수 있다. 이에 따라, 인터페이스 보드는 균일한 온도 분포와 상기 반도체 소자들(10)을 검사하기 위한 적정 온도를 유지할 수 있으므로, 반도체 소자들을 목적하는 온도로 유지시킬 수 있다. 그 결과, 반도체 소자 테스트 장치는 검사 신뢰도를 향상시 킬 수 있다.Particularly, since the temperature regulating member includes the first heat radiating member having a high thermal conductivity in the vertical direction and the second heat radiating member having a high thermal conductivity in the horizontal direction, the heat of the interface board can be discharged to the outside more quickly. Thus, the interface board can maintain a uniform temperature distribution and an appropriate temperature for inspecting the semiconductor elements 10, so that the semiconductor elements can be maintained at a desired temperature. As a result, the semiconductor device test apparatus can improve the inspection reliability.

도 1은 본 발명의 일 실시예에 따른 반도체 소자 테스트 장치를 설명하기 위한 개략적인 구성도이다.
도 2는 도 1에 도시된 반도체 소자 테스트 장치를 설명하기 위한 개략적인 부분 확대 분해 단면도이다.
도 3은 도 2에 도시된 인터페이스 모듈을 설명하기 위한 개략적인 평면도이다.
도 4는 도 3에 도시된 제1 방열 부재와 제2 방열 부재를 설명하기 위한 개략적인 분해 사시도이다.
도 5는 도 3에 도시된 인터페이스 모듈을 설명하기 위한 개략적인 확대 단면도이다.
1 is a schematic block diagram illustrating a semiconductor device testing apparatus according to an embodiment of the present invention.
2 is a schematic partial enlarged exploded cross-sectional view for explaining the semiconductor device testing apparatus shown in FIG.
FIG. 3 is a schematic plan view for explaining the interface module shown in FIG. 2. FIG.
4 is a schematic exploded perspective view for explaining the first heat dissipating member and the second heat dissipating member shown in FIG.
5 is a schematic enlarged cross-sectional view for explaining the interface module shown in FIG.

이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention should not be construed as limited to the embodiments described below, but may be embodied in various other forms. The following examples are provided so that those skilled in the art can fully understand the scope of the present invention, rather than being provided so as to enable the present invention to be fully completed.

본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.In the embodiments of the present invention, when one element is described as being placed on or connected to another element, the element may be disposed or connected directly to the other element, . Alternatively, if one element is described as being placed directly on another element or connected, there can be no other element between them. The terms first, second, third, etc. may be used to describe various items such as various elements, compositions, regions, layers and / or portions, but the items are not limited by these terms .

본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.The terminology used in the embodiments of the present invention is used for the purpose of describing specific embodiments only, and is not intended to be limiting of the present invention. Furthermore, all terms including technical and scientific terms have the same meaning as will be understood by those skilled in the art having ordinary skill in the art, unless otherwise specified. These terms, such as those defined in conventional dictionaries, shall be construed to have meanings consistent with their meanings in the context of the related art and the description of the present invention, and are to be interpreted as being ideally or externally grossly intuitive It will not be interpreted.

본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.Embodiments of the present invention are described with reference to schematic illustrations of ideal embodiments of the present invention. Thus, changes from the shapes of the illustrations, e.g., changes in manufacturing methods and / or tolerances, are those that can be reasonably expected. Accordingly, the embodiments of the present invention should not be construed as being limited to the specific shapes of the regions described in the drawings, but include deviations in the shapes, and the elements described in the drawings are entirely schematic and their shapes Is not intended to describe the exact shape of the elements and is not intended to limit the scope of the invention.

도 1은 본 발명의 일 실시예에 따른 반도체 소자 테스트 장치를 설명하기 위한 개략적인 구성도이고, 도 2는 도 1에 도시된 반도체 소자 테스트 장치를 설명하기 위한 개략적인 부분 확대 단면도이다.FIG. 1 is a schematic structural view for explaining a semiconductor device testing apparatus according to an embodiment of the present invention, and FIG. 2 is a schematic enlarged sectional view for explaining a semiconductor device testing apparatus shown in FIG.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 반도체 소자 테스트 장치(500)는 반도체 소자들(10)의 전기적인 특성을 검사하기 위해 사용될 수 있다. 예를 들면, 상기 반도체 소자 테스트 장치(500)는 테스트 트레이(20)에 수납된 복수의 반도체 소자들(10)에 전기적인 검사 신호를 제공하고 상기 검사 신호에 대응하여 상기 반도체 소자들(10)로부터 출력된 신호들을 분석함으로써 상기 반도체 소자들(10)의 전기적인 성능을 검사한다.Referring to FIGS. 1 and 2, a semiconductor device testing apparatus 500 according to an embodiment of the present invention can be used for examining the electrical characteristics of the semiconductor devices 10. FIG. For example, the semiconductor device testing apparatus 500 may provide an electrical inspection signal to a plurality of semiconductor elements 10 housed in a test tray 20, and may electrically connect the semiconductor elements 10, The electrical performance of the semiconductor devices 10 is checked.

구체적으로, 상기 반도체 소자 테스트 장치(500)는 상기 반도체 소자들(10)에 대한 검사를 수행하기 위한 공간을 제공하는 테스트 챔버(100)를 포함할 수 있다. 도면에 도시하지는 않았으나, 상기 테스트 장치(500)는 커스터머 트레이(미도시)로부터 상기 반도체 소자들(10)을 테스트 트레이(20)로 이송하고, 상기 테스트 트레이(20)를 상기 테스트 챔버(100) 내부로 이송한다. 상기 테스트 챔버(100)에서 검사 공정이 완료된 후 상기 테스트 트레이(20)를 상기 테스트 챔버(100)로부터 반출하며, 상기 테스트 트레이(20)에 수납된 반도체 소자들(10)을 빈 커스터머 트레이(미도시)로 이송하는 복수의 이송 모듈들(미도시)을 포함할 수 있다. 또한, 상기 반도체 소자들(10)의 온도를 미리 조절하기 위한 예열 챔버(미도시)와 상기 반도체 소자들(10)의 온도를 상온으로 회복시키기 위한 제열 챔버(미도시)를 포함할 수 있으며, 상기 테스트 챔버(100)는 상기 예열 챔버와 제열 챔버 사이에 배치될 수 있다.Specifically, the semiconductor device testing apparatus 500 may include a test chamber 100 that provides a space for performing an inspection of the semiconductor devices 10. [ Although not shown in the drawing, the test apparatus 500 transfers the semiconductor elements 10 from a customer tray (not shown) to a test tray 20, and transfers the test tray 20 to the test chamber 100, Lt; / RTI > After the inspection process is completed in the test chamber 100, the test tray 20 is taken out of the test chamber 100 and the semiconductor elements 10 accommodated in the test tray 20 are transferred to an empty customer tray (Not shown) for transferring a plurality of transfer modules (not shown). A preheating chamber (not shown) for controlling the temperature of the semiconductor elements 10 in advance and a heat-generating chamber (not shown) for recovering the temperature of the semiconductor elements 10 to room temperature may be included, The test chamber 100 may be disposed between the preheating chamber and the heat-generating chamber.

상기 반도체 소자 테스트 장치(500)는 상기 반도체 소자들(10)에 검사 신호들을 제공하고 상기 반도체 소자들(10)로부터의 출력 신호들에 기초하여 상기 반도체 소자들(10)의 전기적인 성능을 검사하는 테스트 모듈(200)을 포함할 수 있다.The semiconductor device testing apparatus 500 provides test signals to the semiconductor devices 10 and tests the electrical performance of the semiconductor devices 10 based on output signals from the semiconductor devices 10 The test module 200 may include a plurality of test modules.

상기 테스트 모듈(200)은 상기 검사 신호들을 제공하고 상기 출력 신호들을 분석하는 테스트 헤드(210)와 상기 테스트 헤드(210) 상에 배치되는 탑 플레이트(220)를 포함할 수 있다. 이때, 상기 탑 플레이트(220)는 상기 테스트 챔버(100) 내에 배치될 수 있으며 연결 케이블들 또는 커넥터들에 의해 상기 테스트 헤드(210)와 연결될 수 있다.The test module 200 may include a test head 210 for providing the test signals and analyzing the output signals and a top plate 220 disposed on the test head 210. At this time, the top plate 220 may be disposed in the test chamber 100 and may be connected to the test head 210 by connecting cables or connectors.

상기 반도체 소자 테스트 장치(500)는 상기 테스트 챔버(100) 안에 배치되는 인터페이스 모듈(300)과 매치 플레이트(400)를 포함할 수 있다. 상기 인터페이스 모듈(300)은 상기 테스트 헤드(210)와 상기 반도체 소자들(10) 사이에서 상기 검사 신호들 및 상기 출력 신호들을 전달한다. 상기 매치 플레이트(400)는 상기 인터페이스 모듈(300)과 마주하도록 배치되며 상기 반도체 소자들(10)을 상기 인터페이스 모듈(300)에 접속시킨다.The semiconductor device testing apparatus 500 may include an interface module 300 and a match plate 400 disposed in the test chamber 100. The interface module 300 transfers the test signals and the output signals between the test head 210 and the semiconductor devices 10. [ The match plate 400 is disposed to face the interface module 300 and connects the semiconductor devices 10 to the interface module 300.

이하, 도면을 참조하여 상기 인터페이스 모듈(300)과 상기 매치 플레이트(400)의 구성에 대해 구체적으로 설명한다.Hereinafter, the configuration of the interface module 300 and the match plate 400 will be described in detail with reference to the drawings.

도 3은 도 1에 도시된 인터페이스 모듈을 설명하기 위한 개략적인 평면도이고, 도 4는 도 3에 도시된 제1 방열 부재와 제2 방열 부재를 설명하기 위한 개략적인 분해 사시도이며, 도 5는 도 3에 도시된 인터페이스 모듈을 설명하기 위한 개략적인 확대 단면도이다.FIG. 3 is a schematic plan view for explaining the interface module shown in FIG. 1, FIG. 4 is a schematic exploded perspective view for explaining the first heat radiation member and the second heat radiation member shown in FIG. 3, 3 is a schematic enlarged cross-sectional view for explaining the interface module shown in Fig.

도 2 및 도 3을 참조하면, 상기 인터페이스 모듈(300)은 상기 탑 플레이트(220)의 상면에 배치될 수 있으며, 상기 탑 플레이트(220)와 전기적으로 연결될 수 있다. 상기 인터페이스 모듈(300)은 상기 테스트 트레이(20)에 수납된 반도체 소자들(10)에 상기 검사 신호를 인가하기 위한 인터페이스 보드(310), 상기 인터페이스 보드(310)에 탑재되는 복수의 소켓 가이드(320), 상기 반도체 소자들(10)에 접속되는 복수의 테스트 소켓(330), 및 상기 인터페이스 보드(310)의 온도를 조절하기 위한 온도 조절 유닛(340)을 포함할 수 있다.2 and 3, the interface module 300 may be disposed on an upper surface of the top plate 220 and may be electrically connected to the top plate 220. The interface module 300 includes an interface board 310 for applying the inspection signal to the semiconductor devices 10 accommodated in the test tray 20, a plurality of socket guides 310 mounted on the interface board 310, 320, a plurality of test sockets 330 connected to the semiconductor devices 10, and a temperature control unit 340 for controlling the temperature of the interface board 310.

도 2에 도시된 바와 같이, 상기 인터페이스 모듈(300)의 상측에는 상기 매치 플레이트(400)가 배치될 수 될 수 있으며, 상기 인터페이스 모듈(300)과 상기 매치 플레이트(400) 사이에는 상기 테스트 트레이(20)가 배치될 수 있다. 상기 매치 플레이트(400)는 상기 반도체 소자들(10)을 상기 테스트 소켓들(330)에 접속시키기 위한 복수의 푸셔들(410)을 구비할 수 있다. 상기 매치 플레이트(400)는 상기 테스트 트레이(20)에 수납된 반도체 소자들(10)이 상기 테스트 소켓들(330)에 접속되도록 상기 반도체 소자들(10)을 상기 테스트 소켓들(330) 측으로 가압할 수 있다.2, the match plate 400 may be disposed on the upper side of the interface module 300, and the test tray 400 may be disposed between the interface module 300 and the match plate 400. [ 20 may be disposed. The match plate 400 may include a plurality of pushers 410 for connecting the semiconductor devices 10 to the test sockets 330. The match plate 400 presses the semiconductor elements 10 toward the test sockets 330 so that the semiconductor elements 10 stored in the test tray 20 are connected to the test sockets 330. [ can do.

상기 테스트 트레이(20)는 상기 반도체 소자들(10)을 수납하기 위한 복수의 인서트 조립체(30)를 구비할 수 있으며, 상기 인서트 조립체들(30)은 상기 반도체 소자들(10)을 수납하기 위한 개구부들을 가질 수 있다. 도면에 상세히 도시되지는 않았으나, 상기 개구부들의 하측에는 상기 반도체 소자들(10)을 지지하기 위한 서포트 필름(미도시)이 구비될 수 있다. 상기 서포트 필름에는 상기 반도체 소자들(10)의 외부 접속 단자들, 예를 들면, 솔더볼들이 하측 방향으로 돌출되도록 형성되며 상기 반도체 소자들(10)의 위치를 안내하기 위한 가이드홀들이 구비될 수 있다.The test tray 20 may have a plurality of insert assemblies 30 for receiving the semiconductor devices 10 and the insert assemblies 30 may be used to accommodate the semiconductor devices 10 And may have openings. Although not shown in the drawing, a support film (not shown) for supporting the semiconductor devices 10 may be provided on the lower side of the openings. The support film may be provided with guide holes for guiding the position of the semiconductor elements 10 such that the external connection terminals of the semiconductor elements 10, for example, solder balls protrude downward .

도 2에 도시된 바에 의하면, 상기 탑 플레이트(220)와 상기 인터페이스 모듈(300) 및 상기 매치 플레이트(400)가 수평 방향으로 배치되나, 상기 탑 플레이트(220)와 인터페이스 모듈(300) 및 상기 매치 플레이트(400)의 배치 방향은 다양하게 변경 가능하다. 예를 들면, 상기 탑 플레이트(220)와 상기 인터페이스 모듈(300) 및 상기 매치 플레이트(400)는 수직 방향으로 배치될 수도 있으며, 또한 상기 인터페이스 모듈(300) 상측에 상기 탑 플레이트(220)가 배치되고 상기 인터페이스 모듈(300)의 상측에 상기 매치 플레이트(400)가 배치될 수도 있다. 따라서, 상기 탑 플레이트(220)와 상기 인터페이스 모듈(300) 및 상기 매치 플레이트(400)의 배치 방향 및 순서 등에 의해 본 발명의 범위가 제한되지는 않을 것이다.2, the top plate 220, the interface module 300, and the match plate 400 are disposed in a horizontal direction. However, the top plate 220, the interface module 300, The arrangement direction of the plate 400 can be variously changed. For example, the top plate 220, the interface module 300, and the match plate 400 may be arranged in a vertical direction, and the top plate 220 may be disposed above the interface module 300 And the match plate 400 may be disposed on the upper side of the interface module 300. Therefore, the scope of the present invention is not limited by the arrangement direction and order of the top plate 220, the interface module 300, and the match plate 400.

도 2에 도시된 바와 같이, 상기 매치 플레이트(400)의 아래에는 상기 인터페이스 보드(310)가 배치될 수 있다. 상기 인터페이스 보드(310)는 상기 탑 플레이트(220)의 상면에 배치될 수 있으며, 상기 인터페이스 보드(310)의 하부에는 상기 반도체 소자들(10)의 검사를 위한 전원 공급 소자들과 상기 검사 신호와 출력 신호를 아날로그/디지털 변환을 위한 저항, 콘덴서, 증폭기 등과 같은 수동 소자들이 장착될 수 있다. 상기 인터페이스 보드(310)와 상기 탑 플레이트(220)는 복수의 암수 커넥터(222, 312)에 의해 전기적으로 연결될 수 있다.As shown in FIG. 2, the interface board 310 may be disposed below the match plate 400. The interface board 310 may be disposed on the upper surface of the top plate 220. Power input terminals for inspecting the semiconductor devices 10 and test signals Passive components such as resistors, capacitors, amplifiers, etc. for analog / digital conversion of the output signal can be mounted. The interface board 310 and the top plate 220 may be electrically connected by a plurality of male and female connectors 222 and 312.

상기 인터페이스 보드(310)의 상면에는 상기 소켓 가이드들(320)이 탑재될 수 있으며, 상기 소켓 가이드들(320)에는 상기 테스트 소켓들(330)이 탑재될 수 있다. 도면에는 상세히 도시되지 않았으나, 상기 테스트 소켓들(330)은 상기 반도체 소자들(10)의 외부 접속 단자들과의 접속을 위한 콘택 단자들을 구비할 수 있다. 여기서, 상기 콘택 단자들은 다양한 형태로 구현 가능하므로 상기 콘택 단자들의 구성에 의해 본 발명의 범위가 제한되지는 않을 것이다.The socket guides 320 may be mounted on the upper surface of the interface board 310 and the test sockets 330 may be mounted on the socket guides 320. Although not shown in detail in the drawings, the test sockets 330 may have contact terminals for connection with external connection terminals of the semiconductor elements 10. [ Here, since the contact terminals can be realized in various forms, the scope of the present invention is not limited by the configuration of the contact terminals.

이와 같이, 상기 인터페이스 보드(310)의 상부와 하부에는 그 구동 과정에서 열을 발생시키는 부재들이 구비되며, 이러한 열은 상기 인터페이스 보드(310)의 온도 분포를 불균일하게 한다. 즉, 상기 인터페이스 보드(310)의 상측으로부터는 상기 테스트 소켓들(330)의 열이 상기 인터페이스 보드(310)에 전도되어 상기 인터페이스 보드(310)의 온도가 상승한다. 상기 인터페이스 보드(310)의 하측으로부터는 상기 인터페이스 보드(310)와 상기 탑 플레이트(220)에 구비된 상기 암수 커넥터들(222, 312)과 상기 탑 플레이트(220)의 열이 상기 인터페이스 보드(310)에 전도되어 상기 인터페이스 보드(310)의 온도가 상승한다. 이로 인해, 상기 인터페이스 보드(310)의 표면 온도 분포가 불균일하게 나타나고 상기 인터페이스 보드(310)는 상기 반도체 소자들(10)을 검사하기 위한 적정 온도를 유지하기 어렵다.As described above, the interface boards 310 are provided with members for generating heat in the upper and lower parts of the interface board 310. This heat dissipates the temperature distribution of the interface board 310. That is, the heat of the test sockets 330 is transmitted to the interface board 310 from the upper side of the interface board 310, and the temperature of the interface board 310 rises. The male and female connectors 222 and 312 and the top plate 220 provided on the interface board 310 and the top plate 220 are connected to the interface board 310 So that the temperature of the interface board 310 rises. Therefore, the surface temperature distribution of the interface board 310 is uneven, and it is difficult for the interface board 310 to maintain an appropriate temperature for inspecting the semiconductor devices 10.

이를 방지하기 위해, 상기 온도 조절 유닛(340)은 상기 인터페이스 보드(310)에 탑재되어 상기 인터페이스 보드(310)의 온도를 조절한다.In order to prevent this, the temperature control unit 340 is mounted on the interface board 310 to adjust the temperature of the interface board 310.

구체적으로, 도 2에 도시된 바와 같이 상기 온도 조절 유닛(340)은 상기 인터페이스 보드(310)와 상기 테스트 트레이(20) 사이에 배치될 수 있다. 도 3에 도시된 바와 같이 상기 온도 조절 유닛(340)은 상기 소켓 가이드(320)의 일측에 배치될 수 있다.2, the temperature regulating unit 340 may be disposed between the interface board 310 and the test tray 20. As shown in FIG. As shown in FIG. 3, the temperature control unit 340 may be disposed at one side of the socket guide 320.

본 발명의 일 실시예에 있어서, 상기 온도 조절 유닛(340)은 복수로 구비될 수 있으며, 도 3에 도시된 바와 같이 복수의 온도 조절 유닛(340)은 상기 소켓 가이드(320)를 사이에 두고 2열로 배치될 수 있다.As shown in FIG. 3, the plurality of temperature control units 340 may include a plurality of temperature control units 340, which may include a plurality of temperature control units 340, Can be arranged in two rows.

또한, 본 발명의 일례로, 하나의 인터페이스 보드(310)에는 4개의 온도 조절 유닛들(340)이 탑재되나, 상기 하나의 인터페이스 보드(310)에 탑재되는 온도 조절 유닛들(340)의 개수는 이에 제한되지 않는다.In one embodiment of the present invention, four temperature control units 340 are mounted on one interface board 310, but the number of temperature control units 340 mounted on the one interface board 310 is But is not limited thereto.

도 2 및 도 4를 참조하면, 상기 온도 조절 부재(340)는 열을 상기 인터페이스 보드(310)에 대해 수직 방향으로 방출하는 제1 방열 부재(342)를 구비할 수 있다. 상기 제1 방열 부재(342)는 대체로 직사각 형상을 가질 수 있으며, 히트 스프레더(heat spreader)로 이루어질 수 있다.Referring to FIGS. 2 and 4, the temperature regulating member 340 may include a first heat dissipating member 342 that discharges heat in a direction perpendicular to the interface board 310. The first heat radiation member 342 may have a substantially rectangular shape and may be formed of a heat spreader.

본 발명의 일 실시예에 있어서, 상기 제1 방열 부재(342)는 히트 스프레더로 이루어지나, 히트 파이프로 이루어질 수도 있다.In an embodiment of the present invention, the first heat dissipating member 342 is formed of a heat spreader, and may be a heat pipe.

또한, 상기 온도 조절 부재(340)는 상기 제1 방열 부재(342)의 아래에 배치되는 제2 방열 부재(344)를 더 구비할 수 있다. 상기 제2 방열 부재(344)는 상기 인터페이스 보드(310)과 상기 제1 방열 부재(342) 사이에 배치될 수 있으며, 열을 상기 인터페이스 보드에 대해 수평 방향으로 분산시킬 수 있다.The temperature regulating member 340 may further include a second heat dissipating member 344 disposed under the first heat dissipating member 342. The second heat dissipation member 344 may be disposed between the interface board 310 and the first heat dissipation member 342 and may disperse heat in a horizontal direction with respect to the interface board.

본 발명의 일 실시예에 있어서, 상기 제2 방열 부재(344)는 대체로 직사각의 시트 형상을 가질 수 있으며, 그라파이트(graphite)로 이루어질 수 있다.In an embodiment of the present invention, the second radiation member 344 may have a substantially rectangular sheet shape, and may be formed of graphite.

여기서, 상기 인터페이스 보드(310)는 상기 소켓 가이드들(320)과 상기 테스트 소켓들(330)이 구비되는 칩 영역(CHA)과 상기 칩 영역(CHA)이 외측에 위치하는 커넥팅 영역(CNA)으로 구획될 수 있으며, 상기 커넥팅 영역(CNA)에는 상기 암수 커넥터들(222, 321)이 위치할 수 있다. 상기 제2 방열 부재(344)는 상기 인터페이스 보드(310)의 상면에서 상기 커넥칭 영역(CHA)을 커버할 수 있다.The interface board 310 includes a chip area CHA where the socket guides 320 and the test sockets 330 are provided and a connecting area CNA where the chip area CHA is located outside And the male and female connectors 222 and 321 may be located in the connecting area CNA. The second radiation member 344 may cover the connector area CHA on the upper surface of the interface board 310. [

이와 같이, 상기 온도 조절 부재(340)는 수직 방향으로의 열전도도가 높은 상기 제1 방열 부재(342)와 수평 방향으로의 열전도도가 높은 상기 제2 방열 부재(344)를 구비함으로써, 상기 인터페이스 보드(310)의 열을 외부로 신속하게 방출할 수 있다. 즉, 상기 제2 방열 부재(344)는 상기 인터페이스 보드(310)의 하측으로부터 상기 인터페이스 보드(310)에 전도된 열을 수평 방향으로 분산시키고, 상기 제1 방열 부재(342)는 상기 제2 방열 부재(344)에 의해 수평 방향으로 분산된 열과 상기 인터페이스 보드(310)의 상측으로부터 전도된 열을 수직 방향으로 방출한다. 이에 따라, 상기 인터페이스 보드(310)의 열이 신속하게 외부로 방출될 수 있으므로, 상기 인터페이스 보드(310)는 균일한 온도 분포와 상기 반도체 소자들(10)을 검사하기 위한 적정 온도를 유지할 수 있다.The temperature regulating member 340 includes the first heat radiating member 342 having a high thermal conductivity in the vertical direction and the second heat radiating member 344 having a high thermal conductivity in the horizontal direction, The heat of the board 310 can be quickly released to the outside. That is, the second radiation member 344 horizontally distributes the heat conducted from the lower side of the interface board 310 to the interface board 310, and the first radiation member 342 distributes the second radiation heat The heat dissipated in the horizontal direction by the member 344 and the heat conducted from the upper side of the interface board 310 are emitted in the vertical direction. Accordingly, since the heat of the interface board 310 can be rapidly discharged to the outside, the interface board 310 can maintain a uniform temperature distribution and an appropriate temperature for inspecting the semiconductor devices 10 .

도 3 내지 도 5를 참조하면, 상기 온도 조절 부재(340)는 상기 제1 및 제2 방열 부재들(342, 344)을 상기 인터페이스 보드(310)에 고정시키는 복수의 고정핀(346)을 더 구비할 수 있다. 도 5에 도시된 바와 같이, 상기 고정핀들(346)은 상기 제1 및 제2 방열 부재들(342, 344)을 관통하여 상기 인터페이스 보드(310)에 결합될 수 있다. 여기서, 상기 제1 및 제2 방열 부재들(342, 344)에는 도 4에 도시된 바와 같이 상기 고정핀들(346)을 삽입하기 위한 복수의 관통홀(342A, 344A)이 형성될 수 있다.3 to 5, the temperature regulating member 340 includes a plurality of fixing pins 346 for fixing the first and second heat dissipating members 342 and 344 to the interface board 310 . 5, the fixing pins 346 may be coupled to the interface board 310 through the first and second heat dissipating members 342 and 344. 4, a plurality of through holes 342A and 344A for inserting the fixing pins 346 may be formed in the first and second heat dissipating members 342 and 344.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention as defined in the following claims. It will be understood.

10 : 반도체 소자 20 : 테스트 트레이
30 : 인서트 조립체 100 : 테스트 챔버
200 : 테스트 모듈 210 : 테스트 헤드
220 : 탑 플레이트 300 : 인터페이스 모듈
310 : 인터페이스 보드 320 : 소켓 가이드
330 : 테스트 소켓 340 : 온도 조절 부재
342 : 제1 방열 부재 343 : 제2 방열 부재
346 : 고정핀 400 : 매치 플레이트
410 : 푸셔 500 : 반도체 소자 테스트 장치
10: Semiconductor device 20: Test tray
30: insert assembly 100: test chamber
200: test module 210: test head
220: top plate 300: interface module
310: Interface Board 320: Socket Guide
330: Test socket 340: Temperature control member
342: first heat radiating member 343: second heat radiating member
346: Fixing pin 400: Match plate
410: pusher 500: semiconductor device test apparatus

Claims (12)

테스트 트레이에 수납된 반도체 소자들을 전기적으로 검사하기 위하여 상기 반도체 소자들에 검사 신호를 인가하기 위한 인터페이스 보드;
상기 인터페이스 보드에 탑재되는 소켓 가이드;
상기 소켓 가이드에 탑재되며, 상기 반도체 소자들에 접속되는 복수의 테스트 소켓; 및
상기 인터페이스 보드 상에서 상기 소켓 가이드 일측에 배치되고, 열을 상기 인터페이스 보드에 대해 수직 방향으로 방출하는 제1 방열 부재를 구비하며, 상기 인터페이스 보드의 온도를 조절하기 위한 온도 조절 유닛을 포함하는 것을 특징으로 하는 인터페이스 모듈.
An interface board for applying an inspection signal to the semiconductor elements to electrically inspect the semiconductor elements housed in the test tray;
A socket guide mounted on the interface board;
A plurality of test sockets mounted on the socket guides and connected to the semiconductor elements; And
And a temperature regulating unit disposed on the interface board at one side of the socket guide and having a first heat radiating member for emitting heat in a direction perpendicular to the interface board, Interface module.
제1항에 있어서,
상기 제1 방열 부재는 히트 스프레더(heat spreader)인 것을 특징으로 하는 인터페이스 모듈.
The method according to claim 1,
Wherein the first heat dissipation member is a heat spreader.
제1항에 있어서,
상기 온도 조절 유닛은,
상기 제1 방열 부재와 상기 인터페이스 보드 사이에 배치되며, 상기 인터페이스 보드 하측으로부터 전도된 열을 상기 인터페이스 보드에 대해 수평 방향으로 분산시키는 제2 방열 부재를 더 구비하는 것을 특징으로 하는 인터페이스 모듈.
The method according to claim 1,
The temperature control unit includes:
Further comprising a second heat dissipating member disposed between the first heat dissipating member and the interface board and distributing the heat conducted from the lower side of the interface board to the interface board in a horizontal direction.
제3항에 있어서,
상기 제2 방열 부재는 시트 형상을 가지며 그라파이트(graphite)로 이루어진 것을 특징으로 하는 인터페이스 모듈.
The method of claim 3,
Wherein the second heat dissipation member has a sheet shape and is made of graphite.
제4항에 있어서,
상기 인터페이스 보드는 상기 소켓 가이드와 상기 테스트 소켓이 위치하는 칩 영역과 상기 칩 영역의 외측에 위치하는 커넥팅 영역으로 구획될 수 있으며,
상기 제2 방열 부재는 상기 인터페이스 보드 상면에서 상기 커넥팅 영역을 커버하는 것을 특징으로 하는 인터페이스 모듈.
5. The method of claim 4,
The interface board may be divided into a chip area where the socket guide and the test socket are located and a connecting area located outside the chip area,
And the second heat radiation member covers the connecting area on the upper surface of the interface board.
제3항에 있어서,
상기 온도 조절 유닛은,
상기 제1 및 제2 방열 부재들을 상기 인터페이스 보드에 고정시키기 위해 상기 제1 및 제2 방열 부재들을 관통하여 상기 인터페이스 보드에 결합되는 복수의 고정핀을 더 구비하는 것을 특징으로 하는 인터페이스 모듈.
The method of claim 3,
The temperature control unit includes:
Further comprising a plurality of fixing pins coupled to the interface board through the first and second heat dissipating members to fix the first and second heat dissipating members to the interface board.
제1항에 있어서,
상기 온도 조절 유닛은 복수로 구비될 수 있으며,
복수의 온도 조절 유닛은 상기 소켓 가이드를 사이에 두고 2열로 배치된 것을 특징으로 하는 인터페이스 모듈.
The method according to claim 1,
The plurality of temperature control units may be provided,
Wherein the plurality of temperature control units are arranged in two rows with the socket guides interposed therebetween.
테스트 트레이에 수납된 반도체 소자들의 전기적 특성을 검사하기 위한 공간을 제공하는 테스트 챔버;
상기 반도체 소자들의 전기적 특성을 검사하기 위한 검사 신호를 제공하고, 상기 반도체 소자들로부터의 출력 신호에 근거하여 상기 반도체 소자들을 검사하는 테스트 모듈; 및
상기 테스트 챔버 안에 배치되며, 상기 테스트 모듈과 상기 반도체 소자들 사이에서 상기 검사 신호 및 출력 신호를 전달하기 위한 인터페이스 모듈을 포함하며,
상기 인터페이스 모듈은,
상기 테스트 모듈에 접속되며, 상기 반도체 소자들에 검사 신호를 인가하기 위한 인터페이스 보드;
상기 인터페이스 보드에 탑재되는 소켓 가이드;
상기 소켓 가이드에 탑재되며, 상기 반도체 소자들에 접속되는 복수의 테스트 소켓; 및
상기 인터페이스 보드 상에서 상기 소켓 가이드 일측에 배치되고, 열을 상기 인터페이스 보드에 대해 수직 방향으로 방출하는 제1 방열 부재를 구비하며, 상기 인터페이스 보드의 온도를 조절하기 위한 온도 조절 유닛을 포함하는 것을 특징으로 하는 반도체 소자 테스트 장치.
A test chamber for providing a space for inspecting electrical characteristics of the semiconductor elements accommodated in the test tray;
A test module for providing an inspection signal for inspecting the electrical characteristics of the semiconductor elements and for inspecting the semiconductor elements based on an output signal from the semiconductor elements; And
And an interface module disposed in the test chamber for communicating the test signal and the output signal between the test module and the semiconductor devices,
Wherein the interface module comprises:
An interface board connected to the test module for applying an inspection signal to the semiconductor devices;
A socket guide mounted on the interface board;
A plurality of test sockets mounted on the socket guides and connected to the semiconductor elements; And
And a temperature regulating unit disposed on the interface board at one side of the socket guide and having a first heat radiating member for emitting heat in a direction perpendicular to the interface board, A semiconductor device testing apparatus.
제8항에 있어서,
상기 온도 조절 유닛은 상기 인터페이스 보드와 상기 테스트 트레이 사이에 위치하는 것을 특징으로 하는 반도체 소자 테스 장치.
9. The method of claim 8,
Wherein the temperature control unit is located between the interface board and the test tray.
제9항에 있어서,
상기 제1 방열 부재는 히트 스프레더(heat spreader)인 것을 특징으로 하는 반도체 소자 테스트 장치.
10. The method of claim 9,
Wherein the first radiation member is a heat spreader.
제9항에 있어서,
상기 온도 조절 유닛은,
상기 제1 방열 부재와 상기 인터페이스 보드 사이에 배치되며, 상기 인터페이스 보드 하측으로부터 전도된 열을 상기 인터페이스 보드에 대해 수평 방향으로 분산시키는 제2 방열 부재를 더 구비하는 것을 특징으로 하는 반도체 소자 테스트 장치.
10. The method of claim 9,
The temperature control unit includes:
Further comprising a second heat dissipating member disposed between the first heat dissipating member and the interface board and dispersing heat conducted from a lower side of the interface board in a horizontal direction with respect to the interface board.
제11항에 있어서,
상기 제2 방열 부재는 시트 형상을 가지며 그라파이트(graphite)로 이루어진 것을 특징으로 하는 반도체 소자 테스트 장치.
12. The method of claim 11,
Wherein the second heat dissipation member has a sheet shape and is made of graphite.
KR1020160068770A 2016-06-02 2016-06-02 Interface module and apparatus for testing semiconductor devices having the same Active KR102351081B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160068770A KR102351081B1 (en) 2016-06-02 2016-06-02 Interface module and apparatus for testing semiconductor devices having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160068770A KR102351081B1 (en) 2016-06-02 2016-06-02 Interface module and apparatus for testing semiconductor devices having the same

Publications (2)

Publication Number Publication Date
KR20170136795A true KR20170136795A (en) 2017-12-12
KR102351081B1 KR102351081B1 (en) 2022-01-14

Family

ID=60943706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160068770A Active KR102351081B1 (en) 2016-06-02 2016-06-02 Interface module and apparatus for testing semiconductor devices having the same

Country Status (1)

Country Link
KR (1) KR102351081B1 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101999834B1 (en) * 2018-03-27 2019-07-12 세메스 주식회사 Test Apparatus
KR20190125724A (en) * 2018-04-30 2019-11-07 세메스 주식회사 Interface for testing semiconductor devices
KR102065972B1 (en) * 2018-11-01 2020-01-14 세메스 주식회사 Test handler
CN111830293A (en) * 2020-08-13 2020-10-27 上海悦易网络信息技术有限公司 An interface plugging and unplugging device and testing equipment
KR102176051B1 (en) * 2019-06-18 2020-11-09 제이제이티솔루션 주식회사 A Chamber-less Hot Temperature Test Apparatus
CN112255472A (en) * 2019-07-02 2021-01-22 细美事有限公司 Semiconductor package testing device
KR20230037784A (en) * 2021-09-10 2023-03-17 에스케이텔레시스 주식회사 Test board for testing electronic components
KR102518780B1 (en) * 2022-10-18 2023-04-06 큐알티 주식회사 A semiconductor device evaluation system capable of functional inspection under accelerated conditions, and a semiconductor device evaluation method using the same
CN116520134A (en) * 2022-11-09 2023-08-01 珠海精实测控技术股份有限公司 Temperature control testing system
KR20230134181A (en) * 2022-03-14 2023-09-21 에스케이엔펄스 주식회사 Test Board For Testing Electronic Components

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003014812A (en) * 2001-06-29 2003-01-15 Matsushita Electric Ind Co Ltd Burn-in board and heat dissipation socket
JP2005337835A (en) * 2004-05-26 2005-12-08 Stk Technology Co Ltd Burn-in board unit and burn-in method
KR100671397B1 (en) 2004-10-15 2007-01-18 미래산업 주식회사 Device connection device of semiconductor device test handler
JP2011005775A (en) * 2009-06-26 2011-01-13 Hisayoshi Nagata Laminated sheet and method for manufacturing the same, method for machining the same
KR101228207B1 (en) 2010-12-08 2013-01-30 세크론 주식회사 Pushing apparatus for testing a semiconductor device and test handler including the same
JP2013234912A (en) * 2012-05-09 2013-11-21 Seiko Epson Corp Socket guide, handler, and component inspection device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003014812A (en) * 2001-06-29 2003-01-15 Matsushita Electric Ind Co Ltd Burn-in board and heat dissipation socket
JP2005337835A (en) * 2004-05-26 2005-12-08 Stk Technology Co Ltd Burn-in board unit and burn-in method
KR100671397B1 (en) 2004-10-15 2007-01-18 미래산업 주식회사 Device connection device of semiconductor device test handler
JP2011005775A (en) * 2009-06-26 2011-01-13 Hisayoshi Nagata Laminated sheet and method for manufacturing the same, method for machining the same
KR101228207B1 (en) 2010-12-08 2013-01-30 세크론 주식회사 Pushing apparatus for testing a semiconductor device and test handler including the same
JP2013234912A (en) * 2012-05-09 2013-11-21 Seiko Epson Corp Socket guide, handler, and component inspection device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101999834B1 (en) * 2018-03-27 2019-07-12 세메스 주식회사 Test Apparatus
KR20190125724A (en) * 2018-04-30 2019-11-07 세메스 주식회사 Interface for testing semiconductor devices
KR102065972B1 (en) * 2018-11-01 2020-01-14 세메스 주식회사 Test handler
KR102176051B1 (en) * 2019-06-18 2020-11-09 제이제이티솔루션 주식회사 A Chamber-less Hot Temperature Test Apparatus
CN112255472A (en) * 2019-07-02 2021-01-22 细美事有限公司 Semiconductor package testing device
CN112255472B (en) * 2019-07-02 2024-10-22 细美事有限公司 Semiconductor package testing device
CN111830293A (en) * 2020-08-13 2020-10-27 上海悦易网络信息技术有限公司 An interface plugging and unplugging device and testing equipment
KR20230037784A (en) * 2021-09-10 2023-03-17 에스케이텔레시스 주식회사 Test board for testing electronic components
KR20230134181A (en) * 2022-03-14 2023-09-21 에스케이엔펄스 주식회사 Test Board For Testing Electronic Components
KR102518780B1 (en) * 2022-10-18 2023-04-06 큐알티 주식회사 A semiconductor device evaluation system capable of functional inspection under accelerated conditions, and a semiconductor device evaluation method using the same
CN116520134A (en) * 2022-11-09 2023-08-01 珠海精实测控技术股份有限公司 Temperature control testing system
CN116520134B (en) * 2022-11-09 2024-01-09 珠海精实测控技术股份有限公司 Temperature control testing system

Also Published As

Publication number Publication date
KR102351081B1 (en) 2022-01-14

Similar Documents

Publication Publication Date Title
KR20170136795A (en) Interface module and apparatus for testing semiconductor devices having the same
US11448694B2 (en) Semiconductor package test apparatus
TWI848118B (en) Electronic assembly including optical modules
KR101289615B1 (en) Integrated unit for electrical/reliability testing with improved thermal control
US9804223B2 (en) Systems and methods for conforming test tooling to integrated circuit device with heater socket
US9176169B2 (en) Probe apparatus and test apparatus
KR100899142B1 (en) Test socket
US7994804B2 (en) Electronic component tester
US10056346B2 (en) Chip attach frame
US6069483A (en) Pickup chuck for multichip modules
US20090153171A1 (en) Apparatus for testing objects under controlled conditions
KR20170056188A (en) Test module and apparatus for testing semiconductor devices having the same
KR20180028759A (en) Test handler
KR20170056187A (en) Interface module and apparatus for testing semiconductor devices having the same
US20100072587A1 (en) Ic socket having heat dissipation function
US10965096B2 (en) Fixture assembly for testing surface emitting laser diodes and testing apparatus having the same
KR20110001855A (en) Test sockets, test devices having the same, and test methods using the devices
KR20170142608A (en) Apparatus for testing semiconductor devices
KR102548793B1 (en) Apparatus for testing semiconductor devices
KR102837279B1 (en) System for semiconductor package test and manufacturing method for semiconductor package using the same
KR101173190B1 (en) Test socket assembly for heat package
KR102287238B1 (en) Apparatus for testing semiconductor devices
KR102662419B1 (en) Temperature adjusting module and test handler including the same
KR20050001808A (en) Inspecting apparatus for semiconductor device
JP7709489B2 (en) Semiconductor Device Test Board

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

P14-X000 Amendment of ip right document requested

St.27 status event code: A-5-5-P10-P14-nap-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 4