[go: up one dir, main page]

KR20170097177A - 중성자 검출기의 제조 방법 및 중성자 검출기 - Google Patents

중성자 검출기의 제조 방법 및 중성자 검출기 Download PDF

Info

Publication number
KR20170097177A
KR20170097177A KR1020177020276A KR20177020276A KR20170097177A KR 20170097177 A KR20170097177 A KR 20170097177A KR 1020177020276 A KR1020177020276 A KR 1020177020276A KR 20177020276 A KR20177020276 A KR 20177020276A KR 20170097177 A KR20170097177 A KR 20170097177A
Authority
KR
South Korea
Prior art keywords
layer
doping layer
dopant species
doping
neutron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020177020276A
Other languages
English (en)
Inventor
로랭 오따비아니
바네사 베르비슈
파띠마 이싸
압달라하 리우씨
Original Assignee
꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
위니베르시떼 덱스-마르세이유
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈, 위니베르시떼 덱스-마르세이유 filed Critical 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Publication of KR20170097177A publication Critical patent/KR20170097177A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01TMEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T3/00Measuring neutron radiation
    • G01T3/08Measuring neutron radiation with semiconductor detectors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01TMEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16Measuring radiation intensity
    • G01T1/161Applications in the field of nuclear medicine, e.g. in vivo counting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/29Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to radiation having very short wavelengths, e.g. X-rays, gamma-rays or corpuscular radiation
    • H10F30/295Surface barrier or shallow PN junction radiation detectors, e.g. surface barrier alpha-particle detectors
    • H10F30/2955Shallow PN junction radiation detectors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01TMEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T7/00Details of radiation-measuring instruments

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Molecular Biology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Medical Informatics (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Optics & Photonics (AREA)
  • Measurement Of Radiation (AREA)

Abstract

본 발명은 사전결정된 범위 내의 특성을 갖는 중성자 플럭스(neutron flux)를 검출하기 위한 검출 디바이스를 제조하는 방법에 관한 것으로, 적어도, 파라미터들을 결정하는 단계를 포함하고, 상기 파라미터들을 결정하는 단계는:
- 적어도, 제 1 전극(601); 제1 층(100)과 제2 층(400)을 포함하는 기판; 제 2 전극(602);을 연속적으로 차례로 포함하는 모델링된 스택(modeled stack)을 통해 상기 사전결정된 범위 내의 특성을 갖는 입사 중성자의 플럭스의 침투를 시뮬레이션하는 단계,
- 상기 제 2 도펀트 종의 원자들과 상기 입사 중성자의 플럭스의 중성자들 간의 충돌에 의해 발생된 입자들의 이온화 및/또는 갭(gap)에 의해 상기 제 1 도핑 층(100) 내에서 생성된 디펙트들(defects)의 적어도 하나의 피크(801, 802)를 시뮬레이션하는 단계;
- 상기 모델링된 스택의 상기 제 1 도핑 층(100)과 제 2 도핑 층(400) 간의 계면에 가장 가까운 디펙트의 피크(801)의 깊이를 식별하는 단계;를 포함하는 것을 특징으로 한다.

Description

중성자 검출기의 제조 방법 및 중성자 검출기
본 발명은 특정 환경에 존재하는 입자를 검출하는 분야에 관한 것이다. 원자적 입자 및/또는 아원자(핵) 입자는 일반적으로 이들이 그들 주변 환경과 상호 작용함으로써 생성하는 특징(signature)에 의해 감지된다. 본 발명은 특히 중성자를 검출하는 방법 및 디바이스에 관한 것이다. 본 발명은 열악한 주변 환경에서 중성자 및/또는 광자의 검출하는데 유리하며 그 용도는 이로한정되지 않는다.
중성자 검출기의 작동 원리는 중성자의, 중성자-변환 물질의 원자 및/또는 핵과의 상호 작용, 예를 들어, 열적 상호 작용(즉, 20℃에서 매질에서의 열적 평형 상태에서, 0.025eV의 에너지)을 기반으로한다. 예를 들어, 중성자와 붕소-10 동위 원소(10B) 간의 상호 작용은 알파 입자(4He)와 리튬 입자(7Li)(핵)를 생성한다. 구성 예에 따르면, 입자들은 에너지 Q을 갖게 다음과 같은 반응들(및 그들의 관련 확률들)에 따라서 반대 방향으로 생성된다:
10B + 중성자 → 7Li + 4He(Q = 2.72 MeV) 6%
10B + 중성자 → 7Li + 4He(Q = 2.31 MeV) 94%
이로써, 검출기는 입사하는 중성자를 종국적으로 전자-정공 쌍으로 변환하기 위해 중성자 변환 층(Neutron Conversion Layer: NCL)의 존재를 요구한다.
공간 전하 영역(Space Charge Region: SCR)의 말단에 존재하는 전계로 인해서, 7Li 및 4He 입자/핵의 생성에 의해 생성된 물질의 이온화를 검출할 수 있다. 공핍 영역 또는 부재 영역(deserted region)이라고도 하는 공간 전하 영역(SCR)은 n-도핑된 영역과 p-도핑된 영역 사이의, p-n 접합부에 나타나는 영역에 대응한다. 이 영역은 자유 캐리어가 없기 때문에 "공핍 영역" 또는 "부재 영역"이라고 불리며, (전체적으로 중립적인 반도체 n 및 반도체 p의 나머지 부분과는 반대로) 두 개의 전기적으로 대전된 영역으로 구성되어 있기 때문에, "공간 전하 영역"이라고 지칭된다. 이로써, 중성자 검출기는 상기 공간 전하 영역을 생성하고 이로써 전술한 반응으로부터 유래되는 캐리어를 수집하기 위해서 p-n 접합부의 존재를 필요로한다.
문헌 "Nuclear Radiation Detector Based on Ion Implanted p-n Junction in 44-SiC"은 열 중성자들의 검출기에 관한 것이다. 이러한 검출기는 SiC에 의해 형성된 n+ 형의 두꺼운 층, 및 상기 SiC에 의해 형성된 n+ 형의 두꺼운 층에 알루미늄(Al+) 이온을 주입함으로써 생성된 p+ 도핑된 층을 포함한다. 상기 p+ 도핑된 층은 상기 n+ 도핑된 층과 함께, n/p 계면으로부터 n+ 층 내에서 연장되는 공간 전하 영역(SCR)을 형성한다. 또한, 상기 중성자 검출기는 중성자 변환 층(NCL)을 형성하는 붕소-10 동위 원소(10B)가 풍부한 층을 포함한다. 또한, 이러한 중성자 검출기는 분극을 필요로한다. 상기 문헌은 분극 증가가 신호의 품질을 향상시키는 것을 가능하게 한다는 것을 개시한다.
이러한 검출기는 대체적으로 만족할만하다. 반면에, 이러한 검출기는 시간이 지남에 따라 불안정한 결과를 낳는다는 것이 입증되었다.
본 발명은 이러한 단점을 극복하기 위한 해결책을 제안하는 것을 목적으로한다.
이를 위해서, 본 발명은 사전결정된 범위 내의 특성을 갖는 중성자 플럭스를 검출하기 위한 검출 디바이스를 제조하는 방법을 제안한다. 상기 방법은 유리하게는 하기의 단계들을 포함하는 파라미터들을 결정하는 적어도 하나의 단계를 포함한다:
- 모델링된 스택(modeled stack)을 통해 상기 사전결정된 범위 내의 특성을 갖는 입사 중성자의 플럭스의 침투를 시뮬레이션하는 단계로서, 상기 모델링된 스택은 적어도, 제 1 전극; 기판; 및 제 2 전극을 연속적으로 차례로 포함하며, 상기 기판은, 제 1 도핑 층이 n-도핑 층 또는 p-도핑 층 중 어느 하나가 되도록 적어도 하나의 제 1 도펀트 종을 포함하는 상기 제 1 도핑 층으로서, 상기 제 1 도핑 층은 상기 기판에 의해 형성하는, 상기 제 1 도핑 층; 및 제 2 도핑 층이 n-도핑 층 또는 p-도핑 층 중 다른 하나가 되도록 적어도 하나의 제 2 도펀트 종을 포함하는 상기 제 2 도핑 층으로서, 상기 제 1 도핑 층과 상기 제 2 도핑 층 간의 계면에서 pn 접합부가 형성되며, 공간 전하 영역이 상기 제 1 도핑 층 내에서 그리고 상기 제 1 도핑 층과 상기 제 2 도핑 층 간의 계면으로부터 시작되게 형성되고, 상기 제 2 도펀트 종을 상기 기판 내에 주입함으로써 상기 제 2 도핑 층이 형성되고, 상기 제 2 도펀트 종은 상기 제 2 도핑 층이 중성자 변환 층이 되도록 하는 중성자 변환 물질로부터 선택되는, 상기 제 2 도핑 층을 포함하는, 상기 플럭스의 침투를 시뮬레이션하는 단계;
- 상기 제 2 도펀트 종의 원자들과 상기 사전결정된 범위 내의 특성을 갖는 상기 입사 중성자의 플럭스의 중성자들 간의 충돌에 의해 발생된 입자들의 이온화 및/또는 갭(gap)에 의해 상기 모델링된 스택의 상기 제 1 도핑 층 내에서 생성된 디펙트(defect)들의 적어도 하나의 피크를 시뮬레이션하는 단계;
- 상기 모델링된 스택의 상기 제 1 도핑 층과 제 2 도핑 층 간의 계면에 가장 가까운 디펙트의 피크의 깊이를 식별하는 단계; 및
- 상기 모델링된 스택이 가져야 하는 상기 제 1 도핑 층 및 상기 제 2 도핑 층의 파라미터들을 결정하는 단계로서, 상기 파라미터들은 상기 제 2 도핑 층을 형성하기 위한 상기 기판 내에서의 상기 제 2 도펀트 종의 상기 주입 깊이, 및 상기 제 1 도핑 층의 제 1 도펀트 종의 함량 및 상기 제 2 도핑 층의 제 2 도펀트 종의 함량을 포함하며, 상기 주입 깊이 및 상기 함량들은 상기 공간 전하 영역이 상기 제 1 도핑 층과 제 2 도핑 층 간의 계면으로부터, 상기 공간 전하 영역이 상기 디펙트의 피크를 포함하지 않도록 상기 디펙트의 피크의 상기 식별된 깊이보다 작은 깊이에 걸쳐서 연장되도록 규정되는, 상기 제 1 도핑 층 및 상기 제 2 도핑 층의 파라미터들을 결정하는 단계.
이로써, 상기 제 1 도핑 층과 상기 제 1 도핑 층 내에서 상기 제 2 도펀트 종으로 도핑된 상기 제 2 도핑 층 사이에 계면이 형성되고, 이 계면을 사용하여서, 공간 전하 영역이 형성된다. 또한, 이러한 동일한 제 2 도펀트 종은 중성자 변환 물질로부터 취해지며, 상기 제 2 도핑 층은 상기 중성자 변환 층을 형성한다. 이로써, 상기 중성자 변환 층을 형성하는 제 2 도핑 층은 공간 전하 영역까지 연장된다. 따라서, 상기 공간 전하 영역과 중성자 변환 층은 서로 인접해있다. 이로써, 상기 중성자 변환 층(NCL)의 출구에서의, 이온화 레이트의 최대치는 상기 공간 전하 영역(SCR) 내에 있게 된다. 그러나, 검출된 신호는 검출된 이온화 레이트에 매우 밀접하게 의존한다. 결과적으로, 검출기의 이러한 구조는 실질적으로 신호를 개선하는 것을 가능하게 한다. 이와 반대로, 상기 NCL과 SCR 사이에 중간층이 존재한다면, 중성자들과 도펀트 종들 사이의 반응 생성물은 이러한 중간층에 의해 부분적으로 흡수된다.
또한, 상기 방법은 유리하게는 상기 검출 디바이스를 제조하는 단계를 포함하며, 이 제조 단계에서는, 상기 제 1 도핑 층이 형성되고, 이어서, 상기 제 1 도핑 층의 일부분 내에 상기 제 2 도펀트 종을 주입함으로써 상기 제 2 도핑 층이 형성되고, 상기 주입은 상기 결정된 주입 깊이 및 상기 제 2 도펀트 종의 함량에 따라서 수행되고, 상기 주입은 제조된 검출 디바이스에서, 상기 공간 전하 영역이 상기 제 1 도핑 층과 제 2 도핑 층 간의 계면으로부터 상기 디펙트의 피크의 상기 식별된 깊이보다 작은 깊이에 걸쳐서 연장되도록 결정된 상기 파라미터들에 기초하여서 수행된다.
이로써, 본 발명에 따른 방법은, 제 1 단계 동안, 디펙트의 피크의 깊이를 시뮬레이션하고, 공간 전하 영역이 디펙트들의 피크를 포함하지 않도록 공간 전하 영역을 형성하기 위해서 상기 기판의 제 2 도핑 층을 형성하는 것을 제공한다. 디펙트의 피크는 유리하게는 시뮬레이션에 의해 제공된다. 보다 바람직하게, 이러한 시뮬레이션은 컴퓨터에 의해 구현되는 디지털 시뮬레이션이다. 디펙트의 피크는 또한 디펙트가 생성된 이후에, 미리 제조되어 상기 사전결정된 범위 내에 있는 특성을 갖는 중성자 플럭스를 인가받은 적어도 하나의 모델링된 스택에 대해서 수행되는 전자 현미경(electron microscopy) 타입의 분석에 의해서 식별됨으로써, 비-컴퓨터 방식으로 시뮬레이션될 수 있다.
한편으로 SCR과 NCL을 함께 형성하는 것과 다른 편으로 디펙트 피크를 포함하는 SCR의 구성 간의 시너지 작용으로 인해서, 공간 전하 영역의 말단에서도 실질적이고 정확한 신호를 분극화를 요구지 않으면서 검출할 수 있다. 실제로, 본 발명에 따른 검출기에 의하면, SCR의 말단에서 0 볼트에서 충분한 신호가 검출된다. 종래 기술에 따른 디바이스를 사용하면, SCR의 말단에 제로 전압을 인가하면, 신호가 검출되지 않거나, 또는 기존의 신호가 너무 약한 신호 대 잡음비를 가질 것이다. 따라서, 종래 기술에 따른 검출기에서는 분극화가 필수적이다.
그러나, 본 발명을 개발하는 과정에서, 제공된 신호의 품질이 시간에 따라 열화됨에 따라서 종래의 검출기도 시간에 따라서 열화되었다고 나타났다. 안정성 측면에서의 이러한 한계사항은 특히 예상하기가 어렵다.
본 발명을 개발하는 과정에서, 이러한 안정성의 부재는 SCR의 시간 경과에 따른 열화에 기인한 것으로 나타났다. 또한, 이러한 열화는 SCR의 말단에서의 분극 인가으로부터 유래된 것으로 확인되었다.
실제로, 분극화는 SCR 내에서 갭들을 이온화시키고 SCR의 물질에 간섭하여서 SCR을 시간 경과에 따라 변하게 할 가능성이 높다. 이로써, 중성자와 중성자 변환 물질 사이의 반응 생성물에 의해 생성되는 SCR의 전계가 시간에 따라 변한다. SCR의 이러한 손상의 직접적인 결과는 열화된 출력 신호의 존재이며 시간이 지남에 따라 불안정해진다는 것이다. 이는 시간이 지남에 따라 커지는 연속 또는 일회 측정치들을 취할 경우에 그리고 신호의 변화를 모니터링해야하는 경우에 특히 불리하다.
더욱이, 종래 기술이 신호 대 잡음비를 증가시키는 것을 권장하는 것인, 역 분극화가 더욱 증가될수록, SCR이 더 손상되고 따라서 결과의 안정성이 그만큼 감소되고 따라서 검출기의 수명이 단축된다.
본 발명은 분극화를 필요로 하지 않기 때문에, 본 발명에 따라서 실현된 검출기는 분극화를 필요로 하는 종래 기술의 검출기보다 간단하고 저렴하다.
또한, 분극화가 존재하지 않음으로써, 본 발명에 따른 검출기는 특히 분극화를 위해서 요구되는 연결부, 케이블 및 부품이 없기 때문에 열악한 사용 조건에서도 더욱 견고하고 신뢰성이 있다.
바람직하게는, 상기 기판의 제 2 층은 상기 공간 전하 영역이 이온화 레이트의 최대영역을 포함하도록 형성된다. 이온화 레이트는 유리하게는 시뮬레이션에 의해 결정된다. 보다 바람직하게, 이는 컴퓨터에 의해 구현된 디지털 시뮬레이션이다. 이온화 레이트는 또한, 그의 생성 이후에, 2차 이온 질량 분광법(약어, "SIMS") 유형의 물리-화학적 분석에 의해서 식별됨으로써, 이온의 프로파일을 해당 물질의 이온화 프로파일과 동화시킴으로써 시뮬레이션될 수 있다. 또한, 분극화 전압에 따라 검출기의 응답을 측정함으로써 해당 물질의 이온화 레이트를 평가하는 것이 가능하다.
한편, 본 검출기에 의해 검출된 신호의 정밀도는 중성자와 감마 입자 사이의 구별을 가능하게 한다.
이로써, 본 발명은 특히 열악한 환경에서 검출기의 신뢰성 및 수명을 실질적으로 증가시키는 것을 가능하게 한다.
특정 실시예에 따르면, 기판은 실리콘 카바이드(SiC)로 이루어진다. 이는 가혹한 사용 조건에서 검출기의 견고성, 신뢰성 및 수명을 매우 현저하게 증가시킬 수 있다.
본 발명은 또한 플럭스 파라미터가 사전결정된 범위 내에 있는 중성자 플럭스를 검출하기 위한 검출 디바이스를 제조하기 위해, 파라미터들을 결정하는 방법에 관한 것이다. 상기 방법은 다음과 같은 단계들을 포함한다:
- 모델링된 스택을 통해 상기 사전결정된 범위 내의 특성을 갖는 입사 중성자의 플럭스의 침투를 시뮬레이션하는 단계로서, 상기 모델링된 스택은 적어도, 제 1 전극; 기판; 및 제 2 전극을 연속적으로 차례로 포함하며, 상기 기판은, 적어도 하나의 제 1 도펀트 종을 포함하는 상기 제 1 n-도핑 또는 p-도핑 층으로서, 상기 제 1 도핑 층은 상기 기판에 의해 형성하는, 상기 제 1 도핑 층; 및 적어도 하나의 제 2 도펀트 종을 포함하는 상기 제 2 p-도핑 또는 n-도핑 층으로서, 상기 제 1 도핑 층과 상기 제 2 도핑 층 간의 계면에서 pn 접합부가 형성되며, 공간 전하 영역이 상기 제 1 도핑 층 내에서 (그리고 상기 제 1 도핑 층과 상기 제 2 도핑 층 간의 계면을 사용하여) 형성되고, 상기 제 2 도펀트 종을 상기 기판 내에 주입함으로써 상기 제 2 도핑 층이 형성되고, 상기 제 2 도펀트 종은 상기 제 2 도핑 층이 중성자 변환 층이 되도록 하는 중성자 변환 물질로부터 선택되는, 상기 제 2 도핑 층을 포함하는, 상기 플럭스의 침투를 시뮬레이션하는 단계;
- 상기 제 2 도펀트 종의 원자들과 상기 사전결정된 범위 내의 특성을 갖는 상기 입사 중성자의 플럭스의 중성자들 간의 충돌에 의해 발생된 입자들의 이온화 및/또는 갭에 의해 상기 제 1 도핑 층 내에서 생성된 디펙트들의 적어도 하나의 피크를 시뮬레이션하는 단계; 상기 모델링된 스택의 상기 제 1 도핑 층과 제 2 도핑 층 간의 계면에 가장 가까운 디펙트의 피크의 깊이를 식별하는 단계; 및
- 상기 모델링된 스택이 가져야 하는 상기 제 1 도핑 층 및 상기 제 2 도핑 층의 파라미터들을 결정하는 단계로서, 상기 파라미터들은 상기 제 2 도핑 층을 형성하기 위한 상기 기판 내에서의 상기 제 2 도펀트 종의 상기 주입 깊이, 및 상기 제 1 도핑 층의 제 1 도펀트 종의 함량 및 상기 제 2 도핑 층의 제 2 도펀트 종의 함량을 포함하며, 상기 주입 깊이 및 상기 함량들은 상기 공간 전하 영역이 상기 제 1 도핑 층과 제 2 도핑 층 간의 계면으로부터, 상기 공간 전하 영역이 상기 디펙트의 피크를 포함하지 않도록 상기 디펙트의 피크의 상기 식별된 깊이보다 작은 깊이에 걸쳐서 연장되도록 규정되는, 상기 제 1 도핑 층 및 상기 제 2 도핑 층의 파라미터들을 결정하는 단계.
다른 실시예에 따라서, 본 발명은 중성자 플럭스를 검출하는 검출기에 관한 것이며, 상기 중성자 플럭스는 사전결정된 범위 내의 특성을 가지며, 상기 검출기는 층들의 적어도 하나의 스택을 포함하며, 상기 스택은 적어도, 제 1 전극; 기판; 및 제 2 전극을 연속적으로 차례로 포함하며, 상기 기판은, 적어도 하나의 제 1 도펀트 종을 포함하는 상기 제 1 n-도핑 또는 p-도핑 층으로서, 상기 제 1 도핑 층은 상기 기판에 의해 형성하는, 상기 제 1 도핑 층; 및 적어도 하나의 제 2 도펀트 종을 포함하는 상기 제 2 p-도핑 또는 n-도핑 층으로서, 상기 제 1 도핑 층과 상기 제 2 도핑 층 간의 계면에서 pn 접합부가 형성되며, 공간 전하 영역이 상기 제 1 도핑 층 내에서 그리고 상기 제 1 도핑 층과 상기 제 2 도핑 층 간의 계면을 사용하여 형성되는, 상기 제 2 도핑 층을 포함한다. 유리하게는, 상기 제 2 도펀트 종을 상기 기판 내에 주입함으로써 상기 제 2 도핑 층이 형성되고, 상기 제 2 도펀트 종은 상기 제 2 도핑 층이 중성자 변환 층이 되도록 하는 중성자 변환 물질로부터 선택된다. 유리하게는, 상기 제 1 도핑 층 및 상기 제 2 도핑 층의 파라미터들은 상기 제 2 도핑 층을 형성하기 위한 상기 기판 내에서의 상기 제 2 도펀트 종의 상기 주입 깊이, 및 상기 제 1 도핑 층의 제 1 도펀트 종의 함량 및 상기 제 2 도핑 층의 제 2 도펀트 종의 함량을 포함하며, 상기 주입 깊이 및 상기 함량들은 상기 공간 전하 영역이 상기 제 1 도핑 층과 제 2 도핑 층 간의 계면으로부터, 디펙트들의 피크 내에 위치하게 되는 깊이보다 작은 깊이에 걸쳐서 연장되도록 선택되며, 상기 디펙트들은 상기 검출기가 상기 사전결정된 범위 내의 특성을 갖는 상기 입사 중성자의 플럭스에 노출될 경우에 상기 제 2 도펀트 종의 원자들과 상기 중성자들 간의 충돌에 의해 발생된 입자들의 이온화 및/또는 갭에 의해 상기 제 1 도핑 층 내에서 생성된다.
본 발명은 한편으로는 상술한 중성자 검출기를 사용하는 방법에 관한 것이며, 상기 검출기는 상기 사전결정된 범위 내에 있는 특성을 갖는 중성자들의 플럭스에 노출된다.
본 발명의 다른 특징, 목적 및 이점은 비제한적인 예로서 주어진, 다음의 상세한 설명을 첨부된 도면과 관련하여 읽을 때에 나타날 것이다.
도 1은 본 발명에 따른 중성자 검출기의 단면도를 도시한다.
도 2는 리튬 7Li 입자/핵 및 헬륨 4He 입자/핵과 연관된 이온화 프로파일 및 이러한 입자들의 상호 작용으로부터 유래하는 디펙트(defect) 또는 갭(gap)의 프로파일을 도시한다.
도 3a 내지 도 3h는 본 발명에 따른 검출기의 제조에 있어서의 다양한 단계를 나타내는 개략도들이다.
도 4는 실리콘 카바이드의 에피택셜 층에서의 붕소 프로파일의 중첩을 도시하는 그래프이다.
도 5는 분극 전압에 따른 신호의 변화를 나타내는 그래프이다.
본 발명의 맥락에서, "상(on)"이라는 용어는 반드시 "접촉하는" 것을 의미하지는 않는다. 이로써, 예를 들어, 다른 층 "상"에 일 층을 성막하는 것은 반드시 이러한 2 개의 층이 서로 직접적으로 접촉한다는 것을 의미하는 것은 아니며, 이는 이러한 2 개의 층들 중 하나가 다른 층과 직접적으로 접촉하거나 막, 또 다른 층 또는 또 다른 요소에 의해서 상기 다른 층으로부터 분리됨으로써 상기 다른 층을 적어도 부분적으로 피복하는 것을 의미한다.
본 발명의 맥락에서, 층의 두께는 표면에 수직한 방향을 따라 측정되며, 상기 표면을 따라서 상기 층은 최대로 연장된다. 통상적으로, 층들이 원통형의 부분들을 형성할 때, 그들의 두께는 디스크들을 형성하는 2 개의 표면들에 수직인 방향을 따라 취해진다. 도 1에서, 두께는 수직을 따라 취해진다.
동일한 바가 예를 들어, 공간 전하 영역 깊이 또는 주입 깊이 측정에 적용된다.
본 발명의 맥락에서, 공간 전하 영역 깊이 또는 디펙트 피크의 깊이는 제 1 층과 제 2 층 사이의 계면으로부터 측정된다.
본 발명은 열적, 저속, 고온열(epithermal) 및 고속 중성자들의 검출에 적용된다. 저속 중성자는 에너지가 0.025eV에서 10eV까지 변하는 중성자이다. 고온열 중성자는 10 eV와 500 keV 사이의 에너지를 가진 중성자이다. 고속 중성자는 0.5MeV보다 큰 에너지를 가진 중성자이다. 요약하면, 본 발명은 에너지가 0.025 eV에서 수 메가-전자-볼트 또는 심지어 수십 메가-전자-볼트까지 변하는 중성자의 검출에 적용된다.
본 발명의 실시예에 대한 상세한 검토를 시작하기 전에, 가능하게는 본 발명에 따른 방법 또는 검출기와 관련하여 또는 선택적으로 사용될 수 있는 선택적 특성들이 이하에서 언급된다:
- 기판은 실리콘 카바이드(SiC)를 포함한다. 이는 가혹한 주변 환경에서 검출기의 신뢰성에 기여한다.
- 제 2 층은 상기 결정된 파라미터에 따라 제 1 층의 일부 내에 제 2 도펀트 종을 주입함으로써 형성된다.
- 검출기의 파라미터를 결정하는 단계는 컴퓨터에 의해 적어도 부분적으로 보조되거나 구현된다. 이는 통상적으로 적어도 하나의 마이크로프로세서를 포함하는 컴퓨터에 의해 구현되는 디지털 시뮬레이션이다. 특히, 입사하는 중성자의 플럭스의 침투를 시뮬레이션하는 단계는 컴퓨터에 의해 구현된다.
- 대안적으로, 검출기의 파라미터를 결정하는 단계는 또한 미리 제조된 검출기에 대한 전자 현미경 유형의 분석에 의해, 비-컴퓨터 방식으로 시뮬레이션될 수 있다. 특히, 디펙트의 피크를 식별하는 단계는 미리 제조되고 상기 미리 결정된 범위 내의 특성을 갖는 중성자의 플럭스를 받은 적어도 하나의 모델링된 스택에 대해서 수행되는 전자 현미경 분석을 포함한다.
- 층들의 스택을 식별하는 단계는 예를 들어, 스택의 시뮬레이션 또는 모델링을 포함한다. 이와 달리, 층들의 스택을 식별하는 단계는 스택의 재료 구현을 포함할 수 있다.
- 중성자 플럭스의 상기 사전결정된 특성은 소정의 에너지 및/또는 플럭스 및/또는 플루언스(fluence) 및/또는 강도 중 적어도 하나를 포함한다.
- 제조 단계 동안, 공간 전하 영역의 위치, 특히 p/n 계면의 깊이(제 1 층과 제 2 층 사이의 계면의 깊이)는 다음과 같은 파라미터들에 기초하여 결정된다: 제 2 층의 두께(μm 단위) 및/또는 제 2 도펀트 종의 주입 에너지(eV 단위).
- 제조 단계 동안, 공간 전하 영역의 깊이는 다음과 같은 파라미터에 따라 조절된다: 제 1 층의 도펀트 종의 함량(at/cm3), 제 2 도펀트 종의 주입의 첨가량(at/cm2), 및 제 2 도펀트 종의 주입 깊이.
- 유리한 실시예에 따르면, 제조 단계 동안, 공간 전하 영역의 위치, 특히 p/n 계면의 깊이(제 1 층과 제 2 층 사이의 계면의 깊이)는 제 2 도펀트 종의 주입 에너지(eV)에 따라서 결정된다. 제조 단계 동안, 공간 전하 영역의 두께는 제 1 층의 제 1 도펀트의 농도(at/cm3) 및 제 2 도펀트 종의 주입 첨가량(at/cm2)에 따라서 조절된다.
- 기판의 제 1 층에는 제 2 도펀트 종이 존재하지 않는다.
- 제 2 도펀트 종은 붕소-10 동위 원소(10B)를 포함한다. 일 실시예에 따르면, 제 2 도펀트 종은 오직 붕소이고, 상기 붕소는 붕소-10 동위 원소(10B)를 포함한다. 바람직하게는, 제 2 도펀트 종은 오직 붕소-10 동위 원소(10B)이다.
- 기판의 제 1 층은 적어도 하나의 n+ 도핑된 하부 층 및 하나의 n-도핑된 상부 층을 포함하며; 상기 상부 층은 1014 내지 1016 at/cm3의 제 1 도펀트 종의 농도를 포함한다.
- 공간 전하 영역의 깊이는 도핑 파라미터 및 기판의 제 1 층의 상부 층의 두께에 의존한다.
- 제 1 전극은 제 1 층과 접촉하고, 제 1 층은 제 2 층과 접촉하고, 제 2 전극은 제 2 층과 접촉한다. 바람직하게는, 제 1 전극은 제 1 층과 접촉한다. 바람직하게는, 제 1 층은 제 2 층과 접촉한다. 바람직하게는, 제 2 전극은 제 2 층과 접촉한다.
- 디펙트의 피크는 디펙트 농도가 0.005 갭/(Å-이온) 이상인 영역이다. 상기 디펙트는 중성자와 상기 제 2 도펀트 종 간의 충돌에 의해 생성된다.
- 공간 전하 영역은 0 내지 수십 마이크론의 거리에 걸쳐 연장된다.
- 중성자 검출기는 단일 제 2 도펀트 종을 포함한다. 이로써, 단일 종으로, 통상적으로 10B로, 중성자 변환 층(NCL)이 형성되고, 기판과 함께, p/n 접합부가 형성된다.
- 공간 전하 영역은 중성자 변환 층(NCL)에 인접하는데, 즉 NCL과 직접 접촉하거나 또는 NCL 바로 근처에 있다. 공간 전하 영역(SCR)과 중성자 변환 층(NCL) 사이에는 중간 층이 존재하지 않는다. 공간 전하 영역은 중성자 변환 층(NCL)의 적어도 일부에 인접하거나 이와 직접적으로 접촉한다.
- 상기 NCL은 상기 SCR과 접촉하는 전극으로부터 연장된다. 이러한 특성은 신호의 품질을 실질적으로 증가시킨다.
- 상기 NCL은 두 개의 전극과 분리되어 있다. 상기 NCL은 두 개의 전극 사이에 위치한다. 비한정적인 실시예에 따르면, NCL은 전극들 중 하나와 적어도 부분적으로 접촉한다.
- 상기 중성자 검출기는 공간 전하 영역(SCR)의 분극화를 포함하지 않는다. 즉, 중성자 검출기는 분극 디바이스를 포함하지 않는다.
- 공간 전하 영역의 깊이는, 특히, 제 1 층 및 제 2 층의 제 1 도펀트 종 및 제 2 도펀트 종의 함량을 조절함으로써, 그리고, 특히, 공간 전하 영역이 상기 계면으로부터 시작하여, 상기 사전결정된 범위 내의 특성을 갖는 상기 입사하는 중성자들의 상기 플럭스의 중성자들과 상기 제 2 도펀트 종의 원자들 간의 충돌에 의해 생성된 입자들의 이온화 레이트(ionization rate)가 최대인 영역을 포함하도록 충분한 깊이에 걸쳐서, 상기 제 1 층 내에서 연장되도록, 상기 제 2 도펀트 종들의 주입을 제어함으로써, 조절된다. 이로써, 기판의 전체 깊이에 있어서, 이온화 레이트는 상기 영역에서 최대가 된다.
- 제 1 전극 및 제 2 전극은 금속성 재료를 포함한다.
- 일 실시예에 따르면, 제 2 도펀트 종의 주입은 20 내지 180 keV의 에너지 및 1015 내지 1017 cm-2의 첨가량으로 해서, 붕소-10 동위 원소에 의해서 이루어진다.
- 다른 실시예에 따르면, 제 2 도펀트 종의 주입은 5 내지 15 kV의 에너지 및 1015 내지 1017 cm-2의 첨가량으로 해서, 붕소-10 동위 원소의 플라즈마 주입에 의해서 이루어진다.
- 다른 실시예에 따르면, 기판 내에서의, 제 2 도펀트 종, 예를 들어, 붕소-10 동위 원소의 농도는 1x1019 at/cm3보다 크다. 바람직하게는, 상기 농도는 1x1019 at/cm3 내지 1x1021 at/cm3이다.
- 바람직하게는, 제 2 도핑 종의 주입 후, 주입된 제 2 도펀트 종의 활성화 어닐링이 수행된다. 이러한 어닐링은 제 2 도펀트 종의 원자를 전기적으로 활성화시키는 것을 가능하게 한다. 예를 들어, 제 2 도펀트 종의 원자가 붕소 원자인 경우, 이러한 어닐링은 p+ 층의 생성을 가능하게 한다. 또한, 이러한 어닐링은 붕소의 주입에 의해 생성된 디펙트의 적어도 일부를 억제하는 것을 가능하게 한다.
- 비제한적인 실시예에 따라서, 상기 어닐링은 아르곤 분위기 하에서 수행된다. 비한정적인 실시예에 따라서, 상기 어닐링은 900 내지 1700 ℃의 온도에서 30 내지 120 분 동안 수행된다.
- n-도핑된 상부 층의 형성은 바람직하게는 화학 기상 증착을 포함한다.
- 제 1 전극의 형성 및 제 2 전극의 형성은 금속화를 포함한다.
- 본 검출기는 다음과 같은 용도들 중 임의의 용도에 사용될 수 있다: 방사성 폐기물 패키지의 특성분석, 원자력 시설의 해체 작업의 후속 조치 및 통제, 핵연료 재처리 플랜트의 핵 통제, 실험용 및 전력용 원자로 통제, 주변 환경 통제.
- 본 검출기는 또한 광업 또는 오일의 지리학적 검출을 위해서 사용된다.
- 본 검출기는 또한 의료 물리학에서 사용된다.
- 본 검출기는 또한 내부 보안 분야에서 사용된다.
도 1은 본 발명에 따른 중성자 검출 디바이스를 도시한다. 본 디바이스를 통해서 미리 결정된 범위 내에 있는 파라미터들을 갖는 입사 중성자의 플럭스의 침투를 시뮬레이션하기 위해, 본 검출 디바이스에 대응하는 모델링된 층 스택을 미리 결정할 필요가 있다. 모델링된 층 스택은 특히 기판을 포함한다. 특히 바람직한 실시예에 따르면, 기판은 제 1 층(100)이 n-도핑 층 또는 p-도핑 층이 되도록 적어도 하나의 제 1 도펀트 종을 포함하는 제 1 도핑 층(100)을 포함한다. 제 1 층(100)은 바람직하게 하나의 하부 층(101)과 하나의 상부 층(102)으로 된 층 스택을 포함한다. 유리하게는, 하부 층(101)은 바람직하게는 실리콘 카바이드(SiC)를 포함한다. 하부 층(101)은 바람직하게는 강하게 도핑된다(약 수 1018 ㎤의 도핑 레벨). 기판(100)의 상부 층(102)은 낮은 도핑 레벨(1x1014 내지 1x1016 at/cm3의 농도)을 갖는, 예를 들어, n 형의 실리콘 카바이드를 우선적으로 포함한다.
본 발명의 대안적인 실시예에서, 하부 층(101)은 상부 층(102)보다 약하게 도핑된다. 이로써, 본 대안적인 실시예에서, 상부 층(102)은 강하게 도핑되지만, 하부 층(101)은 약하게 도핑된다.
기판은 제 2 층(400)이 n-도핑 층 또는 p-도핑 층 중 하나가 되도록 하는, 적어도 하나의 제 2 도펀트 종을 포함하는 제 2 도핑 층(400)을 포함하는 것이 유리하다.
기판은 특정 실시예에 따라, p 형의 제 2 도핑 층(400)을 포함한다. 제 2 층(400)은 제 1 층(100)의 상부 층(102) 내에 p 형의 이온을 주입함으로써 형성되는 것이 보다 바람직하다.
유리하게는, 제 2 층(400)의 도펀트 종은 중성자 변환 물질이다. 이로써, 제 2 층(400)은 다음의 설명에서 상세히 기술되는 바와 같은 중성자 변환 층을 유리하게 형성한다.
바람직하게는, 추가 층(300)은 주입 동안 마스크로서 작용한다.
제 2 층(400)을 형성하는 p 형의 도펀트 재료를, 상기 n 형의 초기에 도핑된 제 1 층(100) 내에 주입한 후에, 제 1 층(100)의 n 형 반도체는 제 2 층(400)의 p 형 반도체에 접촉하게 되며(pn 접합), n형 측의 다수의 전자(또는, p형 측의 다수의 정공)는 이러한 전자가 소수인 p형 영역(또는, 정공의 경우에 n형 영역)으로 확산 현상을 통해 이동할 것이다. 이렇게 함으로써, 반대 극성의 이온들이 남게 되고, 이는 n 반도체와 p 반도체가 접촉하기 전에 이러한 p 반동체와 n 반도체의 전기적 중성을 보장한다. 마지막으로, p 영역으로 이동한 전자(또는 정공)는 다수의 정공(또는, n형 영역의 다수의 전자)과 재결합한다. 따라서, n 형 반도체, 즉 제 1 층(100)의 상부 층(102) 내에, 상기 pn 접합부에서 공간 전하 영역(500)으로 불리는 전자가 없는 영역(또는, p-형 반도체에서는 정공이 없는 영역)이 생성되게 되며, 이와 관련하여서 상기 공간 전하 영역(500)은 여전히 도펀트 원자들로부터 기인되는 이온들을 포함하고 있다.
중성자 변환 층을 형성하는 제 2 층(400)은 공간 전하 영역(500) 바로 근방에 있으며, 보다 정확하게는 공간 전하 영역(500)에 인접하여 있으며, 이는 이후에 상세히 설명되는 많은 장점을 제공한다.
본 검출 디바이스는 각각 애노드 및 캐소드를 나타내는 제 1 전극(601) 및 제 2 전극(602)을 더 포함한다.
우선적으로, 기판의 제 1 층(100)은 제 1 전극(601)과 직접 접촉하고, 제 2 층(400)은 제 2 전극(602)과 직접 접촉한다.
상기 제 1 층(100), 제 2 층(400), 제 1 전극(601) 및 제 2 전극(602)을 포함하는 스택은 모델링된 스택을 형성하며, 이러한 스택을 사용하여 입사 중성자의 플럭스의 침투가 시뮬레이션된다. 이러한 모델링된 스택은 검출 디바이스의 실제 스택을 제조하는 데 사용될 파라미터들을 결정하는 것을 가능하게 한다.
도 2는 입사 중성자와 도펀트 물질(즉, 제 2 도펀트 종)의 원자, 예를 들어, 붕소(10B) 원자 간의 반응에 의해 생성된 리튬 입자들(7Li) 및 헬륨 입자들(4He)과 관련된 이온화 프로파일을 도시한다. 이러한 이온화 프로파일은 상기 모델링된 스택을 사용하여 시뮬레이션을 통해 획득된다. 시뮬레이션을 사용하여, 파라미터들을 결정하는 단계 동안, 상기 모델링된 스택을 형성하는 다양한 층들의 파라미터들은 실제 스택의 파라미터를 결정하도록 수정된다. "이온화"라는 용어는 높은 에너지를 인가받을 때에, 헬륨(4He)의 알파 입자와 같은 입자가 제 1 층(100)을 통과하는 매질에 속하는 자신의 경로 상에서 만나게 되는 원자로부터 전자를 축출시킬 수 있는 것을 의미한다. 이로써, 전자를 잃은 원자는 이온이 된다. 상기 입자는 정지하기 전에 제 1 층(100)에 존재하는 복수의 원자를 이온화시킨다. 이온화로 인한 에너지 손실은 입자의 질량 및 입자의 전하량의 제곱에 비례한다. 이는 입자의 속도에 따라 달라진다. 입자의 속도가 느릴 때, 입자는 원자 가까이에서 더 많은 시간을 보내고 충돌을 유발할 가능성이 더 크다. 한편, 이온화 입자의 에너지의 선형 전달을 따르는 특정 이온화는 입자의 이동에 따라 증가한다. 이는 입자의 이동의 종료 시에 최대가 된다. 달리 말하면, 이온화 입자가 이동 시작 시에 그의 에너지의 작은 부분을 축적한다. 가장 큰 에너지 부분은 이동의 종료 시에, 즉 입자가 멈출 준비를 하고 있을 때 축적된다(Bragg 피크).
전자를 축출함으로 인해서, 입자는 에너지를 잃고 속도가 느려지고 결국 정지한다. 이온화가 강할수록 그 경로가 짧아진다. 이는 알파 입자가 그러하며, 알파 입자의 이동 거리는 초기 에너지에 좌우된다. 전자와 생성된 이온은 이온화 입자가 통과한 후에 함께 재결합한다.
이러한 반응은 유리하게는 중성자 변환 층(400)의 하부 경계 근처에서 일어난다.
도 2는 또한 입자의 이동의 종료 시 상기 입자로부터 유래하는 디펙트(갭) 프로파일을 도시한다. 이러한 프로파일을 얻기 위해, 시뮬레이션 단계가 미리 결정된 범위 내에 있는 파라미터들을 갖는 입사 중성자의 플럭스의 제 2 층(400)을 통한 침투를 시뮬레이션하도록 수행된다. 이러한 시뮬레이션은 입사 중성자와 제 2 도펀트 종의 원자 간의 충돌에 의해 발생된 입자의 이온화 및/또는 갭에 의해 제 1 층(100)에서 생성된 디펙트의 적어도 하나의 피크(801, 802)를 얻는 것을 가능하게 한다.
그 다음, 제 1 층(100)과 제 2 층(400) 사이의 계면에 가장 가까운 디펙트 피크(801)의 깊이가 식별된다. 본 발명의 비한정적인 실시예에 따르면, 리튬 입자의 이동의 종결에 대응하는 제 1 피크(801)는 제 2 층(400)과 공간 전하 영역(500) 간의 계면으로부터의, 1.5 내지 2×104 옹스트롬(1Å = 10-10m)의 깊이에서 결정된다. 헬륨 입자의 이동의 종결에 대응하는 제 2 피크(802)는 제 2 층(400)과 공간 전하 영역(500) 간의 계면으로부터의, 3.4 내지 3.6×104 옹스트롬의 깊이에서 결정된다.
바람직하게는, 공간 전하 영역(500)은 (외부 분극화없이) 이온화가 최대인 영역, 즉, 제 1 층(100)을 제 2 층(400)으로부터 분리시키는 계면 부근에 위치한 영역에 위치한다; 여기서 상기 제 2 층(400)은 상기 제 1 층(100)의 도핑된 부분을 말한다.
한편, 공간 전하 영역(500)은 특히 유리하게는, 디펙트(갭)의 제 1 및 제 2 피크들(801, 802) 외측에 위치하며; 상기 갭은 리튬(7Li)(및 헬륨(4He))의 원자와 실리콘 카바이드로 이루어진 제 1 층(100)을 형성하는 원자 간의 충돌로 인한 것이다.
이온화 레이트가 최대이고 디펙트의 피크가 존재하지 않는, 공간 전하 영역(500)의 위치 및 깊이는 외부 분극화없이 실질적이고 신뢰성 있는 신호를 얻는 것을 가능하게 한다. 더욱이, 이는 감마 광자의 검출이 중성자의 검출과 분리되도록 SCR의 두께가 충분히 작은 경우에, 감마 광자와 중성자 간을 구별하는 것을 가능하게 한다. 감마 광자는 이러한 작은 두께가 주어질 때에, SCR 내에서 상호 작용할 가능성이 낮을 것이다.
충돌 후에 발생된 리튬(7Li) 및 헬륨(4He) 입자의 경로를 평가하고, 이로써, 제 1 층(100) 내에서의 깊이에 따라 기인되는 디펙트 피크들(801, 802)의 위치설정을 시뮬레이션하기 위해서, 선행하는 시뮬레이션이 요구된다. 이러한 실시예에서, 본 디바이스는 50 ℃ 부근의 온도에서 실험용 원자로에서 테스트되었다.
입자 경로 및 디펙트 피크의 시뮬레이션은 예를 들어, 문헌 F.Issa et al, "Radiation Silicon Carbide Detectors based on Ion Implantation of Boron", IEEE Transactions on Nuclear Science, vol. 61, no. 4, August 2014에서의, SRIM (Stopping and Range of Ions in Matter)에 의해서 수행되었다.
도 3a 내지 도 3h는 모델링된 층 스택을 사용하여 본 발명에 따른 중성자 검출 디바이스를 형성하고 제조하기 위한 예시적인 방법의 단계들을 도시한다.
도 3a는 기판(100)의 개략도이다. 특히 유리한 실시예에 따르면, 기판(100)은 하부 층(101)과 상부 층(102)으로 된 스택을 포함한다. 하부 층(101)은 바람직하게는 실리콘 카바이드(SiC)로 된 기판을 형성한다. 하부 층(101)은 바람직하게는 강하게 도핑된다(약 수 1018 cm3의 도핑 레벨). 유리하게는 n+ 형의 하부 층(101)은 질소 도핑에 의해 형성된다. 이러한 하부 층(101)의 두께는 예를 들어, 대략 350 마이크로미터이다.
상부 층(102)은 낮은 도핑 레벨(1x1014 내지 1x1016 at/cm3 사이의 농도)로, n형 실리콘 카바이드를 우선적으로 포함한다. 유리하게는, 상부 층(102)은 하부 층(101) 상에 에피택시를 수행함으로써 형성된다. 일 유리한 실시예에서, 상부 층(102)은 바람직하게는, 화학 기상 증착 유형(CVD) 또는 액상 에피택시(LPE)에 의해 성장을 통해 형성된다. 상부 층(102)은 바람직하게는 질소로 도핑된다. 상부 층(102)의 두께는 예를 들어, 5 내지 20 마이크로미터이다.
도 3b는 마스킹 층(200)을 사용하여 기판(100) 상에(보다 정확하게는, 기판(100)의 상부 층(102) 상에) 패턴들을 형성하는 것을 도시한다. 얇은 층 내에 하나 또는 몇몇 패턴을 형성하는 것은 일반적으로 포토리소그래피 방법에 의해서 실현되며, 이러한 포토리소그래피 동안에, 상기 얇은 층 내로 전사될 패턴을 갖는 마스크 층(200)이 형성된다. 그 다음, 전사가 상기 마스킹 층(200)을 통해 상기 얇은 층을 에칭함으로써 이루어진다. 바람직한 실시예에 따르면, 기판(100)의 상부 층(102)과 마스킹 층(200) 양자를 피복하도록 추가 층(300)이 기판(100) 상에 성막된다. 바람직하게는, 마스킹 층(200)은 현상 후 네거티브 플랭크(negative flank)를 갖는 감광성 수지를 포함한다. 이러한 특정 기하학적 구조는 추가 성막된 층(300)의 불연속성을 획득하는 것을 가능하게 한다. 이로써, 이러한 추가 층(300)은, 이 추가 층(300)이 제 2 층(102)과 접촉하게 직접적으로 성막되는 부분에 대응하는 하단 부분들, 및 상기 추가 층(300)이 마스킹 층(200) 상에 성막되는 부분에 대응하는 상단 부분들을 갖는다. 추가 층(300)은 보다 바람직하게 산화물계 재료로 형성된다. 상기 추가 층(300)은, 예를 들어, 실리콘 산화물(SiO2) 또는 실리콘 산 질화물(SiON)을 포함할 수 있다.
도 3c는 추가 층(300)을 부분적으로 제거하여, 기판(100)의 상부 층(101) 상에 패턴을 형성하는 단계를 도시한다. 이러한 부분적 제거 단계는 습식 에칭을 포함하는 것이 바람직하다. 유리하게는, 이러한 에칭은, 오직 하단 부분들에서만, 즉 마스킹 층(200) 상에 놓이지 않은 부분들에서만, 추가 층(300)을 남기도록, 수지의 용해에 의해, 마스킹 층(200)의 제거를 수행하는 것을 포함하는, 이른바 "리프트 오프(Lift-off)" 기법에 의해 이루어진다.
도 3d는 기판(100) 내로의 제 2 도펀트 종의 이온 주입 단계를 도시한다. 주입 파라미터, 특히 에너지 및 첨가량이, 기판 내로의 제 2 도펀트 종의 주입 깊이를 결정할 것이다. 주입 기법 또한 중요한 역할을 한다. 바람직하게는, 추가 층(300)의 부분적 제거 이후에 잔존하는 하단 부분들은 주입 단계 동안 보호부로서 사용된다. 이로써, 추가 층(300)은 주입 단계 동안 마스크로서 작용한다. 주입 단계는 기판(100)의 상부 층(102) 내에 제 2 층(400)을 형성하기에 충분한 첨가량으로 이온을 주입하기 위해, 이러한 이온으로 기판(100)의 상부 층(102)을 때리는 것을 포함한다. 기판(100)의 제 2 층(400)은, 유리하게는, 중성자 변환 층이 제 2 층(400)에 의해 형성되도록, 중성자-변환 재료로부터 선택된 제 2 도펀트 종을 사용하여 도핑된다. 주입된 도펀트 종은 중성자의 변환을 실현하도록 선택된다. 이로써, 제 2 층(400)은 기판(100) 내에 수용된 중성자 변환 층을 형성한다. 유리하게는, 이러한 중성자 변환 층 또는 제 2 층(400)은 주입 후에, 높은 농도의 도펀트 재료의 도핑을 포함한다. 유리하게는, 기판(100) 내에서의 제 2 도펀트 종의 농도는 1x1019 at/cm3보다 크다. 일반적으로, 상기 농도는 1x1019 at/cm3 내지 1x1021 at/cm3이다. 이러한 도펀트 재료는 전자/정공 쌍을 생성하도록 선택된다. 이러한 도펀트 재료는 유리하게는 중성자와 강하게 반응하도록 선택된다.
이러한 주입 단계에서 사용되는 이온은 바람직하게는, p-형 층을 형성하기 위해 붕소-10 동위 원소(10B) 유형의 붕소로부터 선택된다. 다른 실시예에 따르면, 제 2 도펀트 종은 알루미늄 또는 베릴륨으로부터 선택될 수 있다.
일 실시예에 따르면, 상기 주입은 1015 내지 1017 cm-2의 붕소 첨가량에 대해서 20 내지 180 keV의 에너지로 해서 수행된다. 이 실시예에 따르면, 상기 주입은 종래 주입기를 사용하여 수행된다.
"플라즈마 주입"으로 지칭되는 다른 실시예에 따르면, 주입은 1015 내지 1017 cm-2의 붕소 첨가량에 대해서 5 내지 15 kV의 에너지로 해서 수행된다. 이 실시예에 따르면, 주입은 플라즈마 반응기에서 수행된다. 주입은 제 1 층(100)의 상부 층(102)에서, 오직 상기 패턴들 상으로만 수행되고; 상기 패턴들은 개구들을 형성한다. 바람직하게는, 플라즈마를 통한 주입 방법은 생성된 디펙트의 비율을 최소화한다.
주입 단계 이전에, 공간 전하 영역(500)의 위치설정 및 깊이와 디펙트의 제 1 및 제 2 피크들(801, 802)을 식별하도록 시뮬레이션 단계가 수행된다. 디펙트의 피크는 갭 농도가 0.005 갭/(Å-이온)을 초과하는 영역에 대응한다. 이로써, 공간 전하 영역(500)은 제 2 층(400)(즉, 중성자 변환 층)과 디펙트의 제 1 피크(801) 사이의 계면에 위치되어야 한다.
공간 전하 영역(500)의 범위를 결정하기 위한 파라미터는 도핑에 대한 파라미터 및 기판의 제 1 층(100)의 상부 층(102)의 두께, 및 제 2 층 또는 중성자 변환 층(400)을 형성하는 제 2 도펀트 종의 도펀트 재료의 도핑에 대한 파라미터를 포함한다. 기판의 제 1 층(100) 내에서의 디펙트의 제 1 및 제 2 피크들(801, 802)의 위치를 결정하기 위한 파라미터가 제 2 도펀트 종의 도핑에 대한 파라미터이다.
다음 표는 시뮬레이션 단계 동안 사용되는 제 2 층(400)의 제 2 도펀트 종의 도핑 파라미터의 예를 제공한다. 여기서, 도핑 첨가량들은 유리하게는 본 검출기의 용도에 따라 변화될 수 있는 것으로 이해된다:
주입원소 이온 에너지(keV) 첨가량(1014 cm-2)
10B 20
50
90
140
180
3.5
5
6.3
7.4
8.5
도 3e는 기판의 제 1 층(100)의 상부 층(102) 내에 제 2 도펀트 종을 주입함으로써 상기 기판의 제 2 층(400)을 형성하는 단계를 도시한다. 주입 단계 후에, 공간 전하 영역(500)이 형성되는데, 상기 공간 전하 영역은 제 1 층(100)과 제 2 층(400) 사이의 계면으로부터 기판의 제 1 층(100)을 통해, 상기 공간 전하 영역(500) 내에 상기 디펙트의 피크(801, 802)가 포함되지 않도록 하는 소정의 깊이보다 작은 제어된 깊이까지 연장된다.
주입된 이온의 에너지는 SCR(500)의 위치를 규정하는데, 일반적으로, SCR(500)의 상부 경계를 규정하는 p/n 계면이 위치하는 깊이를 규정한다. 주입된 도핑 첨가량은 적어도 부분적으로, SCR(500)의 두께, 즉 SCR(500)이 p/n 계면으로부터 연장되는 깊이를 규정한다. 기판(100) 내로의 도핑 첨가량은 또한 SCR(500)의 두께에 영향을 미친다.
이로써, 공간 전하 영역(500) 및 중성자 변환 영역의 p/n 계면은 동일한 종, 즉 제 2 도펀트 종에 의해 규정된다. 결과적으로, 공간 전하 영역(500)은 중성자 변환 층에 인접한다. SCR(500)과 중성자 변환 층(NCL) 사이에는 중간 층이 존재하지 않는다. 이는 예를 들어 도 2와 도 3f에서 명확하게 나타난다. 이로써, 전술한 바와 같이, 중성자 변환 층(NCL)의 출구에서의 이온화 레이트의 최대치는, 상기 SCR이 상기 NCL과 직접 접촉하기 때문에, 상기 SCR 내에 위치한다. 이로써, 신호 대 잡음비를 실질적으로 향상시킬 수 있다.
제 2 도펀트 종의 주입은, 상기 NCL이 SCR(500)과 접촉하는 전극으로부터, 도시된 예에서는, 후속하여 형성될 전극(602)으로부터 연장되게 수행된다. 이로써, NCL은 상기 전극과 거리를 두면서 배치됨으로써, 상기 SCR 내에 또는 또 다른 층 내에 매립되지 않는다. 이로써, 초기 기판(100)은 그 상부 표면으로부터 p/n 접합부를 형성하는 계면까지 연속적으로 제 2 도펀트 종을 함유하게 된다. 그러나, 제 2 도펀트 종의 존재의 이러한 연속성은 제 2 도펀트 종의 농도가 그의 두께에 걸쳐서 일정하다는 것을 의미하지는 않는다.
도 3f는 활성화 어닐링 단계를 도시한다. 바람직하게는, 활성화 어닐링은 바람직하게는 아르곤 분위기 하에서, 바람직하게는 900 내지 1700 ℃의 온도에서, 바람직하게는 30 내지 120 분 동안 수행된다. 바람직하게는, 이러한 활성화 어닐링은 p+ 층을 생성하기 위해 주입된 붕소 원자를 전기적으로 활성화시키는 것을 가능케 한다. 또한, 이러한 어닐링은 붕소의 주입에 의해 생성된 디펙트의 적어도 일부를 억제하는 것을 가능하게 한다. 높은 가열 레이트(바람직하게는, 약 20 ℃/s), 및 이러한 높은 가열 레이트에서 양호한 측방향 균질성을 실현하는 저항성 가열 모드는 서로 결합되어서, 실리콘 카바이드의 낮은 표면 거칠기를 유지하는 것을 가능하게 하고, 따라서 외부로의-확산(exo-diffusion)으로 인한 붕소의 손실을 제한하는 것을 가능하게 한다. 여기서, 외부로의-확산이란 용어는 상기 활성화 어닐링 중에 일반적으로 발생하는 표면을 통한 도펀트의 증발, 즉 손실을 의미한다.
일 실시예에 따르면, 어닐링은 다양한 온도 레벨에 상응하는 2 개의 연속하는 단계들로 수행된다. 어닐링은 먼저 20 ℃/초의 가열 레이트로 해서 900 ℃ 근방의 온도에서 120 분 동안 수행되고, 이어서, 어닐링은 30 분 동안 1650 ℃에 도달하고, 이어서, 20 ℃/분의 냉각 레이트로 해서 냉각된다.
도 3g는 기판(100)의 제 1 표면 및 제 2 표면의 금속화 단계를 도시한다. 금속화 단계는 기판(100)의 제 1 표면 상에 제 1 금속층(602)을 형성하는 방식으로 수행된다. 우선적으로, 기판(100)의 제 1 표면은 그로부터 제 2 층(400)이 형성되기 시작하는 표면이다. 중성자의 플럭스는 먼저 상기 제 1 표면을 통해 기판 내로 침투한다. 유리하게는, 제 1 금속층(602)은 일반적으로 캐소드(또는 애노드)로 지칭되는 전극을 형성한다. 제 1 금속층(602)은 적어도 중성자 변환 층(400)(또는 제 2 층(400))을 피복하도록 형성된다. 바람직하게는, 제 1 금속층(602)은 층들의 스택을 포함한다. 일 실시예에 따르면, 제 1 금속층(602)은 니켈/티타늄/알루미늄의 스택을 포함한다. 제 1 금속층(602)의 두께는 바람직하게는 100 내지 500 나노미터이다.
이러한 금속화 단계는 기판(100)의 제 2 표면 상에 제 2 금속층(601)을 형성하도록 수행되며; 상기 제 2 표면은 상기 제 1 표면의 반대편에 위치한다. 바람직하게는, 제 2 금속층(601)은 일반적으로 애노드(또는 캐소드)로 지칭되는 전극을 형성한다. 제 2 금속층(601)은 기판(100)의 제 2 표면을 적어도 부분적으로 피복하도록 형성되며, 상기 제 2 표면은 기판(100)의 제 1 표면에 반대편에 있다. 바람직하게는, 제 2 금속층(601)은 층들의 스택을 포함한다. 일 실시예에 따르면, 제 2 금속층(601)은 티타늄/니켈의 스택을 포함한다. 제 2 금속층(601)의 두께는 바람직하게는 100 내지 500 나노미터이다.
도 3h는 제 1 전극 및 제 2 전극(601, 602)의 단자, 즉 애노드 및 캐소드(601, 602) 각각의 단자와의 컨택트를 형성하는 것을 도시한다.
도 4는 실리콘 카바이드로 형성된 상부 에피택셜 층(102) 내에서의 붕소-10 동위 원소(10B)의 붕소 프로파일의 중첩을 도시한다. 도펀트 재료(본 실시예에서는 붕소)를 주입한 후의 시뮬레이션된 프로파일(흑색 정사각형들로 표시됨) 및 제 2 층(400) 및 제 1 층(100)을 통한, 어닐링 후의 SIMS(secondary ion mass spectrometry: 2 차 이온 질량 분광법) 유형의 실험 프로파일(흑색 원들로 표시됨)이 서로 비교된다. 어닐링 동안 사용된 오븐의 특정 특성 및 이와 관련된 기술적 어닐링 방법은 유리하게는 어닐링 동안 해당 공간에서의 붕소의 확산을 실질적으로 제한하면서 붕소의 매우 낮은 손실을 가져온다. 어닐링 동안 해당 공간에서의 붕소의 확산을 실질적으로 제한하는 효과는 달성하기가 특히 어렵다. 실제로, 붕소를 실리콘 카바이드 내에 주입한 후에, 어닐링하는 동안, 실질적인 확산(열적 확산 및/또는 자동적으로 이루어짐)을 관찰하는 것, 즉 농도 프로파일에서의 실질적인 감소와 연관된 체적 프로파일의 증가를 관찰하는 것은 통상적이다.
본 발명에서, 공간 전하 영역(500)은 유리하게는 어닐링 전 및 후에 동일한 위치를 유지하며, 이는 실험 결과와 시뮬레이션 결과 간에 매우 양호한 적합성을 획득하는 것을 가능하게 한다.
도 5는 분극화 전압에 따른 신호의 변화를 도시한다. 3 개의 피크(901, 902, 903)가 관찰된다. 제 1 피크(901)(250 개 미만의 채널 수)는 감마선의 검출과 관련되며, 이는 분극화에 따른 피크(901)의 확장(공간 전하 영역(500)의 확장)에 의해 식별된다. 제 3 피크(903)(채널 수 대략 1500)는 입사하는 열 중성자의 검출과 직접적으로 관련된다. 이 제 3 피크(903)의 강도는 열 중성자의 플럭스에 비례한다. 분극화에 따른 제 3 피크(903)의 강도의 변화는 검출되지 않는다. 유리하게는, 이는 외부 분극화 없이 동작될 수 있다는 것을 의미하며, 다시 말해서, 에너지 관점에서 자율적인 시스템을 갖는 것을 의미한다. 본 예에서, 실험은 170°C 근방의 온도에서 수행되었다. 신호의 현저한 변화는 관찰되지 않았다.
이상의 교시 하에서, 본 발명은 중성자 변환 층의 형성 및 p-n 접합부의 형성이 단일 단계로서 수행됨으로써 본 디바이스의 간단한 제조 방법을 제안하는 것으로 보인다. 본 발명에 따른 방법은 중성자 변환 층과 공간 전하 영역 사이의 거리를 최적화하는 작업 없이도 이루어질 수 있으며, 이는 특히 중성자 변환 층과 p+ 주입 층이 서로 같기 때문에 가능한 것이다. 한편, 가혹한 환경에서 중성자 검출기를 사용하는데 있어서의 제한사항은, 검출기가 전적으로 실리콘 카바이드에 기초하기 때문에, 이러한 실리콘 카바이드의 물리적 특성(및 관련사항들)에만 관련된다.
특히 유리하게는, 바람직하게 실리콘 카바이드를 포함하는 기판 내에 붕소, 보다 바람직하게는, 동위 원소 10 형 붕소(10B)를 주입함으로써 중성자 변환 층을 형성함으로써, 제약사항들(열적 제약사항들, 기계적 제약사항들, 등)을 줄일 수 있다. 한편, 실리콘 카바이드는 유리하게는 양호한 신호대 잡음비를 유지하면서 극한의 환경에서 검출기가 동작하는 것을 가능하게 한다.
한편, 시뮬레이션(예를 들어, SRIM 타입의 시뮬레이션)은 p+ 층 및 n 층의 두께 및 도핑사항을 최적화하여서, 공간 전하 영역이 리튬 입자 및 헬륨 입자의 생성에 의해 야기된 디펙트의 피크 외측에 위치하도록 공간 전하 영역의 위치 및 두께를 규정하고, 이로써 검출기의 수명을 연장시키고 외부 분극화 없이 신호를 획득하는 것(중성자와 감마 광자 간의 매우 양호한 구별)을 가능하게 할 수 있다. 또한, 기술적 파라미터들(주입/어닐링 파라미터들)을 제어함으로써, p+ 층에 대한 파라미터들을 제어할 수 있다. 바람직하게는, 이온 주입에 의한 다량의 붕소-10 동위 원소(10B)의 주입-여기서, 상기 붕소의 양은 예를 들어 실리콘 카바이드 내에서의 용해도 한계치에 대응하는 양임-은, 이러한 다량의 주입이 낮은 품질(높은 "누설" 전류)을 갖는 다이오드를 초래할 수 있을지라도, 신뢰할 만하고 매우 우수한 품질을 가지면서도 가격이 저렴한 중성자 검출기(낮은 플럭스의 검출)를 생성하는 것을 가능하게 한다.
중성자 검출은 다양한 용도로 이용될 수 있다. 각 용도는 상이한 검출 시스템을 요구한다. 예를 들어, 중성자를 검출하는 것은 실험용 원자로 및 전력용 원자로, 지구 물리학적 채광 및 오일의 지형학적 탐사(예를 들어, 오일 슬릭 검출), 핵연료 재처리 플랜트에서의 핵 통제, 방사성 폐기물 패키지의 특성분석, 원자력 시설의 해제 작업의 후속 처리 및 통제, 의학 물리학 또는 환경 분야에서 사용될 수 있다.
전술한 설명에 비추어, 본 발명에 따른 검출기는 많은 이점을 갖는 것으로 보인다.
NCL에 인접하면서 그리고 디펙트의 피크 외측에 SCR이 위치하는 것은, 본 검출기의 수명을 실질적으로 향상시키고, 검출기가 시간의 경과에 따라 더 신뢰할 수 있게 하며 신호 대 잡음 비(signal-to-noise ratio)를 향상시키는 것을 가능하게 한다. 이로써, 본 검출기는 분극화 없이 동작할 수 있다.
또한, 검출기를 제조하기 위한 본 발명에 따른 방법은 본 검출기가 목표 용도에 맞게 잘 적응될 수 있으며 모듈식으로 구성될 수 있게 한다. 실제로, SCR과 NCL 사이에 중간층이 없기 때문에, 예를 들어, 이온화의 최대치가 여전히 SCR 내에 있는 것을 보장하면서 해당 용도의 측정된 신호에 적합하도록, NCL의 두께와 SCR의 두께를 용이하게 변경할 수 있다. 종래 기술의 검출기를 사용하면, NCL과 SCR 사이의 거리를 조절하기가 어렵다.
더욱이, 본 발명에 따른 검출기는 그 설계를 통해, 소위 "열악한(harsh)" 환경, 즉 고온, 고압 및 상당한 수준의 방사선을 갖는 환경에서도, 특히 강한 것으로 나타났다. 예를 들어, 열악한 환경은 다음의 조건들 중 적어도 하나를 포함한다: 최저 온도가 150°C인 환경, 최소 압력이 10 bar인 환경, 및/또는 최소 조사량이 10 Gy.s-1 하에서 109 n.cm-2.s-1인 환경.
대조적으로, 기존의 중성자 검출기를 사용하는데 있어서 주된 한계점은, 한편에서는, 디바이스가 위와 같은 사용 제약환경(온도, 압력, 조사량 등)을 견디지 못하고 이로써 예를 들어서 제한된 수명 동안에 고장날 가능성이 있음으로 인해서 상술한 바와 같은 사용 제약환경에 두게 되면 문제가 있고, 다른 편으로, 검출기의 성능 증가와 관련되어 이루어진 선택으로 인해서 검출기의 수명의 손실이 초래된다는 것이다.
또한, 이러한 종래 기술의 해결책은 반드시, 사용될 수 있는 신호를 얻기 위해 필요한 역 분극화 구성을 제공해야 한다. 이러한 분극화는 검출기를 복잡하게 만들고 중성자와 감마 입자 사이의 구별을 어렵게 한다.
또한, NCL을 형성하고 SCR에 대한 p/n 접합부를 형성하기 위해 동일한 종의 도펀트를 주입함으로써, 본 발명에 따른 검출기는 그 제조가 보다 빠르고 간단하고 저렴하다.

Claims (25)

  1. 사전결정된 범위 내의 특성을 갖는 중성자 플럭스(neutron flux)를 검출하기 위한 검출 디바이스를 제조하는 방법으로서,
    상기 검출 디바이스의 파라미터들을 결정하는 단계; 및,
    상기 검출 디바이스를 제조하는 단계;를 포함하며,
    상기 검출 디바이스의 파라미터들을 결정하는 단계는,
    - 모델링된 스택(modeled stack)을 통해 상기 사전결정된 범위 내의 특성을 갖는 입사 중성자의 플럭스의 침투를 시뮬레이션하는 단계로서, 상기 모델링된 스택은 적어도,
    - 제 1 전극(601);
    - 기판; 및
    - 제 2 전극(602);을 연속적으로 차례로 포함하고, 상기 기판은,
    ○ 제 1 도핑 층(100)이 n-도핑 층 또는 p-도핑 층 중 어느 하나가 되도록 적어도 하나의 제 1 도펀트 종을 포함하는 제 1 도핑 층(100)으로서, 상기 제 1 도핑 층(100)은 상기 기판에 의해 형성되는, 상기 제 1 도핑 층(100); 및
    ○ 제 2 도핑 층(400)이 n-도핑 층 또는 p-도핑 층 중 다른 하나가 되도록 적어도 하나의 제 2 도펀트 종을 포함하는 제 2 도핑 층(400)으로서, 상기 제 1 도핑 층(100)과 상기 제 2 도핑 층(400) 간의 계면에서 pn 접합부가 형성되고, 공간 전하 영역(500)이 상기 제 1 도핑 층(100) 내에서 그리고 상기 제 1 도핑 층(100)과 제 2 도핑 층(400) 간의 계면으로부터 시작되게 형성되고, 상기 제 2 도펀트 종을 기판 내에 주입함으로써 상기 제 2 도핑 층(400)이 형성되고, 상기 제 2 도펀트 종은 상기 제 2 도핑 층(400)이 중성자 변환 층이 되도록 하는 중성자 변환 물질로부터 선택되는, 상기 제 2 도핑 층(400);을 포함하는, 상기 플럭스의 침투를 시뮬레이션하는 단계;
    - 상기 제 2 도펀트 종의 원자들과 상기 사전결정된 범위 내의 특성을 갖는 상기 입사 중성자의 플럭스의 중성자들 간의 충돌에 의해 발생된 입자들의 이온화 및/또는 갭(gap)에 의해 상기 모델링된 스택의 상기 제 1 도핑 층(100) 내에서 생성된 디펙트들(defects)의 적어도 하나의 피크(801, 802)를 시뮬레이션하는 단계;
    - 상기 모델링된 스택의 상기 제 1 도핑 층(100)과 제 2 도핑 층(400) 간의 계면에 가장 가까운 디펙트의 피크(801)의 깊이를 식별하는 단계; 및
    - 상기 모델링된 스택이 가져야 하는 상기 제 1 도핑 층(100) 및 제 2 도핑 층(400)의 파라미터들을 결정하는 단계로서, 상기 파라미터들은 상기 제 2 도핑 층(400)을 형성하기 위한 상기 기판 내에서의 제 2 도펀트 종의 주입 깊이, 및 상기 제 1 도핑 층(100)의 제 1 도펀트 종의 함량 및 상기 제 2 도핑 층(400)의 제 2 도펀트 종의 함량을 포함하며, 상기 주입 깊이 및 함량들은 상기 공간 전하 영역(500)이 상기 제 1 도핑 층(100)과 제 2 도핑 층(400) 간의 계면으로부터, 상기 공간 전하 영역(500)이 상기 디펙트의 피크(801, 802)를 포함하지 않도록 상기 디펙트의 피크(801)의 식별된 깊이보다 작은 깊이에 걸쳐서 연장되도록 규정되는, 상기 제 1 도핑 층(100) 및 제 2 도핑 층(400)의 파라미터들을 결정하는 단계;를 포함하며,
    상기 검출 디바이스를 제조하는 단계에서는, 상기 제 1 도핑 층(100)이 형성되고, 이어서 상기 제 1 도핑 층(100)의 일부분 내에 제 2 도펀트 종을 주입함으로써 상기 제 2 도핑 층(400)이 형성되고, 상기 주입은 상기 결정된 주입 깊이 및 상기 제 2 도펀트 종의 함량에 따라서 수행되고, 상기 주입은 제조된 검출 디바이스에서, 상기 공간 전하 영역(500)이 상기 제 1 도핑 층(100)과 제 2 도핑 층(400) 간의 계면으로부터 상기 디펙트의 피크(801)의 상기 식별된 깊이보다 작은 깊이에 걸쳐서 연장되도록 결정된 상기 파라미터들에 기초하여서 수행되는 것을 특징으로 하는, 중성자 검출 디바이스 제조 방법.
  2. 제 1 항에 있어서,
    상기 중성자 플럭스의 상기 사전결정된 특성은, 사전결정된 에너지 및/또는 플루언스(fluence) 및/또는 강도 중 적어도 하나를 포함하는 것을 특징으로 하는 중성자 검출 디바이스 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 기판은 실리콘 카바이드(SiC)를 포함하는 것을 특징으로 하는 중성자 검출 디바이스 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제조 단계 동안, 상기 공간 전하 영역(500)의 깊이는, 상기 제 1 도핑 층(100)의 제 1 도펀트 종의 함량, 상기 제 2 도펀트 종의 주입 시의 도핑 첨가량, 및 상기 제 2 도펀트 종의 주입 깊이에 기초하여 조절되는 것을 특징으로 하는 중성자 검출 디바이스 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제조 단계 동안, 상기 공간 전하 영역(500)의 위치는 상기 제 2 도핑 층(400)의 두께 및/또는 상기 제 2 도펀트 종의 주입 에너지에 기초하여 결정되는 것을 특징으로 하는 중성자 검출 디바이스 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 기판의 상기 제 1 도핑 층(100)에는 상기 제 2 도펀트 종이 없는 것을 특징으로 하는 중성자 검출 디바이스 제조 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 2 도펀트 종은 붕소-10 동위 원소(10B)를 포함하는 것을 특징으로 하는 중성자 검출 디바이스 제조 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 기판의 제 1 도핑 층(100)은 적어도 하나의 n+ 도핑된 하부 층(101) 및 n-도핑된 상부 층(102)을 포함하고,
    상기 상부 층(102)은 1014 내지 1016 at/cm3의 제 1 도펀트 종의 농도를 포함하는 것을 특징으로 하는 중성자 검출 디바이스 제조 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제 1 전극(601)은 상기 제 1 도핑 층(100)과 접촉하고, 상기 제 1 도핑 층(100)은 상기 제 2 도핑 층(400)과 접촉하고, 상기 제 2 전극(602)은 상기 제 2 도핑 층(400)과 접촉하는 것을 특징으로 하는 중성자 검출 디바이스 제조 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 디펙트의 피크(801, 802)는 디펙트 농도가 0.005 갭/(Å-이온)보다 크거나 같은 영역인 것을 특징으로 하는 중성자 검출 디바이스 제조 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 공간 전하 영역(500)은 0 내지 수십 마이크론의 거리에 걸쳐서 연장되는 것을 특징으로 하는 중성자 검출 디바이스 제조 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 공간 전하 영역의 깊이는,
    상기 공간 전하 영역(500)이 상기 제 1 도핑 층 내에서, 상기 계면으로부터 시작하여, 상기 제 2 도펀트 종들과 상기 사전결정된 범위 내의 특성을 갖는 상기 입사 중성자들의 플럭스의 중성자들 간의 충돌에 의해서 생성되는 입자들의 이온화 레이트(rate)가 최대가 되는 영역을 포함하도록 충분한 깊이에 걸쳐서 연장되도록,
    특히 상기 제 1 도핑 층 및 제 2 도핑 층의 제 1 도펀트 종 및 제 2 도펀트 종의 함량들을 조절함으로써, 그리고 특히 상기 제 2 도펀트 종의 주입을 조절함으로써 조절되는 것을 특징으로 하는 중성자 검출 디바이스 제조 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 제 1 전극(601) 및 제 2 전극(602)은 금속성 재료를 포함하는 것을 특징으로 하는 중성자 검출 디바이스 제조 방법.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 제 2 도펀트 종의 주입은 20 내지 180 keV의 에너지를 사용하여 1015 내지 1017 cm-2의 도핑 첨가량를 갖는 붕소-10 동위 원소를 주입함으로써 이루어지는 것을 특징으로 하는 중성자 검출 디바이스 제조 방법.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 제 2 도펀트 종의 주입은 5 내지 15 kV의 에너지를 사용하여 1015 내지 1017 cm-2의 도핑 첨가량를 갖는 붕소-10 동위 원소를 플라즈마-주입함으로써 이루어지는 것을 특징으로 하는 중성자 검출 디바이스 제조 방법.
  16. 제 1 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 층들의 스택이 제조되고,
    이어서, 활성화 어닐링이 아르곤 분위기 하에서 900 ℃ 내지 1700 ℃의 온도에서 30 내지 120 분 동안 수행되는 것을 특징으로 하는 중성자 검출 디바이스 제조 방법.
  17. 제 1 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 n-도핑된 상부 층(102)의 형성은 화학 기상 증착을 포함하는 것을 특징으로 하는 중성자 검출 디바이스 제조 방법.
  18. 제 1 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 검출 디바이스의 파라미터들을 결정하는 단계는 컴퓨터에 의해 적어도 부분적으로 보조되거나 구현되는 것을 특징으로 하는 중성자 검출 디바이스 제조 방법.
  19. 제 1 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 디펙트의 피크의 깊이를 식별하는 단계는, 사전에 제조되어서 상기 사전결정된 범위 내의 특성을 갖는 중성자들의 플럭스가 인가된 적어도 하나의 모델링된 스택에 대해서 수행되는 전자 현미경 분석을 포함하는 것을 특징으로 하는 중성자 검출 디바이스 제조 방법.
  20. 중성자 플럭스를 검출하는 검출기로서,
    상기 중성자 플럭스의 파라미터들은 사전결정된 범위 내의 특성을 가지고,
    상기 검출기는 층들의 적어도 하나의 스택을 포함하며, 상기 스택은 적어도,
    - 제 1 전극(601);
    - 기판; 및
    - 제 2 전극(602);을 연속적으로 차례로 포함하며, 상기 기판은,
    - 제 1 도핑 층(100)이 n-도핑 층 또는 p-도핑 층 중 어느 하나가 되도록 적어도 하나의 제 1 도펀트 종을 포함하는 상기 제 1 도핑 층(100)으로서, 상기 제 1 도핑 층(100)은 상기 기판에 의해 형성되는, 상기 제 1 도핑 층(100); 및
    - 제 2 도핑 층(400)이 n-도핑 층 또는 p-도핑 층 중 다른 하나가 되도록 적어도 하나의 제 2 도펀트 종을 포함하는 상기 제 2 도핑 층(400)으로서, 상기 제 1 도핑 층(100)과 제 2 도핑 층(400) 간의 계면에서 pn 접합부가 형성되고, 공간 전하 영역(500)이 상기 제 1 도핑 층(100) 내에서 그리고 상기 제 1 도핑 층(100)과 제 2 도핑 층(400) 간의 계면으로부터 시작되게 형성된, 상기 제 2 도핑 층(400);을 포함하는, 검출기에 있어서,
    - 상기 제 2 도펀트 종을 상기 기판 내에 주입함으로써 상기 제 2 도핑 층(400)이 형성되고, 상기 제 2 도펀트 종은 상기 제 2 도핑 층(400)이 중성자 변환 층이 되도록 하는 중성자 변환 물질로부터 선택되며,
    - 상기 제 1 도핑 층(100) 및 제 2 도핑 층(400)의 파라미터들은 상기 제 2 도핑 층(400)을 형성하기 위한 상기 기판 내에서의 상기 제 2 도펀트 종의 주입 깊이, 및 상기 제 1 도핑 층(100)의 제 1 도펀트 종의 함량 및 상기 제 2 도핑 층(400)의 제 2 도펀트 종의 함량을 포함하며, 상기 주입 깊이 및 상기 함량들은 상기 공간 전하 영역(500)이 상기 제 1 도핑 층(100)과 제 2 도핑 층(400) 간의 계면으로부터, 디펙트들의 피크(801, 802) 내에 위치하게 되는 깊이보다 작은 깊이에 걸쳐서 연장되도록 선택되며, 상기 디펙트들은 상기 검출기가 상기 사전결정된 범위 내의 특성을 갖는 상기 입사 중성자의 플럭스에 노출될 경우에 상기 제 2 도펀트 종의 원자들과 상기 중성자들 간의 충돌에 의해 발생된 입자들의 이온화 및/또는 갭에 의해 상기 제 1 도핑 층(100) 내에서 생성되는 것을 특징으로 하는, 검출기.
  21. 제 20 항에 따른 중성자 검출기의 사용 방법으로서,
    상기 검출기가 사전결정된 범위 내에 있는 특성을 갖는 중성자들의 플럭스에 노출되는, 중성자 검출기 사용 방법.
  22. 제 20 항에 따른 중성자 검출기를, 방사성 폐기물 패키지의 특성분석, 원자력 시설의 해체 작업의 후속 조치 및 통제, 핵연료 재처리 플랜트의 핵 통제, 실험용 및 전력용 원자로의 통제, 및 주변 환경 통제 중 어느 하나를 위해 사용하는 방법.
  23. 제 20 항에 따른 중성자 검출기를 채광 또는 오일의 지리학적 탐사를 위해 사용하는 방법.
  24. 제 20 항에 따른 중성자 검출기를 의료 물리학에서 사용하는 방법.
  25. 제 20 항에 따른 중성자 검출기를 내부 보안 분야에 사용하는 방법.
KR1020177020276A 2014-12-19 2015-12-21 중성자 검출기의 제조 방법 및 중성자 검출기 Ceased KR20170097177A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1463019A FR3030781B1 (fr) 2014-12-19 2014-12-19 Procede de realisation d'un detecteur de neutrons et detecteur de neutrons
FR1463019 2014-12-19
PCT/EP2015/080855 WO2016097415A1 (fr) 2014-12-19 2015-12-21 Procede de realisation d'un detecteur de neutrons et detecteur de neutrons

Publications (1)

Publication Number Publication Date
KR20170097177A true KR20170097177A (ko) 2017-08-25

Family

ID=53177565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177020276A Ceased KR20170097177A (ko) 2014-12-19 2015-12-21 중성자 검출기의 제조 방법 및 중성자 검출기

Country Status (6)

Country Link
US (1) US10732307B2 (ko)
EP (1) EP3234652B1 (ko)
JP (1) JP6768663B2 (ko)
KR (1) KR20170097177A (ko)
FR (1) FR3030781B1 (ko)
WO (1) WO2016097415A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3038988B1 (fr) 2015-07-17 2019-04-19 Centre National De La Recherche Scientifique Cnrs Detecteur sous irradiation de particules nucleaires
US11719832B2 (en) * 2018-07-12 2023-08-08 Istituto Nazionale Di Fisica Nucleare Silicon carbide ionizing radiation detector
JP7195983B2 (ja) * 2019-03-19 2022-12-26 住友重機械イオンテクノロジー株式会社 イオン注入装置およびイオン注入方法
CN109893780B (zh) * 2019-04-19 2021-07-23 兰州大学 一种bnct用超热中子通量探测器
US20240045087A1 (en) * 2020-12-11 2024-02-08 Hiroshima University Neutron detection element

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3227876A (en) 1956-12-03 1966-01-04 Hoffman Electronics Corp Neutron detecting solid state device or the like
DE3003391C2 (de) * 1980-01-31 1984-08-30 Josef Dipl.-Phys. Dr. 8041 Fahrenzhausen Kemmer Strahlungsdetektor mit einem passivierten pn-Halbleiterübergang
JPS57193073A (en) * 1981-05-22 1982-11-27 Fuji Electric Co Ltd Semiconductor radioactive ray detector
IT1213233B (it) 1984-10-25 1989-12-14 Sgs Thomson Microelectronics Dispositivo, apparecchiatura eprocedimento per la rivelazione di neutroni termici.
JPH069254B2 (ja) * 1987-12-08 1994-02-02 株式会社富士電機総合研究所 半導体放射線検出素子の製造方法
JPH0736447B2 (ja) * 1988-07-15 1995-04-19 富士電機株式会社 半導体中性子線検出素子
US5726453A (en) * 1996-09-30 1998-03-10 Westinghouse Electric Corporation Radiation resistant solid state neutron detector
US5969359A (en) 1996-09-30 1999-10-19 Westinghouse Electric Company Monitoring of neutron and gamma radiation
US5940460A (en) 1997-09-15 1999-08-17 The United States Of America As Represented By The United States Department Of Energy Solid state neutron detector array
US7164138B2 (en) 2002-10-29 2007-01-16 The Regents Of The University Of Michigan High-efficiency neutron detectors and methods of making same
US8829460B2 (en) 2005-04-27 2014-09-09 Lawrence Livermore National Security, Llc Three-dimensional boron particle loaded thermal neutron detector
US8558188B2 (en) 2005-04-27 2013-10-15 Lawrence Livermore National Security, Llc Method for manufacturing solid-state thermal neutron detectors with simultaneous high thermal neutron detection efficiency (>50%) and neutron to gamma discrimination (>1.0E4)
FR2941816B1 (fr) 2009-02-05 2011-04-01 Commissariat Energie Atomique Methode de caracterisation d'un procede d'implantation ionique.
US20110049379A1 (en) 2009-08-26 2011-03-03 The Regents Of The University Of California Neutron detectors made of inorganic materials and their method of fabrication
US20110266643A1 (en) 2010-04-28 2011-11-03 Engelmann Michael G Solid state neutron detector
US8860161B2 (en) 2011-07-07 2014-10-14 Quantum Devices, Llc Neutron detection using GD-loaded oxide and nitride heterojunction diodes
DE112012003035B4 (de) 2011-07-20 2024-01-18 Sumitomo Electric Industries, Ltd. Siliziumkarbidsubstrat und Verfahren zur Herstellung einer Halbleitervorrichtung
JP6068042B2 (ja) 2012-08-07 2017-01-25 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2014053393A (ja) 2012-09-06 2014-03-20 Sumitomo Electric Ind Ltd ワイドギャップ半導体装置およびその製造方法

Also Published As

Publication number Publication date
FR3030781B1 (fr) 2016-12-16
US10732307B2 (en) 2020-08-04
US20170363755A1 (en) 2017-12-21
JP2018505396A (ja) 2018-02-22
WO2016097415A1 (fr) 2016-06-23
JP6768663B2 (ja) 2020-10-14
EP3234652B1 (fr) 2021-01-06
EP3234652A1 (fr) 2017-10-25
FR3030781A1 (fr) 2016-06-24

Similar Documents

Publication Publication Date Title
KR20170097177A (ko) 중성자 검출기의 제조 방법 및 중성자 검출기
Kramberger Signal development in irradiated silicon detectors
Erfle Irradiation study of different silicon materials for the CMS tracker upgrade
Pennicard et al. Simulation results from double-sided 3-D detectors
Srivastava Si Detectors and Characterization for HEP and Photon Science Experiment
EP3887869B1 (en) Hydrogenated amorphous silicon detector
Moffat Low gain avalanche detectors for particle physics and synchrotron applications
Gaggl et al. TCAD modeling of radiation induced defects in 4H-SiC diodes and LGADs
Jarrell Fabrication and characterization of a molten salt application silicon carbide alpha detector
Gereth et al. Effects of Single Neutron‐Induced Displacement Clusters in Special Silicon Diodes
Beimforde Development of thin sensors and a novel interconnection technology for the upgrade of the ATLAS pixel system
Paulitsch Development and optimization of novel large area silicon pad sensors for the CMS High Granularity Calorimeter
Väyrynen Irradiation of silicon particle detectors with MeV-protons
Vervisch et al. Thermal neutron detection enhancement by 10B implantation in silicon carbide sensor
Mekheldi et al. Simulation of guard ring type effects on the electrical characteristics of n-on-p planar silicon detectors
Setälä Alpha particle silicon detectors based on induced junction
Pogudin Characterisation of low gain avalanche detectors for the CMS experiment
Gao et al. Radiation-induced defects in different silicon (111) wafers by 400 keV electron irradiation
CN108281480A (zh) 一种同时产生电离和位移缺陷信号的器件及其制备方法
Koybasi et al. Design, simulation, fabrication, and preliminary tests of 3D CMS pixel detectors for the Super-LHC
Tiwari et al. Electrical Characterization of Direct Bandgap Semiconductor for Radiation Detectors
Karadavut Design and Fabrication of High-Resolution Epitaxial 4H-SiC Metal Insulator Semiconductor Detectors
Ellison Development and Evaluation of Silicon Drift Chambers
Meneses González TCAD Simulations and Characterization of High-Voltage Monolithic Active Pixel Sensors
Balbuena Valenzuela Development of advanced silicon radiation detectors for high energy physics and medical imaging

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20170719

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20201211

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220411

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20220614

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20220411

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I