[go: up one dir, main page]

KR20170092504A - 에칭 방법, 기억 매체 및 에칭 장치 - Google Patents

에칭 방법, 기억 매체 및 에칭 장치 Download PDF

Info

Publication number
KR20170092504A
KR20170092504A KR1020170096744A KR20170096744A KR20170092504A KR 20170092504 A KR20170092504 A KR 20170092504A KR 1020170096744 A KR1020170096744 A KR 1020170096744A KR 20170096744 A KR20170096744 A KR 20170096744A KR 20170092504 A KR20170092504 A KR 20170092504A
Authority
KR
South Korea
Prior art keywords
gas
film
substrate
etching
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020170096744A
Other languages
English (en)
Other versions
KR101869198B1 (ko
Inventor
겐사쿠 나루시마
고이치 사토
모토코 나카고미
에이이치 고모리
다이키 가토우
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20170092504A publication Critical patent/KR20170092504A/ko
Application granted granted Critical
Publication of KR101869198B1 publication Critical patent/KR101869198B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은, 표면에 SiN막과, SiO2막을 갖는 웨이퍼(W)의 에칭 방법에 있어서, SiO2막을 SiN막에 대하여 높은 선택비로 에칭할 수 있는 기술을 제공하는 것이다. 표면에 SiN막(66)과, SiO2막(69)을 갖는 웨이퍼(W)를 처리 용기(1) 내에 반입한 후, 예를 들어 미리 가스 공급부 내에서 프리믹스된 NH3 가스와 HF 가스를 포함하는 처리 가스를 처리 용기(1) 내에 간헐적으로 공급한다. 구체적으로는 HF 가스를 가스 공급부로부터 처리 용기(1) 내에 연속적으로 공급하면서, NH3 가스를 간헐적으로 공급한다. SiO2막(69)은 HF 가스와 NH3 가스를 포함하는 처리 가스와 빠르게 반응하지만, SiN막(66)에 대해서는, 처리 가스와 반응할 때까지의 시간 지연이 있다. 이 시간 지연의 사이를 이용하여 처리 가스의 공급을 행하고, SiN막에서의 반응이 활발해지기 전에 처리 가스를 멈추는 동작을 반복함으로써, SiO2막(69)을 SiN막(66)에 대하여 선택적으로 에칭할 수 있다.

Description

에칭 방법, 기억 매체 및 에칭 장치{ETCHING METHOD, STORAGE MEDIUM, AND ETCHING APPARATUS}
본 발명은 피처리 기판의 표면에 처리 가스를 공급하여, 에칭 처리를 행하는 기술에 관한 것이다.
예를 들어 반도체 트랜지스터에는, 게이트 주변의 S/D(소스/드레인) 영역은 Si(실리콘)나 SiGe(실리콘게르마늄) 등으로 형성되어 있지만, 트랜지스터의 제조 프로세스에서는, 콘택트 홀을 형성한 후, S/D 영역의 표면에 형성된 산화실리콘(SiO2)막의 자연 산화막을 제거할 필요가 있다. 한편, 게이트의 주변에는 다양한 절연막, 특히 유전율을 제어하기 위한 SiN(질화실리콘)막이 형성되어 있기 때문에, SiN막에 대하여, 자연 산화막의 선택비가 높은 에칭 프로세스가 요구되고 있다. 또한, 질화 실리콘의 화학식은 화학 양론비를 고려하지 않고 「SiN」이라고 약기하고 있다.
자연 산화막인 SiO2막을 제거하는 방법으로서는, 예를 들어 특허문헌 1에 기재되어 있는 바와 같이 HF(불화수소) 가스와 NH3(암모니아) 가스에 의한 화학적 산화물 제거 처리(Chemical Oxide Removal)를 사용한 방법이 알려져 있다. 이 방법은, 반도체 웨이퍼의 표면에 형성된 SiO2막을 에칭하기 위해서, 처리 용기 내에 HF 가스와 NH3 가스의 혼합 가스를 공급하여, 이산화실리콘과 반응시켜서 (NH4)2SiF6(규소불화암모늄)을 생성시킨다. 이 (NH4)2SiF6을 가열하여 승화시킴으로써 SiO2막이 제거(또는 에칭)된다. 그러나 이 방법에서는, SiN막도 HF 가스 및 NH3 가스와 반응하여 에칭되는 문제가 있다.
또한 최근에는 반도체 기판의 표면에 대한 데미지를 억제하기 위해서, 비교적 낮은 프로세스 온도에서 SiN막을 성막하는 경우가 있는데, 저온 프로세스에서는 SiN막이 다공성의 막으로 되는 경향이 있다. 그 때문에 SiN막이 에칭되기 쉬워져, 이 경우에는, 상기 선택비가 상당히 높은 것이 필요하다.
일본 특허 공개 제2009-158774호 공보
본 발명은, 표면에 SiN막과, SiO2막을 갖는 피처리 기판의 에칭 방법에 있어서, SiO2막을 SiN막에 대하여 높은 선택비로 에칭할 수 있는 에칭 방법 및 에칭 장치를 제공한다.
본 발명의 에칭 방법은, 표면부에 질화 실리콘막과 산화 실리콘막을 갖는 피처리 기판에 대하여, 산화 실리콘막을 선택적으로 에칭하는 방법으로서, 진공 분위기 중에서, 불화수소 가스와 암모니아 가스를 포함하는 제1 처리 가스 및 질소, 수소, 불소를 포함하는 화합물을 포함하는 제2 처리 가스 중 적어도 한쪽의 처리 가스를 상기 피처리 기판에 간헐적으로 복수회 공급하는 공정을 행한다.
본 발명의 기억 매체는, 처리 용기 내에 적재되고 표면부에 질화 실리콘막과 산화 실리콘막을 갖는 피처리 기판에 대하여, 상기 산화 실리콘막을 선택적으로 에칭하는 방법에 사용되는 컴퓨터 프로그램을 기억한 기억 매체로서, 상기 컴퓨터 프로그램은, 상술한 에칭 방법을 실시하기 위하여 스텝 군이 짜여져 있다.
본 발명의 에칭 장치는, 표면부에 질화 실리콘막과 산화 실리콘막을 갖는 피처리 기판에 대하여, 상기 산화 실리콘막을 선택적으로 에칭하는 장치로서, 상기 피처리 기판을 적재하는 적재부를 갖는 처리 용기와, 상기 적재부에 적재된 상기 피처리 기판에 대하여 불화수소 가스와 암모니아 가스를 포함하는 제1 처리 가스 및 질소, 수소, 불소를 포함하는 화합물을 포함하는 제2 처리 가스 중 적어도 한쪽의 처리 가스를 공급하기 위한 가스 공급부와, 상기 처리 용기 내를 진공 배기하기 위한 진공 배기부와, 상기 피처리 기판을 상기 제1 및 제2 처리 가스 중 적어도 하나에 간헐적으로 노출시키도록 제어 신호를 출력하는 제어부를 구비한다.
본 발명은, 표면부에 SiN막과 SiO2막을 갖는 피처리 기판에 대하여 SiO2막을 선택적으로 에칭하는 방법으로서, 피처리 기판을 HF 가스와 NH3 가스를 포함하는 처리 가스 및 N(질소), H(수소), F(불소)를 포함하는 화합물을 포함하는 처리 가스 중 적어도 한쪽의 처리 가스에 간헐적으로 노출시키도록 하고 있다. SiO2막은 HF와 NH3을 포함하는 처리 가스와 빠르게 반응하지만, SiN막은, HF와 NH3을 포함하는 처리 가스와의 반응은 완만하다. 이 때문에, 처리 가스에 연속해서 노출되는 시간이 짧아짐으로써 SiN막의 반응 진행이 억제되고, 따라서 SiO2막을 SiN막에 대하여 선택적으로 에칭할 수 있다.
도 1은 본 발명의 실시 형태에 따른 에칭 장치를 도시하는 종단면도이다.
도 2는 피처리 기판의 표면 구조를 도시하는 종단면도이다.
도 3은 본 발명의 실시 형태에서의 처리 가스의 공급/차단을 도시하는 설명도이다.
도 4는 본 발명의 실시 형태에 따른 에칭 장치의 작용을 도시하는 설명도이다.
도 5는 본 발명의 실시 형태에 따른 에칭 장치의 작용을 도시하는 설명도이다.
도 6은 SiO2와 SiN에서의 처리 가스의 공급 시간과 에칭량의 관계를 도시하는 특성도이다.
도 7은 웨이퍼 표면에서의 에칭의 모습을 도시하는 설명도이다.
도 8은 웨이퍼 표면에서의 에칭의 모습을 도시하는 설명도이다.
도 9는 웨이퍼 표면에서의 에칭의 모습을 도시하는 설명도이다.
도 10은 본 발명의 실시 형태의 다른 예에서의 처리 가스의 공급/차단을 도시하는 설명도이다.
도 11은 본 발명의 실시 형태의 또 다른 예에서의 처리 가스의 공급/차단을 도시하는 설명도이다.
도 12는 실시예 및 비교예에 있어서 에칭 방법의 에칭 특성을 도시하는 특성도이다.
도 13은 일 실시예에 따른 웨이퍼의 에칭량을 나타내는 등고선도이다.
도 14는 다른 실시예에 따른 웨이퍼의 에칭량을 나타내는 등고선도이다.
도 15는 HF가스 및 NH3가스의 각 분압과 에칭 마무리 상태의 좋고 나쁨의 관계를 도시하는 특성도이다.
본 발명의 실시 형태에 따른 에칭 장치에 대하여 설명한다. 도 1에 도시하는 바와 같이, 에칭 장치(100)는, 횡단면 형상이 대략 원형인 진공 챔버로서의 처리 용기(1)와, 천판부(11)를 구비하고 있다. 처리 용기(1)의 측면에는, 피처리 기판인 반도체 웨이퍼(이하, 간단히 「웨이퍼」라고 함)(W)의 전달을 행하기 위한 반입출구(12)가 형성되고, 반입출구(12)에는 반입출구(12)를 개폐하는 게이트 밸브(13)가 설치되어 있다.
처리 용기(1)의 내부에는, 웨이퍼(W)의 적재부인 원기둥 형상의 스테이지(2)가 설치되어 있고, 스테이지(2)의 상면에는, 웨이퍼(W)를 스테이지(2)의 표면으로부터 예를 들어 0.3mm의 간극을 두고 지지하는 지지 핀(21)이, 예를 들어 스테이지(2)의 둘레 방향으로 등간격으로 7군데에 돌출되어 있다. 또한 스테이지(2) 및 처리 용기(1)의 저면을 관통하는 관통 구멍(22)이 둘레 방향으로 등간격으로 3군데에 형성되어 있다. 관통 구멍(22)에는, 승강 기구(23)에 의해, 스테이지(2)의 상면으로부터 승강되도록 설치된 웨이퍼(W)의 전달용의 푸시업 핀(24)이 설치되어 있다. 또한 푸시업 핀(24)의 하부측은, 처리 용기(1)를 기밀하게 하기 위한 벨로즈(25)에 의해 덮여 있다.
이 스테이지(2)의 내부에는 가열부를 이루는 히터(26)가 설치되어 있어, 스테이지(2)에 적재되는 웨이퍼(W)가, 설정 온도로 가열되도록 되어 있다.
처리 용기(1)의 저면에는 배기구(14)가 형성되어 있다. 배기구(14)에는 배기관(15)이 접속되어 있고, 배기구(14)측으로부터 압력 조정 밸브(16), 개폐 밸브(17)가 설치되고, 진공 배기 기구인 진공 배기 펌프(18)에 접속되어 있다. 이들 배기관(15) 등의 부품은 진공 배기부를 구성하고 있다.
처리 용기(1)의 천판부(11)의 하면측 중앙 영역에는 오목부(19)가 형성되어 있고, 이 오목부(19)를 막아 스테이지(2)와 대향하도록 확산판(30)이 설치되어 있다. 확산판(30)은, 알루미늄 등의 열전도율이 높은 재료를 사용하여 원판 형상으로 형성되고, 두께 방향으로 관통하는 가스 토출 구멍(31)이 종횡으로 배열된 펀칭 플레이트로서 구성되어 있다.
오목부(19)에서의 확산판(30)의 상방에는, 둘레 방향으로 등간격으로 8개의 가스 확산부(32)가 설치되어 있다. 가스 확산부(32)는, 편평한 원통 형상의 부재로 구성되고, 그 측면에 둘레 방향으로 간격을 두고 복수의 토출구(33)가 형성되어 있다. 각 가스 확산부(32)의 상면에는 각각 천판부(11)에 형성된 내부 유로(34)의 일단이 접속되어 있고, 각 내부 유로(34)의 타단측은 천판부(11)의 상면에 형성된 가스를 분산시키기 위한 분산실(35)에 접속되어 있다. 천판부(11)의 상면에는 돌출 구조체(20)가 설치되고, 상단측이 2개로 분기됨과 함께 하단측이 분산실(35)에 개구되는 외부 유로(36)가 형성되어 있다.
외부 유로(36)의 한쪽의 분기의 상류단에는, 배관으로 이루어지는 NH3 가스 공급관(40)의 하류단이 접속되어 있고, 외부 유로(36)의 다른 쪽 분기의 상류단에는 HF 가스 공급관(50)의 하류단이 접속되어 있다. 우선, NH3 가스 공급관(40)측(NH3 가스의 공급계)부터 설명하면, NH3 가스 공급관(40)에는, 상류측에서부터 NH3 가스 공급원(41), 유량 조정부(42), 밸브(V3) 및 밸브(V1)가 이 순서대로 설치되어 있다. NH3 가스 공급관(40)에서의 밸브(V3)와 밸브(V1)의 사이에는 캐리어 가스(희석 가스)인 N2(질소) 가스를 공급하는 N2 가스 공급관(43)의 하류단이 접속되어 있고, N2 가스 공급관(43)에는, 상류측에서부터 N2 가스 공급원(44), 유량 조정부(45) 및 밸브(V5)가 이 순서대로 설치되어 있다. 또한 NH3 가스 공급관(40)에서의 NH3 가스 공급원(41)과 유량 조정부(42)의 사이에는, 바이패스 배관(46)의 상류단이 접속되어 있고, 바이패스 배관(46)의 하류단은, 배기관(15)에 접속되어 있다. 바이패스 배관(46)에는, 상류측으로부터 유량 조절부(47)와 개폐 밸브(V7)가 설치되어 있다.
계속해서 HF 가스 공급관(50)측(HF 가스의 공급계)을 설명하면, HF 가스 공급관(50)에는, 상류측에서부터 HF 가스 공급원(51), 유량 조정부(52), 밸브(V4) 및 밸브(V2)가 이 순서대로 설치되어 있다. HF 가스 공급관(50)에서의 밸브(V4)와 밸브(V2)의 사이에는 캐리어 가스(희석 가스)인 Ar(아르곤) 가스를 공급하는 Ar 가스 공급관(53)의 하류단이 접속되어 있고, Ar 가스 공급관(53)에는, 상류측에서부터 Ar 가스 공급원(54), 유량 조정부(55) 및 밸브(V6)가 이 순서대로 설치되어 있다. 또한 HF 가스 공급관(50)에서의 HF 가스 공급원(51)과 유량 조정부(52)의 사이에는, 바이패스 배관(56)의 상류단이 접속되어 있고, 바이패스 배관(56)의 하류단은, 배기관(15)에 접속되어 있다. 바이패스 배관(56)에는, 상류측으로부터 유량 조절부(57)와 개폐 밸브(V8)가 설치되어 있다.
여기서 NH3 가스 공급관(40) 및 HF 가스 공급관(50)으로부터 외부 유로(36)에 공급된 가스가 처리 용기(1) 내에 공급될 때까지의 처리 가스의 흐름에 대하여 설명한다. NH3 가스 공급관(40) 및 HF 가스 공급관(50)으로부터 가스가 공급되면, 외부 유로(36) 내에서 가스가 합류하여, 혼합되어서 처리 가스로 된다. 혼합된 처리 가스는, 분산실(35)로부터 8개의 내부 유로(34)로 분산되고, 분산된 각 처리 가스는, 가스 확산부(32)의 측면에 형성된 토출구(33)로부터 오목부(19) 내로 방사상으로 토출된다. 오목부(19) 내에 퍼진 처리 가스는, 확산판(30)에 형성된 각 가스 토출 구멍(31)으로부터 처리 용기(1) 내로 토출된다. 이 실시 형태에서는, 확산판(30)이 가스 공급부에 상당하고, 외부 유로(36)의 유로 분기점(상류측에서 보면 합류 부분)이 혼합부에 상당한다.
또한 처리 용기(1)에는 도시하지 않은 히터가 설치되어 있고, 외부 유로(36), 분산실(35), 내부 유로(34), 가스 확산부(32), 확산판(30) 및 처리 용기(1)의 내면 온도가 예를 들어 140℃±10℃로 설정되어 있다. 이에 의해 예를 들어 외부 유로(36)의 내부 등에서 NH3 가스와 HF 가스의 반응에 의한 부생성물, 예를 들어 NH4F의 석출을 제어할 수 있어, 파티클을 억제한다.
또한, 에칭 장치(100)는 제어부(9)를 구비하고 있다. 이 제어부(9)는, 예를 들어 컴퓨터로 이루어지고, 프로그램, 메모리, CPU를 구비하고 있다. 프로그램은, 후술하는 작용 설명에서의 일련의 동작을 실시하도록 스텝(명령어) 군이 짜여져 있고, 프로그램에 따라서, 각 밸브(V1 내지 V8)의 개폐, 각 가스의 유량 조정, 처리 용기(1) 내의 압력 조정 등을 행한다. 이 프로그램은, 컴퓨터 기억 매체, 예를 들어 플렉시블 디스크, 콤팩트 디스크, 하드 디스크, 광자기 디스크 등에 수납되어 제어부(9)에 인스톨된다.
계속해서 본 발명의 실시 형태의 작용에 대하여 설명한다. 먼저 에칭 장치(100)에 반입되는 웨이퍼(W)의 표면 구조의 일례에 대하여 도 2에 도시한다. 도 2에 도시한 바와 같이, 실리콘층(60)에는 n형 또는 p형의 불순물이 도핑되고, 실리콘층(60)의 표면에, 서로 다른 도전형의 소스/드레인(S/D) 영역(61)이 형성되어 있다. S/D 영역(61) 사이의 채널 영역(62)에는, 열 산화막으로 이루어지는 게이트 절연막(63)이 형성되어 있다. 게이트 절연막(63)의 상방에는, 게이트 전극으로 되는 도전성 폴리실리콘막(64)이 형성되어 있다. 폴리실리콘막(64)의 상측에는, 예를 들어 SiN을 사용하여 형성된 캡층(65)이 형성되고, 측벽에는 절연막인 SiN막(66)이 형성되어 있다. 이 웨이퍼(W)는, 표면에 층간 절연막(67)이 형성된 후, SiN막(66)과, S/D 영역(61)이 노출되도록 에칭이 행하여져서, 콘택트 구멍(68)이 형성되고, 콘택트 구멍(68)의 저부에 노출된 S/D 영역(61)의 표면이 산소, 예를 들어 대기에 접촉하면 자연 산화막인 SiO2막(69)이 형성된다.
웨이퍼(W)에 형성된 SiO2막(69)의 에칭 처리에 대해서, 각 처리 가스의 공급(ON) 및 공급 휴지(OFF)의 타임차트를 도시하는 도 3를 더 참조하면서 설명한다. 웨이퍼(W)는, 예를 들어 도시하지 않은 외부의 반송 아암과, 푸시업 핀(24)의 협동 작용에 의해 스테이지(2) 위에 적재되고, 히터(26)에 의해 예를 들어 115℃로 가열된다.
한편 게이트 밸브(13)가 폐쇄되어, 처리 용기(1)가 밀폐로 된 후, 도 3 중의 시각 t0에서, 밸브(V1) 및 밸브(V5)가 개방되어, N2 가스가 예를 들어 450sccm의 유량으로 공급된다. 동시에, 밸브(V2) 및 밸브(V6)가 개방되어, Ar 가스가 예를 들어 450sccm의 유량으로 공급된다. N2 가스와 Ar 가스는, 외부 유로(36)의 혼합부에서 합류하여, 이미 설명한 바와 같이 해서 확산판(30)의 가스 토출 구멍(31)으로부터 처리 용기(1)에 공급된다.
계속해서 HF 가스 및 NH3 가스의 혼합 가스를 웨이퍼(W)에 간헐적으로 공급하는 처리를 행한다. 이 실시 형태에서는, 우선 시각 t1에서 도 1에 도시하는 밸브(V4)를 개방하여, HF 가스를 예를 들어 200sccm의 유량으로 Ar 가스와 혼합한다. 이때 N2 가스도 외부 유로(36)에 유입되고 있기 때문에, Ar 가스 및 N2 가스로 희석된 HF 가스가 확산판(30)의 가스 토출 구멍(31)으로부터 샤워 형태로 웨이퍼(W)에 공급된다. 이미 설명한 바와 같이 N2 가스 및 Ar 가스의 각 유량은 450sccm이므로, Ar 가스 및 N2 가스로 희석된 HF 가스의 공급 유량은 1100sccm이다.
이때 도 4에 도시한 바와 같이 NH3 가스의 공급계에서는, 밸브(V7)가 개방되고, 밸브(V3)가 폐쇄되어 있다. 따라서, NH3 가스는 예를 들어 100sccm의 유량으로 바이패스 배관(46)을 흘러, 처리 용기(1)를 우회해서 진공 배기 펌프(18)에 의해 배기된다. 그리고 시각 t1로부터 예를 들어 6초 후의 시각 t2로부터, 시간 Ta 동안만큼 밸브(V7)를 폐쇄하고 또한 밸브(V3)를 개방하는 제1 동작과, 시간 Tb 동안만큼 밸브(V7)를 개방하고 또한 밸브(V3)를 폐쇄하는 제2 동작을, 예를 들어 5회 반복한다. 이들 제1 및 제2 동작은 제1 사이클 또는 초기 지속 시간이라고 칭하는 경우가 있다.
밸브(V7)를 폐쇄하고, 밸브(V3)를 개방하면, 도 5에 도시하는 바와 같이 NH3 가스가 N2 가스와 혼합되어 희석되고, 희석된 NH3 가스가 NH3 가스 공급관(40)을 흘러, 외부 유로(36)에서, Ar 가스 및 HF 가스와 혼합된다. 따라서, NH3 가스, N2 가스, Ar 가스 및 HF 가스의 혼합 가스가 가스 토출 구멍(31)으로부터 샤워 형태로 웨이퍼(W)에 공급된다. 이 경우, NH3 가스의 공급처를 바이패스 배관(46)에서 처리 용기(1)측으로 절환할 때에는, 유량은 100sccm인 상태 그대로이기 때문에, 가스 토출 구멍(31)으로부터 토출되는 혼합 가스의 유량은 1200sccm이다.
또한 밸브(V7)를 개방하고, 밸브(V3)를 폐쇄하면, 도 4에 도시한 바와 같이 NH3 가스가 처리 용기(1)를 우회하여 배기되어, 처리 용기(1) 내에 대한 NH3 가스의 공급이 정지된다. 따라서, HF 가스 및 NH3 가스가 사전에 혼합된(소위 프리믹스된) 혼합 가스가 가스 토출 구멍(31)으로부터 웨이퍼(W)에 간헐적으로 공급되게 된다.
이 예에서는, HF 가스를 웨이퍼(W)에 공급한 상태로 해서, NH3 가스가 간헐적으로 공급되어, NH3 가스의 공급 시간, 즉 HF 가스 및 NH3 가스를 프리믹스한 혼합 가스인 처리 가스의 공급 시간(Ta)(도 3 참조)이 1초, NH3 가스를 흘리지 않는 HF 가스만의 공급 시간(Tb)이 2초로 설정되어 있다. 이와 같이 NH3 가스를 간헐적으로(펄스식으로) 웨이퍼(W)에 공급하는 프로세스를 행하는 동안에, 처리 용기(1) 내의 압력은 예를 들어 250Pa로 설정되어 있다. 따라서, HF 가스와 NH3 가스와의 혼합 가스를 처리 용기(1) 내에 공급하는 경우에, HF 가스의 분압이 41Pa, NH3 가스의 분압이 21Pa이 된다. 이와 같이 NH3 가스를 처리 용기(1) 내에 간헐적으로 공급하는 방법으로서, 바이패스 배관(46)측과 처리 용기(1)측의 사이에서 공급처를 절환하도록 함으로써, 간헐적으로 처리 용기(1) 내에 공급되는 NH3 가스의 유량이 안정된다.
그리고, 시각 t3(제1 사이클의 완료 후)으로부터, 또한 마찬가지로 하여 NH3 가스의 공급, 정지의 제2 사이클(또는 후속 지속 시간)이 2회 반복되는데, 이 제2 사이클에서는, HF 가스 및 NH3 가스의 공급 시간(Tc)이 3초, NH3 가스를 흘리지 않는 HF 가스만의 공급 시간(Td)이 5초로 설정되어 있다. 이 제2 사이클이 완료한 시각 t4에서 밸브(V4)를 폐쇄하여 HF 가스의 공급을 정지하고, 잠시동안 N2 가스 및 Ar 가스와 같은 불활성 가스를 처리 용기(1) 내에 계속해서 흘린 후, 이들 불활성 가스의 공급을 정지하고, 웨이퍼(W)를 처리 용기(1)로부터 반출한다.
여기서 NH3 가스 및 HF 가스의 혼합 가스를 사용하여 SiO2막(69) 및 SiN막(66)을 에칭했을 때의 본 발명자의 지견에 대하여 설명한다. 도 6은, NH3 가스 및 HF 가스의 혼합 가스를 SiO2막(69) 및 SiN막(66)에 공급했을 때의 공급 시간과 SiO2막(69) 및 SiN막(66)의 에칭량과의 관계를 나타내고 있다. ◇는 SiO2막(69)의 에칭량이며, ▲는 SiN막(66)의 에칭량이다. 이 그래프로부터 알 수 있는 바와 같이, SiO2막(69)은 당해 혼합 가스(에칭 가스)가 공급된 직후부터 에칭이 급격하게 진행된다. 한편, SiN막(66)은 에칭 가스가 공급된 후, 당분간은 에칭이 거의 진행되지 않고, 대략 3초를 경과했을 때부터 서서히 에칭되어, 5초를 경과했을 때부터 SiO2막(69)과 마찬가지의 빠른 속도로 에칭이 진행된다.
SiO2나 SiN은, HF 분자 및 NH3 분자와 화학 반응을 하면, 반응 생성물로서, (NH4)2SiF6(규소불화 암모늄)이나 물 등이 생성된다. 그 때문에 이들 반응 생성물을 생성한 후, 예를 들어 가열에 의해 제거함으로써 에칭이 행하여진다. 도 6에 나타내는 결과로부터, SiO2막(69)에 대해서는, NH3 가스 및 HF 가스와 즉시 반응하여 반응이 진행되지만, SiN막(66)에 대해서는 표면 상태가, 즉시 반응하지 않는 상태로 되어 있다고 추측된다.
본 실시 형태에서, NH3 가스 및 HF 가스의 혼합 가스를 간헐적으로(펄스식으로) 웨이퍼(W)에 공급하고 있는 이유는, 상술한 지견에 기초하고 있다. 도 7 내지 도 9는, 도 3에 도시한 가스의 공급 시퀀스와 웨이퍼(W)의 표면 상태를 대응시킨 모식도(이미지도)이다. 또한 이 모식도는, 가스의 공급 시퀀스와 에칭의 대응을 직감적으로 파악할 수 있도록 하기 위한 이미지도이며, 웨이퍼(W)의 표면 상태를 정확하게 기재한 것은 아니다.
도 7은, HF 가스를 웨이퍼(W)에 공급한 상태를 나타내고, SiN막(66)과 S/D 영역(61)의 표면에 형성된 SiO2막(69)이 노출되어 있는 웨이퍼(W)의 표면에 HF 분자(80)가 흡착된 상태이다. 그리고, 도 8은, NH3 가스가 웨이퍼(W)에 공급되고, HF 가스의 제1 처리 분위기가 당해 HF 가스에 NH3 가스가 혼합된 혼합 가스의 제2 처리 분위기로 절환되는 상태를 도시한다. 도 8에 도시한 바와 같이, 웨이퍼(W)의 표면이 HF 가스와 NH3 가스가 공존하는 제2 처리 분위기에 1초간 노출되어, SiO2막(69)과 HF 분자(80) 및 NH3 분자(81)가 반응하여, 예를 들어(NH4)2SiF6이나 물 등의 반응 생성물(82)이 된다.
한편 SiN막(66)은, HF 분자(80)와 NH3 분자(81)에 노출되어도 반응의 진행이 완만하다. 그 때문에 웨이퍼(W)의 표면이 HF 가스 및 NH3 가스가 공존하는 제2 처리 분위기에 노출되는 Ta의 1초간에는, 반응이 거의 진행되지 않는다. 그 후, Tb에 있어서, 제2 처리 분위기는 NH3을 포함하지 않는 제1 처리 분위기로 치환되기 때문에, SiN막(66)은 HF 분자(80) 및 NH3 분자(81)와 반응이 거의 진행되지 않는다. 전술한 바와 같이, 웨이퍼(W)는 115℃로 가열되고 있기 때문에, 도 9에 도시한 바와 같이 (NH4)2SiF6이나 물 등의 반응 생성물(82)은 휘발된다. 따라서 SiN막(66)에 대하여 SiO2막(69)이 선택적으로 에칭된다. 그리고 NH3 가스의 공급·공급 휴지가 이미 설명한 바와 같이 복수회 반복됨으로써, 자연 산화막인 SiO2막(69)이 서서히 에칭되어 웨이퍼(W)의 표면으로부터 제거됨과 함께, SiN막(66)의 에칭은 억제된 상태로 된다.
상술한 실시 형태는, 표면부에 SiN막(66)과 자연 산화막인 SiO2막(69)을 갖는 웨이퍼(W)에 대하여 SiO2막(69)을 선택적으로 에칭하는 방법에 있어서, 웨이퍼(W)에 대하여 HF 가스를 연속해서 공급하면서, NH3 가스를 간헐적으로 복수회 공급하도록 하고 있다. SiO2막(69)은, HF 가스와 NH3 가스를 포함하는 처리 가스와 빠르게 반응하지만, SiN막(66)에 대해서는, 개략적으로 말하면 처리 가스와 반응할 때까지의 시간 지연이 있다. 이 때문에 이 시간 지연의 사이를 이용하여 처리 가스의 공급을 행하고, SiN막(66)에서의 반응이 활발해지기 전에 처리 가스를 멈추는 동작을, 목적으로 하는 SiO2막(69)의 에칭량에 대응한 횟수만큼 반복함으로써, SiO2막(69)을 SiN막(66)에 대하여 선택적으로 에칭할 수 있다.
또한 NH3 가스의 1회 공급 시간이 짧은(Ta가 1초) 전단 펄스 공정을 행한 후, NH3 가스의 1회 공급 시간이 Ta보다 긴(Tc가 3초) 후단 펄스 공정을 행하고 있다. 대기 폭로의 영향을 받고 있는 웨이퍼(W)의 최외측 표면은 에칭되기 쉽다. 그 때문에, 에칭 개시 직후에는 에칭 시간을 짧게 함으로써 에칭의 제어성을 높이고, 에칭이 진행되어 에칭의 속도가 느려졌을 때에, 에칭 시간을 길게 함으로써, SiO2막(69)의 에칭량이 증가하여 에칭 레이트가 높아지는 이점이 있다.
또한 상술한 실시 형태에서는, HF 가스와 NH3 가스를 처리 용기(1) 내에 공급하기 전에 혼합한 처리 가스를 공급하고 있지만, HF 가스와 NH3 가스를 각각 다른 가스 공급부로부터 처리 용기(1) 내에 공급한 경우에도, SiO2막(69)을 SiN막(66)에 대하여 높은 선택비로 에칭을 할 수 있다. 이러한 방법을 사용하는 에칭 장치로서, HF 가스와 NH3 가스가 서로 다른 샤워 헤드의 가스 공급 구멍으로부터 따로따로 처리 용기(1) 내에 공급되는 포스트 믹스형의 에칭 장치를 들 수 있다. 이 경우, 2개의 가스 공급부 중 한쪽의 가스 공급부로부터 HF 가스를 연속적으로 처리 용기(1) 내에 공급하고, 다른 쪽의 가스 공급부로부터 NH3 가스를 간헐적으로 처리 용기(1) 내에 공급한다.
또한 전단 펄스 공정에서 충분한 에칭 레이트가 얻어지는 경우에는, 후단 펄스 공정은 행하지 않아도 된다.
또한 본 발명의 실시 형태의 다른 예로서, 도 10에 도시하는 바와 같이, 예를 들면, 제1 사이클에 있어서 처리 용기(1) 내에 HF 가스와 NH3 가스를 동시에 펄스 형상으로 공급해도 된다. 이 경우의 가스의 공급/공급차단은, 밸브(V3, V4, V7 및 V8)의 개폐 제어에 의해 행하여지고, HF 가스는 공급 휴지 시에는, NH3 가스와 동시에 바이패스 유로(56)에 의해 처리 용기(1)를 우회하여 배기된다. 이러한 프로세스에 있어서, 웨이퍼(W)는, HF 가스와 NH3 가스가 혼합된 처리 가스의 분위기에 노출되는 시간대와, HF 가스 및 NH3 가스 중 어디에도 노출되지 않는 시간대가 교대로 복수회 행하여진다. 이러한 방법에 의해서도 SiO2막(69)을 SiN막(66)에 대하여 높은 선택비로 에칭할 수 있다.
또한 본 발명은, 도 11에 도시하는 바와 같이 처리 용기(1) 내에 NH3 가스를 연속해서 공급하면서, HF 가스를 간헐적으로 복수회 공급하도록 해도 된다. 이 예의 경우에는, 웨이퍼(W)의 분위기는, HF 가스와 NH3 가스를 포함하는 처리 가스로 된 후, HF 가스를 포함하지 않고 NH3 가스, N2 가스 및 Ar 가스가 혼합된 처리 가스로 된다. 이 경우에도 SiO2막(69) 및 SiN막(66)이 HF 가스 및 NH3 가스와의 혼합 가스의 분위기에 간헐적으로 노출되기 때문에 마찬가지의 효과가 얻어진다.
또한, 본 발명자는, 제1 실시 형태와 같이 HF 가스를 흘리면서 NH3 가스를 간헐적으로 공급하는 방법(도 3 참조)과, NH3 가스를 흘리면서 HF 가스를 간헐적으로 공급하는 방법(도 11 참조)과, HF 가스 및 NH3 가스의 양쪽을 동시에 공급, 동시에 공급 정지하는 방법(도 10 참조)을 비교하고 있다. 그 결과에 의하면, 후술하는 실시예에 기재하는 바와 같이, HF 가스를 흘리면서 NH3 가스를 간헐적으로 공급하는 방법을 실시한 경우의 상기 에칭 선택비가 가장 큰 것으로 파악되고 있다. 그 이유는, SiN막(66)의 표면에 HF가 사전에 흡착됨으로써, (NH4)2SiF6의 생성 반응이 일어나기 어렵게 되어 있는 것으로 추측된다.
또한 SiO2막(69)은, 질소, 수소, 불소를 포함하는 화합물을 포함하는 처리 가스, 예를 들어 불화 암모늄(NH4F) 가스를 사용하여 에칭할 수 있고, 이 경우에도 이 가스가 SiO2막(69)과 반응해서 (NH4)2SiF6을 생성한다. 따라서, SiO2막(69)과 SiN막(66)을 갖는 웨이퍼(W)에 불화 암모늄(NH4F) 가스를 간헐적으로 복수회 공급함으로써, 마찬가지로 SiN막(66)에 대하여 SiO2막(69)을 높은 선택비로 에칭할 수 있다.
또한, 도 6에 도시하는 바와 같이, SiO2막은, 처리 가스를 공급한 직후부터 에칭량이 증가하고 있고, SiN막은 5초 경과 이후에 급격히 에칭량이 증가하고 있다. 따라서, 피처리 기판에 대한 각 회의 처리 가스의 공급 시간의 길이는 0.1초 내지 5초로 하는 것이 바람직하다. 또한, SiN막의 에칭을 충분히 적게 하기 위해, 피처리 기판에 대한 각 회의 처리 가스의 공급 정지 시간의 길이는 1초 내지 15초로 설정하는 것이 바람직하다. 이와 같이 설정하는 것에 의해, SiN막(66)에 대한 SiO2막(69)의 에칭 선택비를 충분히 높일 수 있다.
또한, 후술하는 실시예 3에 나타낸 바와 같이, HF가스의 분압을 80Pa 이하, NH3 가스의 분압을 140Pa 이하로 설정하는 경우에 있어서, HF 가스의 분압에 대한 NH3가스의 분압의 분압비를 1 이상으로 설정하는 것이 바람직하다. 이 경우, 각 처리 가스가 좁은 부위까지 널리 퍼지도록 하기 위해, 도 9에 도시한 SiO2막(69)에 있어서, SiN막(66)의 근방의 부위와 당해 근방 부위 보다 SiN막(66)으로부터 이격된 부위와의 사이의 에칭량이 균일하여, S/D 영역(61)이나 SiN막(66)의 표면이 매끄럽게 된다. 또한, 깊이 치수가 크고 좁은 직경의 홀(홈부)이나 깊이 치수가 크고 폭이 좁은 배선 패턴에 있어서도, 처리 가스가 좁은 부위까지 널리 퍼지므로, 홀이나 배선 패턴의 저부의 SiO2막(69)을 구석까지 양호한 효율로 선택적으로 제거할 수 있다. HF 가스 및 NH3 가스의 각각의 분압이 충분히 낮아지면, 에칭 속도가 느려질 우려가 있기 때문에, HF 가스의 분압은 10Pa 내지 80Pa이 바람직하고, NH3 가스의 분압은 10Pa 내지 140Pa로 설정하는 것이 바람직하다.
*즉, 본 발명은 피처리 기판을, NH3 가스 및 HF 가스의 혼합 가스를 포함하는 처리 가스 또는 질소, 수소, 불소를 포함하는 화합물을 포함하는 처리 가스인, NH4F 가스 또는 NH4FHF를 포함하는 처리 가스에 간헐적으로 복수회 노출시키는 방법이다. 또한, 처리 가스가 NH3 가스, HF 가스 및 NH4F 가스(또는, NH4FHF)의 혼합 가스이어도 된다.
그리고 본 발명은 도 1에 도시하는 에칭 장치(100)에 한하지 않고, 진공 분위기 중에 국소적으로 예를 들어 NH3 가스 및 HF 가스의 혼합 가스를 포함하는 처리 가스의 분위기가 항상 형성되고, 이 분위기에 피처리 기판이 간헐적으로 복수회 노출되는 장치이어도 된다. 이러한 예로서는, 진공 용기 내의 회전 테이블의 중심으로부터 벗어난 위치에 피처리 기판을 적재하여, 회전 테이블을 회전시켰을 때에 피처리 기판이 이동하는 이동 영역의 일부에 천장이 낮은 처리 블록을 형성하고, 처리 블록 내에 처리 가스를 공급한 상태에서, 회전 테이블을 복수회 회전시키는 장치를 들 수 있다. 또한 명세서에서 사용하고 있는 SiO2막, SiN막의 「막」은, 박층만을 의미하는 것은 아니며, 블록 형상의 것도 포함하는 의미이다.
[실시예]
본 발명의 실시 형태의 효과를 검증하기 위해 행한 실시예에 대하여 기재한다.
(실시예 1-1)
SiO2막과 SiN막을 노출시킨 평가용의 웨이퍼를 사용하여, 도 1에 도시하는 에칭 장치(100)에 의해 제1 실시 형태에 기재한 방법 중 도 3에 도시하는 시퀀스를 행하였다. 즉, HF 가스를 흘리면서, NH3 가스를 1초간 공급하는 공정과 2초간 공급 정지하는 공정을 5회 반복하고, 그 후, NH3 가스를 3초간 공급하는 공정과 5초간 공급 정지하는 공정을 2회 반복하였다. 이 때, 처리 용기 내의 프로세스 압력은 250Pa(1.88Torr), 처리 용기 내의 프로세스 온도는 115℃이다.
(실시예 1-2)
*도 1에 도시한 프리믹스형 장치 대신에, HF 가스와 NH3 가스가 샤워 헤드의 가스 토출 구멍으로부터 따로따로 처리 용기(1) 내에 공급되는 포스트 믹스형의 장치를 사용하여, 실시예 1-1과 마찬가지의 시퀀스로 평가용의 웨이퍼에 대하여 에칭을 행하였다.
(비교예 1)
HF 가스와 NH3 가스가 샤워 헤드의 가스 토출 구멍으로부터 따로따로 처리 용기 내에 공급되는 포스트 믹스형의 장치를 사용하여, HF 가스와 NH3 가스를 처리 용기(1) 내에 11초간 공급하여 에칭을 행하였다.
(결과 및 고찰)
실시예 1-1에서는, SiN막에 대한 SiO2막의 에칭 선택비는 15.5로 가장 높아져 있었다. 도 12는, 실시예 1-2와 비교예의 각각에 대해서, SiO2막의 에칭량, SiN막의 에칭량 및 SiN막에 대한 SiO2막의 에칭 선택비를 나타낸다. 비교예에서는, SiO2막은 SiN막과 거의 동일 정도로 에칭되고 있어 에칭 선택비는 1.2로 낮았다. 이에 반해 실시예 1-2에서는, SiO2막은 비교예와 거의 동일 정도 에칭되었지만, SiN막은 거의 에칭되지 않아, SiN막에 대한 SiO2막의 에칭 선택비도 7.3으로 높았다. 이 결과에 의하면, 본 발명의 에칭 방법을 사용함으로써 SiN막에 대한 SiO2막의 에칭 선택비를 높일 수 있다고 할 수 있다.
또한 도 13, 도 14는 각각 실시예 1-1 및 실시예 1-2에서의 에칭을 행한 때의 웨이퍼 표면의 에칭량의 분포를 나타내는 등고선도이다. 또한 도면 중의 도트는 에칭량을 측정한 부위를 나타내고, 굵은 선은 기준으로 하는 에칭량의 등고선, 실선은 기준보다 에칭량이 많은 부분의 등고선, 파선은 기준보다 에칭량이 적은 부분의 등고선을 나타낸다. 이에 의하면 프리믹스형의 장치를 사용한 경우에는 보다 면내 균일성이 높아진다고 할 수 있다. 또한, 샤워 헤드의 구조 등을 조정하여, 웨이퍼(W)의 표면에 균일하게 처리 가스를 공급할 수 있는 구조로 함으로써 면내 균일성은 향상시킬 수 있다.
(실시예 2)
NH3 가스를 흘리면서 HF 가스를 1초간 공급하는 공정과 2초간 공급 정지하는 공정을 5회 반복하고, 그 후, HF 가스를 3초간 공급하는 공정과 5초간 공급 정지하는 공정을 2회 반복하는 시퀀스를 사용한 것을 제외하고, 실시예 1-1과 마찬가지의 처리를 행하였다.
(결과 및 고찰)
이 결과에 의하면, 실시예 2에서는 SiN막에 대한 SiO2막의 에칭 선택비는 7.3이었다. 웨이퍼(W)를 NH3과 HF 가스를 포함하는 처리 가스에 간헐적으로 노출시킴으로써, SiN막에 대한 SiO2막의 에칭 선택비를 높일 수 있는데, HF 가스를 흘리면서 NH3 가스를 간헐적으로 공급한 경우에는, 보다 큰 효과가 있다고 할 수 있다.
(실시예 3)
실시예 1-1 및 1-2에 있어서, HF 가스와 NH3 가스를 포함하는 처리 가스를 250Pa의 압력으로 조정한 처리 용기(1) 내에 공급할 때, 각각의 분압이 (HF의 분압(Pa):NH3 가스의 분압(Pa)) = (12:105), (20:73), (22:55), (58:115), (38:19)이 되도록 HF 가스 및 NH3 가스의 유량을 조정하였다. 그리고, 에칭 처리 후에, 막의 표면에 있어서 에칭의 마무리 상태의 좋고 나쁨에 대해서 평가하였다.
도 15는, HF 가스 및 NH3 가스의 분압을 각각의 압력으로 설정한 때의 에칭의 결과를 도시하는 특성도이고, 처리 가스가 좁은 부위까지 널리 퍼지고 SiN막의 근방부까지 에칭이 균일하여 SiO2막을 전부 제거했을 때에 표면이 매끄럽게 마무리된 예는 ◇로 나타내고, SiN막이 근방부의 SiO2막의 에칭이 느려 SiO2막을 전부 제거했을 때에 표면이 매끄럽게 마무리되지 않은 예를 ▲로 나타내었다. 또, 도면 중의 직선은 HF:NH3의 분압비가 1:1인 것을 나타낸다. 이 결과에 의하면, HF 가스의 분압을 80Pa이하, NH3 가스의 분압을 140Pa 이하로 설정한 경우에 있어서, HF가스의 분압에 대한 NH3 가스의 분압의 분압비를 1 이상으로 설정한 경우에는, SiN막의 근방부까지 에칭이 균일하여, 표면이 매끄럽게 에칭되었다. 본 발명에 의하면, 좁은 부위까지 처리 가스를 침입시킬 수 있어, 좁은 부위의 SiO2막까지 양호한 효율로 에칭하는 것이 가능하다고 할 수 있다.
1 : 처리 용기 2 : 스테이지
9 : 제어부 10 : 처리 용기
11 : 천판부 14 : 배기구
19 : 오목부 26 : 히터
30 : 확산판 31 : 가스 토출 구멍
32 : 가스 확산부 35 : 분산실
36 : 외부 유로 40 : NH3 가스 공급관
50 : HF 가스 공급관

Claims (15)

  1. 표면부에 각각 노출된 부분을 갖는 질화 실리콘막과 산화 실리콘막을 갖는 피처리 기판에 대하여 산화 실리콘막을 선택적으로 에칭하는 방법으로서,
    상기 산화 실리콘막을 선택적으로 에칭하도록, 진공 분위기 중에서, 불화수소 가스와 암모니아 가스를 포함하는 제1 처리 가스 및 질소, 수소, 불소를 포함하는 화합물을 포함하는 제2 처리 가스 중 적어도 한쪽의 처리 가스를 상기 피처리 기판의 상기 질화 실리콘막과 산화 실리콘막의 노출부에 간헐적으로 복수회 공급하는 공정을 행하고,
    상기 피처리 기판에 대한 각회의 처리 가스의 공급 시간의 길이는 0.1초 내지 5초인 것을 특징으로 하는, 에칭 방법.
  2. 제1항에 있어서,
    가스 공급 시퀀스에 있어서 상기 피처리 기판에 대한 상기 제1 및 제2 처리 가스 중 적어도 한쪽의 공급 정지 시간의 길이는 1초 내지 15초인, 에칭 방법.
  3. 제1항에 있어서,
    상기 질소, 수소, 불소를 포함하는 화합물은, NH4F 및 NH4FHF 중 어느 하나인, 에칭 방법.
  4. 제1항에 있어서,
    상기 공정은, 처리 용기 내를 진공 배기하면서, 상기 처리 용기 내의 상기 피처리 기판에 대하여 상기 불화수소 가스와 상기 암모니아 가스를 미리 혼합하여 얻어진 상기 제1 처리 가스를 가스 공급부로부터 간헐적으로 공급하는 공정인, 에칭 방법.
  5. 제4항에 있어서,
    상기 공정은, 상기 불화수소 가스를 상기 가스 공급부로부터 연속적으로 공급하고, 상기 불화수소 가스에 간헐적으로 상기 암모니아 가스를 혼합하는, 에칭 방법.
  6. 제4항에 있어서,
    상기 가스 공급부는, 상기 처리 용기 내에 적재된 상기 피처리 기판에 대향하는 복수의 가스 공급 구멍을 갖는, 에칭 방법.
  7. 제1항에 있어서,
    상기 공정은, 가스 공급 시퀀스에 있어서, 상기 피처리 기판에 대한 상기 제1 및 제2 처리 가스 중 적어도 한쪽의 공급 지속 시간을 초기 지속 시간 및 후속 지속 시간으로 설정하는 공정을 포함하고,
    상기 후속 지속 시간에 있어서 상기 제1 및 제2 처리 가스 중 적어도 한쪽을 공급하는 시간은, 상기 초기 지속 시간에 있어서의 시간보다 긴, 에칭 방법.
  8. 제7항에 있어서,
    상기 후속 지속 시간에 있어서, 상기 피처리 기판에 대한 상기 제1 및 제2 처리 가스 중 적어도 한쪽의 공급 정지 시간이 상기 초기 지속 시간에 있어서의 공급 정지 시간 보다 긴, 에칭 방법.
  9. 제1항에 있어서,
    진공 분위기 중에 있는 상기 불화 수소 가스의 분압이 10Pa 내지 80Pa, 상기 암모니아 가스의 분압이 10Pa 내지 140Pa이고,
    상기 불화 수소 가스의 분압에 대한 상기 암모니아 가스의 분압의 분압비가 1 이상인, 에칭 방법.
  10. 처리 용기 내에 적재되고, 표면부에 질화 실리콘막과 산화 실리콘막을 갖는 피처리 기판에 대하여 상기 산화 실리콘막을 선택적으로 에칭하는 방법에 사용되는 컴퓨터 프로그램을 기억한 기억 매체로서,
    상기 컴퓨터 프로그램은, 제1항에 기재된 에칭 방법을 실시하기 위하여 스텝 군이 짜여져 있는 기억 매체.
  11. 표면부에 질화 실리콘막과 산화 실리콘막을 갖는 피처리 기판에 대하여 상기 산화 실리콘막을 선택적으로 에칭하는 장치로서,
    상기 피처리 기판을 적재하는 적재부를 갖는 처리 용기와,
    상기 적재부에 적재된 상기 피처리 기판에 대하여 불화수소 가스와 암모니아 가스를 포함하는 제1 처리 가스 및 질소, 수소, 불소를 포함하는 화합물을 포함하는 제2 처리 가스 중 적어도 한쪽의 처리 가스를 공급하기 위한 가스 공급부와,
    상기 처리 용기 내를 진공 배기하기 위한 진공 배기부와,
    상기 피처리 기판을 상기 제1 및 제2 처리 가스 중 어느 한쪽에 간헐적으로 노출시키도록 제어 신호를 출력하는 제어부를 구비하고,
    상기 피처리 기판에 대한 각회의 처리 가스의 공급 시간의 길이는 0.1초 내지 5초인 것을 특징으로 하는, 에칭 장치.
  12. 제11항에 있어서,
    상기 질소, 수소, 불소를 포함하는 화합물은, NH4F 및 NH4FHF 중 어느 하나인, 에칭 장치.
  13. 제11항에 있어서,
    상기 가스 공급부로부터 상기 처리 용기 내에 상기 제1 처리 가스가 공급되기 전에, 상기 불화수소 가스와 상기 암모니아 가스를 혼합하는 혼합부를 더 구비하고,
    상기 제1 처리 가스는, 상기 불화수소 가스와 상기 암모니아 가스의 혼합 가스를 포함하는, 에칭 장치.
  14. 제13항에 있어서,
    상기 제어부는, 상기 불화수소 가스를 상기 가스 공급부로부터 연속적으로 공급하고, 상기 불화수소 가스에 간헐적으로 상기 암모니아 가스를 혼합하도록 제어 신호를 출력하는, 에칭 장치.
  15. 제11항 내지 제14항 중 어느 한 항에 있어서,
    상기 가스 공급부는, 상기 처리 용기 내에 적재된 상기 피처리 기판에 대향하는 복수의 가스 공급 구멍을 갖는, 에칭 장치.
KR1020170096744A 2013-12-26 2017-07-31 에칭 방법, 기억 매체 및 에칭 장치 Active KR101869198B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2013-270504 2013-12-26
JP2013270504 2013-12-26
JP2014246894A JP6405958B2 (ja) 2013-12-26 2014-12-05 エッチング方法、記憶媒体及びエッチング装置
JPJP-P-2014-246894 2014-12-05

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140186851A Division KR101766517B1 (ko) 2013-12-26 2014-12-23 에칭 방법, 기억 매체 및 에칭 장치

Publications (2)

Publication Number Publication Date
KR20170092504A true KR20170092504A (ko) 2017-08-11
KR101869198B1 KR101869198B1 (ko) 2018-06-19

Family

ID=53482633

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020140186851A Active KR101766517B1 (ko) 2013-12-26 2014-12-23 에칭 방법, 기억 매체 및 에칭 장치
KR1020170096744A Active KR101869198B1 (ko) 2013-12-26 2017-07-31 에칭 방법, 기억 매체 및 에칭 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020140186851A Active KR101766517B1 (ko) 2013-12-26 2014-12-23 에칭 방법, 기억 매체 및 에칭 장치

Country Status (4)

Country Link
US (1) US9390933B2 (ko)
JP (1) JP6405958B2 (ko)
KR (2) KR101766517B1 (ko)
TW (1) TWI647755B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102044763B1 (ko) * 2018-08-22 2019-11-15 무진전자 주식회사 고 선택적 실리콘 산화물 제거를 위한 건식 세정 방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102168172B1 (ko) * 2014-05-23 2020-10-20 삼성전자주식회사 반도체 소자의 제조 방법
JP6503730B2 (ja) * 2014-12-22 2019-04-24 東京エレクトロン株式会社 成膜装置
KR102452593B1 (ko) * 2015-04-15 2022-10-11 삼성전자주식회사 반도체 장치의 제조 방법
US9564341B1 (en) * 2015-08-04 2017-02-07 Applied Materials, Inc. Gas-phase silicon oxide selective etch
KR101874822B1 (ko) * 2016-04-01 2018-07-06 주식회사 테스 실리콘산화막의 선택적 식각 방법
JP6696322B2 (ja) * 2016-06-24 2020-05-20 東京エレクトロン株式会社 ガス処理装置、ガス処理方法及び記憶媒体
US10510851B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance contact method and structure
JP6988083B2 (ja) * 2016-12-21 2022-01-05 東京エレクトロン株式会社 ガス処理装置及びガス処理方法
JP6812284B2 (ja) * 2017-03-28 2021-01-13 東京エレクトロン株式会社 エッチング方法及び記録媒体
JP7109165B2 (ja) * 2017-05-30 2022-07-29 東京エレクトロン株式会社 エッチング方法
JP6597732B2 (ja) * 2017-07-24 2019-10-30 東京エレクトロン株式会社 ガス処理装置
JP6561093B2 (ja) * 2017-07-24 2019-08-14 東京エレクトロン株式会社 シリコン酸化膜を除去する方法
JP6778166B2 (ja) 2017-09-08 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法
JP6811202B2 (ja) * 2018-04-17 2021-01-13 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
CN108847391B (zh) * 2018-06-01 2021-06-08 北京北方华创微电子装备有限公司 一种非等离子干法刻蚀方法
JP7113681B2 (ja) * 2018-06-28 2022-08-05 株式会社日立ハイテク エッチング処理方法およびエッチング処理装置
US11158545B2 (en) * 2018-09-25 2021-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming isolation features in metal gates
US11772058B2 (en) * 2019-10-18 2023-10-03 Taiwan Semiconductor Manufacturing Company Limited Gas mixing system for semiconductor fabrication
JP7550534B2 (ja) * 2020-05-15 2024-09-13 東京エレクトロン株式会社 エッチング方法およびエッチング装置
CN113889405B (zh) 2020-07-02 2024-07-05 长鑫存储技术有限公司 半导体结构的处理方法及形成方法
JP7411818B2 (ja) * 2020-07-02 2024-01-11 チャンシン メモリー テクノロジーズ インコーポレイテッド 半導体構造の処理方法及び形成方法
JP7459720B2 (ja) * 2020-08-11 2024-04-02 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法、装置及びシステム
US11295960B1 (en) * 2021-03-09 2022-04-05 Hitachi High-Tech Corporation Etching method
JP7590082B2 (ja) * 2021-06-10 2024-11-26 東京エレクトロン株式会社 シャワーヘッド及び基板処理装置
CN115681653A (zh) 2021-07-29 2023-02-03 北京北方华创微电子装备有限公司 半导体工艺设备及其进气装置
KR20230168652A (ko) * 2022-06-07 2023-12-15 삼성디스플레이 주식회사 표시 장치의 제조 장치 및 표시 장치의 제조 방법
US20240035196A1 (en) * 2022-07-26 2024-02-01 Applied Materials, Inc. Method of selective etching of dielectric materials

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010619A (ja) * 2006-06-29 2008-01-17 Tokyo Electron Ltd エッチング方法及び記録媒体
US7393561B2 (en) * 1997-08-11 2008-07-01 Applied Materials, Inc. Method and apparatus for layer by layer deposition of thin films
JP2009158774A (ja) 2007-12-27 2009-07-16 Tokyo Electron Ltd 基板処理方法、基板処理装置及び記憶媒体
KR20100105398A (ko) * 2009-03-19 2010-09-29 도쿄엘렉트론가부시키가이샤 기판의 에칭 방법 및 시스템
US20110061812A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4890025B2 (ja) * 2005-12-28 2012-03-07 東京エレクトロン株式会社 エッチング方法及び記録媒体
JP2009094307A (ja) * 2007-10-10 2009-04-30 Tokyo Electron Ltd エッチング方法及び記録媒体
JP4553049B2 (ja) * 2008-02-29 2010-09-29 エルピーダメモリ株式会社 半導体装置の製造方法
US7994002B2 (en) * 2008-11-24 2011-08-09 Applied Materials, Inc. Method and apparatus for trench and via profile modification
US20110065276A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
CN103081071B (zh) * 2010-08-03 2015-09-30 东京毅力科创株式会社 基板处理方法和基板处理装置
TW201234452A (en) * 2010-11-17 2012-08-16 Tokyo Electron Ltd Apparatus for plasma treatment and method for plasma treatment

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7393561B2 (en) * 1997-08-11 2008-07-01 Applied Materials, Inc. Method and apparatus for layer by layer deposition of thin films
JP2008010619A (ja) * 2006-06-29 2008-01-17 Tokyo Electron Ltd エッチング方法及び記録媒体
JP2009158774A (ja) 2007-12-27 2009-07-16 Tokyo Electron Ltd 基板処理方法、基板処理装置及び記憶媒体
KR20100105398A (ko) * 2009-03-19 2010-09-29 도쿄엘렉트론가부시키가이샤 기판의 에칭 방법 및 시스템
US20110061812A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
KR20130014552A (ko) * 2010-03-10 2013-02-07 어플라이드 머티어리얼스, 인코포레이티드 주기적인 산화 및 에칭을 위한 장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102044763B1 (ko) * 2018-08-22 2019-11-15 무진전자 주식회사 고 선택적 실리콘 산화물 제거를 위한 건식 세정 방법
WO2020040463A1 (ko) * 2018-08-22 2020-02-27 무진전자 주식회사 고 선택적 실리콘 산화물 제거를 위한 건식 세정 방법

Also Published As

Publication number Publication date
JP6405958B2 (ja) 2018-10-17
TW201539569A (zh) 2015-10-16
JP2015144249A (ja) 2015-08-06
US9390933B2 (en) 2016-07-12
TWI647755B (zh) 2019-01-11
KR20150076099A (ko) 2015-07-06
US20150187593A1 (en) 2015-07-02
KR101869198B1 (ko) 2018-06-19
KR101766517B1 (ko) 2017-08-08

Similar Documents

Publication Publication Date Title
KR101869198B1 (ko) 에칭 방법, 기억 매체 및 에칭 장치
CN105244270B (zh) 蚀刻方法和蚀刻装置
KR101840923B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP4374030B2 (ja) 半導体装置の製造方法および基板処理装置
US20170040180A1 (en) Gas-phase silicon oxide selective etch
US20200118830A1 (en) Substrate processing apparatus and substrate processing method
TWI710015B (zh) 基板處理方法
JP5881612B2 (ja) 半導体装置の製造方法および製造装置
CN108701599B (zh) 基板处理方法
WO2012018010A1 (ja) 基板処理方法および基板処理装置
TWI620245B (zh) Etching method and recording medium
TW201911416A (zh) 蝕刻方法和蝕刻系統
JP2019125715A (ja) エッチング方法及びエッチング装置
US10622205B2 (en) Substrate processing method and substrate processing apparatus
JP6680190B2 (ja) 成膜装置
TWI674625B (zh) 原位羥化裝置
KR100549584B1 (ko) 반도체 소자의 절연막 제조 방법
JP2022077419A (ja) エッチング方法およびエッチング装置
JP2005072377A (ja) 半導体装置の製造方法及び基板処理装置
JP2004186210A (ja) 窒素含有ケイ素化合物膜の形成方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20170731

Patent event code: PA01071R01D

Filing date: 20141223

Application number text: 1020140186851

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170822

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180518

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180612

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180612

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210601

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20220518

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20230523

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20240521

Start annual number: 7

End annual number: 7