[go: up one dir, main page]

KR20170078209A - Handler for testing semiconductor - Google Patents

Handler for testing semiconductor Download PDF

Info

Publication number
KR20170078209A
KR20170078209A KR1020150188516A KR20150188516A KR20170078209A KR 20170078209 A KR20170078209 A KR 20170078209A KR 1020150188516 A KR1020150188516 A KR 1020150188516A KR 20150188516 A KR20150188516 A KR 20150188516A KR 20170078209 A KR20170078209 A KR 20170078209A
Authority
KR
South Korea
Prior art keywords
insert
hole
handler
pin
socket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020150188516A
Other languages
Korean (ko)
Inventor
이진복
성기주
이건우
Original Assignee
(주)테크윙
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)테크윙 filed Critical (주)테크윙
Priority to KR1020150188516A priority Critical patent/KR20170078209A/en
Priority to CN201910142020.5A priority patent/CN110064605B/en
Priority to TW105143775A priority patent/TWI617820B/en
Priority to CN201611241234.0A priority patent/CN106955855B/en
Publication of KR20170078209A publication Critical patent/KR20170078209A/en
Priority to KR1020240023939A priority patent/KR20240026168A/en
Priority to KR1020240023941A priority patent/KR20240026169A/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B07SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07CPOSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
    • B07C5/00Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
    • B07C5/02Measures preceding sorting, e.g. arranging articles in a stream orientating
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867Handlers or transport devices, e.g. loaders, carriers, trays
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B07SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07CPOSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
    • B07C5/00Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
    • B07C5/34Sorting according to other particular properties
    • B07C5/344Sorting according to other particular properties according to electric or electromagnetic properties
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2644Adaptations of individual semiconductor devices to facilitate the testing thereof
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2893Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B07SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07CPOSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
    • B07C2301/00Sorting according to destination
    • B07C2301/0008Electronic Devices, e.g. keyboard, displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체소자의 테스트를 지원하는 반도체소자 테스트용 핸들러에 관한 것이다.
본 발명에 따른 반도체소자 테스트용 핸들러는 테스터의 소켓플레이트와 결합되어서 반도체소자가 상기 소켓플레이트에 설치된 테스트소켓에 전기적으로 정교하게 접촉될 수 있게 유도하는 접촉유도기; 및 상기 접촉유도기로 반도체소자를 공급하는 소자공급기; 를 포함하고, 상기 접촉유도기는, 상기 소켓플레이트와 결합되는 결합플레이트; 상기 테스트소켓과 일대일 대응하도록 상기 결합플레이트에 유동 가능하게 설치되며, 상기 소자공급기에 의해 공급되어 오는 반도체소자가 안착되는 안착홈을 가지는 인서트; 및 상기 소자공급기가 상기 인서트에 안착된 반도체소자를 하방으로 가압할 때 상기 인서트가 상기 테스트소켓에 대하여 상대적으로 하강될 수 있도록 상기 인서트를 상방으로 탄성 지지하는 탄성부재; 를 포함한다.
본 발명에 따르면 반도체소자와 테스트소켓 간의 전기적 접속에 대한 신뢰성이 향상된다.
The present invention relates to a handler for testing semiconductor devices supporting testing of semiconductor devices.
The handler for semiconductor device testing according to the present invention comprises: a contact inducer coupled with a socket plate of a tester to guide a semiconductor element into electrical contact with a test socket provided in the socket plate; And a device supplier for supplying the semiconductor device with the contact induction device; Wherein the contact induction unit comprises: a coupling plate coupled with the socket plate; An insert having a mounting groove on which the semiconductor device supplied by the device feeder is seated, the mounting being provided on the coupling plate so as to correspond one-to-one with the test socket; And an elastic member elastically supporting the insert upward so that the insert can be lowered relative to the test socket when the element feeder presses down the semiconductor element seated on the insert; .
According to the present invention, the reliability of the electrical connection between the semiconductor element and the test socket is improved.

Description

반도체소자 테스트용 핸들러{HANDLER FOR TESTING SEMICONDUCTOR} HANDLER FOR TESTING SEMICONDUCTOR

본 발명은 반도체소자의 테스트 시에 사용되는 반도체소자 테스트용 핸들러에 관한 것이다.The present invention relates to a handler for testing semiconductor devices used in testing semiconductor devices.

반도체소자 테스트용 핸들러(이하 '핸들러'라 함)는 소정의 제조공정을 거쳐 제조된 반도체소자들을 테스터에 전기적으로 연결한 후 테스트 결과에 따라 반도체소자를 분류하는 장비이다.A handler for semiconductor device testing (hereinafter referred to as a "handler") is a device for classifying semiconductor devices according to a test result after electrically connecting semiconductor devices manufactured through a predetermined manufacturing process to a tester.

핸들러에 관한 기술은 대한민국 공개 특허 10-2002-0053406호(이하 '종래기술1'이라 함)나 일본국 공개 특허 특개2011-247908호(이하 '종래기술2'라 함) 등과 같은 다양한 특허 문헌을 통해 공개되어 있다.The technique related to the handler is disclosed in various patent documents such as Korean Patent Laid-Open No. 10-2002-0053406 (hereinafter referred to as "Prior Art 1") and Japanese Patent Laid-Open No. 2011-247908 (hereinafter referred to as "Prior Art 2" .

공개된 특허 문헌에 의하면 파지 헤드(종래기술1에서는 '인덱스헤드'라 명명되고, 종래기술2에서는 '압박장치'로 명명됨)가 반도체소자를 파지한 상태에서 하강함으로써 소켓플레이트(종래기술2에는 '테스터'라 명명됨)에 있는 테스트소켓(종래기술2에는 '검사용 소켓'이라 명명됨)에 반도체소자를 전기적으로 접속시킨다. 이를 위해 파지 헤드는 수평 이동과 수직 이동이 가능하도록 구성된다. 여기서 파지 헤드의 수평 이동은 반도체소자를 운반하는 셔틀(종래기술2에는 '슬라이드 테이블'이라 명명됨)의 상방 지점과 소켓플레이트의 상방 지점 간에 이루어진다. 그리고 파지 헤드의 수직 이동은 반도체소자를 셔틀로부터 파지하거나 파지해제 할 때와 반도체소자를 테스트소켓에 전기적으로 접속시키거나 접속을 해제시킬 때 이루어진다. 물론, 셔틀과 파지 헤드 간의 위치나 기타 관계된 구조는 다양한 형태를 가질 수 있다.According to the disclosed patent document, the gripping head (referred to as "index head" in the prior art 1 and "pressing device" in the prior art 2) descends while holding the semiconductor element, (Hereinafter referred to as a " test socket " in the prior art 2) in a semiconductor device (hereinafter referred to as a " tester "). To this end, the gripping head is configured to allow horizontal and vertical movement. Here, the horizontal movement of the gripping head is made between the upper point of the shuttle (referred to as the 'slide table' in the prior art 2) carrying the semiconductor element and the upper point of the socket plate. And the vertical movement of the gripping head is performed when the semiconductor element is gripped or released from the shuttle and when the semiconductor element is electrically connected to or disconnected from the test socket. Of course, the position or other related structure between the shuttle and the grip head can have various shapes.

파지 헤드의 하강에 의해 반도체소자를 테스트소켓에 전기적으로 접속시키는 작업은 파지 헤드에 파지된 반도체소자와 테스트소켓 간의 정교한 위치 설정이 이루어진 상태로 진행되어야만 한다.The operation of electrically connecting the semiconductor element to the test socket by the descent of the gripping head must proceed with a precise positioning between the semiconductor element held by the gripping head and the test socket.

그런데, 수평 이동에 대한 제어 공차나 기타 다양한 설계적 요인에 의해, 파지 헤드에 파지된 반도체소자와 테스트소켓 간의 정교한 위치 설정은 매우 곤란하다. 이러한 점을 해결하기 위해 종래기술2에서 참조되는 바와 같이 소켓플레이트에는 위치설정핀(종래기술2에는 '가이드 핀'으로 명명됨)을 구성하고, 파지 헤드에는 위치설정구멍(종래기술2에는 '가이드 구멍'으로 명명됨)을 구성하는 것이 일반적이다. 따라서 파지 헤드가 하강할 시에 소켓플레이트의 위치설정핀이 파지 헤드의 위치설정구멍에 먼저 삽입되기 때문에, 파지 헤드와 테스트소켓 간의 정교한 위치 설정이 먼저 이루어진 상태에서 반도체소자가 테스트소켓에 전기적으로 접속되는 것이 가능하게 되었다.However, due to the control tolerance for horizontal movement and various other design factors, it is very difficult to precisely position the semiconductor device held by the gripping head and the test socket. In order to solve this problem, a positioning pin (referred to as a 'guide pin' in the related art 2) is formed in the socket plate as referred to in the prior art 2, and a positioning hole Quot; hole "). Therefore, since the positioning pin of the socket plate is first inserted into the positioning hole of the gripping head when the gripping head is lowered, the semiconductor device is electrically connected to the test socket in a state in which precise positioning between the gripping head and the test socket is performed. .

한편, 집적기술의 발전 등으로 인해 반도체소자의 단자의 수는 많아지게 되었다. 반도체소자 제조업체들은 한정된 면적 내에 많은 수의 단자를 수용하기 위한 방안으로 단자의 크기와 단자 간의 간격을 줄이려고 시도한다. 이로 인해 단자 간의 간격이 현재 0.50mm~0.40mm에서 0.35mm~0.30mm로 줄어든 제품들이 개발되고 있으며, 향후에는 더 줄어들 것으로 전망된다. 물론, 단자 간의 간격이 줄어듦과 함께 단자의 크기도 당연히 작아져야만 한다. 예를 들어 BGA 타입에서, 단자(ball) 간의 간격이 0.50mm인 경우에는 단자의 지름이 0.33mm였으나, 단자 간의 간격이 0.35mm인 경우에는 단자의 지름이 0.23mm로 작아진다. 더욱이 최근에는 단자 간의 간격을 0.30mm로 줄이면서 단자의 지름도 0.20mm 이하로 줄이고 있는 추세이다. 이러한 경우 만일 반도체소자가 미세한 정도로라도 제 위치를 벗어나거나 뒤틀린 자세로 파지 헤드에 파지되면, 반도체소자와 테스트 소켓 간의 전기적 접속에 불량이 발생될 것이다. 그리고 단자의 손상이나 쇼트(Short)가 발생할 위험성이 있다. On the other hand, the number of terminals of the semiconductor device is increased due to development of integration technology and the like. Semiconductor device manufacturers attempt to reduce the size of terminals and the spacing between terminals in order to accommodate a large number of terminals within a limited area. As a result, products with a terminal gap of 0.5mm ~ 0.40mm and 0.35mm ~ 0.30mm have been developed and are expected to decrease further in the future. Of course, as the distance between the terminals decreases, the size of the terminals must of course also be reduced. For example, in the case of the BGA type, when the distance between the terminals is 0.50 mm, the diameter of the terminal is 0.33 mm, but when the distance between the terminals is 0.35 mm, the diameter of the terminal becomes as small as 0.23 mm. In recent years, the gap between the terminals is reduced to 0.30 mm while the diameter of the terminals is also reduced to 0.20 mm or less. In this case, if the semiconductor element is grasped by the gripping head in an out-of-position or twisted state even to a small extent, a failure will occur in the electrical connection between the semiconductor element and the test socket. There is a risk that the terminals may be damaged or short-circuited.

그로 인해 반도체소자와 테스트소켓 간의 전기적 접속은 더욱 더 정교하게 이루어져야 할 필요성이 요구되었다.Thereby necessitating a further elaborate electrical connection between the semiconductor device and the test socket.

그런데, 위와 같이 단자의 지름이나 단자 간의 간격이 줄어드는 추세에 비추어 볼 때, 위치설정핀과 위치설정구멍만으로 반도체소자와 테스트소켓 간의 정교한 위치 설정을 얻어내는 것은 다음과 같은 점에서 멀지 않은 장래에는 매우 곤란해 질 수 있다.However, in view of the above-mentioned tendency that the diameter of the terminal or the interval between the terminals is reduced, it is very difficult to obtain a precise positioning between the semiconductor device and the test socket using only the positioning pin and the positioning hole. It can be difficult.

첫째, 위치설정핀이 위치설정구멍에 반복적으로 삽입 및 이탈되면서 위치설정구멍을 이루는 벽면이 마모될 수 있다. 이러한 경우 위치설정핀과 위치설정구멍 은 제 기능을 상실하게 된다. 이를 극복하기 위해서는 부품 교체라는 번거로운 작업이 수반되어야 하며, 그 만큼 인력 손실 및 장비의 가동률 하락을 가져온다.First, as the positioning pin is repeatedly inserted and detached in the positioning hole, the wall forming the positioning hole may be worn. In this case, the positioning pins and positioning holes will lose their function. To overcome this, it is necessary to carry out troublesome work such as replacement of parts, which leads to a loss of human resources and a decrease in the operation rate of equipment.

둘째, 파지 헤드에 의한 반도체소자의 파지가 불량일 수 있다. 즉, 파지 헤드가 반도체소자를 파지한 상태에서 하강함으로써 반도체소자를 테스트소켓에 전기적으로 접속시키는 구성을 가져야만 하기 때문에 반도체소자의 파지 상태는 특히 매우 중요하다. 그러나 셔틀이나 파지 헤드의 이동 제어 공차나 반도체소자의 적재 공차는 파지 헤드에 의해 파지되는 반도체소자의 정교한 파지를 흐트러트린다. 따라서 도 1의 (a) 및 (b)에 과장되게 표현된 바와 같이 반도체소자(D)가 파지 헤드의 픽커(P)에 의해 정확하게 파지되지 못하거나 미세하게 회전된 상태로 파지될 수 있다. 그런데 언급된 설계 공차들을 가급적 줄이기 위한 시도는 기구적인 한계에 부딪힐 수밖에는 없다.Second, the gripping of the semiconductor element by the gripping head may be defective. That is, the gripping state of the semiconductor element is particularly important because it must have a configuration in which the semiconductor element is electrically connected to the test socket by descending while holding the semiconductor element. However, the movement control tolerance of the shuttle or the grip head or the mounting tolerance of the semiconductor element disturbs the fine grip of the semiconductor element held by the gripping head. Therefore, the semiconductor element D can not be accurately grasped by the picker P of the grasping head, or can be grasped in a finely rotated state, as is exaggerated in FIGS. 1 (a) and 1 (b). However, attempts to reduce the design tolerances as much as possible are subject to mechanical limitations.

따라서 본 발명의 출원인은 대한민국 공개 특허 10-2014-0121909호(이하 '선행기술'이라 함)에서와 같이 승강 가능한 포켓플레이트가 구비되는 기술을 제안하였다.Therefore, the applicant of the present invention has proposed a technique in which a liftable pocket plate is provided as in Korean Patent Laid-Open Publication No. 10-2014-0121909 (hereinafter referred to as "Prior Art").

선행기술에 따르면, 반도체소자가 포켓플레이트에 안착되면서 위치 교정이 이루어지기 때문에 파지 헤드가 어느 정도 반도체소자를 불량 파지하더라도 반도체소자가 테스트소켓에 전기적으로 적절히 접속될 수 있게 되었다.According to the prior art, since the positional correction is performed while the semiconductor element is seated on the pocket plate, the semiconductor element can be electrically connected to the test socket appropriately even if the holding head grasps the semiconductor element to a certain extent.

그러나 갈수록 단자들 간의 간격은 더욱 미세화되어 가고 있으며, 여러 기구적인 공차들은 여전히 존재할 수밖에 없다. 또한, 포켓플레이트의 열적 팽창이나 수축에 의해 포켓플레이트에 안착된 개별 반도체소자들 각각이 서로 다른 위치 편차를 가지는 점도 고려할 필요성이 있다. 이러한 이유로 조만간 반도체소자들마다 더욱 정교하면서도 개별적인 위치제어가 필요할 것으로 예측된다.However, the spacing between the terminals is getting smaller and smaller, and various mechanical tolerances still exist. It is also necessary to consider that each of the discrete semiconductor elements seated on the pocket plate by thermal expansion or contraction of the pocket plate has different positional deviations. For this reason, it is expected that more precise and individual position control will be required for each semiconductor element in the near future.

본 발명의 목적은 다음과 같은 목적을 가진다.The object of the present invention is as follows.

첫째, 소자공급기와 관계없이 적어도 2단계에 걸쳐서 반도체소자의 위치를 정교하게 교정할 수 있는 기술을 제공한다.First, a technique for precisely calibrating the position of a semiconductor device over at least two stages regardless of the device feeder is provided.

둘째, 소자공급기에 의해 공급되는 다수의 반도체소자들이 개별적으로 위치가 제어될 수 있도록 하는 기술을 제공한다.Second, there is provided a technique for allowing a plurality of semiconductor elements supplied by an element feeder to be individually controlled in position.

위와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자 테스트용 핸들러는, 테스터의 소켓플레이트와 결합되어서 반도체소자가 상기 소켓플레이트에 설치된 테스트소켓에 전기적으로 정교하게 접촉될 수 있게 유도하는 접촉유도기; 및 상기 접촉유도기로 반도체소자를 공급하는 소자공급기; 를 포함하고, 상기 접촉유도기는, 상기 소켓플레이트와 결합되는 결합플레이트; 상기 테스트소켓과 일대일 대응하도록 상기 결합플레이트에 수평 방향으로 유동 가능하게 설치되며, 상기 소자공급기에 의해 공급되어 오는 반도체소자가 안착되는 안착홈을 가지는 인서트; 및 상기 소자공급기가 상기 인서트에 안착된 반도체소자를 하방으로 가압할 때 상기 인서트가 상기 테스트소켓에 대하여 상대적으로 하강될 수 있도록 상기 인서트를 상방으로 탄성 지지하는 탄성부재; 를 포함한다.In order to accomplish the above object, a handler for testing a semiconductor device according to the present invention comprises: a contact inducer coupled to a socket plate of a tester to induce a semiconductor element to be electrically and precisely contacted to a test socket provided on the socket plate; And a device supplier for supplying the semiconductor device with the contact induction device; Wherein the contact induction unit comprises: a coupling plate coupled with the socket plate; An insert having a seating groove that is horizontally movably installed on the coupling plate so as to correspond to the test socket in a one-to-one correspondence relationship and on which a semiconductor device supplied by the device feeder is seated; And an elastic member elastically supporting the insert upward so that the insert can be lowered relative to the test socket when the element feeder presses down the semiconductor element seated on the insert; .

상기 인서트는 상기 테스트소켓과의 위치를 교정하기 위한 제1 교정구멍과 제2 교정구멍을 가지며, 상기 제1 교정구멍에는 상기 테스트소켓에 구비된 제1 교정핀이 삽입되면서 상기 인서트의 위치를 1차적으로 교정하고, 상기 제2 교정구멍에는 상기 소자공급기에 의해 상기 인서트에 안착된 반도체소자가 하방으로 가압될 때 상기 테스트소켓에 구비된 제2 교정핀이 삽입되면서 상기 인서트의 위치를 2차적으로 교정한다.Wherein the insert has a first calibration hole and a second calibration hole for calibrating a position with respect to the test socket and a first calibration pin provided in the test socket is inserted into the first calibration hole to adjust the position of the insert to 1 And a second calibrated pin provided in the test socket is inserted into the second calibrated hole when the semiconductor element seated on the insert by the element feeder is pressed downwardly so that the position of the insert is quadratically Calibration.

상기 소자공급기에 의해 상기 인서트로 공급되는 반도체소자는 상기 안착홈에 의해 1차적으로 위치가 교정되고, 상기 제2 교정구멍과 제2 교정핀에 의해 2차적으로 위치가 교정된다.The semiconductor element to be supplied to the insert by the element feeder is firstly calibrated by the mounting groove and secondarily calibrated by the second calibrating hole and the second calibrating pin.

상기 제2 교정구멍의 직경은 상기 제1 교정구멍의 직경보다 작다.And the diameter of the second calibrated hole is smaller than the diameter of the first calibrated hole.

상기 제1 교정구멍에 상기 제1 교정핀이 삽입되면서 상기 제2 교정핀의 중심이 상기 제2 교정구멍에 삽입될 수 있는 위치로 교정된다.The first calibrating pin is inserted into the first calibrating hole and the center of the second calibrating pin is calibrated to a position where it can be inserted into the second calibrating hole.

상기 제2 교정핀의 높이는 상기 제1 교정핀의 높이보다 낮고, 상기 인서트가 상승한 상태에서는 상기 제1 교정핀은 적어도 상단이 상기 제1 교정구멍에 삽입되어 있지만, 상기 제2 교정핀은 상기 제2 교정구멍에서 빠져있다.The height of the second calibrating pin is lower than the height of the first calibrating pin and at least the upper end of the first calibrating pin is inserted into the first calibrating hole while the insert is raised, 2 The calibration hole is missing.

상기 결합플레이트는, 상기 소켓플레이트에 결합되는 결합프레임; 및 상기 결합프레임에 분리 가능하게 결합되며, 상기 인서트가 유동 가능하게 설치되는 탈착프레임; 을 포함한다.Wherein the coupling plate comprises: a coupling frame coupled to the socket plate; And a detachable frame detachably coupled to the coupling frame, the detachable frame having the insert fluidly installed therein; .

본 발명에 따르면 다음과 같은 효과가 있다.The present invention has the following effects.

첫째, 소자공급기와 관계없이 적어도 2단계에 걸쳐서 반도체소자의 위치를 정교하게 교정할 수 있기 때문에 반도체소자와 테스트소켓 간의 전기적인 접속에 대한 신뢰성이 향상된다.First, since the position of the semiconductor element can be precisely corrected over at least two stages regardless of the element feeder, the reliability of the electrical connection between the semiconductor element and the test socket is improved.

셋째, 소자공급기에 의해 공급되는 다수의 반도체소자들이 개별적으로 위치가 제어되기 때문에 다수의 반도체소자들이 기구적인 공차, 열적 팽창이나 수축 등에 의해 서로 다른 위치 편자를 가지고 있더라도 반도체소자와 테스트소켓 간의 전기적인 접속이 정교하게 이루어질 수 있다.Third, since a plurality of semiconductor elements supplied by the element feeder are individually controlled in position, even if a plurality of semiconductor elements have different positional patterns due to mechanical tolerance, thermal expansion, contraction, or the like, Connection can be made precisely.

도 1은 종래기술의 문제점을 설명하기 위한 참조도이다.
도 2는 본 발명에 따른 핸들러에 대한 개략적인 평면 구조도이다.
도 3은 도 2의 핸들러의 주요 부위에 대하여 일부가 절개된 분해 사시도이다.
도 4는 도 2의 핸들러에 적용된 접촉유도기에 대한 분해사시도이다.
도 5는 도 4의 접촉유도기에 적용된 인서트에 대한 절개 사시도이다.
도 6은 도 4의 접촉유도기에 적용된 인서트에 대한 저면 사시도이다.
도 7은 도 2의 핸들러에 적용된 소자공급기에 대한 개략적인 측면도이다.
도 8은 테스터에 구비된 소켓플레이트에 대한 발췌 평면도이다.
도 9는 도 2의 핸들러에 적용된 결합플레이트와 소켓플레이트가 상호 고정된 상태의 단면도이다.
도 10은 도 9의 상태에서 제1 교정핀 및 제1 교정구멍과 제2 교정핀 및 제2 교정구멍 간의 위치 관계를 설명하기 위한 참조도이다.
도 11은 도 2의 핸들러에 적용될 수 있는 결합플레이트와 소켓플레이트가 상호 고정된 상태의 다른 예에 따른 단면도이다.
1 is a reference diagram for explaining a problem of the prior art.
2 is a schematic plan structural view of a handler according to the present invention.
Fig. 3 is an exploded perspective view partially cut away from the main part of the handler of Fig. 2; Fig.
Fig. 4 is an exploded perspective view of the contact inducer applied to the handler of Fig. 2; Fig.
5 is an incisional perspective view of the insert applied to the contactor of FIG. 4;
Figure 6 is a bottom perspective view of the insert applied to the contactor of Figure 4;
Figure 7 is a schematic side view of the element feeder applied to the handler of Figure 2;
8 is a schematic plan view of a socket plate provided in the tester.
FIG. 9 is a cross-sectional view of the state where the coupling plate and the socket plate applied to the handler of FIG. 2 are fixed to each other.
10 is a reference view for explaining the positional relationship between the first calibration pin and the first calibration hole, the second calibration pin and the second calibration hole in the state of FIG. 9;
Fig. 11 is a cross-sectional view according to another example in which the coupling plate and the socket plate, which can be applied to the handler of Fig. 2, are mutually fixed.

이하 본 발명에 따른 바람직한 실시예를 설명하되, 설명의 간결함을 위해 공지되었거나 중복되는 설명은 가급적 생략하거나 압축한다.Hereinafter, preferred embodiments according to the present invention will be described, but for the sake of simplicity of explanation, descriptions that are known or duplicated are omitted or compressed as much as possible.

<장비에 대한 설명><Equipment description>

도 2는 본 발명에 따른 반도체소자 테스트용 핸들러(200, 이하 '핸들러'라 약칭함)에 대한 개념적인 평면 구성도이고, 도 3은 도2의 핸들러의 주요 부위(IP)에 대하여 일부가 절개된 분해 사시도이다.FIG. 2 is a schematic plan view of a handler 200 (hereinafter abbreviated as a 'handler') for testing a semiconductor device according to the present invention. FIG. Fig.

도 2 및 도 3에서 참조되는 바와 같이 본 발명에 따른 핸들러(200)는 셔틀(shuttle, 210), 로딩 부분(220), 언로딩 부분(230), 접촉유도기(240) 및 소자공급기(250)를 포함한다.2 and 3, the handler 200 according to the present invention includes a shuttle 210, a loading portion 220, an unloading portion 230, a contact inducer 240, and a device feeder 250, .

셔틀(210)은 로딩 위치(LP), 파지 위치(DP) 및 언로딩 위치(UP)를 좌우 방향으로 잇는 직선상에서 왕복 이동하는 포켓테이블(211)을 가진다.The shuttle 210 has a pocket table 211 reciprocating on a straight line connecting the loading position LP, the grip position DP and the unloading position UP in the left and right direction.

포켓테이블(211)은 반도체소자의 적재가 가능한 16개의 로딩포켓(211a)과 16개의 언로딩포켓(211b)을 가진다. 여기서 로딩포켓(211a)은 포켓테이블(211)의 왕복 이동에 의해 로딩 위치(LP)와 파지 위치(DP) 사이를 왕복 이동하고, 언로딩포켓(211b)은 포켓테이블(211)의 왕복 이동에 의해 파지 위치(DP)와 언로딩 위치(UP) 사이를 왕복 이동한다. 로딩 부분(220)은 셔틀(210))의 로딩 포켓(211a)들로 테스트가 이루어져야 할 반도체소자를 로딩(loading)시킨다.The pocket table 211 has 16 loading pockets 211a and 16 unloading pockets 211b capable of loading semiconductor elements. Here, the loading pocket 211a reciprocates between the loading position LP and the gripping position DP by reciprocating movement of the pocket table 211, and the unloading pocket 211b is moved in the reciprocating motion of the pocket table 211 Reciprocates between the gripping position DP and the unloading position UP. The loading portion 220 loads the semiconductor elements to be tested with the loading pockets 211a of the shuttle 210).

언로딩 부분(230)은 셔틀(210)의 언로딩 포켓(211b)들로부터 테스트가 완료된 반도체소자를 언로딩(unloadin)시킨다.The unloading portion 230 unloads the tested semiconductor device from the unloading pockets 211b of the shuttle 210.

참고로, 로딩 부분(220)/언로딩 부분(230)에 의해 이루어지는 반도체소자의 로딩/언로딩 기술과 관련하여서는 이미 다양한 형태로 공개되고 주지되어 있어서 그 자세한 설명은 생략한다.For reference, the loading / unloading technique of the semiconductor device formed by the loading part 220 / the unloading part 230 is already known and disclosed in various forms, so that a detailed description thereof will be omitted.

접촉유도기(240)는 테스터의 소켓플레이트(SP)와 결합되어서 반도체소자가 소켓플레이트(SP)에 설치된 테스트소켓(TS)에 전기적으로 접촉될 수 있게 유도한다. 이를 위해 접촉유도기(240)는 도 4에서 참조되는 바와 같이 결합플레이트(241), 16개의 인서트(242) 및 다수의 탄성부재(243)를 포함한다.The contact induction machine 240 is coupled with the socket plate SP of the tester so that the semiconductor element can be brought into electrical contact with the test socket TS provided in the socket plate SP. To this end, the contact inducer 240 includes a coupling plate 241, sixteen inserts 242 and a plurality of elastic members 243, as shown in FIG.

결합플레이트(241)는 소켓플레이트(SP)와 결합되며, 결합프레임(241a) 및 탈착프레임(241b)을 포함한다.The coupling plate 241 is coupled with the socket plate SP and includes a coupling frame 241a and a detachable frame 241b.

결합프레임(241a)은 사각 틀 형상으로 구비되며, 소켓플레이트(SP)와 고정되게 밀착 결합된다. The coupling frame 241a is provided in a rectangular frame shape and fixedly and tightly coupled to the socket plate SP.

탈착프레임(241b)은 결합프레임(241a)에 분리 가능하게 결합되며, 위의 16개의 인서트(242)가 2 ㅧ 8 행렬 형태로 상하 방향이나 수평 방향으로 다소간 유동 가능하게 설치된다. 따라서 인서트(242)를 교체할 필요가 있을 때, 작업자는 탈착프레임(241b)만을 결합프레임(241a)으로부터 분리시켜 교체 작업을 수행하면 족하다. 물론, 실시하기에 따라서는 결합플레이트(241a)가 결합프레임과 탈착프레임의 구분이 없이 일체로 구비될 수도 있다. The detachable frame 241b is detachably coupled to the coupling frame 241a, and the above sixteen inserts 242 are installed in a two-to-eight matrix form so as to be able to flow in a vertical direction or a horizontal direction. Therefore, when it is necessary to replace the insert 242, the operator only needs to detach the detachable frame 241b from the engaging frame 241a to perform the replacement operation. Of course, depending on the implementation, the coupling plate 241a may be integrally provided without being separated from the coupling frame and the detachable frame.

16개의 인서트(242)는 모두 동일한 구조를 가진다. 인서트(242)들은 각각 테스트소켓(TS)과 일대일 대응하도록 탈착프레임(241b)에 수평 방향 및 수직 방향으로 유동 가능하게 설치되며, 소자공급기(250)에 의해 공급되어 오는 반도체소자를 수용한다. 도 5는 인서트(242)에 대한 절개 사시도이다. 도 5에서 참조되는 바와 같이 인서트(242)는 반도체소자를 수용하기 위한 안착홈(RS)을 가진다. 그리고 안착홈(RS)을 이루는 내벽면(IF)들 간의 간격은 하방으로 갈수록 폭이 좁아진다. 따라서 소자공급기(250)가 반도체소자를 안착홈(RS)에 낙하시킬 때, 반도체소자가 내벽면(IF)들의 경사에 의해 자세 및 위치가 교정되면서 안착된다. 물론, 안착홈(RS)에 안착된 반도체소자는 얇은 지지필름(242a)에 의해 지지되며, 반도체소자의 단자들은 지지필름(242a)의 노출공(EH)을 통해 하방향으로 노출된다. 또한 인서트(242)에 대한 저면 사시도인 도 6에서 참조되는 바와 같이, 인서트(242)에는 2개의 제1 교정구멍(PH1), 4개의 제2 교정구멍(PH2) 및 2개의 고정홈(FS)이 형성되어 있다.The sixteen inserts 242 all have the same structure. Each of the inserts 242 is provided so as to be horizontally and vertically movable to and from the detachable frame 241b so as to correspond one-to-one with the test socket TS, and accommodates semiconductor devices supplied by the device feeder 250. [ 5 is an incisional perspective view of the insert 242. FIG. 5, the insert 242 has a seating groove RS for receiving semiconductor elements. The gap between the inner wall surfaces IF forming the seating grooves RS becomes narrower toward the lower side. Therefore, when the element feeder 250 drops the semiconductor element into the seating groove RS, the semiconductor element is seated while its attitude and position are corrected by the inclination of the inner wall surfaces IF. Of course, the semiconductor element mounted on the seating groove RS is supported by the thin support film 242a, and the terminals of the semiconductor element are exposed downward through the exposure hole EH of the support film 242a. 6, which is a bottom perspective view of the insert 242, the insert 242 is provided with two first correcting holes PH 1 , four second correcting holes PH 2 , FS) are formed.

제1 교정구멍(PH1)과 제2 교정구멍(PH2)은 반도체소자와 테스트소켓(TS) 간의 위치를 정교하게 설정하기 위해 구비된다.The first calibration hole PH 1 and the second calibration hole PH 2 are provided for precisely setting the position between the semiconductor element and the test socket TS.

제1 교정구멍(PH1)에는 테스트소켓(TS)에 구비된 제1 교정핀(PP1, 도 8참조)이 삽입되면서 인서트(242)의 위치를 1차적으로 교정한다. 따라서 소자공급기(250)에 의해 공급되는 반도체소자도 인서트(242)의 안착홈(RS)에 안착되면서 제1 교정구멍(PH1)과 제1 교정핀(PP1)에 의해 인서트(242)의 위치가 교정된 만큼 교정된 위치로 안착될 수 있게 된다.The position of the insert 242 is firstly calibrated while the first calibration pin PP 1 (see FIG. 8) provided in the test socket TS is inserted into the first calibration hole PH 1 . The semiconductor element supplied by the element feeder 250 is also seated in the seating groove RS of the insert 242 so that the first correction hole PH 1 and the first correction pin PP 1 are used to fix the insert 242 The position can be settled to the calibrated position as much as the calibrated position.

제2 교정구멍(PH2)에는 테스트소켓(TS)에 구비된 제2 교정핀(PP2, 도 8참조)이 삽입되면서 인서트(242)의 위치를 2차적으로 교정한다. 이러한 제2 교정구멍(PH1)의 직경은 제1 교정구멍(PH1)의 직경보다 작으며, 반도체소자의 미세한 위치 제어를 위해 마련된다.The position of the insert 242 is secondarily corrected by inserting the second correcting pin PP 2 (see FIG. 8) provided in the test socket TS into the second correcting hole PH 2 . This was the second diameter of the calibration hole (PH 1) is smaller than the diameter of the first calibrated hole (PH 1), is provided for the fine positioning of the semiconductor element.

제1 교정구멍(PH1)과 제2 교정구멍(PH1)의 기능에 대해서는 차후에 더 자세히 설명한다.The functions of the first calibration hole PH 1 and the second calibration hole PH 1 will be described later in more detail.

고정홈(FS)에는 탄성부재(243)의 상단이 삽입되며, 탄성부재(243)는 그 상단이 고정홈(FS)에 삽입된 상태에서 고정된다.The upper end of the elastic member 243 is inserted into the fixing groove FS, and the elastic member 243 is fixed while the upper end of the elastic member 243 is inserted into the fixing groove FS.

탄성부재(243)들은 소자공급기(250)가 인서트(242)에 안착된 반도체소자를 하방으로 가압할 때 인서트(242)가 테스트소켓(TS)에 대하여 상대적으로 하강될 수 있도록 인서트(242)와 테스트소켓(TS) 간의 간격을 유지시키기 위해 인서트(242)를 상방으로 탄성 지지한다. 이러한 탄성부재(243)들은 코일스프링으로 구비될 수 있으며, 그 하단이 테스트소켓(TS)에 의해 지지된다. The resilient members 243 are positioned between the insert 242 and the test socket TS so that the insert 242 can be lowered relative to the test socket TS when the device feeder 250 presses down the semiconductor element seated in the insert 242 And elastically supports the insert 242 upward to maintain the spacing between test sockets (TS). These elastic members 243 may be provided as coil springs, and the lower end thereof is supported by the test socket TS.

소자공급기(250)는 파지 위치(DP)에 있는 로딩 포켓(211a)들로부터 16개의 반도체소자를 파지한 후 결합플레이트(241)로 공급하고, 테스트가 완료된 16개의 반도체소자들을 결합플레이트(241)로부터 파지한 후 파지 위치(DP)에 있는 언로딩 포켓(211b)들로 공급한다. 이를 위해 도 7의 개략적인 측면도에서와 같이, 소자 공급기(250)는 파지 헤드(251), 수평 이동기(252) 및 수직 이동기(253)를 포함한다.The element feeder 250 grasps the sixteen semiconductor elements from the loading pockets 211a at the gripping position DP and feeds the sixteen semiconductor elements to the coupling plate 241. The sixteen semiconductor elements, And is supplied to the unloading pockets 211b in the gripping position DP. To this end, as in the schematic side view of FIG. 7, the element feeder 250 includes a gripping head 251, a horizontal shifter 252 and a vertical shifter 253.

파지 헤드(251)는 16개의 반도체소자를 파지하거나 파지를 해제할 수 있으며, 각각 한 개의 반도체소자를 진공압에 의해 파지하거나 파지를 해제할 수 있는 16개의 픽커(P)를 가진다.The gripping head 251 can grip and release the 16 semiconductor elements and each has 16 pickers P capable of grasping or releasing the holding of one semiconductor element by vacuum pressure.

수평 이동기(252)는 파지 헤드(251)를 전후 수평 방향으로 이동시키며, 실린더로 구비될 수 있다. 이러한 수평 이동기(252)에 의해 파지 헤드(251)가 소켓플레이트(SP)의 상방에 위치되거나 파지 위치(DP)의 상방에 위치할 수 있게 된다.The horizontal shifter 252 moves the gripping head 251 in the forward and backward directions and can be provided with a cylinder. This horizontal shifter 252 allows the gripping head 251 to be positioned above the socket plate SP or above the gripping position DP.

수직 이동기(253)는 파지 헤드(251)를 상하 방향으로 이동시키며, 모터로 구비될 수 있다. 이러한 수직 이동기(253)에 의해 파지 헤드(251)가 파지 위치(DP)나 결합플레이트(241)로부터 반도체소자를 적절히 흡착 파지하거나 내려놓을 수 있게 되며, 더 나아가 소켓플레이트(241)에 안착되어 있는 반도체소자를 테스트소켓(TS) 측으로 가압할 수 있게 된다.The vertical movement device 253 moves the gripping head 251 in the vertical direction and can be provided with a motor. This vertical movement device 253 allows the gripping head 251 to properly grasp and hold the semiconductor element from the gripping position DP and the engaging plate 241 and further to hold it in the socket plate 241 It becomes possible to press the semiconductor element toward the test socket (TS) side.

참고로, 소켓플레이트(SP)는 도 8의 발췌 평면도에서와 같이 16개의 테스트 소켓(TS)을 가진다. 접촉유도기(240)의 인서트(242)들에 안착되어 있는 16개의 반도체소자들은 파지 헤드(251)의 하강에 의해 16개의 테스트소켓(TS)을 향해 가압되면서 테스터에 전기적으로 연결된다. 또한, 테스트소켓(TS)들은 각각 2개의 제1 교정핀(PP1)과 4개의 제2 교정핀(PP2)을 가진다. 제1 교정핀(PP1)은 제1 교정구멍(PH1)에 삽입되면서 인서트(242)의 위치를 1차적으로 교정하고, 제2 교정핀(PP2)은 소자공급기(250)에 의해 반도체소자 및 인서트(242)가 하방으로 가압되면서 이동할 때 제2 교정구멍(PH2)에 삽입되면서 인서트(242) 및 반도체소자의 위치를 정교하게 2차적으로 교정한다. 이를 위해 제1 교정핀(PP1)과 제2 교정핀(PP2)은 상단이 완만한 곡선형의 원뿔 형상으로 구비되며, 제1 교정구멍(PH1) 및 제2 교정구멍(PH2)의 직경과 대응되게 제1 교정핀(PP1)의 직경(H)보다 제2 교정핀(PP2)의 직경(h)이 작다. 물론, 제1 교정핀(PP1)과 제2 교정핀(PP2) 부분을 테스트소켓(TS)의 전기적인 접속 부분(SA)과 분리하여 소켓가이더라고 별도로 명칭할 수도 있다.For reference, the socket plate SP has 16 test sockets (TS) as shown in the explanatory plan view of Fig. The sixteen semiconductor elements which are seated in the inserts 242 of the contact induction machine 240 are electrically connected to the tester while being pressed toward the sixteen test sockets TS by the descent of the gripping head 251. [ Further, the test sockets TS each have two first calibration pins PP 1 and four second calibration pins PP 2 . The first calibration pin PP 1 is inserted into the first calibration hole PH 1 to primarily correct the position of the insert 242 and the second calibration pin PP 2 is fixed to the semiconductor The position of the insert 242 and the semiconductor element is precisely and secondarily corrected while being inserted into the second calibration hole PH 2 when the element and the insert 242 move down while being pressed. For this purpose, the first calibration pin PP 1 and the second calibration pin PP 2 are provided in the shape of a gently curved conical shape at the top, and the first calibration hole PH 1 and the second calibration hole PH 2 , The diameter h of the second calibration pin PP 2 is smaller than the diameter H of the first calibration pin PP 1 so as to correspond to the diameter of the second calibration pin PP 1 . Of course, the first calibration pin PP 1 and the second calibration pin PP 2 may be separated from the electrical connection portion SA of the test socket TS to separate them from the socket.

<주요 부분의 기능에 대한 설명><Explanation of Functions of Major Parts>

결합플레이트(241)가 소켓플레이트(SP)에 밀착 고정되면, 도 9에서와 같이 제1 교정핀(PP1)이 제1 교정구멍(PH1)에 삽입된 상태에 있게 된다. 이 때, 제1 교정핀(PP1)이 제1 교정구멍(PH1)에 삽입되는 과정에서 인서트(242)들의 위치가 1차적으로 교정된다. 물론, 인서트(242)들은 개별적으로 유동되기 때문에 인서트(242)들이 대응되는 테스트소켓(TS)에 맞추어져 개별적으로 위치 교정된다. 또한, 도 8의 상태에서는 제2 교정핀(PP2)이 제2 교정구멍(PH2)에서 빠져 있지만, 제1 교정핀(PP1)과 제1 교정구멍(PH1)의 작용에 의한 인서트(242)들의 위치 교정에 의해 도 10의 저면도에서와 같이 적어도 제2 교정핀(PP2)의 중심(O)이 제2 교정구멍(PP2) 내에 위치하게 됨으로써 차후 제2 교정핀(PP2)이 제2 교정구멍(PH2)에 삽입될 수 있게 된다. 이를 위해 도9에서와 같이 제2 교정핀(PP2)의 높이는 상기 제1 교정핀(PP1)의 높이보다 낮은 것이 바람직하다.When the coupling plate 241 is tightly fixed to the socket plate SP, the first calibration pin PP 1 is inserted into the first calibration hole PH 1 as shown in FIG. At this time, the positions of the inserts 242 are firstly corrected in the process of inserting the first correcting pin PP 1 into the first correcting hole PH 1 . Of course, since the inserts 242 flow separately, the inserts 242 are individually positionally calibrated to the corresponding test socket TS. 8, the second correcting pin PP 2 is removed from the second correcting hole PH 2 , but the first correcting pin PP 1 and the insert due to the action of the first correcting hole PH 1 , 242 subsequent second calibration pin (PP being the center (O) of at least a second calibrated pin (PP 2), as shown in the bottom view of Figure 10 by the position correction is located in a second calibrated holes (PP 2) of 2 can be inserted into the second calibration hole PH 2 . 9, the height of the second calibration pin PP 2 is preferably lower than the height of the first calibration pin PP 1 .

한편, 소자공급기(250)가 결합플레이트(241)의 상방에 있는 파지 헤드(251)를 일정 높이 하강시킨 상태에서 반도체소자를 낙하시키면, 반도체소자는 인서트(242)의 안착홈(RS)으로 삽입되면서 위치 및 자세가 1차적으로 교정된다.When the element feeder 250 drops the semiconductor element in a state in which the gripping head 251 located above the engaging plate 241 is lowered to a certain height, the semiconductor element is inserted into the seating groove RS of the insert 242 The position and the posture are firstly corrected.

차후 소자공급기(250)가 파지 헤드(251)를 필요한 높이만큼 더욱 하강시키면, 그 하강 과정에서 파지 헤드(251)가 반도체소자와 인서트(242)를 하방으로 가압하게 됨으로써 제2 교정핀(PP2)이 제2 교정구멍(PH2)에 삽입된다. 이에 따라 인서트(242) 및 반도체소자의 위치가 2차적으로 정교하게 교정된 상태에서 반도체소자가 테스트소켓(TS)과 전기적으로 접속된다. 물론, 이 때에도 인서트(242) 및 반도체소자들은 개별적으로 위치가 제어된다.The gripping head 251 presses the semiconductor element and the insert 242 downward in the descending process so that the second calibration pin PP 2 Is inserted into the second calibration hole PH 2 . As a result, the semiconductor element is electrically connected to the test socket TS with the insert 242 and the position of the semiconductor element secondarily and precisely calibrated. Of course, also at this time, the insert 242 and the semiconductor elements are individually position controlled.

더 나아가 결합플레이트(241)가 소켓플레이트(SP)에 밀착 고정되더라도, 도 11에서와 같이 제1 교정핀(PP1)의 상단 끝부분만이 제1 교정구멍(PH1)에 삽입된 상태에 있도록 구현될 수도 있다. 이러한 예를 따를 경우, 반도체소자는 인서트(242)의 안착홈(RS)에 안착되면서 1차적으로 위치 및 자세가 교정되고, 인서트(242)에 안착된 반도체소자가 하방으로 가압되면서 제1 교정핀(PP1)과 제1 교정구멍(PH1)에 의해 2차적으로 위치가 교정된 후, 제2 교정핀(PP2)과 제2 교정구멍(PH2)에 의해 3차적으로 위치가 정교하게 교정된다. 즉, 본 발명에 의하면, 개별적으로 유동 가능한 인서트(242)를 이용하여 반도체소자의 위치를 2 이상의 단계를 거쳐 정교하게 교정하는 다양한 예가 제시될 수 있다. Even if the coupling plate 241 is tightly fixed to the socket plate SP, only the upper end portion of the first calibration pin PP 1 is inserted into the first calibration hole PH 1 as shown in FIG. 11 . According to this example, the semiconductor element is firstly positioned and postured while being seated in the seating groove RS of the insert 242, and the semiconductor element seated on the insert 242 is pressed downward, The position is secondarily corrected by the first correcting pin PP 1 and the first correcting hole PH 1 and then the position is finely positioned by the second correcting pin PP 2 and the second correcting hole PH 2 Lt; / RTI &gt; That is, according to the present invention, various examples can be presented for precisely calibrating the position of a semiconductor device through two or more steps using an individually movable insert 242.

한편, 본 실시예에서는 16개의 반도체소자가 한꺼번에 테스트되는 예를 들었지만, 1회에 1개 이상의 반도체소자가 테스트되는 경우라면 본 발명은 바람직하게 적용될 수 있다. 물론, 픽커의 개수, 인서트의 개수 및 테스트소켓의 개수는 한꺼번에 테스트되는 반도체소자의 개수와 동일하게 구비될 것이다.On the other hand, although 16 semiconductor elements are tested at one time in this embodiment, the present invention can be preferably applied if at least one semiconductor element is tested at a time. Of course, the number of pickers, the number of inserts, and the number of test sockets will be the same as the number of semiconductor devices tested at once.

또한, 본 실시예에서는 하나의 셔틀만을 구성한 예를 들었지만, 본 발명은 출원인에 의해 선 출원된 10-2012-0110424호에서와 같이 복수개의 셔틀과 복수개의 파지 헤드가 구성된 경우에도 바람직하게 적용될 수 있다.In addition, although the present embodiment has described only one shuttle as an example, the present invention can be preferably applied even when a plurality of shuttles and a plurality of gripping heads are constituted as in the 10-2012-0110424 application filed by the applicant .

상술한 바와 같이, 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시예에 의해서 이루어졌지만, 상술한 실시예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이기 때문에, 본 발명이 상기의 실시예에만 국한되는 것으로 이해되어져서는 아니 되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 균등개념으로 이해되어져야 할 것이다.Although the present invention has been fully described by way of example only with reference to the accompanying drawings, it is to be understood that the present invention is not limited thereto. It is to be understood that the scope of the present invention is to be construed as being limited only by the following claims and their equivalents.

200 : 반도체소자 테스트용 핸들러
240 : 접촉유도기
241 : 결합플레이트
241a : 결합프레임 241b : 탈착프레임
242 : 인서트
RS : 안착홈
PH1 : 제1 교정구멍 PH2 : 제2 교정구멍
243 : 탄성부재
250 : 소자공급기
SP : 소켓플레이트
TS : 테스트소켓
PP1 : 제1 교정핀 PP2 : 제2 교정핀
200: Handler for semiconductor device test
240: contact induction machine
241: engaging plate
241a: Coupling frame 241b: Removable frame
242: insert
RS: seat groove
PH 1 : first calibration hole PH 2 : second calibration hole
243: elastic member
250: element feeder
SP: Socket plate
TS: Test socket
PP 1 : first calibration pin PP 2 : second calibration pin

Claims (7)

테스터의 소켓플레이트와 결합되어서 반도체소자가 상기 소켓플레이트에 설치된 테스트소켓에 전기적으로 정교하게 접촉될 수 있게 유도하는 접촉유도기; 및
상기 접촉유도기로 반도체소자를 공급하는 소자공급기; 를 포함하고,
상기 접촉유도기는,
상기 소켓플레이트와 결합되는 결합플레이트;
상기 테스트소켓과 일대일 대응하도록 상기 결합플레이트에 수평 방향으로 유동 가능하게 설치되며, 상기 소자공급기에 의해 공급되어 오는 반도체소자가 안착되는 안착홈을 가지는 인서트; 및
상기 소자공급기가 상기 인서트에 안착된 반도체소자를 하방으로 가압할 때 상기 인서트가 상기 테스트소켓에 대하여 상대적으로 하강될 수 있도록 상기 인서트를 상방으로 탄성 지지하는 탄성부재; 를 포함하는
반도체소자 테스트용 핸들러.
A contact inducing member coupled with the socket plate of the tester to guide the semiconductor device into electrical contact with the test socket provided in the socket plate; And
An element feeder for supplying the semiconductor element with the contact induction unit; Lt; / RTI &gt;
The contact induction device includes:
A coupling plate coupled with the socket plate;
An insert having a seating groove that is horizontally movably installed on the coupling plate so as to correspond to the test socket in a one-to-one correspondence relationship and on which a semiconductor device supplied by the device feeder is seated; And
An elastic member for elastically supporting the insert upward so that the insert can be lowered relative to the test socket when the element feeder presses down the semiconductor element seated on the insert; Containing
Handler for testing semiconductor devices.
제1항에 있어서,
상기 인서트는 상기 테스트소켓과의 위치를 교정하기 위한 제1 교정구멍과 제2 교정구멍을 가지며,
상기 제1 교정구멍에는 상기 테스트소켓에 구비된 제1 교정핀이 삽입되면서 상기 인서트의 위치를 1차적으로 교정하고,
상기 제2 교정구멍에는 상기 소자공급기에 의해 상기 인서트에 안착된 반도체소자가 하방으로 가압될 때 상기 테스트소켓에 구비된 제2 교정핀이 삽입되면서 상기 인서트의 위치를 2차적으로 교정하는
반도체소자 테스트용 핸들러.
The method according to claim 1,
Wherein the insert has a first calibration hole and a second calibration hole for calibrating a position with respect to the test socket,
A first calibration pin provided in the test socket is inserted into the first calibration hole to primarily correct the position of the insert,
A second calibration pin provided in the test socket is inserted into the second calibration hole when the semiconductor device mounted on the insert is pressed downward by the device feeder, and the position of the insert is secondarily calibrated
Handler for testing semiconductor devices.
제2항에 있어서,
상기 소자공급기에 의해 상기 인서트로 공급되는 반도체소자는 상기 안착홈에 의해 1차적으로 위치가 교정되고, 상기 제2 교정구멍과 제2 교정핀에 의해 2차적으로 위치가 교정되는
반도체소자 테스트용 핸들러.
3. The method of claim 2,
Wherein the semiconductor element to be supplied to the insert by the element feeder is firstly positionally corrected by the mounting groove and is secondarily calibrated by the second calibrating hole and the second calibrating pin
Handler for testing semiconductor devices.
제2항에 있어서,
상기 제2 교정구멍의 직경은 상기 제1 교정구멍의 직경보다 작은
반도체소자 테스트용 핸들러.
3. The method of claim 2,
Wherein the diameter of the second hole is smaller than the diameter of the first hole
Handler for testing semiconductor devices.
제4항에 있어서,
상기 제1 교정구멍에 상기 제1 교정핀이 삽입되면서 상기 제2 교정핀의 중심이 상기 제2 교정구멍에 삽입될 수 있는 위치로 교정되는
반도체소자 테스트용 핸들러.
5. The method of claim 4,
The first calibrating pin is inserted into the first calibrating hole and the center of the second calibrating pin is calibrated to a position where it can be inserted into the second calibrating hole
Handler for testing semiconductor devices.
제2항에 있어서,
상기 제2 교정핀의 높이는 상기 제1 교정핀의 높이보다 낮고,
상기 인서트가 상승한 상태에서는 상기 제1 교정핀은 적어도 상단이 상기 제1 교정구멍에 삽입되어 있지만, 상기 제2 교정핀은 상기 제2 교정구멍에서 빠져있는
반도체소자 테스트용 핸들러.
3. The method of claim 2,
The height of the second caliper pin is lower than the height of the first caliper pin,
Wherein the first calibration pin is inserted into the first calibration hole at least at an upper end thereof in a state in which the insert is raised,
Handler for testing semiconductor devices.
제1항에 있어서,
상기 결합플레이트는,
상기 소켓플레이트에 결합되는 결합프레임; 및
상기 결합프레임에 분리 가능하게 결합되며, 상기 인서트가 유동 가능하게 설치되는 탈착프레임; 을 포함하는
반도체소자 테스트용 핸들러.

The method according to claim 1,
The coupling plate
A coupling frame coupled to the socket plate; And
A detachable frame detachably coupled to the coupling frame, the detachable frame having the insert fluidly installed therein; Containing
Handler for testing semiconductor devices.

KR1020150188516A 2015-12-29 2015-12-29 Handler for testing semiconductor Ceased KR20170078209A (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020150188516A KR20170078209A (en) 2015-12-29 2015-12-29 Handler for testing semiconductor
CN201910142020.5A CN110064605B (en) 2015-12-29 2016-12-29 Sorting machine for testing semiconductor elements
TW105143775A TWI617820B (en) 2015-12-29 2016-12-29 Handler for testing semiconductor
CN201611241234.0A CN106955855B (en) 2015-12-29 2016-12-29 For testing the sorting machine of semiconductor element
KR1020240023939A KR20240026168A (en) 2015-12-29 2024-02-20 Handler for testing semiconductor
KR1020240023941A KR20240026169A (en) 2015-12-29 2024-02-20 Handler for testing semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150188516A KR20170078209A (en) 2015-12-29 2015-12-29 Handler for testing semiconductor

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020240023941A Division KR20240026169A (en) 2015-12-29 2024-02-20 Handler for testing semiconductor
KR1020240023939A Division KR20240026168A (en) 2015-12-29 2024-02-20 Handler for testing semiconductor

Publications (1)

Publication Number Publication Date
KR20170078209A true KR20170078209A (en) 2017-07-07

Family

ID=59353746

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020150188516A Ceased KR20170078209A (en) 2015-12-29 2015-12-29 Handler for testing semiconductor
KR1020240023939A Pending KR20240026168A (en) 2015-12-29 2024-02-20 Handler for testing semiconductor
KR1020240023941A Pending KR20240026169A (en) 2015-12-29 2024-02-20 Handler for testing semiconductor

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020240023939A Pending KR20240026168A (en) 2015-12-29 2024-02-20 Handler for testing semiconductor
KR1020240023941A Pending KR20240026169A (en) 2015-12-29 2024-02-20 Handler for testing semiconductor

Country Status (3)

Country Link
KR (3) KR20170078209A (en)
CN (2) CN106955855B (en)
TW (1) TWI617820B (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200022816A (en) * 2018-08-24 2020-03-04 (주)테크윙 Test tray and handler for testing electronic component
KR102295435B1 (en) * 2020-03-12 2021-08-31 에이엠티 주식회사 The align of the device having micro pitch and testing device and align method of device
KR20250056782A (en) 2023-10-19 2025-04-28 (주)테크윙 Handler for testing electronic components
KR20250056759A (en) 2023-10-19 2025-04-28 (주)테크윙 Handler for testing electronic components
KR20250056767A (en) 2023-10-19 2025-04-28 (주)테크윙 Handler for testing electronic components

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102775863B1 (en) * 2018-04-25 2025-03-06 (주)테크윙 Test handler for testing electronic component
KR102760368B1 (en) * 2018-12-11 2025-02-03 (주)테크윙 Handler for testing electronic components
KR20210063164A (en) * 2019-11-22 2021-06-01 (주)테크윙 Tester coupling portion
KR20230022567A (en) * 2021-08-09 2023-02-16 (주)테크윙 Socket guider for tester of testing electronic components
CN119565948A (en) * 2025-02-05 2025-03-07 天津金海通半导体设备股份有限公司 Automatic test fixture of chip PD

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002071750A (en) * 2000-08-29 2002-03-12 Enplas Corp Carrier and pusher for handler device and handler device
US6547571B2 (en) * 2001-06-21 2003-04-15 Maxim Integrated Products, Inc. Low cost, high performance flexible tester handler docking interface
JP3531644B2 (en) * 2002-05-31 2004-05-31 沖電気工業株式会社 Semiconductor socket and probe replacement method for the socket
KR100942527B1 (en) * 2006-10-04 2010-02-12 가부시키가이샤 아드반테스트 Electronic Component Testing Equipment
JP2010129505A (en) * 2008-12-01 2010-06-10 Elpida Memory Inc Ic socket and guide plate for ic socket
KR101505955B1 (en) * 2009-11-17 2015-03-27 (주)테크윙 Opening apparatus for test handler
KR101149759B1 (en) * 2011-03-14 2012-06-01 리노공업주식회사 A testing apparatus of the semiconductor device
JP5152379B2 (en) * 2011-09-14 2013-02-27 セイコーエプソン株式会社 Positioning device maintenance method and IC handler positioning device
CN202614797U (en) * 2012-05-02 2012-12-19 苏州创瑞机电科技有限公司 Floating plate mechanism of chip module test socket
KR101919087B1 (en) * 2012-10-05 2018-11-19 (주)테크윙 Handler for testing semiconductor
KR102010275B1 (en) * 2013-04-03 2019-08-13 (주)테크윙 Handler for testing semiconductor
CN103439541B (en) * 2013-09-03 2016-05-18 苏州创瑞机电科技有限公司 The CMOS camera chip automatic assignment test socket of support plate that floats
CN204177830U (en) * 2014-09-11 2015-02-25 法特迪精密科技(苏州)有限公司 The automatic assignment test socket of multistation

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200022816A (en) * 2018-08-24 2020-03-04 (주)테크윙 Test tray and handler for testing electronic component
KR102295435B1 (en) * 2020-03-12 2021-08-31 에이엠티 주식회사 The align of the device having micro pitch and testing device and align method of device
WO2021182708A1 (en) * 2020-03-12 2021-09-16 에이엠티 주식회사 Apparatus for aligning and testing device having fine pitch, and method for aligning device
TWI764468B (en) * 2020-03-12 2022-05-11 南韓商Amt股份有限公司 The align of the device having micro pitch and testing device and align method of device
US11982708B2 (en) 2020-03-12 2024-05-14 Amt Co., Ltd. Apparatus for aligning device having fine pitch, apparatus for testing device having fine pitch, and device alignment method
KR20250056782A (en) 2023-10-19 2025-04-28 (주)테크윙 Handler for testing electronic components
KR20250056759A (en) 2023-10-19 2025-04-28 (주)테크윙 Handler for testing electronic components
KR20250056767A (en) 2023-10-19 2025-04-28 (주)테크윙 Handler for testing electronic components
KR20250056779A (en) 2023-10-19 2025-04-28 (주)테크윙 Handler for testing electronic components
KR20250056781A (en) 2023-10-19 2025-04-28 (주)테크윙 Handler for testing electronic components
KR20250056780A (en) 2023-10-19 2025-04-28 (주)테크윙 Manipulator of handler for testing electronic components
KR20250056766A (en) 2023-10-19 2025-04-28 (주)테크윙 Handler for testing electronic components
KR20250056778A (en) 2023-10-19 2025-04-28 (주)테크윙 Picker robot of handler for testing electronic components

Also Published As

Publication number Publication date
CN106955855B (en) 2019-06-04
KR20240026168A (en) 2024-02-27
CN106955855A (en) 2017-07-18
KR20240026169A (en) 2024-02-27
CN110064605A (en) 2019-07-30
TWI617820B (en) 2018-03-11
TW201734479A (en) 2017-10-01
CN110064605B (en) 2021-03-09

Similar Documents

Publication Publication Date Title
KR20170078209A (en) Handler for testing semiconductor
KR102010275B1 (en) Handler for testing semiconductor
US7609052B2 (en) Contact pusher, contact arm, and electronic device handling apparatus
CN111602063B (en) Cantilever contact probe and corresponding probe head
JPH0627192A (en) Contact assembly for automated test handler
JP7452936B2 (en) Probe card manufacturing jig, probe alignment system including the same, and probe cards manufactured using the same
KR101690622B1 (en) Probe for testing LED and Contact device having it
US9455165B2 (en) Die bonding device
KR101824180B1 (en) An Auto assembling device for prove pin
US9696369B2 (en) Wafer test apparatus
TWI448703B (en) Test handler for inspection equipment of electric device and method for loading electric device onto loading element
KR20190124132A (en) Test handler for testing electronic component
JP4045687B2 (en) IC device test carrier board
JP2011095169A (en) Device for inspecting electronic component
KR102228819B1 (en) Handler for testing semiconductor
KR102072393B1 (en) Handler for testing semiconductor
KR101411109B1 (en) Method of inspecting horizontal state of pickup unit
JP6754896B2 (en) Parts gripper
KR101228461B1 (en) A table for loading semiconductor package
KR20080033014A (en) Device connection device of test handler
JP2013235009A (en) Electronic component transport device
KR102812409B1 (en) Solder pin treating method and apparatus of treating solder pin for restoration used therein
KR101588809B1 (en) Testing apparatus of device
KR20220019493A (en) Board assembly and test handler including the same
KR102440984B1 (en) Pin automatic insertion system and pin automatic insertion method

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20151229

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20201201

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20151229

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220921

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20230725

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20220921

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

X091 Application refused [patent]
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20230725

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20230221

Comment text: Amendment to Specification, etc.

E601 Decision to refuse application
E801 Decision on dismissal of amendment
PE0601 Decision on rejection of patent

Patent event date: 20231120

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20220921

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

PE0801 Dismissal of amendment

Patent event code: PE08012E01D

Comment text: Decision on Dismissal of Amendment

Patent event date: 20231120

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20231025

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20230221

A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20240220

Patent event code: PA01071R01D