[go: up one dir, main page]

KR20170074252A - 투명 표시 장치 - Google Patents

투명 표시 장치 Download PDF

Info

Publication number
KR20170074252A
KR20170074252A KR1020150182545A KR20150182545A KR20170074252A KR 20170074252 A KR20170074252 A KR 20170074252A KR 1020150182545 A KR1020150182545 A KR 1020150182545A KR 20150182545 A KR20150182545 A KR 20150182545A KR 20170074252 A KR20170074252 A KR 20170074252A
Authority
KR
South Korea
Prior art keywords
electrode
disposed
film
layer
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020150182545A
Other languages
English (en)
Other versions
KR102416742B1 (ko
Inventor
이승민
김태현
이정규
박상호
윤주선
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150182545A priority Critical patent/KR102416742B1/ko
Priority to US15/375,203 priority patent/US10079368B2/en
Publication of KR20170074252A publication Critical patent/KR20170074252A/ko
Application granted granted Critical
Publication of KR102416742B1 publication Critical patent/KR102416742B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H01L51/502—
    • H01L27/3246—
    • H01L27/3258—
    • H01L51/5203—
    • H01L51/5237—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/854—Arrangements for extracting light from the devices comprising scattering means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/868—Arrangements for polarized light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/877—Arrangements for extracting light from the devices comprising scattering means
    • H01L2227/32—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80524—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8793—Arrangements for polarized light emission

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

투명 표시 장치는 화소 영역 및 투과 영역을 포함하는 기판, 상기 기판의 상기 화소 영역 상에 배치되는 화소 회로, 상기 기판 상에 배치되며 상기 화소 회로를 커버하는 절연 구조물, 상기 기판의 상기 화소 영역 상에 선택적으로 배치되며 상기 절연 구조물을 적어도 부분적으로 관통하여 상기 화소 회로와 전기적으로 연결되는 제1 전극, 상기 제1 전극 상에 배치되는 표시층, 상기 표시층을 사이에 두고 상기 제1 전극과 대향하는 제2 전극, 상기 기판 상에 배치되며 적어도 일부가 상기 투과 영역과 중첩되는 회절 방지막을 포함한다.

Description

투명 표시 장치{TRANSPARENT DISPLAY DEVICES}
본 발명은 투명 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 화소 영역 및 투과 영역을 포함하는 투명 표시 장치에 관한 것이다.
최근, 유기 발광 표시(Organic Light Emitting Display: OLED) 장치와 같은 표시 장치에 있어서 투과성 또는 투명성을 구현하려는 연구가 지속되고 있다.
투명 표시 장치를 구현하기 위하여, 투명 표시 장치는 화소 영역 및 투과 영역을 포함한다. 투명 표시 장치의 광은 화소 영역과 투과 영역의 경계에서 회절 중첩된다.
구체적으로, 상기 광은 보강 또는 상쇄 간섭되어, 상기 광에 의하여 원하는 이미지 이외에 회절상이 추가적으로 나타나게 된다. 이에 따라 광학적 특성이 저하되어 상기 투명 표시 장치의 선명도를 획득하는 것이 용이하지 않다.
본 발명의 과제는 선명도가 향상된 투명 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 과제가 상술한 과제들에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상술한 본 발명의 과제를 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 투명 표시 장치는 화소 영역 및 투과 영역을 포함하는 기판, 상기 기판의 상기 화소 영역 상에 배치되는 화소 회로, 상기 기판 상에 배치되며 상기 화소 회로를 커버하는 절연 구조물, 상기 기판의 상기 화소 영역 상에 선택적으로 배치되며, 상기 절연 구조물을 적어도 부분적으로 관통하여 상기 화소 회로와 전기적으로 연결되는 제1 전극, 상기 제1 전극 상에 배치되는 표시층, 상기 표시층을 사이에 두고 상기 제1 전극과 대향하는 제2 전극, 및 상기 기판 상에 배치되고 적어도 일부가 상기 투과 영역과 중첩되며 복수의 나노 와이어들을 갖는 회절 방지막을 포함한다.
예시적인 실시예들에 있어서, 상기 나노 와이어들은 네트워크 구조로 랜덤하게 배열될 수 있다.
예시적인 실시예들에 있어서, 상기 나노 와이어들은 금속을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 나노 와이어들의 최대 간격은 100 nm 내지 500 nm 이하의 범위 이내에 있을 수 있다.
예시적인 실시예들에 있어서, 상기 회절 방지막의 상기 일부는 상기 제1 전극과 동일한 층에 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 회절 방지막의 다른 일부는 상기 제1 전극을 커버할 수 있다.
예시적인 실시예들에 있어서, 상기 절연 구조물 상에 배치되며 상기 제1 전극을 노출하는 화소 정의막을 더 포함할 수 있다. 상기 회절 방지막의 상기 일부는 상기 화소 정의막 상에 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 회절 방지막의 다른 일부는 상기 표시층 아래에 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 회절 방지막의 다른 일부는 상기 표시층 상에 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 회절 방지막의 상기 일부는 상기 제2 전극 상에 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 절연 구조물 상에 배치되며 상기 투과 영역의 상기 절연 구조물을 노출시키는 투과창을 정의하는 화소 정의막을 더 포함할 수 있다. 상기 제2 전극 및 상기 회절 방지막은 은 상기 투과 영역 상에서 상기 투과창의 표면을 따라 순차적으로 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 화소 회로는 상기 기판 상에 적층된 액티브 패턴, 게이트 전극, 소스 전극 및 드레인 전극을 포함할 수 있다. 상기 절연 구조물은 상기 기판 상에서 상기 액티브 패턴을 커버하는 게이트 절연막, 상기 게이트 절연막 상에 형성되며 상기 게이트 전극을 커버하는 층간 절연막, 및 상기 층간 절연막 상에 배치되며 상기 소스 전극 및 상기 드레인 전극을 커버하는 비아 절연막을 포함할 수 있다. 상기 소스 전극 및 상기 드레인 전극은 상기 층간 절연막 및 상기 게이트 절연막을 관통하여 상기 액티브 패턴과 접촉할 수 있다. 상기 제1 전극은 상기 비아 절연막 상에 배치되며, 상기 비아 절연막을 관통하여 상기 드레인 전극과 접촉할 수 있다.
예시적인 실시예들에 있어서, 상기 비아 절연막은 상기 화소 영역 상에 선택적으로 배치되며, 상기 비아 절연막의 측벽 및 상기 층간 절연막의 상면에 의해 상기 투과 영역 상에서 투과창이 정의되며,
상기 제2 전극 및 상기 회절 방지막은 상기 투과 영역 상에서 상기 투과창의 표면을 따라 순차적으로 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 비아 절연막 및 상기 층간 절연막은 상기 화소 영역 상에 선택적으로 배치되며, 상기 비아 절연막의 측벽, 및 상기 게이트 절연막의 상면에 의해 상기 투과 영역 상에서 투과창이 정의될 수 있다. 상기 제2 전극 및 상기 회절 방지막은 상기 투과 영역 상에서 상기 투과창의 표면을 따라 순차적으로 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 제2 전극 상에서 상기 화소 영역 및 상기 투과 영역 상에 연속적으로 배치되는 캡핑막을 더 포함할 수 있다. 상기 회절 방지막의 상기 일부는 상기 캡핑막 상에 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 회절 방지막은 상기 캡핑막의 표면을 따라 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 캡핑막 상에 순차적으로 배치되는 충전층 및 인캡슐레이션 기판을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 회절 방지막의 상기 일부는 상기 충전층 및 상기 인캡슐레이션 기판 사이에 개재될 수 있다.
예시적인 실시예들에 있어서, 상기 회절 방지막은 상기 충전층의 표면을 따라서 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 회절 방지막의 상기 일부는 상기 인캡슐레이션 기판 상에 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 회절 방지막은 상기 인캡슐레이션 기판의 표면을 따라 배치될 수 있다.
전술한 바와 같이 본 발명의 예시적인 실시예들에 따르면, 회절 방지막을 이용하여 광의 회절을 줄일 수 있으며, 회절상이 표시되는 것을 방지할 수 있다.
또한, 광의 회절을 줄이기 위해 상기 회절 방지막이 다양한 위치에 개재될 수 있다. 이에 따라, 투명 표시 장치의 선명도를 증가시킬 수 있는 장점이 있다.
도 1은 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 평면도이다.
도 2는 도 1에 도시된 표시 영역을 확대 도시한 평면도이다.
도 3은 도 2에 표시된 I-I'라인을 따라 절단한 단면도이다.
도 4 내지 도 12는 예시적인 실시예들에 따른 투명 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 13은 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 단면도이다.
도 14는 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 단면도이다.
도 15는 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 단면도이다.
도 16은 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 단면도이다.
도 17은 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 단면도이다.
도 18은 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 단면도이다.
도 19는 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 단면도이다.
도 20은 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 단면도이다.
도 21은 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 단면도이다.
도 22는 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 단면도이다.
도 23은 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 단면도이다.
도 24는 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 단면도이다.
도 25는 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 이 때, 도면상의 동일한 구성 요소에 대해서는 동일한 참조 부호를 사용하고, 동일한 구성 요소에 대해서는 중복되는 설명을 생략하기로 한다.
도 1은 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 평면도이다. 도 2는 도 1에 도시된 표시 영역을 확대 도시한 평면도이다. 도 3은 도 2에 표시된 I-I'라인을 따라 절단한 단면도이다.
도 1 내지 도 3을 참조하면, 상기 투명 표시 장치는 복수의 표시 영역들(Display Area: DA)을 포함할 수 있다. 표시 영역들(DA)은 기판(100)의 상면에 평행하며, 서로 수직하게 교차하는 제1 방향(D1) 및 제2 방향(D2)을 따라 배열될 수 있다.
각 표시 영역(DA)은 화소 영역(Pixel Area: PA) 및 투과 영역(Transmission Area: TA)을 포함할 수 있다. 화소 영역(PA) 내에는 복수의 화소들이 예를 들면, 제1 방향(D1)을 따라 인접하게 배치될 수 있다. 예를 들면, 각 화소 영역(PA)은 적색 화소(Pr), 녹색 화소(Pg) 및 청색 화소(Pb)를 포함할 수 있다.
도 1 및 도 2에서는 화소들(Pr, Pg, Pb)이 실질적으로 동일한 면적을 갖는 것으로 도시되었으나, 발광 효율 향상을 위해, 적색 화소(Pr), 녹색 화소(Pg) 및 청색 화소(Pb)들은 서로 다른 면적을 가질 수도 있다.
투과 영역(TA)은 각 표시 영역(DA) 내에서, 적색 화소(Pr), 녹색 화소(Pg) 및 청색 화소(Pb)들과 인접하며 연장될 수 있다. 일부 실시예들에 있어서, 투과 영역(TA)은 화소 영역(PA)의 각 화소 들마다 패터닝되어 독립적으로 제공될 수도 있다.
일부 실시예들에 있어서, 투과 영역(TA)은 예를 들면, 제1 방향(D1)으로 연장하며 서로 다른 표시 영역들(DA)에 속한 화소 영역들(PA)에 대해 공통적으로 제공될 수도 있다.
예시적인 실시예들에 따르면, 화소 영역(PA) 상에는 화상 구현을 위한 화소 회로가 배치될 수 있다. 투과 영역(TA)에서는 외광이 투과되어 외부 이미지가 관찰될 수 있다.
화소 영역(PA)의 상기 각 화소에는 박막 트랜지스터(Thin Film Transistor: TFT)와 같은 트랜지스터가 배치되며, 상기 트랜지스터는 데이터 라인(D) 및 스캔 라인(S)과 전기적으로 연결될 수 있다. 도 2에 도시된 바와 같이 데이터 라인(D) 및 스캔 라인(S)은 서로 교차하도록 배치되며, 데이터 라인(D) 및 스캔 라인(S)의 교차 영역 마다 상기 각 화소가 정의될 수 있다. 또한, 데이터 라인(D), 스캔 라인(S) 및 상기 트랜지스터에 의해 상기 화소 회로가 정의될 수 있다.
도 1에 도시되지는 않았으나, 상기 화소 회로는 예를 들면, 데이터 라인(D)과 평행하게 배치되는 전원 라인(Vdd)을 더 포함할 수 있다. 또한, 전원 라인(Vdd) 및 상기 트랜지스터와 전기적으로 연결되는 커패시터가 각 화소 마다 배치될 수도 있다.
도 2에서는, 상기 각 화소마다 하나의 트랜지스터만을 도시하였으나, 적어도 2이상의 트랜지스터들이 상기 각 화소마다 배치될 수 있다. 예를 들면, 상기 각 화소마다 스위칭 트랜지스터 및 구동 트랜지스터가 배치될 수 있다. 상기 스위칭 트랜지스터 및 상기 구동 트랜지스터 사이에 상기 커패시터가 전기적으로 연결될 수 있다.
상기 트랜지스터는 기판(100)의 화소 영역(PA) 상에 형성된 배리어막(barrier layer)(110) 부분 상에 배치될 수 있다. 상기 트랜지스터는 액티브 패턴(120), 게이트 절연막(130), 게이트 전극(135), 소스 전극(150) 및 드레인 전극(155)을 포함할 수 있다. 상기 트랜지스터를 커버하는 비아 절연막(160)이 형성되며, 비아 절연막(160) 상에는 예를 들면, 상기 트랜지스터의 드레인 전극(155)과 전기적으로 연결되는 제1 전극(170)이 배치될 수 있다.
기판(100)으로서 투명 절연 기판을 사용할 수 있다. 예를 들면, 기판(100)은 유리, 또는 투명성 및 소정의 유연성을 갖는 폴리머 재질의 물질을 포함할 수 있다. 상기 기판(100)이 상기 폴리머 재질의 물질을 포함하는 경우, 상기 투명 표시 장치는 투명 플렉시블 표시 장치로 제공될 수 있다. 예를 들면, 기판(100)은 폴리이미드, 폴리실록산, 에폭시계 수지, 아크릴계 수지, 폴리에스테르와 같은 고분자 물질을 포함할 수 있다. 일 실시예에 있어서, 기판(100)은 폴리이미드를 포함할 수 있다.
기판(100)은 상술한 바와 같이 화소 영역(PA) 및 투과 영역(TA)으로 구분될 수 있다.
배리어 막(110)은 기판(100)의 상면 상에 형성될 수 있다. 일부 실시예들에 있어서, 배리어 막(110)은 기판(100)의 화소 영역(PA) 및 투과 영역(TA) 상에 공통으로 제공될 수 있다. 배리어 막(110)에 의해 기판(100)을 통해 침투하는 수분이 차단될 수 있으며, 기판(100) 및 기판(100) 상에 형성된 구조물 사이의 불순물 확산이 차단될 수 있다.
예를 들면, 배리어막(110)은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물을 포함할 수 있다. 이들은 단독으로 혹은 2 이상이 조합되어 사용될 수 있다. 일부 실시예들에 있어서, 배리어막(110)은 실리콘 산화막 및 실리콘 질화막을 포함하는 적층 구조를 가질 수 있다.
액티브 패턴(120)은 화소 영역(PA)의 배리어막(110) 부분 상에 배치될 수 있다.
액티브 패턴(120)은 폴리실리콘과 같은 실리콘 화합물을 포함할 수 있다. 일부 실시예들에 있어서, 액티브 패턴(120)의 양 단부에는 p형 혹은 n형 불순물을 포함하는 소스 영역 및 드레인 영역이 형성될 수 있다.
일부 실시예들에 있어서, 액티브 패턴(120)은 인듐-갈륨-아연 산화물(Indium Gallium Zinc Oxide: IGZO), 아연-주석 산화물(Zinc Tin Oxide: ZTO), 또는 인듐-주석-아연 산화물(Indium Tin Zinc Oxide: ITZO)과 같은 산화물 반도체를 포함할 수도 있다.
게이트 절연막(130)은 배리어막(110) 상에 형성되어 액티브 패턴(120)을 커버할 수 있다. 예시적인 실시예들에 있어서, 게이트 절연막(130)은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물을 포함할 수 있다. 일부 실시예들에 있어서, 게이트 절연막(130)은 실리콘 산화막 및 실리콘 질화막을 포함하는 적층 구조를 가질 수도 있다.
도 3에 도시된 바와 같이, 게이트 절연막(130)은 배리어막(110)과 유사하게 화소 영역(PA) 및 투과 영역(TA) 상에서 공통으로 연장될 수 있다. 일부 실시예들에 있어서, 게이트 절연막(130)은 실질적으로 화소 영역(PA) 상에 선택적으로 배치되도록 패터닝될 수도 있다.
게이트 절연막(130) 상에는 게이트 전극(135)이 배치될 수 있다. 게이트 전극(135)은 게이트 절연막(130)을 사이에 두고 액티브 패턴(120)과 실질적으로 중첩될 수 있다.
게이트 전극(135)은 스캔 라인(S)과 전기적으로 연결될 수 있다. 예를 들면, 도 2에 도시된 바와 같이, 게이트 전극(135)은 스캔 라인(S)으로부터 분기될 수 있다.
게이트 전극(135)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 백금(Pt), 탄탈륨(Ta), 네오디뮴(Nd), 스칸듐(Sc) 등과 같은 금속 물질, 상기 금속들의 합금 또는 상기 금속들의 질화물을 포함할 수 있다. 이들은 단독으로 혹은 2 이상이 조합되어 사용될 수 있다. 게이트 전극(135)은 물리적, 화학적 성질이 다른 2개 이상의 금속층이 적층된 구조를 가질 수 있다. 예를 들어, 게이트 전극(135)은 저저항화를 위해, Al/Mo 구조 혹은 Ti/Cu 구조와 같은 복층 구조를 가질 수 있다.
층간 절연막(140)은 게이트 절연막(130) 상에 형성되어 게이트 전극(135)을 커버할 수 있다. 층간 절연막(140)은 실리콘 산화물, 실리콘 질화물 및/또는 실리콘 산질화물을 포함할 수 있다. 층간 절연막(140)은 실리콘 산화막 및 실리콘 질화막을 포함하는 적층 구조를 가질 수도 있다.
도 3에 도시된 바와 같이, 층간 절연막(140)은 배리어막(110)과 유사하게 화소 영역(PA) 및 투과 영역(TA) 상에서 공통으로 연장될 수 있다. 일부 실시예들에 있어서, 층간 절연막(130)은 실질적으로 화소 영역(PA) 상에 선택적으로 배치되도록 패터닝될 수도 있다.
소스 전극(150) 및 드레인 전극(155)은 층간 절연막(140) 및 게이트 절연막(130)을 관통하여 액티브 패턴(120)과 접촉할 수 있다. 소스 전극(150) 및 드레인 전극(155)은 Ag, Mg, Al, W, Cu, Ni, Cr, Mo, Ti, Pt, Ta, Nd, Sc 등과 같은 금속 물질, 상기 금속들의 합금 또는 상기 금속들의 질화물을 포함할 수 있다. 이들은 단독으로 혹은 2 이상이 조합되어 사용될 수 있다. 예를 들면, 소스 전극(150) 및 드레인 전극(155)은 예를 들면, Al 층 및 Mo 층과 같은 서로 다른 2개 이상의 금속층이 적층된 구조를 가질 수도 있다.
소스 전극(150) 및 드레인 전극(155)은 각각 액티브 패턴(120)의 상기 소스 영역 및 상기 드레인 영역에 각각 접촉될 수 있다. 상기 소스 영역 및 상기 드레인 영역 사이의 액티브 패턴(120) 부분은 전하가 이동하는 채널로서 제공될 수 있다.
소스 전극(150)은 도 2에 도시된 바와 같이, 데이터 라인(D)과 전기적으로 연결될 수 있다. 예를 들면, 소스 전극(150)은 데이터 라인(D)으로부터 분기되는 형태를 가질 수 있다.
상술한 액티브 패턴(120), 게이트 절연막(130), 게이트 전극(135), 소스 전극(150) 및 드레인 전극(155)에 의해 상기 트랜지스터가 정의될 수 있다.
도 3에서는 게이트 전극(135)이 액티브 패턴(120) 상부에 배치되는 탑 게이트(Top Gate) 구조의 박막 트랜지스터가 도시되었으나, 상기 트랜지스터는 게이트 전극(135)이 액티브 패턴(120) 하부에 배치되는 바텀 게이트(Bottom Gate) 구조를 가질 수도 있다.
비아 절연막(160)은 층간 절연막(140) 상에 형성되어 소스 전극(150) 및 드레인 전극(155)을 커버할 수 있다. 비아 절연막(160)은 제1 전극(170)과 드레인 전극(155)을 전기적으로 연결시키는 비아(via) 구조를 수용할 수 있다. 또한, 비아 절연막(160)은 상기 투명 표시 기판의 평탄화 막으로 제공될 수도 있다.
비아 절연막(160)은 폴리이미드, 에폭시계 수지, 아크릴계 수지, 폴리에스테르와 같은 유기 물질을 포함할 수 있다. 예시적인 실시예들에 따르면, 비아 절연막(160)은 화소 영역(PA) 및 투과 영역(TA)에 대해 공통으로 제공될 수 있다.
제1 전극(170)은 비아 절연막(160) 상에 배치되며, 비아 절연막(160)을 관통하여 드레인 전극(155)과 접촉 혹은 전기적으로 연결되는 상기 비아 구조를 포함할 수 있다. 예시적인 실시예들에 따르면, 제1 전극(170)은 상기 각 화소 마다 독립적으로 배치될 수 있다. 제1 전극(170)은 상기 투명 표시 장치의 화소 전극 또는 양극(anode)으로 제공될 수 있다.
일 실시예에 있어서, 제1 전극(170)은 일함수가 높은 투명 도전성 물질을 포함할 수도 있다. 예를 들면, 제1 전극(170)은 인듐 주석 화합물(Indium Tin Oxide: ITO), 인듐 아연 화합물(Indium Zinc Oxide: IZO), 아연 산화물 또는 인듐 산화물을 포함할 수도 있다. 이 경우, 상기 투명 표시 장치의 투과도가 보다 향상될 수 있다.
일 실시예에 있어서, 제1 전극(170)은 반사 전극으로 제공될 수 있다. 이 경우, 제1 전극(170)은 Ag, Mg, Al, W, Cu, Ni, Cr, Mo, Ti, Pt, Ta, Nd, Sc 등과 같은 금속 물질 또는 이들 금속의 합금을 포함할 수 있다.
일 실시예에 있어서, 제1 전극(170)은 상기 투명 도전성 물질 및 상기 금속을 포함하는 복층 구조를 가질 수도 있다.
회절 방지막(300)은 제1 전극(170)과 동일한 층에 위치하고, 비아 절연막(160) 상에 배치될 수 있다. 회절 방지막(300)의 적어도 일부는 투과 영역(TA)과 중첩될 수 있다.
투과 영역(TA)이 화소 영역(PA)의 각 화소들 마다 패터닝되어 독립적으로 제공되는 경우, 회절 방지막(300)도 각 투과 영역(TA) 마다 패터닝되어 독립적으로 제공될 수 있다.
이와는 달리, 투과 영역(TA)이 서로 다른 표시 영역들(DA)에 속한 화소 영역들(PA)에 대해 공통적으로 제공되는 경우, 회절 방지막(300)도 공통적으로 제공될 수 있다.
예시적인 실시예들에 있어서, 회절 방지막(300)은 네트워크 구조로 랜덤하게 배열된 복수의 나노 와이어들(nano wires)을 포함할 수 있다. 상기 나노 와이어들은 금속 또는 비금속을 포함할 수 있다.
예를 들어, 상기 나노 와이어들은 니켈(Ni), 백금(Pt), 금(Au) 또는 은(Ag)을 포함할 수 있다. 상기 나노 와이어들은 탄소 나노 튜브(carbon nano tube)를 포함할 수 있다.
또한, 상기 나노 와이어들은 실리콘(Si), 인듐포스파이드(InP), 칼륨나이트라이드(GaN), 산화 실리콘(SiO2), 산화 티타늄(TiO2) 등을 포함할 수 있다.
회절 방지막(300)은 투과 영역(TA)과 화소 영역(PA)의 경계를 통과하는 광의 회절을 방지하여, 회절상이 표시되는 것을 줄일 수 있다.
상기 나노 와이어들은 랜덤하게 배열될 때, 상기 나노 와이어들 서로간의 간격들은 다양하게 생성될 수 있다. 예시적인 실시예들에 있어서, 상기 나노 와이어들의 최대 간격은 약 100nm 내지 500nm 이하의 범위 이내에 있을 수 있다. 상기 나노 와이어들의 최대 간격이 상기 범위 이내에 있을 때, 상기 투명 표시 장치의 광의 회절을 줄일 수 있다.
이와는 달리, 회절 방지막(300)은 편광판을 포함할 수 있다. 구체적으로, 회절 방지막(300)은 와이어 그리드 편광판(Wire Grid Polarizer)을 포함할 수 있다.
기판(100) 상에 형성된 상기 화소 회로, 절연막들, 제1 전극(170), 및 회절 방지막(300)에 의해 상기 투명 표시 장치의 백-플레인(Back-Plane: BP) 구조물이 정의될 수 있다.
상기 백-플레인 구조물은 화소 정의막(180)을 더 포함할 수도 있다. 화소 정의막(180)은 회절 방지막(300) 상에 형성되어, 제1 전극(170)의 상면의 적어도 일부를 커버할 수 있다. 화소 정의막(180)은 폴리이미드 수지 또는 아크릴 수지와 같은 투명 유기 물질을 포함할 수 있다.
화소 정의막(180)에 의해 화소 영역(PA)에 포함된 상기 각 화소들이 노출될 수 있다. 화소 정의막(180)에 의해 커버되지 않은 제1 전극(170)의 면적이 실질적으로 상기 각 화소의 발광 영역의 면적에 해당될 수 있다.
예시적인 실시예들에 따르면, 화소 정의막(180)은 투과 영역(TA) 상으로 연장될 수 있다.
표시층(200)은 화소 정의막(180) 및 제1 전극(170) 상에 배치될 수 있다. 예를 들면, 표시층(200)은 화소 정의막(180)의 측벽 및 화소 정의막(180)에 의해 노출된 제1 전극(170)의 상면 상에 배치될 수 있다.
표시층(200)은 적색 화소(Pr), 녹색 화소(Pg) 및 청색 화소(Pb) 마다 독립적으로 패터닝되어 각 화소별로 다른 색광들을 발생시키는 유기 발광층을 포함할 수 있다. 상기 유기 발광층은 정공 및 전자에 의해 여기되는 호스트(host) 물질, 및 에너지의 흡수 및 방출을 통해 발광효율을 증가시키는 도펀트(dopant) 물질을 포함할 수 있다.
일부 실시예들에 있어서, 표시층(200)은 제1 전극(170) 및 상기 유기 발광층 사이에 배치되는 정공 수송층(hole transport layer: HTL)을 더 포함할 수 있다. 또한, 표시층(200)은 상기 유기 발광층 상에 배치되는 전자 수송층(electron transport layer: ETL)을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 표시층(200)의 하부에 배치되고 상기 정공 수송층과 제1 전극(170) 사이에 개재되는 정공 주입층(hole injection layer: HIL)이 더 배치될 수 있다. 표시층(200)의 상부에 배치되고 상기 전자 수송층과 후술하는 제2 전극(210) 사이에 개재되는 전자 주입층(electron injection layer: EIL)이 더 배치될 수 있다.
상기 정공 수송층은 예를 들면, 4,4'-비스[N-(1-나프틸)-N-페닐아미노]비페닐(NPB), 4,4'-비스[N-(3-메틸페닐)-N-페닐아미노]비페닐(TPD), N,N-디-1-나프틸-N,N-디페닐-1,1-비페닐-4,4-디아민(NPD), N-페닐카바졸, 폴리비닐카바졸 등과 같은 정공 수송 물질을 포함할 수 있다.
상기 전자 수송층은 예를 들면, 트리스(8-퀴놀리놀라토)알루미늄(Alq3), 2-(4-비페닐릴)-5-(4-터트-부틸페닐-1,3,4-옥시디아졸(PBD), 비스(2-메틸-8-퀴놀리놀라토)-4-페닐페놀라토-알루미늄(BAlq), 바쏘쿠프로인(BCP), 트리아졸(TAZ), 페닐퀴노잘린(phenylquinozaline) 등과 같은 전자 수송 물질을 포함할 수 있다.
일부 실시예들에 있어서, 상기 유기 발광층, 상기 정공 수송층 및 상기 전자 수송층 중 적어도 하나는 화소 별로 패터닝되지 않고, 복수의 화소들에 공통으로 제공될 수 있다. 일 실시예에 있어서, 상기 유기 발광층은 상기 복수의 화소들에 공통으로 제공되며, 각 화소별 색상은 컬러 필터를 통해 구현할 수 있다. 이 경우, 상기 투명 표시 장치는 W-OLED(White-OLED) 로 제공될 수 있다.
일부 실시예들에 있어서, 표시층(200)은 상술한 유기 발광층 대신 액정층을 포함할 수도 있다. 이 경우, 상기 투명 표시 장치는 액정 표시 장치(Liquid Crystal Display: LCD)로 제공될 수 있다.
제2 전극(210)은 화소 정의막(180) 및 표시층(200) 상에 배치될 수 있다. 제2 전극(210)은 표시층(200)을 사이에 두고 제1 전극(170)과 서로 마주보도록 배치될 수 있다.
예시적인 실시예들에 따르면, 제2 전극(210)은 복수의 상기 화소들 상에서 공통적으로 연장되는 공통 전극으로 제공될 수 있다. 또한, 제2 전극(210)은 상기 투명 표시 장치의 음극(cathode)으로 제공될 수 있다.
예시적인 실시예들에 따르면, 제2 전극(210)은 Ag, Mg, Al, W, Cu, Ni, Cr, Mo, Ti, Pt, Ta, Nd, Sc 등과 같은 일 함수가 낮은 금속 물질 또는 이들 금속의 합금을 포함할 수 있다. 일부 예시적인 실시예들에 있어서, 제2 전극(210)은 Ag, Mg 또는 이들의 합금(예를 들면, AgxMg1-x)을 포함할 수 있다.
제2 전극(210)은 화소 영역(PA) 및 투과 영역(TA) 상에서 연속적으로 연장될 수 있다. 이와는 달리, 제2 전극(210)은 투과 영역(TA) 상에서는 실질적으로 제거될 수도 있다.
제2 전극(210) 상에는 캡핑막(220)이 형성될 수 있다. 예시적인 실시예들에 따르면, 캡핑막(220)은 실질적으로 제2 전극(210)의 전면을 커버하며, 화소 영역(PA) 및 투과 영역(TA) 상에 공통으로 제공될 수 있다.
캡핑막(220)은 투과도가 양호한 유기 물질을 포함할 수 있다. 일부 실시예들에 있어서, 캡핑막(220)은 상술한 정공 수송 물질과 실질적으로 동일하거나 유사한 계열의 물질을 포함할 수 있다. 이에 따라, 양극으로 제공되는 제2 전극(210)에 의해 화소 영역(PA)에서의 발광 특성이 교란되지 않을 수 있다.
일부 예시적인 실시예들에 있어서, 도 3에 도시된 바와 같이, 캡핑막(220) 상부에 인캡슐레이션(encapsulation) 기판(250)이 배치되고, 캡핑막(220) 및 인캡슐레이션 기판(250) 사이에는 충전층(240)이 더 포함될 수 있다.
인캡슐레이션 기판(250)으로서 예를 들면, 유리 재질 또는 폴리머 재질 기판을 사용할 수 있다. 충전층(240)은 예를 들면, 실질적으로 투명성 또는 투과성을 갖는 유기 물질을 포함할 수 있다.
일부 실시예들에 있어서, 인캡슐레이션 기판(250) 및 충전층(240) 대신 유/무기 복합층을 밀봉 필름으로 활용할 수도 있다. 일부 실시예들에 있어서, TFE(Thin Film Encapsulation)를 상기 밀봉필름으로 활용할 수 있다.
예시적인 실시예들에 따른 투명 표시 장치는 제1 전극(170)과 동일한 층에 배치되는 회절 방지막(300)에 의하여, 투명 표시 장치의 광이 투과 영역(TA)과 화소 영역(PA)의 경계에서 회절 중첩되는 것을 줄일 수 있으며, 표시되는 회절상을 방지할 수 있다. 이에 따라, 투명 표시 장치의 선명도가 증가될 수 있다.
도 4 내지 도 12는 예시적인 실시예들에 따른 투명 표시 장치의 제조 방법을 설명하기 위한 단면도들이다. 예를 들면, 도 4 내지 도 12는 도 3에 도시된 상기 투명 표시 장치의 제조 방법을 도시하고 있다.
도 4를 참조하면, 캐리어 기판(50) 상에 기판(100)을 형성하고, 기판(100) 상에 배리어막(110)을 형성할 수 있다.
캐리어 기판(50)은 상기 투명 표시 장치의 제조 공정이 진행되는 동안 기판(100)의 지지체 역할을 수행할 수 있다. 예를 들면, 캐리어 기판(50)으로서 유리 기판 혹은 금속 기판을 사용할 수 있다.
기판(100)은 유리 기판을 사용하거나 또는 폴리이미드 계열 수지와 같은 투명 고분자 물질을 포함하도록 형성될 수 있다. 예를 들면, 캐리어 기판(50) 상에 폴리이미드 전구체를 포함하는 전구체 조성물을 스핀 코팅(spin coating) 공정을 통해 도포하여 코팅막을 형성할 수 있다. 이후, 상기 코팅막을 열 경화시켜 기판(100)을 형성할 수 있다.
상기 폴리이미드 전구체는 디아민(diamine) 및 디무수물(dianhydride)을 포함할 수 있다. 상기 전구체 조성물은 상기 폴리이미드 전구체를 유기 용매에 용해시켜 제조될 수 있다. 상기 유기 용매는 비제한적인 예로서, N-메틸-2-피롤리돈(N-Methyl-2-Pyrrolidone: NMP), 디메틸포름아미드(DMF), 테트라하이드로퓨란(THF), 트리에틸아민(TEA), 에틸아세테이트(ethylacetate), 디메틸설폭사이드(DMSO) 또는 에틸렌글리콜 계열 에테르 용매를 포함할 수 있다. 이들은 단독으로 혹은 2 이상이 조합되어 사용될 수 있다.
상기 열 경화 공정에 의해 디아민 및 디무수물 사이의 중합이 유도되어 폴리아믹산이 형성되며, 폴리아믹산이 추가로 열 경화되어 탈수 축합이 진행되면서 상기 폴리이미드 계열 수지가 형성될 수 있다.
기판(100)의 소정의 영역은 화소 영역(PA)으로 할당되며, 화소 영역(PA)을 제외한 나머지 부분은 투과 영역(TA)으로 정의될 수 있다.
배리어 막(110)은 기판(100)의 상면을 전체적으로 커버하며, 실리콘 산화물, 실리콘 질화물 및/또는 실리콘 산질화물을 포함하도록 형성될 수 있다.
도 5를 참조하면, 배리어 막(110) 상에 액티브 패턴(120), 게이트 전극(135) 및 추가적인 절연막들을 형성할 수 있다.
액티브 패턴(120)은 화소 영역(PA)의 배리어막(110) 부분 상에 형성될 수 있다. 예를 들면, 배리어막(110) 상에 비정질 실리콘 또는 폴리실리콘을 사용하여 반도체 층을 형성한 후, 상기 반도체 층을 패터닝하여 액티브 패턴(120)을 형성할 수 있다.
일부 실시예들에 있어서, 상기 반도체 층 형성 후, 저온 폴리실리콘(Low Temperature Polycrystalline silicon: LTPS) 공정 또는 레이저 결정화 공정과 같은 결정화 공정을 수행할 수 있다.
일부 실시예들에 있어서, 상기 반도체 층은 IGZO, ZTO, ITZO 등과 같은 산화물 반도체를 사용하여 형성될 수도 있다.
배리어막(110) 상에 액티브 패턴(120)을 덮는 게이트 절연막(130)을 형성할 수 있다. 게이트 절연막(130)은 실리콘 산화물, 실리콘 질화물 및/또는 실리콘 산질화물을 포함하도록 형성될 수 있다.
도 5에 도시된 바와 같이, 게이트 절연막(130)은 화소 영역(PA) 및 투과 영역(TA) 상에 공통으로 제공될 수 있다. 일부 실시예들에 있어서, 게이트 절연막(130)은 화소 영역(PA) 상에 선택적으로 형성되도록 패터닝될 수도 있다.
게이트 절연막(130) 상에는 액티브 패턴(120)과 중첩되도록 게이트 전극(135)이 형성될 수 있다.
예를 들면, 게이트 절연막(130) 상에 제1 도전막을 형성한 후, 예를 들면 사진 식각 공정을 통해 상기 제1 도전막을 패터닝함으로써 게이트 전극(135)을 형성할 수 있다. 상기 제1 도전막은 금속, 합금 또는 금속 질화물을 사용하여 형성될 수 있다. 상기 제1 도전막은 복수의 금속층을 적층하여 형성될 수도 있다.
게이트 전극(135)은 도 2에 도시된 스캔 라인(S)과 실질적으로 동시에 형성될 수 있다, 예를 들면, 게이트 전극(135) 및 스캔 라인(S)은 상기 제1 도전막으로부터 실질적으로 동일한 식각 공정을 통해 형성되며, 스캔 라인(S)은 게이트 전극(135)과 일체로 연결될 수 있다.
일부 실시예들에 있어서, 게이트 전극(135)을 이온 주입 마스크로 사용하여 액티브 패턴(120)에 불순물을 주입함으로써, 액티브 패턴(120)의 양 단부에 소스 영역 및 드레인 영역을 형성할 수 있다.
게이트 절연막(130) 상에 게이트 전극(135)을 덮는 층간 절연막(140)을 형성할 수 있다. 층간 절연막(140)은 액티브 패턴(120) 및 게이트 전극(135)의 프로파일에 따라 단차를 포함할 수 있다. 층간 절연막(140)은 실리콘 산화물, 실리콘 질화물 및/또는 실리콘 산질화물을 포함하도록 형성될 수 있다.
층간 절연막(140)은 도 6에 도시된 바와 같이 화소 영역(PA) 및 투과 영역(TA) 상에서 공통으로 제공될 수 있다. 일부 실시예들에 있어서, 투과 영역(TA) 상에 형성된 층간 절연막(140) 부분의 적어도 일부가 제거될 수도 있다.
도 6을 참조하면, 층간 절연막(140) 및 게이트 절연막(130)을 예를 들면 제1 포토 공정을 통해 부분적으로 제거하여 제1 콘택 홀(142) 및 제2 콘택 홀(144)을 형성할 수 있다.
상기 제1 포토 공정에 의하여 제1 콘택 홀(142) 및 제2 콘택 홀(144)은 층간 절연막(140) 및 게이트 절연막(130)을 관통하며 액티브 패턴(120)의 상면을 부분적으로 노출시킬 수 있다. 예를 들면, 제1 콘택 홀(142) 및 제2 콘택 홀(144)을 통해 각각 액티브 패턴(120)의 상기 소스 영역 및 드레인 영역이 노출될 수 있다.
도 7을 참조하면, 제1 콘택 홀(142) 및 제2 콘택 홀(144) 내부에 각각 소스 전극(150) 및 드레인 전극(155)을 형성할 수 있다. 소스 전극(150) 및 드레인 전극(155)은 액티브 패턴(120)의 상기 소스 영역 및 상기 드레인 영역과 접촉할 수 있다.
예를 들면, 층간 절연막(140) 상에 제1 콘택 홀(142) 및 제2 콘택 홀(144)을 충분히 채우는 제2 도전막을 형성하고, 상기 제2 금속막을 사진 식각 공정을 통해 패터닝하여 소스 전극(150) 및 드레인 전극(155)을 형성할 수 있다. 상기 제2 도전막은 예를 들면, 금속, 금속 질화물 또는 합금을 사용하여 형성될 수 있다.
이에 따라, 액티브 패턴(120), 게이트 절연막(130), 게이트 전극(135), 소스 전극(150) 및 드레인 전극(155)을 포함하는 예를 들면, TFT 구조의 트랜지스터가 기판(100)의 화소 영역(PA) 상에 형성될 수 있다. 예를 들면, 화소 영역(PA)은 도 1 및 도 2에 도시된 바와 같이 복수의 화소들을 포함하며, 상기 각 화소마다 적어도 하나의 상기 트랜지스터가 형성될 수 있다.
또한, 상기 트랜지스터, 데이터 라인(D) 및 스캔 라인(S)을 포함하는 화소 회로가 기판(100) 상에 형성될 수 있다. 소스 전극(150)은 도 2에 도시된 데이터 라인(D)과 전기적으로 연결되도록 형성될 수 있다. 예를 들면, 소스 전극(150), 드레인 전극(155) 및 데이터 라인(D)은 상기 제2 도전막으로부터 동일한 상기 사진 식각 공정을 통해 형성될 수 있다.
이후, 층간 절연막(140), 게이트 절연막(130), 소스 전극(150) 및 드레인 전극(155)을 커버하는 비아 절연막(160)을 형성할 수 있다. 비아 절연막(160)은 화소 영역(PA) 및 투과 영역(TA) 상에서 공통으로 연장되며 실질적으로 평탄한 상면을 가질 수 있다. 비아 절연막(160)은 상기 투명 표시 장치 또는 백-플레인 구조물의 평탄화 막으로 제공될 수도 있다.
비아 절연막(160)은 예를 들면, 폴리이미드, 에폭시계 수지, 아크릴계 수지, 폴리에스테르와 같은 유기 물질을 사용하여 스핀 코팅 공정 또는 슬릿 코팅 공정을 통해 형성될 수 있다.
도 8을 참조하면, 비아 절연막(160) 상에 투과 영역(TA)과 적어도 일부가 중첩되는 회절 방지막(300)을 형성할 수 있다.
예를 들어, 비아 절연막(160) 상에 투과 영역(TA)과 중첩되는 영역에 복수의 나노 와이어들(nano wires)이 분산되어 있는 용액을 도포하고, 상기 도포된 용액에 열처리 공정을 수행하여 회절 방지막(300)을 형성할 수 있다.
예시적인 실시예들에 있어서, 상기 나노 와이어들은 금속 또는 비금속을 포함할 수 있다.
예를 들어, 상기 나노 와이어들은 니켈(Ni), 백금(Pt), 금(Au) 또는 은(Ag)을 포함할 수 있다. 상기 나노 와이어들은 탄소 나노 튜브(carbon nano tube)를 포함할 수 있다.
또한, 상기 나노 와이어들은 실리콘(Si), 인듐포스파이드(InP), 칼륨나이트라이드(GaN), 산화 실리콘(SiO2), 산화 티타늄(TiO2) 등을 포함할 수 있다.
상기 용액은 순수, 알코올, 또는 유기용제와 같은 용매를 더 포함할 수 있으며, 상기 용매는 상기 열처리 공정을 수행하여 휘발될 수 있다.
또한, 상기 용액은 계면활성제를 더 포함할 수 있다. 상기 계면활성제는 상기 열처리 공정에 의하여 상기 용매가 휘발된 후, 각각의 상기 나노 와이어의 표면에 부착되어 상기 나노 와이어들의 분산성을 증가시킬 수 있다.
상기 용액은 유기 첨가물을 더 포함하여, 상기 열처리 공정에 의하여 상기 용매가 휘발된 후, 상기 나노 와이어들 간의 접착력을 증가시킬 수 있다.
예를 들어, 상기 용액은 스핀 코팅 장치, 슬릿 코팅 장치, 또는 바 코팅 장치 등을 이용하여 상기 비아 절연막(160) 상에 도포될 수 있다.
도 9를 참조하면, 예를 들면 제2 포토 공정을 통해 비아 절연막(160)을 부분적으로 제거하여 비아 홀(163)을 형성할 수 있다.
예시적인 실시예들에 따르면, 비아 홀(163)을 통해 드레인 전극(155)의 상면의 적어도 일부가 노출될 수 있다.
도 10을 참조하면, 비아 절연막(160) 상에 배치되며, 회절 방지막(300)과 동일한 층에 제1 전극(170)을 형성하여 백-플레인 구조물을 형성할 수 있다.
예를 들면, 회절 방지막(300)에 의해 커버되지 않는 비아 절연막(160) 및 노출된 드레인 전극(155) 상에 비아 홀(163)을 채우는 제3 도전막을 형성하고, 이를 패터닝하여 제1 전극(170)을 형성할 수 있다. 제1 전극(170)은 상기 투명 표시 장치의 화소 전극 및/또는 양극으로 제공될 수 있다. 비아 홀(163) 내에 형성된 제1 전극(170) 부분은 드레인 전극(155)과 전기적 연결을 위한 비아 구조물로 정의될 수 있다.
상기 제3 도전막은 Ag, Mg, Al, W, Cu, Ni, Cr, Mo, Ti, Pt, Ta, Nd, Sc 등과 같은 금속 물질 또는 이들 금속의 합금을 사용하여 형성될 수 있다.
한편, 상술한 배리어막(110), 상기 반도체 층, 게이트 절연막(130), 층간 절연막(140), 및 제1 내지 제3 도전막들은 예를 들면, 화학 기상 증착(Chemical Vapor Deposition: CVD) 공정, 플라즈마 증대 화학 기상 증착(plasma enhanced chemical vapor deposition: PECVD) 공정, 고밀도 플라즈마-화학 기상 증착(high density plasma-chemical vapor deposition: HDP-CVD) 공정, 스퍼터링(sputtering) 공정, 물리 기상 증착(Physical Vapor Deposition: PVD), 원자층 증착(Atomic Layer Deposition: ALD), 열 증착 공정, 진공 증착 공정 또는 프린팅 공정들 중에서 적어도 하나의 공정을 통해 형성될 수 있다.
회절 방지막(300) 상에는 제1 전극(170) 상면을 부분적으로 커버하는 화소 정의막(180)이 형성될 수 있다. 화소 정의막(180)은 예를 들면, 폴리이미드 수지 또는 아크릴 수지와 같은 감광성 유기 물질을 도포한 후, 노광 및 현상 공정을 통해 형성될 수 있다. 일부 실시예들에 있어서, 화소 정의막(180)은 고분자 물질 또는 무기 물질을 사용하여 잉크젯 프린팅 공정과 같은 프린팅 공정을 통해 형성될 수도 있다.
도 11을 참조하면, 화소 정의막(180) 및 제1 전극(170) 상에 순차적으로 표시층(200), 제2 전극(210) 및 캡핑막(220)을 적층할 수 있다.
표시층(200)은 예를 들면, 적색, 녹색 또는 청색 발광을 위한 유기 발광 물질을 사용하여 화소 정의막(180)에 의해 노출된 제1 전극(170) 상에 각 화소 별로 형성될 수 있다. 예를 들면, 표시층(180)은 적색 화소, 녹색 화소 및 청색 화소가 형성될 영역을 노출시키는 개구부를 포함하는 파인 메탈 마스크(Fine Metal Mask: FMM)를 사용하여 스핀 코팅 공정, 롤 프린팅 공정, 노즐 프린팅 공정, 잉크젯 프린팅 공정 등을 통해 형성될 수 있다. 이에 따라, 상기 각 화소 별로 상기 유기 발광 물질을 포함하는 유기 발광층이 형성될 수 있다.
상기 유기 발광층 형성 전에 상술한 정공 수송 물질을 사용하여 정공 수송층을 더 형성할 수 있다. 또한, 상기 유기 발광층 상에 상술한 전자 수송 물질을 사용하여 전자 수송층을 더 형성할 수 있다. 상기 정공 수송층 및 상기 전자 수송층은 표시층(200)에 포함되어 각 화소 별로 패터닝 또는 프린팅될 수 있다.
예를 들면, 도 11에 도시된 바와 같이 화소 정의막(180)의 측벽에 의해 상기 각 화소의 표시층(200)이 한정될 수 있다.
일부 실시예들에 있어서, 상기 유기 발광층, 상기 정공 수송층 및 상기 전자 수송층 중 적어도 하나는 화소 별로 패터닝되지 않고, 복수의 화소들에 공통으로 형성될 수 있다. 일 실시예에 있어서, 상기 유기 발광층은 상기 복수의 화소들에 공통으로 형성되며, 각 화소별 색상은 컬러 필터를 통해 구현할 수 있다. 이 경우, 상기 투명 표시 장치는 W-OLED(White-OLED) 로 제공될 수 있다.
표시층(200) 상에는 예를 들면, Ag, Mg, Al, W, Cu, Ni, Cr, Mo, Ti, Pt, Ta, Nd, Sc 등과 같은 일 함수가 낮은 금속 물질 또는 이들 금속의 합금을 증착하여 제2 전극(210)을 형성할 수 있다. 제2 전극(210)은 상기 투명 표시 장치의 공통 전극 및/또는 음극으로 제공될 수 있다.
예를 들면, 제2 전극(210)은 화소 영역(PA) 및 투과 영역(TA)을 동시에 노출시키는 오픈 마스크를 사용하는 스퍼터링 공정을 통해 형성될 수 있다. 제2 전극(210)을 별도 추가적인 패터닝 없이 화소 영역(PA) 및 투과 영역(TA) 상에 공통으로 형성될 수 있다.
이와는 달리, 제2 전극(210)은 투과 영역(TA) 상에는 실질적으로 제거되도록 패터닝될 수도 있다. 일부 예시적인 실시예들에 있어서, 제2 전극(210)은 Ag, Mg 또는 이들의 합금을 포함하도록 형성될 수 있다
이후, 제2 전극(210) 상에 캡핑막(220)을 형성할 수 있다. 예시적인 실시예들에 따르면, 캡핑막(220)은 화소 영역(PA) 및 투과 영역(TA) 상에서 연속적으로 형성될 수 있다.
예를 들어, 캡핑막(220)은 정공 수송 물질 계열의 유기 물질을 사용하여 스핀 코팅 공정과 같은 코팅 공정을 통해 형성될 수 있다.
이후, 도 12에 도시된 바와 같이 캐리어 기판(50)을 기판(100)으로부터 분리할 수 있다. 예를 들면, 기판(100)이 플라스틱 기판인 경우 캐리어 기판(50)은 레이저-리프팅(laser-lifting) 공정 또는 기계적 장력을 통해 기판(100)으로부터 박리될 수 있다.
일부 예시적인 실시예들에 있어서, 도 3에 도시된 바와 같이 캡핑막(220) 상에 충전층(240) 및 인캡슐레이션 기판(250)을 적층할 수 있다. 이와는 달리, 유/무기 복합층을 밀봉 필름으로 적층할 수 있다. 예를 들어, TFE(Thin Film Encapsulation)을 상기 밀봉 필름으로 적층할 수 있다.
예시적인 실시예들에 따른 투명 표시 장치의 제조 방법에 의하면, 제1 전극(170)과 동일한 층에 회절 방지막(300)을 형성할 수 있다. 이에 따라, 투명 표시 장치의 광이 투과 영역(TA)과 화소 영역(PA)의 경계에서 회절 중첩되는 것을 줄일 수 있으며, 회절상이 표시되는 것을 방지하여 투명 표시 장치의 선명도를 증가시킬 수 있다.
도 13은 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 단면도이다. 도 13에 도시된 투명 표시 장치는 회절 방지막의 다른 일부가 제1 전극을 커버하는 점을 제외하고 도 3에 도시된 투명 표시 장치와 실질적으로 동일하거나 유사한 구성 및/또는 구조를 가질 수 있다. 이에 따라, 중복되는 구성 및/또는 구조에 대한 상세한 설명은 생략되며, 동일하거나 유사한 구성에 대해서는 동일하거나 유사한 참조부호가 사용된다.
도 13을 참조하면, 회절 방지막(302)의 적어도 일부는 제1 전극(170)과 동일한 층에 위치하며, 회절 방지막(302)의 다른 일부는 제1 전극(170)을 커버할 수 있다. 예를 들어, 회절 방지막(302)은 제1 전극(170)에 의해 커버되지 않는 비아 절연막(160)의 표면 및 제1 전극(170)의 표면을 따라 연속적으로 배치될 수 있다.
예시적인 실시예들에 있어서, 회절 방지막(302)은 화소 영역(PA) 및 투과 영역(TA)에 중첩되며, 화소 영역(PA) 및 투과 영역(TA)에 공통적으로 배치될 수 있다. 예를 들어, 회절 방지막(302)은 각 표시 영역(DA)마다 독립적으로 제공될 수 있다. 이와는 달리, 회절 방지막(302)은 서로 다른 표시 영역들(DA)에 대해 공통적으로 제공될 수 있다.
예시적인 실시예들에 있어서, 회절 방지막(302)은 네트워크 구조로 랜덤하게 배열된 복수의 나노 와이어들(nano wires)을 포함할 수 있다.
기판(100) 상에 형성된 상기 화소 회로, 절연막들, 제1 전극(170), 및 회절 방지막(302)에 의해 상기 투명 표시 장치의 백-플레인(Back-Plane: BP) 구조물이 정의될 수 있다.
상기 백-플레인 구조물은 화소 정의막(180)을 더 포함할 수도 있다. 화소 정의막(180)은 회절 방지막(302) 상에 형성되어, 제1 전극(170)에 직접 접촉되지 않고 제1 전극(170)의 상면의 적어도 일부를 커버할 수 있다.
화소 정의막(180)에 의해 화소 영역(PA)에 포함된 상기 각 화소들이 노출될 수 있다. 화소 정의막(180)에 의해 커버되지 않은 제1 전극(170)의 면적이 실질적으로 상기 각 화소의 발광 영역의 면적에 해당될 수 있다.
예시적인 실시예들에 따르면, 화소 정의막(180)은 투과 영역(TA) 상으로 연장될 수 있다.
표시층(200)은 제1 전극(170)을 커버하는 회절 방지막(302)의 상기 다른 일부 및 화소 정의막(180) 상에 배치될 수 있다. 예를 들면, 표시층(200)은 화소 정의막(180)의 측벽 및 화소 정의막(180)에 의해 노출된 회절 방지막(302)의 상면 상에 배치될 수 있다.
예시적인 실시예들에 따른 투명 표시 장치에 의하면, 회절 방지막(302)이 제1 전극(170)을 커버하며, 비아 절연막(160) 상에 배치된다. 따라서, 회절 방지막(302)은 화소 영역(PA) 및 투과 영역(TA)에 공통적으로 중첩되어 제공될 수 있다. 이에 따라, 보다 효과적으로 투명 표시 장치의 광이 회절되는 것을 줄일 수 있으며, 상기 투명 표시 장치의 선명도가 증가될 수 있다.
도 14는 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 단면도이다. 도 14에 도시된 투명 표시 장치는 회절 방지막이 화소 정의막 상에 배치되는 점을 제외하고 도 3에 도시된 투명 표시 장치와 실질적으로 동일하거나 유사한 구성 및/또는 구조를 가질 수 있다. 이에 따라, 중복되는 구성 및/또는 구조에 대한 상세한 설명은 생략되며, 동일하거나 유사한 구성에 대해서는 동일하거나 유사한 참조부호가 사용된다.
화소 정의막(180)은 비아 절연막(160) 상에 형성되어, 제1 전극(170)의 주변부를 커버할 수 있다. 회절 방지막(304)은 투과 영역(TA)과 중첩되어 화소 정의막(180) 상에 배치될 수 있다.
예시적인 실시예들에 있어서, 회절 방지막(304)은 네트워크 구조로 랜덤하게 배열된 복수의 나노 와이어들(nano wires)을 포함할 수 있다.
회절 방지막(304)은 투과 영역(TA)과 화소 영역(PA)의 경계를 통과하는 광의 회절을 방지하여, 회절상이 표시되는 것을 줄일 수 있다.
표시층(200)은 회절 방지막(304), 화소 정의막(180) 및 제1 전극(170) 상에 배치될 수 있다. 예를 들면, 표시층(200)은 회절 방지막(304)의 측벽, 화소 정의막(180)의 측벽 및 화소 정의막(180)에 의해 노출된 제1 전극(170)의 상면 상에 배치될 수 있다.
제2 전극(210)은 회절 방지막(304) 및 표시층(200) 상에 배치될 수 있다. 제2 전극(210)은 표시층(200)을 사이에 두고 제1 전극(170)과 서로 마주보도록 배치될 수 있다.
제2 전극(210)은 화소 영역(PA) 및 투과 영역(TA) 상에서 연속적으로 연장될 수 있다. 이와는 달리, 제2 전극(210)은 투과 영역(TA) 상에서는 실질적으로 제거될 수도 있다.
예시적인 실시예들에 따른 투명 표시 장치는 화소 정의막(180) 상에 배치되는 회절 방지막(304)에 의하여, 투명 표시 장치의 광이 투과 영역(TA)과 화소 영역(PA)의 경계에서 회절 중첩되는 것을 줄일 수 있으며, 표시되는 회절상을 방지할 수 있다. 이에 따라, 투명 표시 장치의 선명도가 증가될 수 있다.
도 15는 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 단면도이다. 도 15에 도시된 투명 표시 장치는 회절 방지막의 일부가 표시층 아래에 배치되는 점을 제외하고 도 14에 도시된 투명 표시 장치와 실질적으로 동일하거나 유사한 구성 및/또는 구조를 가질 수 있다. 이에 따라, 중복되는 구성 및/또는 구조에 대한 상세한 설명은 생략되며, 동일하거나 유사한 구성에 대해서는 동일하거나 유사한 참조부호가 사용된다.
회절 방지막(306)의 적어도 일부는 투과 영역(TA)과 중첩되어 화소 정의막(180) 상에 배치될 수 있다. 회절 방지막(306)의 다른 일부는 화소 영역(PA)과 중첩되어 화소 정의막(180) 및 제1 전극(10) 상에 배치될 수 있다.
예를 들면, 회절 방지막(306)의 상기 일부는 화소 정의막(180)의 상면 상에 배치될 수 있다. 회절 방지막(306)의 상기 다른 일부는 화소 정의막(180)의 측벽 및 화소 정의막(180)에 의해 노출된 제1 전극(170)의 상면 상에 배치될 수 있다.
구체적으로, 회절 방지막(306)은 화소 정의막(180)의 표면 및 제1 전극(170)의 표면을 따라 배치될 수 있다.
예시적인 실시예들에 있어서, 회절 방지막(306)은 네트워크 구조로 랜덤하게 배열된 복수의 나노 와이어들(nano wires)을 포함할 수 있다.
회절 방지막(306)은 투과 영역(TA)과 화소 영역(PA)의 경계를 통과하는 광의 회절을 방지하여, 회절상이 표시되는 것을 줄일 수 있다.
표시층(200)은 회절 방지막(306)의 상기 다른 일부 상에 배치될 수 있다. 예를 들어, 표시층(200)은 회절 방지막(306)의 상기 다른 일부의 상면 및 측면 상에 배치될 수 있다.
제2 전극(210)은 회절 방지막(306) 및 표시층(200) 상에 배치될 수 있다. 제2 전극(210)은 표시층(200)을 사이에 두고 제1 전극(170)과 서로 마주보도록 배치될 수 있다.
제2 전극(210)은 화소 영역(PA) 및 투과 영역(TA) 상에서 연속적으로 연장될 수 있다. 이와는 달리, 제2 전극(210)은 투과 영역(TA) 상에서는 실질적으로 제거될 수도 있다.
예시적인 실시예들에 따른 투명 표시 장치는 화소 정의막(180) 및 제1 전극(170) 상에 배치되는 회절 방지막(306)에 의하여, 투명 표시 장치의 광이 투과 영역(TA)과 화소 영역(PA)의 경계에서 회절 중첩되는 것을 줄일 수 있으며, 표시되는 회절상을 방지할 수 있다. 이에 따라, 투명 표시 장치의 선명도가 증가될 수 있다.
도 16은 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 단면도이다. 도 16에 도시된 투명 표시 장치는 회절 방지막의 일부가 표시층 상에 배치되는 점을 제외하고 도 14에 도시된 투명 표시 장치와 실질적으로 동일하거나 유사한 구성 및/또는 구조를 가질 수 있다. 이에 따라, 중복되는 구성 및/또는 구조에 대한 상세한 설명은 생략되며, 동일하거나 유사한 구성에 대해서는 동일하거나 유사한 참조부호가 사용된다.
표시층(200)은 화소 정의막(180) 및 제1 전극(170) 상에 배치될 수 있다. 예를 들어, 표시층(200)은 화소 정의막(180)의 측면 및 화소 정의막(180)에 의해 노출되는 제1 전극(170)의 상면 상에 배치될 수 있다.
회절 방지막(308)의 적어도 일부는 투과 영역(TA)과 중첩되어 화소 정의막(180) 상에 배치될 수 있다. 회절 방지막(308)의 다른 일부는 화소 영역(PA)과 중첩되어 표시층(200) 상에 배치될 수 있다.
예를 들면, 회절 방지막(308)의 상기 일부는 화소 정의막(180)의 상면 상에 배치될 수 있다. 회절 방지막(308)의 상기 다른 일부는 표시층(200)의 측면 및 상면 상에 배치될 수 있다.
구체적으로, 회절 방지막(308)은 화소 정의막(180)의 표면 및 표시층(200)의 상면을 따라 연속적으로 배치될 수 있다.
예시적인 실시예들에 있어서, 회절 방지막(308)은 네트워크 구조로 랜덤하게 배열된 복수의 나노 와이어들(nano wires)을 포함할 수 있다.
회절 방지막(308)은 투과 영역(TA)과 화소 영역(PA)의 경계를 통과하는 광의 회절을 방지하여, 회절상이 표시되는 것을 줄일 수 있다.
예시적인 실시예들에 따른 투명 표시 장치는 화소 정의막(180) 및 표시층(200) 상에 배치되는 회절 방지막(308)에 의하여, 투명 표시 장치의 광이 투과 영역(TA)과 화소 영역(PA)의 경계에서 회절 중첩되는 것을 줄일 수 있으며, 표시되는 회절상을 방지할 수 있다. 이에 따라, 투명 표시 장치의 선명도가 증가될 수 있다.
도 17은 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 단면도이다. 도 17에 도시된 투명 표시 장치는 회절 방지막이 제2 전극 상에 배치되는 점을 제외하고 도 14에 도시된 투명 표시 장치와 실질적으로 동일하거나 유사한 구성 및/또는 구조를 가질 수 있다. 이에 따라, 중복되는 구성 및/또는 구조에 대한 상세한 설명은 생략되며, 동일하거나 유사한 구성에 대해서는 동일하거나 유사한 참조부호가 사용된다.
표시층(200)은 화소 정의막(180) 및 제1 전극(170) 상에 배치될 수 있다. 예를 들면, 표시층(200)은 화소 정의막(180)의 측벽 및 화소 정의막(180)에 의해 노출된 제1 전극(170)의 상면 상에 배치될 수 있다.
제2 전극(210)은 화소 정의막(180) 및 표시층(200) 상에 배치될 수 있다. 제2 전극(210)은 표시층(200)을 사이에 두고 제1 전극(170)과 서로 마주보도록 배치될 수 있다.
제2 전극(210)은 화소 영역(PA) 및 투과 영역(TA) 상에서 연속적으로 연장될 수 있다. 이와는 달리, 제2 전극(210)은 투과 영역(TA) 상에서는 실질적으로 제거될 수도 있다.
회절 방지막(310)은 제2 전극(210) 상에 구비되어 투과 영역(TA)과 중첩될 수 있다. 예시적인 실시예들에 있어서, 회절 방지막(310)은 네트워크 구조로 랜덤하게 배열된 복수의 나노 와이어들(metal nano wires)을 포함할 수 있다.
회절 방지막(310)은 투과 영역(TA)과 화소 영역(PA)의 경계를 통과하는 광의 회절을 방지하여, 회절상이 표시되는 것을 줄일 수 있다.
캡핑막(220)은 회절 방지막(310)에 의해 커버되지 않은 제2 전극(210)의 상면 및 회절 방지막(310)의 측면과 상면 상에 배치될 수 있다.
예시적인 실시예들에 따른 투명 표시 장치는 제2 전극(210) 상에 배치되는 회절 방지막(310)에 의하여, 투명 표시 장치의 광이 투과 영역(TA)과 화소 영역(PA)의 경계에서 회절 중첩되는 것을 줄일 수 있으며, 표시되는 회절상을 방지할 수 있다. 이에 따라, 투명 표시 장치의 선명도가 증가될 수 있다.
도 18은 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 단면도이다. 도 18에 도시된 투명 표시 장치는 회절 방지막이 제2 전극의 표면을 따라 배치되는 점을 제외하고 도 17에 도시된 투명 표시 장치와 실질적으로 동일하거나 유사한 구성 및/또는 구조를 가질 수 있다. 이에 따라, 중복되는 구성 및/또는 구조에 대한 상세한 설명은 생략되며, 동일하거나 유사한 구성에 대해서는 동일하거나 유사한 참조부호가 사용된다.
회절 방지막(312)은 제2 전극(210)의 표면을 따라 화소 영역(PA) 및 투과 영역(TA) 상에 배치될 수 있다. 예를 들어, 회절 방지막(312)은 하나의 표시 영역(DA) 마다 독립적으로 패터닝되어 제공될 수 있다. 이와는 달리, 회절 방지막(312)은 서로 다른 표시 영역들(DA)에 공통적으로 제공될 수 있다.
예시적인 실시예들에 있어서, 회절 방지막(312)은 네트워크 구조로 랜덤하게 배열된 복수의 나노 와이어들(nano wires)을 포함할 수 있다.
회절 방지막(312)은 투과 영역(TA)과 화소 영역(PA)의 경계를 통과하는 광의 회절을 방지하여, 회절상이 표시되는 것을 줄일 수 있다.
캡핑막(220)은 회절 방지막(312)의 표면을 따라 연속적으로 배치될 수 있다.
예시적인 실시예들에 따른 투명 표시 장치는 제2 전극(210) 상에 배치되는 회절 방지막(312)에 의하여, 투명 표시 장치의 광이 투과 영역(TA)과 화소 영역(PA)의 경계에서 회절 중첩되는 것을 줄일 수 있으며, 표시되는 회절상을 방지할 수 있다. 이에 따라, 투명 표시 장치의 선명도가 증가될 수 있다.
도 19는 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 단면도이다. 도 19에 도시된 투명 표시 장치는 화소 정의막이 선택적으로 제거된 점을 제외하고는 도 18에 도시된 투명 표시 장치와 실질적으로 동일하거나 유사한 구성 및/또는 구조를 가질 수 있다. 이에 따라, 중복되는 구성 및/또는 구조에 대한 상세한 설명은 생략되며, 동일하거나 유사한 구성에 대해서는 동일하거나 유사한 참조부호가 사용된다.
화소 정의막(185)은 투과 영역(TA) 상에서 실질적으로 제거될 수 있다. 예를 들면, 화소 정의막(185)은 화소 영역(PA) 및 투과 영역(TA)의 경계부, 및 도 1에 도시된 표시 영역들(DA) 사이의 경계부 상에 선택적으로 프린팅될 수 있다.
예시적인 실시예들에 따르면, 투과 영역(TA) 상에서 비아 절연막(160)의 상면 및 화소 정의막(185)의 측벽에 의해 투과창(270)이 정의될 수 있다. 화소 정의막(185)에 의해 투과창(270)이 형성됨에 따라, 투과 영역(TA)에서의 투과율이 보다 향상될 수 있다.
제2 전극(212), 회절 방지막(314), 및 캡핑막(224)은 화소 정의막(185)의 표면, 표시층(200)의 상면 및 비아 절연막(160)의 상면을 따라 순차적으로 연속적으로 형성될 수 있다.
예를 들어, 제2 전극(212), 회절 방지막(314), 및 캡핑막(224)은 제2 전극(212) 상에서 화소 영역(PA) 및 투과 영역(TA)에 걸쳐 형성될 수 있다.
예시적인 실시예들에 따른 투명 표시 장치에 의하면, 회절 방지막(314)에 의하여 투과 영역(TA) 및 화소 영역(PA)의 경계에 의하여 나타날 수 있는 회절상을 줄일 수 있다. 또한, 화소 정의막의 일부를 선택적으로 제거하여 투과 영역(TA)에서의 투과율을 향상시킬 수 있다.
도 20은 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 단면도이다. 도 20에 도시된 투명 표시 장치는 비아 절연막이 선택적으로 제거된 점을 제외하고는 도 19에 도시된 투명 표시 장치와 실질적으로 동일하거나 유사한 구성 및/또는 구조를 가질 수 있다. 이에 따라, 중복되는 구성 및/또는 구조에 대한 상세한 설명은 생략되며, 동일하거나 유사한 구성에 대해서는 동일하거나 유사한 참조부호가 사용된다.
도 20을 참조하면, 도 19에 도시된 구조에서 비아 절연막(160)이 투과 영역(TA)으로부터 실질적으로 제거될 수 있다. 이에 따라, 화소 영역(PA) 상에 선택적으로 배치되어 트랜지스터 또는 화소 회로를 커버하는 비아 절연막 패턴(165)이 형성될 수 있다. 예를 들면, 층간 절연막(140)의 상면, 및 화소 정의막(185) 및 비아 절연막 패턴(165)의 측벽들에 의해 투과창(275)이 정의될 수 있다.
제2 전극(214), 회절 방지막(316), 및 캡핑막(230)은 화소 정의막(185)의 표면, 표시층(200)의 상면 및 투과창(275)의 표면을 따라 순차적 및 연속적으로 형성될 수 있다.
예시적인 실시예들에 따른 투명 표시 장치에 의하면, 회절 방지막(316)에 의하여 투과 영역(TA) 및 화소 영역(PA)의 경계에 의하여 나타날 수 있는 회절상을 줄일 수 있다. 또한, 비아 절연막의 일부를 선택적으로 제거하여 투과 영역(TA)에서의 투과율을 향상시킬 수 있다.
도 21은 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 단면도이다. 도 21에 도시된 투명 표시 장치는 층간 절연막이 선택적으로 제거된 점을 제외하고는 도 20에 도시된 투명 표시 장치와 실질적으로 동일하거나 유사한 구성 및/또는 구조를 가질 수 있다. 이에 따라, 중복되는 구성 및/또는 구조에 대한 상세한 설명은 생략되며, 동일하거나 유사한 구성에 대해서는 동일하거나 유사한 참조부호가 사용된다.
도 21을 참조하면, 도 20에 도시된 구조에서, 층간 절연막(140)이 투과 영역(TA)으로부터 실질적으로 제거될 수 있다. 이에 따라, 화소 영역(PA) 상에 선택적으로 배치되어 트랜지스터 또는 화소 회로를 커버하는 층간 절연막 패턴(145)이 형성될 수 있다.
일부 실시예들에 있어서, 층간 절연막 패턴(145)은 비아 절연막 패턴(167) 내에 포함된 형상을 가질 수 있다. 이 경우, 예를 들면 게이트 절연막(130)의 상면, 화소 정의막(185) 및 비아 절연막 패턴(167)의 측벽들에 의해 투과창(277)이 정의될 수 있다.
제2 전극(216), 회절 방지막(318), 및 캡핑막(234)은 화소 정의막(185)의 표면, 표시층(200)의 상면 및 투과창(277)의 표면을 따라 순차적 및 연속적으로 형성될 수 있다.
예시적인 실시예들에 따른 투명 표시 장치에 의하면, 회절 방지막(318)에 의하여 투과 영역(TA) 및 화소 영역(PA)의 경계에 의하여 나타날 수 있는 회절상을 줄일 수 있다. 또한, 층간 절연막의 일부를 선택적으로 제거하여 투과 영역(TA)에서의 투과율을 향상시킬 수 있다.
도 22는 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 단면도이다. 도 22에 도시된 투명 표시 장치는 회절 방지막이 캡핑막 상에 배치되는 점을 제외하고 도 17에 도시된 투명 표시 장치와 실질적으로 동일하거나 유사한 구성 및/또는 구조를 가질 수 있다. 이에 따라, 중복되는 구성 및/또는 구조에 대한 상세한 설명은 생략되며, 동일하거나 유사한 구성에 대해서는 동일하거나 유사한 참조부호가 사용된다.
캡핑막(220)은 제2 전극(210)의 표면을 따라 연속적으로 배치될 수 있다. 회절 방지막(320)은 캡핑막(220) 상에 구비되어 투과 영역(TA)과 중첩될 수 있다.
예시적인 실시예들에 있어서, 회절 방지막(320)은 네트워크 구조로 랜덤하게 배열된 복수의 나노 와이어들(metal nano wires)을 포함할 수 있다.
예시적인 실시예들에 따른 투명 표시 장치는 캡핑막(220) 상에 배치되는 회절 방지막(320)에 의하여, 투명 표시 장치의 광이 투과 영역(TA)과 화소 영역(PA)의 경계에서 회절 중첩되는 것을 줄일 수 있으며, 표시되는 회절상을 방지할 수 있다. 이에 따라, 투명 표시 장치의 선명도가 증가될 수 있다.
도 23은 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 단면도이다. 도 23에 도시된 투명 표시 장치는 회절 방지막이 캡핑막의 표면을 따라 배치되는 점을 제외하고 도 22에 도시된 투명 표시 장치와 실질적으로 동일하거나 유사한 구성 및/또는 구조를 가질 수 있다. 이에 따라, 중복되는 구성 및/또는 구조에 대한 상세한 설명은 생략되며, 동일하거나 유사한 구성에 대해서는 동일하거나 유사한 참조부호가 사용된다.
캡핑막(220) 및 회절 방지막(322)은 제2 전극(210)의 표면을 따라 연속적 및 순차적으로 배치될 수 있다.
예시적인 실시예들에 있어서, 회절 방지막(322)은 네트워크 구조로 랜덤하게 배열된 복수의 나노 와이어들(metal nano wires)을 포함할 수 있다.
예시적인 실시예들에 따른 투명 표시 장치는 캡핑막(220)의 표면을 따라 연속적으로 배치되는 회절 방지막(322)에 의하여, 투명 표시 장치의 광이 투과 영역(TA)과 화소 영역(PA)의 경계에서 회절 중첩되는 것을 줄일 수 있으며, 표시되는 회절상을 방지할 수 있다. 이에 따라, 투명 표시 장치의 선명도가 증가될 수 있다.
도 24는 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 단면도이다. 도 24에 도시된 투명 표시 장치는 회절 방지막이 인캡슐레이션 기판의 저면을 따라 배치되는 점을 제외하고 도 23에 도시된 투명 표시 장치와 실질적으로 동일하거나 유사한 구성 및/또는 구조를 가질 수 있다. 이에 따라, 중복되는 구성 및/또는 구조에 대한 상세한 설명은 생략되며, 동일하거나 유사한 구성에 대해서는 동일하거나 유사한 참조부호가 사용된다.
캡핑막(240)의 상부에는 인캡슐레이션 기판(250)이 배치되고, 캡핑막(220) 및 인캡슐레이션 기판(250) 사이에는 충전층(240)이 개재될 수 있다.
회절 방지막(324)은 인캡슐레이션 기판(250) 저면을 따라 배치되어, 인캡슐레이션 기판(250) 및 캡핑막(220) 사이에 개재될 수 있다.
예시적인 실시예들에 있어서, 회절 방지막(324)은 네트워크 구조로 랜덤하게 배열된 복수의 나노 와이어들(metal nano wires)을 포함할 수 있다.
예시적인 실시예들에 따른 투명 표시 장치는 인캡슐레이션 기판(250) 저면을 따라 배치되는 회절 방지막(324)에 의하여, 투명 표시 장치의 광이 투과 영역(TA)과 화소 영역(PA)의 경계에서 회절 중첩되는 것을 줄일 수 있으며, 표시되는 회절상을 방지할 수 있다. 이에 따라, 투명 표시 장치의 선명도가 증가될 수 있다.
도 25는 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 단면도이다. 도 25에 도시된 투명 표시 장치는 회절 방지막이 인캡슐레이션 기판의 상면을 따라 배치되는 점을 제외하고 도 24에 도시된 투명 표시 장치와 실질적으로 동일하거나 유사한 구성 및/또는 구조를 가질 수 있다. 이에 따라, 중복되는 구성 및/또는 구조에 대한 상세한 설명은 생략되며, 동일하거나 유사한 구성에 대해서는 동일하거나 유사한 참조부호가 사용된다.
캡핑막(240)의 상부에는 인캡슐레이션 기판(250)이 배치되고, 캡핑막(220) 및 인캡슐레이션 기판(250) 사이에는 충전층(240)이 개재될 수 있다.
회절 방지막(326)은 인캡슐레이션 기판(250) 상면을 따라 배치되어, 화소 영역(PA) 및 투과 영역(TA)과 중첩될 수 있다.
예시적인 실시예들에 있어서, 회절 방지막(326)은 네트워크 구조로 랜덤하게 배열된 복수의 나노 와이어들(metal nano wires)을 포함할 수 있다.
예시적인 실시예들에 따른 투명 표시 장치는 인캡슐레이션 기판(250) 상면을 따라 배치되는 회절 방지막(326)에 의하여, 투명 표시 장치의 광이 투과 영역(TA)과 화소 영역(PA)의 경계에서 회절 중첩되는 것을 줄일 수 있으며, 표시되는 회절상을 방지할 수 있다. 이에 따라, 투명 표시 장치의 선명도가 증가될 수 있다.
본 발명의 예시적인 실시예들에 따른 투명 표시 장치는 컴퓨터, 휴대폰, 스마트폰, 스마트패드, MP3 플레이어 등의 전자 기기뿐만 아니라, 자동차용 네비게이션 또는 헤드 업(Head up) 디스플레이 등과 같은 투과성이 향상된 표시 장치에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
DA: 표시 영역 PA: 화소 영역
TA: 투과 영역 D: 데이터 라인
S: 스캔 라인 50: 캐리어 기판
100: 기판 110: 배리어 막
120: 액티브 패턴 130: 게이트 절연막
135: 게이트 전극 140: 층간 절연막
142: 제1 콘택 홀 144: 제2 콘택 홀
145: 층간 절연막 패턴 150: 소스 전극
155: 드레인 전극 160: 비아 절연막
165, 167: 비아 절연막 패턴 163: 비아 홀
170: 제1 전극 180, 185: 화소 정의막
200: 표시층 210, 212, 214, 216: 제2 전극
220, 224, 230, 234: 캡핑막 240: 충전층
250: 인캡슐레이션 기판 270, 275, 277: 투과창
300, 302, 304, 306, 308, 310, 312, 314, 316, 318, 320, 322, 324, 326: 회절 방지막

Claims (20)

  1. 화소 영역 및 투과 영역을 포함하는 기판;
    상기 기판의 상기 화소 영역 상에 배치되는 화소 회로;
    상기 기판 상에 배치되며 상기 화소 회로를 커버하는 절연 구조물;
    상기 기판의 상기 화소 영역 상에 선택적으로 배치되며, 상기 절연 구조물을 적어도 부분적으로 관통하여 상기 화소 회로와 전기적으로 연결되는 제1 전극;
    상기 제1 전극 상에 배치되는 표시층;
    상기 표시층을 사이에 두고 상기 제1 전극과 대향하는 제2 전극; 및
    상기 기판 상에 배치되고 적어도 일부가 상기 투과 영역과 중첩되며, 복수의 나노 와이어(nano wires)들을 갖는 회절 방지막을 포함하는 투명 표시 장치.
  2. 제 1 항에 있어서, 상기 나노 와이어들은 네트워크 구조로 랜덤하게 배열된 것을 특징으로 하는 투명 표시 장치.
  3. 제 2 항에 있어서, 상기 나노 와이어들은 금속을 포함하는 것을 특징으로 하는 투명 표시 장치.
  4. 제 2 항에 있어서, 상기 나노 와이어들간의 최대 간격은 100 nm 내지 500 nm 이하의 범위 이내에 있는 것을 특징으로 하는 투명 표시 장치.
  5. 제 1 항에 있어서, 상기 회절 방지막의 상기 일부는 상기 제1 전극과 동일한 층에 배치되는 것을 특징으로 하는 투명 표시 장치.
  6. 제 5 항에 있어서, 상기 회절 방지막의 다른 일부는 상기 제1 전극을 커버하는 것을 특징으로 하는 투명 표시 장치.
  7. 제 1 항에 있어서, 상기 절연 구조물 상에 배치되며 상기 제1 전극을 노출하는 화소 정의막을 더 포함하고,
    상기 회절 방지막의 상기 일부는 상기 화소 정의막 상에 배치되는 것을 특징으로 하는 투명 표시 장치.
  8. 제 7 항에 있어서, 상기 회절 방지막의 다른 일부는 상기 화소 영역과 중첩하고, 상기 표시층 아래에 배치되는 것을 특징으로 하는 투명 표시 장치.
  9. 제 7 항에 있어서, 상기 회절 방지막의 다른 일부는 상기 화소 영역과 중첩하고, 상기 표시층 상에 배치되는 것을 특징으로 하는 투명 표시 장치.
  10. 제 1 항에 있어서, 상기 제2 전극은 상기 화소 영역 및 상기 투과 영역에 중첩하여 배치되고, 상기 회절 방지막의 상기 일부는 상기 제2 전극 상에 배치되는 것을 특징으로 하는 투명 표시 장치.
  11. 제 10 항에 있어서, 상기 절연 구조물 상에 배치되며 상기 투과 영역의 상기 절연 구조물을 노출시키는 투과창을 정의하는 화소 정의막을 더 포함하고,
    상기 제2 전극 및 상기 회절 방지막은 상기 투과 영역 상에서 상기 투과창의 표면을 따라 순차적으로 배치되는 것을 특징으로 하는 투명 표시 장치.
  12. 제 1 항에 있어서, 상기 화소 회로는 상기 기판 상에 적층된 액티브 패턴, 게이트 전극, 소스 전극 및 드레인 전극을 포함하며,
    상기 절연 구조물은,
    상기 기판 상에서 상기 액티브 패턴을 커버하는 게이트 절연막;
    상기 게이트 절연막 상에 형성되며 상기 게이트 전극을 커버하는 층간 절연막; 및
    상기 층간 절연막 상에 배치되며 상기 소스 전극 및 상기 드레인 전극을 커버하는 비아 절연막을 포함하고,
    상기 소스 전극 및 상기 드레인 전극은 상기 층간 절연막 및 상기 게이트 절연막을 관통하여 상기 액티브 패턴과 접촉하며,
    상기 제1 전극은 상기 비아 절연막 상에 배치되며, 상기 비아 절연막을 관통하여 상기 드레인 전극과 접촉하는 투명 표시 장치.
  13. 제 10 항에 있어서, 상기 비아 절연막은 상기 화소 영역 상에 선택적으로 배치되며, 상기 비아 절연막의 측벽 및 상기 층간 절연막의 상면에 의해 상기 투과 영역 상에서 투과창이 정의되며,
    상기 제2 전극 및 상기 회절 방지막은 상기 투과 영역 상에서 상기 투과창의 표면을 따라 순차적으로 배치되는 것을 특징으로 하는 투명 표시 장치.
  14. 제 10 항에 있어서, 상기 비아 절연막 및 상기 층간 절연막은 상기 화소 영역 상에 선택적으로 배치되며, 상기 비아 절연막의 측벽, 및 상기 게이트 절연막의 상면에 의해 상기 투과 영역 상에서 투과창이 정의되며,
    상기 제2 전극 및 상기 회절 방지막은 상기 투과 영역 상에서 상기 투과창의 표면을 따라 순차적으로 배치되는 것을 특징으로 하는 투명 표시 장치.
  15. 제 1 항에 있어서, 상기 제2 전극 상에서 상기 화소 영역 및 상기 투과 영역 상에 연속적으로 배치되는 캡핑막을 더 포함하고,
    상기 회절 방지막의 상기 일부는 상기 캡핑막 상에 배치되는 것을 특징으로 하는 투명 표시 장치.
  16. 제 15 항에 있어서, 상기 회절 방지막은 상기 캡핑막의 표면을 따라 배치되는 것을 특징으로 하는 투명 표시 장치.
  17. 제 15 항에 있어서, 상기 캡핑막 상에 순차적으로 배치되는 충전층 및 인캡슐레이션 기판을 더 포함하는 것을 특징으로 하는 투명 표시 장치.
  18. 제 17 항에 있어서, 상기 회절 방지막의 상기 일부는 상기 충전층 및 상기 인캡슐레이션 기판 사이에 개재되는 것을 특징으로 하는 투명 표시 장치.
  19. 제 17 항에 있어서, 상기 회절 방지막의 상기 일부는 상기 인캡슐레이션 기판 상에 배치되는 것을 특징으로 하는 투명 표시 장치.
  20. 제 19 항에 있어서, 상기 회절 방지막은 상기 인캡슐레이션 기판의 표면을 따라 배치되는 것을 특징으로 하는 투명 표시 장치.
KR1020150182545A 2015-12-21 2015-12-21 투명 표시 장치 Active KR102416742B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150182545A KR102416742B1 (ko) 2015-12-21 2015-12-21 투명 표시 장치
US15/375,203 US10079368B2 (en) 2015-12-21 2016-12-12 Transparent display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150182545A KR102416742B1 (ko) 2015-12-21 2015-12-21 투명 표시 장치

Publications (2)

Publication Number Publication Date
KR20170074252A true KR20170074252A (ko) 2017-06-30
KR102416742B1 KR102416742B1 (ko) 2022-07-06

Family

ID=59066693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150182545A Active KR102416742B1 (ko) 2015-12-21 2015-12-21 투명 표시 장치

Country Status (2)

Country Link
US (1) US10079368B2 (ko)
KR (1) KR102416742B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200134908A (ko) * 2019-05-24 2020-12-02 엘지디스플레이 주식회사 디스플레이 패널
US11437458B2 (en) 2019-05-23 2022-09-06 Samsung Display Co., Ltd. Display device with substrate and light-shield having hole for sensor

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018049983A (ja) * 2016-09-23 2018-03-29 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
KR102321724B1 (ko) * 2017-07-11 2021-11-03 엘지디스플레이 주식회사 유기발광소자를 이용한 조명장치 및 그 제조방법
CN109427818B (zh) * 2017-08-31 2019-11-01 昆山国显光电有限公司 一种可折叠阵列基板和显示装置
CN110767824B (zh) * 2018-08-06 2022-03-22 昆山国显光电有限公司 透明显示面板、显示屏和电子终端设备
KR102802109B1 (ko) * 2018-12-13 2025-04-28 엘지디스플레이 주식회사 부분 투명 표시장치
CN110767692B (zh) * 2018-12-14 2022-03-04 昆山国显光电有限公司 显示面板、显示屏及显示终端
CN110610962B (zh) * 2019-08-20 2021-02-26 深圳市华星光电半导体显示技术有限公司 透明显示面板
KR102790527B1 (ko) * 2019-09-03 2025-04-07 삼성디스플레이 주식회사 표시 장치
CN110634935A (zh) * 2019-09-29 2019-12-31 武汉天马微电子有限公司 一种阵列基板及显示装置
US11462718B2 (en) * 2019-10-23 2022-10-04 Samsung Display Co., Ltd. Display device
CN114999341B (zh) * 2019-12-31 2024-09-24 武汉天马微电子有限公司 一种显示面板及显示装置
WO2021249015A1 (zh) * 2020-06-08 2021-12-16 Oppo广东移动通信有限公司 显示装置及电子设备
CN112116874B (zh) * 2020-10-09 2022-07-15 京东方科技集团股份有限公司 显示面板及显示装置
KR20220086057A (ko) 2020-12-16 2022-06-23 엘지디스플레이 주식회사 투명 표시 장치
CN112992991B (zh) * 2021-02-03 2023-04-07 合肥京东方卓印科技有限公司 一种显示基板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090127220A (ko) * 2008-06-06 2009-12-10 소니 가부시끼 가이샤 유기 발광 소자, 그 제조 방법, 표시 장치, 및 전자 기기
KR20110095653A (ko) * 2010-02-19 2011-08-25 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR20120003165A (ko) * 2010-07-02 2012-01-10 삼성모바일디스플레이주식회사 유기 발광 표시 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060134538A (ko) 2005-06-23 2006-12-28 삼성전자주식회사 기판 어셈블리 및 이를 갖는 표시 장치
KR20080036841A (ko) 2006-10-24 2008-04-29 삼성전자주식회사 백라이트 어셈블리
KR101084245B1 (ko) 2010-01-04 2011-11-16 삼성모바일디스플레이주식회사 표시 장치
KR20120044671A (ko) 2010-10-28 2012-05-08 주식회사 유니테크 에폭시 수지와 흑연을 함유하는 전도성 복합 재료
JP2013084477A (ja) 2011-10-11 2013-05-09 Panasonic Corp 透明ディスプレイ装置
KR101913704B1 (ko) 2012-04-27 2018-11-01 삼성디스플레이 주식회사 평판 표시 장치, 유기 발광 표시 장치 및 평판 표시 장치의 제조 방법
KR101338250B1 (ko) * 2012-06-07 2013-12-09 삼성디스플레이 주식회사 광투과율 제어가 가능한 표시장치
US8993998B2 (en) * 2012-07-02 2015-03-31 The Regents Of The University Of California Electro-optic device having nanowires interconnected into a network of nanowires
FI125270B (en) 2012-09-20 2015-08-14 Teknologian Tutkimuskeskus Vtt Oy Optical device with diffractive grating
KR102242078B1 (ko) * 2014-08-05 2021-04-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102372091B1 (ko) * 2015-01-16 2022-03-11 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090127220A (ko) * 2008-06-06 2009-12-10 소니 가부시끼 가이샤 유기 발광 소자, 그 제조 방법, 표시 장치, 및 전자 기기
KR20110095653A (ko) * 2010-02-19 2011-08-25 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR20120003165A (ko) * 2010-07-02 2012-01-10 삼성모바일디스플레이주식회사 유기 발광 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437458B2 (en) 2019-05-23 2022-09-06 Samsung Display Co., Ltd. Display device with substrate and light-shield having hole for sensor
KR20200134908A (ko) * 2019-05-24 2020-12-02 엘지디스플레이 주식회사 디스플레이 패널

Also Published As

Publication number Publication date
US20170179441A1 (en) 2017-06-22
US10079368B2 (en) 2018-09-18
KR102416742B1 (ko) 2022-07-06

Similar Documents

Publication Publication Date Title
KR102416742B1 (ko) 투명 표시 장치
US12058899B2 (en) Transparent display device and method of manufacturing a transparent display device
KR102370035B1 (ko) 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
US20170069871A1 (en) Transparent display devices and method of manufacturing the same
US11011552B2 (en) Method for manufacturing a display substrate comprising interconnected first and second wirings
KR102435156B1 (ko) 투명 표시 기판 및 투명 표시 장치
KR102242078B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR102389622B1 (ko) 투명 표시 장치 및 투명 표시 장치의 제조 방법
KR20160053001A (ko) 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
US9312279B2 (en) Thin film transistor array substrate, method of manufacturing the same, and display apparatus including the same
US9577114B2 (en) Transistors, methods of forming transistors and display devices having transistors
US20160260904A1 (en) Transparent display device and method of manufacturing the same
KR102377531B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20160093749A (ko) 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR20170096644A (ko) 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
CN104112751A (zh) 平板显示器的背板及其制造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20151221

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20201028

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20151221

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20211028

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220412

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220630

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220701

End annual number: 3

Start annual number: 1

PG1601 Publication of registration