KR20170064673A

KR20170064673A - 칩기판

Info

Publication number: KR20170064673A
Application number: KR1020150170421A
Authority: KR
Inventors: 안범모; 박승호; 송태환
Original assignee: (주)포인트엔지니어링
Priority date: 2015-12-02
Filing date: 2015-12-02
Publication date: 2017-06-12
Also published as: US10014446B2; US20170162754A1; EP3176841B1; EP3176841A1; CN106992236A

Abstract

본 발명은 칩기판에 관한 것으로 큰 광출력을 갖는 발광면적이 큰 크기의 광소자를 쉽게 사용할 수 있는 칩기판을 제공하는데 있다.

Description

칩기판{Chip substrate}

본 발명은 칩기판에 관한 것으로, 칩기판의 크기나 칩기판에 형성되는 캐비티(D)의 크기를 증가시키지 않고도 보다 큰 광출력을 갖는 큰 발광면적의 광소자 칩이 실장될 수 있는 칩기판에 관한 것이다.

TV나 컴퓨터 모니터 등과 같은 평판 표시기에 사용되는 액정 표시 장치(Liquid Cristal Display; LCD)를 위한 백라이트 유닛(Back Light Unit; BLU)의 광원으로 LED가 사용된다.

이러한 LED와 같은 광소자 칩은 광디바이스용 칩원판에 실장되며, 실장된 광디바이스용 칩원판의 분리, 즉 소잉(sawing) 또는 다이싱(dicing)과정을 통해 각각의 단위 광디바이스가 제조된다

일례로 본 출원인에 의해 출원 및 등록된 한국등록특허 제1,541,035호(이하 선행기술 1)에서는 칩원판에서 광디바이스의 분리, 즉 소잉(sawing) 또는 다이싱(dicing) 과정에서 버를 발생하지 않는 칩원판의 구성을 제안한 바 있다.

도 1에 도시된 바와 같이, 칩원판에 대하여 일 방향으로 적층된 복수의 전도층(A, A')과, 상기 전도층(A)과 교호로 적층되어 상기 전도층(A, A')을 전기적으로 분리시키는 적어도 하나의 절연층(B)과, 상기 칩원판의 상면에서 상기 절연층을 포함하는 영역에 대하여 소정 깊이에 이르는 홈으로 이루어지되, 경사각(θ)을 갖는 캐비티(D)를 포함한다.

한편, 고객사의 요청에 따라 칩기판의 전체적인 크기와 칩기판에 형성되는 캐비티(D)의 크기, 깊이 및 반사각이 동일하다는 조건에서, 도 1에 도시되어 있는 광소자 칩보다 크기가 더 광소자 칩을 사용할 필요가 있다.

광소자 칩은 상기 캐비티의 중앙에 위치하게 되는데, 도 1을 기준으로 좌측에 위치하는 절연층(B)으로 인하여, 채용할 수 있는 광소자 칩의 크기에 제한이 있다.

다시 말해 만약, 광소자 칩과 전도층(A)과의 전기적인 연결을 위한 와이어 본딩 영역 확보를 위해 절연층(B)의 위치를 도면 1과 같이 배치(=좌측으로 이동하지 않을 경우)할 경우에는 광소자 칩의 크기의 증가는 매우 미미하다는 문제점이 제기된다.

나아가 위 경우보다, 크기가 더 큰 광소자 칩을 캐비티(D)에 실장하기 위해 칩기판(10)에서 절연층(B)이 형성되는 위치를 좌측(도 2 단면도 기준)으로 이동시킬 경우에는 다음과 같은 문제점이 제기된다.

즉, 도면 2에 도시한 바와 같이 종래기술에서 광소자 칩의 크기를 증가시키면, 절연층(B)이 형성되는 위치를 좌측으로 이동하여야 하고, 이 경우에는 광소자 칩과 전도층(A)과의 전기적인 연결을 위한 와이어 본딩 영역이 매우 좁게 형성되는 문제점이 제기된다.

따라서, 광소자 칩의 크기를 증가시킬 수 있을 뿐만 아니라, 광소자 칩과 전도층(A)과의 전기적인 연결을 위한 와이어 본딩 영역도 충분히 확보할 수 있는 칩기판과 관련된 기술개발의 필요성이 제기된 바 있다.

한국등록특허 제1,541,035호

본 발명은 전술한 기술개발의 필요성에 의해 안출된 것으로, 캐비티 내에 실장되는 광소자 칩의 크기를 증가시킬 수 있을 뿐만 아니라, 광소자 칩과 전도층과의 전기적인 연결을 위한 와이어 본딩 영역도 충분히 확보할 수 있는 칩기판을 제공하는데 있다.

상기와 같은 목적 달성을 위하여 본 발명에 의한 칩기판은 전도층; 상기 전도층을 전기적으로 분리하는 절연층; 상기 절연층을 포함하는 영역에 대하여 소정 깊이를 갖는 홈으로 이루어진 캐비티를 포함하되, 상기 캐비티의 하부의 일측 곡률과 상기 캐비티의 하부의 타측 곡률을 서로 다르게 형성하는 것을 특징으로 한다.

상기와 같은 목적 달성을 위하여 본 발명에 의한 칩기판은 상기 절연층을 기준으로 일측에 위치한 상기 캐비티의 하부의 곡률은 타측에 위치한 상기 캐비티의 곡률보다 더 크게 형성하는 것을 특징으로 한다.

상기와 같은 목적 달성을 위하여 본 발명에 의한 칩기판은 상기 캐비티의 하부 중심에 배치되는 광소자칩을 더 포함하는 것을 특징으로 한다.

상기와 같은 목적 달성을 위하여 본 발명에 의한 칩기판은 상기 광소자칩과 상기 전도층 사이에 형성되는 와이어 본딩은 상기 캐비티의 하부의 일측과 상기 절연층 사이에 형성되는 것을 특징으로 한다.

상기와 같은 목적 달성을 위하여 본 발명에 의한 칩기판은 상기 캐비티의 일측은 상기 캐비티의 하면으로부터 수직으로 형성되는 제1면과 상기 제1면과 연속적으로 연결되는 제2면을 포함하여 이루어지되, 상기 제2면은 상기 캐비티의 타측과 같은 경사를 갖도록 형성하는 것을 특징으로 한다.

상기와 같은 목적 달성을 위하여 본 발명에 의한 칩기판은 전도층; 상기 전도층을 전기적으로 분리하는 절연층; 상기 절연층을 포함하는 영역에 대하여 소정 깊이를 갖는 홈으로 이루어진 캐비티를 포함하며, 상기 절연층은 상기 캐비티의 중심을 기준으로 일측으로 치우쳐 위치하되, 상기 캐비티의 중심과 상기 캐비티의 하부 일측 사이의 거리(R1)는 상기 캐비티의 중심과 상기 캐비티의 하부 타측 사이의 거리(R2)보다 크며, 상기 캐비티의 중심과 상기 캐비티의 상부 일측 사이의 거리(R3)는 상기 캐비티의 중심과 상기 캐비티의 상부 타측 사이의 거리(R4)와 같은 것을 특징으로 한다.

본 발명에 의한 칩기판에 의하면 다음과 같은 장점이 있다.

(1) 칩기판의 크기 또는 칩기판에 형성되는 캐비티의 크기를 증가하지 않고도 큰 광출력을 갖는 큰 발광면적의 광소자 칩을 용이하게 칩기판에 실장할 수 있다.

(2) 광소자 칩과 전도층(A)과의 전기적인 연결을 위한 와이어 본딩 영역도 충분히 확보할 수 있다.

도 1은 종래기술에 의한 칩기판의 단면도
도 2는 종래기술에 의한 칩기판의 단면도
도 3은 본 발명의 칩기판의 단면도
도 4는 본 발명의 칩기판의 평면도

이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라 설명한다.

칩원판과 칩기판에 대한 설명은 한국등록특허 제1,541,035호를 참고하며, 본 발명의 실시예에서는 이에 대한 설명은 생략한다.

참고로 칩원판은 미리 결정된 크기의 복수의 칩기판으로 구성된 칩기판 어레이로서 칩원판을 각각의 칩기판으로 절단하여 이용한다

본 실시예에 따른 칩기판(10)은 전도층(A,A'), 절연층(B)을 포함하여 이루어진다.

절연층(B)은 2개의 전도층(A,A') 사이에 위치하며, 전도층(A,A')을 전기적으로 분리시킨다.

즉, 절연층(B)을 사이에 두고 절연되어 있는 칩기판(10)은 각각 (+) 전극 단자, (-) 전극 단자로 기능할 수 있다.

본 실시예에 따른 칩기판(10)은 절연층(B)을 포함하는 영역에 대하여 소정 깊이에 이르는 홈으로 이루어지는 공간, 즉 캐비티(D)를 포함한다.

캐비티(D)는 칩기판(10)의 상면에서 아래쪽으로 갈수록 폭이 좁은 형상으로 이루어지는 것이 바람직하다.

따라서, 캐비티(D)의 하부(43)는 좁고, 캐비티(D)의 상부(53)는 넓다.

캐비티(D)의 하부 중심에 광소자칩(20)이 배치된 후에 졀연층(B)에 의해 분리된 전도층(A,A') 중 어느 하나의 전도층(A)과 광소자칩(20 사이에는 와이어 본딩(50)이 형성된다.

광소자칩(20)의 다른 전극은 전도층(A,A') 중 와이어 본딩(50)이 형성되어 있지 않은 다른 전도층(A')에 대하여 전기적으로 연결된다.

광소자칩(20)은 와이어 본딩(50)이 접합되어 있지 않은 전도층(A')상에 위치한다.

본 발명의 제1실시예를 도면 4를 참고하여 자세하게 설명한다.

먼저, 캐비티(D)의 반사각을 세타(

)라 한다.

본 발명의 제1실시예는 캐비티(D)의 반사각 세타(

)를 유지하며, 캐비티(D)의 하부의 일측(47) 곡률과 캐비티(D)의 하부의 타측(45) 곡률을 서로 다르게 형성한다.

도면 4는 본 발명의 칩기판(10)의 평면도를 나타낸다.

절연층(B)을 기준으로 캐비티(D)의 하부 일측(47)의 곡률은 캐비티(D)의 하부의 타측(40) 곡률보다 더 크게 형성한다.

캐비티(D)의 하부의 일측(47) 곡률(도면 4 기준으로 좌측)이 더 크게 형성되며, 이와 같은 캐비티(D)의 하부에서의 곡률은 절연층(B)을 기준으로 변하도록 캐비티(D)의 하부(43) 형상이 이루어진다.

평면도인 도면 4를 참고하여 설명하면 캐비티(D)의 하부의 일측(47) 곡률이 더 크게 형성되므로, 절연층(B)을 기준으로 돌출되는 형상을 갖는다.

단면도인 도면 3을 참고하여 설명하면, 캐비티(D)의 일측(30)의 일부인 제2면(33)의 가상의 연장선과 캐비티(D)의 일측(30)의 일부인 제1면(31)사이의 공간이 본 발명의 평면도에서는 절연층(B)을 기준으로 돌출되는 형상으로 표현된다.

즉, 단면도인 도면 3을 기준으로 보다 자세하게 설명하면 다음과 같다.

절연층(B)의 좌측에 위치한 캐비티(D)의 일측(30)은 캐비티(D)의 하면(60)으로부터 수직으로 형성되는 제1면(31)을 포함하여 이루어진다.

또한 캐비티(D)의 일측(30)은 제1면(31)과 연속적으로 연결되는 제2면(33)을 포함하여 이루어진다.

본 발명의 실시예에서는 캐비티(D)의 하부로부터 상향으로 형성되는 제1면(31)는 캐비티(D)의 하부로부터 수직으로 형성한다.

이때, 제2면(33)은 캐비티(D)의 타측(40)과 같은 경사를 갖도록 형성한다.

이와 같이 캐비티(D)의 일측(30)의 일부인 제2면(33)을 캐비티(D)의 타측(40)과 같은 경사를 갖도록 형성함으로써, 캐비티(D)의 반사각인 세타(

)를 유지할 수 있다.

참고로 제1면(31)의 길이는 제2면(33)의 길이에 비해 짧게 형성된다.

캐비티(D)의 일측(30)의 일부를 이루는 제1면(31)을 캐비티(D)의 하부로부터 수직 상향으로 형성함으로써, 광소자 칩의 와이어 본딩(50)이 전도층(A)에 형성될 수 있는 충분한 공간(=캐비티(D)의 하부 일측(47)과 절연층(B) 사이)을 확보할 수 있다.

구체적으로 광소자 칩(20)과 전도층(A) 사이에 형성되는 와이어 본딩(50)은 캐비티(D)의 하부 일측(47)과 절연층(B)의 사이에 형성된다.

본 발명의 다른 실시예에 대해 설명한다.

칩기판(10)은 전도층(A,A')과 전도층(A,A')을 전기적으로 분리하는 절연층(B)을 포함한다.

또한 칩기판(10)은 절연층(B)을 포함하는 영역에 대하여 소정 깊이를 갖는 홈으로 이루어진 캐비티(D)를 포함한다.

절연층(B)은 캐비티의 중심(C)을 기준으로 일측으로 치우쳐 위치한다.

본 발명의 실시례에서는 절연층(B)은 캐비티의 하부 일측(47)에 치우쳐 위치한다.

평면도인 도 4를 기준으로 봤을 때, 본 발명의 칩기판(10)은 캐비티의 중심(C)과 캐비티의 하부 일측(47) 사이의 거리(R1)는 캐비티의 중심(C)과 캐비티의 하부 타측(45) 사이의 거리(R2)보다 크게 형성된다.

또한, 캐비티의 중심(C)과 캐비티의 상부 일측(37) 사이의 거리(R3)는 캐비티의 중심(C)과 캐비티의 상부 타측(35) 사이의 거리(R4)와 같도록 형성한다.

이러한 구성에 의하면, 캐비티(D)의 상부(53)는 진원을 이루는 반면에, 캐비티(D)의 하부(43)는 그 일측(47)은 타측(45)보다 캐비티의 중심(C)을 기준으로 멀리 떨어진 거리를 갖게 된다.

본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 됨을 부언한다.

본 발명에 의한 칩기판에 의하면 칩기판 또는 캐비티(D)의 크기를 증가하지 않고도 큰 광출력을 갖는 큰 발광면적의 광소자 칩을 실장할 수 있다.

10 : 칩기판 20 : 광소자칩
30 : 캐비티의 일측 40 : 캐비티의 타측
D : 캐비티 A : 전도층
B : 절연층

Claims

전도층;
상기 전도층을 전기적으로 분리하는 절연층;
상기 절연층을 포함하는 영역에 대하여 소정 깊이를 갖는 홈으로 이루어진 캐비티를 포함하되, 상기 캐비티의 하부의 일측 곡률과 상기 캐비티의 하부의 타측 곡률을 서로 다르게 형성하는 것을 특징으로 하는 칩기판
청구항 1에 있어서,
상기 절연층을 기준으로 일측에 위치한 상기 캐비티의 하부의 곡률은 타측에 위치한 상기 캐비티의 곡률보다 더 크게 형성하는 것을 특징으로 하는 칩기판
청구항 1에 있어서,
상기 캐비티의 하부 중심에 배치되는 광소자칩을 더 포함하는 것을 특징으로 하는 칩기판
청구항 3에 있어서,
상기 광소자칩과 상기 전도층 사이에 형성되는 와이어 본딩은 상기 캐비티의 하부의 일측과 상기 절연층 사이에 형성되는 것을 특징으로 하는 칩기판
청구항 1에 있어서,
상기 캐비티의 일측은 상기 캐비티의 하면으로부터 수직으로 형성되는 제1면과 상기 제1면과 연속적으로 연결되는 제2면을 포함하여 이루어지되, 상기 제2면은 상기 캐비티의 타측과 같은 경사를 갖도록 형성하는 것을 특징으로 하는 칩기판
전도층;
상기 전도층을 전기적으로 분리하는 절연층;
상기 절연층을 포함하는 영역에 대하여 소정 깊이를 갖는 홈으로 이루어진 캐비티를 포함하며, 상기 절연층은 상기 캐비티의 중심을 기준으로 일측으로 치우쳐 위치하되,
상기 캐비티의 중심과 상기 캐비티의 하부 일측 사이의 거리(R1)는 상기 캐비티의 중심과 상기 캐비티의 하부 타측 사이의 거리(R2)보다 크며,
상기 캐비티의 중심과 상기 캐비티의 상부 일측 사이의 거리(R3)는 상기 캐비티의 중심과 상기 캐비티의 상부 타측 사이의 거리(R4)와 같은 것을 특징으로 하는 칩기판