[go: up one dir, main page]

KR20170064296A - Light emitting device and lighting apparatus - Google Patents

Light emitting device and lighting apparatus Download PDF

Info

Publication number
KR20170064296A
KR20170064296A KR1020150169899A KR20150169899A KR20170064296A KR 20170064296 A KR20170064296 A KR 20170064296A KR 1020150169899 A KR1020150169899 A KR 1020150169899A KR 20150169899 A KR20150169899 A KR 20150169899A KR 20170064296 A KR20170064296 A KR 20170064296A
Authority
KR
South Korea
Prior art keywords
light emitting
substrate
layer
recess
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020150169899A
Other languages
Korean (ko)
Other versions
KR102485465B1 (en
Inventor
강현오
최명재
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020150169899A priority Critical patent/KR102485465B1/en
Publication of KR20170064296A publication Critical patent/KR20170064296A/en
Application granted granted Critical
Publication of KR102485465B1 publication Critical patent/KR102485465B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L33/64
    • H01L33/36
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21YINDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2101/00Point-like light sources
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명장치에 관한 것이다.
실시예에 따른 발광소자는 저면에서 상면 방향으로 형성된 복수의 리세스(R)에 의해 상호 이격된 복수의 방열기둥(pillar)(100P)을 구비하는 기판(100); 상기 기판(100) 상면에 제1 도전형 반도체층(112), 상기 제1 도전형 반도체층(112) 상에 활성층(114), 및 상기 활성층(114) 상에 제2 도전형 반도체층(116)을 포함하는 발광구조체(110); 상기 제2 도전형 반도체층 및 상기 활성층이 일부 제거된 제1 영역(M2)에 의해 노출되는 상기 제1 도전형 반도체층(112) 상면 상에 배치되는 제1 전극(131); 상기 제2 도전형 반도체층(116) 상에 배치되는 제2 전극(132); 및 상기 기판의 방열기둥(100P) 상에 배치된 방열층(100H);을 포함할 수 있다.
Embodiments relate to a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and a lighting device.
The light emitting device according to the embodiment includes a substrate 100 having a plurality of heat dissipating pillars 100P spaced apart from each other by a plurality of recesses R formed in the top surface direction from the bottom surface; A first conductive semiconductor layer 112 on the substrate 100, an active layer 114 on the first conductive semiconductor layer 112, and a second conductive semiconductor layer 116 on the active layer 114, (110); A first electrode 131 disposed on an upper surface of the first conductivity type semiconductor layer 112 exposed by a first region M2 in which the second conductivity type semiconductor layer and the active layer are partially removed; A second electrode 132 disposed on the second conductive semiconductor layer 116; And a heat dissipation layer (100H) disposed on the heat dissipation column (100P) of the substrate.

Description

발광소자 및 조명장치{LIGHT EMITTING DEVICE AND LIGHTING APPARATUS}TECHNICAL FIELD [0001] The present invention relates to a light emitting device,

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명장치에 관한 것이다.Embodiments relate to a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and a lighting device.

발광소자(Light Emitting Device: LED)는 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표상에서 3족-5족의 원소 또는 2족-6족 원소가 화합되어 생성될 수 있고, 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.A light emitting device (LED) can be formed by combining a group III-V element or a group II-VI element in the periodic table with a pn junction diode, in which electric energy is converted into light energy, So that various colors can be realized.

예를 들어, 질화물 반도체는 열적 안정성과 폭 넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자, 적색(RED) 발광소자 등은 상용화되어 널리 사용되고 있다.For example, nitride semiconductors have received great interest in the development of optical devices and high power electronic devices due to their thermal stability and wide band gap energy. Particularly, a blue light emitting element, a green light emitting element, an ultraviolet (UV) light emitting element, and a red (RED) light emitting element using a nitride semiconductor are commercially available and widely used.

한편 종래 LED 기술에서 고출력 조명용 LED 소자로 갈 수록 LED 소자 내부에 열적 불안성에 기인한 열적 리키지 전류(Thermal Leakage Current) 증가와 이에 따른 광효율 저하가 문제로 대두된다.On the other hand, from the conventional LED technology to the LED device for high power illumination, the thermal leakage current due to the thermal instability inside the LED device increases and thus the light efficiency deteriorates.

도 1은 종래 기술에 따른 발광소자의 단면도이다.1 is a cross-sectional view of a conventional light emitting device.

종래 기술의 발광소자는 사파이어 기판(10) 상에 n형 반도체층(22), 활성층(24), p형 반도체층(26)을 포함한 에피층(20)이 순차적으로 적층되며, n형 반도체층(22) 상에 n 컨택(31), p형 반도체층(26) 상에 p 컨택(32)이 배치된다.In the conventional light emitting device, an n-type semiconductor layer 22, an active layer 24, and an epi layer 20 including a p-type semiconductor layer 26 are sequentially stacked on a sapphire substrate 10, The p-contact 32 is disposed on the n-contact 31 and the p-type semiconductor layer 26 on the substrate 22.

도 2는 종래 기술에 따른 발광소자의 발광패턴(Emission Pattern) 분석 사진이다.2 is a photograph of an emission pattern analysis of a conventional light emitting device.

종래기술에 의하면 열 전도도(Thermal Conductivity)가 낮은 사파이어 기판(10) 상에 MOCVD 등을 통해 LED 에피층(20)을 형성함에 따라 기판(10)을 통한 방열 효율이 낮은 문제점이 있다.According to the related art, the LED epitaxial layer 20 is formed on the sapphire substrate 10 having a low thermal conductivity by MOCVD or the like, thereby lowering heat radiation efficiency through the substrate 10.

또한 종래기술에서 LED 칩은 n 컨택(31)과 p 컨택(32)을 통해 캐리어(Carrier)를 활성층(24)으로 주입(Injection) 할 때, 높은 기생 저항(High Parasitic Resistance)을 갖는 n형 반도체층(22)과 p형 반도체층(26)의 영향으로 해당 전류 통로(Current Path) 상에서 전압 강하(Voltage Drop)가 발생하고, 오거 재결합(Auger Recombination)과 같은 비 발광 재결합이 발생하는 밴드 전환(Band Transition) 영향으로 발광 효율이 저하되는 문제가 있다.Also, in the prior art, when the LED chip is injected into the active layer 24 through the n-contact 31 and the p-contact 32, the n-type semiconductor having a high parasitic resistance A voltage drop occurs in the current path due to the influence of the layer 22 and the p-type semiconductor layer 26 and a band switching (a voltage drop) occurs in the current path due to the non-emission recombination such as auger recombination Band Transition), there is a problem that the luminous efficiency is lowered.

또한 종래기술에 의하면, LED 칩의 메사(Mesa) 영역인 p형 반도체층(26)과 n형 반도체층(22)의 경계(Boundary) 부분(M1)에 전류집중(Current Crowding) 심화되어 과열이 발생하며, 이 때문에 LED 칩의 메사(Mesa) 영역(M1)에 열적 안정성이 저하되어 전체적으로 발광소자의 전기적인 특성이나 발광효율이 저하되는 문제가 있다.Further, according to the related art, the current crowding is deepened in the boundary portion M1 between the p-type semiconductor layer 26 and the n-type semiconductor layer 22, which is the mesa region of the LED chip, Therefore, there is a problem that the thermal stability of the mesa region M1 of the LED chip is deteriorated and the electrical characteristics and luminous efficiency of the light emitting device as a whole are lowered.

실시예는 방열 효율이 우수한 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명장치를 제공하고자 한다.Embodiments provide a light emitting device having excellent heat dissipation efficiency, a method of manufacturing a light emitting device, a light emitting device package, and a lighting device.

또한 실시예는 열적 안정성 도모하여 발광소자의 광특성을 향상시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명장치를 제공하고자 한다.Also, embodiments of the present invention provide a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and a lighting device capable of improving the optical characteristics of the light emitting device by achieving thermal stability.

실시예에 따른 발광소자는 저면에서 상면 방향으로 형성된 복수의 리세스(R)에 의해 상호 이격된 복수의 방열기둥(pillar)(100P)을 구비하는 기판(100); 상기 기판(100) 상면에 제1 도전형 반도체층(112), 상기 제1 도전형 반도체층(112) 상에 활성층(114), 및 상기 활성층(114) 상에 제2 도전형 반도체층(116)을 포함하는 발광구조체(110); 상기 제2 도전형 반도체층 및 상기 활성층이 일부 제거된 제1 영역(M2)에 의해 노출되는 상기 제1 도전형 반도체층(112) 상면 상에 배치되는 제1 전극(131); 상기 제2 도전형 반도체층(116) 상에 배치되는 제2 전극(132); 및 상기 기판의 방열기둥(100P) 상에 배치된 방열층(100H);을 포함할 수 있다.The light emitting device according to the embodiment includes a substrate 100 having a plurality of heat dissipating pillars 100P spaced apart from each other by a plurality of recesses R formed in the top surface direction from the bottom surface; A first conductive semiconductor layer 112 on the substrate 100, an active layer 114 on the first conductive semiconductor layer 112, and a second conductive semiconductor layer 116 on the active layer 114, (110); A first electrode 131 disposed on an upper surface of the first conductivity type semiconductor layer 112 exposed by a first region M2 in which the second conductivity type semiconductor layer and the active layer are partially removed; A second electrode 132 disposed on the second conductive semiconductor layer 116; And a heat dissipation layer (100H) disposed on the heat dissipation column (100P) of the substrate.

실시예에 따른 발광소자는 저면에서 상면 방향으로 형성된 복수의 리세스(R)에 의해 상호 이격된 복수의 방열기둥(pillar)(100P)을 구비하는 기판(100); 상기 기판(100) 상면에 제1 도전형 반도체층(112), 상기 제1 도전형 반도체층(112) 상에 활성층(114), 및 상기 활성층(114) 상에 제2 도전형 반도체층(116)을 포함하는 발광구조체(110); 상기 제2 도전형 반도체층 및 상기 활성층이 일부 제거된 제1 영역(M2)에 의해 노출되는 상기 제1 도전형 반도체층(112) 상면 상에 배치되는 제1 전극(131); 및 상기 기판의 방열기둥(100P) 상에 배치된 방열층(100H);을 포함하며, 상기 기판의 리세스(R)는, 상기 제1 영역(M2)과 오버랩 되는 제1 리세스(R1) 및 상기 제1 영역(M2)과 오버랩 되지 않는 제2 리세스(R2)를 포함할 수 있고, 상기 제1 리세스(R1)의 수평 폭은 상기 제2 리세스(R2)의 수평 폭과 다를 수 있다.The light emitting device according to the embodiment includes a substrate 100 having a plurality of heat dissipating pillars 100P spaced apart from each other by a plurality of recesses R formed in the top surface direction from the bottom surface; A first conductive semiconductor layer 112 on the substrate 100, an active layer 114 on the first conductive semiconductor layer 112, and a second conductive semiconductor layer 116 on the active layer 114, (110); A first electrode 131 disposed on an upper surface of the first conductivity type semiconductor layer 112 exposed by a first region M2 in which the second conductivity type semiconductor layer and the active layer are partially removed; And a heat dissipation layer (100H) disposed on the heat dissipation column (100P) of the substrate, wherein the recess (R) of the substrate has a first recess (R1) overlapping the first region (M2) And a second recess R2 that does not overlap the first region M2 and the horizontal width of the first recess R1 is different from the horizontal width of the second recess R2 .

실시예에 따른 조명장치는 상기 발광소자를 구비하는 발광유닛을 포함할 수 있다.The lighting apparatus according to the embodiment may include a light emitting unit having the light emitting element.

실시예는 열전도성이 높은 기판을 채용하며, 기판 저면에 복수의 리세스를 구비함으로써 기판을 기둥 형태로 가공함과 아울러 높은 열전도성 방열층을 기둥 상에 형성하여 LED 칩의 내부에 국부적으로 정체되어있는 열을 효율적으로 방출시킴으로써 방열 효율이 우수한 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명장치를 제공할 수 있다.The embodiment employs a substrate having a high thermal conductivity. The substrate is processed into a column shape by providing a plurality of recesses on the bottom surface of the substrate, and a high heat conductive heat dissipation layer is formed on the column to locally stagnate inside the LED chip A light emitting device package, and a lighting device having excellent heat dissipation efficiency by efficiently discharging the heat generated by the light emitting device.

또한 실시예는 상기 구조에 의해 LED 칩 내부의 전류 통로(Current Path) 상에 열적 안정성을 도모하여 열적 리키지 커런트(Thermal Leakage Current)를 감소시킬 수 있다.In addition, the embodiment can reduce the thermal leakage current by making the thermal stability on the current path inside the LED chip by the above structure.

또한 실시예는 전류집중(Current Crowding) 이슈가 발생하는 LED 칩의 메사(Mesa) 영역에 방열 기둥과 방열층을 집중 배치하여 소자 열적 안정성 도모하여 발광소자의 광특성을 향상시킬 수 있다.In addition, the embodiment can concentrate the heat-radiating column and the heat-radiating layer in the mesa region of the LED chip where the current crowding problem occurs, thereby improving the optical characteristics of the light-emitting device by achieving thermal stability of the device.

도 1은 종래 기술에 따른 발광소자의 단면도.
도 2는 종래 기술에 따른 발광소자의 열분석 사진.
도 3은 제1 실시예에 따른 발광소자의 단면도.
도 4는 제2 실시예에 따른 발광소자의 단면도.
도 5는 제2 실시예에 따른 발광소자의 사진.
도 6a 내지 도 8b는 종래기술과 실시예에 따른 발광소자의 특성 비교도.
도 9 내지 도 15는 실시예에 따른 발광소자의 제조공정 단면도.
도 16은 실시예에 따른 발광소자 패키지의 단면도.
도 17은 실시예에 따른 조명 장치의 사시도.
1 is a cross-sectional view of a conventional light emitting device;
2 is a thermal analysis photograph of a light emitting device according to the prior art.
3 is a cross-sectional view of a light emitting device according to the first embodiment;
4 is a sectional view of a light emitting device according to a second embodiment;
5 is a photograph of the light emitting device according to the second embodiment.
6A to 8B are characteristic comparison diagrams of light emitting devices according to the prior art and the embodiment.
9 to 15 are cross-sectional views illustrating a manufacturing process of a light emitting device according to an embodiment.
16 is a cross-sectional view of a light emitting device package according to an embodiment.
17 is a perspective view of a lighting apparatus according to an embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), area, pattern or structure may be referred to as being "on" or "under" the substrate, each layer Quot; on "and" under "are intended to include both" directly "or" indirectly " do. Also, the criteria for top, bottom, or bottom of each layer will be described with reference to the drawings.

(실시예)(Example)

도 3은 제1 실시예에 따른 발광소자(101)의 단면도이다.3 is a sectional view of the light emitting device 101 according to the first embodiment.

제1 실시예에 따른 발광소자(101)는 기판(100), 발광구조체(110), 제1 전극(131), 제2 전극(132)을 포함할 수 있다.The light emitting device 101 according to the first embodiment may include a substrate 100, a light emitting structure 110, a first electrode 131, and a second electrode 132.

예를 들어, 실시예에 따른 발광소자(101)는 기판(100)과, 상기 기판(100) 상에 제1 도전형 반도체층(112), 상기 제1 도전형 반도체층(112) 상에 활성층(114), 상기 활성층(114) 상에 제2 도전형 반도체층(116)을 포함하는 발광구조체(110)와 상기 제2 도전형 반도체층(116) 및 상기 활성층(114)이 일부 제거된 제1 영역(M2)에 의해 노출되는 상기 제1 도전형 반도체층(112) 상면 상에 제1 전극(131) 및 상기 제2 도전형 반도체층(116) 상에 제2 전극(132)을 포함할 수 있다.For example, the light emitting device 101 according to the embodiment includes a substrate 100, a first conductive semiconductor layer 112 on the substrate 100, and a second conductive semiconductor layer 112 on the first conductive semiconductor layer 112, The light emitting structure 110 including the second conductivity type semiconductor layer 116 on the active layer 114 and the second conductivity type semiconductor layer 116 and the active layer 114, The first electrode 131 is formed on the upper surface of the first conductive semiconductor layer 112 exposed by the first region M2 and the second electrode 132 is formed on the second conductive type semiconductor layer 116 .

실시예에서 상기 기판(100)은 저면에서 상기 발광구조체(110) 방향으로 형성된 복수의 리세스(R)에 의해 이격된 복수의 방열 기둥(pillar)(100P) 및 상기 방열기둥(100P) 상에 형성된 방열층(100H)을 포함할 수 있다.The substrate 100 may include a plurality of heat dissipation pillars 100P separated from a bottom surface by a plurality of recesses R formed in the direction of the light emitting structure 110 and a plurality of heat dissipation pillars 100P And a heat dissipation layer 100H formed thereon.

종래 기술에 의하면, 열 전도도(Thermal Conductivity)가 낮은 사파이어 기판 상에 LED 에피층을 형성함에 따라 기판을 통한 방열효율이 낮아 방열 특성이 저하되어 전기적인 신뢰성까지 저하되는 문제가 있다.According to the related art, since the LED epitaxial layer is formed on the sapphire substrate having low thermal conductivity, the heat radiation efficiency through the substrate is low, so that the heat dissipation property is lowered and the electrical reliability is lowered.

실시예에서, 기판(100)은 열 전도도가 높은 기판일 수 있다. 예를 들어, 실시예의 기판(100)은 Si 기판, GaN 기판, GaAs 기판, Ga 기판, GaP 기판, InP 기판, SiC 기판, ZnO 기판, Ge 기판, 및 Ga203 기판 중 적어도 하나일 수 있으나 이에 한정되는 것은 아니다.In an embodiment, the substrate 100 may be a substrate with a high thermal conductivity. For example, the embodiment of the substrate 100 are an Si substrate, GaN substrate, GaAs substrate, a Ga substrate, GaP substrate, InP substrate, a SiC substrate, a ZnO substrate, a Ge substrate, and Ga 2 0 3 Substrate, but is not limited thereto.

실시예는 열 전도도가 높은 기판을 채용함으로써 발광소자의 방열 효율을 향상시킴으로써 전기적인 특징 및 발광 특성을 향상시킬 수 있다.The embodiment can improve the electrical characteristics and the light emitting characteristics by improving the heat radiation efficiency of the light emitting element by employing the substrate having high thermal conductivity.

실시예에서 기판(100)은 그 저면에서 상기 발광구조체(110) 방향으로 형성된 복수의 리세스(R)에 의해 이격된 복수의 방열기둥(100P)를 포함할 수 있다.The substrate 100 may include a plurality of heat radiating columns 100P spaced apart from a bottom surface thereof by a plurality of recesses R formed in the direction of the light emitting structure 110. [

실시예에 의하면, 리세스(R)에 이격된 복수의 방열기둥(100P) 구조를 구비함으로써 기판(100)이 외부와 접촉 표면적을 증대시킴으로써 방열 효율을 더욱 향상시킬 수 있다.According to the embodiment, by providing a plurality of heat radiating column (100P) structures spaced apart from the recess R, the heat radiation efficiency can be further improved by increasing the contact surface area of the substrate 100 with the outside.

예를 들어, 발광소자 패키지가 실장될 때, 페이스팅(pasting) 재료가 리세스의 곳곳에 확장되어 접촉면적을 넓히면서 방열기둥과 접함으로써 방열 효율을 향상시킬 수 있다.For example, when the light emitting device package is mounted, the pasting material is extended in various places in the recess to widen the contact area and contact with the heat dissipating post, thereby improving the heat dissipating efficiency.

실시예에서 상기 리세스(R)에 의해 기판(100)의 저면에서 상면까지 관통될 수 있다. 이를 통해, 발광구조체(110)에서 방출되는 열이 발광소자 칩의 외부 또는 이후 형성되는 방열층(100H)을 통해 더욱 효율적으로 외부로 추출될 수 있다.And may be penetrated from the bottom surface to the top surface of the substrate 100 by the recesses R in the embodiment. Accordingly, the heat emitted from the light emitting structure 110 can be extracted to the outside more efficiently through the heat dissipation layer 100H formed outside or after the light emitting device chip.

종래기술에서 기판의 일부 저면에 리세스를 형성한 구조가 있으나, 이러한 구조들은 리세스를 기판의 일부 저면에 국부적으로 형성함으로써 방열효율 증대에 미치는 영향은 미미한 점이 있으며, 발광구조체에서 생성되는 열이 직접 방열층을 통해 외부로 배출되는 점에 대한 고려는 못하는 한계가 있는 것으로 파악된다.There is a structure in which a recess is formed in a part of the bottom surface of the substrate in the prior art. However, these structures have a small effect on the increase in heat radiation efficiency by locally forming the recess on the bottom surface of the substrate, It can be considered that there is a limit to be taken into consideration of the point that it is directly discharged through the heat dissipation layer.

실시예는 상기 방열기둥(100P) 상에 형성된 방열층(100H)을 포함할 수 있다. 상기 방열층(100H)은 상기 방열기둥(100P)보다 열 전도도가 높을 수 있다. 예를 들어, 상기 방열층(100H)은 금속 방열층을 포함할 수 있다. 예를 들어, 상기 방열층(100H)은 Ag, Al, Ti, Cr 등 중 적어도 하나 이상의 물질을 포함할 수 있으나 이에 한정되는 것은 아니다.The embodiment may include a heat dissipation layer 100H formed on the heat dissipation column 100P. The heat dissipation layer 100H may have higher thermal conductivity than the heat dissipation column 100P. For example, the heat dissipation layer 100H may include a metal heat dissipation layer. For example, the heat dissipation layer 100H may include at least one of Ag, Al, Ti, and Cr, but is not limited thereto.

실시예에 의하면, 열전도성이 높은 기판의 방열기둥(100P) 상에 방열층(100H)을 추가로 형성함으로써 방열 효율을 극대화함으로써 발광소자의 전기적인 신뢰성을 높일 수 있고, 이에 따라 발광소자의 광 특성도 향상시킬 수 있다.According to the embodiment, the heat dissipation efficiency is maximized by further forming the heat dissipation layer 100H on the heat dissipation column 100P of the substrate having high thermal conductivity, so that the electrical reliability of the light emitting element can be increased, The characteristics can also be improved.

또한 실시예에서 상기 리세스(R)가 상기 기판(100)의 저면에서 상면까지 관통하는 경우, 방열층(100H)이 발광구조체(110)과 직접 접하거나 기판(100)과 발광구조체(110) 사이에 배치된 버퍼층(미도시)과 직접 접함으로써 발광구조체(110)에서 방생되는 열이 방열층(100H)을 통해 더욱 효율적으로 외부로 추출될 수 있다.The heat dissipation layer 100H may be in direct contact with the light emitting structure 110 or between the substrate 100 and the light emitting structure 110 when the recess R penetrates from the bottom surface to the top surface of the substrate 100. [ The heat generated in the light emitting structure 110 can be more efficiently extracted to the outside through the heat dissipation layer 100H.

한편, 실시예에 따른 발광소자(101)를 소정의 발광소자 패키지 몸체에 다이 본딩 시, 페이스팅 물질은 방열효율은 좋되 절연성 물질을 채용할 수 있다. 이를 통해, 실시예에 따른 발광소자에서 방열층(100H)이 발광구조체(110)와 전기적으로 연결되어도 절연성 페이스팅 물질에 의해 발광구조체(110)와 패키지 몸체 상의 리드 프레임(미도시)와의 통전이 차단될 수 있다.Meanwhile, when the light emitting device 101 according to the embodiment is die-bonded to a predetermined light emitting device package body, the pasting material may be an insulating material with good heat radiation efficiency. Accordingly, even if the heat dissipation layer 100H is electrically connected to the light emitting structure 110 in the light emitting device according to the embodiment, the conduction between the light emitting structure 110 and the lead frame (not shown) on the package body is prevented by the insulating paste material Can be blocked.

또한 실시예에서 상기 방열층(100H)은 반사층을 포함할 수 있다. 예를 들어, 상기 방열층(100H)은 Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 등 중 어느 하나 이상을 포함함으로써 상측 방향으로의 광 추출 효율을 향상시킬 수 있다.Also, in the embodiment, the heat dissipation layer 100H may include a reflective layer. For example, the heat dissipation layer 100H may include one or more of Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, The light extraction efficiency can be improved.

실시예에서 방열기둥(100P) 자체의 높이(H)는 방열기둥(100P) 사이의 간격(pitch)(P)의 약 2 내지 4배일 수 있다. 그 범위가 2배 미만인 경우, 기계적(Mechanical) 안정성이 낮아, 외부 충격에 의해 기계적 크랙(Mechanical Crack)의 발생위험이 존재하며, 만약 4배 초과의 경우, 칩 레벨에서 방열 싱크(Chip Level Heat Sink)로서 충분한 열적 안정성을 도모하기 위한 열 플럭스(Heat Flux) 방출 면적보다 작아져 방열 효율성이 저하될 수 있다.In the embodiment, the height H of the heat radiating column 100P itself may be about 2 to 4 times the pitch P between the heat radiating columns 100P. If the range is less than 2 times, the mechanical stability is low, and there is a risk of occurrence of mechanical crack due to external impact. If the range is more than 4 times, there is a risk that a chip level heat sink ), The heat radiation efficiency may be lowered because the heat flux is less than the heat flux emission area for achieving sufficient thermal stability.

실시예에서 상기 방열기둥(100P) 사이의 간격(pitch)(P)은 약 50 ㎛ 내지 약 100 ㎛일 수 있다. 상기 방열기둥(100P) 사이의 간격(P)이 50㎛ 미만의 경우, 칩 단위의 방열 싱크로서 충분한 열적 안정성을 도모하기 위한 열 플럭스(Heat Flux) 방출 면적보다 작아 방열 효율이 저하될 수 있으며, 방열기둥(100P) 사이의 간격(P)이 100㎛ 초과 시, 발광소자 패키지를 형성하기 위한 공정에서 발광소자 칩 다이와 리드프레임 간의 페이스트에 의한 기계적 결합 안정성이 낮아, 외부 충격에 의해 기계적 크랙(Mechanical Crack)의 발생 위험이 있다.In an embodiment, the pitch (P) between the heat radiating pillars 100P may be about 50 mu m to about 100 mu m. If the spacing P between the heat radiating posts 100P is less than 50 mu m, the heat radiation efficiency may be lowered because the radiating sink of the chip unit is smaller than the heat flux radiating area for achieving sufficient thermal stability, When the distance P between the heat radiating pillars 100P is more than 100 mu m, the mechanical bonding stability due to the paste between the light emitting element chip die and the lead frame is low in the process for forming the light emitting device package, There is a risk of cracking.

실시예에서 기판의 방열기둥(100P)의 높이(H)는 약 100 ㎛ 내지 약 200 ㎛일 수 있다. 상기 방열기둥(100P)의 높이(H)가 100㎛ 미만인 경우, 방열층(100H)이 충분히 확보되지 못하므로 방열 효율이 저하될 수 있고, 그 높이(H)가 200㎛ 초과 시, 기계적 강도(Mechanical Robust)를 확보하기 어려운 점이 있어 크랙 발생의 위험이 있다.In an embodiment, the height H of the heat radiating column 100P of the substrate may be about 100 mu m to about 200 mu m. If the height H of the heat dissipation column 100P is less than 100 mu m, the heat dissipation efficiency of the heat dissipation layer 100H can not be sufficiently secured. If the height H of the heat dissipation column 100P exceeds 200 mu m, Mechanical Robust) is difficult to secure and there is a risk of cracking.

실시예에서 방열기둥(100P)의 수평 폭(W)은 약 10 ㎛ 내지 약 20 ㎛일 수 있다. 상기 방열기둥(100P)의 수평 폭(W)이 10 ㎛ 미만 시, 패키징 공정에서 발광소자 칩과 리드프레임 간의 기계적(Mechanical) 결합 안정성이 낮아 크랙발생 위험이 존재할 수 있으며, 그 수평 폭(W)이 20 ㎛ 초과 시, 방열층(100H)에 비해 상대적으로 열 전도도가 낮은 기판(100)의 잔존 영역의 증대로 방열 효율이 저하될 수 있다.In an embodiment, the horizontal width W of the heat radiating column 100P may be about 10 [mu] m to about 20 [mu] m. When the horizontal width W of the heat dissipation column 100P is less than 10 mu m, there is a risk of cracking due to low mechanical bonding stability between the light emitting device chip and the lead frame in the packaging process, When the thickness exceeds 20 탆, the heat dissipation efficiency may be lowered due to an increase in the remaining area of the substrate 100, which has a lower thermal conductivity than the heat dissipation layer 100H.

도 4는 제2 실시예에 따른 발광소자(102)의 단면도이며, 도 5는 제2 실시예에 따른 발광소자(102)의 분석 사진이다.FIG. 4 is a cross-sectional view of the light emitting device 102 according to the second embodiment, and FIG. 5 is an analysis photograph of the light emitting device 102 according to the second embodiment.

종래기술에 의하면, 발광패턴에 따르면 p형 반도체층과 n형 반도체층의 경계(Boundary) 부분인 메사영역에 전류 집중(Current Crowding) 심화되는 문제가 있다.According to the conventional art, there is a problem that the current crowding is intensified in the mesa region which is a boundary portion between the p-type semiconductor layer and the n-type semiconductor layer according to the emission pattern.

실시예에 따른 발광소자는 제2 도전형 반도체층(116) 및 활성층(114)이 일부 제거된 제1 영역(M2)을 구비할 수 있고, 상기 제1 영역(M2)에 의해 노출되는 제1 도전형 반도체층(112) 상면 상에 제1 전극(131)이 배치될 수 있다.The light emitting device according to the embodiment may include a first region M2 in which the second conductivity type semiconductor layer 116 and the active layer 114 are partially removed and the first region M2 exposed by the first region M2 The first electrode 131 may be disposed on the upper surface of the conductive semiconductor layer 112.

제2 실시예에서 기판에 형성되는 리세스(R)는 상기 제1 영역(M2)과 오버랩 되는 제1 리세스(R1)와 상기 제1 영역(M2)과 오버랩 되지 않는 제2 리세스(R2)를 포함할 수 있다. 상기 제1 리세스(R1)와 제2 리세스(R2)의 수평 폭은 서로 다를 수 있다.The recesses R formed in the substrate in the second embodiment are divided into a first recess R1 overlapping the first region M2 and a second recess R2 overlapping the first region M2 ). The horizontal widths of the first recess R1 and the second recess R2 may be different from each other.

예를 들어, 실시예에서 상기 제1 리세스(R1)의 제1 수평 폭은 상기 제2 리세스(R2)의 제2 수평 폭에 비해 작을 수 있다.For example, in an embodiment, the first horizontal width of the first recess R1 may be smaller than the second horizontal width of the second recess R2.

또한 실시예에서 리세스(R)는 칩의 외곽영역에 제3 리세스(R)를 포함할 수 있다. 제3 리세스(R3)의 수평 폭은 제2 리세스(R2)의 수평 폭에 비해 넓을 수 있다. Also, in an embodiment, the recess (R) may include a third recess (R) in the outer region of the chip. The horizontal width of the third recess R3 may be larger than the horizontal width of the second recess R2.

이에 따라, 제1 영역(M2)에서 멀어질수록 열 분포를 고려하여 리세스의 수평 폭은 넓게 형성될 수 있으나 이에 한정되는 것은 아니다.Accordingly, as the distance from the first region M2 increases, the horizontal width of the recess may be formed to be wide considering the heat distribution, but the present invention is not limited thereto.

도 5와 같이, 실시예에 의하면, 제2 도전형 반도체층(116) 및 활성층(114)이 일부 제거된 제1 영역(M2), 소위 메사 영역에 방열층(100H)을 집중 배치함으로써 발광 패턴이 고르게 분포됨을 통해, 발광소자의 소자 열적 안정성을 더욱 도모할 수 있다.5, according to the embodiment, the first region M2 in which the second conductivity type semiconductor layer 116 and the active layer 114 are partially removed, that is, the heat radiation layer 100H in a so-called mesa region, The thermal stability of the light emitting device can be further improved.

실시예에서 상기 제1 도전형 반도체층(112)은 상기 방열기둥(100P)과 접하는 돌출부(112P)를 구비할 수 있다. 이를 통해, 방열층(100H)이 상기 돌출부(112P)와 직접 접함으로써 발광구조체(110)에서 발생되는 열을 효율적으로 방출할 수 있다.In an exemplary embodiment, the first conductive semiconductor layer 112 may include a protrusion 112P contacting the heat dissipation column 100P. Accordingly, the heat generated in the light emitting structure 110 can be efficiently emitted by the heat dissipation layer 100H directly contacting the protrusion 112P.

실시예에서 상기 제1 도전형 반도체층의 돌출부(112P)의 저면은 상기 리세스(R)의 최상면 보다 낮게 배치될 수 있다. 또한, 상기 방열기둥(100P)의 상면은 상기 리세스(R)의 최상면 보다 낮게 배치될 수 있다. 이를 통해, 방열층(100H)이 제1 도전형 반도체층(112)과 접하는 면적을 넓힘으로써 방열 효율을 증대시킬 수 있다.The bottom surface of the protrusion 112P of the first conductivity type semiconductor layer may be disposed lower than the top surface of the recess R. Further, the upper surface of the heat radiating column 100P may be disposed lower than the uppermost surface of the recess R. Accordingly, the heat dissipation efficiency can be increased by widening the area of the heat dissipation layer (100H) in contact with the first conductivity type semiconductor layer (112).

실시예에 의하면, 열전도성이 높은 기판을 채용하며, 기판 저면에 복수의 리세스를 구비하여 기판을 기둥 형태로 가공함과 아울러 높은 열전도성 방열층을 방열기둥 상에 형성하여 LED 칩의 내부에 국부적으로 정체되어있는 열을 효율적으로 방출시킴으로써 방열 효율이 우수한 발광소자를 제공할 수 있다.According to the embodiment, a substrate having a high thermal conductivity is employed, a plurality of recesses are provided on the bottom surface of the substrate to process the substrate into a column shape, and a high heat conductive heat dissipation layer is formed on the heat dissipation column, It is possible to provide a light emitting device having excellent heat dissipation efficiency by effectively discharging locally stagnated heat.

또한 실시예는 상기 구조에 의해 LED 칩 내부의 전류 통로(Current Path) 상에 열적 안정성을 도모하여 열적 리키지 커런트(Thermal Leakage Current)를 감소시킬 수 있다.In addition, the embodiment can reduce the thermal leakage current by making the thermal stability on the current path inside the LED chip by the above structure.

또한 실시예는 전류집중(Current Crowding) 이슈가 발생하는 LED 칩의 메사(Mesa) 영역에 방열기둥과 방열층을 집중 배치하여 소자 열적 안정성 도모하여 발광소자의 광특성을 향상시킬 수 있다.In addition, the embodiment can concentrate the heat-radiating column and the heat-radiating layer in the mesa region of the LED chip where the current crowding problem occurs, thereby improving the optical characteristics of the light-emitting device by achieving thermal stability of the device.

이하 도 6a 내지 도 8b를 이용하여, 종래기술에 비해 실시예에 따른 발광소자의 개선된 효과를 비교 설명하기로 한다.Hereinafter, the improved effects of the light emitting device according to the embodiment will be described with reference to FIGS. 6A to 8B.

도 6a와 도 6b는 각각 종래기술과 실시예에 따른 발광소자의 전기장 다이어그램(Electric Field Diagram) 다이어그램이다.6A and 6B are electric field diagram diagrams of a light emitting device according to the related art and embodiments, respectively.

실시예에 따라, 기판에 복수의 리세스를 형성하는 경우, 기판과 발광구조체 간의 격자 불일치(Lattice Mismatching)에 따른 전기장(Electric Field)이 해소될 수 있다. 이러한 효과는 종래 기술에서 기판의 저면 일부에만 형성하는 리세스 또는 에칭 구조에 의해 예측되지 않는 효과이다.According to the embodiment, when a plurality of recesses are formed in the substrate, an electric field due to lattice mismatching between the substrate and the light emitting structure can be eliminated. This effect is an effect that is not anticipated by the recess or etch structure that forms in only a portion of the bottom surface of the substrate in the prior art.

즉, 도 6b와 같이 실시예에 따른 전기장분포(A2)는 종래기술의 전기장 분포(A1)에 비해(도 6a 참조), 기판과 에피층 간의 격자 불일치에 의한 전체 에피 영역에 존재하는 전기장(Electric Field)을 감소시키거나 제거함으로써 발광 재결합(Radiative Recombination) 효율을 향상시킬 수 있다.That is, as shown in FIG. 6B, the electric field distribution A2 according to the embodiment is different from the electric field distribution A1 in the prior art (see FIG. 6A) Field can be reduced or eliminated to improve the efficiency of radial recombination.

다음으로, 도 7a와 도 7b는 각각 종래기술과 실시예에 따른 발광소자의 에너지 밴드갭 다이어그램(Energy Band-gap Diagram)이다.7A and 7B are energy band-gap diagrams of the light emitting device according to the related art and the embodiments, respectively.

실시예에 따라, 기판에 복수의 리세스를 형성하는 경우, 기판과 발광구조체 간의 격자 불일치(Lattice Mismatching)에 따른 극성(Polarization)을 완화시킴으로써 활성층의 밴드 갭의 왜곡현상을 완화시킬 수 있다. 이러한 효과 역시는 종래 기술에서 기판의 저면 일부에만 형성하는 리세스 또는 에칭 구조에 의해 예측되지 않는 효과이다.According to the embodiment, when a plurality of recesses are formed in the substrate, the polarization of the active layer due to lattice mismatching between the substrate and the light emitting structure can be relaxed, thereby alleviating the distortion of the band gap of the active layer. This effect is also an effect that is not anticipated by the recess or etch structure that forms in only a portion of the bottom surface of the substrate in the prior art.

구체적으로, 도 7b와 같이 실시예에 따른 활성층 영역의 밴드갭 다이어 그램(B2)은 종래기술의 밴드갭 다이어 그램(B1)에 비해(도 7a), 기판과 에피 간의 격자 불일치에 의한 극성(Polarization)을 완화시켜 발광 재결합(Radiative Recombination) 효율을 향상시킬 수 있다.Specifically, as shown in FIG. 7B, the band gap diagram B2 of the active layer region according to the embodiment is compared with the band gap diagram B1 of the prior art (FIG. 7A), the polarity due to lattice mismatch between the substrate and the epitaxial ) Can be relaxed to improve the radiative recombination efficiency.

다음으로, 도 8a와 도 8b는 각각 종래기술과 실시예에 따른 발광소자의 발광 광도 스펙트럼(Emission Intensity Spectrum)이다.8A and 8B are emission intensity spectra of the light emitting device according to the related art and the embodiments, respectively.

실시예에 따른 구조를 구비하는 경우, 종래기술의 광도 스펙트럼(C1)(도 8a)에 비해, 에피영역에 존재하는 전기장을 감소시키고, 극성을 완화하여 발광 재결합(Radiative Recombination) 효율을 향상시킴으로써 발광 광도(Emission Intensity)(C2)를 더욱 증대 시킬 수 있다.Compared with the prior art light intensity spectrum C1 (FIG. 8A), when the structure according to the embodiment is provided, the electric field existing in the epi region is reduced and the polarity is reduced to improve the radiant recombination efficiency, The emission intensity (C2) can be further increased.

이하, 도 9 내지 도 15를 참조하여 실시예에 따른 발광소자의 제조방법을 설명하기로 한다. 한편, 이하의 제조방법의 설명에서 제2 실시예에 따른 발광소자를 기준으로 설명하나 제조방법이 이에 한정되는 것은 아니다.Hereinafter, a method of manufacturing a light emitting device according to an embodiment will be described with reference to FIGS. 9 to 15. FIG. In the following description of the manufacturing method, the light emitting device according to the second embodiment will be described as a reference, but the manufacturing method is not limited thereto.

먼저, 도 9와 같이 기판(100)이 준비된다. 상기 기판(100)은 열 전도도가 높은 기판일 수 있다. 예를 들어, 실시예의 기판(100)은 Si 기판, GaN 기판, GaAs 기판, Ga 기판, GaP 기판, InP 기판, SiC 기판, ZnO 기판, Ge 기판, 및 Ga203 기판 중 적어도 하나일 수 있으나 이에 한정되는 것은 아니다.First, a substrate 100 is prepared as shown in FIG. The substrate 100 may be a substrate having a high thermal conductivity. For example, the embodiment of the substrate 100 are an Si substrate, GaN substrate, GaAs substrate, a Ga substrate, GaP substrate, InP substrate, a SiC substrate, a ZnO substrate, a Ge substrate, and Ga 2 0 3 Substrate, but is not limited thereto.

실시예는 열 전도도가 높은 기판을 채용함으로써 발광소자의 방열 효율을 향상시킴으로써 전기적인 특징 및 발광 특성을 향상시킬 수 있다. 상기 기판(100)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.The embodiment can improve the electrical characteristics and the light emitting characteristics by improving the heat radiation efficiency of the light emitting element by employing the substrate having high thermal conductivity. The substrate 100 may be wet-cleaned to remove impurities on the surface.

상기 기판(100) 위에는 버퍼층(미도시)이 형성될 수 있다. 상기 버퍼층은 이후 형성되는 발광구조체(110)와 상기 기판(100)간의 격자 부정합을 완화시켜 줄 수 있다.A buffer layer (not shown) may be formed on the substrate 100. The buffer layer may mitigate lattice mismatch between the light emitting structure 110 and the substrate 100 formed thereafter.

상기 버퍼층은 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 버퍼층 위에는 언도프드(undoped) 반도체층(미도시)이 형성될 수 있으며, 이에 대해 한정되지는 않는다.The buffer layer may be formed of at least one of Group III-V compound semiconductor such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. An undoped semiconductor layer (not shown) may be formed on the buffer layer, but the present invention is not limited thereto.

다음으로, 상기 기판(100) 또는 상기 버퍼층 상에 제1 도전형 반도체층(112), 활성층(114) 및 제2 도전형 반도체층(116)을 포함하는 발광구조체(110)가 형성될 수 있다.Next, a light emitting structure 110 including a first conductive semiconductor layer 112, an active layer 114, and a second conductive semiconductor layer 116 may be formed on the substrate 100 or the buffer layer .

상기 제1 도전형 반도체층(112)은 반도체 화합물, 예를 들어 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. The first conductive semiconductor layer 112 may be formed of a compound semiconductor such as a Group 3-Group-5, Group-6, or the like, and may be doped with a first conductive dopant.

예를 들어, 상기 제1 도전형 반도체층(112)이 n형 반도체층인 경우, n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.For example, when the first conductive semiconductor layer 112 is an n-type semiconductor layer, the n-type dopant may include Si, Ge, Sn, Se, and Te.

상기 제1 도전형 반도체층(112)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. The first conductive semiconductor layer 112 may include a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + .

예를 들어, 상기 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다. For example, the first conductive semiconductor layer 112 may be formed of one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, .

상기 제1 도전형 반도체층(112)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 형성될 수 있으나 이에 한정되는 것은 아니다.The first conductive semiconductor layer 112 may be formed using a chemical vapor deposition (CVD) method, a molecular beam epitaxy (MBE) method, a sputtering method, or a vapor phase epitaxy (HVPE) method. .

다음으로, 제1 도전형 반도체층(112) 상에 활성층(114)이 형성될 수 있으며, 상기 활성층(114)은 제1 도전형 반도체층(112)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(116)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. Next, the active layer 114 may be formed on the first conductive semiconductor layer 112. The active layer 114 may include electrons injected through the first conductivity type semiconductor layer 112 and second Holes injected through the conductive semiconductor layer 116 are mutually opposed to each other to emit light having energy determined by the energy band inherent in the active layer (light emitting layer) material.

상기 활성층(114)은 단일 양자우물 구조, 다중 양자우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. The active layer 114 may be formed of at least one of a single quantum well structure, a multi quantum well (MQW) structure, a quantum-wire structure, or a quantum dot structure.

상기 활성층(114)은 양자우물/양자벽 구조를 포함할 수 있다. 예를 들어, 상기 활성층(114)은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs/AlGaAs, InGaP/AlGaP, GaP/AlGaP중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다.The active layer 114 may include a quantum well / quantum wall structure. For example, the active layer 114 may be formed of any one or more pairs of InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs / AlGaAs, InGaP / AlGaP and GaP / AlGaP. It does not.

다음으로, 활성층(114) 상에 전자차단층(미도시)이 형성되어 전자 차단(electron blocking) 및 활성층(114)의 클래딩(MQW cladding) 역할을 해줌으로써 발광효율을 개선할 수 있다.Next, an electron blocking layer (not shown) is formed on the active layer 114 to serve as electron blocking and cladding of the active layer 114, thereby improving the luminous efficiency.

예를 들어, 상기 전자차단층은 AlxInyGa(1-x-y)N(0≤x≤1,0≤y≤1)계 반도체로 형성될 수 있으며, 상기 활성층(114)의 에너지 밴드 갭보다는 높은 에너지 밴드 갭을 가질 수 있다. 실시예에서 상기 전자차단층은 p형으로 이온주입되어 오버플로우되는 전자를 효율적으로 차단하고, 홀의 주입효율을 증대시킬 수 있다.For example, the electron blocking layer may be formed of an Al x In y Ga (1-xy) N (0? X ? 1, 0? Y ? 1 ) semiconductor, Lt; RTI ID = 0.0 > bandgap < / RTI > In the embodiment, the electron blocking layer can effectively block the electrons that are ion-implanted into the p-type and overflow, and increase the hole injection efficiency.

다음으로, 상기 전자차단층 상에 제2 도전형 반도체층(116)이 형성될 수 있다. Next, a second conductive type semiconductor layer 116 may be formed on the electron blocking layer.

상기 제2 도전형 반도체층(116)은 반도체 화합물로 형성될 수 있다. 예를 들어, 상기 제2 도전형 반도체층(116)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다.The second conductive semiconductor layer 116 may be formed of a semiconductor compound. For example, the second conductive semiconductor layer 116 may be formed of a compound semiconductor such as a Group III-V, a Group II-VI, or the like, and may be doped with a second conductive dopant.

상기 제2 도전형 반도체층(116)은 제2 도전형 도펀트가 도핑된 3-족-5족 화합물 반도체 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(116)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.The second conductive semiconductor layer 116 may be a Group III-V compound semiconductor doped with a second conductive dopant, for example, In x Al y Ga 1 -x- y N (0? X? 1, 0? Y 1, 0? X + y? 1). When the second conductive semiconductor layer 116 is a p-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, and Ba as p-type dopants.

상기 제2 도전형 반도체층(116)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.The second conductive type semiconductor layer 116 is Bisei that the chamber comprises a p-type impurity such as trimethyl gallium gas (TMGa), ammonia gas (NH 3), nitrogen gas (N 2), and magnesium (Mg) butyl bicyclo The p-type GaN layer may be formed by implanting pentadienyl magnesium (EtCp 2 Mg) {Mg (C 2 H 5 C 5 H 4 ) 2 }, but the present invention is not limited thereto.

실시예에서 상기 제1 도전형 반도체층(112)은 n형 반도체층, 상기 제2 도전형 반도체층(116)은 p형 반도체층으로 구현할 수 있으나 이에 한정되지 않는다. 또한 상기 제2 도전형 반도체층(116) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조체(110)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.In an embodiment, the first conductive semiconductor layer 112 may be an n-type semiconductor layer, and the second conductive semiconductor layer 116 may be a p-type semiconductor layer. Also, on the second conductive semiconductor layer 116, a semiconductor (e.g., an n-type semiconductor) (not shown) having a polarity opposite to that of the second conductive type may be formed. Accordingly, the light emitting structure 110 may have any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure.

다음으로 도 10과 같이, 제1 도전형 반도체층(112)이 일부 노출되도록 그 상측에 배치된 구성을 일부 제거할 수 있다. 예를 들어, 제2 도전형 반도체층(116), 전자 차단층 및 활성층(114)의 일부가 제거될 수 있으며, 경우에 따라 제1 도전형 반도체층(112)의 상면 일부가 제거될 수도 있다. 이러한 공정은 습식식각 또는 건식식각에 의할 수 있으나 이에 한정되는 것은 아니다.Next, as shown in FIG. 10, a part of the upper conductive semiconductor layer 112 may be partially removed so that the first conductive semiconductor layer 112 is partially exposed. For example, portions of the second conductive semiconductor layer 116, the electron blocking layer, and the active layer 114 may be removed, and a portion of the upper surface of the first conductive semiconductor layer 112 may be removed as the case may be . Such a process may be performed by wet etching or dry etching, but is not limited thereto.

이에 따라 실시예에 의하면, 제2 도전형 반도체층(116) 및 활성층(114)이 일부 제거된 제1 영역(M2)을 구비할 수 있다.Thus, according to the embodiment, the second conductivity type semiconductor layer 116 and the active layer 114 may be partially removed.

다음으로, 도 12를 기준으로 설명하면, 제2 전극(152)이 형성될 위치에 전류차단층(미도시)이 형성될 수 있다. 상기 전류차단층은 비도전형 영역, 제1 도전형 이온주입층, 제1 도전형 확산층, 절연물, 비정질 영역 등을 포함하여 형성할 수 있다.Next, referring to FIG. 12, a current blocking layer (not shown) may be formed at a position where the second electrode 152 is to be formed. The current blocking layer may include a non-conductive region, a first conductive type ion-implanted layer, a first conductive type diffusion layer, an insulator, an amorphous region, and the like.

다음으로, 전류차단층이 형성된 제2 도전형 반도체층(116) 상에 투광성 전극층(미도시)이 형성될 수 있다. 상기 투광성 전극층은 오믹층을 포함할 수 있으며, 정공주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다.Next, a light-transmitting electrode layer (not shown) may be formed on the second conductivity type semiconductor layer 116 on which the current blocking layer is formed. The light-transmitting electrode layer may include an ohmic layer, and may be formed by laminating a single metal, a metal alloy, a metal oxide, or the like so as to efficiently inject holes.

예를 들어, 상기 투광성 전극층은 반도체와 전기적인 접촉인 우수한 물질로 형성될 수 있다. 예를 들어, 상기 투광성 전극층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.For example, the light-transmitting electrode layer may be formed of a superior material in electrical contact with the semiconductor. For example, the light-transmitting electrode layer may be formed of at least one selected from the group consisting of ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide), IAZO (indium aluminum zinc oxide), IGZO tin oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IZO nitride, AGZO (IGZO), ZnO, , RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Hf, and is not limited to such a material.

이후, 발광구조체(110) 측면 및 투광성 전극층의 일부에 절연층 등으로 패시베이션층(미도시)이 형성될 수 있다. 상기 패시베이션층은 제1 전극(151)이 형성될 영역은 노출할 수 있다.Thereafter, a passivation layer (not shown) may be formed on the side of the light emitting structure 110 and a part of the light transmitting electrode layer using an insulating layer or the like. The passivation layer may expose a region where the first electrode 151 is to be formed.

다음으로, 상기 전류차단층과 중첩되도록 상기 투광성 전극층 상에 제2 전극(152)을 형성하고, 노출된 제1 도전형 제1 반도체층(112) 상에 제1 전극(151)을 형성할 수 있다. Next, a second electrode 152 may be formed on the light-transmitting electrode layer so as to overlap with the current blocking layer, and a first electrode 151 may be formed on the exposed first conductive semiconductor layer 112 have.

상기 제1 전극(151) 또는 제2 전극(152)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 중 적어도 어느 하나로 형성될 수도 있으나 이에 한정되는 것은 아니다.The first electrode 151 or the second electrode 152 may be formed of one selected from the group consisting of Ti, Cr, Ni, Al, Pt, Au, Molybdenum (Mo), but the present invention is not limited thereto.

다음으로, 도 12와 같이, 실시예는 기판(100)의 저면에서 상기 발광구조체(110) 방향으로 형성된 복수의 리세스(R)에 의해 이격된 복수의 방열 기둥(pillar)(100P)을 형성할 수 있다.Next, as shown in FIG. 12, a plurality of heat radiating pillars 100P spaced apart from a bottom surface of the substrate 100 by a plurality of recesses R formed in the direction of the light emitting structure 110 are formed can do.

상기 기판(100)에 방열기둥(100P)의 형성방법은 상기 기판(100)의 에칭 방법에 의해 진행될 수 있다.The method of forming the heat radiating column 100P on the substrate 100 may be performed by an etching method of the substrate 100. [

예를 들어, 실시예는 상기 기판(100)에 반응이온성식각(RIE) 설비를 이용하여 기판(100)에 스트라이프(Stripe) 또는 격자 형태로 식각공정을 진행함으로써 리세스(R)를 형성함으로써 방열기둥(100P)을 형성할 수 있다.For example, in an embodiment, a recess (R) may be formed on the substrate 100 by etching the substrate 100 in a striped or lattice pattern using a reactive ion etching (RIE) The heat radiating column 100P can be formed.

이는 종래 기술에서, 열 전도도(Thermal Conductivity)가 낮은 사파이어 기판 상에 LED 에피층을 형성함에 따라 기판을 통한 방열효율이 낮아 방열 특성이 저하되어 전기적인 신뢰성이 저하되는 문제가 있기 때문에 이를 개선하기 위한 공정의 일환이다.This is because, in the prior art, since the LED epitaxial layer is formed on the sapphire substrate having a low thermal conductivity, the heat radiation efficiency through the substrate is low, so that the heat dissipation property is lowered and the electrical reliability is lowered. It is part of the process.

도 13은 실시예에 따라 기판(100)에 리세스(R)가 형성된 단면 사진이며, 도 14는 실시예에 따른 발광소자의 기판(100)의 식각공정을 위한 마스크 패턴의 예이다.FIG. 13 is a cross-sectional photograph in which recesses R are formed in the substrate 100 according to the embodiment, and FIG. 14 is an example of a mask pattern for etching the substrate 100 of the light emitting device according to the embodiment.

도 12를 기준할 때, 실시예는 리세스(R)에 의해 이격 된 복수의 방열기둥(100P) 구조를 구비함으로써 기판(100)이 외부와 접촉 표면적을 증대시킴으로써 방열 효율을 더욱 향상시킬 수 있다.12, the embodiment has a plurality of heat radiating column 100P structures spaced apart by the recesses R, so that the heat radiating efficiency can be further improved by increasing the contact surface area of the substrate 100 with the outside .

예를 들어, 발광소자 패키지가 실장될 때, 페이스팅 재료가 리세스(R)의 곳곳에 확장되어 방열기둥과 접함으로써 방열 효율을 향상시킬 수 있다.For example, when the light emitting device package is mounted, the heat dissipation efficiency can be improved by expanding the paste material in various places in the recess R and coming into contact with the heat radiating pillar.

실시예에서 상기 리세스(R)에 의해 기판(100)의 저면에서 상면까지 관통될 수 있다. 이를 통해, 발광구조체(110)에서 방출되는 열이 발광소자 칩의 외부 또는 이후 형성되는 방열층(100H)을 통해 더욱 효율적으로 외부로 추출될 수 있다.And may be penetrated from the bottom surface to the top surface of the substrate 100 by the recesses R in the embodiment. Accordingly, the heat emitted from the light emitting structure 110 can be extracted to the outside more efficiently through the heat dissipation layer 100H formed outside or after the light emitting device chip.

실시예에서 방열기둥(100P) 자체의 높이(H)는 방열기둥(100P) 사이의 간격(pitch)(P)의 약 2 내지 4배일 수 있다. 이는 그 범위가 2배 미만인 경우, 기계적(Mechanical) 안정성이 낮을 수 있고, 4배 초과의 경우 방열 효율성이 저하될 수 있다.In the embodiment, the height H of the heat radiating column 100P itself may be about 2 to 4 times the pitch P between the heat radiating columns 100P. If the range is less than two times, the mechanical stability may be low, and if it is more than four times, the heat dissipation efficiency may be deteriorated.

실시예에서 상기 방열기둥(100P) 사이의 간격(pitch)(P)은 약 50 ㎛ 내지 약 100 ㎛일 수 있다. 상기 방열기둥(100P) 사이의 간격(P)이 50㎛ 미만의 경우 방열 효율이 저하될 수 있고, 간격이 100㎛ 초과 시 에는 기계적 안정성이 저하될 수 있다.In an embodiment, the pitch (P) between the heat radiating pillars 100P may be about 50 mu m to about 100 mu m. If the spacing P between the heat radiating pillars 100P is less than 50 mu m, the heat radiation efficiency may be lowered, and when the interval is 100 mu m or more, the mechanical stability may be deteriorated.

실시예에서 기판의 방열기둥(100P)의 높이(H)는 약 100 ㎛ 내지 약 200 ㎛일 수 있다. 상기 방열기둥(100P)의 높이(H)가 100㎛ 미만의 경우 방열 효율이 저하될 수 있고, 그 높이(H)가 200㎛ 초과 시, 기계적 강도(Mechanical Robust)가 낮을 수 있다.In an embodiment, the height H of the heat radiating column 100P of the substrate may be about 100 mu m to about 200 mu m. If the height H of the heat radiating column 100P is less than 100 mu m, the heat radiation efficiency may be lowered. If the height H is 200 mu m or more, the mechanical strength may be low.

실시예에서 방열기둥(100P)의 수평 폭(W)은 약 10 ㎛ 내지 약 20 ㎛일 수 있다. 상기 방열기둥(100P)의 수평 폭(W)이 10 ㎛ 미만 시 기계적 강도가 낮아 크랙이 발생할 수 있으며, 그 수평 폭(W)이 20 ㎛ 초과 시 방열 효율이 저하될 수 있다.In an embodiment, the horizontal width W of the heat radiating column 100P may be about 10 [mu] m to about 20 [mu] m. When the horizontal width W of the heat radiating column 100P is less than 10 mu m, cracking may occur due to low mechanical strength, and heat radiation efficiency may be lowered when the horizontal width W exceeds 20 mu m.

제2 실시예에서 기판에 형성되는 리세스(R)는 제2 도전형 반도체층(116) 및 활성층(114)이 일부 제거된 제1 영역(M2)과 오버랩 되는 제1 리세스(R1)와 상기 제1 영역(M2)과 오버랩 되지 않는 제2 리세스(R2)를 포함할 수 있다. 상기 제1 리세스(R1)와 제2 리세스(R2)의 수평 폭은 서로 다를 수 있다. 예를 들어, 실시예에서 상기 제1 리세스(R1)의 제1 수평 폭(W)은 상기 제2 리세스(R2)의 제2 수평 폭(W)에 비해 작을 수 있다.The recess R formed in the substrate in the second embodiment includes a first recess R1 overlapping the first region M2 in which the second conductive semiconductor layer 116 and the active layer 114 are partially removed, And a second recess R2 that does not overlap with the first region M2. The horizontal widths of the first recess R1 and the second recess R2 may be different from each other. For example, in an embodiment, the first horizontal width W of the first recess R1 may be smaller than the second horizontal width W of the second recess R2.

실시예에 의하면, 제2 도전형 반도체층(116) 및 활성층(114)이 일부 제거된 제1 영역(M2), 소위 메사 영역에 방열층(100H)을 집중 배치함으로써 발광소자의 소자 열적 안정성을 더욱 도모할 수 있다.According to the embodiment, the device thermal stability of the light emitting device can be improved by concentrating the first region M2 in which the second conductivity type semiconductor layer 116 and the active layer 114 are partially removed, that is, the heat dissipation layer 100H in the so- And more.

실시예는 전류집중(Current Crowding) 이슈가 발생하는 LED 칩의 메사(Mesa) 영역에 방열 기둥과 방열층을 집중 배치하여 소자 열적 안정성 도모하여 발광소자의 광특성을 향상시킬 수 있다.Embodiments can improve the optical characteristics of the light emitting device by concentrating the heat dissipation pillars and the heat dissipation layer in the mesa region of the LED chip in which the current crowding problem occurs, thereby achieving thermal stability of the device.

또한 실시예에서 리세스(R)는 칩의 외곽영역에 제3 리세스(R)를 포함할 수 있다. 제3 리세스(R3)의 수평 폭은 제2 리세스(R2)의 수평 폭에 비해 넓을 수 있다. 이에 따라, 제1 영역(M2)에서 멀어질수록 열 분포를 고려하여 리세스의 수평 폭은 넓게 형성될 수 있으나 이에 한정되는 것은 아니다.Also, in an embodiment, the recess (R) may include a third recess (R) in the outer region of the chip. The horizontal width of the third recess R3 may be larger than the horizontal width of the second recess R2. Accordingly, as the distance from the first region M2 increases, the horizontal width of the recess may be formed to be wide considering the heat distribution, but the present invention is not limited thereto.

다음으로, 도 15와 같이 상기 방열기둥(100P) 상에 방열층(100H)을 형성하여 실시예에 따른 발광소자를 제조할 수 있다. 상기 방열층은 상기 방열기둥보다 열 전도도가 높을 수 있다. 예를 들어, 상기 방열층(100H)은 금속 방열층을 포함할 수 있다. 예를 들어, 상기 방열층(100H)은 Ag, Al, Ti, Cr 등 중 적어도 하나 이상의 물질을 포함하여 증착공정으로 형성할 수 있으나 이에 한정되는 것은 아니다.Next, as shown in FIG. 15, a heat dissipation layer 100H may be formed on the heat dissipation column 100P to manufacture a light emitting device according to an embodiment. The heat dissipation layer may have higher thermal conductivity than the heat dissipation column. For example, the heat dissipation layer 100H may include a metal heat dissipation layer. For example, the heat dissipation layer 100H may include at least one of Ag, Al, Ti, and Cr, and may be formed by a deposition process, but the present invention is not limited thereto.

실시예에 의하면, 열전도성이 높은 기판의 방열기둥(100P) 상에 방열층(100H)을 추가로 형성함으로써 방열 효율을 극대화함으로써 발광소자의 전기적인 신뢰성을 높일 수 있고, 이에 따라 발광소자의 광 특성도 향상시킬 수 있다.According to the embodiment, the heat dissipation efficiency is maximized by further forming the heat dissipation layer 100H on the heat dissipation column 100P of the substrate having high thermal conductivity, so that the electrical reliability of the light emitting element can be increased, The characteristics can also be improved.

또한 실시예에서 상기 리세스(R)가 상기 기판(100)의 저면에서 상면까지 관통하는 경우, 방열층(100H)이 발광구조체(110)과 직접 접하거나 기판(100)과 발광구조체(110) 사이에 배치된 버퍼층(미도시)과 직접 접함으로써 발광구조체(110)에서 방생되는 열이 방열층(100H)을 통해 더욱 효율적으로 외부로 추출될 수 있다.The heat dissipation layer 100H may be in direct contact with the light emitting structure 110 or between the substrate 100 and the light emitting structure 110 when the recess R penetrates from the bottom surface to the top surface of the substrate 100. [ The heat generated in the light emitting structure 110 can be more efficiently extracted to the outside through the heat dissipation layer 100H.

실시예에서 상기 방열층(100H)은 반사층을 포함할 수 있다. 예를 들어, 상기 방열층(100H)은 Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 등 중 어느 하나 이상을 포함함으로써 상측 방향으로의 광 추출 효율을 향상시킬 수 있다.In an embodiment, the heat dissipation layer 100H may include a reflective layer. For example, the heat dissipation layer 100H may include one or more of Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, The light extraction efficiency can be improved.

실시예에서 상기 방열층(100H)은 약 1㎛ 내지 약 2㎛로 증착(Deposition)에 의해 형성될 수 있으나 이에 한정되는 것은 아니다.In an embodiment, the heat dissipation layer 100H may be formed by deposition from about 1 μm to about 2 μm, but the present invention is not limited thereto.

실시예에 따른 발광소자는 패키지 형태로 복수개가 기판 상에 어레이될 수 있으며, 발광소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다.A plurality of light emitting devices according to the embodiments may be arrayed on a substrate in the form of a package, and a light guide plate, a prism sheet, a diffusion sheet, a fluorescent sheet, and the like may be disposed on a path of light emitted from the light emitting device package.

도 16은 실시예에 따른 발광소자가 설치된 발광소자 패키지(200)의 단면도이다.16 is a cross-sectional view of a light emitting device package 200 provided with a light emitting device according to an embodiment.

실시예에 따른 발광 소자 패키지(200)는 패키지 몸체부(205)와, 상기 패키지 몸체부(205)에 설치된 제3 전극층(213) 및 제4 전극층(214)과, 상기 패키지 몸체부(205)에 설치되어 상기 제3 전극층(213) 및 제4 전극층(214)과 전기적으로 연결되는 발광소자(100)와, 형광체(232)를 구비하여 상기 발광 소자(101)를 포위하는 몰딩부재(230)를 포함할 수 있다.The light emitting device package 200 according to the embodiment includes a package body 205, a third electrode layer 213 and a fourth electrode layer 214 provided on the package body 205, a package body 205, A light emitting device 100 disposed on the first electrode layer 213 and electrically connected to the third electrode layer 213 and the fourth electrode layer 214 and a molding member 230 surrounding the light emitting device 101, . ≪ / RTI >

상기 제3 전극층(213) 및 제4 전극층(214)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제3 전극층(213) 및 제4 전극층(214)은 상기 발광소자(101)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(101)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The third electrode layer 213 and the fourth electrode layer 214 are electrically isolated from each other and provide power to the light emitting device 100. The third electrode layer 213 and the fourth electrode layer 214 may function to increase the light efficiency by reflecting the light generated from the light emitting device 101, And may serve to discharge heat to the outside.

상기 발광 소자(101)는 상기 제3 전극층(213) 및/또는 제4 전극층(214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. The light emitting device 101 may be electrically connected to the third electrode layer 213 and / or the fourth electrode layer 214 by a wire, flip chip, or die bonding method.

실시예에 따른 발광소자(101)은 제1 실시예에 따른 발광소자일 수 있으나 이에 한정되는 것은 아니며, 제2 실시에에 따른 발광소자일 수도 있다.The light emitting device 101 according to the embodiment may be a light emitting device according to the first embodiment, but is not limited thereto, and may be a light emitting device according to the second embodiment.

실시예에 따른 발광소자(101) 다이 본딩 시, 페이스팅 물질은 방열효율은 좋되 절연성 물질을 채용할 수 있다. 이를 통해, 실시예에 따른 발광소자에서 방열층(100H)이 발광구조체(110)와 전기적으로 연결되어도 절연성 페이스팅 물질에 의해 발광구조체(110)와 제3 전극층(213) 사이에 통전이 차단되어 전기적 쇼트는 발생하지 않을 수 있다.In the die bonding of the light emitting device 101 according to the embodiment, the pasting material has good heat radiation efficiency, but an insulating material can be employed. Accordingly, even if the heat dissipation layer 100H is electrically connected to the light emitting structure 110 in the light emitting device according to the embodiment, the current blocking between the light emitting structure 110 and the third electrode layer 213 is blocked by the insulating paste material An electrical short may not occur.

실시예에 따른 발광소자는 백라이트 유닛, 조명 유닛, 디스플레이 장치, 지시 장치, 램프, 가로등, 차량용 조명장치, 차량용 표시장치, 스마트 시계 등에 적용될 수 있으나 이에 한정되는 것은 아니다.The light emitting device according to the embodiment may be applied to a backlight unit, a lighting unit, a display device, a pointing device, a lamp, a streetlight, a vehicle lighting device, a vehicle display device, a smart watch, but is not limited thereto.

도 17은 실시예에 따른 조명시스템의 분해 사시도이다.17 is an exploded perspective view of an illumination system according to an embodiment.

실시예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자 또는 발광소자 패키지를 포함할 수 있다.The lighting apparatus according to the embodiment may include a cover 2100, a light source module 2200, a heat discharger 2400, a power supply unit 2600, an inner case 2700, and a socket 2800. Further, the illumination device according to the embodiment may further include at least one of the member 2300 and the holder 2500. The light source module 2200 may include a light emitting device or a light emitting device package according to the embodiment.

상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다. 상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. The light source module 2200 may include a light source unit 2210, a connection plate 2230, and a connector 2250. The member 2300 is disposed on the upper surface of the heat discharging body 2400 and has guide grooves 2310 through which the plurality of light source portions 2210 and the connector 2250 are inserted.

상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)를 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. The holder 2500 blocks the receiving groove 2719 of the insulating portion 2710 of the inner case 2700. Therefore, the power supply unit 2600 housed in the insulating portion 2710 of the inner case 2700 is sealed. The holder 2500 has a guide protrusion 2510.

상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다. 상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.The power supply unit 2600 may include a protrusion 2610, a guide 2630, a base 2650, and an extension 2670. The inner case 2700 may include a molding part together with the power supply part 2600. The molding part is a hardened portion of the molding liquid so that the power supply unit 2600 can be fixed inside the inner case 2700.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Accordingly, the contents of such combinations and modifications should be construed as being included in the scope of the embodiments.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention. It can be seen that the modification and application of branches are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that the present invention may be embodied in many other specific forms without departing from the spirit or essential characteristics thereof.

기판(100), 리세스(R), 방열기둥(pillar)(100P), 방열층(100H)
제1 도전형 반도체층(112), 활성층(114), 제2 도전형 반도체층(116),
제1 영역(M2), 제1 전극(131), 제2 전극(132),
The substrate 100, the recess R, the pillar 100P, the heat dissipation layer 100H,
The first conductive semiconductor layer 112, the active layer 114, the second conductive semiconductor layer 116,
The first region M2, the first electrode 131, the second electrode 132,

Claims (17)

저면에서 상면 방향으로 형성된 복수의 리세스에 의해 상호 이격된 복수의 방열기둥(pillar)을 구비하는 기판;
상기 기판 상면에 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 활성층, 및 상기 활성층 상에 제2 도전형 반도체층을 포함하는 발광구조체;
상기 제2 도전형 반도체층 및 상기 활성층이 일부 제거된 제1 영역에 의해 노출되는 상기 제1 도전형 반도체층 상면 상에 배치되는 제1 전극;
상기 제2 도전형 반도체층 상에 배치되는 제2 전극; 및
상기 기판의 방열기둥 상에 배치된 방열층;을 포함하는 발광소자.
A substrate having a plurality of heat dissipating pillars spaced apart from each other by a plurality of recesses formed in the top surface direction at the bottom surface;
A light emitting structure including a first conductive semiconductor layer on an upper surface of the substrate, an active layer on the first conductive semiconductor layer, and a second conductive semiconductor layer on the active layer;
A first electrode disposed on an upper surface of the first conductive semiconductor layer exposed by a first region in which the second conductive semiconductor layer and the active layer are partially removed;
A second electrode disposed on the second conductive type semiconductor layer; And
And a heat dissipation layer disposed on the heat dissipation column of the substrate.
제1 항에 있어서,
상기 리세스는,
상기 기판의 저면에서 상기 발광구조체 방향으로 형성되는 발광소자.
The method according to claim 1,
The recess
The light emitting element being formed in a direction from the bottom surface of the substrate toward the light emitting structure.
제2 항에 있어서,
상기 리세스에 의해 상기 기판이 관통되며,
상기 방열층은 상기 발광구조체의 저면과 접촉하는 발광소자.
3. The method of claim 2,
The substrate being penetrated by the recess,
Wherein the heat dissipation layer is in contact with a bottom surface of the light emitting structure.
제1 항에 있어서,
상기 방열층은
상기 방열기둥보다 열 전도도가 높은 발광소자.
The method according to claim 1,
The heat-
And the thermal conductivity is higher than that of the heat radiating column.
제1 항에 있어서,
상기 방열층은
금속 열 전도층을 포함하는 발광소자.
The method according to claim 1,
The heat-
A light emitting device comprising a metal heat conduction layer.
제1 항에 있어서,
상기 방열층은
반사층을 포함하는 발광소자.
The method according to claim 1,
The heat-
And a reflective layer.
제1 항에 있어서,
상기 방열기둥 간의 간격(pitch)은,
50 ㎛ 내지 100 ㎛인 발광소자.
The method according to claim 1,
The spacing (pitch) between the heat-
50 to 100 占 퐉.
제1 항에 있어서,
상기 방열기둥의 높이는
상기 방열기둥 사이의 간격(P)의 2 내지 4배인 발광소자.
The method according to claim 1,
The height of the heat-
(P) between the heat-dissipating pillars.
저면에서 상면 방향으로 형성된 복수의 리세스에 의해 상호 이격된 복수의 방열기둥(pillar)을 구비하는 기판;
상기 기판 상면에 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 활성층, 및 상기 활성층 상에 제2 도전형 반도체층을 포함하는 발광구조체;
상기 제2 도전형 반도체층 및 상기 활성층이 일부 제거된 제1 영역에 의해 노출되는 상기 제1 도전형 반도체층 상면 상에 배치되는 제1 전극; 및
상기 기판의 방열기둥 상에 배치된 방열층;을 포함하며,
상기 기판의 리세스는,
상기 제1 영역과 오버랩 되는 제1 리세스 및
상기 제1 영역과 오버랩 되지 않는 제2 리세스를 포함하며,
상기 제1 리세스의 수평 폭은 상기 제2 리세스의 수평 폭과 다른 것을 특징으로 하는 발광소자.
A substrate having a plurality of heat dissipating pillars spaced apart from each other by a plurality of recesses formed in the top surface direction at the bottom surface;
A light emitting structure including a first conductive semiconductor layer on an upper surface of the substrate, an active layer on the first conductive semiconductor layer, and a second conductive semiconductor layer on the active layer;
A first electrode disposed on an upper surface of the first conductive semiconductor layer exposed by a first region in which the second conductive semiconductor layer and the active layer are partially removed; And
And a heat dissipation layer disposed on the heat dissipation column of the substrate,
The recess of the substrate,
A first recess overlapping the first region,
And a second recess that does not overlap the first region,
Wherein a horizontal width of the first recess is different from a horizontal width of the second recess.
제9 항에 있어서,
상기 제1 리세스의 수평 폭은 상기 제2 리세스의 수평 폭에 비해 작은 것을 특징으로 하는 발광소자.
10. The method of claim 9,
Wherein a horizontal width of the first recess is smaller than a horizontal width of the second recess.
제9 항에 있어서,
상기 제1 도전형 반도체층은
상기 방열기둥과 접하는 돌출부를 구비하는 발광소자.
10. The method of claim 9,
The first conductivity type semiconductor layer
And a protrusion that is in contact with the heat dissipation column.
제11 항에 있어서,
상기 제1 도전형 반도체층의 돌출부의 저면은
상기 리세스의 최상면 보다 낮게 배치되는 발광소자.
12. The method of claim 11,
The bottom surface of the protrusion of the first conductivity type semiconductor layer
And is disposed lower than the top surface of the recess.
제11 항에 있어서,
상기 방열기둥의 상면은
상기 리세스의 최상면 보다 낮게 배치되는 발광소자.
12. The method of claim 11,
The upper surface of the heat-
And is disposed lower than the top surface of the recess.
제9 항에 있어서,
상기 리세스에 의해 상기 기판이 관통되며,
상기 방열층은 상기 발광구조체의 저면과 접촉하는 발광소자.
10. The method of claim 9,
The substrate being penetrated by the recess,
Wherein the heat dissipation layer is in contact with a bottom surface of the light emitting structure.
제10 항에 있어서,
상기 리세스는
상기 기판의 외곽영역에 제3 리세스를 더 포함하며,
상기 제3 리세스의 수평 폭은 상기 제2 리세스의 수평 폭에 비해 넓은 발광소자.
11. The method of claim 10,
The recess
Further comprising a third recess in an outer region of the substrate,
Wherein a horizontal width of the third recess is larger than a horizontal width of the second recess.
제9 항에 있어서,
상기 리세스의 수평 폭은
상기 제1 영역에서 멀어질수록 수평 폭이 넓은 발광소자.
10. The method of claim 9,
The horizontal width of the recess
And the horizontal width increases as the distance from the first region increases.
제1 항 내지 제16항 중 어느 하나에 기재된 발광소자를 구비하는 발광유닛을 포함하는 조명장치.A lighting device comprising a light-emitting unit comprising the light-emitting element according to any one of claims 1 to 16.
KR1020150169899A 2015-12-01 2015-12-01 Light emitting device and lighting apparatus Active KR102485465B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150169899A KR102485465B1 (en) 2015-12-01 2015-12-01 Light emitting device and lighting apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150169899A KR102485465B1 (en) 2015-12-01 2015-12-01 Light emitting device and lighting apparatus

Publications (2)

Publication Number Publication Date
KR20170064296A true KR20170064296A (en) 2017-06-09
KR102485465B1 KR102485465B1 (en) 2023-01-11

Family

ID=59220307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150169899A Active KR102485465B1 (en) 2015-12-01 2015-12-01 Light emitting device and lighting apparatus

Country Status (1)

Country Link
KR (1) KR102485465B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070034716A (en) * 2005-09-26 2007-03-29 삼성전기주식회사 Gallium nitride-based semiconductor light emitting device and its manufacturing method
KR20100095834A (en) * 2009-02-23 2010-09-01 (재)나노소자특화팹센터 Light emitting diode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070034716A (en) * 2005-09-26 2007-03-29 삼성전기주식회사 Gallium nitride-based semiconductor light emitting device and its manufacturing method
KR20100095834A (en) * 2009-02-23 2010-09-01 (재)나노소자특화팹센터 Light emitting diode

Also Published As

Publication number Publication date
KR102485465B1 (en) 2023-01-11

Similar Documents

Publication Publication Date Title
US9847459B2 (en) Light emitting device and lighting system
US9634192B2 (en) Light emitting device and lighting system
US10177274B2 (en) Red light emitting diode and lighting device
US8969893B2 (en) Light emitting device, light emitting device package, and lighting system
KR101719623B1 (en) Light emitting diode
EP3073538B1 (en) Red light emitting device and lighting system
US10069035B2 (en) Light-emitting device and lighting system
EP2482318B1 (en) Light emitting device
KR20170109899A (en) Light emitting device and lighting apparatus
KR20120138275A (en) Light emitting device
US9444016B2 (en) Light emitting device
KR102471685B1 (en) Light emitting device and lighting apparatus
KR102261957B1 (en) Light emitting device and lighting system
KR102398435B1 (en) Red light emitting device and lighting system
KR102485465B1 (en) Light emitting device and lighting apparatus
KR20170105942A (en) Light emitting device and lighting apparatus
KR102299735B1 (en) Light emitting device and lighting system
KR102261958B1 (en) Light emitting device and lighting apparatus
KR102261950B1 (en) Light emitting device and lighting system
KR102479000B1 (en) Light emitting device and lighting apparatus
KR102350784B1 (en) Uv light emitting device and lighting system
KR102302855B1 (en) Light emitting device, and lighting system
KR20170105945A (en) Light emitting device and lighting apparatus
KR20160127365A (en) Red light emitting device and lighting system
KR20130019274A (en) Light emitting device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20151201

PG1501 Laying open of application
A201 Request for examination
AMND Amendment
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20201130

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20151201

Comment text: Patent Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20210719

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220117

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20220729

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20220117

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

X091 Application refused [patent]
AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20220729

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20220316

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20201130

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20221125

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20221031

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20220729

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20220316

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20201130

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230102

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230103

End annual number: 3

Start annual number: 1

PG1601 Publication of registration