KR20170014790A

KR20170014790A - 자성 분말 및 이를 포함하는 코일 전자부품

Info

Publication number: KR20170014790A
Application number: KR1020150108681A
Authority: KR
Inventors: 정동진
Original assignee: 삼성전기주식회사
Priority date: 2015-07-31
Filing date: 2015-07-31
Publication date: 2017-02-08
Anticipated expiration: 2035-07-31
Also published as: JP2017034228A; US20170032880A1; KR102105390B1; US9892833B2

Abstract

본 발명의 일 실시형태는 금속 입자; 상기 금속 입자의 표면에 배치되며 실리콘(Si) 및 산소(O)를 포함하는 제1 절연층; 및 상기 제1 절연층 상에 배치되며 인(P)을 포함하는 제2 절연층;을 포함하는 자성 분말을 제공한다.

Description

자성 분말 및 이를 포함하는 코일 전자부품{Magnetic powder and Coil electronic component}

본 발명은 자성 분말 및 자성 분말을 포함하는 코일 전자부품에 관한 것이다.

수동 소자 중 코일 전자부품은 코일부 및 상기 코일부를 둘러싸는 바디를 포함할 수 있고, 상기 바디는 자성체를 포함하도록 형성할 수 있다.

이때, 바디에 포함되는 자성체는 자성 분말 형태로 포함될 수 있으며, 고주파 대역에서의 와전류 손실을 감소하기 위해서는 바디에 포함된 자성 입자 간의 절연성이 확보될 필요가 있다.

또한, 상기 자성 분말이 금속계 분말인 경우 포화 자화 값이 큰 장점이 있으나, 가용주파수가 상향되면 와전류 손실로 인한 코어손실이 증가하여 효율이 열화되는 문제가 있어 절연 특성의 향상은 더욱 중요하다.

일본공개공보 제2012-049203호

본 발명의 일 실시 형태의 목적은 자성 분말 및 자성 분말을 포함하는 코일 전자부품을 제공하는 것이다.

자성 분말에 포함된 입자 간의 절연성의 향상을 위하여, 본 발명의 일 실시형태에 따른 자성 분말은 자성 입자 및 상기 자성 입자 상에 배치되는 절연층을 포함하며, 상기 절연층은 실리콘(Si) 및 산소(O)를 포함하는 제1 절연층, 및 인(P)으을 포함하는 제2 절연층을 포함하여 적어도 2층으로 구성된다.

본 발명의 일 실시형태에 의하면 상기 제2 유리의 연화점은 상기 제1 유리의 연화점보다 낮을 수 있다.

또한, 본 발명의 다른 실시형태에 의하면 상기 자성 분말의 제조 방법 및 상기 자성 분말을 포함하는 코일 전자부품을 제공한다.

본 발명의 일 실시형태에 의하면 절연 특성이 개선된 자성 분말 및 그 제조 방법을 제공할 수 있다.

또한, 상기 자성 분말을 적용하여 고주파 대역에서 동작이 가능하고, 와전류 손실을 감소시킨 코일 전자부품을 제공할 수 있다.

도 1은 본 발명 일 실시형태에 따른 자성 분말의 일 입자를 나타내는 일부 절단 사시도이다.
도 2는 본 발명의 일 실시형태에 따른 자성 분말의 제조 방법을 나타내는 순서도이다.
도 3은 본 발명의 일 실시형태의 코일 전자부품에서 내부에 배치된 코일부가 나타나게 도시한 개략 사시도이다.
도 4는 도 3에 도시된 A-A' 선에 의한 단면도이다.
도 5은 본 발명의 일 실시형태에 따른 코일 전자부품의 제조방법을 나타내는 흐름도이다.

본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.

본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.

자성 분말 및 그 제조 방법

도 1은 본 발명 일 실시형태에 따른 자성 분말의 일 입자를 나타내는 일부 절단 사시도이다.

도 1을 참조하면, 본 발명의 일 실시형태에 따른 자성 분말(10)은 금속 입자(1); 및 상기 금속 입자(1) 상에 배치된 절연층(2,3)을 포함하며, 상기 절연층은 제1 절연층(2) 및 제2 절연층(3)을 포함하여 적어도 2 층으로 구성된다.

본 발명의 일 실시형태에 의하면, 상기 자성 분말은(10) 코일 전자부품에 사용될 수 있으며, 이에 제한되는 것은 아니나 예를 들어 인덕터, 비즈, 필터 등에 사용될 수 있다.

상기 금속 입자(1)는 자성 특성을 갖는 입자라면 특별히 제한되지 않는다.

금속 입자로 자성 분말을 형성되는 경우, 포화 자속 밀도가 높으며, 고전류에도 L값이 저하되는 것을 방지할 수 있다.

예를 들어, 상기 금속 입자(1)는 철(Fe)계 합금으로 이루어진 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다. 금속 입자(1)가 철(Fe)계 합금으로 형성되는 경우, 높은 포화자화밀도를 가질 수 있다. 상기 철(Fe)계 합금은 비정질 합금 또는 나노결정 합금일 수 있다.

철(Fe)계 합금은 철(Fe)에 철(Fe)과 다른 합금 원소를 한가지 이상 첨가하여 얻어진 것으로 금속의 성질을 가지는 것이다. 상기 합금원소는 전기저항을 높일 수 있는 것이라면 특별히 제한되지 않는다. 또한 상기 합금 원소는 투자율을 개선하고 고주파수에서 사용할 수 있도록 비저항을 향상시킬 수 있는 원소라면 특별히 제한되지 않으며, 예를 들어 인(P), 붕소(B), 규소(Si), 탄소(C), 알루미늄(Al), 크롬(Cr) 및 몰리브덴(Mo) 중 어느 하나 이상을 포함할 수 있다.

이에 제한 되는 것은 아니나, 상기 철(Fe)계 합금은 예를 들어 Fe-Si-B계 비정질 또는 Fe-Si-B계 나노결정 합금일 수 있다.

상기 철(Fe)계 합금이 비정질 또는 나노결정 합금으로 형성되는 경우, 금속 입자의 비저항이 증가하여 전자부품 적용 시 고주파 대역에서의 사용이 용이하다.

이에 제한되는 것은 아니나, 상기 금속 입자(1)의 입경은 1μm 내지 100μm일 수 있다. 절연층에 관하여는 후술하겠으나, 본 발명의 일 실시형태에 의하면, 자성입자가 2층 이상의 절연층을 포함하여 금속 입자(1)가 1μm 내지 100μm 수준의 작은 입경을 갖더라도, 절연특성을 구현할 수 있다.

본 발명의 일 실시형태에 의하면 상기 금속 입자(1)의 표면에는 제1 절연층(2)이 배치되며, 상기 제1 절연층 상에는 제2 절연층(3)이 배치된다.

상기 제1 절연층(2)은 실리콘(Si) 및 산소(O)를 포함하고, 상기 제2 절연층(3)은 인(P)을 포함한다. 본 발명의 일 실시형태에 따르면, 제1 절연층은 실리콘(Si) 및 산소(O)를 포함하여 금속 입자와 결합력이 높다. 또한 제2 절연층은 인(P)을 포함함으로써 상기 제1 절연층에 포함된 실리콘(Si)과 인(P)의 조합으로 절연성을 추가로 확보할 수 있다.

또한 본 발명의 일 실시형태에 의하면 제1 및 제2 절연층에 포함된 실리콘(Si)과 인(P)의 조합에 의해 절연층의 두께를 두껍게 하지 않더라도 절연성을 확보할 수 있다.

예를 들어, 본 발명의 일 실시형태에 의하면 제1 절연층(2) 및 제2 절연층(3) 각각의 두께는 30nm 이하로 형성될 수 있으며, 이 경우 자성입자의 절연저항은 10¹¹Ω 이상일 수 있다.

본 발명의 일 실시형태에 의하면 상기 제1 절연층(2) 및 제2 절연층(3)은 유리로 형성될 수 있다. 예를 들어 상기 제1 절연층(2)은 제1 유리를 포함하고, 상기 제2 절연층(3)은 제2 유리를 포함하며, 상기 제1 유리와 제2 유리는 서로 구분되는 물질로 형성될 수 있다. 상기 제1 및 제2 절연층이 유리로 형성되는 경우, 상기 제1 유리는 실리콘(Si) 및 산소(O)를 포함하고, 상기 제2 유리는 실리콘(Si) 및 산소(O)에 추가하여 인(P)을 포함할 수 있다.

한편, 본 발명의 일 실시형태에 의하면 상기 제1 절연층(2)과 상기 제2 절연층(3)은 서로 다른 비저항 값을 가질 수 있다.

상기와 같이, 제1 절연층(2)과 제2 절연층(3)이 서로 다른 비저항 값을 갖는 물질로 형성되는 경우 자성 분말의 비저항을 용이하게 조절할 수 있는 장점이 있다.

도 2는 본 발명의 일 실시형태에 따른 자성 분말의 제조 방법을 나타내는 순서도이다.

도 2를 참조하면, 본 발명의 일 실시형태에 따른 자성 분말의 제조 방법은 금속 입자를 마련하는 단계(S1), 상기 금속 입자의 표면에 제1 절연층을 형성하는 단계(S2) 및 상기 제1 절연층 상에 제2 절연층을 형성하는 단계(S3)을 포함한다.

이에 제한되는 것은 아니나 상기 제1 및 제2 절연층의 형성은 스프레이 공법, 디핑 공법 등을 이용할 수 있다.

또한 이에 제한되는 것은 아니나 상기 제1 및 제2 절연층이 유리(glass)로 형성되는 경우, 상기 제1 및 제2 절연층은 건식 코팅 장치를 이용해 수행될 수 있다.

예를 들어, 건식 코팅 장치는 챔버, 챔버내에 배치되고 샤프트를 축으로 고속회전하는 마찰부 및 블레이드를 포함하며, 챔버 내에 금속 입자 분말과 유리 분말이 투입되는 경우, 고속회전에 의한 분말들 간의 마찰열에 의해 유리 분말이 연화되면서 금속 입자의 표면에 흡착하여 절연층을 형성할 수 있다.

예를 들어, 상기 제1 절연층을 형성하는 단계는 제1 유리로 구성되는 제1 유리 분말을 기계적 마찰에 의해 발생하는 열로 연화한 다음, 연화된 제1 유리가 금속 입자의 표면에 코팅되도록 하여 형성될 수 있다.

또한, 예를 들어, 상기 제2 절연층을 형성하는 단계는 제2 유리로 구성되는 제2 유리 분말을 기계적 마찰에 의해 발생하는 열로 연화한 다음, 연화된 제2 유리가 금속 입자의 제1 절연층 상에 코팅되도록 하여 형성될 수 있다.

그 외 자성 분말의 제조방법에 관한 설명 중 상술한 본 발명의 일 실시형태에 따른 자성 분말의 특징과 동일한 부분에 대해서는 설명의 중복을 피하기 위해 여기서 생략하도록 한다.

코일 전자부품 및 그 제조방법

도 3은 본 발명의 일 실시형태의 코일 전자부품에서 내부에 배치된 코일부가 나타나게 도시한 개략 사시도이며, 도 4는 도 3에 도시된 A-A' 선에 의한 단면도이다.

도 3 및 도 4를 참조하면, 코일 전자부품의 일 예로써 전원 공급 회로의 전원 라인에 사용되는 인덕터가 개시되지만 본 발명의 일 실시형태에 따른 코일 전자부품은 인덕터 이외에도 비즈(beads), 필터(filter) 등으로 적절하게 응용될 수 있다.

또한, 인덕터의 일 예로 박막형 인덕터를 예로 설명하지만, 이에 제한되는 것이 아니고 본 발명의 일 실시형태에 따른 코일 전자부품은 적층형 인덕터, 권선형 인덕터로 적절히 적용될 수 있다.

상기 코일 전자부품(100)은 바디(50) 및 외부전극(80)을 포함하고, 상기 바디(50)는 코일부(40)를 포함한다.

상기 바디(50)는 대략적인 육면체 형상일 수 있으며, 도 1에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향, 두께 방향을 나타낸다.

이에 제한되는 것은 아니나, 상기 바디(50)는 두께 방향으로 대향하는 제1면 및 제2면, 길이 방향으로 대향하는 제3면 및 제4면, 폭 방향으로 대향하는 제5면 및 제6면을 포함할 수 있다. 이에 제한되는 것은 아니나, 상기 바디(50)는 길이 방향의 길이가 폭 방향의 길이보다 큰 직육면체의 형상을 가질 수 있다.

바디(50)는 코일 전자부품(100)의 외관을 이루며, 상술한 본 발명의 일 실시형태에 따른 자성 분말을 포함한다.

상기 자성 분말은, 금속 입자, 상기 금속 입자의 표면에 배치되며 실리콘(Si) 및 산소(O)를 제1 절연층 및 상기 제1 절연층 상에 배치되며 인(P)을 포함하는 제2 절연층을 포함한다.

그 외 바디에 포함되는 자성 분말에 관한 설명 중 상술한 본 발명의 일 실시형태에 따른 자성 분말의 특징과 동일한 부분에 대해서는 설명의 중복을 피하기 위해 여기서 생략하도록 한다.

상기 자성 분말은 에폭시(epoxy) 수지 또는 폴리이미드(polyimide) 등의 고분자 상에 분산되어 상기 바디(50)에 포함될 수 있다.

도 3 및 도 4에 도시된 바와 같이, 상기 바디(50)의 내부에는 코일부(40)가 배치될 수 있다. 상기 코일부(40)는 기재층(20) 및 상기 기재층(20)의 적어도 일면에 배치되는 코일 패턴(41, 42)을 포함할 수 있다.

상기 기재층(20)은 예를 들어, 폴리프로필렌글리콜(PPG), 페라이트 또는 금속계 연자성 재료 등을 포함할 수 있다.

상기 기재층(20)의 중앙부에는 관통 홀이 형성될 수 있으며, 상기 관통 홀은 바디(50)에 포함된 자성 분말로 충진되어 코어부(55)를 형성할 수 있다. 상기 관통 홀에 자성 분말을 충진하여 코어부(55)를 형성함에 따라 인덕터의 인덕턴스(L)를 향상시킬 수 있다.

상기 기재층(20)의 일면에는 코일 형상을 갖는 제1 코일 패턴(41)이 형성될 수 있으며, 상기 기재층(20)의 일면과 대향하는 상기 기재층(20)의 타면에는 코일 형상의 제2 코일 패턴(42)이 형성될 수 있다.

상기 코일 패턴(41, 42)은 스파이럴(spiral) 형상으로 형성될 수 있으며, 상기 기재층(20)의 일면과 타면에 각각 형성되는 제1 및 제2 코일 패턴(41, 42)은 상기 기재층(20)에 형성되는 비아 전극(미도시)을 통해 전기적으로 접속될 수 있다.

이에 제한되는 것은 아니나 상기 기재층(20)의 일면에 배치되는 제1 코일 패턴(41)의 일 단부는 바디(50)의 길이 방향의 일 면으로 노출될 수 있으며, 기재층(20)의 타면에 배치되는 제2 코일 패턴(42)의 일 단부는 바디(50)의 길이 방향의 타 면으로 노출될 수 있다.

상기 바디(50)의 외부면에는 상기 코일 패턴(41, 42)의 노출된 단부와 접속하도록 외부전극(80)이 형성될 수 있다. 상기 코일 패턴(41, 42)의 노출된 단부가 바디(50)의 길이 방향의 양면으로 노출되는 경우 상기 외부전극은 상기 바디의 길이 방향의 양면에 배치될 수 있다.

상기 코일 패턴(41, 42), 비아 전극(미도시) 및 외부전극(80)은 전기 전도성이 뛰어난 금속으로 형성될 수 있으며, 예를 들어, 은(Ag), 구리(Cu), 니켈(Ni), 알루미늄(Al) 또는 이들의 합금 등으로 형성될 수 있다. 상기 코일 패턴(41, 42), 비아 전극(미도시) 및 외부전극(80)은 서로 동일하거나 다른 재료로 형성될 수 있다.

본 발명의 일 실시형태에 의하면 상기 코일 패턴(41, 42)은 절연층(30)으로 커버될 수 있다. 절연층(30)은 스크린 인쇄법, 포토레지스트(Photo Resist, PR)의 노광, 현상을 통한 공정, 스프레이(spray) 도포 공정 등 공지의 방법으로 형성할 수 있다. 코일 패턴(41, 42)은 절연층(30)으로 커버되어 바디(50)에 포함된 자성 재료와 직접 접촉되지 않을 수 있다.

도 5는 본 발명의 일 실시형태에 따른 코일 전자부품의 제조방법을 나타내는 흐름도이다.

도 5를 참조하면, 본 발명의 일 실시형태에 따른 코일 전자부품의 제조 방법은 기재층의 적어도 일면에 코일 패턴을 형성하여 코일부를 마련하는 단계(S4) 및 상기 코일부의 상측 및 하측에 자성체를 적층하고 압착하여 바디를 형성하는 단계(S5)를 포함한다.

한편, 본 발명의 일 실시형태에 따른 코일 전자부품의 제조 방법은 바디를 형성하는 단계 이후, 상기 바디의 외면에 외부전극을 형성하는 단계(S6)을 더 포함할 수 있다.

상기 코일부를 형성하는 단계(S4)는 기재층(20) 상에 코일 패턴 형성용 개구부를 갖는 도금 레지스트를 형성하는 단계를 포함할 수 있다. 상기 도금 레지스트는 통상의 감광성 레지스트 필름으로서, 드라이 필름 레지스트 등을 사용할 수 있으나, 특별히 이에 한정되는 것은 아니다.

코일 패턴 형성용 개구부에 전기 도금 등의 공정을 적용하여 전기 전도성 금속을 충진함으로써 코일 패턴(41, 42)을 형성할 수 있다.

상기 코일 패턴(41, 42)은 전기 전도성이 뛰어난 금속으로 형성할 수 있으며 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등으로 형성할 수 있다.

코일 패턴(41, 42) 형성 후 화학적 에칭 등의 공정을 적용하여 도금 레지스트를 제거하면, 기재층(20) 상에 코일 패턴(41, 42)형성된 코일부(40)를 형성할 수 있다.

상기 기재층(20)의 일부에는 홀을 형성하고 전도성 물질을 충진하여 비아 전극(미도시)을 형성할 수 있으며, 상기 비아 전극을 통해 기재층(20)의 일면과 타면에 형성되는 코일 패턴(41, 42)을 전기적으로 접속시킬 수 있다.

상기 기재층(20)의 중앙부에는 드릴, 레이저, 샌드 블래스트, 펀칭 가공 등을 수행하여 기재층을 관통하는 홀을 형성할 수 있다.

선택적으로, 코일 패턴(41, 42)을 형성한 후 상기 코일 패턴(41, 42)을 커버하는 절연층(30)을 형성할 수 있다. 상기 절연층(30)은 스크린 인쇄법, 포토레지스트(photo resist, PR)의 노광, 현상을 통한 공정, 스프레이(spray) 도포 공정 등 공지의 방법으로 형성할 수 있으며, 이에 제한되지는 않는다.

다음으로, 코일 패턴(41, 42)이 형성된 기재층(20)의 상측 및 하측에 자성체를 배치하여 바디(50)를 형성한다.

상기 자성체는 자성체 층의 형태로 상기 기재층의 상측 및 하측에 배치될 수 있다. 상기 자성체 층은 복수의 층으로 기재층의 상측 및 하측에 배치될 수 있고, 또는 기재층의 상측 및 하측에 각각 단일 층으로 배치될 수 있다.

자성체 층을 코일 패턴(41, 42)이 형성된 기재층(20)의 양면에 적층하고 라미네이트법이나 정수압 프레스법을 통해 압착하여 바디(50)를 형성할 수 있다. 이때, 상기 홀이 자성체로 충진될 수 있도록 하여 코어부(55)를 형성할 수 있다.

이때, 상기 자성체 층은 코일 전자부품용 자성체 페이스트 조성물을 포함하여 형성될 수 있으며, 상기 코일 전자부품용 자성체 페이스트 조성물은 상술한 본 발명의 일 실시형태에 따른 자성 분말을 포함한다.

본 발명의 일 실시형태의 코일 전자부품의 제조방법에 대한 설명 중 상술한 코일 전자부품에 포함되는 자성 분말에 대한 설명은 동일하게 적용될 수 있으므로 설명을 중복을 피하기 위해 상세한 설명은 이하 생략하도록 한다.

다음으로, 상기 바디(50)의 적어도 일 면으로 노출되는 코일 패턴(41, 42)의 단부와 접속되도록 외부전극(80)을 형성할 수 있다.

상기 외부 전극(80)은 전기 전도성이 뛰어난 금속을 포함하는 페이스트를 사용하여 형성할 수 있으며 예를 들어, 니켈(Ni), 구리(Cu), 주석(Sn) 또는 은(Ag) 등의 단독 또는 이들의 합금 등을 포함하는 전도성 페이스트일 수 있다. 외부전극(80)을 형성하는 방법은 외부 전극(80)의 형상에 따라 프린팅 뿐만 아니라 딥핑(dipping)법 등을 수행하여 형성할 수 있다.

그 외 상술한 본 발명의 일 실시형태에 따른 코일 전자부품의 특징과 동일한 부분에 대해서는 설명의 중복을 피하기 위해 여기서 생략하도록 한다.

이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능한 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.

1 : 금속 입자
2, 3 : 제1 및 제2 절연층
10 : 자성 입자
100 : 코일 전자부품
20 : 기재층
40 : 코일부
41, 42 : 제1 및 제2 코일 패턴
50 : 바디
55 : 코어부
80 : 외부전극

Claims

금속 입자;
상기 금속 입자의 표면에 배치되며 실리콘(Si) 및 산소(O)를 포함하는 제1 절연층; 및
상기 제1 절연층 상에 배치되며 인(P)을 포함하는 제2 절연층; 을 포함하는 자성 분말.
제1항에 있어서,
상기 금속 입자는 철(Fe) 또는 철(Fe)계 합금인 자성 분말.
제2항에 있어서,
상기 금속 입자와 상기 제1 절연층의 계면에는 Fe-Si-O 결합이 존재하는 자성 분말.
제1항에 있어서,
상기 제1 절연층의 두께는 30nm 이하인 자성 분말.
제1항에 있어서,
상기 제2 절연층의 두께는 30nm 이하인 자성 분말.
제1항에 있어서,
상기 금속 입자의 입경은 1 내지 100μm 인 자성 분말.
제1항에 있어서,
상기 제1 절연층 및 제2 절연층은 서로 다른 비저항 값을 갖는 자성 분말.
내부에 코일부가 배치된 바디; 및
상기 코일부와 연결되는 외부전극; 을 포함하며,
상기 바디는 자성 분말을 포함하며,
상기 자성 분말은,
금속 입자, 상기 금속 입자의 표면에 배치되며 실리콘(Si) 및 산소(O)를 포함하는 제1 절연층 및 상기 제1 절연층 상에 배치되며 인(P)을 포함하는 제2 절연층을 포함하는 코일 전자부품.
제8항에 있어서,
상기 금속 입자는 철(Fe) 또는 철(Fe)계 합금인 코일 전자부품.
제9항에 있어서,
상기 금속 입자와 상기 제1 절연층의 계면에는 Fe-Si-O 결합이 존재하는 코일 전자부품.
제8항에 있어서,
상기 제1 절연층의 두께는 30nm 이하인 코일 전자부품.
제8항에 있어서,
상기 제2 절연층의 두께는 30nm 이하인 코일 전자부품.
제8항에 있어서,
상기 금속 입자의 입경은 1 내지 100μm 인 코일 전자부품.
제8항에 있어서,
상기 제1 절연층 및 제2 절연층은 서로 다른 비저항 값을 갖는 코일 전자부품.