KR20160150412A

KR20160150412A - 표면 개질된 그래핀 투명 전극 및 이의 제조 방법

Info

Publication number: KR20160150412A
Application number: KR1020150088365A
Authority: KR
Inventors: 이효영; 이한림
Original assignee: 성균관대학교산학협력단
Priority date: 2015-06-22
Filing date: 2015-06-22
Publication date: 2016-12-30

Abstract

표면 개질된 그래핀 투명 전극, 상기 표면 개질된 그래핀 투명 전극의 제조방법, 및 상기 표면 개질된 그래핀 투명 전극을 포함하는 소자에 관한 것이다.

Description

표면 개질된 그래핀 투명 전극 및 이의 제조 방법 {SURFACE MODIFIED GRAPHENE TRANSPARENT ELECTRODE AND PREPARING METHOD OF THE SAME}

본원은, 표면 개질된 그래핀 투명 전극, 상기 표면 개질된 그래핀 투명 전극의 제조 방법, 및 상기 표면 개질된 그래핀 투명 전극을 포함하는 소자에 관한 것이다.

현재 터치 패널, LCD(liquid crystal display), 태양전지, LED(light emitting diode) 등에 사용될 수 있는 낮은 저항대의 얇은 투명 전극은 대부분 인듐 틴 옥사이드(ITO)에 기반을 두고 있다. 그러나, ITO의 경우 가격이 비싸고 깨지기 쉬워 플렉서블 소자를 만드는데 한계가 있기 때문에 ITO를 대체할 물질로서 탄소나노튜브(CNT), 그래핀, 금속 나노와이어 등이 다양하게 연구되고 있지만, 이러한 대체 물질들의 대부분이 소수성 성질에 의한 코팅의 어려움을 겪고 있다. 이를 해결하기 위해 여러 가지 표면 개질 기술이 다방면에서 연구되었다. 그러나, 기재의 종류에 따라 실현 가능 여부가 다르고, 투과성 또는 전도성에 영향을 미치기도 한다.

기재는 소수성 또는 친수성의 성격을 지닐 수 있다. 이때 적층할 물질의 성질과 같은 기재를 사용하는 것이 디바이스의 물리적 안정성에 유리하다. 하지만 대개의 경우 한가지 물질을 쌓는 것이 아니라 여러 층의 물질들을 쌓아 하나의 디바이스를 구현하는데, 이때 최상층의 물질과 적층하고자 하는 투명 전극의 성질이 상반될 때 표면 개질법을 사용하게 된다.

예를 들어, 소수성 기재의 경우 소수성이 강해 친수성 물질을 기재 위에 침착시키기가 힘들 뿐 아니라, 계면 자유 에너지가 낮아 다른 물질이 용이하게 접착되지 않아 작은 물리적 충격에도 쉽게 상층의 물질들이 떨어져 나가거나 크렉(crack)이 생겨 디바이스의 성능이 저하된다. 이를 해결하기 위해 플라즈마, 화학기상증착법(chemical vapor deposition, CVD), 층상 자기조립법, 또는 계면활성제를 이용하고 있다. 그러나, 디바이스 구현 시 그래핀과 맞닿는 부분인 절연층, 전자수송층, 또는 정공수송층을 손상시킬 수 있고, 표면 개질의 지속성, 및 표면 단차가 큰 기재의 경우 균일하게 적층되기 어렵다는 단점이 있다.

이와 관련하여, 대한민국 공개특허 제2014-0105240호는 그래파이트로부터 분리된 그래핀 플레이크를 플라즈마 열처리하여 그래핀 플레이크 조직에 잔류하는 이물질을 제거하여 개질 및 박리된 투명 전극을 제조하는 방법에 관하여 개시하고 있다.

본원은, 표면 개질된 그래핀 투명 전극, 상기 표면 개질된 그래핀 투명 전극의 제조 방법, 및 상기 표면 개질된 그래핀 투명 전극을 포함하는 소자를 제공하고자 한다.

그러나, 본원이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

본원의 제 1 측면은, 기재 또는 요철부를 포함하는 3 차원 기재 상에 질소-도핑된 그래핀을 코팅하는 단계; 및, 상기 질소-도핑된 그래핀이 코팅된 기재 또는 3 차원 기재 상에 전도성 물질을 형성하는 단계를 포함하는, 표면 개질된 그래핀 투명 전극의 제조 방법을 제공한다.

본원의 제 2 측면은, 기재 또는 요철부를 포함하는 3 차원 기재; 상기 기재 또는 상기 요철부의 오목부에 코팅된 질소-도핑된 그래핀; 및, 상기 질소-도핑된 그래핀에 형성된 전도성 물질을 포함하는, 표면 개질된 그래핀 투명 전극을 제공한다.

본원의 제 3 측면은, 본원의 제 2 측면에 따른 표면 개질된 그래핀 투명 전극을 포함하는, 소자를 제공한다.

본원의 일 구현예에 있어서, 원자수준의 두께를 가지는 그래핀의 표면에 생체물질인 도파민을 이용하여 표면을 개질함으로써 고투과성과 고전도성을 갖는 표면 개질된 그래핀 투명 전극을 제조할 수 있다.

종래의 그래핀의 경우, 그래핀이 투명 전극 자체로 사용되었고 탄소-탄소 이중결합이 매우 강하여 강한 소수성을 나타냈다. 반면, 본원의 일 구현예에 따른 표면 개질된 그래핀 투명 전극은, 소수성을 가지는 그래핀과 친수성을 가지는 그래핀을 이용하여 코팅의 균일성을 향상시킬 수 있다. 또한, 그래핀 표면에 도핑된 원자에 의해 상기 그래핀 투명 전극 상에 적층하고자 하는 물질과의 결합력을 증가시켜 높은 안정성을 가지는 투명 전극을 제공할 수 있고, 고투과성, 고전도성을 유지하는 투명 전극을 제공할 수 있다.

도 1a 및 도 1b는, 본원의 일 구현예에 있어서, 표면 개질된 그래핀 투명 전극의 제조 과정을 나타낸 모식도이다.
도 2의 (a) 내지 (c)는, 각각 본원의 일 실시예에 있어서, 질소-도핑된 그래핀, 환원 그래핀, 및 산화 그래핀 상에 은 나노와이어를 형성한 그래핀 투명 전극의 SEM 이미지이다.
도 3의 (a) 내지 (c)는, 본원의 일 실시예에 있어서, 그래핀 투명 전극의 물 접촉각(water contact angle)을 나타낸 것이다.
도 4의 (a) 및 (b)는, 본원의 일 실시예에 있어서, 그래핀 투명 전극의 물 접촉각을 나타낸 것이다.

아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

본원 명세서 전체에서, 어떤 부분이 다른 부분과 “연결”되어 있다고 할 때, 이는 “직접적으로 연결”되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 “전기적으로 연결”되어 있는 경우도 포함한다.

본원 명세서 전체에서, 어떤 부재가 다른 부재 “상에” 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.

본원 명세서 전체에서, 어떤 부분이 어떤 구성 요소를 “포함” 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 본원 명세서 전체에서 사용되는 정도의 용어 “약”, “실질적으로” 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 본원 명세서 전체에서 사용되는 정도의 용어 “~(하는) 단계” 또는 “~의 단계”는 “~ 를 위한 단계”를 의미하지 않는다.

본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 “이들의 조합(들)”의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.

본원 명세서 전체에서, “A 및/또는 B”의 기재는 “A 또는 B, 또는 A 및 B”를 의미한다.

본원 명세서 전체에서, "그래핀"이라는 용어는 복수개의 탄소 원자들이 서로 공유 결합으로 연결되어 폴리시클릭 방향족 분자를 형성한 것을 의미하는 것으로서, 상기 공유 결합으로 연결된 탄소 원자들은 기본 반복 단위로서 6 원환을 형성하나, 5 원환 및/또는 7 원환을 더 포함하는 것도 가능하다. 따라서, 상기 그래핀이 형성하는 시트는 서로 공유 결합된 탄소 원자들의 단일층으로서 보일 수 있으나, 이에 제한되지 않을 수 있다. 상기 그래핀이 형성하는 시트는 다양한 구조를 가질 수 있으며, 이와 같은 구조는 그래핀 내에 포함될 수 있는 5 원환 및/또는 7 원환의 함량에 따라 달라질 수 있다. 상기 그래핀 시트의 측면 말단부는 수소 원자로 포화될 수 있으나, 이에 제한되지 않을 수 있다. 본원 명세서 전체에서, 상기 그래핀은 그래핀 산화물이 환원 과정을 거쳐 산소 비율이 줄어든 것을 포함할 수 있다.

이하, 첨부된 도면을 참조하여 본원의 구현예 및 실시예를 상세히 설명한다. 그러나, 본원이 이러한 구현예 및 실시예와 도면에 제한되지 않을 수 있다.

본원의 일 구현예에 있어서, 원자수준의 두께를 가지는 그래핀의 표면에 생체물질인 도파민을 이용하여 상기 그래핀의 표면을 개질함으로써 고투과성 및 고전도성을 갖는 표면 개질된 그래핀 투명 전극을 제조할 수 있다.

도 1a 및 도 1b는, 각각 본원의 일 구현예에 있어서, 평면 기재 상에 형성된 표면 개질된 그래핀 투명 전극 및 3 차원 기재 상에 형성된 표면 개질된 그래핀 투명 전극의 제조 과정을 나타낸 모식도이다.

도 1a를 참조하면, 본원의 일 구현예에 있어서, 상기 평면 기재 상에 표면 개질된 그래핀 투명 전극을 형성하는 것은, 평면 기재 상에 그래핀을 코팅하고 상기 그래핀 상에 질소-도핑 물질을 코팅하여 화학기상증착법 또는 급속 열처리 공정을 이용하여 표면 개질된 그래핀을 형성한 후, 상기 표면 개질된 그래핀 상에 전도성 물질을 코팅하여 표면 개질된 그래핀 투명 전극을 형성하는 것일 수 있다.

도 1의 (b)를 참조하면, 본원의 일 구현예에 있어서, 활성부 및 기재를 포함하는 상기 3 차원 기재 상에 표면 개질된 그래핀 투명 전극을 형성하는 것은, 상기 3 차원 기재에 포함된 요철부 상에 질소-도핑 물질을 코팅하고 가열하여 질소-도핑된 그래핀을 형성하고, 상기 질소-도핑된 그래핀 상에 전도성 물질을 코팅하여 표면 개질된 그래핀 투명 전극을 형성하는 것일 수 있다.

본원의 일 구현예에 있어서, 상기 기재는 사파이어, 석영, Si 웨이퍼, Si/SiO₂ 웨이퍼, 및 이들의 조합들로 이루어진 군으로부터 선택되는 평면 기재를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.

본원의 일 구현예에 있어서, 상기 요철부를 포함하는 3 차원 기재는 GaN,ZnO, InGaN, Al₂O₃, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.

본원의 일 구현예에 있어서, 상기 질소-도핑된 그래핀은 그래핀이 아민기, 멜라민(melamine), 도파민(dopamine), 및 이들의 조합들로 이루어진 군으로부터 선택되는 것에 의해 질소-도핑된 것일 수 있으나, 이에 제한되지 않을 수 있다.

본원의 일 구현예에 있어서, 상기 질소-도핑된 그래핀은 약 600℃ 이상의 온도에서 가열하는 것에 의해 형성되는 것일 수 있으나, 이에 제한되지 않을 수 있다. 그래핀을 약 600℃ 이상의 온도에서 가열할 경우, 상기 그래핀의 탄소 원자 간의 재배열이 일어날 수 있고, 특히, 상기 그래핀의 결함 부위의 반응성이 높기 때문에 결함 부위와 질소를 포함한 분자 간의 재배열이 일어나 질소가 탄소 사이에 위치하게 될 수 있다. 예를 들어, 질소-도핑 물질로서 도파민을 이용할 경우, 상기 도파민은 자체적으로 π-π 컨쥬게이션(conjugation)을 가지는 벤젠 고리와 -COOH기 및 NH₂를 동시에 가지고 있어, pH 6의 약산성에서 쉽게 분자 간의 결합이 일어나게 된다. 그 결과, 그래핀과 비슷한 형태의 물질이 형성되지만 다량의 산소를 포함하고 있어 전도성이 낮다. 그러나, 약 600℃ 이상의 열을 가하면 그래핀의 탄소 원자간에 재배열이 일어나 질소-도핑된 그래핀이 제조될 수 있다.

본원의 일 구현예에 있어서, 상기 요철부의 오목부에 질소-도핑된 그래핀이 코팅되는 것일 수 있으나, 이에 제한되지 않을 수 있다. 상기 질소-도핑된 그래핀이 상기 3 차원 기재의 요철부의 오목부에 코팅되어 상기 오목부의 표면 개질을 함으로써 상기 오목부에 용이하게 상기 전도성 물질이 형성될 수 있다. 예를 들어, 상기 전도성 물질로서 금속 나노와이어 또는 금속 입자를 사용할 경우, 질소-도핑된 그래핀은 소수성 특성을 갖는 금속 나노와이어 또는 금속 입자와 금속 배위 결합에 의해 강한 결합력을 가질 수 있다.

본원의 일 구현예에 있어서, 상기 질소-도핑된 그래핀은 화학기상증착법 또는 급속 열처리 공정(rapid thermal annealing, RTA)에 의해 도핑되는 것일 수 있으나, 이에 제한되지 않을 수 있다.

본원의 일 구현예에 있어서, 상기 전도성 물질은 금속 나노와이어, 금속 입자, 전도성 투명 전극 물질, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.

본원의 일 구현예에 있어서, 상기 금속은 Ag, Ni, Si, Ti, Cr, Mn, Fe, Co, Cu, Sn, In, Pt, Au, Mg, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 금속 나노와이어는 상기 금속을 포함하는 나노와이어를 포함하는 것일 수 있고, 예를 들어, 상기 금속 입자는 상기 금속을 포함하는 입자를 포함하는 것일 수 있다.

본원의 일 구현예에 있어서, 상기 전도성 투명 전극 물질은 인듐 틴 옥사이드, 플루오린 틴 옥사이드, ZnO-Ga₂O₃, ZnO-Al₂O₃, 주석계 산화물, 산화아연, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.

본원의 제 2 측면은 본원의 제 1 측면에 따른 방법에 의해 제조되는 표면 개질된 그래핀 투명 전극에 관한 것으로서, 본원의 제 1 측면과 중복되는 부분들에 대해서는 상세한 설명을 생략하였으나, 본원의 제 1 측면에 대해 설명한 내용은 제 2 측면에서 그 설명이 생략되었더라도 동일하게 적용될 수 있다.

종래의 그래핀의 경우, 그래핀이 투명 전극 자체로서 사용되었고, 탄소-탄소 이중결합이 매우 강하여 강한 소수성을 나타냈다. 반면, 본원의 일 구현예에 따른 표면 개질된 그래핀 투명 전극은, 소수성을 가지는 그래핀과 친수성을 가지는 그래핀을 이용하여 코팅의 균일성을 향상시킬 수 있다. 또한, 그래핀 표면에 도핑된 원자에 의해 상기 그래핀 투명 전극 상에 적층하고자 하는 물질과의 결합력을 증가시켜 높은 안정성, 고투과성, 및 고전도성을 유지하는 투명 전극을 제공할 수 있다.

본원의 일 구현예에 있어서, 상기 질소-도핑된 그래핀은 그래핀이 아민기, 멜라민, 도파민, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것에 의해 질소-도핑된 것일 수 있으나, 이에 제한되지 않을 수 있다.

본원의 제 1 측면 및/또는 제 2 측면과 중복되는 부분들에 대해서는 상세한 설명을 생략하였으나, 본원의 제 1 측면 및/또는 제 2 측면에 대해 설명한 내용은 제 3 측면에서 그 설명이 생략되었더라도 동일하게 적용될 수 있다.

본원의 일 구현예에 있어서, 상기 표면 개질된 그래핀 투명 전극은 표면 특성을 친수성 또는 소수성으로 개질시킬 수 있기 때문에 상부층에 친수성 또는 소수성 물질을 코팅하기가 용이하다. 또한, 코팅의 용이함은 박막의 균일성을 높여줌으로써 이동성, on/off 비율, 및 효율 등을 향상시키고, 적층하고자 하는 물질과의 결합력을 증가시켜 높은 안정성을 가지는 투명 전극을 구현할 수 있다.

본원의 일 구현예에 있어서, 상기 표면 개질된 그래핀 투명 전극을 포함하는 소자를 구현하는 경우, 상기 그래핀의 질소 도핑 정도를 조절하여 물질 간의 일함수(work function)를 조절할 수 있으나, 이에 제한되지 않을 수 있다.

본원의 일 구현예에 있어서, 상기 표면 개질된 그래핀 투명 전극을 포함하는 소자는, 각종 표시소자, 예를 들어, 액정표시소자, 전자 종이 표시소자, 유기발광 표시소자, 터치패널을 사용하는 소자를 포함하여, 전지분야, 예를 들어, 태양전지 등에 응용할 수 있다.

본원의 일 구현예에 있어서, 상기 표면 개질된 그래핀 투명 전극에 포함되는 3 차원 기재의 경우, 상기 소자의 종류에 따라 전자수송층, 정공수송층, 또는 절연체 등에 포함되는 것일 수 있으나, 이에 제한되지 않을 수 있다.

이하, 본원의 실시예를 상세히 설명한다. 그러나, 본원이 이에 제한되지 않을 수 있다.

[ 실시예 ]

실시예 1: 평면 기재 상에 형성된 표면 개질된 그래핀 투명 전극의 제조

기재의 성질에 따라 산화 그래핀 또는 환원된 그래핀 1 mg/mL를 4,000 rpm에서 1 mL 코팅하였다. 이후 80℃ 오븐에서 10 분 동안 건조시킨 후, 질소-도핑 물질을 코팅하였다. 질소-도핑 물질로서 도파민 10 mM 수용액을 기재 상에 올린 후 4,000 rpm으로 30 초 동안 코팅하였다. 이후 80℃ 오븐에서 하루 동안 건조하였다. 아르곤 분위기 하에서 600℃, 20 분 동안 가열하여 질소 도핑된 그래핀을 제조하였다. 본 실시예에 따른 표면 개질된 그래핀은 아무 처리되지 않은 그래핀에 비해 친수성의 특성을 갖기 때문에 금속 나노와이어나 수용성 물질을 코팅하기에 용이하다. 고전도성의 투명전극을 제조하기 위해, 상기 질소 도핑된 그래핀 상에 전도성 물질로서, 은 나노와이어 수용액(0.5 mg/mL)을 스프레이 코팅한 후, 하루 동안 진공 오븐에서 건조하였다.

실시예 2: 3 차원 기재 상에 형성된 표면 개질된 그래핀 투명 전극의 제조

3 차원 기재를 이용하여 형성된 표면 개질된 그래핀 투명 전극은, 접촉 면적을 넓혀 디바이스의 효율을 높일 수 있는데 반해 상부 물질의 적층 및 코팅에 어려움이 있다. 따라서 산화 그래핀을 코팅하는 대신 질소-도핑 물질로서 도파민을 이용함으로써 상기 도파민이 자가조립막(self assembly monolayer, SAM)을 형성하도록 하여 표면 개질된 그래핀을 제조하였다.

상기 3 차원 기재로서 GaN을 사용하였고, 질소-도핑 물질로서 도파민을 사용하였다. 상기 도파민을 pH 6의 약산성 PBS 버퍼 용액에 녹여 기재를 2 시간 동안 스탠딩(standing)시켜 도파민이 기재 표면을 따라 상기 기재 상에 단일막을 형성하였다. 이후 깨끗한 삼차 증류수로 기재를 세척한 후, 진공 오븐에서 하루 동안 건조시켰다. 도파민을 그래핀으로 제조하기 위해서, 아르곤 분위기 하에서 600℃, 20 분 동안 가열하였다. 도파민이 가지고 있는 질소에 의해 상기 3 차원 기재가 도핑되어 표면이 개질된 그래핀을 제조하였고, 상기 표면이 개질된 그래핀 상에 전도성 물질로서, 은 나노와이어 수용액(0.5 mg/mL)을 스프레이 코팅한 후, 하루 동안 진공 오븐에서 건조하여 투명 전극을 제조하였다.

상기 수득된 3 차원 기재 상에 형성된 표면 개질된 그래핀 투명 전극의 특성을 분석한 결과를 도 2 내지 도 6에 나타내었다.

도 2의 (a) 내지 (c)에 상기 실시예 2와 같이 제조된 질소-도핑된 그래핀을 포함하는 투명 전극, 아무 처리를 하지 않은 환원 그래핀 상에 은 나노와이어를 코팅한 투명 전극, 및 아무 처리를 하지 않은 산화 그래핀 상에 은 나노와이어를 코팅한 투명 전극의 SEM 이미지를 나타냈다. 상기 실시예 2에 따른 질소-도핑된 그래핀을 포함하는 투명 전극은, 그래핀과 은 나노와이어의 상호 작용력이 크기 때문에 상기 은 나노와이어가 균일하게 도포된 것을 확인할 수 있었고[도 2의 (a)], 환원 그래핀 상에 은 나노와이어를 코팅한 투명 전극은 상기 환원 그래핀의 표면이 소수성이기 때문에 상기 은 나노와이어가 균일하게 코팅되지 않아 뭉친 부분이 나타나는 것을 확인할 수 있었다[도 2의 (b)]. 또한, 산화 그래핀의 경우, 상기 환원 그래핀과는 다르게 표면이 친수성이지만, 상기 질소-도핑된 그래핀을 포함하는 투명 전극과는 달리 질소와 은(Ag)의 강한 결합이 존재하지 않아 상대적으로 상호작용이 약하여 상기 도 2의 (a)에서 보다 은 나노와이어가 불균일하게 도포된 것을 확인할 수 있었다.

도 3의 (a) 내지 (c)는, 각각 본원의 일 실시예에 따른 3 차원 기재 상에 코팅된 그래핀 투명 전극의 물 접촉각을 나타낸 것이다.

도 3의 (a)는, 3 차원 기재인 GaN 상에 금속 유기 화학 기상 증착법(metal organic chemical vapor deposition, MOCVD)에 의해 그래핀을 성장시킨 전극의 물 접촉각을 나타낸 것이고, 도 3의 (b)는 GaN 상에 1 torr의 진공 상태에서 10 sccm H₂, 300 sccm Ar, 및 20 sccm CH₄ 혼합 가스를 30 분 동안 흘려주면서 600℃에서 반응시켜 그래핀을 수득하고, 이후 화학 기상 증착법(chemical vapor deposition, CVD)에 의해 그래핀을 성장시킨 전극의 물 접촉각을 나타낸 것이며, 도 3의 (c)는 상기 실시예 2에서 수득된 3 차원 기재 상에 형성된 표면 개질된 그래핀 투명 전극의 물 접촉각을 나타낸 것이다. 도 3의 (a) 내지 (c)에 나타낸 바와 같이, 고온에서 제조된 그래핀[도 3의 (b)]이 그렇지 않은 그래핀[도 3의 (a)] 보다 더 낮은 물접촉각을 나타냈으며, 표면 개질에 의해 친수성 처리가 되어 GaN의 요철부를 따라 그래핀이 적층되기 때문에 표면 개질된 그래핀 투명 전극의 물 접촉각[도 3의 (c)]이 가장 낮은 것을 확인할 수 있었다.

상기 실시예 2에 따른 질소-도핑된 그래핀은 도파민에 디핑(dipping)시키는 시간과 온도를 조절하여 물 접촉각의 조절이 가능하다. 이와 관련하여, 도 4의 (a) 및 (b)는, 아무 처리를 하지 않은 산화 그래핀 및 상기 실시예 2에 따른 도파민에 2 시간 동안 디핑시켜 제조된 질소-도핑된 그래핀의 물 접촉각을 나타낸 것이다.

도 4의 (a)는 GaN 상에 산화 그래핀을 4,000 rpm으로 30 초 동안 코팅하여 80℃ 진공 오븐에서 하루 동안 건조시킨 후, 아르곤 분위기 하에서 600℃, 20 분 동안 가열하여 제조된 전도성이 높은 환원 그래핀이 코팅된 전극의 물 접촉각을 나타낸 것이고, 도 4의 (b)는 GaN 상에 도파민을 2 시간 동안 노출시킨 후 600℃에서 10 분 동안 가열한 후에 수득된 전극의 물 접촉각을 나타낸 것이다. 도 4의 (a)의 경우, 표면 거칠기의 증가로 인해 높은 물 접촉각을 나타냈으며, 도 4의 (b)의 경우, 표면 개질에 의해 친수성 처리가 되어 높은 물 접촉각을 나타냈다. 도파민을 이용하여 표면 개질된 그래핀은 상기 도파민의 노출 시간 또는 가열 시간에 따라 표면의 친수성 정도를 조절할 수 있는 것으로 사료되었다.

전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.

본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.

Claims

기재 또는 요철부를 포함하는 3 차원 기재 상에 질소-도핑된 그래핀을 코팅하는 단계; 및,
상기 질소-도핑된 그래핀이 코팅된 기재 또는 3 차원 기재 상에 전도성 물질을 형성하는 단계
를 포함하는, 표면 개질된 그래핀 투명 전극의 제조 방법.
제 1 항에 있어서,
상기 기재는 사파이어, 석영, Si 웨이퍼, Si/SiO₂ 웨이퍼, 및 이들의 조합들로 이루어진 군으로부터 선택되는 평면 기재를 포함하는 것인, 표면 개질된 그래핀 투명 전극의 제조 방법.
제 1 항에 있어서,
상기 요철부를 포함하는 3 차원 기재는 GaN, ZnO, InGaN, Al₂O₃, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것인, 표면 개질된 그래핀 투명 전극의 제조 방법.
제 1 항에 있어서,
상기 질소-도핑된 그래핀은 그래핀이 아민기, 멜라민, 도파민, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것에 의해 질소 도핑된 것인, 표면 개질된 그래핀 투명 전극의 제조 방법.
제 1 항에 있어서,
상기 질소-도핑된 그래핀은 화학기상증착법 또는 급속 열처리 공정에 의해 도핑되는 것인, 표면 개질된 그래핀 투명 전극의 제조 방법.
제 1 항에 있어서,
상기 요철부의 오목부에 질소-도핑된 그래핀이 코팅되는 것인, 표면 개질된 그래핀 투명 전극의 제조 방법.
제 1 항에 있어서,
상기 전도성 물질은 금속 나노와이어, 금속 입자, 전도성 투명 전극 물질, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것인, 표면 개질된 그래핀 투명 전극의 제조 방법.
제 7 항에 있어서,
상기 금속은 Ag, Ni, Si, Ti, Cr, Mn, Fe, Co, Cu, Sn, In, Pt, Au, Mg, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것인, 표면 개질된 그래핀 투명 전극의 제조 방법.
제 7 항에 있어서,
상기 전도성 투명 전극 물질은 인듐 틴 옥사이드, 플루오린 틴 옥사이드, ZnO-Ga₂O₃, ZnO-Al₂O₃, 주석계 산화물, 산화아연, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것인, 표면 개질된 그래핀 투명 전극의 제조 방법.
기재 또는 요철부를 포함하는 3 차원 기재;
상기 기재 또는 상기 요철부의 오목부에 코팅된 질소-도핑된 그래핀; 및,
상기 질소-도핑된 그래핀에 형성된 전도성 물질
을 포함하는, 표면 개질된 그래핀 투명 전극.
제 10 항에 있어서,
상기 질소-도핑된 그래핀은 그래핀이 아민기, 멜라민, 도파민, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것에 의해 질소-도핑된 것인, 표면 개질된 그래핀 투명 전극.
제 10 항에 있어서,
상기 전도성 물질은 금속 나노와이어, 금속 입자, 전도성 투명 전극 물질, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것인, 표면 개질된 그래핀 투명 전극.
제 12 항에 있어서,
상기 금속은 Ag, Ni, Si, Ti, Cr, Mn, Fe, Co, Cu, Sn, In, Pt, Au, Mg, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것인, 표면 개질된 그래핀 투명 전극.
제 12 항에 있어서,
상기 전도성 투명 전극 물질은 인듐 틴 옥사이드, 플루오린 틴 옥사이드, ZnO-Ga₂O₃, ZnO-Al₂O₃, 주석계 산화물, 산화아연, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것인, 표면 개질된 그래핀 투명 전극.
제 10 항 내지 제 14 항 중 어느 한 항에 따른 표면 개질된 그래핀 투명 전극을 포함하는, 소자.