KR20160149067A

KR20160149067A - Solar cell module

Info

Publication number: KR20160149067A
Application number: KR1020150086076A
Authority: KR
Inventors: 심승환; 김진아; 정일형
Original assignee: 엘지전자 주식회사
Priority date: 2015-06-17
Filing date: 2015-06-17
Publication date: 2016-12-27

Abstract

본 발명은 태양 전지 모듈에 관한 것이다.
본 발명의 일례에 따른 태양 전지 모듈은 반도체 기판, 반도체 기판의 전면에 위치하며 반도체 기판과 p-n 접합을 형성하는 에미터부, 에미터부에 연결되는 제1 전극 및 반도체 기판의 후면에 연결되는 제2 전극을 포함하는 복수의 태양 전지; 복수의 태양 전지를 전기적으로 서로 직렬 연결하기 위하여 제1 전극 또는 제2 전극에 접속하는 복수의 인터커넥터; 및 제1 전극 또는 제2 전극과 복수의 인터커넥터가 서로 교차하는 부분에 부분적으로 위치하며 복수의 인터커넥터와 연결되는 도전성 패드를 포함하고, 제1 전극은 반도체 기판 위에 위치하는 제1 전극층과, 제1 전극층 위에 위치하며, 제1 전극층과 다른 물질로 이루어진 제2 전극층을 포함한다.The present invention relates to a solar cell module.
A solar cell module according to an exemplary embodiment of the present invention includes a semiconductor substrate, a first electrode connected to the emitter portion and a second electrode connected to the rear surface of the semiconductor substrate, the emitter portion forming a pn junction with the semiconductor substrate, A plurality of solar cells; A plurality of interconnectors connected to the first electrode or the second electrode to electrically connect the plurality of solar cells to each other in series; And a conductive pad partially located at a portion where the first electrode or the second electrode and the plurality of interconnectors intersect with each other and connected to the plurality of interconnectors, wherein the first electrode comprises: a first electrode layer positioned on the semiconductor substrate; And a second electrode layer disposed on the first electrode layer and made of a material different from that of the first electrode layer.

Description

Solar cell module {SOLAR CELL MODULE}

본 발명은 태양 전지 모듈에 관한 것이다.The present invention relates to a solar cell module.

일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)의 반도체로 이루어진 기판(substrate) 및 에미터부(emitter), 그리고 기판과 에미터부에 각각 연결된 전극을 구비한다. 이때, 기판과 에미터부의 계면에는 p-n 접합이 형성되어 있다.A typical solar cell has a substrate made of different conductivity type semiconductors, such as p-type and n-type, an emitter, and an electrode connected to the substrate and the emitter, respectively. At this time, a p-n junction is formed at the interface between the substrate and the emitter.

이와 같이 반도체 기판을 사용하는 태양 전지는 구조에 따라 컨벤셔널 타입, 후면 컨텍 타입 등 다양한 종류로 나눌 수 있다.The solar cell using the semiconductor substrate can be divided into various types such as a conventional type and a rear type depending on the structure.

여기서, 컨벤셔널 타입은 에미터부가 기판의 전면에 위치하고, 에미터부에 연결된 전극이 기판의 전면에, 기판에 연결되는 전극이 기판의 후면에 위치하며, 후면 컨텍 타입은 에미터부가 기판의 후면에 위치하며, 전극이 모두 기판의 후면에 위치한다.In the conventional type, the emitter portion is located on the front surface of the substrate, the electrode connected to the emitter portion is disposed on the front surface of the substrate, the electrode connected to the substrate is positioned on the rear surface of the substrate, And all of the electrodes are located on the rear surface of the substrate.

여기서, 후면 컨텍 타입의 태양 전지는 전극이 모두 기판의 후면에 형성되므로, 기판의 후면에 형성된 전극을 인터커넥터나 별도의 도전성 금속을 통해 인접한 태양 전지의 전극에 직렬 연결하여 태양 전지 모듈을 형성할 수 있다.Since the electrodes of the rear contact type solar cell are all formed on the rear surface of the substrate, the electrodes formed on the rear surface of the substrate are connected in series to the electrodes of the adjacent solar cells via the interconnector or another conductive metal to form the solar cell module .

본 발명이 이루고자 하는 기술적 과제는 광전 변환 효율이 향상된 태양 전지 모듈을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a solar cell module with improved photoelectric conversion efficiency.

본 발명의 일례에 따른 태양 전지 모듈은 반도체 기판, 반도체 기판의 전면에 위치하며 반도체 기판과 p-n 접합을 형성하는 에미터부, 에미터부에 연결되는 제1 전극 및 반도체 기판의 후면에 연결되는 제2 전극을 포함하는 복수의 태양 전지; 복수의 태양 전지를 전기적으로 서로 직렬 연결하기 위하여 제1 전극 또는 제2 전극에 접속하는 복수의 인터커넥터; 및 제1 전극 또는 제2 전극과 복수의 인터커넥터가 서로 교차하는 부분에 부분적으로 위치하며 복수의 인터커넥터와 연결되는 도전성 패드를 포함할 수 있다.A solar cell module according to an exemplary embodiment of the present invention includes a semiconductor substrate, a first electrode connected to the emitter portion and a second electrode connected to the rear surface of the semiconductor substrate, the emitter portion forming a pn junction with the semiconductor substrate, A plurality of solar cells; A plurality of interconnectors connected to the first electrode or the second electrode to electrically connect the plurality of solar cells to each other in series; And a conductive pad partially located at a portion where the first electrode or the second electrode and the plurality of inter-connectors intersect with and connected to the plurality of inter-connectors.

이때, 제1 전극은 반도체 기판 위에 위치하고 은(Ag)을 함유하는 제1 전극층과, 제1 전극층 위에 위치하며 구리(Cu)를 함유하는 제2 전극층을 포함할 수 있다.At this time, the first electrode may include a first electrode layer located on the semiconductor substrate and containing silver (Ag), and a second electrode layer located on the first electrode layer and containing copper (Cu).

은(Ag)을 함유하는 제1 전극층과 구리(Cu)를 함유하는 제2 전극층의 물질 함유량의 비율은 1:4인 것이 바람직하다.The ratio of the content of the first electrode layer containing silver (Ag) to the content of the second electrode layer containing copper (Cu) is preferably 1: 4.

이러한 특징에 따르면, MWB(Multi-Wire Bus bar) 구조에 있어서, 하나의 태양 전지에 구비된 제1 전극 또는 제2 전극을 1:4(Ag:Cu) 비율을 갖는 이중 전극 구조로 형성함으로써, 태양 전지 모듈에서의 접착력 감소 없이 제조 비용을 보다 절감할 수 있다.According to this aspect, in the multi-wire bus bar (MWB) structure, the first electrode or the second electrode provided in one solar cell is formed into a double electrode structure having a ratio of 1: 4 (Ag: Cu) The manufacturing cost can be further reduced without decreasing the adhesion force in the solar cell module.

도 1은 본 발명에 따른 태양 전지 모듈의 일례를 설명하기 위한 도이다.
도 2a는 도 1에서 A1-A1 라인에 따른 단면을 도시한 도이다.
도 2b는 도 1에서 A2-A2 라인에 따른 단면을 도시한 도이다.
도 3a는 도 1에 도시한 태양 전지 모듈에 적용되는 태양 전지의 일례를 설명하기 위한 일부 사시도이다.
도 3b는 도 3a에서 A3-A3 라인에 따른 단면을 도시한 도이다.
도 4a 및 도 4b은 도 1에 도시한 태양 전지의 제조 방법을 순차적으로 도시한 도이다.
도 5a 및 도 5b은 도 1에 도시한 태양 전지의 다른 일례를 설명하기 위한 제조 방법을 순차적으로 도시한 도이다.
도 6a는 도 1에 도시한 태양 전지 모듈에 적용되는 태양 전지의 일례를 설명하기 위한 도이다.
도 6b는 도 6a에서 B1-B1 라인에 따른 단면을 도시한 도이다.
도 7a 내지 도 7c는 도 1에 도시한 태양 전지 모듈에 적용되는 태양 전지의 일례를 설명하기 위한 도이다.
도 8은 도 1에 도시한 인터커넥터의 개수에 따른 인터커넥터의 저항과 태양 전지 모듈의 출력값을 나타낸 그래프이다.
도 9는 도 1에 도시한 인터커넥터(IC)의 저항에 따른 태양 전지 모듈의 FF를 비교예와 비교한 그래프이다.
도 10은 도 1에 도시한 태양 전지 모듈의 FF 감소 한계 저항에 대한 이중 전극 구조의 물질 함유량을 나타내는 그래프이다.
도 11 및 도 12는 도 1에 도시한 본 발명에 따른 태양 전지 모듈에 적용될 수 있는 태양 전지의 다른 일례를 설명하기 위한 도이다.1 is a view for explaining an example of a solar cell module according to the present invention.
FIG. 2A is a cross-sectional view taken along the line A1-A1 in FIG. 1. FIG.
2B is a cross-sectional view taken along line A2-A2 in FIG.
3A is a partial perspective view for explaining an example of a solar cell applied to the solar cell module shown in FIG.
FIG. 3B is a cross-sectional view taken along the line A3-A3 in FIG. 3A.
FIGS. 4A and 4B sequentially illustrate the method of manufacturing the solar cell shown in FIG. 1. FIG.
FIGS. 5A and 5B sequentially illustrate a manufacturing method for explaining another example of the solar cell shown in FIG. 1. FIG.
FIG. 6A is a view for explaining an example of a solar cell applied to the solar cell module shown in FIG. 1; FIG.
6B is a cross-sectional view taken along line B1-B1 in FIG. 6A.
7A to 7C are views for explaining an example of a solar cell applied to the solar cell module shown in FIG.
8 is a graph showing the resistance of the interconnector and the output value of the solar cell module according to the number of the interconnectors shown in FIG.
9 is a graph comparing the FF of the solar cell module with the comparative example according to the resistance of the interconnector (IC) shown in FIG.
10 is a graph showing the content of a material of the double electrode structure with respect to the FF reduction limit resistance of the solar cell module shown in FIG.
FIGS. 11 and 12 are views for explaining another example of a solar cell applicable to the solar cell module according to the present invention shown in FIG.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 전체적으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. When a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case directly above another portion but also the case where there is another portion in between. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle. Further, when a certain portion is formed entirely on the other portion, it means that it is formed not only on the entire surface of the other portion but also on the edge portion.

이하에서, 전면이라 함은 직사광이 입사되는 반도체 기판의 일면일 수 있으며, 후면이라 함은 직사광이 입사되지 않거나, 직사광이 아닌 반사광이 입사될 수 있는 반도체 기판의 반대면일 수 있다.Hereinafter, the front surface may be one surface of the semiconductor substrate to which the direct light is incident, and the rear surface may be the opposite surface of the semiconductor substrate in which direct light is not incident, or reflected light other than direct light may be incident.

아울러, 이하의 설명에서, 서로 다른 두 구성 요소의 길이나 폭이 동일하다는 의미는 10%의 오차 범위 이내에서 서로 동일한 것을 의미한다.In the following description, the meaning of two different components having the same length or width means that they are equal to each other within an error range of 10%.

그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지 모듈에 대하여 설명한다.Hereinafter, a solar cell module according to an embodiment of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명에 따른 태양 전지 모듈의 일례를 설명하기 위한 도이고, 도 2a는 도 1에서 A1-A1 라인에 따른 단면을 도시한 도이며, 도 2b는 도 1에서 A2-A2 라인에 따른 단면을 도시한 도이다. 그리고, 도 3a는 도 1에 도시한 태양 전지 모듈에 적용되는 태양 전지의 일례를 설명하기 위한 일부 사시도이고, 도 3b는 도 3a에서 A3-A3 라인에 따른 단면을 도시한 도이다.FIG. 1 is a view for explaining an example of a solar cell module according to the present invention. FIG. 2 (a) is a sectional view taken along the line A1-A1 in FIG. 1, Fig. 3A is a partial perspective view for explaining an example of a solar cell applied to the solar cell module shown in FIG. 1, and FIG. 3B is a cross-sectional view taken along the line A3-A3 in FIG. 3A.

도 1 내지 도 2b에 도시한 바와 같이, 본 발명에 따른 태양 전지 모듈은 복수의 태양 전지(C1, C2)와 각각의 태양 전지(C1, C2)에 접속되는 복수의 인터커넥터(IC)를 포함할 수 있다. 즉, 복수의 인터커넥터(IC)는 서로 인접한 태양 전지(C1, C2)를 직렬로 연결할 수 있다.1 to 2B, the solar cell module according to the present invention includes a plurality of solar cells C1 and C2 and a plurality of interconnectors (IC) connected to the respective solar cells C1 and C2 can do. That is, a plurality of interconnectors (IC) can connect solar cells C1 and C2 adjacent to each other in series.

여기서, 본 발명에 따른 태양 전지 모듈에 적용되는 태양 전지의 일례는 도 3a 및 도 3b에 도시한 바와 같이, 반도체 기판(110), 에미터부(120), 반사 방지막(130), 복수의 제1 전극(140a), 후면 전계부(back surface field, BSF)(172), 제2 전극(150) 그리고, 복수의 도전성 패드(160)를 구비할 수 있다.3A and 3B, an example of a solar cell applied to the solar cell module according to the present invention includes a semiconductor substrate 110, an emitter section 120, an antireflection film 130, a plurality of first Electrode 140a, a back surface field (BSF) 172, a second electrode 150, and a plurality of conductive pads 160.

여기서, 후면 전계부(172)는 생략될 수도 있으나, 후면 전계부(172)가 있는 경우 태양 전지의 효율이 더 향상되므로, 이하에서는 후면 전계부(172)가 포함되는 것을 일례로 설명한다.Here, although the rear electric section 172 may be omitted, since the efficiency of the solar cell is further improved when the rear electric section 172 is provided, the following description will be made with reference to an example in which the rear electric section 172 is included.

반도체 기판(110)은 제1 도전성 타입, 예를 들어 p형 도전성 타입을 가질 수 있으며, 이와 같은 반도체 기판(110)은 단결정 실리콘, 다결정 실리콘 또는 비정질 실리콘 중 어느 하나의 형태로 이루어질 수 있다. 일례로, 반도체 기판(110)은 결정질 실리콘 웨이퍼로 형성될 수 있다.The semiconductor substrate 110 may have a first conductivity type, for example, a p-type conductivity type. The semiconductor substrate 110 may be formed of any one of single crystal silicon, polycrystalline silicon, and amorphous silicon. In one example, the semiconductor substrate 110 may be formed of a crystalline silicon wafer.

반도체 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물이 반도체 기판(110)에 도핑(doping)된다. 하지만, 이와는 달리, 반도체 기판(110)은 n형 도전성 타입일 수 있다. 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 반도체 기판(110)에 도핑될 수 있다.When the semiconductor substrate 110 has a p-type conductivity type, impurity of a trivalent element such as boron (B), gallium, indium, or the like is doped in the semiconductor substrate 110. Alternatively, however, the semiconductor substrate 110 may be of the n-type conductivity type. Impurities of pentavalent elements such as phosphorus (P), arsenic (As), and antimony (Sb) may be doped into the semiconductor substrate 110 when the semiconductor substrate 110 has an n-type conductivity type.

이러한 반도체 기판(110)의 전면은 복수의 요철면을 갖는다. 편의상 도 3a 및도 3b에서, 반도체 기판(110)의 가장자리 부분만 요철면으로 도시하여 그 위에 위치하는 에미터부(120) 역시 그 가장자리 부분만 요철면으로 도시한다. 하지만, 실질적으로 반도체 기판(110)의 전면 전체가 요철면을 갖고 있으며, 이로 인해 반도체 기판(110)의 전면 위에 위치한 에미터부(120) 역시 요철면을 갖는다.The front surface of the semiconductor substrate 110 has a plurality of uneven surfaces. 3A and 3B, only the edge portion of the semiconductor substrate 110 is shown as an uneven surface, and the emitter portion 120 located thereon also shows only the edge portion thereof as an uneven surface. However, the entire front surface of the semiconductor substrate 110 substantially has an irregular surface, and thus the emitter section 120 located on the front surface of the semiconductor substrate 110 also has an uneven surface.

복수의 요철을 갖고 있는 반도체 기판(110)의 전면 쪽으로 입사되는 빛은 에미터부(120)와 반도체 기판(110)의 표면에 형성된 복수의 요철에 의해 복수 회의 반사 동작이 발생하면서 반도체 기판(110) 내부로 입사된다. 이로 인해, 반도체 기판(110)의 전면에서 반사되는 빛의 양이 감소하여 반도체 기판(110) 내부로 입사되는 빛의 양이 증가한다. 또한, 요철 표면으로 인해, 빛이 입사되는 반도체 기판(110)과 에미터부(120)의 표면적이 증가하여 반도체 기판(110)으로 입사되는 빛의 양 또한 증가한다.The light incident on the front surface of the semiconductor substrate 110 having a plurality of projections and depressions is reflected by the semiconductor substrate 110 while a plurality of reflection operations occur by the plurality of projections and depressions formed on the surface of the emitter section 120 and the semiconductor substrate 110, . As a result, the amount of light reflected from the front surface of the semiconductor substrate 110 decreases, and the amount of light incident into the semiconductor substrate 110 increases. In addition, due to the uneven surface, the surface area of the semiconductor substrate 110 and the emitter section 120 on which light is incident increases, and the amount of light incident on the semiconductor substrate 110 also increases.

도 3a 및 도 3b에 도시한 바와 같이 에미터부(120)는 제 1 도전성 타입의 반도체 기판(110)의 입사면인 전면에 형성되며, 제 1 도전성 타입과 반대인 제 2 도전성 타입, 예를 들어, n형의 도전성 타입의 불순물이 반도체 기판(110)에 도핑된 영역으로, 빛이 입사되는 면, 즉, 반도체 기판(110)의 전면 내부에 위치할 수 있다. 따라서 제2 도전성 타입의 에미터부(120)는 반도체 기판(110) 중 제1 도전성 타입 부분과 p-n 접합을 이룬다.As shown in FIGS. 3A and 3B, the emitter section 120 is formed on the entire surface of the semiconductor substrate 110 of the first conductivity type, which is the incident surface, and is of a second conductivity type opposite to the first conductivity type, an n-type conductive type impurity is doped in the semiconductor substrate 110 and may be located on the surface where the light is incident, that is, inside the front surface of the semiconductor substrate 110. Thus, the emitter portion 120 of the second conductivity type forms a p-n junction with the first conductive type portion of the semiconductor substrate 110.

이와 같은 반도체 기판(110)에 입사된 빛은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동할 수 있다. 따라서, 반도체 기판(110)이 p형이고 에미터부(120)가 n형일 경우, 분리된 정공은 반도체 기판(110) 후면 쪽으로 이동하고 분리된 전자는 에미터부(120) 쪽으로 이동할 수 있다.Light incident on the semiconductor substrate 110 is separated into electrons and holes, so that the electrons move toward the n-type and the holes move toward the p-type. Therefore, when the semiconductor substrate 110 is p-type and the emitter section 120 is n-type, the separated holes move toward the back surface of the semiconductor substrate 110, and the separated electrons can move toward the emitter section 120.

에미터부(120)는 반도체 기판(110), 즉, 반도체 기판(110)의 제1 도전성 부분과 p-n접합을 형성하므로, 본 실시예와 달리, 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 에미터부(120)는 p형의 도전성 타입을 가질 수 있다. 이 경우, 분리된 전자는 반도체 기판(110) 후면 쪽으로 이동하고 분리된 정공은 에미터부(120)쪽으로 이동할 수 있다.Since the emitter 120 forms a pn junction with the first conductive portion of the semiconductor substrate 110, that is, the first conductive portion of the semiconductor substrate 110, unlike the present embodiment, the semiconductor substrate 110 has the n- The emitter section 120 may have a p-type conductivity type. In this case, the separated electrons may move toward the back surface of the semiconductor substrate 110, and the separated holes may move toward the emitter section 120.

에미터부(120)가 n형의 도전성 타입을 가질 경우, 에미터부(120)는 5가 원소의 불순물을 반도체 기판(110)에 도핑하여 형성될 수 있고, 반대로 p형의 도전성 타입을 가질 경우, 3가 원소의 불순물을 반도체 기판(110)에 도핑하여 형성될 수 있다.When the emitter section 120 has an n-type conductivity type, the emitter section 120 may be formed by doping an impurity of a pentavalent element into the semiconductor substrate 110. Conversely, when the emitter section 120 has a p-type conductivity type, And may be formed by doping an impurity of a trivalent element into the semiconductor substrate 110.

도 3a 및 도 3b에 도시한 바와 같이 반사 방지막(130)은 반도체 기판(110)의 입사면에 상부에 위치하며, 에미터부(120)가 반도체 기판(110)의 입사면에 위치하는 경우, 반사 방지막(130)은 에미터부(120) 상부에 위치할 수 있다.3A and 3B, when the emitter layer 120 is located on the incident surface of the semiconductor substrate 110, the antireflection layer 130 is disposed on the incident surface of the semiconductor substrate 110, The barrier layer 130 may be located on the emitter layer 120.

이와 같은 반사 방지막(130)은 수소화된 실리콘 질화막(SiNx:H), 수소화된 실리콘 산화막(SiOx:H), 수소화된 실리콘 질화산화막(SiNxOy:H), 및 수소화된 비정질실리콘(a-Si:H) 중 적어도 어느 하나를 포함할 수 있다.The antireflection film 130 may include a hydrogenated silicon nitride film (SiNx: H), a hydrogenated silicon oxide film (SiOx: H), a hydrogenated silicon nitride oxide film (SiNxOy: H), and a hydrogenated amorphous silicon ). &Lt; / RTI >

이와 같은 반사 방지막(130)은 반사 방지막(130)에 포함되는 수소(H)로 인하여, 반도체 기판(110)의 표면 및 그 근처에 주로 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어 결함에 의해 반도체 기판(110)의 표면 쪽으로 이동한 전하가 소멸되는 것을 감소시키는 패시베이션 기능(passivation function)을 수행한다. 따라서, 결함에 의해 반도체 기판(110)의 표면이나 그 근처에서 손실되는 전하의 양을 감소시킨다.The antireflection film 130 may have a defect such as a dangling bond mainly present on the surface and the vicinity of the semiconductor substrate 110 due to the hydrogen H contained in the antireflection film 130. [ To pass through a passivation function that reduces the disappearance of the charges moving toward the surface of the semiconductor substrate 110 due to the defects. Therefore, the amount of charges lost at or near the surface of the semiconductor substrate 110 due to a defect is reduced.

이와 같은 반사 방지막(130)은 반도체 기판(110)이 요철 표면을 갖는 경우, 반도체 기판(110)과 유사하게 하게 복수의 요철을 구비한 요철 표면을 갖게 된다.When the semiconductor substrate 110 has the irregular surface, the antireflection film 130 has the irregular surface having a plurality of irregularities similar to the semiconductor substrate 110.

일반적으로 결함은 반도체 기판(110)의 표면이나 그 근처에 주로 많이 존재하므로, 실시예의 경우에서와 같이 반사 방지막(130)이 반도체 기판(110)의 표면에 직접 접해 있으면 패시베이션 기능이 더욱 향상된다.Since the defects are mainly present on or near the surface of the semiconductor substrate 110 in general, the passivation function is further improved if the antireflection film 130 is in direct contact with the surface of the semiconductor substrate 110 as in the case of the embodiment.

또한, 이와 같은 반사 방지막(130)은 전술한 수소화된 실리콘 질화막(SiNx:H), 수소화된 실리콘 산화막(SiOx:H), 수소화된 실리콘 질화산화막(SiNxOy:H), 수소화된 실리콘 산화질화막(SiOxNy:H), 수소화된 비정질실리콘(a-Si:H) 중 적어도 어느 하나가 복수의 층으로 형성될 수도 있다.The antireflection film 130 may be formed of a hydrogenated silicon nitride film (SiNx: H), a hydrogenated silicon oxide film (SiOx: H), a hydrogenated silicon nitride oxide film (SiNxOy: H), a hydrogenated silicon oxynitride film : H), and hydrogenated amorphous silicon (a-Si: H) may be formed of a plurality of layers.

예를 들어, 반사 방지막(130)은 수소화된 실리콘 질화막(SiNx:H)이 두 개의 층으로 형성될 수도 있는 것이다.For example, the antireflection film 130 may be formed of a hydrogenated silicon nitride film (SiNx: H) in two layers.

이와 같이 함으로써, 반사 방지막(130)의 패시베이션 기능을 보다 강화할 수 있어 태양 전지의 광전 효율을 더욱 향상시킬 수 있다.By doing so, the passivation function of the antireflection film 130 can be further enhanced, and the photoelectric efficiency of the solar cell can be further improved.

도 3a 및 도 3b에 도시한 바와 같이 복수의 제1 전극(140a)은 반도체 기판(110)의 전면에 위치하며, 반도체 기판(110)의 전면 위에 서로 이격되어 위치하며, 각각이 제1 방향(x)으로 길게 뻗어 위치할 수 있다.3A and 3B, the plurality of first electrodes 140a are disposed on the front surface of the semiconductor substrate 110 and are spaced apart from each other on the front surface of the semiconductor substrate 110, x). < / RTI >

이와 같이, 반도체 기판(110)의 전면에 서로 이격되어 제1 방향(x)으로 길게 뻗어 위치하는 전극을 전면 핑거라고 명명할 수 있다.As described above, the electrode spaced apart from the front surface of the semiconductor substrate 110 and extending in the first direction (x) may be referred to as a front finger.

이때, 복수의 제1 전극(140a)은 반사 방지막(130)을 통과하여 에미터부(120)에 연결될 수 있다.At this time, the plurality of first electrodes 140a may be connected to the emitter part 120 through the anti-reflection film 130. [

이에 따라, 복수의 제1 전극(140a)은 은(Ag)과 같은 적어도 하나의 도전성 물질로 이루어져, 에미터부(120) 쪽으로 이동한 전하, 예를 들면, 전자를 수집할 수 있다.Accordingly, the plurality of first electrodes 140a may be formed of at least one conductive material, such as silver (Ag), to collect electrons, for example electrons, moving toward the emitter section 120. [

본 실시예에서 제1 전극(140a)은 이중 전극 구조로서, 제1 방향(x)으로 길게 뻗어 있는 제1 전극층(142a)과 제1 전극층(142a) 위에 위치하는 제2 전극층(144a)을 포함할 수 있다.The first electrode 140a has a double electrode structure and includes a first electrode layer 142a extending in the first direction x and a second electrode layer 144a located on the first electrode layer 142a can do.

제1 전극층(142a)은 은(Ag)과 같은 적어도 하나의 도전성 물질로 이루어질 수 있다.The first electrode layer 142a may be made of at least one conductive material such as silver (Ag).

제2 전극층(144a)은 구리(Cu), 알루미늄(Al) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질로 이루어질 수 있다.The second electrode layer 144a may be formed of at least one conductive material selected from the group consisting of copper (Cu), aluminum (Al), and combinations thereof.

은(Ag)을 함유하는 제1 전극층(142a)의 두께는 구리(Cu)를 함유하는 제2 전극층(144a)의 두께보다 얇을수록 재료비가 절감되어 태양 전지의 효율을 증가될 수 있다.As the thickness of the first electrode layer 142a containing silver (Ag) is thinner than the thickness of the second electrode layer 144a containing copper (Cu), the material cost is reduced and the efficiency of the solar cell can be increased.

하지만, 제1 전극층(142a)에 포함된 은(Ag)의 함유량과 제2 전극층(144a)에 포함된 구리(Cu)의 함유량이 1:4 비율을 초과하는 경우 FF(Fill Factor, 필 팩터)가 감소하므로, 태양 전지 모듈의 효율이 감소할 수 있다.However, when the content of silver (Ag) contained in the first electrode layer 142a and the content of copper (Cu) contained in the second electrode layer 144a exceed 1: 4 ratio, FF (Fill Factor) The efficiency of the solar cell module can be reduced.

따라서, 제1 전극층(142a)에 포함된 은(Ag)의 함유량과 제2 전극층(144a)에 포함된 구리(Cu)의 함유량은 최대 1:4인 것이 바람직하다. 이에 따라, 제1 전극층(142a)의 두께(T1)는 약 1-5㎛이고, 제2 전극층(144a)의 두께(T2)는 약 5-20㎛일 수 있다.Therefore, it is preferable that the content of silver (Ag) contained in the first electrode layer 142a and the content of copper (Cu) contained in the second electrode layer 144a are maximum 1: 4. Accordingly, the thickness T1 of the first electrode layer 142a may be about 1-5 占 퐉, and the thickness T2 of the second electrode layer 144a may be about 5-20 占 퐉.

본 실시예에서 제1 전극층(142a)에 포함된 은(Ag)의 함유량과 제2 전극층(144a)에 포함된 구리(Cu)의 함유량이 1:4인 경우, 제1 전극층(142a)의 두께(T1)는 5㎛이고, 제2 전극층(144a)의 두께(T2)는 20㎛인 것이 바람직하다. In the present embodiment, when the content of silver (Ag) contained in the first electrode layer 142a and the content of copper (Cu) contained in the second electrode layer 144a are 1: 4, the thickness of the first electrode layer 142a It is preferable that the thickness T1 of the second electrode layer 144a is 5 占 퐉 and the thickness T2 of the second electrode layer 144a is 20 占 퐉.

이와 같이, 제1 전극층(142a)에 포함된 은(Ag)의 함유량과 제2 전극층(144a)에 포함된 구리(Cu)의 함유량이 1:4인 경우 FF의 감소 없이 제1 전극(140a)과 에미터부(121) 사이의 접착력을 유지시킬 수 있다. 이에 따라, 복수의 태양 전지(C1, C2)에 대한 제조 비용이 절감됨으로써 태양 전지 모듈의 효율이 향상될 수 있다.As described above, when the content of silver (Ag) contained in the first electrode layer 142a and the content of copper (Cu) contained in the second electrode layer 144a are 1: 4, And the emitter portion 121 can be maintained. Accordingly, the manufacturing cost of the plurality of solar cells C1 and C2 can be reduced, thereby improving the efficiency of the solar cell module.

한편, 본 발명에 따른 태양 전지는 제1 전극(140a)이 공통 연결되도록 제1 방향(x)과 교차하는 제2 방향(y)으로 길게 형성되는 버스바 전극을 포함하지 않을 수 있다.Meanwhile, the solar cell according to the present invention may not include a bus bar electrode formed to be long in a second direction (y) intersecting the first direction (x) so that the first electrodes 140a are connected in common.

통상적으로 버스바 전극에는 복수의 태양 전지(C1, C2)를 서로 연결하는 인터커넥터(IC)가 접속되는데, 본 발명에 따른 태양 전지에서는 이와 같은 버스바 전극을 구비하지 않는 대신, 인터커넥터(IC)가 전술한 제1 전극(140a) 각각에 직접 접속될 수 있다.In general, a bus bar electrode is connected to an interconnector (IC) which connects a plurality of solar cells (C1, C2) to each other. In a solar cell according to the present invention, May be directly connected to each of the first electrodes 140a described above.

이러한 제1 전극(140a)은 스크린 인쇄법으로 형성될 수 있고, 두께(T3)는 약 20-30㎛일 수 있다. 제1 전극(140a)의 개수는 인터커넥터(IC)의 개수와 동일하게 즉, 12개 이상으로 형성될 수 있다.The first electrode 140a may be formed by a screen printing method, and the thickness T3 may be about 20-30 mu m. The number of the first electrodes 140a may be equal to the number of the interconnection ICs, that is, 12 or more.

도 3a 및 도 3b에 도시한 바와 같이 후면 전계부(172)는 반도체 기판(110)의 전면의 반대면인 후면에 위치할 수 있으며, 반도체 기판(110)과 동일한 도전성 타입의 불순물이 반도체 기판(110)보다 고농도로 도핑된 영역, 예를 들면, P+ 영역이다.3A and 3B, the rear electric section 172 may be positioned on the rear surface opposite to the front surface of the semiconductor substrate 110, and impurities of the same conductivity type as that of the semiconductor substrate 110 may be formed on the semiconductor substrate 110), for example, a P + region.

이러한 반도체 기판(110)의 제1 도전성 영역과 후면 전계부(172)간의 불순물 농도 차이로 인해 전위 장벽이 형성되고, 이로 인해, 정공의 이동 방향인 후면 전계부(172) 쪽으로 전자 이동을 방해하는 반면, 후면 전계부(172) 쪽으로의 정공 이동을 용이하게 한다. 따라서, 반도체 기판(110)의 후면 및 그 부근에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 원하는 전하(예, 정공)의 이동을 가속화시켜 제2 전극(150)으로의 전하 이동량을 증가시킨다.A potential barrier is formed due to a difference in impurity concentration between the first conductive region and the rear conductive portion 172 of the semiconductor substrate 110, thereby preventing electron migration toward the rear electric field 172, On the other hand, hole transport to the rear electric field 172 is facilitated. Therefore, it is possible to reduce the amount of charge lost due to the recombination of electrons and holes at the back surface and the vicinity of the semiconductor substrate 110 and to accelerate the movement of a desired charge (e.g., a hole) .

도 3a 및 도 3b에 도시한 바와 같이 제2 전극(150)은 후면 전극층(151)과 복수의 후면 버스바(152)를 구비할 수 있다. 후면 전극층(151)은 반도체 기판(110)의 후면에 위치한 후면 전계부(172)와 접촉하고 있고, 반도체 기판(110)의 후면 가장 자리와 후면 버스바(152)가 위치한 부분을 제외하면 실질적으로 반도체 기판(110)의 후면 전체에 위치할 수 있다.As shown in FIGS. 3A and 3B, the second electrode 150 may include a rear electrode layer 151 and a plurality of rear bus bars 152. The rear electrode layer 151 is in contact with the rear electric field portion 172 located on the rear surface of the semiconductor substrate 110 and substantially in contact with the rear surface electrode portion 151 except for the rear edge of the semiconductor substrate 110 and the portion where the rear bus bar 152 is located And may be located on the entire rear surface of the semiconductor substrate 110.

후면 전극층(151)은 알루미늄(Al)과 같은 도전성 물질을 함유하고 있다.The rear electrode layer 151 contains a conductive material such as aluminum (Al).

이러한 후면 전극층(151)은 후면 전계부(172)쪽으로부터 이동하는 전하, 예를 들어 정공을 수집한다.This rear electrode layer 151 collects charge, for example, holes, moving from the rear electric field 172 side.

이때, 후면 전극층(151)이 반도체 기판(110)보다 높은 불순물 농도로 유지하는 후면 전계부(172)와 접촉하고 있으므로, 반도체 기판(110), 즉 후면 전계부(172)와 후면 전극층(151) 간의 접촉 저항이 감소하여 반도체 기판(110)으로부터 후면 전극층(151)으로의 전하 전송 효율이 향상된다.The rear electrode layer 151 and the rear electrode layer 151 are in contact with the rear electric field portion 172 which maintains the impurity concentration higher than that of the semiconductor substrate 110. In this case, The charge transfer efficiency from the semiconductor substrate 110 to the rear electrode layer 151 is improved.

복수의 후면 버스바(152)는 후면 전극층(151)이 위치하지 않는 반도체 기판(110)의 후면 위에 위치하며 인접한 후면 전극층(151)과 연결되어 있다.The plurality of rear bus bars 152 are located on the rear surface of the semiconductor substrate 110 where the rear electrode layer 151 is not located and are connected to the adjacent rear electrode layer 151.

이와 같은 복수의 후면 버스바(152)는 후면 전극층(151)으로부터 전달되는 전하를 수집할 수 있다.The plurality of rear bus bars 152 may collect the electric charges transferred from the rear electrode layer 151.

복수의 후면 버스바(152)에는 인터커넥터(IC)가 접속되어, 복수의 후면 버스바(152)에 의해 수집된 전하(예, 정공)는 인터커넥터(IC)를 통하여 인접한 다른 태양 전지로 전달될 수 있다.The plurality of rear bus bars 152 are connected to an interconnection IC so that the charges collected by the plurality of rear bus bars 152 are transmitted to other adjacent solar cells via the interconnector IC .

이러한 복수의 후면 버스바(152)는 후면 전극층(151)보다 양호한 전도도를 갖는 물질로 이루어질 수 있고, 예를 들어, 은(Ag)과 같은 적어도 하나의 도전성 물질을 함유할 수 있다.These plurality of rear bus bars 152 may be made of a material having a better conductivity than the back electrode layer 151 and may contain at least one conductive material such as, for example, silver (Ag).

이와 같은 복수의 후면 버스바(152) 각각에는 각각의 인터커넥터(IC)가 접속될 수 있다.Each of the plurality of rear bus bars 152 may be connected to each of the interconnectors (IC).

도 3a 및 도 3b에 도시한 바와 같이 복수의 도전성 패드(160)는 반도체 기판(110)의 전면에 위치하며, 제1 전극(140a)과 인터커넥터(IC)가 서로 교차하는 부분에 위치할 수 있다.3A and 3B, the plurality of conductive pads 160 may be located on the front surface of the semiconductor substrate 110 and may be located at a portion where the first electrode 140a and the inter connector IC intersect with each other have.

이와 같이 복수의 도전성 패드(160)는 제1 방향(x)으로 뻗어 위치하며, 사각 형상을 갖지만, 이에 한정되지 않고 타원형 형상, 원형 형상 또는 다각형 형상을 가질 수 있다.As described above, the plurality of conductive pads 160 extend in the first direction x and have a rectangular shape, but are not limited thereto, and may have an elliptical shape, a circular shape, or a polygonal shape.

이때, 복수의 도전성 패드(160)의 개수와 크기는 복수의 제1 전극(140a) 및 복수의 인터커넥터(IC)와의 형상 등에 따라 변할 수 있다. 예를 들어, 복수의 도전성 패드(160)는 인터커넥터(IC)의 길이방향 즉, 제2 방향(y)으로 뻗어 제1 전극(140a)의 폭보다 넓게 형성될 수도 있다. 하지만, 복수의 도전성 패드(160)는 전면전극(141)의 폭과 동일하거나 폭보다 작게 형성될 수도 있다.At this time, the number and size of the plurality of conductive pads 160 may vary depending on the shapes of the plurality of first electrodes 140a and the plurality of interconnectors (IC). For example, the plurality of conductive pads 160 may be formed to extend in the longitudinal direction of the interconnector IC, that is, in the second direction y, and wider than the width of the first electrode 140a. However, the plurality of conductive pads 160 may be formed to be equal to or smaller than the width of the front electrode 141.

그리고, 복수의 도전성 패드(160)의 제1 방향(x)의 폭은 제1 전극(140a) 및 인터커넥터(IC)의 폭을 합한 크기와 동일하게 또는 크게 형성될 수 있다.The width of the plurality of conductive pads 160 in the first direction x may be equal to or greater than the sum of the widths of the first electrode 140a and the interconnector IC.

본 실시예에서, 복수의 도전성 패드(160)는 스크린 인쇄법으로 형성되며, 두께(T1)는 제1 전극(140a)의 제1 전극층(142a)의 두께(T1)와 동일하게 형성될 수 있다. 하지만, 이에 한정되지 않고 복수의 도전성 패드(160)는 제1 전극층(142a)보다 두껍게 형성될 수도 있다.In this embodiment, the plurality of conductive pads 160 are formed by screen printing, and the thickness T1 may be formed to be equal to the thickness T1 of the first electrode layer 142a of the first electrode 140a . However, the present invention is not limited thereto, and the plurality of conductive pads 160 may be thicker than the first electrode layer 142a.

또한, 복수의 도전성 패드(160)는 제1 전극(140a)의 제1 전극층(142a)과 동일한 물질로 이루어질 수 있으며, 예를 들어, 은(Ag)과 같은 적어도 하나의 도전성 물질을 함유할 수 있다.The plurality of conductive pads 160 may be formed of the same material as the first electrode layer 142a of the first electrode 140a and may contain at least one conductive material such as silver have.

하지만, 이에 한정되지 않고, 복수의 도전성 패드(160)는 제1 전극(140a)의 제2 전극층(144a)과 동일한 물질로 이루어 질 수 있으며, 예를 들어, 구리(Cu)과 같은 적어도 하나의 도전성 물질을 함유할 수 있다.However, the present invention is not limited thereto. The plurality of conductive pads 160 may be formed of the same material as the second electrode layer 144a of the first electrode 140a. For example, at least one And may contain a conductive material.

복수의 도전성 패드(160)가 구리(Cu)로 이루어지는 경우, 재료비가 더욱 절감될 수 있다. 따라서, 반도체 기판(110)과의 접착력 감소 없이 재료비를 절감시킴으로써, 태양 전지의 효율이 더욱 증가할 수 있다.When the plurality of conductive pads 160 are made of copper (Cu), the material cost can be further reduced. Therefore, by reducing the material cost without reducing the adhesion with the semiconductor substrate 110, the efficiency of the solar cell can be further increased.

이와 같은 구조를 갖는 본 실시예에 따른 태양 전지의 동작은 다음과 같다.The operation of the solar cell according to this embodiment having such a structure is as follows.

태양 전지로 빛이 조사되어 에미터부(120)를 통해 반도체부인 에미터부(120)와 반도체 기판(110)으로 입사되면 빛 에너지에 의해 반도체부에서 전자-정공 쌍이 발생한다. 이때, 반도체 기판(110)의 요철 표면과 에미터부(120)에 의해 반도체 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 반도체 기판(110)으로 입사되는 빛의 양이 증가한다.When light is irradiated by a solar cell and enters the emitter section 120, which is a semiconductor part, through the emitter section 120 and the semiconductor substrate 110, electron-hole pairs are generated in the semiconductor section due to light energy. At this time, the reflection loss of light incident on the semiconductor substrate 110 is reduced by the concave-convex surface of the semiconductor substrate 110 and the emitter portion 120, so that the amount of light incident on the semiconductor substrate 110 increases.

이들 전자-정공 쌍은 반도체 기판(110)과 에미터부(120)의 p-n 접합에 의해 서로 분리되어 전자와 정공은, 예를 들어, n형의 도전성 타입을 갖는 에미터부(120)과 p형의 도전성 타입을 갖는 반도체 기판(110) 쪽으로 각각 이동한다. 이처럼, 에미터부(120) 쪽으로 이동한 전자는 복수의 제1 전극(140)에 의해 수집되어 인터커넥터(IC)로 전달되고, 반도체 기판(110) 쪽으로 이동한 정공은 인접한 후면 전극층(151)와 복수의 후면 버스바(152)에 의해 수집되어 인터커넥터(IC)로 전달된다. 이때, 제1 전극(140)은 은(Ag)을 함유하는 제1 전극층(142a)과 구리(Cu)를 함유하는 제2 전극층(144a)으로 이루어진 이중 전극 구조로 형성됨으로써, 반도체 기판(110)과의 접착력 감소 없이 제조 비용을 절감할 수 있다.These electron-hole pairs are separated from each other by the pn junction of the semiconductor substrate 110 and the emitter section 120, and the electrons and the holes are separated from each other by, for example, the emitter section 120 having the n-type conductivity type and the p- To the semiconductor substrate 110 having the conductive type. Electrons migrated toward the emitter section 120 are collected by the plurality of first electrodes 140 and transferred to the interconnection IC and the holes migrated toward the semiconductor substrate 110 pass through the adjacent rear electrode layer 151 Are collected by a plurality of rear bus bars 152 and transferred to the interconnector (IC). The first electrode 140 may have a double electrode structure including a first electrode layer 142a containing silver and a second electrode layer 144a containing copper. The manufacturing cost can be reduced without decreasing the adhesive force with the adhesive.

도 4a 및 도 4b은 도 1에 도시한 태양 전지의 제조 방법을 순차적으로 도시한 도이고, 도 5a 및 도 5b은 도 1에 도시한 태양 전지의 다른 일례를 설명하기 위한 제조 방법을 순차적으로 도시한 도이다.FIGS. 4A and 4B sequentially illustrate the manufacturing method of the solar cell shown in FIG. 1, and FIGS. 5A and 5B sequentially illustrate a manufacturing method for explaining another example of the solar cell shown in FIG. It is a degree.

도 4a 및 도 4b를 참조하여 도 3a 및 도 3b에 도시한 태양 전지의 제조 방법에 대하여 설명한다.The manufacturing method of the solar cell shown in Figs. 3A and 3B will be described with reference to Figs. 4A and 4B.

먼저, p형의 반도체 기판(110)에 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 포함하는 물질, 예를 들어, POCl₃이나 H₃PO₄ 등을 고온에서 열처리하여 5가 원소의 불순물을 반도체 기판(110)에 확산시켜 반도체 기판(110) 전체면, 즉, 전면, 후면 및 측면에 n형의 에미터부(120)를 형성한다.First, a material containing an impurity of a pentavalent element such as phosphorus (P), arsenic (As), antimony (Sb) or the like, for example, POCl ₃ or H ₃ PO _{4 is added} to the p- Impurities of the pentavalent element are diffused into the semiconductor substrate 110 to form the n-type emitter section 120 on the entire surface of the semiconductor substrate 110, that is, the front surface, the rear surface, and the side surface.

본 실시예와 달리, 반도체 기판(110)의 도전성 타입이 n형일 경우, 3가 원소의 불순물을 포함하는 물질, 예를 들어, B₂H₆를 고온에서 열처리하여 반도체 기판(110) 전체면에 p형의 에미터부를 형성할 수 있다. 그런 다음, n형 불순물 또는 p형 불순물이 반도체 기판(110) 내부로 확산됨에 따라 생성된 인을 포함하는 산화물(phosphorous silicate glass, PSG)이나 붕소를 포함하는 산화물(boron silicate glass, BSG)을 식각 공정을 통해 제거한다.When the conductive type of the semiconductor substrate 110 is n-type, unlike the present embodiment, a material including an impurity of a trivalent element, for example, B ₂ H ₆ , is heat-treated at a high temperature, a p-type emitter portion can be formed. Then, a phosphorus silicate glass (PSG) or a boron silicate glass (BSG) containing phosphorus, which is generated as the n-type impurity or the p-type impurity diffuses into the semiconductor substrate 110, Process.

이때, 반도체 기판(110)의 전면과 후면은 습식 식각 공정 또는 플라즈마를 이용한 건식 식각 공정을 이용하여 반도체 기판(110)의 양쪽 표면이 텍스처링 표면으로 각각 형성된다. 이에 따라, 에미터부(120)는 반도체 기판(110)의 텍스처링 표면 형상에 영향을 받아 요철면을 갖는다.At this time, the front surface and the rear surface of the semiconductor substrate 110 are formed with a textured surface on both surfaces of the semiconductor substrate 110 using a wet etching process or a dry etching process using plasma. Accordingly, the emitter section 120 is affected by the textured surface shape of the semiconductor substrate 110 and has an uneven surface.

다음, PECVD(plasma enhanced chemical vapor deposition)법과 같은 다양한 막 형성 방법을 이용하여 반도체 기판(110)의 전면에 실리콘 질화막(SiNx)으로 이루어진 반사 방지막(130)을 형성한다.Next, an antireflection film 130 made of a silicon nitride film (SiNx) is formed on the entire surface of the semiconductor substrate 110 by using various film forming methods such as a plasma enhanced chemical vapor deposition (PECVD) method.

반사 방지막(130)의 굴절률은 공기의 굴절률과 실리콘을 함유하는 반도체 기판(110)의 굴절률(예를 들어, 약 3.5) 사이의 굴절률, 예를 들어 약 1.9 내지 2.3의 굴절률을 가질 수 있다. 이로 인해, 공기에서부터 반도체 기판(110)으로의 굴절률 변화가 순차적으로 이루어지므로 반사 방지막(130)의 반사 방지 효과가 향상된다.The refractive index of the antireflection film 130 may have a refractive index between the refractive index of air and the refractive index (e.g., about 3.5) of the semiconductor substrate 110 containing silicon, for example, a refractive index of about 1.9 to 2.3. Accordingly, since the refractive index changes from the air to the semiconductor substrate 110 sequentially, the anti-reflection effect of the anti-reflection film 130 is improved.

다음, 도 4a에 도시한 것처럼, 반도체 기판(110)의 전면에 은(Ag)을 함유하는 페이스트를 제1 차 스크린 인쇄법으로 인쇄한 후, 약 120? 내지 200?에서 건조하여 제1 전극층 패턴(42a) 및 도전성 패드 패턴(60)을 동시에 형성한다. 이에 따라, 반도체 기판(110)의 전면에 제1 전극층(142a) 및 도전성 패드(160)가 동시에 형성된다.Next, as shown in FIG. 4A, a paste containing silver (Ag) is printed on the entire surface of the semiconductor substrate 110 by a first screen printing method, To 200? To form the first electrode layer pattern 42a and the conductive pad pattern 60 at the same time. Accordingly, the first electrode layer 142a and the conductive pad 160 are formed on the entire surface of the semiconductor substrate 110 at the same time.

이때, 제1 전극층 패턴(42a)의 형상은 제1 방향(x)으로 나란하게 뻗어 있는 형상으로, 서로 이격되어 복수 개로 형성된다. 예를 들어, 제1 전극층 패턴(42a)의 두께(T1)는 약 1-5㎛일 수 있다. 본 실시예에서 제1 전극층 패턴(42a)의 두께(T1)는 5㎛일 수 있다.At this time, the first electrode layer pattern 42a has a shape extending in the first direction (x), and is formed in a plurality of spaced apart from each other. For example, the thickness T1 of the first electrode layer pattern 42a may be about 1-5 mu m. In this embodiment, the thickness T1 of the first electrode layer pattern 42a may be 5 占 퐉.

그리고, 도전성 패드 패턴(60)의 형상은 제1 방향(x)으로 뻗어 있는 사각 형상으로, 제1 전극층 패턴(42a)과 인터커넥터(IC)이 서로 교차하는 부분에 부분적으로 형성된다.The conductive pad pattern 60 has a rectangular shape extending in the first direction x and is partially formed at a portion where the first electrode layer pattern 42a and the interconnector IC cross each other.

도전성 패드 패턴(60)의 개수와 크기는 제1 전극층 패턴(42a)과 인터커넥터(IC)의 크기와 형상 등에 따라 변할 수 있다. 예를 들어, 도전성 패드 패턴(60)은 인터커넥터(IC)의 길이방향 즉, 제2 방향(y)으로 뻗어 제1 전극층 패턴(42a)의 폭보다 넓게 형성되거나, 제1 전극층 패턴(42a)의 폭과 동일 또는 제1 전극층 패턴(42a)의 폭보다 작게 형성될 수도 있다. 예를 들어, 도전성 패드 패턴(60)의 두께(T1)는 1-10㎛일 수 있다. 본 실시예에서 도전성 패드 패턴(60)의 두께(T1)는 5㎛일 수 있다.The number and size of the conductive pad patterns 60 may vary depending on the size and shape of the first electrode layer pattern 42a and the interconnector IC. For example, the conductive pad pattern 60 may be formed to extend in the longitudinal direction of the interconnection IC, that is, in the second direction y and wider than the width of the first electrode layer pattern 42a, Or may be smaller than the width of the first electrode layer pattern 42a. For example, the thickness T1 of the conductive pad pattern 60 may be 1-10 占 퐉. In this embodiment, the thickness T1 of the conductive pad pattern 60 may be 5 占 퐉.

이와 같이 제1 전극층 패턴(42a) 및 도전성 패드 패턴(60)을 스크린 인쇄법을 이용하여 은(Ag) 페이스트로 형성하는 경우, 반도체 기판(110)과의 접촉 저항이 감소되어 광전 변환 특성을 향상시킨다.When the first electrode layer pattern 42a and the conductive pad pattern 60 are formed of silver (Ag) paste using a screen printing method, the contact resistance with the semiconductor substrate 110 is reduced to improve the photoelectric conversion characteristics .

다음, 도 4b에 도시한 것처럼, 반도체 기판(110)의 전면에 구리(Cu)를 함유하는 페이스트를 제 2차 스크린 인쇄법으로 인쇄한 후, 약 120℃ 내지 200℃에서 건조하여 제2 전극층 패턴(44a)을 형성한다. 이에 따라, 반도체 기판(110)의 전면에 제2 전극층(144a)이 형성된다.Next, as shown in FIG. 4B, a paste containing copper (Cu) is printed on the entire surface of the semiconductor substrate 110 by a second screen printing method, and then dried at about 120 ° C. to 200 ° C. to form a second electrode layer pattern (44a). Accordingly, the second electrode layer 144a is formed on the entire surface of the semiconductor substrate 110. [

이때, 제2 전극층 패턴(44a)의 형상은 제1 방향(x)으로 나란하게 뻗어 있는 형상으로, 1차 스크린 인쇄법을 통해 형성된 제1 전극층 패턴(42a) 위에 제2 전극층 패턴(44a)이 형성된다. 제2 전극층 패턴(44a)은 제1 전극층 패턴(42a)과 동일하게 형성될 수 있다. 예를 들어, 제2 전극층 패턴(44a)의 두께(T2)는 약 5-25㎛일 수 있다. 본 실시예에서 제2 전극층 패턴(44a)의 두께(T2)는 20㎛일 수 있다.At this time, the second electrode layer pattern 44a has a shape extending in a first direction (x), and a second electrode layer pattern 44a is formed on the first electrode layer pattern 42a formed through the first screen printing method . The second electrode layer pattern 44a may be formed in the same manner as the first electrode layer pattern 42a. For example, the thickness T2 of the second electrode layer pattern 44a may be about 5-25 占 퐉. In this embodiment, the thickness T2 of the second electrode layer pattern 44a may be 20 占 퐉.

이와 같이 제2 전극층 패턴(44a)을 스크린 인쇄법을 이용하여 구리(Cu)를 함유하는 페이스트로 형성하는 경우, 은(Ag)을 함유하는 페이스트로만 형성된 제1 전극에 비해 재료비가 절감되는 것을 확인할 수 있다.As described above, when the second electrode layer pattern 44a is formed of a paste containing copper (Cu) by a screen printing method, it is confirmed that the material cost is reduced as compared with the first electrode formed only of paste containing silver (Ag) .

이에 따라, 반도체 기판(110)과의 접착력이 감소되지 않으면서 복수의 태양 전지(C1, C2)에 대한 제조 비용이 절감될 수 있다.Thus, the manufacturing cost for the plurality of solar cells C1 and C2 can be reduced without decreasing the adhesive force with the semiconductor substrate 110. [

다음, 반도체 기판(110)의 후면에 후면 전계부(172)와 제2 전극(150)을 형성하여 태양 전지를 완성한다(도 3a 참조).Next, the rear electrode part 172 and the second electrode 150 are formed on the rear surface of the semiconductor substrate 110 to complete the solar cell (see FIG. 3A).

이때, 제2 전극(150)은 스크린 인쇄법을 이용하여 후면 전극용 페이스트를 반도체 기판(110) 후면에 도포한 후 소결하여 형성할 수 있지만, 이와는 달리, 도금법, 스퍼터링법과 전자빔 증착 등의 물리 기상 증착법(PVD) 및 화학 기상 증착법(CVD) 등을 이용하여 형성할 수도 있다.At this time, the second electrode 150 may be formed by applying a paste for the rear electrode to the rear surface of the semiconductor substrate 110 by using a screen printing method and then sintering. Otherwise, the second electrode 150 may be formed by physical plating such as plating, sputtering, (PVD), chemical vapor deposition (CVD), or the like.

이와는 달리, 도 5a에 도시한 바와 같이, 반도체 기판(110)의 전면에 은(Ag)을 함유하는 페이스트를 제1 차 스크린 인쇄법으로 인쇄한 후, 약 120? 내지 200?에서 건조하여 제1 전극층 패턴(42a)을 형성한다. 이에 따라, 반도체 기판(110)의 전면에 제1 전극층(142a)이 형성된다.Alternatively, as shown in FIG. 5A, a paste containing silver (Ag) is printed on the entire surface of the semiconductor substrate 110 by a first screen printing method, To 200? To form the first electrode layer pattern 42a. Accordingly, the first electrode layer 142a is formed on the entire surface of the semiconductor substrate 110.

이때, 제1 전극층 패턴(42a)의 형상은 제1 방향(x)으로 나란하게 뻗어 있는 형상으로, 서로 이격되어 복수개로 형성된다. 예를 들어, 제1 전극층 패턴(42a)의 두께(T1)는 약 1-5㎛일 수 있다. 본 실시예에서 제1 전극층 패턴(42a)의 두께(T1)는 5㎛일 수 있다.At this time, the first electrode layer pattern 42a has a shape extending in the first direction (x), and is formed in a plurality of spaced apart from each other. For example, the thickness T1 of the first electrode layer pattern 42a may be about 1-5 mu m. In this embodiment, the thickness T1 of the first electrode layer pattern 42a may be 5 占 퐉.

이와 같이 제1 전극층 패턴(42a)을 스크린 인쇄법을 이용하여 은(Ag) 페이스트로 형성하는 경우, 반도체 기판(110)과의 접촉 저항이 감소되어 광전 변환 특성을 향상시킬 수 있다.When the first electrode layer pattern 42a is formed of silver (Ag) paste by screen printing, the contact resistance with the semiconductor substrate 110 is reduced and the photoelectric conversion characteristics can be improved.

그리고, 도 5b에 도시한 것처럼, 반도체 기판(110)의 전면에 구리(Cu)를 함유하는 페이스트를 제 2차 스크린 인쇄법으로 인쇄한 후, 약 120℃ 내지 200℃에서 건조하여 제2 전극층 패턴(44a) 및 도전성 패드 패턴(60)을 동시에 형성한다. 이에 따라, 반도체 기판(110)의 전면에 제2 전극층(144a) 및 도전성 패드(160)가 동시에 형성된다.5B, a paste containing copper (Cu) is printed on the entire surface of the semiconductor substrate 110 by a second screen printing method, and then dried at about 120 DEG C to 200 DEG C to form a second electrode layer pattern (44a) and the conductive pad pattern (60) are simultaneously formed. Accordingly, the second electrode layer 144a and the conductive pad 160 are formed on the entire surface of the semiconductor substrate 110 at the same time.

그리고, 도전성 패드 패턴(60)의 형상은 제1 방향(x)으로 뻗어 있는 사각 형상으로, 제1 전극층 패턴(42a)과 인터커넥터(IC)이 서로 교차하는 부분에 부분적으로 형성된다. 예를 들어, 도전성 패드 패턴(60)의 두께(T1)는 약 1-10㎛일 수 있다. 본 실시예에서 도전성 패드 패턴(60)의 두께(T1)는 5㎛일 수 있다.The conductive pad pattern 60 has a rectangular shape extending in the first direction x and is partially formed at a portion where the first electrode layer pattern 42a and the interconnector IC cross each other. For example, the thickness T1 of the conductive pad pattern 60 may be about 1-10 占 퐉. In this embodiment, the thickness T1 of the conductive pad pattern 60 may be 5 占 퐉.

도전성 패드 패턴(60)의 개수와 크기는 제1 전극층 패턴(42a)과 인터커넥터(IC)의 크기와 형상 등에 따라 변할 수 있다. 예를 들어, 도전성 패드 패턴(60)은 인터커넥터(IC)의 길이방향 즉, 제2 방향(y)으로 뻗어 제1 전극층 패턴(42a)의 폭보다 넓게 형성되거나, 제1 전극층 패턴(42a)의 폭과 동일 또는 제1 전극층 패턴(42a)의 폭보다 작게 형성될 수도 있다.The number and size of the conductive pad patterns 60 may vary depending on the size and shape of the first electrode layer pattern 42a and the interconnector IC. For example, the conductive pad pattern 60 may be formed to extend in the longitudinal direction of the interconnection IC, that is, in the second direction y and wider than the width of the first electrode layer pattern 42a, Or may be smaller than the width of the first electrode layer pattern 42a.

그리고, 도전성 패드 패턴(60)의 폭은 가이드 지지부 패턴(80) 및 인터커넥터(IC)의 폭을 합한 크기와 동일하게 또는 크게 형성될 수 있다.The width of the conductive pad pattern 60 may be equal to or greater than the sum of the widths of the guide support pattern 80 and the interconnector IC.

이와 같이 제2 전극층 패턴(44a) 및 도전성 패드 패턴(60)을 스크린 인쇄법을 이용하여 구리(Cu)를 함유하는 페이스트로 형성하는 경우, 은(Ag)을 함유하는 페이스트를 이용할 때보다 재료비가 더 절감되는 것을 확인 할 수 있다.When the second electrode layer pattern 44a and the conductive pad pattern 60 are formed into a paste containing copper (Cu) by the screen printing method as described above, the material cost is higher than when using the paste containing silver (Ag) It can be confirmed that further reduction is achieved.

한편, 도 1에 도시한 바와 같이, 태양 전지 모듈은 제1 태양 전지(C1)와 제2 태양 전지(C2)를 포함하는 복수의 태양 전지와 복수의 태양 전지를 서로 직렬로 연결하는 인터커넥터(IC)을 포함한다. 여기서, 복수의 태양 전지 각각은 앞서 설명한 태양 전지(C1, C2)를 포함한다.On the other hand, as shown in Fig. 1, the solar cell module includes an interconnector (not shown) for connecting a plurality of solar cells including the first solar cell C1 and the second solar cell C2 and a plurality of solar cells in series IC). Here, each of the plurality of solar cells includes the above-described solar cells C1 and C2.

인터커넥터(IC)는 제1 및 제2 태양 전지(C1, C2)를 포함하는 복수의 태양 전지가 서로 전기적으로 직렬 연결시키며, 각 태양 전지의 제1 전극(140) 또는 제2 전극(150) 중 어느 하나의 셀 전극(140, 150)에 의해 접속될 수 있다.The interconnection IC includes a plurality of solar cells including the first and second solar cells C1 and C2 electrically connected in series and the first electrode 140 or the second electrode 150 of each solar cell, The cell electrodes 140 and 150 may be connected to each other.

구체적으로, 본 발명에 다른 태양 전지 모듈에서 복수의 인터커넥터(IC)는 제2 방향(y)으로 도전성 패드(160) 위에 길게 배치되어, 제1 태양 전지의 제1 전극(140)과 제2 태양 전지의 제2 전극(150)을 서로 직렬 연결할 수 있다.In more detail, in the solar cell module according to the present invention, a plurality of interconnectors (IC) are arranged on the conductive pad 160 in the second direction y to form the first electrode 140 and the second electrode 140 of the first solar cell, The second electrodes 150 of the solar cell can be connected to each other in series.

이때, 본 발명에 따른 복수의 인터커넥터(IC)는 와이어 형태를 가질 수 있다. 도 2a 및 도 2b에서는 복수의 인터커넥터(IC) 각각의 단면이 원형인 경우를 일례로 도시하였으나, 복수의 인터커넥터(IC) 각각의 단면은 타원형, 반원형, 직사각형, 또는 사다리꼴 중 어느 하나를 포함할 수 있다.At this time, the plurality of interconnectors (IC) according to the present invention may have a wire form. 2A and 2B, each of the plurality of interconnectors (IC) has a circular cross section. However, the cross-section of each of the plurality of interconnectors (IC) may include any one of an ellipse, a semicircle, a rectangle, or a trapezoid can do.

이에 따라, 외부에서 입사되는 빛이 인터커넥터(IC)의 경사면에 의해 반사되어 반도체 기판(110) 쪽으로 입사되거나 복수의 태양 전지(C1, C2)의 전면에 위치하는 투명 기판에 재반사되거나 반도체 기판(110) 쪽으로 입사되도록 하여, 태양 전지로 입사되는 빛의 양을 극대화시킬 수 있다.Accordingly, the light incident from the outside is reflected by the inclined surface of the interconnection IC and is incident on the semiconductor substrate 110, is reflected again on the transparent substrate located on the front surfaces of the plurality of solar cells C1 and C2, (110), thereby maximizing the amount of light incident on the solar cell.

이와 같은 복수의 인터커넥터(IC)는 태양 전지의 제1 전극(140)이나 제2 전극(150)에 주석(Sn)과 같은 금속 물질을 함유하는 솔더 페이스트 또는 도전성 금속 입자가 절연성 수지 내에 포함되는 도전성 패이스트(conductive paste)나 도전성 접착 필름(conductive adhesive film)과 같은 도전성 재질이 등이 이용될 수 있다.In such a plurality of interconnectors (ICs), a solder paste or conductive metal particles containing a metal material such as tin (Sn) is contained in the insulating resin to the first electrode 140 or the second electrode 150 of the solar cell A conductive material such as a conductive paste or a conductive adhesive film or the like may be used.

한편, 본 발명의 태양 전지 모듈에서 복수의 인터커넥터(IC)의 개수는 약 10개 내지 12개로 형성될 수 있다.Meanwhile, in the solar cell module of the present invention, the number of the plurality of interconnectors (IC) may be about 10 to 12.

즉, 복수의 인터커넥터(IC)의 저항, 복수의 인터커넥터(IC)에 의해 가려지는 쉐이딩(shading) 면적, 태양 전지 모듈의 FF 및 태양 전지의 출력을 고려하여, 본 발명의 태양 전지 모듈의 복수의 태양 전지(C1, C2) 각각에서, 하나의 태양 전지에 구비된 제1 전극(140) 또는 제2 전극(150)에 접속되는 복수의 인터커넥터(IC)의 개수는 10개 내지 12개 사이일 수 있다.That is, considering the resistance of a plurality of interconnectors (IC), the shading area covered by a plurality of interconnectors (IC), the FF of the solar cell module, and the output of the solar cell, In each of the plurality of solar cells C1 and C2, the number of the plurality of interconnectors (IC) connected to the first electrode 140 or the second electrode 150 provided in one solar cell is 10 to 12 Lt; / RTI >

한편, 도 8 내지 도 10의 그래프에서 나타내는 출력값들은 예시적인 것으로, 절대적인 값은 아니며, 각 태양 전지의 구성이나 모듈에 적용되는 태양 전지의 개수나 다른 조건에 의해 달라질 수 있음을 전제로 한다.On the other hand, the output values shown in the graphs of FIGS. 8 to 10 are illustrative and not absolute values, and are assumed to vary depending on the configuration of each solar cell, the number of solar cells applied to the module, and other conditions.

도 8은 도 1에 도시한 인터커넥터(IC)의 개수에 따른 인터커넥터(IC)의 저항과 태양 전지 모듈의 출력값을 나타낸 그래프이다.8 is a graph showing the resistance of the interconnector (IC) and the output value of the solar cell module according to the number of the interconnectors (IC) shown in FIG.

도 8을 참조하면, 인터커넥터(IC)의 개수가 증가할수록 인터커넥터(IC)의 저항이 감소하여 태양 전지 모듈의 출력이 증가하는 것을 확인할 수 있다.Referring to FIG. 8, it can be seen that as the number of interconnectors (ICs) increases, the resistance of the interconnector (IC) decreases and the output of the solar cell module increases.

구체적으로, 인터커넥터(IC)의 개수가 증가하는 경우, 인터커넥터(IC)에 의한 저항이 감소하지만 인터커넥터(IC)에 의해 가려지는 쉐이딩 면적이 증가하여 태양 전지의 출력에 영향을 미치는 것을 알 수 있다. 즉, 인터커넥터(IC)의 개수가 12개 이상 증가하는 경우 인터커넥터(IC)의 저항이 감소하고, 태양 전지 모듈의 출력값이 감소하는 것을 확인할 수 있다.Specifically, when the number of inter-connectors (ICs) increases, the resistance by the inter-connector (IC) decreases but the shading area blocked by the inter-connector (IC) increases to affect the output of the solar cell . That is, when the number of interconnectors (ICs) increases by 12 or more, it is confirmed that the resistance of the interconnector (IC) decreases and the output value of the solar cell module decreases.

이는 인터커넥터(IC)의 개수가 증가할수록 의 저항이 감소하고, 태양 전지 모듈의 출력이 어느 정도 수준 이하로 감소하면, 태양 전지 모듈의 출력이 각 태양 전지에 의해 가능한 출력의 극대치에 도달하는 것으로 해석할 수 있다.This is because the resistance decreases as the number of interconnectors (ICs) increases, and when the output of the solar cell module decreases to a certain level or less, the output of the solar cell module reaches the maximum value of the output possible by each solar cell Can be interpreted.

또한, 인터커넥터(IC)의 개수가 감소하는 경우, 인터커넥터(IC)의 저항이 증가하지만 쉐이딩 면적이 상대적으로 감소하여 태양 전지의 출력에 영향을 미치는 것을 확인할 수 있다.In addition, when the number of the interconnection ICs decreases, it is confirmed that the resistance of the interconnector IC increases but the shading area is relatively decreased, which affects the output of the solar cell.

이에 따라, 인터커넥터(IC)의 개수가 10 내지 12개 일 때, 태양 전지 모듈이 최적의 효율 구간(AA)을 가지는 것을 알 수 있다.Accordingly, it can be seen that when the number of interconnectors (IC) is 10 to 12, the solar cell module has an optimum efficiency interval (AA).

도 9는 도 1에 도시한 인터커넥터(IC)의 저항에 따른 태양 전지 모듈의 FF를 비교예와 비교한 그래프이다.9 is a graph comparing the FF of the solar cell module with the comparative example according to the resistance of the interconnector (IC) shown in FIG.

여기서, 본 발명에 따른 인터커넥터(IC)의 개수는 12개이고, 비교예에 따른 인터커넥터(IC)는 4개인 경우를 일례로 설정하였다.Here, the number of the interconnectors (IC) according to the present invention is 12, and the case where the number of the interconnectors (IC) according to the comparative example is four is set as an example.

도 9를 참조하면, 인터커넥터(IC)의 개수가 12개인 경우 인터커넥터(IC)의 저항(Rs)이 0.95 ohm/cm 일 때 FF가 0.1% 감소하고, 인터커넥터(IC)의 저항(Rs)이 2.0 ohm/cm 일 때 FF가 0.4% 감소하는 것을 알 수 있다.9, when the resistance Rs of the interconnector IC is 0.95 ohm / cm, the FF is reduced by 0.1%, and the resistance Rs of the interconnector IC ) Is 2.0 ohm / cm, the FF is decreased by 0.4%.

즉, 비교예의 FF는 저항(Rs)이 증가할수록 계속 감소하지만, 본 발명에 따른 FF는 인터커넥터(IC)의 저항(Rs)이 0.95 ohm/cm 일 때 FF가 0.1% 감소하는 것을 알 수 있다.That is, the FF of the comparative example continues to decrease as the resistance Rs increases, but the FF of the present invention decreases by 0.1% when the resistance Rs of the interconnector (IC) is 0.95 ohm / cm .

이에 따라, 인터커넥터(IC)의 개수가 12개인 경우 인터커넥터(IC)의 저항(Rs)이 0.95 ohm/cm의 감소가 발생하므로, 인터커넥터(IC)의 개수가 12개일 때 FF의 감소가 발생하여 태양 전지 효율이 감소하지 않도록 저항(Rs)이 0.95 ohm/cm을 초과하지 않는 것이 바람직하다.Accordingly, when the number of the interconnection ICs is 12, the resistance Rs of the interconnection IC decreases by 0.95 ohm / cm. Therefore, when the number of the interconnection ICs is 12, It is preferable that the resistance Rs does not exceed 0.95 ohm / cm so that the solar cell efficiency does not decrease.

도 10은 도 1에 도시한 태양 전지 모듈의 FF 감소 한계 저항에 대한 이중 전극 구조의 물질 함유량을 나타내는 그래프이다. 여기서, 도 9를 참고하여, FF 감소 한계 저항값(Rs)은 인터커넥터(IC)의 개수가 12개인 경우 인터커넥터(IC)의 저항(Rs)이 0.95 ohm/cm 일 때 FF가 0.1% 감소하므로, FF가 감소하지 않도록 최대 0.95 ohm/cm인 것이 바람직하다.10 is a graph showing the content of a material of the double electrode structure with respect to the FF reduction limit resistance of the solar cell module shown in FIG. 9, when the resistance Rs of the interconnector IC is 0.95 ohm / cm, the FF reduction limit resistance value Rs is 0.1% reduced when the number of the interconnection ICs is 12. In this case, Therefore, it is preferable that the maximum value is 0.95 ohm / cm so as not to decrease the FF.

FF의 감소가 발생하지 않으면서 은(Ag)을 함유하는 제1 전극층(142a)의 두께가 구리(Cu)를 함유하는 제2 전극층(144a)의 두께보다 얇을수록 재료비가 절감되어 태양 전지의 효율을 증가될 수 있다.The material cost is reduced as the thickness of the first electrode layer 142a containing silver (Ag) is thinner than the thickness of the second electrode layer 144a containing copper (Cu) Can be increased.

도 10을 참조하면, 인터커넥터(IC)의 개수가 12개인 경우 인터커넥터(IC)의 저항(Rs)이 0.95 ohm/cm을 초과하지 않은 경우 제1 전극층(142a)에 포함된 은(Ag)의 함유량과 제2 전극층(144a)에 포함된 구리(Cu)의 함유량이 최대 1:4 비율을 가지는 것을 알 수 있다. 즉, 은(Ag)의 함유량과 구리(Cu)의 함유량은 1:0.25 내지 4의 범위를 가질 수 있다. 본 실시예에서는 은(Ag)의 함유량과 구리(Cu)의 함유량이 1:4인 것이 바람직하다.10, when the number of interconnection ICs is 12, when the resistance Rs of the interconnector IC does not exceed 0.95 ohm / cm, silver (Ag) contained in the first electrode layer 142a, And the content of copper (Cu) contained in the second electrode layer 144a have a maximum ratio of 1: 4. That is, the content of silver (Ag) and the content of copper (Cu) may be in the range of 1: 0.25 to 4. In the present embodiment, the content of silver (Ag) and the content of copper (Cu) are preferably 1: 4.

이에 따라, 태양 전지 모듈의 FF가 감소하지 않으면서 제1 전극(140a)의 재료비를 절감할 수 있다.Accordingly, the material cost of the first electrode 140a can be reduced without decreasing the FF of the solar cell module.

이하의 도 6a 내지 도 7c에서는 도 1에 도시한 본 발명에 따른 태양 전지 모듈에 적용될 수 있는 이중 전극 구조의 다른 일례에 대해 설명한다.6A to 7C, another example of the double electrode structure applicable to the solar cell module according to the present invention shown in FIG. 1 will be described.

이하의 도 6a 내지 도 7c에서는 도 1 및 도 2에 기재된 내용과 중복되는 내용에 대한 상세한 설명은 생략하고, 다른 점을 위주로 설명한다.In the following Figs. 6A to 7C, the detailed description of the contents overlapping with those described in Figs. 1 and 2 will be omitted, and different points will be mainly described.

따라서, 도 6a에 도시한 태양 전지와 동일한 기능을 수행하는 구성요소에 대해서는 도 3a와 동일한 부호를 부여하고 그에 대한 상세한 설명은 생략한다.Therefore, the components that perform the same function as the solar cell shown in FIG. 6A are denoted by the same reference numerals as those in FIG. 3A, and a detailed description thereof will be omitted.

도 6a에 도시한 바와 같이 제1 전극(140b)은 이중 전극 구조로서, 제1 방향(x)으로 부분적으로 이격되어 위치하는 복수의 제1 전극층(142b)과 이격되어 위치하는 제1 전극층(142b) 위에 제1 방향(x)으로 길게 뻗어 위치하는 복수의 제2 전극층(144b)을 포함할 수 있다.As shown in FIG. 6A, the first electrode 140b has a double electrode structure. The first electrode layer 140b has a plurality of first electrode layers 142b spaced apart in a first direction (x) And a plurality of second electrode layers 144b extending in a first direction (x).

여기서, 복수의 제1 전극층(142b)은 제1 방향(x)으로 부분적으로 이격되어 위치하고, 복수의 제2 전극층(144b)은 제1 방향(x)으로 이웃하는 도전성 패드(160) 사이에 위치할 수 있다. 즉, 제1 전극층(142b)은 제2 전극층(144b) 아래에 부분적으로 위치할 수 있다.The plurality of first electrode layers 142b are partially spaced apart in the first direction x and the plurality of second electrode layers 144b are positioned between the adjacent conductive pads 160 in the first direction x can do. That is, the first electrode layer 142b may be partially located below the second electrode layer 144b.

제1 전극층(142b)은 은(Ag)을 함유하고, 제2 전극층(144b)은 구리(Cu)를 함유할 수 있다.The first electrode layer 142b may contain silver (Ag), and the second electrode layer 144b may contain copper (Cu).

이와 같이, 은(Ag)을 함유하는 제1 전극층(142b)이 부분적으로 이격되어 위치함으로써, 은(Ag)을 함유하는 페이스트로만 형성된 제1 전극에 비해 재료비가 절감되는 것을 확인할 수 있다.As described above, since the first electrode layer 142b containing silver (Ag) is partially and apart from the first electrode layer 142b, it can be confirmed that the material ratio is reduced compared to the first electrode formed only of the paste containing silver (Ag).

따라서, 반도체 기판(110)과의 접착력이 감소되지 않으면서 복수의 태양 전지(C1, C2)에 대한 제조 비용이 절감될 수 있다.Therefore, the manufacturing cost for the plurality of solar cells C1 and C2 can be reduced without decreasing the adhesive force with the semiconductor substrate 110. [

도 7a에 도시한 바와 같이 제1 전극(140c)은 이중 전극 구조로서, 제2 전극층(144c)과 인터커넥터(IC)가 교차하는 영역에만 위치하는 복수의 제1 전극층(142c)과 제1 방향(x)으로 길게 뻗어 위치하는 복수의 제2 전극층(144c)을 포함할 수 있다.7A, the first electrode 140c has a double electrode structure and includes a plurality of first electrode layers 142c located only in a region where the second electrode layer 144c and the interconnector IC cross each other, and a plurality of second electrode layers 144c extending in a longitudinal direction (x).

복수의 제2 전극층(144c)은 제1 방향(x)으로 뻗어 있는 복수의 제 1 부분(144c1)과, 복수의 인터커넥터(IC)와 동일한 방향인 제2 방향(y)으로 뻗어 있는 복수의 제2 부분(144c2)과, 이웃하는 한 쌍의 제 1 부분(144c1) 사이에 제1 방향(x)으로 뻗어 있는 복수의 제3 부분(144c2)을 포함할 수 있다.The plurality of second electrode layers 144c includes a plurality of first portions 144c1 extending in a first direction x and a plurality of second portions 144c1 extending in a second direction y And a plurality of third portions 144c2 extending in a first direction x between the second portion 144c2 and a neighboring pair of first portions 144c1.

복수의 제 1 부분(144c1)은 제1 방향(x)으로 이웃하는 도전성 패드(160) 사이에 위치할 수 있다. 이때, 복수의 제 1 부분(144c1)은 도전성 패드(160) 및 인터커넥터(IC)의 형성영역에는 위치하지 않는다.The plurality of first portions 144c1 may be located between neighboring conductive pads 160 in a first direction x. At this time, the plurality of first portions 144c1 are not located in the formation region of the conductive pad 160 and the interconnector (IC).

복수의 제2 부분(144c2)은 제2 방향(y)으로 이웃하는 도전성 패드(160) 사이에 위치할 수 있다. 이때, 복수의 제2 부분(144c2)은 도전성 패드(160) 및 인터커넥터(IC)의 형성영역에는 위치하지 않는다.The plurality of second portions 144c2 may be located between adjacent conductive pads 160 in a second direction y. At this time, the plurality of second portions 144c2 are not located in the regions where the conductive pads 160 and the interconnectors IC are formed.

제1 전극층(142c)은 제2 부분(144c2)과 제3 부분(144c3)이 교차하는 영역에 위치할 수 있다.The first electrode layer 142c may be located in a region where the second portion 144c2 and the third portion 144c3 intersect.

이와 같이, 은(Ag)을 함유하는 제1 전극층(142c)이 부분적으로 이격되어 위치함으로써, 은(Ag)을 함유하는 페이스트로만 형성된 제1 전극에 비해 재료비가 절감되는 것을 확인할 수 있다.As described above, since the first electrode layer 142c containing silver (Ag) is partially and apart from the first electrode layer 142c, it can be confirmed that the material ratio is reduced as compared with the first electrode formed only with the paste containing silver (Ag).

도 7b에 도시한 바와 같이 제1 전극(140d)은 이중 전극 구조로서, 복수의 제1 전극층(142d)과 복수의 제2 전극층(144d)을 포함할 수 있다.As shown in FIG. 7B, the first electrode 140d has a double electrode structure and may include a plurality of first electrode layers 142d and a plurality of second electrode layers 144d.

복수의 제2 전극층(144d)은 제1 방향(x)으로 뻗어 있는 복수의 제 1 부분(144d1)과, 복수의 인터커넥터(IC)와 동일한 방향인 제2 방향(y)으로 뻗어 있는 복수의 제2 부분(144d2)을 포함할 수 있다.The plurality of second electrode layers 144d includes a plurality of first portions 144d1 extending in a first direction x and a plurality of first portions 144d1 extending in a second direction y, And a second portion 144d2.

복수의 제 1 부분(144d1)은 제1 방향(x)으로 이웃하는 도전성 패드(160) 사이에 위치할 수 있다. 이때, 복수의 제 1 부분(144d1)은 도전성 패드(160) 및 인터커넥터(IC)의 형성영역에는 위치하지 않는다.The plurality of first portions 144d1 may be located between adjacent conductive pads 160 in the first direction x. At this time, the plurality of first portions 144d1 are not located in the regions where the conductive pads 160 and the interconnectors IC are formed.

복수의 제2 부분(144d2)은 제2 방향(y)으로 이웃하는 한 쌍의 제 1 부분(144d1) 사이에 위치할 수 있다. 복수의 제2 부분(144d2)은 인터커넥터(IC)와 평행하게 위치할 수 있다.The plurality of second portions 144d2 may be located between the pair of first portions 144d1 neighboring in the second direction y. The plurality of second portions 144d2 may be positioned parallel to the interconnectors IC.

복수의 제1 전극층(142d)은 제1 부분(144d1)과 제2 부분(144d2)이 교차하는 영역에 위치할 수 있다. 즉, 제1 전극층(142d)은 제2 부분(144d2)의 양쪽 끝단에 위치할 수 있다.The plurality of first electrode layers 142d may be located in a region where the first portion 144d1 and the second portion 144d2 intersect. That is, the first electrode layer 142d may be positioned at both ends of the second portion 144d2.

이와 같이, 은(Ag)을 함유하는 제1 전극층(142d)이 부분적으로 이격되어 위치함으로써, 은(Ag)을 함유하는 페이스트로만 형성된 제1 전극에 비해 재료비가 절감되는 것을 확인할 수 있다.As such, since the first electrode layer 142d containing silver (Ag) is partially and apart from the first electrode layer 142d, it can be confirmed that the material ratio is reduced as compared with the first electrode formed only with the paste containing silver (Ag).

더욱이, 인터커넥터(IC)와 도전성 패드(160) 간의 접촉에 있어서 불량이 발생하더라고 제2 전극층(144d)의 제2 부분(144d2)이 제1 부분(144d1) 사이에 연결됨으로써, 인터커넥터(IC)와 도전성 패드(160) 간의 접촉 불량을 방지할 수 있다.Further, the second portion 144d2 of the second electrode layer 144d is connected between the first portion 144d1 and the second portion 144d2 of the second electrode layer 144d because of a defect in the contact between the interconnection IC and the conductive pad 160, ) And the conductive pad 160 can be prevented.

도 7c에 도시한 바와 같이 제1 전극(140e)은 이중 전극 구조로서, 복수의 제1 전극층(142e)과 복수의 제2 전극층(144e)을 포함할 수 있다.As shown in FIG. 7C, the first electrode 140e has a double electrode structure and may include a plurality of first electrode layers 142e and a plurality of second electrode layers 144e.

복수의 제2 전극층(144e)은 제1 방향(x)으로 뻗어 있는 복수의 제 1 부분(144e1)과, 복수의 인터커넥터(IC)와 동일한 방향인 제2 방향(y)으로 뻗어 있는 복수의 제2 부분(144e2)과, 이웃하는 한 쌍의 제 1 부분(144e1) 사이에 제1 방향(x)으로 뻗어 있는 복수의 제3 부분(144e2)을 포함할 수 있다.The plurality of second electrode layers 144e includes a plurality of first portions 144e1 extending in a first direction x and a plurality of first portions 144e1 extending in a second direction y, A plurality of third portions 144e2 extending in a first direction x between the second portion 144e2 and a pair of neighboring first portions 144e1.

복수의 제 1 부분(144e1)은 제1 방향(x)으로 이웃하는 도전성 패드(160) 사이에 위치할 수 있다. 이때, 복수의 제 1 부분(144c1)은 도전성 패드(160) 및 인터커넥터(IC)의 형성영역에는 위치하지 않는다.The plurality of first portions 144e1 may be located between adjacent conductive pads 160 in the first direction x. At this time, the plurality of first portions 144c1 are not located in the formation region of the conductive pad 160 and the interconnector (IC).

복수의 제2 부분(144e2)은 제2 방향(y)으로 제 1 부분(144c1)과 제3 부분(144e2) 사이에 위치할 수 있다. 이때, 복수의 제2 부분(144e2)은 도전성 패드(160) 및 인터커넥터(IC)의 형성영역에는 위치하지 않는다.The plurality of second portions 144e2 may be positioned between the first portion 144c1 and the third portion 144e2 in the second direction y. At this time, the plurality of second portions 144e2 are not located in the formation region of the conductive pad 160 and the inter-connector (IC).

복수의 제1 전극층(142e)은 제2 부분(144e2)과 제3 부분(144e3)이 연결되는 영역에 위치할 수 있다.The plurality of first electrode layers 142e may be located in a region where the second portion 144e2 and the third portion 144e3 are connected.

이와 같이, 은(Ag)을 함유하는 제1 전극층(142e)이 부분적으로 이격되어 위치함으로써, 은(Ag)을 함유하는 페이스트로만 형성된 제1 전극에 비해 재료비가 절감되는 것을 확인할 수 있다.As described above, since the first electrode layer 142e containing silver (Ag) is partially and apart from the first electrode layer 142e, it can be confirmed that the material ratio is reduced as compared with the first electrode formed only with the paste containing silver (Ag).

이하의 도 11 및 도 12에서는 도 1에 도시한 본 발명에 따른 태양 전지 모듈에 적용될 수 있는 태양 전지의 다른 일례에 대해 설명한다.11 and 12, another example of the solar cell applicable to the solar cell module according to the present invention shown in Fig. 1 will be described.

도 1에 도시한 본 발명에 따른 태양 전지 모듈에 적용될 수 있는 태양 전지의 다른 일례는 도 11에 도시한 바와 같이 도 3a 및 도 3b과 다르게, 제1 전극(140)이 제1 방향(x)으로 길게 뻗은 전면 핑거(1410)뿐만 아니라, 전면 핑거(1410)의 길이 방향과 교차하는 방향인 제2 방향(y)으로 길게 뻗은 전면 버스바(1420)를 구비할 수도 있다.As shown in FIG. 11, in another example of the solar cell that can be applied to the solar cell module according to the present invention shown in FIG. 1, the first electrode 140 is arranged in the first direction x, As well as a front bus bar 1420 that extends lengthwise in a second direction y that is a direction that intersects the longitudinal direction of the front fingers 1410. In addition,

이와 같은 경우, 전술한 인터커넥터(IC)가 전면 버스바(1420)에 접속할 수 있다.In such a case, the above-described interconnector (IC) can be connected to the front bus bar 1420.

이때, 전면 버스바(1420)의 개수는 인터커넥터(IC)의 개수가 동일하고, 전면 버스바(1420)의 폭은 인터커넥터(IC)의 폭과 동일하거나 더 작을 수 있다.At this time, the number of the front bus bars 1420 is the same as the number of the interconnection ICs, and the width of the front bus bar 1420 may be equal to or smaller than the width of the inter connector IC.

이와 같이, 전면 버스바(1420)가 형성되는 경우, 인터커넥터(IC)와 제1 전극(140) 사이의 접속 면적이 증가되어, 접촉 저항 및 접촉력을 더욱 향상시킬 수 있다.In this manner, when the front bus bar 1420 is formed, the connection area between the interconnector IC and the first electrode 140 is increased, thereby further improving the contact resistance and contact force.

아울러, 후면 버스바(152)의 개수는 인터커넥터(IC)의 개수가 동일하고, 후면 버스바(152)의 폭은 인터커넥터(IC)의 폭과 동일하거나 더 작을 수 있다.In addition, the number of rear bus bars 152 may be the same, and the width of the rear bus bars 152 may be equal to or less than the width of the interconnectors ICs.

한편, 복수의 제1 전극(140)이 공통 연결되도록 제1 방향(x)과 교차하는 제2 방향(y)으로 길게 형성되는 버스바 전극을 포함하지 않을 수 있다.On the other hand, the bus bar electrode may not include a bus bar electrode formed to be long in the second direction (y) intersecting the first direction (x) so that the plurality of first electrodes 140 are connected in common.

또한, 여기서, 도 12에 도시한 바와 같이 제2 전극(150)의 패턴도 전술한 바와 다르게, 후면 전극층(151) 대신에 반도체 기판(110)의 후면에 전면 핑거(1410)과 동일한 방향으로 길게 위치하는 후면 핑거가 구비된 상태에서 전술한 후면 버스바(152)가 구비될 수 있다.12, the pattern of the second electrode 150 may be formed in the same direction as that of the front finger 1410 on the rear surface of the semiconductor substrate 110 instead of the rear electrode layer 151, The rear bus bar 152 may be provided with the rear fingers positioned thereon.

이와 같은 경우, 태양 전지가 bi-facial 구조를 갖는 경우, 반도체 기판(110)의 후면으로도 빛을 수광할 수 있어, 태양 전지의 효율이 더욱 향상될 수 있다.In this case, when the solar cell has a bi-facial structure, light can be received even on the rear surface of the semiconductor substrate 110, and the efficiency of the solar cell can be further improved.

그리고, 반도체 기판(110)의 후면에 제1 전극(140)과 제2 전극(150)이 위치하는 구조를 갖는 태양 전지도 적용이 가능하다.A solar cell having a structure in which the first electrode 140 and the second electrode 150 are disposed on the rear surface of the semiconductor substrate 110 is also applicable.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

110:반도체 기판 120: 에미터부
130: 반사 방지막 140: 제1 전극
142: 제1 전극층 144: 제2 전극층
150: 제2 전극 151: 후면 전극층
152: 후면 버스바 160: 도전성 패드
172: 후면 전계부110: semiconductor substrate 120: emitter section
130: antireflection film 140: first electrode
142: first electrode layer 144: second electrode layer
150: second electrode 151: rear electrode layer
152: rear bus bar 160: conductive pad
172: rear face fascia

Claims

A semiconductor device comprising: a semiconductor substrate; a plurality of solar cells arranged on a front surface of the semiconductor substrate and including an emitter portion forming a pn junction with the semiconductor substrate; a first electrode connected to the emitter portion; and a second electrode connected to a rear surface of the semiconductor substrate battery;
A plurality of interconnectors connected to the first electrode or the second electrode to electrically connect the plurality of solar cells to each other in series; And
And a conductive pad partially located at a portion where the first electrode or the second electrode and the plurality of interconnectors cross each other and connected to the plurality of interconnectors,
Wherein the first electrode includes a first electrode layer located on a front surface of the semiconductor substrate,
And a second electrode layer disposed on the first electrode layer and made of a material different from that of the first electrode layer.

The method according to claim 1,
Wherein the first electrode layer is made of silver (Ag), and the second electrode layer is made of copper (Cu).

3. The method of claim 2,
Wherein a ratio of a material content of the first electrode layer to a material content of the second electrode layer is 1: 4.

The method according to claim 1,
Wherein the thickness of the first electrode is at least 25 占 퐉.

5. The method of claim 4,
Wherein the thickness of the first electrode layer is thinner than the thickness of the second electrode layer.

6. The method of claim 5,
Wherein the thickness of the conductive pad is equal to or greater than the thickness of the first electrode layer.

The method according to claim 6,
Wherein the conductive pad is made of the same material as the material of the first electrode layer.

The method according to claim 6,
And the conductive pad is made of the same material as the material of the second electrode layer.

The method according to claim 1,
Wherein the number of the plurality of interconnectors connected to the first electrode or the second electrode included in one solar cell in each of the plurality of solar cells is 10 to 12 or more.

The method according to claim 1,
Wherein the conductive pad is located at a portion where the plurality of first electrodes and the plurality of interconnectors intersect.

The method according to claim 1,
And the plurality of first electrodes extend in a first direction orthogonal to the plurality of interconnectors.

12. The method of claim 11,
Wherein the second electrode layer is positioned between the conductive pads neighboring in the first direction and the first electrode layer is partially located below the second electrode layer in the first direction.

12. The method of claim 11,
Wherein the second electrode layer includes a first portion extending in the first direction and a second portion extending in a second direction which is the same direction as the plurality of interconnectors.

14. The method of claim 13,
Wherein the first portion is located between the conductive pads neighboring in the first direction and the second portion is located between the conductive pads neighboring in the second direction.

15. The method of claim 14,
And a plurality of third portions extending in a first direction between the neighboring first portions.

16. The method of claim 15,
Wherein the first electrode layer is located in a region where the second portion and the third portion intersect.

14. The method of claim 13,
Wherein the first portion is located between the conductive pads neighboring in the first direction and the second portion is located between a pair of the first portions in the second direction.

18. The method of claim 17,
And the second portion is located parallel to the interconnector.

18. The method of claim 17,
And the second electrode layer is located in a region where the first portion and the second portion are connected.

20. The method of claim 19,
And the second electrode layer is located at both ends of the second portion.

16. The method of claim 15,
Wherein the first portion is located between the conductive pads neighboring in the first direction and the second portion is located between the third portion where the conductive pad is not located in the second direction.

22. The method of claim 21,
Wherein the first electrode layer is located in a region where the second portion and the third portion are connected.