[go: up one dir, main page]

KR20160143159A - 데이터 복원을 안정적으로 제어하는 파워 게이팅 제어 회로 - Google Patents

데이터 복원을 안정적으로 제어하는 파워 게이팅 제어 회로 Download PDF

Info

Publication number
KR20160143159A
KR20160143159A KR1020150079366A KR20150079366A KR20160143159A KR 20160143159 A KR20160143159 A KR 20160143159A KR 1020150079366 A KR1020150079366 A KR 1020150079366A KR 20150079366 A KR20150079366 A KR 20150079366A KR 20160143159 A KR20160143159 A KR 20160143159A
Authority
KR
South Korea
Prior art keywords
flip
flop
retention unit
data
power gating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020150079366A
Other languages
English (en)
Other versions
KR102325388B1 (ko
Inventor
김상우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150079366A priority Critical patent/KR102325388B1/ko
Priority to US15/090,896 priority patent/US9941863B2/en
Publication of KR20160143159A publication Critical patent/KR20160143159A/ko
Application granted granted Critical
Publication of KR102325388B1 publication Critical patent/KR102325388B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)

Abstract

본 발명의 일 실시 예에 따른 파워 게이팅 제어 회로는, 제 1 플립 플롭을 포함하며, 파워 게이팅 모드에 대해 상기 제 1 플립 플롭의 데이터를 저장 및 복원하는 리텐션 유닛 및 제 2 및 제 3 플립 플롭을 포함하며 상기 파워 게이팅 모드에 대해 상기 제 2 및 제 3 플립 플롭의 데이터의 초기화를 수행하는 논-리텐션 유닛을 포함하며, 상기 리텐션 유닛의 데이터 복원 이전에, 상기 논-리텐션 유닛의 초기화 동작을 수행하도록 제어한다.

Description

데이터 복원을 안정적으로 제어하는 파워 게이팅 제어 회로{Power Gating Control Circuit For Controlling Stably Data Restoring}
파워 게이팅 회로에 관한 것으로, 보다 상세하게는 데이터 복원을 안정적으로 제어하는 파워 게이팅 제어 회로에 관한 것이다.
영상 해상도가 증가함에 따라, 모바일 어플리케이션 프로세서(mobile application processor)와 디스플레이 드라이버 IC(display driver IC) 사이의 데이터 트래픽(data traffic)이 급속도로 증가하고 있다. 이에 따라 모바일 어플리케이션 프로세서 및/또는 디스플레이 드라이버 IC에서 소모되는 전력도 점차 증가하고 있다.
일반적으로 멀티미디어 데이터의 전송량이 많고 전원이 공급되는 기능 블록이 많을수록 어플리케이션 프로세서는 전력을 소모하게 되며, 모바일 멀티미디어 기기에서 배터리 사용시간의 문제를 야기시킨다.
이에 따라 스마트폰과 같은 이동 통신 장치의 배터리 지속시간을 늘릴 수 있도록 대기 시간의 전력 관리가 필요하다.
데이터 복원을 안정적으로 제어하는 파워 게이팅 제어 회로 및 그 제어 방법에 관한 것이다.
상기 목적을 달성하기 위하여 본 발명의 일 실시 예에 따른 파워 게이팅 제어 회로는, 제 1 플립 플롭을 포함하며, 파워 게이팅 모드에 대해 상기 제 1 플립 플롭의 데이터를 저장 및 복원하는 리텐션 유닛 및 제 2 및 제 3 플립 플롭을 포함하며 상기 파워 게이팅 모드에 대해 상기 제 2 및 제 3 플립 플롭의 데이터의 초기화를 수행하는 논-리텐션 유닛을 포함하며, 상기 리텐션 유닛의 데이터 복원 전에, 상기 논-리텐션 유닛의 초기화 동작을 수행하도록 제어할 수 있다.
실시예로서, 상기 리텐션 유닛의 상기 제 1 플립 플롭은 출력 클럭 및 리텐션 신호에 응답하여, 상기 제 1 플립 플롭은 상기 파워 게이팅 모드 진입 이전에 상기 데이터의 저장을 수행하고, 상기 파워 게이팅 모드 진입 이후에 상기 데이터의 복원을 수행하며, 상기 제 1 플립 플롭은 상기 제 2 플립 플롭의 출력을 수신하도록 연결될 수 있다.
상기 논-리텐션 유닛의 상기 제 2 플립 플롭의 초기화 동작은 출력 클럭에 동기되는 동기형 플립 플롭을 포함하고, 상기 논-리텐션 유닛의 상기 제 3 플립 플롭의 초기화 동작은 상기 출력 클럭과 무관한 비동기형 플립 플롭을 포함할 수 있다.
상기 제 2 플립 플롭은 상기 출력 클럭 및 리셋 신호에 응답하여, 상기 파워 게이팅 모드 해제 후, 상기 제 2 플립 플롭의 데이터의 초기화를 수행할 수 있다.
상기 제 3 플립 플롭은 상기 파워 게이팅 모드 해제 후, 상기 출력 클럭과는 무관하며 상기 리셋 신호에 응답하여 상기 제 3 플립 플롭의 데이터의 초기화를 수행할 수 있다.
상기 제 1 플립 플롭의 상기 데이터 복원 동작 중, 상기 출력 클럭이 일시 정지할 수 있다.
본 발명의 일 실시 예에 따른 모바일 장치는, 메모리 장치, 상기 메모리 장치로부터의 데이터 처리 및 동작을 제어할 수 있는 어플리케이션 프로세서 및 상기 어플리케이션 프로세서로부터 처리된 데이터를 디스플레이하는 디스플레이 장치를 포함하며, 상기 어플리케이션 프로세서는, 제 1 플립 플롭을 포함하며, 파워 게이팅 모드에 대해 상기 제 1 플립 플롭의 데이터를 저장 및 복원하는 리텐션 유닛 및 제 2 및 제 3 플립 플롭을 포함하며 상기 파워 게이팅 모드에 대해 상기 제 2 및 제 3 플립 플롭의 데이터의 초기화를 수행하는 논-리텐션 유닛을 포함하되, 상기 논-리텐션 유닛의 초기화 후에 상기 리텐션 유닛의 데이터를 복원하도록 제어할 수 있다.
상기 리텐션 유닛의 상기 제 1 플립 플롭은 출력 클럭 및 리텐션 신호에 응답하여, 상기 제 1 플립 플롭은 상기 파워 게이팅 모드 진입 이전에 상기 데이터의 저장을 수행하고, 상기 파워 게이팅 모드 진입 이후에 상기 데이터의 복원을 수행하며, 상기 제 1 플립 플롭은 상기 제 2 플립 플롭의 출력을 수신하도록 연결될 수 있다.
상기 논-리텐션 유닛의 상기 제 2 플립 플롭의 초기화 동작은 출력 클럭에 동기되는 동기형 플립 플롭을 포함하고, 상기 논-리텐션 유닛의 상기 제 3 플립 플롭의 초기화 동작은 상기 출력 클럭과 무관한 비동기형 플립 플롭을 포함할 수 있다.
상기 제 2 플립 플롭의 데이터의 초기화 후, 상기 제 1 플립 플롭의 데이터 복원 동작을 수행하도록 제어할 수 있다.
본 발명의 실시 예에 따른 파워 게이팅 제어 회로는, 리텐션 유닛의 리텐션 모드의 해제 이전에, 논-리텐션 유닛의 플립 플롭의 종류에 무관하게 초기화가 완료되도록 제어할 수 있다. 따라서, 회로의 기능별로 리텐션 유닛 및 논-리텐션 유닛을 모두 채용할 수 있고, 이에 대한 별도의 제어가 가능하므로 전력 소모와 회로의 면적 효율을 높일 수 있다. 더 나아가, 이러한 파워 게이팅 제어 회로를 사용함으로써 안정된 데이터의 복원 동작을 지원할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 파워 게이팅 제어 회로의 블록도,
도 2는 도 1에 따른 CMU의 개념적인 블록도,
도 3은 도 1에 따른 리텐션 유닛 및 논-리텐션 유닛의 개념적인 블록도,
도 4는 도 1에 따른 파워 게이팅 제어 회로의 동작을 나타낸 타이밍 다이어그램,
도 5는 일반적인 파워 게이팅 제어 회로의 블록도,
도 6은 도 5에 따른 파워 게이팅 제어 회로의 동작을 나타낸 타이밍 다이어그램,
도 7은 도 1에 따른 파워 게이팅 제어 회로의 동작을 나타낸 순서도,
도 8은 도 1에 도시된 파워 게이팅 제어 회로를 포함하는 모바일 장치의 일 실시 예의 블록도, 및
도 9는 도 1에 도시된 파워 게이팅 제어 회로를 포함하는 모바일 장치의 다른 실시 예의 블록도이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
본문에 개시되어 있는 본 발명의 실시 예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시 예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시 예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 개시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시 예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다.
도 1은 본 발명의 일 실시 예에 따른 파워 게이팅 제어 회로의 블록도이다.
우선, 파워 게이팅 제어 기술은 저전력 모드 또는 슬립 모드(sleep mode) 시, 논리 블록으로의 주요(primary) 전원 공급을 차단함으로써 SOC(시스템 온 칩)의 누설 전류를 감소시키는 기술이다. 이로써, 대기 전력을 감소시켜 배터리 성능을 향상시킬 수 있다.
도 1을 참조하면, 파워 게이팅 제어 회로(100)는 PMU(110), CMU(120), 리텐션 유닛(retention unit; 130) 및 논-리텐션 유닛(non-retention unit; 140)을 포함한다.
PMU(110)는 파워 관리 유닛(power management unit)으로서, 파워 게이팅 제어 관련 신호들(RETN, CLK, CLKSTOP_REQ, CLKSTOP_ACK, RETN_CMU, PGEN, RESETn)을 공급하거나 수신한다.
PMU(110)는 CMU(120), 리텐션 유닛(130) 및 논-리텐션 유닛(140)의 전력 모드 및 리텐션 모드를 적응적으로(adaptive) 제어할 수 있다. 예를 들어, PMU(110)가 리텐션 유닛(130)과 CMU(120)의 리텐션 모드 진입 과정이 독립적으로 수행되도록 별도의 신호, 예컨대 CMU 리텐션 신호(RETN_CMU) 및 리텐션 신호(RETN)를 각각 생성한다.
또한, PMU(110)가 리텐션 유닛(130)의 리텐션 모드 비활성화(탈출) 이전에 논-리텐션 유닛(140)의 리셋 동작이 수행될 될 수 있도록 리셋 관련 타이밍을 제어할 수 있다. 이로써, 논-리텐션 유닛(140)의 초기화 되지 않은 데이터로 인하여 리텐션 유닛(130)의 데이터 복원(recovery) 이후에 발생될 수 있는 데이터 손실을 방지할 수 있다. 이에 대한 설명은 이후의 도면에서 상세히 설명하도록 한다.
PMU(110)에 대해 계속 설명하면, PMU(110)는 클럭(CLK)을 CMU(120)에 제공한다. 또한, PMU(110)는 클럭 멈춤 요청 신호(CLKSTOP_REQ)를 CMU(120)에 제공하고, CMU(120)으로부터 클럭 멈춤 인식 신호(CLKSTOP_ACK)를 수신한다. PMU(110)는 CMU(120)의 리텐션 모드를 제어하는 CMU 리텐션 신호(RETN_CMU)를 CMU(120)에 제공한다.
CMU(120)는 클럭 관리 유닛(clock management unit)으로서, PMU(110)의 클럭(CLK)에 응답하여 내부 동작에 적합하도록 주파수가 조절된 출력 클럭(CLKOUT)을 공급할 수 있다. 또한, CMU(110)는 클럭 멈춤 요청 신호(CLKSTOP_REQ) 및 클럭 멈춤 인식 신호(CLKSTOP_ACK)에 응답하여 일정 기간 동안 출력 클럭(CLKOUT)을 유예(suspend)할 수 있다.
리텐션 유닛(130)은 리텐션 모드로 동작하는 회로로서, 리텐션 신호(RETN), 출력 클럭(CLKOUT) 및 파워 게이팅 인에이블 신호(PGEN)에 응답하여 회로의 내부 상태 및 레지스터 값 중 일부를 저장하거나 복원할 수 있다.
리텐션 모드란, 파워 게이팅 모드로 진입 전에 유지되었던 회로의 내부 상태나 레지스터 값 등의 저장이 필요한 블록 및 회로들에 대해 그 값을 저장 및 복원 기능을 수행하는 것이다.
리텐션 유닛(130)은 예컨대, 시스템 제어와 관련된 회로에 적용이 될 수 있다. 만약, 파워 게이팅 모드 전 후에 시스템 제어와 관련된 설정 값 들이 초기화되면, 시스템 전체의 동작이나 오퍼레이팅 시스템의 동작에 적합하지 않는 경우가 있다. 따라서, 리텐션 유닛(130)과 같은 리텐션 모드를 수행하는 회로를 이용하여 제어 관련 설정 값들을 유지 및 복원시킬 수 있다.
동일한 이유로, 시스템 제어와 관련된 회로인 CMU(120)에도 리텐션 모드가 적용되고, 본 발명의 일 실시 예에서는 CMU(120)를 위한 별도의 CMU 리텐션 신호(RETN_CMU)를 이용할 수 있다.
논-리텐션 유닛(140)은 리셋 신호(RESETn), 출력 클럭(CLKOUT) 및 파워 게이팅 인에이블 신호(PGEN)에 응답하여 회로 내부 상태나 레지스터 값에 대해 초기화 동작을 수행한다.
한편, 논-리텐션 유닛(140)의 출력 값 중 일부는 리텐션 유닛(130)의 입력으로서 제공될 수 있다.
본 발명의 일 실시 예에 따른 파워 게이팅 제어 회로(100)는 리텐션 유닛(130) 및 논-리텐션 유닛(140)이 하이브리드(hybrid) 형태로 구성된 회로에 대해 회로 면적 효율을 높이고 전력 관리를 효율적으로 할 뿐 아니라, 리텐션 유닛(130)의 데이터 복원을 안정적으로 지원할 수 있다.
도 2는 도 1에 따른 CMU(120)의 개념적인 블록도이다.
CMU(120)는 클럭 다중화 블록(121), 클럭 디바이더(125), CLKSTOP 스테이트 머신(128) 및 클럭 게이팅 셀 블록(129)을 포함한다.
클럭 다중화 블록(121)은 클럭(CLK)을 수신하여 고주파 클럭을 생성할 수 있다.
설계자의 구현 의도에 따라 클럭 다중화 블록(121)은 PLL(Phase Locked Loop) 회로를 포함할 수 있다. 더 나아가, PLL 회로를 제어하기 위한 스테이트 머신을 더 포함하여, PLL을 위한 프리 스케일러값(pre-sclaer value), 분주비(division ratio), 포스트 스케일러값(post scaler value)등을 설정할 수도 있다. 또는 전술한 프리 스케일러값(pre-sclaer value), 분주비, 포스트 스케일러값(post scaler value)등을 갖는 플립 플롭(flip flop)등을 이용할 수도 있다.
클럭 디바이더(125)는 클럭 다중화 블록(121)으로부터 수신된 클럭의 주파수를 분주비에 따라 낮출 수 있다. 클럭 디바이더(125)는 클럭의 라이징 에지 및 폴링 에지를 이용하여 분주된 클럭을 생성할 수 있다. 다양하게 분주된 클럭 중 필요한 클럭을 선택하여 클럭 게이팅 셀 블록(129)에 제공할 수 있다. 이를 위해, 클럭 디바이더(125)는 다중화 회로(MUX)를 이용할 수 있다.
물론, 설계자의 의도에 따라, 클럭 디바이더(125)를, 클럭의 분주비 및 클럭의 토글 타이밍을 제어하도록 스테이트 머신 자체로서 구성할 수도 있다. 당업자에 의해 클럭 디바이더(125)의 구성 및 동작 구현은 얼마든지 가변 가능할 수 있음을 배제하지 않는다.
클럭 게이팅 셀 블록(129)은 클럭을 유예시키거나 필요 시점에 클럭의 토글을 시작하도록 제어할 수 있다. 즉, 클럭 게이팅 셀 블록(129)은 클럭 디바이더(125)로부터 생성된 출력 클럭(CLKOUT)을 특정 타이밍에 제공하거나 제공하지 않을 수 있다.
클럭 게이팅 셀 블록(129)은 클럭 디바이더(125)로부터 수신된 출력 클럭(CLKOUT)을 리텐션 유닛(도 1의 130 참조) 및 논-리텐션 유닛(도 1의 140 참조)에 제공할 수 있다. 예컨대, 클럭 게이팅 셀 블록(129)은 출력 클럭(CLKOUT)의 에지에 글리치(glithch)가 생기지 않도록 조합 게이트 및 래치 등을 포함할 수 있다.
CLKSTOP 스테이트 머신(128)은 클럭 멈춤 요청 신호(CLKSTOP_REQ)를 클럭 디바이더(125)에 제공한다. 클럭 디바이더(125)가 이에 응답하면, CLKSTOP 스테이트 머신(128)은 클럭 멈춤 인식 신호(CLKSTOP_ACK)를 PMU(도 1의 110 참조)에 제공한다. CLKSTOP 스테이트 머신(128)은 클럭 멈춤 요청 신호(CLKSTOP_REQ)의 활성화 타이밍 및 활성화 유지 시간을 저장한 플립 플롭등을 포함할 수 있다.
여기서는, 클럭(CLK)을 수신하여 내부 회로에 적합한 주파수의 회로로서 주파수 생성 및 제공하는 스킴(scheme)의 일 예로서 클럭 다중화 블록(121), 클럭 디바이더(125), 클럭 게이팅 셀 블록(129)과 같이 기술하였으나 이에 제한되는 것이 아님은 물론이다.
클럭 디바이더(125)를 경유하지 않고 직접 클럭 게이팅 셀 블록(129)을 통해 출력 클럭(CLKOUT)이 제공될 수 있다. 또는 클럭 디바이더(125) 내부에 클럭 게이팅 기능의 회로를 포함시켜 출력 클럭(CLKOUT)을 제공할 수도 있다.
클럭(CLK)을 수신하여 출력 클럭(CLKOUT)을 생성하는 스킴은 얼마든지 가변적이고 다양하며 변용 가능할 수 있다.
출력 클럭(CLK)을 생성하는 회로의 구성이나 방법은 본 발명의 목적 범위를 제한하지 않으며, 본 발명의 실시 예를 설명하는 방법으로서만 예시하기로 한다.
도 3은 도 1에 따른 리텐션 유닛(130)과 논-리텐션 유닛(140)의 개념적인 블록도이다.
도 3을 참조하면, 리텐션 유닛(130)은 리텐션 플립 플롭으로서 제 1 플립 플롭(132)을 포함한다.
제 1 플립 플롭(132)은 출력 클럭(CLKOUT) 및 리텐션 신호(RETN)에 응답하여 리텐션 모드로 진입하여 이전의 데이터를 저장하거나 복원할 수 있다.
제 1 플립 플롭(132)은 설명의 편의상 하나로 예시하였으나, 복수의 플립 플롭일 수 있다. 즉, 리텐션 유닛(130)은 하나의 기능 블록 내에서 리텐션이 필요한 레지스터들(복수의 플립 플롭)을 모두 포함한 것으로서 설명 가능하다.
자세히 설명하면, 리텐션 유닛(130)은 리텐션 신호(RETN)가 활성화될 때 데이터를 유지하는 별도의 저장 공간에 데이터를 저장하고, 리텐션 신호(RETN)가 비활성화될 때 저장 공간에 있던 데이터를 로드하여 회로의 이전 데이터를 복원한다. 따라서, 파워 게이팅 모드로 진입 하기 전(파워 게이팅 인에이블 신호가 활성화되면), 리텐션 모드를 활성화시켜 회로 내부 데이터 및 레지스터 등의 데이터들을 안전하게 저장되도록 한다.
파워 게이팅 모드가 해제되면(파워 게이팅 인에이블 신호가 비활성화되면), 리텐션 모드를 해제시켜야 하는데, 이 때, 본 발명의 일 실시 예에서는 리텐션 유닛(130)이 복원되는 동안 출력 클럭(CLKOUT)이 유예된다.
논-리텐션 유닛(140)은 제 2 플립 플롭(142)과 제 3 플립 플롭(144)을 포함한다.
파워 게이팅 모드를 활성화하면, 회로의 내부 상태는 '모르는 값(unknown value)'을 가지게 되고, 초기화 동작을 이용하여 회로를 리셋해야 한다. 회로의 초기화 작업에는 리셋 신호만 필요한 회로도 있고 리셋 신호와 함께 클럭이 필요한 회로가 있다.
논-리텐션 유닛(140)은 비동기형 리셋(Asynchronous Reset)을 사용하는 플립 플롭과 동기형 리셋(Synchronous rese)을 사용하는 플립 플롭을 모두 포함하는 것으로 예시한다. 이 때, 비동기형 리셋을 이용하는 플립 플롭은 클럭의 토글 유무와 상관없이 초기화될 수 있고, 동기형 리셋을 이용하는 플립 플롭은 초기화를 위해 클럭이 반드시 필요하다.
여기서, 제 2 플립 플롭(142)은 출력 클럭(CLKOUT)에 동기되어 초기화되는 동기형 리셋 플립 플롭(synchronous reset flip flop)으로서, 별도의 리셋 단자를 포함하지 않는다. 제 2 플립 플롭(142)은 리셋 신호(RESETn)를 데이터 단자에 수신하고, 출력 클럭(CLKOUT)에 제어된다. 이로써, 제 2 플립 플롭(142)은 리셋 신호(RESETn)가 활성화되고 출력 클럭(CLKOUT)이 들어오면 출력 클럭(CLKOUT)에 동기되어 리셋, 즉 제 2 플립 플롭(142)의 데이터가 초기화된다. 초기화되는 동안의 제 2 플립 플롭(142)의 데이터는 '모르는 값(unknown value)'일 수 있다. 제 2 플립 플롭(142)의 출력값 중 일부는 제 1 플립 플롭(132)의 데이터로서 제공될 수 있다.
여기서, 모든 제 2 플립 플롭(142)의 출력값이 제 1 플립 플롭(132)의 데이터로서 제공되는 것은 아니며, 일부의 경우에 그러할 수 있음을 의미한다.
따라서, 제 2 플립 플롭(142)의 출력값을 입력받는 일부의 제 1 플립 플롭(132)이 있기에, 제 2 플립 플롭(142)의 초기화되지 않은 '모르는 값(unknown value)'이 제 1 플립 플롭(132) 에 영향을 주지 않도록 해야 한다.
이후에도 설명하겠지만, 종래에는 CMU(120)에서 생성되는 클럭들도 리텐션 모드가 필요할 수 있으므로 하나의 리텐션 유닛으로 통합하여 제어하였다. 하지만, 본 발명의 일 실시 예에서는 CMU(120) 와 리텐션 유닛(130)을 각각의 유닛으로 분리하여 제어하도록 한다. 이로써, 제 2 플립 플롭(142)의 초기화를 먼저 수행하고 제 1 플립 플롭(132)의 리텐션 모드를 해제시키도록 제어할 수 있다.
제 3 플립 플롭(144)은 리셋 신호(RESETn)를 수신하는 별도의 리셋 단자(RST)를 포함한다. 그리하여, 출력 클럭(CLKOUT)과 무관하게 리셋 신호(RESETn)에 제어되어 제 3 플립 플롭(144)이 초기화될 수 있다. 제 3 플립 플롭(144)은 출력 클럭(CLKOUT)에 동기되지 않는 비동기형 리셋 플립 플롭(asynchronous reset flip flop)으로서 예시한다.
정리하면, 논-리텐션 유닛(140)의 리셋 과정에서, 제 2 플립 플롭(142)은 데이터 단자를 통해 리셋 신호(RESETn)를 수신하고, 출력 클럭(CLKOUT)에 제어되어 리셋이 제어된다.
제 3 플립 플롭(144)은 리셋 단자를 통해 리셋 신호(RESETn)를 수신하되, 출력 클럭(CLKOUT)이 제공되거나 제공되지 않거나 상관없이 리셋 신호(RESETn)에 의해서 리셋 동작이 제어된다. 한편, 제 3 플립 플롭(144)의 데이터 단자에는 다음 스테이지(next stage)에 필요한 데이터를 수신할 수 있다.
논-리텐션 유닛(140)은 파워 게이팅 모드로 진입 전, 리셋 신호(RESETn)에 의해 제 3 플립 플롭(144)은 초기화된다. 파워 게이팅 모드로 진입하면, 전원이 공급되지 않으므로, 제 3 플립 플롭(144)의 초기화 동작은 일시 정지된다. 이 후, 파워 게이팅 모드 해제 후, 제 3 플립 플롭(144)의 초기화가 다시 시작된다. 또한, 출력 클럭(CLKOUT)이 논-리텐션 유닛(140)에 공급되면서 제 2 플립 플롭(142)이 초기화를 시작한다. 이 때, 논-리텐션 유닛(140)에 공급되던 출력 클럭(CLKOUT)이 일정 시간 동안 유예될 때, 제 1 플립 플롭(132)은 별도의 저장 공간에 있던 데이터를 로드하여 회로의 이전 데이터를 복원한다. 제 2 플립 플롭(142)의 데이터에 대해 초기화를 완료한 후, 제 1 플립 플롭(132) 의 데이터가 복원되므로, 제 1 플립 플롭(132) 의 데이터 복원 후에 정상 동작이 보장될 수 있다.
도 4는 도 1 및 도 3에 따른 파워 게이팅 제어 회로(100)의 동작을 나타낸 타이밍 다이어그램이다.
PMU(110)에서 제공된 클럭(CLK)은 토글되다가 파워 게이팅 모드로 진입을 위해 픽스된 레벨, 예컨대 로우(low) 레벨로서 제공된다. 즉, 클럭(CLK)의 클럭킹이 멈추고, 시간 t0에서 리텐션 신호(RETN)가 활성화된다. 리텐션 유닛(130)은 파워 게이팅 모드가 활성화되기 전, 데이터 유지가 필요한 플립 플롭들의 데이터를 저장한다.
그리하여, 리텐션 유닛(130)은 시간 t0에서, 리텐션 신호(RETN)에 응답하여 제 1 플립 플롭(132)에 래치되어 있던 데이터를 별도의 저장 장소에 저장한다.
시간 t1에서 CMU 리텐션 신호(RETN_CMU)가 활성화된다. 이에 응답하여, CMU(120)가 리텐션 모드로 진입한다.
시간 t2에서 활성화된 리셋 신호(RESETn)가 논-리텐션 유닛(140)에 제공된다.
시간 t3에서 파워 게이팅 인에이블 신호(PGEN)가 활성화된다.
파워 게이팅 인에이블 신호(PGEN)가 활성화되면서 파워 게이팅 모드로 진입하고, CMU(120), 리텐션 유닛(130) 및 논-리텐션 유닛(140)의 주요 전원(primary power)들은 차단되어 내부 동작이 일시 정지된다.
시간 t4에서 파워 게이팅 인에이블 신호(PGEN)가 비활성화되면서 파워 게이팅 모드가 해제되고, CMU(120), 리텐션 유닛(130) 및 논-리텐션 유닛(140)에 전원이 공급되기 시작한다.
시간 t4에서, 논-리텐션 유닛(140)에 전원이 공급되고 리셋 신호(RESETn)는 활성화되어 있으므로, 클럭(CLK)과 무관하게 제 3 플립 플롭(144)은 초기화된다.
시간 t5에서 CMU 리텐션 신호(RETN_CMU)가 비활성화된다.
시간 t6부터 클럭(CLK)이 공급되고, 이에 응답하여 CMU(120)에서 출력 클럭(CLK)을 생성한다. 한편, 논-리텐션 유닛(140)에 전원이 공급되는 상태에서 활성화된 리셋 신호(RESETn) 및 출력 클럭(CLK)에 응답하여 제 2 플립 플롭(142)의 데이터가 리셋된다.
제 2 플립 플롭(142)의 출력 중 일부가 제 1 플립 플롭(132)의 입력 데이터로 제공되는 경우에 있어서, 제 2 플립 플롭(142)의 초기화 이전의 '모르는 값'이 제 1 플립 플롭(132)에 영향을 주지 않도록 제 1 플립 플롭의 리텐션을 복원하기 이전에 제 2 플립 플롭의 초기화를 완료한다.
제 2 플립 플롭(142)의 데이터 리셋 동작은, 시간 t7에서 클럭 멈춤 요청 신호(CLK_STOP)가 활성화되고, 시간 t8에서 클럭 멈춤 인식 신호(CLK_ACK)가 활성화된다.
클럭 멈춤 요청 신호(CLK_STOP)는 시간 t7에서 활성화되어 시간 t10에서 비활성화된다. 클럭 멈춤 인식 신호(CLK_ACK)는 시간 t8에서 활성화되어 시간 t11에서 비활성화된다.
따라서, 클럭 멈춤 인식 신호(CLK_ACK)의 활성화 구간 동안, 즉 시간 t8부터 시간 t11 구간 동안 출력 클럭(CLKOUT)이 일시적으로 유예될 수 있다.
이 시간 t8부터 시간 t11 구간 사이에, 리텐션 신호(RETN)가 비활성화된다. 다시 말해, 시간 t9에서 리텐션 신호(RETN)가 비활성화되어, 리텐션 유닛(130)의 제 1 플립 플롭(132)의 데이터 복원 동작이 안정적으로 수행되도록 제어할 수 있다.
즉, 제 2 플립 플롭(142)의 출력 중 일부가 제 1 플립 플롭(132)의 입력 데이터로 제공되는 경우에 있어서, 제 2 플립 플롭(142)의 초기화 이전의'모르는 값'이 제 1 플립 플롭(132)에 영향을 주지 않도록 한다.
안정적으로 제 1 플립 플롭(132)의 데이터가 복원된 후, 각각의 플립 플롭들, 즉, 제 1 내지 제 3 플립 플롭(132, 142, 144) 에 출력 클럭(CLKOUT)을 다시 제공한다.
시간 t12에서 리셋 신호(RESETn)를 비활성화시키면서 제 2 및 제 3 플립 플롭(142, 144)의 리셋 동작, 또는 초기화 동작을 해제한다.
도 5는 일반적인 파워 게이팅 제어 회로의 블록도이다.
도 5를 참조하면, 파워 게이팅 제어 회로(200)는 PMU(210), CMU(220), 리텐션 유닛(230) 및 논-리텐션 유닛(240)을 포함한다.
도 1과 비교하여 설명하면, 일반적인 파워 게이팅 제어 회로(200)에는 CMU의 리텐션 제어를 위한 별도의 제어 신호가 제공되지 않는다.
또한, 출력 클럭(CLKOUT)의 일시 유예를 위한 클럭 멈춤 요청 신호(CLK_STOP) 및 클럭 멈춤 인식 신호(CLK_ACK)도 제공되지 않는다.
PMU(210)는 파워 게이팅 제어 관련 신호들(RETN, CLK, PGEN, RESETn)을 제공한다.
CMU(220)는 클럭(CLK)에 응답하여 출력 클럭(CLKOUT)을 리텐션 유닛(230) 및 논-리텐션 유닛(240)에 제공한다.
리텐션 유닛(230)은 리텐션 기능이 있는 회로로서, 리텐션 신호(RETN), 출력 클럭(CLKOUT) 및 파워 게이팅 인에이블 신호(PGEN)에 응답하여 회로의 내부 상태 및 레지스터 값 중 일부를 저장하거나 복원할 수 있다. 리텐션 유닛(230)은 리텐션용 플립 플롭(232)를 포함한다.
논-리텐션 유닛(240)은 리셋 신호(RESETn), 출력 클럭(CLKOUT) 및 파워 게이팅 인에이블 신호(PGEN)에 응답하여 회로 내부 상태나 레지스터 값에 대해 초기화 동작을 수행한다. 논-리텐션 유닛(240)은 동기형 리셋 플립 플롭(242) 및 비동기형 리셋 플립 플롭(244)를 포함한다.
도 6은 일반적인 파워 게이팅 제어 회로의 동작을 나타낸 타이밍 다이어그램이다.
도 5 및 도 6을 참조하면, 파워 게이팅 제어 신호(PGEN)가 활성화 되기 전, 시간 T0에서 리텐션 신호(RETN)가 활성화된다. 리텐션 신호(RETN)에 응답하여 리텐션 유닛(230)의 데이터들을 저장시킨다.
시간 T1에서 활성화된 리셋 제어 신호(RESETn)를 논-리텐션 유닛(240)에 제공한다.
시간 T2에서, 파워 게이팅 제어 신호(PGEN)를 활성화시켜 파워 게이팅 모드로 진입한다.
시간 T3에서 파워 게이팅 제어 신호(PGEN)가 비활성화되며 파워 게이팅 모드에서 해제된다.
시간 T4에서 리텐션 신호(RETN)가 비활성화되며 리텐션 유닛(230)의 리텐션용 플립 플롭(232)이 데이터 복원 동작을 수행한다(도면의 a 참조).
시간 T5에서 출력 클럭(CLKOUT)이 공급되며, 논-리텐션 유닛(240)의 리셋 동기형 플립 플롭(242)의 리셋 동작이 시작된다. 이 때, 리셋 동기형 플립 플롭(242)의 출력을 제공받는 리텐션용 플립 플롭(232)이 있을 경우, 리텐션용 플립 플롭(232)의 데이터 복원 동작 중, 리셋 동기형 플립 플롭(242)의 출력을 공급받아 데이터의 내용이 업데이트될 수 있다. 리셋 동기형 플립 플롭(242)의 특성 상, 출력 클럭(CLKOUT)의 로우 레벨에서 하이 레벨로 천이될 때, 시간 T5에서 리셋 동기형 플립 플롭(242)의 리셋 되기 이전의 '모르는 값'이 래치될 수 있었다.
즉, 리텐션용 플립 플롭(232)이 복원된 후에, 유효한 입력으로 동작하지 못하고, 초기화 되지 않은 유효하지 않은 입력 데이터를 래치하여 오동작이 발생될 수 있었다.(도면의 b 참조).
이후, 시간 T7에서는 리셋 제어 신호(RESETn)가 비활성화되어 리셋 동기형 플립 플롭(232)의 리셋 동작은 완료된다.
이와 같이, 일반적인 파워 게이팅 제어 회로(200)의 경우, 시간 T5부터 시간 T6 사이의 구간 동안, 리텐션용 플립 플롭(232)의 데이터의 내용이 '모르는 값'으로 업데이트될 수 있었다.
그리하여, 일반적인 파워 게이팅 제어 회로(200)는, 이전 데이터의 복원이 중요한 리텐션 유닛(230)의 오동작을 유발하므로 동작의 안전성을 지원하기 어려울 수 있다.
도 7은 도 1 및 도 3의 파워 게이팅 제어 회로의 동작을 나타낸 순서도이다.
설명의 편의상, 파워 게이팅 모드에서 해제된 상태부터 제 1 및 제 2 플립 플롭(132, 142)의 동작을 위주로 설명하기로 한다.
도 7을 참조하면, 파워 게이팅 모드에서 해제되고(S10), 제 2 플립 플롭(142)의 리셋 동작이 시작된다(S20).
도 3을 참조하면, 출력 클럭(CLKOUT)이 공급되고 있고, 리셋 제어 신호(RESETn)가 공급되므로, 제 2 플립 플롭(142)의 리셋 동작이 가능하다.
클럭 멈춤 인식 신호(CLKSTOP_ACK)가 활성화되는지 여부를 판단한다(S30).
클럭 멈춤 인식 신호(CLKSTOP_ACK)가 활성화되면(Y), 제 1 플립 플롭(132)의 데이터를 복원할 수 있다. 클럭 멈춤 인식 신호(CLKSTOP_ACK)가 활성화되는 동안 출력 클럭(CLKOUT)은 유예되고 리텐션 신호(RETN)은 비활성화됨으로써, 제 1 플립 플롭(132)의 데이터 복원 동작이 수행될 수 있다.
만약, 클럭 멈춤 인식 신호(CLKSTOP_ACK)가 비활성화되고(N), 리셋 제어 신호(RESETn)가 활성화 상태를 유지하면(Y), 제 2 플립 플롭(142)은 계속 리셋 동작을 수행할 수 있다. 즉, 이 상태는 출력 클럭(CLKOUT)은 공급되고, 리셋 제어 신호(RESETn)는 활성화되어 있으므로, 제 2 플립 플롭(142)은 리셋 동작을 수행할 수 있다.
한편, 클럭 멈춤 인식 신호(CLKSTOP_ACK)가 비활성화되고(N), 리셋 제어 신호(RESETn)가 활성화 상태를 유지하지 못한 상태면(N), 제 2 플립 플롭(142)의 리셋 동작이 해제된다. (S60). 즉, 즉, 리셋 제어 신호(RESETn)이 비활성화 되므로, 제 2 플립 플롭(142)의 리셋 상태는 해제될 수 있다..
설명되지 않은 제 3 플립 플롭(144)은 리셋 제어 신호(RESETn)가 활성화되고 파워 게이팅 모드에서 해제되는 시점부터 리셋 동작이 수행될 수 있음은 당연하다.
도 8은 도 1에 도시된 파워 게이팅 제어 회로(100)를 포함하는 모바일 장치(320)의 일 실시 예를 나타낸다.
도 8을 참조하면, 모바일 장치(320)는 이미지 처리 장치(Image Process Device), 예컨대 디지털 카메라 또는 디지털 카메라가 부착된 이동 전화기, 또는 태블릿(tablet)으로 구현될 수 있다.
모바일 장치(320)는 메모리 장치(321)와 메모리 장치(321)의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러를 포함하는 애플리케이션 프로세서(322), 입력 장치(323), 디스플레이 장치(324) 및 이미지 센서(325)를 포함한다.
입력 장치(323)는 애플리케이션 프로세서(322)의 동작을 제어하기 위한 제어 신호 또는 애플리케이션 프로세서(322)에 의하여 처리될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad), 또는 키보드로 구현될 수 있다.
애플리케이션 프로세서(322)는 메모리 장치(321)에 저장된 데이터를 디스플레이 장치(324)를 통하여 디스플레이할 수 있다. 애플리케이션 프로세서(322)는 모바일 장치(320)의 전반적인 동작을 제어할 수 있다.
이미지 센서(325)는 렌즈를 통하여 영상을 수신한다. 따라서, 애플리케이션 프로세서(322)는 이미지 센서(325)로부터 영상을 수신하고, 수신된 영상 신호를 영상 처리한다.
이러한 애플리케이션 프로세서(322)는 파워 게이팅 제어 회로(100)를 포함할 수 있다. 파워 게이팅 제어 회로(100)는 저전력 모드가 필요한 경우, 리텐션 유닛과 논-리텐션 유닛을 효율적으로 제어하여, 리텐션 유닛의 데이터를 안정적으로 저장 및 복원할 수 있다. 즉, 애플리케이션 프로세서(322)의 파워 게이팅 제어 회로(100)는 리텐션 유닛의 리텐션 해제 시점에 논-리텐션 유닛의 리셋 동작에 영향 받지 않도록 신호들을 제어할 수 있다. 이러한 파워 게이팅 제어 회로(100)는 도 1의 파워 게이팅 제어 회로(100)를 포함할 수 있다.
도 9는 도 1에 도시된 파워 게이팅 제어 회로(100)를 포함하는 모바일 장치(420)의 다른 실시 예를 나타낸다.
도 9를 참조하면, 컴퓨터 시스템(410)은 메모리 장치(411), 메모리 장치(411)를 제어하는 메모리 컨트롤러(412), 무선 송수신기(413), 안테나(414), 애플리케이션 프로세서(415), 입력 장치(416) 및 디스플레이 장치(417)를 포함한다.
무선 송수신기(413)는 안테나(414)를 통하여 무선 신호를 주거나 받을 수 있다. 예컨대, 무선 송수신기(413)는 안테나(414)를 통하여 수신된 무선 신호를 애플리케이션 프로세서(415)에서 처리될 수 있는 신호로 변경할 수 있다.
따라서, 애플리케이션 프로세서(415)는 무선 송수신기(413)로부터 출력된 신호를 처리하고 처리된 신호를 디스플레이 장치(417)로 전송할 수 있다. 또한, 무선 송수신기(413)는 애플리케이션 프로세서(415)으로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(414)를 통하여 외부 장치로 출력할 수 있다. 실시 예에 따라, 애플리케이션 프로세서(415)는 도 1에 도시된 파워 게이팅 제어 회로(100)를 포함할 수 있다.
이러한 애플리케이션 프로세서(415)는 파워 게이팅 제어 회로(100)를 포함할 수 있다. 파워 게이팅 제어 회로(100)는 저전력 모드가 필요한 경우, 리텐션 유닛과 논-리텐션 유닛을 효율적으로 제어하여, 리텐션 유닛의 데이터를 안정적으로 저장 및 복원할 수 있다. 즉, 애플리케이션 프로세서(322)의 파워 게이팅 제어 회로(100)는 리텐션 유닛의 리텐션 해제 시점에 논-리텐션 유닛의 리셋 동작에 영향 받지 않도록 신호들을 제어할 수 있다. 이러한 파워 게이팅 제어 회로(100)는 도 1의 파워 게이팅 제어 회로를 포함할 수 있다.
입력 장치(416)는 애플리케이션 프로세서(415)의 동작을 제어하기 위한 제어 신호 또는 애플리케이션 프로세서(415)에 의하여 처리될 데이터를 입력할 수 있는 장치로서, 터치 패드 (touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad), 또는 키보드로 구현될 수 있다.
실시 예에 따라, 메모리 장치(411)의 동작을 제어할 수 있는 메모리 컨트롤러(412)는 애플리케이션 프로세서(415)의 일부로서 구현될 수 있고 또한 애플리케이션 프로세서(415)와 별도의 칩으로 구현될 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록 청구 범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명은 파워 게이팅 제어 회로, 특히 모바일의 파워 업 회로 및 모바일 어플리케이션 프로세서에 적용이 가능하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: PMU
120: CMU
130: 리텐션 유닛
140: 논-리텐션 유닛

Claims (10)

  1. 제 1 플립 플롭을 포함하며, 파워 게이팅 모드에 대해 상기 제 1 플립 플롭의 데이터를 저장 및 복원하는 리텐션 유닛; 및
    제 2 및 제 3 플립 플롭을 포함하며 상기 파워 게이팅 모드에 대해 상기 제 2 및 제 3 플립 플롭의 데이터의 초기화를 수행하는 논-리텐션 유닛을 포함하되,
    상기 리텐션 유닛의 데이터 복원 전에, 상기 논-리텐션 유닛의 초기화 동작을 수행하도록 제어하는 파워 게이팅 제어 회로.
  2. 제 1 항에 있어서,
    상기 리텐션 유닛의 상기 제 1 플립 플롭은 출력 클럭 및 리텐션 신호에 응답하여, 상기 제 1 플립 플롭은 상기 파워 게이팅 모드 진입 이전에 상기 데이터의 저장을 수행하고, 상기 파워 게이팅 모드 진입 이후에 상기 데이터의 복원을 수행하며, 상기 제 1 플립 플롭은 상기 제 2 플립 플롭의 출력을 수신하도록 연결된 파워 게이팅 제어 회로.
  3. 제 1 항에 있어서,
    상기 논-리텐션 유닛의 상기 제 2 플립 플롭의 초기화 동작은 출력 클럭에 동기되는 동기형 플립 플롭을 포함하고,
    상기 논-리텐션 유닛의 상기 제 3 플립 플롭의 초기화 동작은 상기 출력 클럭과 무관한 비동기형 플립 플롭을 포함하는 파워 게이팅 제어 회로.
  4. 제 3항에 있어서,
    상기 제 2 플립 플롭은 상기 출력 클럭 및 리셋 신호에 응답하여,
    상기 파워 게이팅 모드 해제 후, 상기 제 2 플립 플롭의 데이터의 초기화를 수행하는 파워 게이팅 제어 회로.
  5. 제 3항에 있어서,
    상기 제 3 플립 플롭은 상기 파워 게이팅 모드 해제 후, 상기 출력 클럭과는 무관하며 상기 리셋 신호에 응답하여 상기 제 3 플립 플롭의 데이터의 초기화를 수행하는 파워 게이팅 제어 회로.
  6. 제 4항에 있어서,
    상기 제 1 플립 플롭의 상기 데이터 복원 동작 중, 상기 출력 클럭이 일시 정지하는 파워 게이팅 제어 회로.
  7. 메모리 장치;
    상기 메모리 장치로부터의 데이터 처리 및 동작을 제어할 수 있는 어플리케이션 프로세서; 및
    상기 어플리케이션 프로세서로부터 처리된 데이터를 디스플레이하는 디스플레이 장치를 포함하며,
    상기 어플리케이션 프로세서는,
    제 1 플립 플롭을 포함하며, 파워 게이팅 모드에 대해 상기 제 1 플립 플롭의 데이터를 저장 및 복원하는 리텐션 유닛; 및
    제 2 및 제 3 플립 플롭을 포함하며 상기 파워 게이팅 모드에 대해 상기 제 2 및 제 3 플립 플롭의 데이터의 초기화를 수행하는 논-리텐션 유닛을 포함하되,
    상기 논-리텐션 유닛의 초기화 후에 상기 리텐션 유닛의 데이터를 복원하도록 제어하는 모바일 장치.
  8. 제 7항에 있어서,
    상기 리텐션 유닛의 상기 제 1 플립 플롭은 출력 클럭 및 리텐션 신호에 응답하여, 상기 제 1 플립 플롭은 상기 파워 게이팅 모드 진입 이전에 상기 데이터의 저장을 수행하고, 상기 파워 게이팅 모드 진입 이후에 상기 데이터의 복원을 수행하며, 상기 제 1 플립 플롭은 상기 제 2 플립 플롭의 출력을 수신하도록 연결된 모바일 장치.
  9. 제 7항에 있어서,
    상기 논-리텐션 유닛의 상기 제 2 플립 플롭의 초기화 동작은 출력 클럭에 동기되는 동기형 플립 플롭을 포함하고,
    상기 논-리텐션 유닛의 상기 제 3 플립 플롭의 초기화 동작은 상기 출력 클럭과 무관한 비동기형 플립 플롭을 포함하는 모바일 장치.
  10. 제 9항에 있어서,
    상기 제 2 플립 플롭의 데이터의 초기화 후, 상기 제 1 플립 플롭의 데이터 복원 동작을 수행하도록 제어하는 모바일 장치.
KR1020150079366A 2015-06-04 2015-06-04 데이터 복원을 안정적으로 제어하는 파워 게이팅 제어 회로 Active KR102325388B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150079366A KR102325388B1 (ko) 2015-06-04 2015-06-04 데이터 복원을 안정적으로 제어하는 파워 게이팅 제어 회로
US15/090,896 US9941863B2 (en) 2015-06-04 2016-04-05 Power gating control circuit for stably controlling data restoring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150079366A KR102325388B1 (ko) 2015-06-04 2015-06-04 데이터 복원을 안정적으로 제어하는 파워 게이팅 제어 회로

Publications (2)

Publication Number Publication Date
KR20160143159A true KR20160143159A (ko) 2016-12-14
KR102325388B1 KR102325388B1 (ko) 2021-11-11

Family

ID=57452419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150079366A Active KR102325388B1 (ko) 2015-06-04 2015-06-04 데이터 복원을 안정적으로 제어하는 파워 게이팅 제어 회로

Country Status (2)

Country Link
US (1) US9941863B2 (ko)
KR (1) KR102325388B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018144126A1 (en) * 2017-02-06 2018-08-09 Qualcomm Incorporated Clock glitch prevention for retention operational mode
CN112130921A (zh) * 2020-09-30 2020-12-25 合肥沛睿微电子股份有限公司 快速恢复工作状态的方法及电子装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102740426B1 (ko) * 2016-01-25 2024-12-06 삼성전자주식회사 반도체 장치 및 그 구동 방법
US9985610B2 (en) 2016-01-25 2018-05-29 Samsung Electronics Co., Ltd. Semiconductor device and a method of operating the same
JP6878071B2 (ja) * 2017-03-21 2021-05-26 株式会社東芝 半導体集積回路及び半導体集積回路の診断方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080238510A1 (en) * 2007-03-30 2008-10-02 Aksamit Randy J Low leakage state retention circuit
KR20090027042A (ko) * 2007-09-11 2009-03-16 주식회사 동부하이텍 리텐션 기능을 갖는 ｍｔｃｍｏｓ 플립플롭

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6989702B2 (en) * 2002-07-11 2006-01-24 Texas Instruments Incorporated Retention register with normal functionality independent of retention power supply
US7365596B2 (en) * 2004-04-06 2008-04-29 Freescale Semiconductor, Inc. State retention within a data processing system
US7138842B2 (en) * 2005-04-01 2006-11-21 Freescale Semiconductor, Inc. Flip-flop circuit having low power data retention
US7394687B2 (en) * 2005-05-09 2008-07-01 Nantero, Inc. Non-volatile-shadow latch using a nanotube switch
US7639056B2 (en) * 2005-05-26 2009-12-29 Texas Instruments Incorporated Ultra low area overhead retention flip-flop for power-down applications
US7652513B2 (en) * 2007-08-27 2010-01-26 Texas Instruments Incorporated Slave latch controlled retention flop with lower leakage and higher performance
US7583121B2 (en) * 2007-08-30 2009-09-01 Freescale Semiconductor, Inc. Flip-flop having logic state retention during a power down mode and method therefor
US7710177B2 (en) * 2007-09-12 2010-05-04 Freescale Semiconductor, Inc. Latch device having low-power data retention
JP2010145134A (ja) * 2008-12-16 2010-07-01 Renesas Electronics Corp 半導体集積回路、半導体集積回路の内部状態退避回復方法
KR101612298B1 (ko) * 2009-03-13 2016-04-14 삼성전자주식회사 파워 게이팅 회로 및 이를 포함하는 집적 회로
US8456214B2 (en) 2009-11-17 2013-06-04 Arm Limited State retention circuit and method of operation of such a circuit
US8427214B2 (en) * 2010-06-03 2013-04-23 Arm Limited Clock state independent retention master-slave flip-flop
TWI590249B (zh) * 2010-12-03 2017-07-01 半導體能源研究所股份有限公司 積體電路，其驅動方法，及半導體裝置
US8188782B1 (en) 2010-12-12 2012-05-29 Mediatek Inc. Clock system and method for compensating timing information of clock system
JP5768703B2 (ja) 2011-12-26 2015-08-26 富士通株式会社 電子機器及び同期リセット制御プログラム
US8963627B2 (en) 2013-06-05 2015-02-24 Via Technologies, Inc. Digital power gating with controlled resume
US9813047B2 (en) * 2015-04-13 2017-11-07 Mediatek Singapore Pte. Ltd. Standby mode state retention logic circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080238510A1 (en) * 2007-03-30 2008-10-02 Aksamit Randy J Low leakage state retention circuit
KR20090027042A (ko) * 2007-09-11 2009-03-16 주식회사 동부하이텍 리텐션 기능을 갖는 ｍｔｃｍｏｓ 플립플롭

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018144126A1 (en) * 2017-02-06 2018-08-09 Qualcomm Incorporated Clock glitch prevention for retention operational mode
US10401941B2 (en) 2017-02-06 2019-09-03 Qualcomm Incorporated Clock glitch prevention for retention operational mode
CN112130921A (zh) * 2020-09-30 2020-12-25 合肥沛睿微电子股份有限公司 快速恢复工作状态的方法及电子装置
CN112130921B (zh) * 2020-09-30 2023-10-03 合肥沛睿微电子股份有限公司 快速恢复工作状态的方法及电子装置

Also Published As

Publication number Publication date
KR102325388B1 (ko) 2021-11-11
US20160359472A1 (en) 2016-12-08
US9941863B2 (en) 2018-04-10

Similar Documents

Publication Publication Date Title
US8214668B2 (en) Synchronizing circuit
US9772648B2 (en) Low power asynchronous counters in a synchronous system
CN100373288C (zh) 无假信号的时钟选择电路
KR20160143159A (ko) 데이터 복원을 안정적으로 제어하는 파워 게이팅 제어 회로
CN108345351B (zh) 片上系统、时钟门控组件、多路复用器组件以及分频组件
US8659336B2 (en) Apparatus and method for synchronising signals
US11973504B2 (en) Multi-reset and multi-clock synchronizer, and synchronous multi-cycle reset synchronization circuit
CN103684375A (zh) 一种时钟分频切换电路及时钟芯片
US8819401B2 (en) Semiconductor device and reset control method in semiconductor device
JP5285643B2 (ja) 半導体集積回路および電子情報機器
US7003683B2 (en) Glitchless clock selection circuit
US6624681B1 (en) Circuit and method for stopping a clock tree while maintaining PLL lock
US10401941B2 (en) Clock glitch prevention for retention operational mode
CN107077163B (zh) 时钟相位对齐
US8402297B2 (en) Method and apparatus for indicating multi-power rail status of integrated circuits
TWI849227B (zh) 時脈交叉先進先出（ｆｉｆｏ）狀態斂聚式同步器
US9116701B2 (en) Memory unit, information processing device, and method
US7848163B2 (en) Semiconductor memory device and method for driving the same
KR102112251B1 (ko) 인터커넥트 회로의 리셋 방법 및 이를 위한 장치
US20170212551A1 (en) Semiconductor device, a semiconductor system, and a method of operating the semiconductor device
US8499188B2 (en) Processing device for determining whether to output a first data using a first clock signal or a second data using delay from the first clock signal according to a control signal
KR102568225B1 (ko) 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법
KR20210015609A (ko) 인터커넥트 회로의 리셋 방법 및 이를 위한 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150604

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200511

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150604

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210225

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20210610

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20210225

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20210610

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20210426

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20210805

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20210712

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20210610

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20210426

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20211105

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20211108

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20241024

Start annual number: 4

End annual number: 4