[go: up one dir, main page]

KR20160117087A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR20160117087A
KR20160117087A KR1020150045750A KR20150045750A KR20160117087A KR 20160117087 A KR20160117087 A KR 20160117087A KR 1020150045750 A KR1020150045750 A KR 1020150045750A KR 20150045750 A KR20150045750 A KR 20150045750A KR 20160117087 A KR20160117087 A KR 20160117087A
Authority
KR
South Korea
Prior art keywords
signal
data
flag
selection
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020150045750A
Other languages
English (en)
Inventor
윤영준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150045750A priority Critical patent/KR20160117087A/ko
Priority to US14/808,060 priority patent/US9438210B1/en
Priority to CN201610006989.6A priority patent/CN106024045B/zh
Priority to TW105101263A priority patent/TWI704491B/zh
Publication of KR20160117087A publication Critical patent/KR20160117087A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization

Landscapes

  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체장치는 제1 출력시퀀스에서 저장데이터와 상기 제1 입력신호를 비교하여 제1 선택비교신호를 생성하고, 상기 1 입력신호와 상기 제2 입력신호를 비교하여 제2 선택비교신호를 생성하며, 제2 출력시퀀스에서 저장데이터와 상기 제2 입력신호를 비교하여 상기 제1 선택비교신호를 생성하고, 상기 2 입력신호와 상기 제1 입력신호를 비교하여 상기 제2 선택비교신호를 생성하는 데이터출력회로; 및 상기 제1 및 제2 선택비교신호에 포함된 비트들의 논리레벨을 감지하여 제1 및 제2 감지신호를 생성하고, 저장플래그에 응답하여 상기 제1 및 제2 감지신호로부터 제1 및 제2 플래그를 생성하며, 상기 제1 및 제2 플래그를 순차적으로 전송제어신호로 출력하는 제어신호출력회로를 포함한다.

Description

반도체장치{SEMICONDUCTOR DEVICE}
본 발명은 데이터 반전 방식을 사용하는 반도체장치에 관한 것이다.
최근 반도체장치에서는 다수 비트 프리페치 방식이 일반적으로 사용되고 있다. 다수 비트 프리페치 방식을 사용하는 반도체장치는 한 번의 리드커맨드에 응답하여 다수 비트의 데이터를 메모리셀로부터 병렬로 출력하고, 그 출력된 다수 비트의 데이터를 클럭에 동기하여 동일한 데이터입출력 핀을 통하여 출력한다. 다수 비트 프리페치 방식을 사용하면 내부 코어(Core)의 컬럼 경로의 동작은 외부의 클럭 주파수의 절반 이하로 동작할 수 있기 때문에 반도체장치 내부 코어의 설계 및 컬럼 경로의 설계가 매우 쉬워지게 되는 장점을 가진다.
한편, 외부의 클럭 주파수가 증가하고, 데이터가 출력되는 데이터패드의 수가 증가함에 따라 반도체장치는 32개 이상의 데이터패드를 통해 데이터가 동시에 출력되는 와이드 입/출력(Wide I/O) 구조를 갖는다. 32개의 데이터패드를 통해 데이터가 동시에 출력되는 경우 출력되는 데이터에는 엄청난 잡음이 유기되는데, 이를 통상 동시 스위칭 잡음(Simultaneous Switching Noise)이라 한다. 동시 스위칭 잡음은 출력데이터의 파형을 손상시켜, 메모리 장치의 신호 충실도(signal integrity)를 떨어뜨린다. 이렇게 되면 반도체장치가 고주파수 시스템에서 필요로 하는 입/출력 성능을 만족시키는 것이 어려워진다. 따라서 고주파수 시스템에서 사용되는 메모리 장치는 그 입/출력 성능을 향상시키기 위해 데이터 반전 방식을 사용하고 있다.
데이터 반전(Data Inversion) 방식은 반도체장치의 동시 스위칭 잡음을 줄이는 것을 목적으로 한다. 데이터 반전 방식을 사용하는 반도체장치는 현재 출력될 소정 비트수(일반적으로 8비트)의 데이터와 이전에 출력된 데이터 간의 토글링(toggling)된 비트의 수에 따라 현재 출력되는 데이터를 반전시켜 출력하거나 또는 그대로 출력한다. 데이터 반전 방식을 사용하면 출력 데이터에서 토글링되는 비트의 수가 항상 반 미만으로 유지될 수 있으므로, 동시 스위칭 잡음이 감소하여 신호의 충실도가 향상되므로 반도체장치는 보다 좋은 입/출력 성능을 가질 수 있게 된다.
본 발명은 다수의 데이터패드들을 통해 출력되는 출력데이터와 제어패드를 통해 출력되는 제어신호에 대해서 함께 데이터 반전 방식을 수행하는 반도체장치를 제공한다.
이를 위해 본 발명은 제1 입력신호 및 제2 입력신호가 순차적으로 출력데이터로 출력되는 제1 출력시퀀스에서 저장데이터와 상기 제1 입력신호를 비교하여 제1 선택비교신호를 생성하고, 상기 1 입력신호와 상기 제2 입력신호를 비교하여 제2 선택비교신호를 생성하며, 상기 제2 입력신호 및 제1 입력신호가 순차적으로 상기 출력데이터로 출력되는 제2 출력시퀀스에서 저장데이터와 상기 제2 입력신호를 비교하여 상기 제1 선택비교신호를 생성하고, 상기 2 입력신호와 상기 제1 입력신호를 비교하여 상기 제2 선택비교신호를 생성하는 데이터출력회로; 및 상기 제1 및 제2 선택비교신호에 포함된 비트들의 논리레벨을 감지하여 제1 및 제2 감지신호를 생성하고, 저장플래그에 응답하여 상기 제1 및 제2 감지신호로부터 제1 및 제2 플래그를 생성하며, 상기 제1 및 제2 플래그를 순차적으로 전송제어신호로 출력하는 제어신호출력회로를 포함하는 반도체장치를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 입력제어신호에 응답하여 제1 입력신호 및 제2 입력신호를 순차적으로 래치하고, 출력제어신호에 응답하여 상기 래치된 상기 제1 입력신호 및 상기 제2 입력신호를 파이프래치데이터로 출력하는 제1 파이프래치부; 제1 출력시퀀스에서 상기 제2 입력신호를 저장데이터로 저장하고, 제2 출력시퀀스에서 상기 제1 입력신호를 상기 저장데이터로 저장하는 데이터저장부; 상기 저장데이터와 상기 제1 입력신호를 비교하여 제1 비교신호를 생성하고, 상기 제1 입력신호와 상기 제2 입력신호를 비교하여 제2 비교신호를 생성하며, 상기 저장데이터와 상기 제2 입력신호를 비교하여 제3 비교신호를 생성하는 데이터비교부; 상기 제1 출력시퀀스에서 상기 제1 비교신호를 상기 제1 선택비교신호로 출력하고, 상기 제2 비교신호를 상기 제2 선택비교신호로 출력하며, 상기 제2 출력시퀀스에서 상기 제3 비교신호를 상기 제1 선택비교신호로 출력하고, 상기 제2 비교신호를 상기 제2 선택비교신호로 출력하는 비교신호선택부; 및 상기 제1 및 제2 선택비교신호에 포함된 비트들의 논리레벨을 감지하여 제1 및 제2 감지신호를 생성하고, 저장플래그에 응답하여 상기 제1 및 제2 감지신호로부터 제1 및 제2 플래그를 생성하며, 상기 제1 및 제2 플래그를 순차적으로 전송제어신호로 출력하는 제어신호출력회로를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 제1 입력신호 및 제2 입력신호가 순차적으로 출력데이터로 출력되는 제1 출력시퀀스에서 저장데이터와 상기 제1 입력신호를 비교하여 제1 선택비교신호를 생성하고, 상기 1 입력신호와 상기 제2 입력신호를 비교하여 제2 선택비교신호를 생성하며, 상기 제2 입력신호 및 제1 입력신호가 순차적으로 상기 출력데이터로 출력되는 제2 출력시퀀스에서 저장데이터와 상기 제2 입력신호를 비교하여 상기 제1 선택비교신호를 생성하고, 상기 2 입력신호와 상기 제1 입력신호를 비교하여 상기 제2 선택비교신호를 생성하는 데이터출력회로; 및 상기 제1 선택비교신호에 포함된 비트들의 논리레벨을 감지하여 제1 감지신호를 생성하고, 상기 제2 선택비교신호에 포함된 비트들의 논리레벨을 감지하여 제2 감지신호를 생성하는 비트감지부; 저장플래그와 상기 제1 감지신호를 비교하여 상기 제1 플래그를 생성하고, 상기 제1 플래그와 상기 제2 감지신호를 비교하여 상기 제2 플래그를 생성하는 플래그생성부; 지연저장제어신호에 응답하여 상기 제2 감지신호를 상기 저장플래그로 저장하는 플래그저장부; 상기 제1 출력시퀀스에서 상기 제1 플래그를 제1 선택플래그로 출력하고, 상기 제2 플래그를 상기 제2 선택플래그로 출력하며, 상기 제2 출력시퀀스에서 상기 제2 플래그를 제1 선택플래그로 출력하고, 상기 제1 플래그를 상기 제2 선택플래그로 출력하는 선택플래그생성부; 지연입력제어신호에 응답하여 상기 제1 선택플래그 및 상기 제2 선택플래그를 순차적으로 래치하고, 지연출력제어신호에 응답하여 상기 래치된 상기 제1 선택플래그 및 상기 제2 선택플래그를 반전제어신호로 출력하는 제1 파이프래치부; 및 상기 반전제어신호를 내부클럭에 동기하여 제어패드를 통해 출력되는 상기 전송제어신호를 생성하는 제어신호출력부를 포함하는 반도체장치를 제공한다.
본 발명에 의하면 다수의 데이터패드들을 통해 출력되는 출력데이터와 제어패드를 통해 출력되는 제어신호에 대해서 함께 데이터 반전 방식이 수행되도록 함으로써, 출력데이터와 제어신호에서 발생되는 동시 스위칭 잡음을 제거하여 신호충실도를 향상시킬 수 있는 효과가 있다.
또한, 버스트시퀀스 변화에 따라 설계변경 없이 데이터 반전 방식을 제공할 수 있는 효과도 있다.
도 1은 본 발명의 일 실시예에 따른 반도체장치의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체장치에서 버스트시퀀스에 따라 데이터패드들을 통해 출력되는 데이터의 출력순서의 조합들을 보여주는 표이다.
도 3은 도 1에 도시된 반도체장치에 포함된 데이터비교부의 일 실시예에 따른 회로도이다.
도 4는 도 1에 도시된 반도체장치에 포함된 비교신호선택부의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 5는 도 1에 도시된 반도체장치에 포함된 위상제어부의 일 실시예에 따른 회로도이다.
도 6은 도 1에 도시된 반도체장치에 포함된 비트감지부의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 7은 도 1에 도시된 반도체장치에 포함된 플래그생성부의 일 실시예에 따른 회로도이다.
도 8은 도 1에 도시된 반도체장치에 포함된 선택플래그생성부의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 9 내지 도 11은 도 1에 도시된 반도체장치에서 데이터 반전 방식이 수행되는 동작을 설명하기 위한 표이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 실시예에 따른 반도장치는 데이터출력회로그룹(11) 및 제어신호출력회로(12)를 포함할 수 있다. 데이터출력회로그룹(11)은 제1 내지 제8 데이터출력회로(11_1, 11_2,…, 11_8)를 포함할 수 있다. 제1 데이터출력회로(11_1)는 데이터선택부(111), 데이터저장부(112), 데이터비교부(113), 비교신호선택부(114), 제1 파이프래치부(115), 위상제어부(116), 데이터출력부(117) 및 데이터패드(118)를 포함할 수 있다. 제어신호출력회로(12)는 비트감지부(121), 플래그생성부(122), 플래그저장부(123), 선택플래그생성부(124), 제2 파이프래치부(125), 제어신호출력부(126) 및 제어패드(127)를 포함할 수 있다.
데이터선택부(111)는 선택제어신호(S_CON)에 응답하여 순차적으로 입력되는 제1 입력신호(DIN1<1>), 제2 입력신호(DIN2<1>), 제3 입력신호(DIN3<1>) 및 제4 입력신호(DIN4<1>) 중 하나를 최종데이터(F_DT)로 선택할 수 있다. 선택제어신호(S_CON)는 제1 입력신호(DIN1<1>), 제2 입력신호(DIN2<1>), 제3 입력신호(DIN3<1>) 및 제4 입력신호(DIN4<1>)가 제1 파이프래치부(115), 위상제어부(116) 및 데이터출력부(117)를 통해 데이터패드(118)로 출력되는 순서에 대한 정보, 즉 버스트시퀀스(Burst Sequence)에 따라 설정되는 논리레벨을 갖는다.
데이터저장부(112)는 저장제어신호(PINSUM)에 응답하여 최종데이터(F_DT)를 저장데이터(S_DT)로 출력할 수 있다. 저장제어신호(PINSUM)는 제1 내지 제4 입력제어신호(PIN<1:4>)의 인에이블 여부에 따라 인에이블되도록 설정될 수 있다. 예를 들어, 저장제어신호(PINSUM)는 제1 내지 제4 입력제어신호(PIN<1:4>)가 모두 인에이블되어 제1 입력신호(DIN1<1>), 제2 입력신호(DIN2<1>), 제3 입력신호(DIN3<1>) 및 제4 입력신호(DIN4<1>)가 모두 제1 파이프래치부(115)에 입력된 후 인에이블되도록 설정될 수 있다. 저장제어신호(PINSUM) 및 입력제어신호(PIN<1:4>)의 인에이블되는 논리레벨은 실시예에 따라서 다양하게 설정할 수 있다.
데이터비교부(113)는 저장데이터(S_DT), 제1 입력신호(DIN1<1>), 제2 입력신호(DIN2<1>), 제3 입력신호(DIN3<1>) 및 제4 입력신호(DIN4<1>)중 버스트시퀀스에 따라 선택된 2개의 신호를 비교하는 동작을 수행하여 제1 내지 제6 비교신호(COM<1:6>)를 생성할 수 있다. 데이터비교부(113)의 구체적인 구성 및 동작은 도 2 및 도 3을 참고하여 후술한다.
비교신호선택부(114)는 선택제어신호(S_CON)에 응답하여 제1 내지 제6 비교신호(COM<1:6>)를 선택적으로 제1 비교선택신호(C_SEL1<1>), 제2 비교선택신호(C_SEL2<1>), 제3 비교선택신호(C_SEL3<1>) 및 제4 비교선택신호(C_SEL4<1>)로 출력할 수 있다. 비교신호선택부(114)는 버스트시퀀스에 따라 제1 내지 제6 비교신호(COM<1:6>) 중 제1 비교선택신호(C_SEL1<1>), 제2 비교선택신호(C_SEL2<1>), 제3 비교선택신호(C_SEL3<1>) 및 제4 비교선택신호(C_SEL4<1>)로 출력될 신호를 선택한다. 비교신호선택부(114)의 구체적인 구성 및 동작은 도 4를 참고하여 후술한다.
제1 파이프래치부(115)는 제1 내지 제4 입력제어신호(PIN<1:4>) 및 제1 내지 제4 출력제어신호(POUT<1:4>)에 응답하여 제1 입력신호(DIN1<1>), 제2 입력신호(DIN2<1>), 제3 입력신호(DIN3<1>) 및 제4 입력신호(DIN4<1>)를 파이프래치데이터(FL_DT)로 출력할 수 있다. 제1 파이프래치부(115)는 제1 입력제어신호(PIN<1>)가 인에이블되는 경우 제1 입력신호(DIN1<1>)를 입력받아 래치하고, 제1 입력제어신호(PIN<2>)가 인에이블되는 경우 제2 입력신호(DIN2<1>)를 입력받아 래치하며, 제3 입력제어신호(PIN<3>)가 인에이블되는 경우 제3 입력신호(DIN3<1>)를 입력받아 래치하고, 제4 입력제어신호(PIN<4>)가 인에이블되는 경우 제4 입력신호(DIN4<1>)를 입력받아 래치한다. 제1 파이프래치부(115)는 제1 출력제어신호(POUT<1>)가 인에이블되는 경우 래치된 제1 입력신호(DIN1<1>)를 파이프래치데이터(FL_DT)로 출력하고, 제2 출력제어신호(POUT<2>)가 인에이블되는 경우 래치된 제2 입력신호(DIN2<1>)를 파이프래치데이터(FL_DT)로 출력하며, 제3 출력제어신호(POUT<3>)가 인에이블되는 경우 래치된 제3 입력신호(DIN3<1>)를 파이프래치데이터(FL_DT)로 출력하고, 제4 출력제어신호(POUT<4>)가 인에이블되는 경우 래치된 제4 입력신호(DIN4<1>)를 파이프래치데이터(FL_DT)로 출력한다. 제1 내지 제4 입력제어신호(PIN<1:4>) 및 제1 내지 제4 출력제어신호(POUT<1:4>)가 인에이블되는 논리레벨은 실시예에 따라서 다양하게 설정될 수 있다. 제1 파이프래치부(115)는 병렬로 입력된 제1 입력신호(DIN1<1>), 제2 입력신호(DIN2<1>), 제3 입력신호(DIN3<1>) 및 제4 입력신호(DIN4<1>)를 직렬로 변환하여 파이프래치데이터(FL_DT)로 출력할 수 있다. 파이프래치데이터(FL_DT)로 출력되는 제1 입력신호(DIN1<1>), 제2 입력신호(DIN2<1>), 제3 입력신호(DIN3<1>) 및 제4 입력신호(DIN4<1>)의 순서는 버스트시퀀스에 따라 결정될 수 있다.
위상제어부(116)는 반전제어신호(IV_CON)에 응답하여 파이프래치데이터(FL_DT)의 위상 반전 여부를 결정하여 위상데이터(P_DT)를 출력할 수 있다. 위상제어부(116)는 반전제어신호(IV_CON)가 인에이블되는 경우 파이프래치데이터(FL_DT)의 위상을 반전시켜 위상데이터(P_DT)로 출력할 수 있다. 위상제어부(116)의 구체적인 구성 및 동작은 도 5를 참고하여 후술한다.
데이터출력부(117)는 위상데이터(P_DT)를 내부클럭(ICLK)에 동기하여 제1 출력데이터(DQ<1>)로 출력한다. 제1 출력데이터(DQ<1>)는 데이터패드(118)를 통해 반도체장치 외부로 출력된다. 내부클럭(ICLK)은 데이터출력을 위해 반도체장치 내부에서 생성되는 신호로 반도체장치 외부에서 인가되는 외부클럭으로부터 생성되도록 구현될 수 있다.
제2 내지 제8 데이터출력회로(11_2,…, 11_8)는 입력신호들(DIN1<2:8>, DIN2<2:8>, DIN3<2:8>, DIN4<2:8>)을 입력받아, 비교선택신호들(C_SEL1<2:8>, C_SEL2<2:8>, C_SEL3<2:8>, C_SEL4<2:8>) 및 제2 내지 제8 출력데이터(DQ<2:8>)를 생성하여 출력한다. 제2 내지 제8 데이터출력회로(11_2,…, 11_8)의 구성 및 동작은 제1 데이터출력회로(11_1)와 입출력신호를 제외하고는 거의 동일하므로 구체적인 설명은 생략한다.
비트감지부(121)는 제1 비교선택신호(C_SEL1<1:8>)에 포함된 비트들의 레벨을 감지하여 제1 감지신호(DET1)를 생성할 수 있다. 예를 들어, 비트감지부(121)는 제1 비교선택신호(C_SEL1<1:8>)에 포함된 비트들의 논리레벨 중 로직하이레벨(이하, "H"로 지칭함)의 개수가 5개 이상인 경우 로직하이레벨로 인에이블된 제1 감지신호(DET1)를 생성할 수 있다. 비트감지부(121)는 제2 비교선택신호(C_SEL2<1:8>)에 포함된 비트들의 레벨을 감지하여 제2 감지신호(DET2)를 생성할 수 있다. 비트감지부(121)는 제3 비교선택신호(C_SEL3<1:8>)에 포함된 비트들의 레벨을 감지하여 제3 감지신호(DET3)를 생성할 수 있다. 비트감지부(121)는 제4 비교선택신호(C_SEL4<1:8>)에 포함된 비트들의 레벨을 감지하여 제4 감지신호(DET4)를 생성할 수 있다. 비트감지부(121)의 구체적인 구성 및 동작은 도 6을 참고하여 후술한다.
플래그생성부(122)는 저장플래그(FLAG_S)와 제1 감지신호(DET)의 논리레벨을 비교하여 제1 플래그(FLAG1)를 생성할 수 있다. 예를 들어, 플래그생성부(122)는 저장플래그(FLAG_S)와 제1 감지신호(DET1)의 논리레벨이 상이한 경우 로직하이레벨의 제1 플래그(FLAG1)를 생성하고, 동일한 경우 로직로우레벨의 제1 플래그(FLAG1)를 생성할 수 있다. 플래그생성부(122)는 제1 감지신호(DET1)와 제2 감지신호(DET2)의 논리레벨을 비교하여 제2 플래그(FLAG2)를 생성할 수 있다. 플래그생성부(122)는 제2 감지신호(DET2)와 제3 감지신호(DET3)의 논리레벨을 비교하여 제3 플래그(FLAG3)를 생성할 수 있다. 플래그생성부(122)는 제3 감지신호(DET3)와 제4 감지신호(DET4)의 논리레벨을 비교하여 제4 플래그(FLAG4)를 생성할 수 있다. 플래그생성부(122)의 구체적인 구성 및 동작은 도 7을 참고하여 후술한다.
플래그저장부(123)는 지연저장제어신호(PINSUMD)에 응답하여 제4 플래그(FLAG4)를 저장하고, 저장플래그(FLAG_S)로 출력한다. 지연저장제어신호(PINSUMD)는 저장제어신호(PINSUM)를 기설정된 지연구간만큼 지연시켜 생성된 신호이다. 지연저장제어신호(PINSUMD)를 생성하기 위해 저장제어신호(PINSUM)를 지연시키는 지연구간은 데이터저장부(112), 데이터비교부(113), 비교신호선택부(114), 비트감지부(121) 및 플래그생성부(122)의 동작구간으로 설정되는 것이 바람직하다.
선택플래그생성부(124)는 지연선택제어신호(S_COND)에 응답하여 순차적으로 입력되는 제1 플래그(FLAG1), 제2 플래그(FLAG2), 제3 플래그(FLAG3) 및 제4 플래그(FLAG4)를 선택적으로 제1 선택플래그(S_FLAG1), 제2 선택플래그(S_FLAG2), 제3 선택플래그(S_FLAG3) 및 제4 선택플래그(S_FLAG4)로 출력할 수 있다. 즉, 선택플래그생성부(124)는 지연선택제어신호(S_COND)에 의해 설정되는 버스트시퀀스에 따라 제1 플래그(FLAG1), 제2 플래그(FLAG2), 제3 플래그(FLAG3) 및 제4 플래그(FLAG4) 중 제1 선택플래그(S_FLAG1), 제2 선택플래그(S_FLAG2), 제3 선택플래그(S_FLAG3) 및 제4 선택플래그(S_FLAG4)로 출력될 신호를 선택할 수 있다. 지연선택제어신호(S_COND)는 선택제어신호(S_CON)를 기설정된 지연구간만큼 지연시켜 생성된 신호이다. 지연선택제어신호(S_COND)를 생성하기 위해 선택제어신호(S_CON)를 지연시키는 지연구간은 데이터선택부(111), 데이터저장부(112), 데이터비교부(113), 비교신호선택부(114), 비트감지부(121) 및 플래그생성부(122)의 동작구간으로 설정되는 것이 바람직하다. 선택플래그생성부(124)의 구체적인 구성 및 동작은 도 8을 참고하여 후술한다.
제2 파이프래치부(125)는 제1 내지 제4 지연입력제어신호(PIND<1:4>) 및 제1 내지 제4 지연출력제어신호(POUTD<1:4>)에 응답하여 제1 선택플래그(S_FLAG1), 제2 선택플래그(S_FLAG2), 제3 선택플래그(S_FLAG3) 및 제4 선택플래그(S_FLAG4)를 반전제어신호(IV_CON)로 출력할 수 있다. 제2 파이프래치부(125)는 제1 지연입력제어신호(PIND<1>)가 인에이블되는 경우 제1 선택플래그(S_FLAG1)를 입력받아 래치하고, 제2 지연입력제어신호(PIND<2>)가 인에이블되는 경우 제2 선택플래그(S_FLAG2)를 입력받아 래치하며, 제3 지연입력제어신호(PIND<3>)가 인에이블되는 경우 제3 선택플래그(S_FLAG3)를 입력받아 래치하고, 제4 지연입력제어신호(PIND<4>)가 인에이블되는 경우 제4 선택플래그(S_FLAG4)를 입력받아 래치한다. 제2 파이프래치부(125)는 제1 지연출력제어신호(POUTD<1>)가 인에이블되는 경우 래치된 제1 선택플래그(S_FLAG1)를 반전제어신호(IV_CON)로 출력하고, 제2 지연출력제어신호(POUTD<2>)가 인에이블되는 경우 래치된 제2 선택플래그(S_FLAG2)를 반전제어신호(IV_CON)로 출력하며, 제3 지연출력제어신호(POUTD<3>)가 인에이블되는 경우 래치된 제3 선택플래그(S_FLAG3)를 반전제어신호(IV_CON)로 출력하고, 제4 지연출력제어신호(POUTD<4>)가 인에이블되는 경우 래치된 제4 선택플래그(S_FLAG4)를 반전제어신호(IV_CON)로 출력한다. 제1 내지 제4 지연입력제어신호(PIND<1:4>) 및 제1 내지 제4 지연출력제어신호(POUTD<1:4>)는 제1 내지 제4 입력제어신호(PIN<1:4>) 및 제1 내지 제4 출력제어신호(POUT<1:4>)를 기설정된 지연구간만큼 지연시켜 생성될 수 있다. 제1 내지 제4 지연입력제어신호(PIND<1:4>) 및 제1 내지 제4 지연출력제어신호(POUTD<1:4>)가 인에이블되는 논리레벨은 실시예에 따라서 다양하게 설정될 수 있다. 제2 파이프래치부(125)는 병렬로 입력된 제1 선택플래그(S_FLAG1), 제2 선택플래그(S_FLAG2), 제3 선택플래그(S_FLAG3) 및 제4 선택플래그(S_FLAG4)를 직렬로 변환하여 반전제어신호(IV_CON)로 출력할 수 있다. 반전제어신호(IV_CON)로 출력되는 제1 선택플래그(S_FLAG1), 제2 선택플래그(S_FLAG2), 제3 선택플래그(S_FLAG3) 및 제4 선택플래그(S_FLAG4)의 순서는 버스트시퀀스에 따라 결정될 수 있다.
제어신호출력부(126)는 반전제어신호(IV_CON)를 내부클럭(ICLK)에 동기하여 전송제어신호(T_CON)로 출력한다. 전송제어신호(T_CON)는 제어패드(127)를 통해 반도체장치 외부로 출력된다.
도 2를 참고하면 제1 데이터출력회로(11_1)에서 순차적으로 입력되는 제1 입력신호(DIN1<1>), 제2 입력신호(DIN2<1>), 제3 입력신호(DIN3<1>) 및 제4 입력신호(DIN4<1>)가 제1 파이프래치부(115), 위상제어부(116) 및 데이터출력부(117)를 통해 데이터패드(118)로 출력되는 순서에 대한 정보, 즉 버스트시퀀스(Burst Sequence)를 선택제어신호(S_CON)의 레벨별로 확인할 수 있다. 선택제어신호(S_CON)가 로직로우레벨인 경우 순차적으로 입력되는 제1 입력신호(DIN1<1>), 제2 입력신호(DIN2<1>), 제3 입력신호(DIN3<1>) 및 제4 입력신호(DIN4<1>)가 그대로 제1 파이프래치부(115), 위상제어부(116) 및 데이터출력부(117)를 통해 데이터패드(118)로 출력된다. 마지막 입력되는 제4 입력신호(DIN4<1>)는 저장데이터(S_DT)로 저장된다. 제4 입력신호(DIN4<1>)가 저장데이터(S_DT)로 저장된 후 제1 입력신호(DIN1<1>), 제2 입력신호(DIN2<1>), 제3 입력신호(DIN3<1>) 및 제4 입력신호(DIN4<1>)가 제1 파이프래치부(115), 위상제어부(116) 및 데이터출력부(117)를 통해 데이터패드(118)로 출력된다. 선택제어신호(S_CON)가 로직하이레벨인 경우 순차적으로 입력되는 제1 입력신호(DIN1<1>), 제2 입력신호(DIN2<1>), 제3 입력신호(DIN3<1>) 및 제4 입력신호(DIN4<1>)가 제1 파이프래치부(115)를 통해 제3 입력신호(DIN3<1>), 제4 입력신호(DIN4<1>), 제1 입력신호(DIN1<1>) 및 제2 입력신호(DIN2<1>)의 순서로 파이프래치데이터(FL_DT)로 직렬로 변환되어 출력된다. 파이프래치데이터(FL_DT)는 위상제어부(116) 및 데이터출력부(117)를 통해 데이터패드(118)로 출력된다. 마지막 입력되는 제2 입력신호(DIN2<1>)를 저장데이터(S_DT)로 저장된다. 제2 입력신호(DIN2<1>)가 저장데이터(S_DT)로 저장된 후 제1 파이프래치부(115)는 순차적으로 입력되는 제1 입력신호(DIN1<1>), 제2 입력신호(DIN2<1>), 제3 입력신호(DIN3<1>) 및 제4 입력신호(DIN4<1>)를 제3 입력신호(DIN3<1>), 제4 입력신호(DIN4<1>), 제1 입력신호(DIN1<1>) 및 제2 입력신호(DIN2<1>)의 순서로 변환하여 파이프래치데이터(FL_DT)를 통해 직렬로 출력한다.
도 3을 참고하면 데이터비교부(113)는 논리소자들(XOR31~XOR36)을 포함할 수 있다. 논리소자(XOR31)는 저장데이터(S_DT)와 제1 입력데이터(DIN1<1>)를 입력받아 배타적논리합 연산을 수행하여 제1 비교신호(COM<1>)를 출력한다. 논리소자(XOR31)는 저장데이터(S_DT)와 제1 입력데이터(DIN1<1>)가 상이한 경우 로직하이레벨의 제1 비교신호(COM<1>)를 출력하고, 동일한 경우 로직로우레벨의 제1 비교신호(COM<1>)를 출력한다. 논리소자(XOR32)는 제1 입력데이터(DIN1<1>)와 제2 입력데이터(DIN2<1>)를 입력받아 배타적논리합 연산을 수행하여 제2 비교신호(COM<2>)를 출력한다. 논리소자(XOR32)는 제1 입력데이터(DIN1<1>)와 제2 입력데이터(DIN2<1>)가 상이한 경우 로직하이레벨의 제2 비교신호(COM<2>)를 출력하고, 동일한 경우 로직로우레벨의 제2 비교신호(COM<2>)를 출력한다. 논리소자(XOR33)는 제2 입력데이터(DIN2<1>)와 제3 입력데이터(DIN3<1>)를 입력받아 배타적논리합 연산을 수행하여 제3 비교신호(COM<3>)를 출력한다. 논리소자(XOR33)는 제2 입력데이터(DIN2<1>)와 제3 입력데이터(DIN3<1>)가 상이한 경우 로직하이레벨의 제3 비교신호(COM<3>)를 출력하고, 동일한 경우 로직로우레벨의 제3 비교신호(COM<3>)를 출력한다. 논리소자(XOR34)는 제3 입력데이터(DIN3<1>)와 제4 입력데이터(DIN4<1>)를 입력받아 배타적논리합 연산을 수행하여 제4 비교신호(COM<4>)를 출력한다. 논리소자(XOR34)는 제3 입력데이터(DIN3<1>)와 제4 입력데이터(DIN4<1>)가 상이한 경우 로직하이레벨의 제4 비교신호(COM<4>)를 출력하고, 동일한 경우 로직로우레벨의 제4 비교신호(COM<4>)를 출력한다. 논리소자(XOR35)는 저장데이터(S_DT)와 제3 입력데이터(DIN3<1>)를 입력받아 배타적논리합 연산을 수행하여 제5 비교신호(COM<5>)를 출력한다. 논리소자(XOR35)는 저장데이터(S_DT)와 제3 입력데이터(DIN3<1>)가 상이한 경우 로직하이레벨의 제5 비교신호(COM<5>)를 출력하고, 동일한 경우 로직로우레벨의 제5 비교신호(COM<5>)를 출력한다. 논리소자(XOR36)는 제4 입력데이터(DIN4<1>)와 제1 입력데이터(DIN1<1>)를 입력받아 배타적논리합 연산을 수행하여 제6 비교신호(COM<6>)를 출력한다. 논리소자(XOR36)는 제4 입력데이터(DIN4<1>)와 제1 입력데이터(DIN1<1>)가 상이한 경우 로직하이레벨의 제6 비교신호(COM<6>)를 출력하고, 동일한 경우 로직로우레벨의 제6 비교신호(COM<6>)를 출력한다.
도 4를 참고하면 비교신호선택부(114)는 제1 선택출력부(41), 제2 선택출력부(42), 제3 선택출력부(43) 및 제4 선택출력부(44)를 포함할 수 있다. 제1 선택출력부(41)는 선택제어신호(S_CON)가 로직로우레벨인 경우 제1 비교신호(COM<1>)를 제1 선택비교신호(C_SEL1<1>)로 출력한다. 제1 선택출력부(41)는 선택제어신호(S_CON)가 로직하이레벨인 경우 제5 비교신호(COM<5>)를 제1 선택비교신호(C_SEL1<1>)로 출력한다. 제2 선택출력부(42)는 선택제어신호(S_CON)가 로직로우레벨인 경우 제2 비교신호(COM<2>)를 제2 선택비교신호(C_SEL1<2>)로 출력한다. 제2 선택출력부(42)는 선택제어신호(S_CON)가 로직하이레벨인 경우 제4 비교신호(COM<4>)를 제2 선택비교신호(C_SEL1<2>)로 출력한다. 제3 선택출력부(43)는 선택제어신호(S_CON)가 로직로우레벨인 경우 제3 비교신호(COM<3>)를 제3 선택비교신호(C_SEL1<3>)로 출력한다. 제3 선택출력부(43)는 선택제어신호(S_CON)가 로직하이레벨인 경우 제6 비교신호(COM<6>)를 제3 선택비교신호(C_SEL1<3>)로 출력한다. 제4 선택출력부(44)는 선택제어신호(S_CON)가 로직로우레벨인 경우 제4 비교신호(COM<4>)를 제4 선택비교신호(C_SEL1<4>)로 출력한다. 제4 선택출력부(44)는 선택제어신호(S_CON)가 로직하이레벨인 경우 제2 비교신호(COM<2>)를 제4 선택비교신호(C_SEL1<4>)로 출력한다.
도 5를 참고하면 위상제어부(116)는 인버터들(IV51, IV52, IV53)과 전달게이트(T51)를 포함할 수 있다. 인버터(IV51)는 파이프래치데이터(FL_DT)를 반전버퍼링하여 노드(nd51)로 출력한다. 인버터(IV52)는 반전제어신호(IV_CON)를 반전버퍼링하여 출력한다. 인버터(IV53)는 반전제어신호(IV_CON)가 로직로우레벨로 디스에이블된 경우 노드(nd51)의 신호를 반전버퍼링하여 위상데이터(P_DT)로 출력한다. 전달게이트(T51)는 반전제어신호(IV_CON)가 로직하이레벨로 인에이블된 경우 노드(nd51)의 신호를 위상데이터(P_DT)로 출력한다. 위상제어부(116)는 반전제어신호(IV_CON)가 로직로우레벨로 디스에이블된 경우 파이프래치데이터(FL_DT)를 인버터들(IV51, IV53)을 통해 버퍼링하여 위상데이터(P_DT)로 출력한다. 위상제어부(116)는 반전제어신호(IV_CON)가 로직하이레벨로 인에이블된 경우 파이프래치데이터(FL_DT)를 인버터(IV51)와 전달게이트(T51)을 통해 반전버퍼링하여 위상데이터(P_DT)로 출력한다.
도 6을 참고하면 비트감지부(121)는 제1 감지신호생성부(61), 제2 감지신호생성부(62), 제3 감지신호생성부(63) 및 제4 감지신호생성부(64)를 포함할 수 있다. 제1 감지신호생성부(61)는 제1 레벨카운터(611), 제2 레벨카운터(612), 제3 레벨카운터(613), 제4 레벨카운터(614), 제5 레벨카운터(615), 제6 레벨카운터(616) 및 제7 레벨카운터(617)를 포함할 수 있다. 제1 레벨카운터(611)는 제1 비교선택신호의 첫번째 및 두번째 비트(C_SEL1<1:2>) 중 "H"인 수가 0개, 1개, 2개인 경우 각각 로직하이레벨로 인에이블되는 제1 내지 제3 카운팅신호(CNT1, CNT2, CNT3)를 생성한다. 제2 레벨카운터(612)는 제1 비교선택신호의 세번째 및 네번째 비트(C_SEL1<3:4>) 중 "H"인 수가 0개, 1개, 2개인 경우 각각 로직하이레벨로 인에이블되는 제4 내지 제6 카운팅신호(CNT4, CNT5, CNT6)를 생성한다. 제3 레벨카운터(613)는 제1 비교선택신호의 다섯번째 및 여섯번째 비트(C_SEL1<5:6>) 중 "H"인 수가 0개, 1개, 2개인 경우 각각 로직하이레벨로 인에이블되는 제7 내지 제9 카운팅신호(CNT7, CNT8, CNT9)를 생성한다. 제4 레벨카운터(614)는 제1 비교선택신호의 일곱번째 및 여덟번째 비트(C_SEL1<7:8>) 중 "H"인 수가 0개, 1개, 2개인 경우 각각 로직하이레벨로 인에이블되는 제10 내지 제12 카운팅신호(CNT10, CNT11, CNT12)를 생성한다. 제5 레벨카운터(615)는 제1 내지 제6 카운팅신호(CNT1, CNT2, CNT3, CNT4, CNT5, CNT6)를 입력받아 제1 비교선택신호의 첫번째부터 네번째까지의 비트(C_SEL1<1:4>) 중 "H"인 수가 0개, 1개, 2개, 3개, 4개인 경우 각각 로직하이레벨로 인에이블되는 제13 내지 제17 카운팅신호(CNT13, CNT14, CNT15, CNT16, CNT17)를 생성한다. 제6 레벨카운터(616)는 제7 내지 제12 카운팅신호(CNT7, CNT8, CNT9, CNT10, CNT11, CNT12)를 입력받아 제1 비교선택신호의 다섯번째부터 여덟번째까지의 비트(C_SEL1<5:8>) 중 "H"인 수가 0개, 1개, 2개, 3개, 4개인 경우 각각 로직하이레벨로 인에이블되는 제18 내지 제22 카운팅신호(CNT18, CNT19, CNT20, CNT21, CNT22)를 생성한다. 제7 레벨카운터(617)는 제13 내지 제22 카운팅신호(CNT13, CNT14, CNT15, CNT16, CNT17, CNT18, CNT19, CNT20, CNT21, CNT22)를 입력받아 제1 비교선택신호의 첫번째부터 여덟번째까지의 비트(C_SEL1<1:8>) 중 "H"인 수가 5개 이상인 경우 로직하이레벨로 인에이블되는 제1 감지신호(DET1)를 생성한다.
이하, 비트감지부(121)의 동작을 제1 비교선택신호의 첫번째부터 여덟번째 비트(C_SEL1<1:8>)가 각각 "H, H, L, L, H, L, H, H"로 설정된 경우를 예를 들어 설명한다. 제1 비교선택신호의 첫번째 및 두번째 비트(C_SEL1<1:2>) 중 "H"인 수는 2개이므로 제1 내지 제3 카운팅신호(CNT1, CNT2, CNT3) 중 제3 카운팅신호(CNT3)만 로직하이레벨로 생성된다. 제1 비교선택신호의 세번째 및 네번째 비트(C_SEL1<3:4>) 중 "H"인 수는 0개이므로, 제4 내지 제6 카운팅신호(CNT4, CNT5, CNT6) 중 제4 카운팅신호(CNT4)만 로직하이레벨로 생성된다. 제1 비교선택신호의 다섯번째 및 여섯번째 비트(C_SEL1<5:6>) 중 "H"인 수는 1개이므로, 제7 내지 제9 카운팅신호(CNT7, CNT8, CNT9) 중 제8 카운팅신호(CNT8)만 로직하이레벨로 생성된다. 제1 비교선택신호의 일곱번째 및 여덟번째 비트(C_SEL1<7:8>) 중 "H"인 수는 2개이므로, 제10 내지 제12 카운팅신호(CNT10, CNT11, CNT12) 중 제12 카운팅신호(CNT12)만 로직하이레벨로 생성된다. 제3 카운팅신호(CNT3) 및 제4 카운팅신호(CNT4)가 로직하이레벨이므로, 제1 비교선택신호의 첫번째 비트부터 네번째까지의 비트(C_SEL1<1:4>) 중 2개의 비트만 "H"레벨이므로 제13 내지 제17 카운팅신호(CNT13, CNT14, CNT15, CNT16, CNT17) 중 제15 카운팅신호(CNT15)만 로직하이레벨로 생성된다. 제8 카운팅신호(CNT8) 및 제12 카운팅신호(CNT12)가 로직하이레벨이므로, 제1 비교선택신호의 다섯번째 비트부터 여덟번째까지의 비트(C_SEL1<5:8>) 중 3개의 비트만 "H"레벨이므로 제18 내지 제22 카운팅신호(CNT18, CNT19, CNT20, CNT21, CNT22) 중 제21 카운팅신호(CNT21)만 로직하이레벨로 생성된다. 제15 카운팅신호(CNT15) 및 제21 카운팅신호(CNT21)가 로직하이레벨이므로, 제1 비교선택신호의 첫번째부터 여덟번째까지의 비트(C_SEL1<1:8>) 중 "H"인 수가 5개로 감지되어 제1 감지신호(DET1)는 로직하이레벨로 인에이블된다.
제2 감지신호생성부(62)는 제2 비교선택신호(C_SEL2<1:8>)에 포함된 비트들 중 "H"인 수가 5개 이상인 경우 인에이블되는 제2 감지신호(DET2)를 생성한다. 제3 감지신호생성부(63)는 제3 비교선택신호(C_SEL3<1:8>)에 포함된 비트들 중 "H"인 수가 5개 이상인 경우 인에이블되는 제3 감지신호(DET3)를 생성한다. 제4 감지신호생성부(64)는 제4 비교선택신호(C_SEL4<1:8>)에 포함된 비트들 중 "H"인 수가 5개 이상인 경우 인에이블되는 제4 감지신호(DET4)를 생성한다. 제2 감지신호생성부(62), 제3 감지신호생성부(63) 및 제4 감지신호생성부(64)의 구성 및 동작은 입출력신호의 차이를 제외하고는 제1 감지신호생성부(61)와 거의 동일하므로, 자세한 설명은 생략한다.
도 7을 참고하면 플래그생성부(122)는 논리소자들(XOR71~XOR74)을 포함할 수 있다. 논리소자(XOR71)는 저장플래그(FLAG_S) 및 제1 감지신호(DET1)를 입력받아 배타적논리합 연산을 수행하여 제1 플래그(FLAG1)를 생성한다. 논리소자(XOR71)는 저장플래그(FLAG_S) 및 제1 감지신호(DET1)가 서로 상이한 경우 로직하이레벨의 제1 플래그(FLAG1)를 생성하고, 서로 동일한 경우 로직로우레벨의 제1 플래그(FLAG1)를 생성한다. 논리소자(XOR72)는 제1 플래그(FLAG1) 및 제2 감지신호(DET2)를 입력받아 배타적논리합 연산을 수행하여 제2 플래그(FLAG2)를 생성한다. 논리소자(XOR72)는 제1 플래그(FLAG1) 및 제2 감지신호(DET2)가 서로 상이한 경우 로직하이레벨의 제2 플래그(FLAG2)를 생성하고, 서로 동일한 경우 로직로우레벨의 제2 플래그(FLAG2)를 생성한다. 논리소자(XOR73)는 제2 플래그(FLAG2) 및 제3 감지신호(DET3)를 입력받아 배타적논리합 연산을 수행하여 제3 플래그(FLAG3)를 생성한다. 논리소자(XOR73)는 제2 플래그(FLAG2) 및 제3 감지신호(DET3)가 서로 상이한 경우 로직하이레벨의 제3 플래그(FLAG3)를 생성하고, 서로 동일한 경우 로직로우레벨의 제3 플래그(FLAG3)를 생성한다. 논리소자(XOR74)는 제3 플래그(FLAG3) 및 제4 감지신호(DET4)를 입력받아 배타적논리합 연산을 수행하여 제4 플래그(FLAG4)를 생성한다. 논리소자(XOR74)는 제3 플래그(FLAG3) 및 제4 감지신호(DET4)가 서로 상이한 경우 로직하이레벨의 제4 플래그(FLAG4)를 생성하고, 서로 동일한 경우 로직로우레벨의 제4 플래그(FLAG4)를 생성한다. 플래그생성부(122)가 저장플래그(FLAG_S)를 피드백 받아 제1 감지신호(DET1), 제2 감지신호(DET2), 제3 감지신호(DET3) 및 제4 감지신호(DET4)와 순차적으로 비교동작을 수행함으로써, 제1 내지 제8 데이터출력회로(11_1,11_2,…, 11_8)에서 출력되는 제1 내지 제8 출력데이터(DQ<1:8>)뿐만아니라 전송제어신호(T_CON)의 레벨까지 고려하여 데이터 반전 방식을 수행한다. 즉, 제1 내지 제8 출력데이터(DQ<1:8>) 및 전송제어신호(T_CON) 중 레벨이 천이되는 비트가 5개 이상인 경우 제1 내지 제8 출력데이터(DQ<1:8>)의 위상을 반전시켜 출력한다. 이와 같은 데이터 반전 방식에 대한 구체적인 설명은 도 9 내지 도 11을 참고하여 후술한다.
도 8을 참고하면 선택플래그생성부(124)는 제1 플래그선택부(81), 제2 플래그선택부(82), 제3 플래그선택부(83) 및 제4 플래그선택부(84)를 포함할 수 있다. 제1 플래그선택부(81)는 지연선택제어신호(S_COND)가 로직로우레벨인 경우 제1 플래그(FLAG1)를 제1 선택플래그(S_FLAG1)로 출력한다. 제1 플래그선택부(81)는 지연선택제어신호(S_COND)가 로직하이레벨인 경우 제3 플래그(FLAG3)를 제1 선택플래그(S_FLAG1)로 출력한다. 제2 플래그선택부(82)는 지연선택제어신호(S_COND)가 로직로우레벨인 경우 제2 플래그(FLAG2)를 제2 선택플래그(S_FLAG2)로 출력한다. 제2 플래그선택부(82)는 지연선택제어신호(S_COND)가 로직하이레벨인 경우 제4 플래그(FLAG4)를 제2 선택플래그(S_FLAG2)로 출력한다. 제3 플래그선택부(83)는 지연선택제어신호(S_COND)가 로직로우레벨인 경우 제3 플래그(FLAG3)를 제3 선택플래그(S_FLAG3)로 출력한다. 제3 플래그선택부(83)는 지연선택제어신호(S_COND)가 로직하이레벨인 경우 제1 플래그(FLAG1)를 제3 선택플래그(S_FLAG3)로 출력한다. 제4 플래그선택부(84)는 지연선택제어신호(S_COND)가 로직로우레벨인 경우 제4 플래그(FLAG4)를 제4 선택플래그(S_FLAG4)로 출력한다. 제4 플래그선택부(84)는 지연선택제어신호(S_COND)가 로직하이레벨인 경우 제2 플래그(FLAG2)를 제4 선택플래그(S_FLAG4)로 출력한다. 본 실시예에 따른 반도체장치에서 선택플래그생성부(124)가 구비된 이유는 제1 내지 제4 플래그(FLAG1~FLAG4)는 비교신호선택부(114)에 의해 버스트시퀀스에 따라 출력순서가 변환된 신호로부터 생성되었으므로, 버스트시퀀스에 따라 출력순서를 변환하는 제2 파이프래치부(125)에 입력되기 전 제1 내지 제4 선택플래그(S_FLAG1~S_FLAG4)의 입력순서를 제1 입력신호(DIN1<1>), 제2 입력신호(DIN2<1>), 제3 입력신호(DIN3<1>) 및 제4 입력신호(DIN4<1>)의 입력 순서와 동일하게 복원하기 위함이다.
도 9를 참고하면 데이터 반전 방식이 수행되기 전 제1 내지 제8 데이터출력회로(11_1,11_2,…, 11_8)에서 출력되는 제1 내지 제8 출력데이터(DQ<1:8>) 및 전송제어신호(T_CON)의 논리레벨을 확인할 수 있다. 즉, 도 9는 제1 내지 제8 데이터출력회로(11_1,11_2,…, 11_8)에 순차적으로 입력되는 입력신호들(DIN1<1:8>, DIN2<1:8>, DIN3<1:8>, DIN4<1:8>)이 반전 없이 제1 내지 제8 출력데이터(DQ<1:8>)로 그대로 출력되는 상태를 보여준다. 제1 출력데이터(DQ<1>)에서 PRE OUT이 "L"라는 것은 제1 내지 제4 입력신호들(DIN1<1>, DIN2<1>, DIN3<1>, DIN4<1>)이 입력되기 전 로직로우레벨을 갖는 것을 의미한다. 제1 출력데이터(DQ<1>)에서 1st_OUT, 2nd_OUT, 3rd_OUT 및 4th_OUT이 "H, H, H, L"라는 것은 제1 내지 제4 입력신호들(DIN1<1>, DIN2<1>, DIN3<1>, DIN4<1>)이 로직하이레벨, 로직하이레벨, 로직하이레벨 및 로직로우레벨로 순차적으로 입력되는 것을 의미한다. 도 9에 도시된 상태에서 제1 내지 제8 출력데이터(DQ<1:8>)에 포함된 비트들 중 레벨 천이된 비트들의 수는 1st_OUT, 2nd_OUT, 3rd_OUT 및 4th_OUT에서 각각 5개, 4개, 4개, 5개이다. 또한, 데이터 반전 동작이 되지 않아 제어신호(T_CON)가 모두 로직로우레벨 상태이므로, 제1 내지 제8 출력데이터(DQ<1:8>)와 전송제어신호(T_CON)에 포함된 비트들 중 레벨 천이된 비트들의 수는 1st_OUT, 2nd_OUT, 3rd_OUT 및 4th_OUT에서 각각 5개, 4개, 4개, 5개이다.
도 10을 참고하면 제1 내지 제8 출력데이터(DQ<1:8>)에 포함된 비트들 중 레벨 천이된 비트들의 수를 고려하여 수행되는 데이터 반전 방식의 모습을 확인할 수 있다. 도 9에서 제1 내지 제8 출력데이터(DQ<1:8>)에 포함된 비트들 중 레벨 천이된 비트들의 수는 1st_OUT, 2nd_OUT, 3rd_OUT 및 4th_OUT에서 각각 5개, 4개, 4개, 5개이므로, 제1 내지 제8 출력데이터(DQ<1:8>)의 1st_OUT 및 4th_OUT 논리레벨들을 반전시킨다. 이와 같은 반전 동작에 의해 제1 내지 제8 출력데이터(DQ<1:8>)에 포함된 비트들 중 레벨 천이된 비트들의 수는 1st_OUT, 2nd_OUT, 3rd_OUT 및 4th_OUT에서 각각 3개, 4개, 4개, 3개로 조절된다. 이때, 반전 동작이 수행된 1st_OUT 및 4th_OUT에서 전송제어신호(T_CON)의 논리레벨은 로직하이레벨로 천이한다. 따라서, 제1 내지 제8 출력데이터(DQ<1:8>)와 전송제어신호(T_CON)에 포함된 비트들 중 레벨 천이된 비트들의 수는 1st_OUT, 2nd_OUT, 3rd_OUT 및 4th_OUT에서 각각 4개, 5개, 4개, 4개가 된다. 2nd_OUT에서 제1 내지 제8 출력데이터(DQ<1:8>)에 포함된 비트들 중 레벨이 천이된 비트들의 수는 4개이지만 전송제어신호(T_CON)까지 고려하면 5개의 비트들이 레벨 천이됨을 확인할 수 있다.
도 11을 참고하면 제1 내지 제8 출력데이터(DQ<1:8>) 및 전송제어신호(T_CON)에 포함된 비트들 중 레벨 천이된 비트들의 수를 고려하여 수행되는 데이터 반전 방식의 모습을 확인할 수 있다. 도 10에서 제1 내지 제8 출력데이터(DQ<1:8>)와 전송제어신호(T_CON)에 포함된 비트들 중 레벨 천이된 비트들의 수는 1st_OUT, 2nd_OUT, 3rd_OUT 및 4th_OUT에서 각각 4개, 5개, 4개, 4개이므로, 제1 내지 제8 출력데이터(DQ<1:8>) 및 전송제어신호(T_CON)의 2nd_OUT 논리레벨들을 반전시킨다. 이와 같은 반전 동작에 의해 제1 내지 제8 출력데이터(DQ<1:8>)와 전송제어신호(T_CON)에 포함된 비트들 중 레벨 천이된 비트들의 수는 3rd_OUT 및 4th_OUT에서 각각 5개, 4개가 되므로, 제1 내지 제8 출력데이터(DQ<1:8>) 및 전송제어신호(T_CON)의 3rd_OUT 논리레벨들을 반전시킨다. 이와 같은 반전 동작에 의해 제1 내지 제8 출력데이터(DQ<1:8>)와 전송제어신호(T_CON)에 포함된 비트들 중 레벨 천이된 비트들의 수는 4th_OUT에서 5개가 되므로, 제1 내지 제8 출력데이터(DQ<1:8>) 및 전송제어신호(T_CON)의 4th_OUT 논리레벨들을 반전시킨다. 결국, 제1 내지 제8 출력데이터(DQ<1:8>)와 전송제어신호(T_CON)에 포함된 비트들 중 레벨 천이된 비트들의 수는 1st_OUT, 2nd_OUT, 3rd_OUT 및 4th_OUT에서 각각 4개, 4개, 4개, 4개로 조절됨을 확인할 수 있다. 이와 같은 일련의 반전 동작들은 도 7에 도시된 플래그생성부(122)를 통해 수행된다.
이상 살펴본 바와 같이, 본 실시예에 따른 반도체장치는 제1 내지 제8 출력데이터(DQ<1:8>)뿐만아니라 전송제어신호(T_CON)에 포함된 비트들 중 레벨 천이된 비트들의 수를 고려하여 데이터 반전 방식을 수행한다. 이와 같은 데이터 반전 방식을 통해 제1 내지 제8 출력데이터(DQ<1:8>) 및 전송제어신호(T_CON)에서 발생되는 동시 스위칭 잡음을 제거하여 신호충실도를 향상시킬 수 있다.
이하, 선택제어신호(S_CON)가 로직로우레벨인 경우 버스트시퀀스가 고려된 반도체장치의 데이터 반전 방식을 설명한다.
선택제어신호(S_CON)가 로직로우레벨인 경우 도 2에서 살펴본 바와 같이, 제1 입력신호(DIN1<1>), 제2 입력신호(DIN2<1>), 제3 입력신호(DIN3<1>) 및 제4 입력신호(DIN4<1>)가 그대로 제1 파이프래치부(115), 위상제어부(116) 및 데이터출력부(117)를 통해 데이터패드(118)로 출력된다. 제4 입력신호(DIN4<1>)가 최종데이터(F_DT)로 선택되어 저장데이터(S_DT)로 출력된다. 저장데이터(S_DT)와 제1 입력데이터(DIN1<1>)의 비교결과 생성된 제1 비교신호(COM<1>)가 제1 선택비교신호(C_SEL1<1>)로 출력되고, 제1 입력데이터(DIN1<1>)와 제2 입력데이터(DIN2<1>)의 비교결과 생성된 제2 비교신호(COM<2>)가 제2 선택비교신호(C_SEL2<1>)로 출력되며, 제2 입력데이터(DIN2<1>)와 제3 입력데이터(DIN3<1>)의 비교결과 생성된 제3 비교신호(COM<3>)가 제3 선택비교신호(C_SEL3<1>)로 출력되고, 제3 입력데이터(DIN3<1>)와 제4 입력데이터(DIN4<1>)의 비교결과 생성된 제4 비교신호(COM<4>)가 제4 선택비교신호(C_SEL4<1>)로 출력된다. 마찬가지로 제2내지 제8 데이터출력회로(11_2,…, 11_8)에서 입력신호들(DIN1<2:8>, DIN2<2:8>, DIN3<2:8>, DIN4<2:8>)로부터 비교선택신호들(C_SEL1<2:8>, C_SEL2<2:8>, C_SEL3<2:8>, C_SEL4<2:8>)이 생성된다.
제1 비교선택신호의 첫번째부터 여덟번째까지의 비트(C_SEL1<1:8>) 중 "H"인 수가 5개 이상인 경우 인에이블되는 제1 감지신호(DET1)가 생성되고, 제2 비교선택신호(C_SEL2<1:8>)에 포함된 비트들 중 "H"인 수가 5개 이상인 경우 인에이블되는 제2 감지신호(DET2)가 생성되며, 제3 비교선택신호(C_SEL3<1:8>)에 포함된 비트들 중 "H"인 수가 5개 이상인 경우 인에이블되는 제3 감지신호(DET3)가 생성되고, 제4 비교선택신호(C_SEL4<1:8>)에 포함된 비트들 중 "H"인 수가 5개 이상인 경우 인에이블되는 제4 감지신호(DET4)가 생성된다.
저장플래그(FLAG_S) 및 제1 감지신호(DET1)에 대한 배타적논리합 연산이 수행되어 제1 플래그(FLAG1)가 생성되고, 제1 플래그(FLAG1) 및 제2 감지신호(DET2)에 대한 배타적논리합 연산이 수행되어 제2 플래그(FLAG2)가 생성되며, 제2 플래그(FLAG2) 및 제3 감지신호(DET3)에 대한 배타적논리합 연산이 수행되어 제3 플래그(FLAG3)가 생성되고, 제3 플래그(FLAG3) 및 제4 감지신호(DET4)에 대한 배타적논리합 연산이 수행되어 제4 플래그(FLAG4)가 생성된다. 이와 같은 동작에 의해 제1 내지 제8 출력데이터(DQ<1:8>)뿐만아니라 전송제어신호(T_CON)에 포함된 비트들 중 레벨 천이된 비트들의 수를 고려하여 데이터 반전 방식을 수행할 수 있다.
제1 플래그(FLAG1)는 제1 선택플래그(S_FLAG1)로 출력되고, 제2 플래그(FLAG2)는 제2 선택플래그(S_FLAG2)로 출력되며, 제3 플래그(FLAG3)는 제3 선택플래그(S_FLAG3)로 출력되고, 제4 플래그(FLAG4)는 제4 선택플래그(S_FLAG4)로 출력된다. 병렬 신호인 제1 선택플래그(S_FLAG1), 제2 선택플래그(S_FLAG2), 제3 선택플래그(S_FLAG3) 및 제4 선택플래그(S_FLAG4)는 반전제어신호(IV_CON)로 직렬 변환되고, 반전제어신호(IV_CON)는 전송제어신호(T_CON)로서 제어패드(127)를 통해 출력된다.
이하, 선택제어신호(S_CON)가 로직하이레벨인 경우 버스트시퀀스가 고려된 반도체장치의 데이터 반전 방식을 설명한다.
선택제어신호(S_CON)가 로직하이레벨인 경우 도 2에서 살펴본 바와 같이, 제3 입력신호(DIN3<1>), 제4 입력신호(DIN4<1>), 제1 입력신호(DIN1<1>) 및 제2 입력신호(DIN2<1>)가 그대로 제1 파이프래치부(115), 위상제어부(116) 및 데이터출력부(117)를 통해 데이터패드(118)로 출력된다. 제2 입력신호(DIN2<1>)가 최종데이터(F_DT)로 선택되어 저장데이터(S_DT)로 출력된다. 저장데이터(S_DT)와 제3 입력데이터(DIN3<1>)의 비교결과 생성된 제5 비교신호(COM<5>)가 제1 선택비교신호(C_SEL1<1>)로 출력되고, 제3 입력데이터(DIN3<1>)와 제4 입력데이터(DIN4<1>)의 비교결과 생성된 제4 비교신호(COM<4>)가 제2 선택비교신호(C_SEL2<1>)로 출력되며, 제4 입력데이터(DIN4<1>)와 제1 입력데이터(DIN1<1>)의 비교결과 생성된 제6 비교신호(COM<6>)가 제3 선택비교신호(C_SEL3<1>)로 출력되고, 제1 입력데이터(DIN1<1>)와 제2 입력데이터(DIN2<1>)의 비교결과 생성된 제2 비교신호(COM<2>)가 제4 선택비교신호(C_SEL4<1>)로 출력된다. 마찬가지로 제2내지 제8 데이터출력회로(11_2,…, 11_8)에서 입력신호들(DIN1<2:8>, DIN2<2:8>, DIN3<2:8>, DIN4<2:8>)로부터 비교선택신호들(C_SEL1<2:8>, C_SEL2<2:8>, C_SEL3<2:8>, C_SEL4<2:8>)이 생성된다.
제1 비교선택신호의 첫번째부터 여덟번째까지의 비트(C_SEL1<1:8>) 중 "H"인 수가 5개 이상인 경우 인에이블되는 제1 감지신호(DET1)가 생성되고, 제2 비교선택신호(C_SEL2<1:8>)에 포함된 비트들 중 "H"인 수가 5개 이상인 경우 인에이블되는 제2 감지신호(DET2)가 생성되며, 제3 비교선택신호(C_SEL3<1:8>)에 포함된 비트들 중 "H"인 수가 5개 이상인 경우 인에이블되는 제3 감지신호(DET3)가 생성되고, 제4 비교선택신호(C_SEL4<1:8>)에 포함된 비트들 중 "H"인 수가 5개 이상인 경우 인에이블되는 제4 감지신호(DET4)가 생성된다.
저장플래그(FLAG_S) 및 제1 감지신호(DET1)에 대한 배타적논리합 연산이 수행되어 제1 플래그(FLAG1)가 생성되고, 제1 플래그(FLAG1) 및 제2 감지신호(DET2)에 대한 배타적논리합 연산이 수행되어 제2 플래그(FLAG2)가 생성되며, 제2 플래그(FLAG2) 및 제3 감지신호(DET3)에 대한 배타적논리합 연산이 수행되어 제3 플래그(FLAG3)가 생성되고, 제3 플래그(FLAG3) 및 제4 감지신호(DET4)에 대한 배타적논리합 연산이 수행되어 제4 플래그(FLAG4)가 생성된다. 이와 같은 동작에 의해 제1 내지 제8 출력데이터(DQ<1:8>)뿐만아니라 전송제어신호(T_CON)에 포함된 비트들 중 레벨 천이된 비트들의 수를 고려하여 데이터 반전 방식을 수행할 수 있다.
제3 플래그(FLAG3)는 제1 선택플래그(S_FLAG1)로 출력되고, 제4 플래그(FLAG4)는 제2 선택플래그(S_FLAG2)로 출력되며, 제1 플래그(FLAG1)는 제3 선택플래그(S_FLAG3)로 출력되고, 제2 플래그(FLAG2)는 제4 선택플래그(S_FLAG4)로 출력된다. 병렬 신호인 제1 선택플래그(S_FLAG1), 제2 선택플래그(S_FLAG2), 제3 선택플래그(S_FLAG3) 및 제4 선택플래그(S_FLAG4)는 반전제어신호(IV_CON)으로 직렬 변환되고, 반전제어신호(IV_CON)는 전송제어신호(T_CON)로서 제어패드(127)를 통해 출력된다.
이상 살펴본 바와 같이, 본 실시예에 따른 반도체장치는 설계변경없이 버스트시퀀스에 따라 데이터 반전 방식을 수행할 수 있다.
11: 데이터출력회로그룹 12: 제어신호출력회로
11_1: 제1 데이터출력회로 11_2: 제2 데이터출력회로
11_8: 제8 데이터출력회로
111: 데이터선택부 112: 데이터저장부
113: 데이터비교부 114: 비교신호선택부
115: 제1 파이프래치부 116: 위상제어부
117: 데이터출력부 118: 데이터패드
121: 비트감지부 122: 플래그생성부
123: 플래그저장부 124: 선택플래그생성부
125: 제2 파이프래치부 126: 제어신호출력부
127: 제어패드 41: 제1 선택출력부
42: 제2 선택출력부 43: 제3 선택출력부
44: 제4 선택출력부 61: 제1 감지신호생성부
62: 제2 감지신호생성부 63: 제3 감지신호생성부
64: 제4 감지신호생성부 611: 제1 레벨카운터
612: 제2 레벨카운터 613: 제3 레벨카운터
614: 제4 레벨카운터 615: 제5 레벨카운터
616: 제6 레벨카운터 617: 제7 레벨카운터
81: 제1 플래그선택부 82: 제2 플래그선택부
83: 제3 플래그선택부 84: 제4 플래그선택부

Claims (30)

  1. 제1 입력신호 및 제2 입력신호가 순차적으로 출력데이터로 출력되는 제1 출력시퀀스에서 저장데이터와 상기 제1 입력신호를 비교하여 제1 선택비교신호를 생성하고, 상기 1 입력신호와 상기 제2 입력신호를 비교하여 제2 선택비교신호를 생성하며, 상기 제2 입력신호 및 상기 제1 입력신호가 순차적으로 상기 출력데이터로 출력되는 제2 출력시퀀스에서 상기 저장데이터와 상기 제2 입력신호를 비교하여 상기 제1 선택비교신호를 생성하고, 상기 2 입력신호와 상기 제1 입력신호를 비교하여 상기 제2 선택비교신호를 생성하는 데이터출력회로; 및
    상기 제1 및 제2 선택비교신호에 포함된 비트들의 논리레벨을 감지하여 제1 및 제2 감지신호를 생성하고, 저장플래그에 응답하여 상기 제1 및 제2 감지신호로부터 제1 및 제2 플래그를 생성하며, 상기 제1 및 제2 플래그를 순차적으로 전송제어신호로 출력하는 제어신호출력회로를 포함하는 반도체장치.
  2. 제 1 항에 있어서, 상기 제1 출력시퀀스에서 상기 제2 입력신호를 상기 저장데이터로 저장한 후 상기 제1 입력신호 및 상기 제2 입력신호가 순차적으로 다시 입력되는 반도체장치.
  3. 제 1 항에 있어서, 상기 제2 출력시퀀스에서 상기 제1 입력신호를 상기 저장데이터로 저장한 후 상기 제2 입력신호 및 상기 제1 입력신호가 순차적으로 다시 입력되는 반도체장치.
  4. 제 1 항에 있어서, 상기 데이터출력회로는
    상기 제1 출력시퀀스에서 상기 제2 입력신호를 상기 저장데이터로 저장하고, 상기 제2 출력시퀀스에서 상기 제1 입력신호를 상기 저장데이터로 저장하는 데이터저장부를 포함하는 반도체장치.
  5. 제 1 항에 있어서, 상기 데이터출력회로는
    상기 저장데이터와 상기 제1 입력신호를 비교하여 제1 비교신호를 생성하고, 상기 제1 입력신호와 상기 제2 입력신호를 비교하여 제2 비교신호를 생성하며, 상기 저장데이터와 상기 제2 입력신호를 비교하여 제3 비교신호를 생성하는 데이터비교부를 포함하는 반도체장치.
  6. 제 5 항에 있어서, 상기 데이터출력회로는
    상기 제1 출력시퀀스에서 상기 제1 비교신호를 상기 제1 선택비교신호로 출력하고, 상기 제2 비교신호를 상기 제2 선택비교신호로 출력하며,
    상기 제2 출력시퀀스에서 상기 제3 비교신호를 상기 제1 선택비교신호로 출력하고, 상기 제2 비교신호를 상기 제2 선택비교신호로 출력하는 비교신호선택부를 더 포함하는 반도체장치.
  7. 제 1 항에 있어서, 상기 데이터출력회로는
    입력제어신호에 응답하여 상기 제1 입력신호 및 상기 제2 입력신호를 순차적으로 래치하고, 출력제어신호에 응답하여 상기 래치된 상기 제1 입력신호 및 상기 제2 입력신호를 파이프래치데이터로 출력하는 파이프래치부를 포함하는 반도체장치.
  8. 제 7 항에 있어서, 상기 파이프래치부는
    상기 제1 출력시퀀스에서 상기 래치된 제1 입력신호를 상기 파이프래치데이터로 출력한 후 상기 래치된 제2 입력신호를 상기 파이프래치데이터로 출력하고,
    상기 제2 출력시퀀스에서 상기 래치된 제2 입력신호를 상기 파이프래치데이터로 출력한 후 상기 래치된 제1 입력신호를 상기 파이프래치데이터로 출력하는 반도체장치.
  9. 제 7 항에 있어서, 상기 데이터출력회로는
    반전제어신호에 응답하여 상기 파이프래치데이터의 위상을 반전 여부를 결정하여 위상데이터를 생성하는 위상제어부; 및
    상기 위상데이터를 내부클럭에 동기하여 데이터패드를 통해 출력되는 상기 출력데이터를 생성하는 데이터출력부를 더 포함하는 반도체장치.
  10. 제 1 항에 있어서, 상기 제어신호출력회로는
    상기 제1 선택비교신호에 포함된 비트들의 논리레벨을 감지하여 상기 제1 감지신호를 생성하고, 상기 제2 선택비교신호에 포함된 비트들의 논리레벨을 감지하여 상기 제2 감지신호를 생성하는 비트감지부를 포함하는 반도체장치.
  11. 제 1 항에 있어서, 상기 제어신호출력회로는
    상기 저장플래그와 상기 제1 감지신호를 비교하여 상기 제1 플래그를 생성하고, 상기 제1 플래그와 상기 제2 감지신호를 비교하여 상기 제2 플래그를 생성하는 플래그생성부; 및
    지연저장제어신호에 응답하여 상기 제2 감지신호를 상기 저장플래그로 저장하는 플래그저장부를 포함하는 반도체장치.
  12. 제 1 항에 있어서, 상기 제어신호출력회로는
    상기 제1 출력시퀀스에서 상기 제1 플래그를 제1 선택플래그로 출력하고, 상기 제2 플래그를 제2 선택플래그로 출력하며,
    상기 제2 출력시퀀스에서 상기 제2 플래그를 제1 선택플래그로 출력하고, 상기 제1 플래그를 상기 제2 선택플래그로 출력하는 선택플래그생성부를 포함하는 반도체장치.
  13. 제 12 항에 있어서, 상기 제어신호출력회로는
    지연입력제어신호에 응답하여 상기 제1 선택플래그 및 상기 제2 선택플래그를 순차적으로 래치하고, 지연출력제어신호에 응답하여 상기 래치된 상기 제1 선택플래그 및 상기 제2 선택플래그를 반전제어신호로 출력하는 파이프래치부를 더 포함하는 반도체장치.
  14. 제 13 항에 있어서, 상기 파이프래치부는
    상기 제1 출력시퀀스에서 상기 래치된 제1 선택플래그를 상기 반전제어신호로 출력한 후 상기 래치된 제2 선택플래그를 상기 반전제어신호로 출력하고,
    상기 제2 출력시퀀스에서 상기 래치된 제2 선택플래그를 상기 반전제어신호로 출력한 후 상기 래치된 제1 선택플래그를 상기 반전제어신호로 출력하는 반도체장치.
  15. 제 13 항에 있어서, 상기 제어신호출력회로는
    상기 반전제어신호를 내부클럭에 동기하여 제어패드를 통해 출력되는 상기 전송제어신호를 생성하는 제어신호출력부를 더 포함하는 반도체장치.
  16. 입력제어신호에 응답하여 제1 입력신호 및 제2 입력신호를 순차적으로 래치하고, 출력제어신호에 응답하여 상기 래치된 상기 제1 입력신호 및 상기 제2 입력신호를 파이프래치데이터로 출력하는 제1 파이프래치부;
    제1 출력시퀀스에서 상기 제2 입력신호를 저장데이터로 저장하고, 제2 출력시퀀스에서 상기 제1 입력신호를 상기 저장데이터로 저장하는 데이터저장부;
    상기 저장데이터와 상기 제1 입력신호를 비교하여 제1 비교신호를 생성하고, 상기 제1 입력신호와 상기 제2 입력신호를 비교하여 제2 비교신호를 생성하며, 상기 저장데이터와 상기 제2 입력신호를 비교하여 제3 비교신호를 생성하는 데이터비교부;
    상기 제1 출력시퀀스에서 상기 제1 비교신호를 제1 선택비교신호로 출력하고, 상기 제2 비교신호를 제2 선택비교신호로 출력하며, 상기 제2 출력시퀀스에서 상기 제3 비교신호를 상기 제1 선택비교신호로 출력하고, 상기 제2 비교신호를 상기 제2 선택비교신호로 출력하는 비교신호선택부; 및
    상기 제1 및 제2 선택비교신호에 포함된 비트들의 논리레벨을 감지하여 제1 및 제2 감지신호를 생성하고, 저장플래그에 응답하여 상기 제1 및 제2 감지신호로부터 제1 및 제2 플래그를 생성하며, 상기 제1 및 제2 플래그를 순차적으로 전송제어신호로 출력하는 제어신호출력회로를 포함하는 반도체장치.
  17. 제 16 항에 있어서, 상기 제1 파이프래치부는
    상기 제1 출력시퀀스에서 상기 래치된 제1 입력신호를 상기 파이프래치데이터로 출력한 후 상기 래치된 제2 입력신호를 상기 파이프래치데이터로 출력하고,
    상기 제2 출력시퀀스에서 상기 래치된 제2 입력신호를 상기 파이프래치데이터로 출력한 후 상기 래치된 제1 입력신호를 상기 파이프래치데이터로 출력하는 반도체장치.
  18. 제 16 항에 있어서,
    반전제어신호에 응답하여 상기 파이프래치데이터의 위상을 반전 여부를 결정하여 위상데이터를 생성하는 위상제어부; 및
    상기 위상데이터를 내부클럭에 동기하여 데이터패드를 통해 출력되는 출력데이터를 생성하는 데이터출력부를 더 포함하는 반도체장치.
  19. 제 16 항에 있어서, 상기 제어신호출력회로는
    상기 제1 선택비교신호에 포함된 비트들의 논리레벨을 감지하여 상기 제1 감지신호를 생성하고, 상기 제2 선택비교신호에 포함된 비트들의 논리레벨을 감지하여 상기 제2 감지신호를 생성하는 비트감지부를 포함하는 반도체장치.
  20. 제 16 항에 있어서, 상기 제어신호출력회로는
    저장플래그와 상기 제1 감지신호를 비교하여 상기 제1 플래그를 생성하고, 상기 제1 플래그와 상기 제2 감지신호를 비교하여 상기 제2 플래그를 생성하는 플래그생성부; 및
    지연저장제어신호에 응답하여 상기 제2 감지신호를 상기 저장플래그로 저장하는 플래그저장부를 포함하는 반도체장치.
  21. 제 16 항에 있어서, 상기 제어신호출력회로는
    상기 제1 출력시퀀스에서 상기 제1 플래그를 제1 선택플래그로 출력하고, 상기 제2 플래그를 제2 선택플래그로 출력하며,
    상기 제2 출력시퀀스에서 상기 제2 플래그를 상기 제1 선택플래그로 출력하고, 상기 제1 플래그를 상기 제2 선택플래그로 출력하는 선택플래그생성부를 포함하는 반도체장치.
  22. 제 21 항에 있어서, 상기 제어신호출력회로는
    지연입력제어신호에 응답하여 상기 제1 선택플래그 및 상기 제2 선택플래그를 순차적으로 래치하고, 지연출력제어신호에 응답하여 상기 래치된 상기 제1 선택플래그 및 상기 제2 선택플래그를 반전제어신호로 출력하는 제2 파이프래치부를 더 포함하는 반도체장치.
  23. 제 22 항에 있어서, 상기 제2 파이프래치부는
    상기 제1 출력시퀀스에서 상기 래치된 제1 선택플래그를 상기 반전제어신호로 출력한 후 상기 래치된 제2 선택플래그를 상기 반전제어신호로 출력하고,
    상기 제2 출력시퀀스에서 상기 래치된 제2 선택플래그를 상기 반전제어신호로 출력한 후 상기 래치된 제1 선택플래그를 상기 반전제어신호로 출력하는 반도체장치.
  24. 제 22 항에 있어서, 상기 제어신호출력회로는
    상기 반전제어신호를 내부클럭에 동기하여 제어패드를 통해 출력되는 상기 전송제어신호를 생성하는 제어신호출력부를 더 포함하는 반도체장치.
  25. 제1 입력신호 및 제2 입력신호가 순차적으로 출력데이터로 출력되는 제1 출력시퀀스에서 저장데이터와 상기 제1 입력신호를 비교하여 제1 선택비교신호를 생성하고, 상기 1 입력신호와 상기 제2 입력신호를 비교하여 제2 선택비교신호를 생성하며, 상기 제2 입력신호 및 제1 입력신호가 순차적으로 상기 출력데이터로 출력되는 제2 출력시퀀스에서 저장데이터와 상기 제2 입력신호를 비교하여 상기 제1 선택비교신호를 생성하고, 상기 2 입력신호와 상기 제1 입력신호를 비교하여 상기 제2 선택비교신호를 생성하는 데이터출력회로; 및
    상기 제1 선택비교신호에 포함된 비트들의 논리레벨을 감지하여 제1 감지신호를 생성하고, 상기 제2 선택비교신호에 포함된 비트들의 논리레벨을 감지하여 제2 감지신호를 생성하는 비트감지부;
    저장플래그와 상기 제1 감지신호를 비교하여 상기 제1 플래그를 생성하고, 상기 제1 플래그와 상기 제2 감지신호를 비교하여 상기 제2 플래그를 생성하는 플래그생성부;
    지연저장제어신호에 응답하여 상기 제2 감지신호를 상기 저장플래그로 저장하는 플래그저장부;
    상기 제1 출력시퀀스에서 상기 제1 플래그를 제1 선택플래그로 출력하고, 상기 제2 플래그를 제2 선택플래그로 출력하며, 상기 제2 출력시퀀스에서 상기 제2 플래그를 상기 제1 선택플래그로 출력하고, 상기 제1 플래그를 상기 제2 선택플래그로 출력하는 선택플래그생성부;
    지연입력제어신호에 응답하여 상기 제1 선택플래그 및 상기 제2 선택플래그를 순차적으로 래치하고, 지연출력제어신호에 응답하여 상기 래치된 상기 제1 선택플래그 및 상기 제2 선택플래그를 반전제어신호로 출력하는 제1 파이프래치부; 및
    상기 반전제어신호를 내부클럭에 동기하여 제어패드를 통해 출력되는 상기 전송제어신호를 생성하는 제어신호출력부를 포함하는 반도체장치.
  26. 제 25 항에 있어서, 상기 데이터출력회로는
    상기 저장데이터와 상기 제1 입력신호를 비교하여 제1 비교신호를 생성하고, 상기 제1 입력신호와 상기 제2 입력신호를 비교하여 제2 비교신호를 생성하며, 상기 저장데이터와 상기 제2 입력신호를 비교하여 제3 비교신호를 생성하는 데이터비교부를 포함하는 반도체장치.
  27. 제 26 항에 있어서, 상기 데이터출력회로는
    상기 제1 출력시퀀스에서 상기 제1 비교신호를 상기 제1 선택비교신호로 출력하고, 상기 제2 비교신호를 상기 제2 선택비교신호로 출력하며,
    상기 제2 출력시퀀스에서 상기 제3 비교신호를 상기 제1 선택비교신호로 출력하고, 상기 제2 비교신호를 상기 제2 선택비교신호로 출력하는 비교신호선택부를 더 포함하는 반도체장치.
  28. 제 25 항에 있어서, 상기 데이터출력회로는
    입력제어신호에 응답하여 상기 제1 입력신호 및 상기 제2 입력신호를 순차적으로 래치하고, 출력제어신호에 응답하여 상기 래치된 상기 제1 입력신호 및 상기 제2 입력신호를 파이프래치데이터로 출력하는 제2 파이프래치부를 포함하는 반도체장치.
  29. 제 28 항에 있어서, 상기 데이터출력회로는
    상기 반전제어신호에 응답하여 상기 파이프래치데이터의 위상을 반전 여부를 결정하여 위상데이터를 생성하는 위상제어부; 및
    상기 위상데이터를 상기 내부클럭에 동기하여 데이터패드를 통해 출력되는 상기 출력데이터를 생성하는 데이터출력부를 더 포함하는 반도체장치.
  30. 제 25 항에 있어서, 상기 제1 파이프래치부는
    상기 제1 출력시퀀스에서 상기 래치된 제1 선택플래그를 상기 반전제어신호로 출력한 후 상기 래치된 제2 선택플래그를 상기 반전제어신호로 출력하고,
    상기 제2 출력시퀀스에서 상기 래치된 제2 선택플래그를 상기 반전제어신호로 출력한 후 상기 래치된 제1 선택플래그를 상기 반전제어신호로 출력하는 반도체장치.
KR1020150045750A 2015-03-31 2015-03-31 반도체장치 Withdrawn KR20160117087A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150045750A KR20160117087A (ko) 2015-03-31 2015-03-31 반도체장치
US14/808,060 US9438210B1 (en) 2015-03-31 2015-07-24 Semiconductor devices employing a data inversion scheme for improved input/output characteristics
CN201610006989.6A CN106024045B (zh) 2015-03-31 2016-01-05 半导体器件
TW105101263A TWI704491B (zh) 2015-03-31 2016-01-15 半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150045750A KR20160117087A (ko) 2015-03-31 2015-03-31 반도체장치

Publications (1)

Publication Number Publication Date
KR20160117087A true KR20160117087A (ko) 2016-10-10

Family

ID=56878297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150045750A Withdrawn KR20160117087A (ko) 2015-03-31 2015-03-31 반도체장치

Country Status (4)

Country Link
US (1) US9438210B1 (ko)
KR (1) KR20160117087A (ko)
CN (1) CN106024045B (ko)
TW (1) TWI704491B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210073197A (ko) * 2019-12-10 2021-06-18 에스케이하이닉스 주식회사 인버전 신호 생성 회로

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160117088A (ko) * 2015-03-31 2016-10-10 에스케이하이닉스 주식회사 반도체장치
KR20200071396A (ko) * 2018-12-11 2020-06-19 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100518603B1 (ko) * 2003-12-13 2005-10-04 삼성전자주식회사 멀티-비트 프리페치 반도체 장치의 데이터 반전 회로 및데이터 반전 방법
KR101293365B1 (ko) * 2005-09-30 2013-08-05 모사이드 테크놀로지스 인코퍼레이티드 출력 제어 메모리
JP4976764B2 (ja) * 2006-07-05 2012-07-18 株式会社東芝 半導体記憶装置
KR101047006B1 (ko) * 2010-02-25 2011-07-06 주식회사 하이닉스반도체 내부커맨드 생성회로
US8854867B2 (en) * 2011-04-13 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and driving method of the memory device
JP5972549B2 (ja) 2011-09-29 2016-08-17 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US9153539B2 (en) * 2013-03-15 2015-10-06 Nvidia Corporation Ground-referenced single-ended signaling connected graphics processing unit multi-chip module
KR102123524B1 (ko) * 2013-09-09 2020-06-16 에스케이하이닉스 주식회사 반도체 장치
TWM489022U (en) * 2014-07-02 2014-11-01 Woei Shen Co Ltd Structure of air drawing/blowing gun

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210073197A (ko) * 2019-12-10 2021-06-18 에스케이하이닉스 주식회사 인버전 신호 생성 회로

Also Published As

Publication number Publication date
TW201635133A (zh) 2016-10-01
CN106024045A (zh) 2016-10-12
TWI704491B (zh) 2020-09-11
US9438210B1 (en) 2016-09-06
CN106024045B (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
JP5086709B2 (ja) データ入出力エラー検出機能を有する半導体メモリ装置
US7983095B2 (en) Semiconductor memory apparatus
US9111607B2 (en) Multiple data rate memory with read timing information
US20130265835A1 (en) Semiconductor memory circuit and data processing system using the same
US8928371B2 (en) Deserializers
KR100974223B1 (ko) 데이터 버스 인버전 기능을 갖는 반도체 집적회로
US8295100B2 (en) Pipe latch circuit and method for operating the same
CN110574111A (zh) 半频命令路径
US20060245101A1 (en) Data input circuit of semiconductor memory device
US6564287B1 (en) Semiconductor memory device having a fixed CAS latency and/or burst length
US6708255B2 (en) Variable input/output control device in synchronous semiconductor device
KR101872778B1 (ko) 반도체 메모리 장치
KR20160117087A (ko) 반도체장치
US20090174425A1 (en) Test circuit for a semiconductor integrated circuit
US11137939B2 (en) Semiconductor memory device and operating method thereof
US7802154B2 (en) Method and apparatus for generating high-frequency command and address signals for high-speed semiconductor memory device testing
KR102530884B1 (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
US10304504B2 (en) Data alignment circuit and semiconductor device including the same
KR20160117088A (ko) 반도체장치
US9299403B2 (en) Semiconductor devices and semiconductor systems including the same
US7813217B2 (en) Semiconductor memory device and method for operating the same
US20250191638A1 (en) Semiconductor device having dqs counter circuit
KR20150078012A (ko) 반도체 메모리 장치 및 이를 이용한 테스트 방법
CN118866059A (zh) 一种存储器和电子设备
CN110875068A (zh) 存储器装置的命令在管线中计数器

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150331

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination