[go: up one dir, main page]

KR20160108630A - 전기 에너지를 이용한 박막 활성화 방법, 박막 트랜지스터 제조 방법 및 기판 처리 장치 - Google Patents

전기 에너지를 이용한 박막 활성화 방법, 박막 트랜지스터 제조 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR20160108630A
KR20160108630A KR1020150030151A KR20150030151A KR20160108630A KR 20160108630 A KR20160108630 A KR 20160108630A KR 1020150030151 A KR1020150030151 A KR 1020150030151A KR 20150030151 A KR20150030151 A KR 20150030151A KR 20160108630 A KR20160108630 A KR 20160108630A
Authority
KR
South Korea
Prior art keywords
thin film
voltage
applying
channel layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020150030151A
Other languages
English (en)
Inventor
김현재
윤두현
정태수
탁영준
이희수
김원기
박정우
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020150030151A priority Critical patent/KR20160108630A/ko
Priority to US15/054,491 priority patent/US9685543B2/en
Publication of KR20160108630A publication Critical patent/KR20160108630A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H01L29/7869—
    • H01L21/203—
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/479—Application of electric currents or fields, e.g. for electroforming
    • H01L29/78606—
    • H01L29/78618—
    • H01L29/78696—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 활성화 방법, 박막 트랜지스터 제조 방법 및 기판 처리 장치에 관한 것으로, 보다 구체적으로 전기 에너지를 이용하여 박막을 활성화하는 방법, 박막 트랜지스터를 제조하는 방법 그리고 기판을 처리하는 장치에 관한 것이다. 본 발명의 일 실시예에 따른 박막 활성화 방법은 박막에 전기 에너지를 공급하는 단계를 포함할 수 있다.

Description

전기 에너지를 이용한 박막 활성화 방법, 박막 트랜지스터 제조 방법 및 기판 처리 장치{THIN FILM ACTIVATION METHOD, METHOD FOR FABRICATING THIN FILM TRANSISTOR AND APPARATUS FOR TREATING SUBSTRATE USING ELECTRICAL ENERGY}
본 발명은 박막 활성화 방법, 박막 트랜지스터 제조 방법 및 기판 처리 장치에 관한 것으로, 보다 구체적으로 전기 에너지를 이용하여 박막을 활성화하는 방법, 박막 트랜지스터를 제조하는 방법 그리고 기판을 처리하는 장치에 관한 것이다.
현재 산화물 박막 트랜지스터의 채널층은 대부분 스퍼터링(sputtering)을 이용하여 증착되고 있다. 스퍼터링으로 증착된 산화물 박막은 박막을 구성하는 물질이 물리적으로만 결합되어 있어 스위칭 소자의 채널층으로 기능하기 위해서는 별도의 활성화(activation) 공정이 요구된다.
종래에는 박막 활성화를 위해 300 ℃ 이상의 고온에서 박막을 열처리하여 박막 내 물질을 화학적으로 결합시키는 방법을 사용하였다. 그러나, 이와 같은 고온 열처리 방식의 활성화를 플라스틱 기판이나 플렉서블 기판에 적용하면 기판이 변형되거나 녹아버려 소자를 사용할 수 없게 되는 문제점이 발생한다.
본 발명의 실시예는 내열성이 약한 기판에 대해서도 적용할 수 있는 박막 활성화 방법, 박막 트랜지스터 제조 방법 및 기판 처리 장치를 제공하는 것을 목적으로 한다.
본 발명의 실시예는 박막 활성화에 요구되는 열처리 온도를 낮출 수 있는 박막 활성화 방법, 박막 트랜지스터 제조 방법 및 기판 처리 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 박막 활성화 방법은 박막에 전기 에너지를 공급하는 단계를 포함할 수 있다.
상기 박막은 산화물 박막을 포함할 수 있다.
상기 산화물 박막은 금속 산화물 박막을 포함할 수 있다.
상기 금속 산화물 박막은: 단일성분계 금속 산화물; 및 이성분계 금속 산화물 또는 삼성분계 금속 산화물을 포함하는 다성분계 금속 산화물; 중 적어도 하나로 구성될 수 있다.
상기 박막은 진공 증착된 박막일 수 있다.
상기 진공 증착된 박막은 스퍼터링, 화학 기상 증착, 원자층 증착 및 증발 증착 중 적어도 하나를 이용하여 증착된 박막일 수 있다.
상기 박막에 전기 에너지를 공급하는 단계는: 상기 박막에 접촉하여 형성된 전극 및 상기 박막과의 사이에 다른 박막이 개재되어 있는 전극 중 일부 또는 전부에 전압을 인가하는 단계를 포함할 수 있다.
상기 전극에 전압을 인가하는 단계는: 복수의 전극들 중에서 제 1 전극과 제 2 전극 간에 전위 차가 형성되도록 상기 전극들에 전압을 인가하는 단계를 포함
상기 박막에 전기 에너지를 공급하는 단계는: 상기 박막에 상기 전기 에너지와 함께 또 다른 에너지를 공급하는 단계를 포함할 수 있다.
상기 박막에 전기 에너지와 함께 또 다른 에너지를 공급하는 단계는: 상기 박막에 상기 전기 에너지와 함께 열 에너지를 공급하는 단계를 포함할 수 있다.
상기 박막에 전기 에너지와 함께 열 에너지를 공급하는 단계는: 상기 박막에 접촉하여 형성된 전극 및 상기 박막과의 사이에 다른 박막이 개재되어 있는 전극 중 일부 또는 전부에 전압을 인가하면서 상기 박막을 가열하는 단계를 포함할 수 있다.
상기 전극에 전압을 인가하면서 박막을 가열하는 단계는: 복수의 전극들 중에서 제 1 전극과 제 2 전극 간에 전위 차가 형성되도록 상기 전극들에 전압을 인가하면서 상기 박막을 100 ℃보다 높고 300 ℃보다 낮은 온도로 가열하는 단계를 포함할 수 있다.
상기 제 1 전극과 제 2 전극 간에 전위 차가 형성되도록 전극들에 전압을 인가하면서 박막을 100 ℃보다 높고 300 ℃보다 낮은 온도로 가열하는 단계는: 상기 제 1 전극과 상기 제 2 전극 간에 전위 차가 형성되도록 상기 전극들에 전압을 인가하면서 상기 박막을 100 ℃보다 높고 300 ℃보다 낮은 온도로 1 시간 내지 2 시간 동안 가열하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터 제조 방법은, 기판 위에 게이트를 형성하는 단계; 상기 게이트 위에 게이트 절연층을 형성하는 단계; 상기 게이트 절연층 위에 채널층을 형성하는 단계; 상기 채널층 위에 소스 및 드레인을 형성하는 단계; 및 상기 채널층에 전기 에너지를 공급하여 상기 채널층을 활성화시키는 단계;를 포함할 수 있다.
상기 채널층은 금속 산화물 박막을 포함할 수 있다.
상기 채널층을 형성하는 단계는: 상기 게이트 절연층 위에 상기 금속 산화물 박막을 진공 증착하는 단계를 포함할 수 있다.
상기 금속 산화물 박막을 진공 증착하는 단계는: 상기 게이트 절연층 위에 상기 금속 산화물 박막을 스퍼터링으로 증착하는 단계를 포함할 수 있다.
상기 채널층을 활성화시키는 단계는: 상기 채널층에 전기 에너지와 함께 열 에너지를 공급하는 단계를 포함할 수 있다.
상기 채널층에 전기 에너지와 함께 열 에너지를 공급하는 단계는: 상기 게이트, 상기 소스 및 상기 드레인 중 적어도 하나에 전압을 인가하면서 상기 채널층을 가열하는 단계를 포함할 수 있다.
상기 게이트, 소스 및 드레인 중 적어도 하나에 전압을 인가하면서 채널층을 가열하는 단계는: 상기 게이트 및 상기 드레인 중 하나 또는 둘 모두와 상기 소스 간에 전위 차가 형성되도록 전압을 인가하면서 상기 채널층을 가열하는 단계를 포함할 수 있다.
상기 게이트 및 드레인 중 하나 또는 둘 모두와 소스 간에 전위 차가 형성되도록 전압을 인가하면서 채널층을 가열하는 단계는: 상기 게이트 및 상기 드레인 중 하나 또는 둘 모두의 전위가 상기 소스의 전위보다 높도록 전압을 인가하면서 상기 채널층을 가열하는 단계를 포함할 수 있다.
상기 게이트 및 드레인 중 하나 또는 둘 모두의 전위가 소스의 전위보다 높도록 전압을 인가하면서 채널층을 가열하는 단계는: 상기 소스의 전위가 가장 낮고, 상기 게이트의 전위가 가장 높고, 상기 드레인의 전위가 상기 게이트의 전위보다 낮거나 같도록 전압을 인가하면서 상기 채널층을 가열하는 단계를 포함할 수 있다.
상기 게이트, 소스 및 드레인 중 적어도 하나에 전압을 인가하면서 채널층을 가열하는 단계는: 상기 게이트, 상기 소스 및 상기 드레인 중 적어도 하나에 전압을 인가하면서 상기 채널층을 100 ℃보다 높고 300 ℃보다 낮은 온도로 가열하는 단계를 포함할 수 있다.
상기 게이트, 소스 및 드레인 중 적어도 하나에 전압을 인가하면서 채널층을 100 ℃보다 높고 300 ℃보다 낮은 온도로 가열하는 단계는: 상기 게이트, 상기 소스 및 상기 드레인 중 적어도 하나에 전압을 인가하면서 상기 채널층을 100 ℃보다 높고 300 ℃보다 낮은 온도로 1 시간 내지 2 시간 동안 가열하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따른 기판 처리 장치는 기판에 형성된 박막을 활성화시키기 위해 상기 기판을 처리하는 장치로서, 상기 기판이 배치되는 지지부; 및 상기 박막에 전기 에너지를 공급하기 위해 전기 신호를 출력하는 전원부;를 포함할 수 있다.
상기 전원부는 프로브를 통해 상기 박막에 접촉하여 형성된 전극 및 상기 박막과의 사이에 다른 박막이 개재되어 있는 전극 중 일부 또는 전부에 전압을 인가할 수 있다.
상기 기판 처리 장치는 상기 박막에 열 에너지를 공급하기 위해 발열하는 발열부를 더 포함할 수 있다.
본 발명의 실시예에 따르면, 내열성이 약한 기판에 형성된 박막의 활성화가 가능하다.
본 발명의 실시예에 따르면, 박막 활성화에 요구되는 열처리 온도를 낮춰 플라스틱 기판 또는 플렉서블 기판의 활용 가능성을 높일 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 활성화 방법을 나타내는 개략적인 도면이다.
도 2는 본 발명의 다른 실시예에 따른 박막 활성화 방법을 나타내는 개략적인 도면이다.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터 제조 방법의 예시적인 흐름도이다.
도 4 내지 도 8은 본 발명의 일 실시예에 따라 박막 트랜지스터를 제조하는 과정을 설명하기 위한 예시적인 도면이다.
도 9는 본 발명의 일 실시예에 따른 기판 처리 장치가 박막을 활성화시키는 과정을 설명하기 위한 예시적인 도면이다.
도 10은 100 ℃에서 1 시간 또는 2 시간 동안 소스를 접지시키고 게이트에 50 V를 인가하고 드레인에 10.1 V 또는 50 V를 인가하여 활성화시킨 InGaZnO 박막 트랜지스터들의 전달 곡선이다.
도 11은 200 ℃에서 1 시간 동안 열처리하여 활성화시킨 InGaZnO 박막 트랜지스터, 및 200 ℃에서 1 시간 또는 2 시간 동안 소스를 접지시키고 게이트에 50 V를 인가하고 드레인에 10.1 V 또는 50 V를 인가하여 활성화시킨 InGaZnO 박막 트랜지스터들의 전달 곡선이다.
본 발명의 다른 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술 되는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
만일 정의되지 않더라도, 여기서 사용되는 모든 용어들(기술 혹은 과학 용어들을 포함)은 이 발명이 속한 종래 기술에서 보편적 기술에 의해 일반적으로 수용되는 것과 동일한 의미를 가진다. 일반적인 사전들에 의해 정의된 용어들은 관련된 기술 그리고/혹은 본 출원의 본문에 의미하는 것과 동일한 의미를 갖는 것으로 해석될 수 있고, 그리고 여기서 명확하게 정의된 표현이 아니더라도 개념화되거나 혹은 과도하게 형식적으로 해석되지 않을 것이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다' 및/또는 이 동사의 다양한 활용형들 예를 들어, '포함', '포함하는', '포함하고', '포함하며' 등은 언급된 조성, 성분, 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 조성, 성분, 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 본 명세서에서 '및/또는' 이라는 용어는 나열된 구성들 각각 또는 이들의 다양한 조합을 가리킨다.
이하, 본 명세서에 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 박막 활성화 방법을 나타내는 개략적인 도면이다.
도 1을 참조하면, 상기 박막 활성화 방법은 박막(11)에 전기 에너지를 공급하는 단계를 포함할 수 있다. 상기 박막(11)은 기판(10) 위에 형성되며, 전극(12, 13)을 통해 전기 신호를 인가받음으로써 전기 에너지를 공급받는다.
상기 박막(11)은 산화물 박막을 포함할 수 있다. 일 실시예에 따르면, 상기 산화물 박막은 금속 산화물 박막을 포함할 수 있다.
구체적으로, 상기 금속 산화물 박막은 ZnO, InO, SnO와 같은 단일성분계 금속 산화물이거나, InZnO, InGaO, ZnSnO와 같은 이성분계 금속 산화물이거나, InGaZnO와 같은 삼성분계 금속 산화물일 수 있다. 실시예에 따라, 상기 금속 산화물 박막은 단일성분계 금속 산화물 및 다성분계 금속 산화물 중 적어도 하나를 포함할 수도 있다.
본 발명의 실시예에 따라 활성화되는 박막(11)은 진공 증착된 박막(11)일 수 있다. 상기 진공 증착된 박막(11)은 스퍼터링으로 증착된 박막(11)일 수 있다. 상기 스퍼터링은 타겟에 이온을 충돌시킴으로써 타겟을 구성하는 원자 또는 분자를 분출시켜 기판에 부착하는 기법이다. 따라서, 스퍼터링에 의해 증착된 박막(11)은 구성 물질이 물리적으로만 결합되어 있을 뿐 화학적으로는 결합되어 있지 않아 별도의 활성화 과정을 통해 박막(11)에 반도체 특성을 발현시킬 필요가 있다.
이에, 본 발명의 실시예는 박막(11)에 전기 에너지를 공급함으로써 상기 박막(11)을 활성화시키는 신규한 기술을 제시한다. 그러나, 본 발명의 실시예에 따른 활성화 방법은 스퍼터링으로 증착된 박막(11) 뿐만 아니라 다른 진공 증착 기법, 예컨대 화학 기상 증착, 원자층 증착, 증발 증착 등을 이용하여 증착된 박막에 대해서도 적용 가능하다.
본 발명의 일 실시예에 따르면, 상기 박막(11)에 전기 에너지를 공급하는 단계는 상기 박막(11)에 접촉하여 형성된 전극에 전압을 인가하는 단계를 포함할 수 있다.
예를 들어, 도 1에 도시된 바와 같이, 하나 이상의 전극(12, 13)이 상기 박막(11) 상에 형성되어 있을 수 있으며, 상기 전극(12, 13) 중 일부 또는 전부에 전압(V1, V2)이 인가됨으로써 상기 박막(11)에 전기 에너지가 공급될 수 있다.
다른 실시예에 따르면, 상기 박막(11)에 전기 에너지를 공급하는 단계는 상기 박막(11)에 접촉하여 형성된 전극(12, 13)뿐만 아니라 상기 박막(11)과의 사이에 다른 박막이 개재되어 있는 전극(미도시)에 전압을 인가하는 단계를 포함할 수 있다. 다시 말해, 박막(11)을 활성화시키기 위해 전압이 인가되는 전극은 해당 박막(11) 상에 직접 형성된 전극(12, 13) 외에 상기 박막(11)과 인접하여 형성된 다른 박막 상에 형성된 전극일 수도 있다.
이와 같이, 상기 박막(11)에 전기 에너지를 공급하는 단계는 상기 박막(11)에 접촉하여 형성된 전극(12, 13) 및 상기 박막(11)과의 사이에 다른 박막이 개재되어 있는 전극 중 일부 또는 전부에 전압을 인가하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 전극에 전압을 인가하는 단계는 복수의 전극들 중에서 제 1 전극과 제 2 전극 간에 전위 차가 형성되도록 상기 전극들에 전압을 인가하는 단계를 포함할 수 있다.
예를 들어, 도 1에서 박막(11)에 전기 에너지를 공급하여 활성화시키기 위해, 제 1 전극(12)과 제 2 전극(13) 간에 전위 차 V1 - V2가 형성되도록 전극들(12, 13)에 각각 전압 V1 및 V2를 인가할 수 있다.
나아가, 본 발명의 다른 실시예에 따르면, 상기 박막(11)에 전기 에너지를 공급하는 단계는 상기 박막(11)에 전기 에너지와 함께 또 다른 에너지를 공급하는 단계를 포함할 수 있다.
도 2는 본 발명의 다른 실시예에 따른 박막 활성화 방법을 나타내는 개략적인 도면이다.
도 2를 참조하면, 상기 박막(11)에 전기 에너지와 함께 또 다른 에너지를 공급하는 단계는 상기 박막(11)에 전기 에너지와 함께 열 에너지를 공급하는 단계를 포함할 수 있다. 이 경우, 상기 박막(11)은 전기 에너지를 공급받으면서 열 에너지도 함께 공급받아 구성 물질들 간의 결합 관계가 변경될 수 있다.
상기 박막(11)에 전기 에너지와 함께 열 에너지를 공급하는 단계는 상기 박막(11)에 접촉하여 형성된 전극(12, 13) 및 상기 박막(11)과의 사이에 다른 박막이 개재되어 있는 전극(미도시) 중 일부 또는 전부에 전압을 인가하면서 상기 박막(11)을 가열하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 전극에 전압을 인가하면서 박막(11)을 가열하는 단계는 복수의 전극들 중에서 제 1 전극과 제 2 전극 간에 전위 차가 형성되도록 상기 전극들에 전압을 인가하면서 상기 박막(11)을 100 ℃보다 높고 300 ℃보다 낮은 온도로 가열하는 단계를 포함할 수 있다.
상기 제 1 전극과 제 2 전극 간에 전위 차가 형성되도록 전극들에 전압을 인가하면서 박막을 100 ℃보다 높고 300 ℃보다 낮은 온도로 가열하는 단계는 상기 제 1 전극과 상기 제 2 전극 간에 전위 차가 형성되도록 상기 전극들에 전압을 인가하면서 상기 박막(11)을 100 ℃보다 높고 300 ℃보다 낮은 온도로 30 분 내지 2 시간, 구체적으로 1 시간 내지 2 시간 동안 가열하는 단계를 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터 제조 방법(20)의 예시적인 흐름도이고, 도 4 내지 도 8은 본 발명의 일 실시예에 따라 박막 트랜지스터를 제조하는 과정을 설명하기 위한 예시적인 도면이다.
도 3 내지 도 8을 참조하면, 상기 박막 트랜지스터 제조 방법(20)은 기판(31) 위에 게이트(32)를 형성하는 단계(S21)(도 4 참조), 상기 게이트(32) 위에 게이트 절연층(33)을 형성하는 단계(S22)(도 5 참조), 상기 게이트 절연층(33) 위에 채널층(34)을 형성하는 단계(S23)(도 6 참조), 상기 채널층(34) 위에 소스(35) 및 드레인(36)을 형성하는 단계(S24)(도 7 참조), 및 상기 채널층(34)에 전기 에너지를 공급하여 상기 채널층(34)을 활성화시키는 단계(S25)(도 8 참조)를 포함할 수 있다.
상기 채널층(34)은 금속 산화물 박막을 포함할 수 있다.
그리고, 상기 채널층(34)을 형성하는 단계(S23)는 상기 게이트 절연층(33) 위에 상기 금속 산화물 박막을 진공 증착하는 단계를 포함할 수 있다.
여기서, 상기 금속 산화물 박막을 진공 증착하는 단계는 상기 게이트 절연층(33) 위에 상기 금속 산화물 박막을 스퍼터링으로 증착하는 단계를 포함할 수 있으나, 상기 박막을 증착하는 방법은 스퍼터링으로 제한되지는 않는다.
일 실시예에 따르면, 상기 채널층(34)을 활성화시키는 단계(S25)는 상기 채널층(34)에 전기 에너지와 함께 열 에너지를 공급하는 단계를 포함할 수 있다.
구체적으로, 도 8을 참조하면, 상기 채널층(34)에 전기 에너지와 함께 열 에너지를 공급하는 단계는 게이트(32), 소스(35) 및 드레인(36) 중 적어도 하나에 전압을 인가하면서 상기 채널층(34)을 가열하는 단계를 포함할 수 있다.
도 8에서 상기 게이트(32)에 대한 전압 인가는 도시되지 않았으나, 게이트 절연층(33) 및 채널층(34)으로 덮인 게이트(32)에도 전압을 인가한다면, 소자 제조 시 게이트(32)의 평면 중에서 전기 신호가 인가되는 부분은 섀도우 마스크 등을 통해 노출시킴으로써 상기 게이트(32)에 전기 신호가 인가되는 부분을 확보할 수 있다.
본 발명의 일 실시예에 따르면, 상기 게이트(32), 소스(35) 및 드레인(36) 중 적어도 하나에 전압을 인가하면서 채널층(34)을 가열하는 단계는 상기 게이트(32) 및 상기 드레인(36) 중 하나 또는 둘 모두와 상기 소스(35) 간에 전위 차가 형성되도록 전압을 인가하면서 상기 채널층(34)을 가열하는 단계를 포함할 수 있다.
예를 들어, 상기 게이트(32) 및 드레인(36) 중 하나 또는 둘 모두와 소스(35) 간에 전위 차가 형성되도록 전압을 인가하면서 채널층(34)을 가열하는 단계는 상기 게이트(32) 및 상기 드레인(36) 중 하나 또는 둘 모두의 전위(VG, VD)가 상기 소스(35)의 전위(VS)보다 높도록 전압을 인가하면서 상기 채널층(34)을 가열하는 단계를 포함할 수 있다. 즉, 이 경우 VG > VS이거나, VD > VS이거나, VG 및 VD > VS이다.
나아가, 상기 게이트(32) 및 드레인(36) 중 하나 또는 둘 모두의 전위가 소스(35)의 전위보다 높도록 전압을 인가하면서 채널층(34)을 가열하는 단계는 상기 소스(35)의 전위가 가장 낮고, 상기 게이트(32)의 전위가 가장 높고, 상기 드레인(36)의 전위가 상기 게이트(32)의 전위보다 낮거나 같도록 전압을 인가하면서 상기 채널층(34)을 가열하는 단계를 포함할 수 있다. 즉, 이 경우 VG ≥ VD > VS이다.
예를 들어, 이 실시예에 따르면, 상기 소스(35)는 접지되고, 상기 게이트(32)는 50 V의 전압이 인가되고, 상기 드레인(36)은 10.1 내지 50 V의 전압이 인가될 수 있다.
또한, 상기 게이트(32), 소스(35) 및 드레인(36) 중 적어도 하나에 전압을 인가하면서 채널층(34)을 가열하는 단계는 상기 게이트(32), 상기 소스(35) 및 상기 드레인(36) 중 적어도 하나에 전압을 인가하면서 상기 채널층(34)을 100 ℃보다 높고 300 ℃보다 낮은 온도로 가열하는 단계를 포함할 수 있다.
이 경우, 상기 게이트(32), 소스(35) 및 드레인(36) 중 적어도 하나에 전압을 인가하면서 채널층(34)을 100 ℃보다 높고 300 ℃보다 낮은 온도로 가열하는 단계는 상기 게이트(32), 상기 소스(35) 및 상기 드레인(36) 중 적어도 하나에 전압을 인가하면서 상기 채널층(34)을 100 ℃보다 높고 300 ℃보다 낮은 온도로 30 분 내지 2 시간 동안, 보다 구체적으로 1 시간 내지 2 시간 동안 가열하는 단계를 포함할 수 있다.
도 9는 본 발명의 일 실시예에 따른 기판 처리 장치(40)가 박막(11)을 활성화시키는 과정을 설명하기 위한 예시적인 도면이다.
상기 기판 처리 장치(40)는 전술한 본 발명의 실시예에 따라 기판(10)에 형성된 박막(11)을 활성화시키기 위해 상기 기판(10)을 처리하는 장치로서, 상기 기판(10)이 배치되는 지지부(41) 및 상기 박막(11)에 전기 에너지를 공급하기 위해 전기 신호를 출력하는 전원부(미도시)를 포함할 수 있다.
도 9를 참조하면, 상기 전원부는 프로브(42)를 통해 상기 박막(11)에 접촉하여 형성된 전극(12, 13) 및 상기 박막(11)과의 사이에 다른 박막이 개재되어 있는 전극(예컨대, 도 8에서 게이트(32)) 중 일부 또는 전부에 전압을 인가할 수 있다.
나아가, 상기 기판 처리 장치(40)는 박막(11)에 열 에너지를 공급하기 위해 발열하는 발열부를 더 포함할 수 있다. 도면에 도시되지는 않았으나, 상기 발열부는 상기 지지부(41)에 구비되어 기판(10)을 직접적으로 가열할 수 있다.
본 발명자는 본 발명의 전기 에너지를 이용한 박막 활성화의 효과를 확인하기 위해 InGaZnO 박막 트랜지스터를 제작하여 전달 특성을 계측하였다.
구체적으로, 본 발명자는 바텀 게이트(bottom gate) 구조의 박막 트랜지스터를 제작하였으며, 기판으로 붕소가 도핑된 P-타입의 실리콘 웨이퍼를 사용하여 게이트 전극을 대체하였다. 그리고, 기판 위에 건식 산화(dry oxidation) 기법으로 SiO2를 120 nm만큼 성장시켜 게이트 절연층을 형성하였다. 그러고 나서, 게이트 절연층이 형성된 P+ 실리콘 기판을 아세톤 및 메탄올 순으로 초음파 세척을 각각 10 분씩 실시한 뒤, 질소 건을 이용하여 기판을 블러링하였다.
그 뒤, 스퍼터링을 통해 게이트 절연층 위에 InGaZnO 박막을 증착시켰으며, 이 때 InGaZnO 타겟에서 금속 물질의 몰 비율은 In:Ga:Zn = 1:1:1이었다. 스퍼터링 시 챔버는 아르곤 분위기로 조성되었으며, 동작 압력은 5 × 10-3 Torr였다. 그리고, 스퍼터링은 150 W의 전력으로 5 분 동안 실시되었으며, 이 때 InGaZnO 박막의 두께는 40 nm였다.
그 뒤, InGaZnO 박막 위에 알루미늄을 200 nm만큼 열 증착시켜 소스 및 드레인 전극을 형성하였다. 이 때, 섀도우 마스크를 이용하여 채널의 폭과 길이를 각각 1000 μm 및 150 μm로 구성하였다.
그러고 나서, 본 발명의 실시예에 따라 InGaZnO 박막을 활성화시키기 위해 기판을 핫 플레이트에 놓고 가열하면서 프로브 스테이션 팁(probe station tip)으로 소스, 게이트 및 드레인에 전압을 인가하였다. 비교예로 기판을 200 ℃에서 1 시간 동안 가열하여 박막을 활성화시켰다.
도 10은 100 ℃에서 1 시간 또는 2 시간 동안 소스를 접지시키고 게이트에 50 V를 인가하고 드레인에 10.1 V 또는 50 V를 인가하여 활성화시킨 InGaZnO 박막 트랜지스터들의 전달 곡선이고, 도 11은 200 ℃에서 1 시간 동안 열처리하여 활성화시킨 InGaZnO 박막 트랜지스터, 및 200 ℃에서 1 시간 또는 2 시간 동안 소스를 접지시키고 게이트에 50 V를 인가하고 드레인에 10.1 V 또는 50 V를 인가하여 활성화시킨 InGaZnO 박막 트랜지스터들의 전달 곡선이다.
도 10을 참조하면, 100 ℃에서 처리된 소자들은 인가 전압에 관계없이 스위칭 특성이 나타나지 않아 박막이 활성화되지 않았음을 알 수 있다.
도 11을 참조하면, 200 ℃에서 전압 인가 없이 열처리만 수행된 소자는 스위칭 특성이 나타나지 않았으나, 200 ℃에서 열처리와 함께 전압이 인가된 소자들은 온 상태와 오프 상태가 명확하게 구분되어 박막에 반도체 특성이 발현되는 것을 확인할 수 있다.
도 11과 같이 활성화된 박막 트랜지스터의 이동도(mobility), 온/오프 전류 비(On/Off current ratio), 임계전압이하 기울기(Subthreshold Swing, S.S.) 및 임계전압(Vth)은 아래의 표와 같다. 비교예에 따라 활성화된 박막 트랜지스터는 스위칭 특성이 나타나지 않아 계측이 불가능하였다.
VD (V)/ 처리 시간 (hr) 이동도 (cm2/Vs) 온/오프
전류 비		 S.S. (mV/decade) Vth (V)
10.1 / 1 13.58 5.24 × 107 0.78 -0.87
10.1 / 2 11.68 3.71 × 108 0.68 -0.74
50 / 1 9.22 3.21 × 106 0.67 0.28
50 / 2 8.84 2.06 × 107 0.55 0.57
이상에서 실시예를 통해 본 발명을 설명하였으나, 위 실시예는 단지 본 발명의 사상을 설명하기 위한 것으로 이에 한정되지 않는다. 통상의 기술자는 전술한 실시예에 다양한 변형이 가해질 수 있음을 이해할 것이다. 본 발명의 범위는 첨부된 특허청구범위의 해석을 통해서만 정해진다.
10: 기판
11: 박막
20: 박막 트랜지스터 제조 방법
31: 기판
32: 게이트
33: 게이트 절연층
34: 채널층
35: 소스
36: 드레인
40: 기판 처리 장치
41: 지지부
42: 프로브

Claims (27)

  1. 박막에 전기 에너지를 공급하는 단계를 포함하는 박막 활성화 방법.
  2. 제 1 항에 있어서,
    상기 박막은 산화물 박막을 포함하는 박막 활성화 방법.
  3. 제 2 항에 있어서,
    상기 산화물 박막은 금속 산화물 박막을 포함하는 박막 활성화 방법.
  4. 제 3 항에 있어서,
    상기 금속 산화물 박막은:
    단일성분계 금속 산화물; 및
    이성분계 금속 산화물 또는 삼성분계 금속 산화물을 포함하는 다성분계 금속 산화물;
    중 적어도 하나로 구성된 박막 활성화 방법.
  5. 제 1 항에 있어서,
    상기 박막은 진공 증착된 박막인 박막 활성화 방법.
  6. 제 5 항에 있어서,
    상기 진공 증착된 박막은 스퍼터링, 화학 기상 증착, 원자층 증착 및 증발 증착 중 적어도 하나를 이용하여 증착된 박막인 박막 활성화 방법.
  7. 제 1 항에 있어서,
    상기 박막에 전기 에너지를 공급하는 단계는:
    상기 박막에 접촉하여 형성된 전극 및 상기 박막과의 사이에 다른 박막이 개재되어 있는 전극 중 일부 또는 전부에 전압을 인가하는 단계를 포함하는 박막 활성화 방법.
  8. 제 7 항에 있어서,
    상기 전극에 전압을 인가하는 단계는:
    복수의 전극들 중에서 제 1 전극과 제 2 전극 간에 전위 차가 형성되도록 상기 전극들에 전압을 인가하는 단계를 포함하는 박막 활성화 방법.
  9. 제 1 항에 있어서,
    상기 박막에 전기 에너지를 공급하는 단계는:
    상기 박막에 상기 전기 에너지와 함께 또 다른 에너지를 공급하는 단계를 포함하는 박막 활성화 방법.
  10. 제 9 항에 있어서,
    상기 박막에 전기 에너지와 함께 또 다른 에너지를 공급하는 단계는:
    상기 박막에 상기 전기 에너지와 함께 열 에너지를 공급하는 단계를 포함하는 박막 활성화 방법.
  11. 제 10 항에 있어서,
    상기 박막에 전기 에너지와 함께 열 에너지를 공급하는 단계는:
    상기 박막에 접촉하여 형성된 전극 및 상기 박막과의 사이에 다른 박막이 개재되어 있는 전극 중 일부 또는 전부에 전압을 인가하면서 상기 박막을 가열하는 단계를 포함하는 박막 활성화 방법.
  12. 제 11 항에 있어서,
    상기 전극에 전압을 인가하면서 박막을 가열하는 단계는:
    복수의 전극들 중에서 제 1 전극과 제 2 전극 간에 전위 차가 형성되도록 상기 전극들에 전압을 인가하면서 상기 박막을 100 ℃보다 높고 300 ℃보다 낮은 온도로 가열하는 단계를 포함하는 박막 활성화 방법.
  13. 제 12 항에 있어서,
    상기 제 1 전극과 제 2 전극 간에 전위 차가 형성되도록 전극들에 전압을 인가하면서 박막을 100 ℃보다 높고 300 ℃보다 낮은 온도로 가열하는 단계는:
    상기 제 1 전극과 상기 제 2 전극 간에 전위 차가 형성되도록 상기 전극들에 전압을 인가하면서 상기 박막을 100 ℃보다 높고 300 ℃보다 낮은 온도로 1 시간 내지 2 시간 동안 가열하는 단계를 포함하는 박막 활성화 방법.
  14. 기판 위에 게이트를 형성하는 단계;
    상기 게이트 위에 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층 위에 채널층을 형성하는 단계;
    상기 채널층 위에 소스 및 드레인을 형성하는 단계; 및
    상기 채널층에 전기 에너지를 공급하여 상기 채널층을 활성화시키는 단계;
    를 포함하는 박막 트랜지스터 제조 방법.
  15. 제 14 항에 있어서,
    상기 채널층은 금속 산화물 박막을 포함하는 박막 트랜지스터 제조 방법.
  16. 제 15 항에 있어서,
    상기 채널층을 형성하는 단계는:
    상기 게이트 절연층 위에 상기 금속 산화물 박막을 진공 증착하는 단계를 포함하는 박막 트랜지스터 제조 방법.
  17. 제 16 항에 있어서,
    상기 금속 산화물 박막을 진공 증착하는 단계는:
    상기 게이트 절연층 위에 상기 금속 산화물 박막을 스퍼터링으로 증착하는 단계를 포함하는 박막 트랜지스터 제조 방법.
  18. 제 14 항에 있어서,
    상기 채널층을 활성화시키는 단계는:
    상기 채널층에 전기 에너지와 함께 열 에너지를 공급하는 단계를 포함하는 박막 트랜지스터 제조 방법.
  19. 제 18 항에 있어서,
    상기 채널층에 전기 에너지와 함께 열 에너지를 공급하는 단계는:
    상기 게이트, 상기 소스 및 상기 드레인 중 적어도 하나에 전압을 인가하면서 상기 채널층을 가열하는 단계를 포함하는 박막 트랜지스터 제조 방법.
  20. 제 19 항에 있어서,
    상기 게이트, 소스 및 드레인 중 적어도 하나에 전압을 인가하면서 채널층을 가열하는 단계는:
    상기 게이트 및 상기 드레인 중 하나 또는 둘 모두와 상기 소스 간에 전위 차가 형성되도록 전압을 인가하면서 상기 채널층을 가열하는 단계를 포함하는 박막 트랜지스터 제조 방법.
  21. 제 20 항에 있어서,
    상기 게이트 및 드레인 중 하나 또는 둘 모두와 소스 간에 전위 차가 형성되도록 전압을 인가하면서 채널층을 가열하는 단계는:
    상기 게이트 및 상기 드레인 중 하나 또는 둘 모두의 전위가 상기 소스의 전위보다 높도록 전압을 인가하면서 상기 채널층을 가열하는 단계를 포함하는 박막 트랜지스터 제조 방법.
  22. 제 21 항에 있어서,
    상기 게이트 및 드레인 중 하나 또는 둘 모두의 전위가 소스의 전위보다 높도록 전압을 인가하면서 채널층을 가열하는 단계는:
    상기 소스의 전위가 가장 낮고, 상기 게이트의 전위가 가장 높고, 상기 드레인의 전위가 상기 게이트의 전위보다 낮거나 같도록 전압을 인가하면서 상기 채널층을 가열하는 단계를 포함하는 박막 트랜지스터 제조 방법.
  23. 제 19 항에 있어서,
    상기 게이트, 소스 및 드레인 중 적어도 하나에 전압을 인가하면서 채널층을 가열하는 단계는:
    상기 게이트, 상기 소스 및 상기 드레인 중 적어도 하나에 전압을 인가하면서 상기 채널층을 100 ℃보다 높고 300 ℃보다 낮은 온도로 가열하는 단계를 포함하는 박막 트랜지스터 제조 방법.
  24. 제 23 항에 있어서,
    상기 게이트, 소스 및 드레인 중 적어도 하나에 전압을 인가하면서 채널층을 100 ℃보다 높고 300 ℃보다 낮은 온도로 가열하는 단계는:
    상기 게이트, 상기 소스 및 상기 드레인 중 적어도 하나에 전압을 인가하면서 상기 채널층을 100 ℃보다 높고 300 ℃보다 낮은 온도로 1 시간 내지 2 시간 동안 가열하는 단계를 포함하는 박막 트랜지스터 제조 방법.
  25. 기판에 형성된 박막을 활성화시키기 위해 상기 기판을 처리하는 장치에 있어서,
    상기 기판이 배치되는 지지부; 및
    상기 박막에 전기 에너지를 공급하기 위해 전기 신호를 출력하는 전원부;
    를 포함하는 기판 처리 장치.
  26. 제 25 항에 있어서,
    상기 전원부는 프로브를 통해 상기 박막에 접촉하여 형성된 전극 및 상기 박막과의 사이에 다른 박막이 개재되어 있는 전극 중 일부 또는 전부에 전압을 인가하는 기판 처리 장치.
  27. 제 25 항에 있어서,
    상기 박막에 열 에너지를 공급하기 위해 발열하는 발열부를 더 포함하는 기판 처리 장치.
KR1020150030151A 2015-03-04 2015-03-04 전기 에너지를 이용한 박막 활성화 방법, 박막 트랜지스터 제조 방법 및 기판 처리 장치 Ceased KR20160108630A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150030151A KR20160108630A (ko) 2015-03-04 2015-03-04 전기 에너지를 이용한 박막 활성화 방법, 박막 트랜지스터 제조 방법 및 기판 처리 장치
US15/054,491 US9685543B2 (en) 2015-03-04 2016-02-26 Thin film activation method using electrical energy and thin film transistor fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150030151A KR20160108630A (ko) 2015-03-04 2015-03-04 전기 에너지를 이용한 박막 활성화 방법, 박막 트랜지스터 제조 방법 및 기판 처리 장치

Publications (1)

Publication Number Publication Date
KR20160108630A true KR20160108630A (ko) 2016-09-20

Family

ID=56851169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150030151A Ceased KR20160108630A (ko) 2015-03-04 2015-03-04 전기 에너지를 이용한 박막 활성화 방법, 박막 트랜지스터 제조 방법 및 기판 처리 장치

Country Status (2)

Country Link
US (1) US9685543B2 (ko)
KR (1) KR20160108630A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200068279A (ko) * 2018-12-05 2020-06-15 경북대학교 산학협력단 국부 항복 전류를 이용한 선택적 열처리 방법 및 국부 항복 전류를 이용한 선택적 열처리용 프로브카드

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20250074785A1 (en) 2023-08-30 2025-03-06 Tetra Technologies Inc. Composition of an ultra-pure zinc bromide and zinc chloride blend produced from a method of reacting chlorine with a mixture of zinc bromide and zinc

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100473997B1 (ko) * 2000-10-06 2005-03-07 엘지.필립스 엘시디 주식회사 박막 트랜지스터 제조방법
JP3774723B2 (ja) * 2004-07-01 2006-05-17 キヤノン株式会社 電子放出素子の製造方法およびそれを用いた電子源並びに画像表示装置の製造方法、該製造方法によって製造された画像表示装置を用いた情報表示再生装置
US7927713B2 (en) 2007-04-27 2011-04-19 Applied Materials, Inc. Thin film semiconductor material produced through reactive sputtering of zinc target using nitrogen gases
KR101448084B1 (ko) 2008-05-09 2014-10-10 주성엔지니어링(주) 박막 트랜지스터 및 이의 제조 방법
KR100986805B1 (ko) 2008-11-21 2010-10-11 에코피아 주식회사 온도 가변형 프로브 스테이션
JP5491835B2 (ja) * 2009-12-02 2014-05-14 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画素回路および表示装置
WO2011068022A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8530273B2 (en) 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
KR101460489B1 (ko) 2013-06-28 2014-11-11 국민대학교산학협력단 산소 플라즈마 처리 공정이 포함된 졸겔(sol-gel)법을 이용한 산화물 반도체층 방법 및 이에 의해 제조된 산화물 반도체층
KR20150008316A (ko) 2013-07-12 2015-01-22 삼성디스플레이 주식회사 반도체 장치, 이의 제조 방법 및 시스템.
KR101488623B1 (ko) 2013-12-11 2015-02-12 단국대학교 천안캠퍼스 산학협력단 산화물 박막 트랜지스터 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200068279A (ko) * 2018-12-05 2020-06-15 경북대학교 산학협력단 국부 항복 전류를 이용한 선택적 열처리 방법 및 국부 항복 전류를 이용한 선택적 열처리용 프로브카드

Also Published As

Publication number Publication date
US20160260821A1 (en) 2016-09-08
US9685543B2 (en) 2017-06-20

Similar Documents

Publication Publication Date Title
KR101270174B1 (ko) 산화물 반도체 박막 트랜지스터의 제조방법
TWI501403B (zh) A thin film transistor structure, and a thin film transistor and a display device having the same
KR101638978B1 (ko) 박막 트랜지스터 및 그 제조방법
US6291366B1 (en) Process of manufacturing semiconductor devices
KR101334182B1 (ko) ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101052240B1 (ko) 아모르포스 산화물 반도체막을 사용한 박막트랜지스터의 제조 방법
KR20090002841A (ko) 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
KR20100013717A (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
US9780228B2 (en) Oxide semiconductor device and method for manufacturing same
JP2011009415A (ja) 薄膜トランジスタ搭載基板、その製造方法及び画像表示装置
KR20100135544A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
EP1434275A4 (en) THIN FILM SEMICONDUCTOR ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
KR20160108630A (ko) 전기 에너지를 이용한 박막 활성화 방법, 박막 트랜지스터 제조 방법 및 기판 처리 장치
CN104183649A (zh) 一种阈值电压可调的薄膜晶体管
KR20150028997A (ko) 박막 트랜지스터의 제작 방법
KR20190132798A (ko) 제논 플래쉬 램프를 이용하는 상온에서 산화물 반도체 제조 방법
KR102238749B1 (ko) 인듐아연 산화물 박막 트랜지스터 및 그 제조 방법
KR101816877B1 (ko) 박막 트랜지스터 및 박막 트랜지스터 제조 방법
KR101715250B1 (ko) 박막 활성화 방법, 박막 트랜지스터 제조 방법 및 기판 처리 장치
KR101659815B1 (ko) 탄소나노튜브 트랜지스터 어레이 및 탄소 나노튜브 트랜지스터의 제조 방법
KR101570443B1 (ko) 산화물 반도체 박막의 결정화 방법
KR102050955B1 (ko) 산화물 박막 트랜지스터 제조장치
JPH1012565A (ja) ダイヤモンド半導体装置及びその製造方法
KR102752917B1 (ko) 반도체 소자, 이의 제조방법, 이를 포함하는 박막 트랜지스터 및 디스플레이 장치
KR102034767B1 (ko) 산화물 박막 트랜지스터 제조방법 및 산화물 박막 트랜지스터

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150304

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160121

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20160826

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20160121

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

PG1501 Laying open of application
AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20160826

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20160401

Comment text: Amendment to Specification, etc.

PX0601 Decision of rejection after re-examination

Comment text: Decision to Refuse Application

Patent event code: PX06014S01D

Patent event date: 20161021

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20160928

Comment text: Decision to Refuse Application

Patent event code: PX06011S01I

Patent event date: 20160826

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20160401

Comment text: Notification of reason for refusal

Patent event code: PX06013S01I

Patent event date: 20160121