[go: up one dir, main page]

KR20160043092A - 어레이 기판의 대전 방지 구조 - Google Patents

어레이 기판의 대전 방지 구조 Download PDF

Info

Publication number
KR20160043092A
KR20160043092A KR1020167006847A KR20167006847A KR20160043092A KR 20160043092 A KR20160043092 A KR 20160043092A KR 1020167006847 A KR1020167006847 A KR 1020167006847A KR 20167006847 A KR20167006847 A KR 20167006847A KR 20160043092 A KR20160043092 A KR 20160043092A
Authority
KR
South Korea
Prior art keywords
layer
metal layer
substrate
gate insulating
hole portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020167006847A
Other languages
English (en)
Inventor
씨앙양 쒸
웨이민 창
즈양 송
리앙 왕
Original Assignee
센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Publication of KR20160043092A publication Critical patent/KR20160043092A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H01L27/0288—
    • H01L27/124—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/911—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using passive elements as protective elements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Elimination Of Static Electricity (AREA)
  • Thin Film Transistor (AREA)

Abstract

어레이 기판의 유효 영역(60) 및 상기 유효 영역(60)를 둘러싸는 복수 개의 더미 라인(26)을 포함하는 어레이 기판의 대전 방지 구조에 있어서, 상기 유효 영역(60)에는 복수 개의 신호 라인(22) 및 상기 복수 개의 신호 라인(22)과 각각 전기적으로 연결되는 복수 개의 쇼트 바(24)가 설치되고, 상기 더미 라인(26)은 유효 영역(60)의 최외곽에 위치한 쇼트 바(24)에 각각 대응되도록 인접하게 설치되며, 상기 더미 라인(26)은 쇼트 바(24)의 일측(28)에 근접하여 톱니형 구조로 설치된다. 최외곽에 위치한 각각의 쇼트 바의 옆쪽에, 쇼트 바의 일측에 근접하여 톱니형 구조로 설치되는 하나의 더미 라인을 추가함으로써, 어레이 기판을 제조하는 과정에서, 특히 절연 보호층 및 능동층에 대해 건식 에칭 작업을 할 때, 플라즈마 이상 방전으로 인한 쇼트 바 부분의 금속 교첩(交疊) 배선에 미치는 정전기 손상을 매우 훌륭하게 방지할 수 있으며, 아울러 제품 품질을 향상 시킬 수 있다.

Description

어레이 기판의 대전 방지 구조{ANTISTATIC STRUCTURE FOR ARRAY SUBSTRATE}
본 발명은 디스플레이 기술 분야에 관한 것으로서, 특히 어레이 기판의 대전 방지 구조에 관한 것이다.
액정 디스플레이 장치(Liquid Crystal Display, LCD)는 몸체가 얇고, 전력 소모가 적으며, 방사선이 없는 등의 다양한 장점을 지녀 광범위하게 응용되고 있다. 현재 시중에서 판매되는 액정 디스플레이 장치는 대부분 백라이트형 액정 디스플레이 장치로서, 하우징, 하우징 내에 설치된 액정 디스플레이 패널 및 하우징 내에 설치되어 액정 디스플레이 패널에 상응되게 설치된 백라이트 모듈(backlight module)을 포함한다. 액정 디스플레이 패널의 작동 원리는 두 장의 평행한 유리 기판에 액정분자를 놓고, 두 장의 유리 기판에 구동전압을 인가하여 액정분자의 회전을 제어함으로써, 백라이트 모듈의 광선을 굴절시켜 화면을 발생시키는 것이다.
정전기(Electro-Static discharge, ESD)는 반도체 제조업에서 줄곧 남아 있는 해결하지 못한 하나의 과제이다. 정전기는 양품률을 저하시키고, 생산 원가를 증가시키며, 생산 능력을 떨어뜨린다. 액정 디스플레이 장치 제조공정에서도, 정전기는 줄곧 액정 디스플레이 장치의 품질에 영향을 끼치고 있다. 특히, 액정 디스플레이 패널 제조 공정에 영향을 끼치고 있다.
정전기가 생성되는 주 요인은 다음 3 대 요소로 나뉜다:
첫 번째는 입자(particle)로서, 어떤 종류의 입자라도 모두 기기에 손상을 입힐 수 있으며, 심지어 폐기 처리될 수도 있다. 따라서 반도체 제조 공정에서 입자에 대한 제어는 매우 중요한 작업이다.
두 번째는 공정 조건과 원자재로서, 액정 디스플레이 패널 제조 공정 중, 증착(deposition)공정, 노광(photo)공정, 에칭(etch)공정, 박리(strip)공정 및 세정(clean)공정 등의 공정 조건에서는 모두 정전기를 발생시키고, 또한 상기 공정들에서 사용되는 원자재 역시 재료 결함으로 인해 정전기를 발생시킨다.
세 번째는 설계 요소로서, 제품 설계에 있어서의 좋고 나쁨은 정전기 발생에 직접적인 영향을 끼친다.
제품 품질을 향상시키고, 생산 비용을 낮추기 위하여, 액정 디스플레이 패널 제조 공정에서는 정전기 방호 작업을 실행한다. 상기 정전기 방호 작업은 크게 두 종류로 나눌 수 있다. 첫 번째는 액정 디스플레이 패널의 내부 기기를 보호하는 것으로, 주로 액정 디스플레이 패널의 라인(게이트(Gate) 라인과 데이터(Data) 라인)의 시작단부 및 끝단부에 대전 방지 링(ESD ring)을 설계하는 것이고; 두 번째는 액정 디스플레이 패널의 주변 회로를 보호하는 것으로, 주로 어레이 공정 및 후단 공정에서 정전기가 패널 주변 회로에 끼치는 손상을 보호하는 것이다. 현존하는 TFT 어레이 기판 구조에서, 필름층은 제1 금속층(Gate/Com) - 게이트 절연층(GI) - 능동층(Active) - 제2 금속층(S/D) - 패시베이션층(PVX) - 투명 도전층(Indium Tin Oxides, ITO)의 순서로 구성되고, 제품의 생산 원가를 제어하기 위하여, 일반적으로는 셀(Cell)제작 공정에서 컷팅(cutting)작업을 완료한 후, 점등 등급 판정을 실시하여 합격한 액정 디스플레이 패널(panel)을 모듈에 투입한다. 셀 제작공정에서 점등을 수행하는 동시에 모듈 공정의 정상적인 점등에 영향을 주지 않도록 하기 위하여, 일반적으로 어레이 기판 제작과정에서 액정 디스플레이 패널의 주변에 일부 회로를 패터닝(patterning)한다. 즉, 쇼트 바(shorting bar)(100)를 설치함으로써 정전기 방출현상을 감소시킨다. 도 1에서 도시한 바와 같이, 액정 디스플레이 패널은 셀 제작공정에서 점등 등급 판정을 실시 완료한 후, 레이저 방식으로 쇼트 바(100) 및 데이터 라인(Data 라인) 및 게이트 라인(Gate 라인)의 단자들을 차단시킨다. 그러나 상기 기술은 액정 디스플레이 패널의 절연 보호층 및 능동층의 건식 에칭공정에서, 플라즈마 이상 방전으로 인해 여전히 쇼트 바(100)가 위치한 부분에서의 금속 교첩(交疊) 배선에 정전기 손상을 일으킬 수 있으며, 이는 제품 품질에 영향을 준다.
본 발명의 목적은 어레이 기판의 대전 방지 구조를 제공하여, 어레이 기판 제조 과정에서, 특히 절연 보호층 및 능동층에 대하여 건식 에칭을 실행할 때, 플라즈마 이상 방전으로 인하여 쇼트 바 부분의 금속 교첩 배선에 일으키는 정전기 손상을 매우 훌륭하게 방지 가능함으로써 제품 품질 및 생산 효율을 향상 시키고, 생산 원가를 낮출 수 있다.
상기 목적을 구현하기 위하여, 본 발명은 어레이 기판의 유효 영역 및 상기 유효 영역을 둘러싼 복수 개의 더미 라인(dummy 라인)을 포함하는 어레이 기판의 대전 방지 구조를 제공하며, 상기 어레이 기판의 유효 영역에는 복수 개의 신호 라인 및 상기 신호 라인과 각각 전기적으로 연결되는 복수 개의 쇼트 바가 설치되고, 상기 더미 라인은 유효 영역의 최외곽에 위치한 쇼트 바에 각각 대응되도록 인접하여 설치되며, 상기 더미 라인은 쇼트 바의 일측에 근접하여, 톱니형 구조로 설치된다.
상기 복수 개의 신호 라인, 복수 개의 쇼트 바 및 복수 개의 더미 라인은 모두 동일한 기판 상에 형성된다.
상기 더미 라인의 수량은 네 개이고, 상기 네 개의 더미 라인은 口자형으로 상기 유효 영역을 둘러싸는 형태로 설치되며, 각각의 상기 더미 라인은 그와 인접하는 최외곽의 쇼트 바와 각각 평행되게 형성된다.
상기 더미 라인은 기판 상에 형성되는 제1 금속층, 제1 금속층 및 기판을 차폐하는 게이트 절연층, 게이트 절연층에 위치하여 제1 금속층과 대응되게 설치되는 능동층, 능동층에 위치하는 제2 금속층, 및 제2 금속층과 게이트 절연층을 차폐하는 패시베이션층을 포함한다.
상기 쇼트 바는 기판 상에 형성되는 제1 금속층, 제1 금속층 및 기판을 차폐하는 게이트 절연층, 게이트 절연층 상에 위치하는 패시베이션층, 및 게이트 절연층과 패시베이션층을 관통하는 제1 구멍부를 포함하고, 상기 제1 구멍부는 제1 금속층에 대응되게 설치되어 제1 금속층을 노출시킨다.
상기 노출된 제1 금속층, 제1 구멍부의 내측벽 및 상기 제1 구멍부 주변의 일부 패시베이션층에는 투명 도전층이 형성되고, 상기 투명 도전층에 의해 쇼트 바와 신호 라인이 전기적으로 연결된다.
상기 신호 라인은 기판 상에 형성되는 제1 금속층, 제1 금속층 및 기판을 차폐하는 게이트 절연층, 게이트 절연층 상에 위치하여 제1 금속층에 대응되게 설치되는 제2 금속층, 및 제2 금속층과 게이트 절연층을 차폐하는 패시베이션층을 포함하고, 상기 패시베이션층이 쇼트 바에 근접하고 제1 구멍부와 대응되는 위치에 제2 구멍부가 형성되고, 상기 제2 구멍부는 상기 패시베이션층을 관통하여 제2 금속층을 노출시킨다.
상기 노출된 제2 금속층, 제2 구멍부의 내측벽 및 상기 제2 구멍부 주변의 일부 패시베이션층에는 투명 도전층이 형성되고, 상기 투명 도전층에 의해 쇼트 바와 신호 라인이 전기적으로 연결된다.
상기 게이트 절연층은 규소를 사용하여 형성되고, 상기 기판은 유리 기판이다.
상기 신호 라인은 데이터 라인과 게이트 라인을 포함한다.
본 발명은 어레이 기판의 유효 영역 및 상기 유효 영역을 둘러싸는 복수 개의 더미 라인을 포함하는 어레이 기판의 대전 방지 구조를 더 제공한다. 상기 어레이 기판의 유효 영역에는 복수 개의 신호 라인 및 상기 복수 개의 신호 라인과 각각 전기적으로 연결되어 형성되는 복수 개의 쇼트 바가 설치되고, 상기 더미 라인은 유효 영역의 최외곽에 위치한 쇼트 바에 각각 대응되도록 인접하여 설치되며, 상기 더미 라인은 쇼트 바의 일측에 근접하여 톱니형 구조로 설치되며;
상기 복수 개의 신호 라인, 복수 개의 쇼트 바 및 복수 개의 더미 라인은 동일한 기판 상에 형성되며;
상기 더미 라인의 수량은 네 개이고, 상기 네 개의 더미 라인은 口자형으로 상기 어레이 기판의 유효 영역을 둘러싸는 형태로 설치되고, 각각의 상기 더미 라인은 그와 인접한 최외곽의 쇼트 바와 각각 평행하며;
상기 더미 라인은 기판 상에 형성되는 제1 금속층, 제1 금속층 및 기판을 차폐하는 게이트 절연층, 게이트 절연층 상에 위치되어 제1 금속층에 대응되도록 설치되는 능동층, 능동층 상에 위치하는 제2 금속층, 및 제2 금속층과 게이트 절연층을 차폐하는 패시베이션층을 포함하며;
상기 쇼트 바는 기판 상에 형성되는 제1 금속층, 제1 금속층 및 기판을 차폐하는 게이트 절연층, 게이트 절연층 상에 위치하는 패시베이션층, 및 게이트 절연층과 패시베이션층을 관통하는 제1 구멍부를 포함하고, 상기 제1 구멍부는 제1 금속층에 대응되게 설치되어, 제1 금속층을 노출시키며;
상기 노출된 제1 금속층, 제1 구멍부 내측벽 및 상기 제1 구멍부 주변의 일부 패시베이션층 상에는 투명 도전층이 형성되고, 상기 투명 도전층에 의해 쇼트 바와 신호 라인이 전기적으로 연결된다.
상기 신호 라인은 기판 상에 형성되는 제1 금속층, 제1 금속층 및 기판을 차폐하는 게이트 절연층, 게이트 절연층 상에 위치하여 제1 금속층에 대응되게 설치되는 제2 금속층, 및 제2 금속층과 게이트 절연층을 차폐하는 패시베이션층을 포함하고, 상기 패시베이션층이 쇼트 바에 근접하고 제1 구멍부와 대응되는 위치에 제2 구멍부가 형성되며, 상기 제2 구멍부는 상기 패시베이션층을 관통하여 제2 금속층을 노출시킨다.
상기 노출된 제2 금속층, 제2 구멍부의 내측벽 및 상기 제2 구멍부 주변의 일부 패시베이션층 상에는 투명 도전층이 형성되고, 상기 투명 도전층에 의해 쇼트 바와 신호 라인이 전기적으로 연결된다.
상기 게이트 절연층은 규소를 사용하여 형성되고, 상기 기판은 유리 기판이다.
상기 신호 라인은 데이터 라인과 게이트 라인을 포함한다.
본 발명의 어레이 기판의 대전 방지 구조에 있어서, 각각의 최외곽에 위치한 쇼트 바의 옆쪽에 하나의 더미 라인을 추가하여, 상기 더미 라인은 쇼트 바의 일측에 근접하여 톱니형 구조로 설치됨으로써, 어레이 기판 제조 과정에서, 특히 절연 보호층 및 능동층에 대하여 건식 에칭을 실시하는 경우, 첨단 방전원리를 이용하면 플라즈마 이상 방전으로 인하여 쇼트 바 부분의 금속 교첩 배선에 일으키는 정전 손상을 매우 훌륭하게 방지할 수 있고, 이로써 제품 품질과 생산 효율을 향상시키고, 생산 원가를 낮출 수 있다.
본 발명의 특징 및 기술 내용을 더욱 구체적으로 이해할 수 있도록, 이하 본 발명과 관련된 상세한 설명과 첨부 도면을 참조하기 바라며, 단 첨부 도면은 단지 참고 및 설명용으로만 제공되는 것일 뿐, 결코 본 발명을 제한하기 위한 것이 아니다.
이하 첨부 도면을 결합하여, 본 발명의 구체적인 실시방식에 대한 상세한 설명을 통해, 본 발명의 기술방안 및 기타 유익한 효과가 자명해질 것이다.
도 1은 종래 기술의 어레이 기판의 대전 방지 구조를 도시하는 구조도.
도 2는 본 발명에 따른 口자형으로 설치된 더미 라인을 도시하는 구조도.
도 3은 본 발명에 따른 어레이 기판의 대전 방지 구조를 도시하는 구조도.
도 4는 도 3의 A-A의 단면도.
도 5는 도 3의 B-B의 단면도.
도 6은 도 3의 C-C의 단면도.
본 발명이 채택한 기술수단 및 그 효과를 더욱 구체적으로 논하기 위하여, 이하 본 발명의 바람직한 실시예 및 그 첨부 도면을 결합하여 상세히 설명한다.
본 발명은 VA형 디스플레이 모델을 사용하여 설명을 진행하되, VA형 디스플레이 모델에 결코 한정되지는 않는다.
본 발명은 어레이 기판을 제작하는 과정에서, 쇼트 바의 옆쪽에 쇼트 바와 평행되는 더미 라인을 패터닝하는 것으로, 즉, 본 발명은 어레이 기판의 대전 방지 구조를 제공하는 것으로, 도 2 및 도 3을 참조하면, 구체적으로 어레이 기판의 유효 영역(60) 및 상기 유효 영역(60)를 둘러싸는 복수 개의 더미 라인(26)을 포함하고, 상기 어레이 기판의 유효 영역(60)에는 복수 개의 신호 라인(22) 및 상기 복수 개의 신호 라인(22)과 각각 전기적으로 연결되는 복수 개의 쇼트 바(24)가 설치되고, 상기 더미 라인(26)은 유효 영역(60)의 최외곽에 위치한 쇼트 바(24)에 각각 대응되도록 인접하여 설치되고, 상기 더미 라인(26)은 쇼트 바(24)의 일측(28)에 근접하여 톱니형 구조로 설치됨으로써, 첨단 방전원리를 이용하여 더미 라인(26)을 들어 올려서 그 내측(28)에 톱니형 구조로 설치하여 첨단 방전을 진행함으로써 쇼트 바(24) 내부가 정전기로 인한 손상을 입지 않도록 쇼트 바(24)를 보호한다. 본 실시예에서 상기 신호 라인(22)은 데이터 라인(Data 라인)과 게이트 라인(Gate 라인)을 포함한다.
본 실시예에서, 상기 복수 개의 신호 라인(22), 복수 개의 쇼트 바(24) 및 복수 개의 더미 라인(26)은 동일 기판(42) 상에 형성된다. 도 4를 참조하면, 상기 더미 라인(26)은 기판(42) 상에 형성되는 제1 금속층(44), 제1 금속층(44)과 기판(42)을 차폐하는 게이트 절연층(43), 게이트 절연층(43) 상에 위치하여 제1 금속층(44)에 대응되게 설치되는 능동층(반도체 재료층)(45), 능동층(45) 상에 위치하는 제2 금속층(46) 및 제2 금속층(46)과 게이트 절연층(43)을 차폐하는 패시베이션층(47)을 포함한다. 도 5를 참조하면, 상기 쇼트 바(24)는, 기판(42) 상에 형성되는 제1 금속층(44), 제1 금속층(44) 및 기판(42)을 차폐하는 게이트 절연층(43), 게이트 절연층(43) 상에 위치하여 형성되는 패시베이션층(47), 및 게이트 절연층(43)과 패시베이션층(47)을 관통하는 제1 구멍부(32)를 포함하고, 상기 제1 구멍부(32)는 제1 금속층(44)에 대응되게 설치되어, 제1 금속층(44)을 노출시킨다. 도 6을 참조하면, 상기 신호 라인(22)은, 기판(42) 상에 형성되는 제1 금속층(44), 제1 금속층(44) 및 기판(42)을 차폐하는 게이트 절연층(43), 게이트 절연층(43) 상에 위치하여 제1 금속층(44)에 대응되도록 설치되는 제2 금속층(46), 및 제2 금속층(46)과 게이트 절연층(43)을 차폐하는 패시베이션층(47)을 포함하고, 상기 패시베이션층(47)이 쇼트 바(24)에 근접하고 제1 구멍부(32)와 대응되는 위치에 제2 구멍부(34)가 형성되며(도 3에 도시), 상기 제2 구멍부(34)는 상기 패시베이션층(47)을 관통하여 제2 금속층(46)을 노출시킨다. 상기 게이트 절연층(43)은 바람직하게는 규소를 사용하여 형성하고, 상기 기판(42)은 바람직하게는 유리 기판이다.
상기 노출된 제1 금속층(44), 제1 구멍부(32)의 내측벽 및 상기 제1 구멍부(32) 주변의 일부 패시베이션층(47) 상에는 투명 도전층(48)이 형성되고, 마찬가지로 상기 노출된 제2 금속층(46), 제2 구멍부(34)의 내측벽 및 상기 제2 구멍부(34) 주변의 일부 패시베이션층(47) 상에는 투명 도전층(48)이 형성된다. 상기 투명 도전층(48)에 의해 쇼트 바(24)와 신호 라인(22)이 전기적으로 연결되고, 더미 라인(26) 톱니형 구조의 첨단 방전과 결합하게 되면, 절연 보호층과 능동층에 대하여 건식 에칭을 실행할 때, 플라즈마(plasma) 이상 방전으로 인하여 쇼트 바(24) 부분에 금속 교첩 배선이 일으키는 정전기 손상을 매우 훌륭하게 방지할 수 있다.
본 실시예에서, 투명 도전층(48)은 산화 인듐 주석(ITO)으로 제작된다.
본 실시예에서, 상기 복수 개의 더미 라인(26)은 상기 유효 영역(60)를 둘러싸는 형태로 설치되고, 바람직하게는 상기 더미 라인(26)의 수량은 네 개이고, 상기 네 개의 더미 라인(26)은 口자형으로 상기 어레이 기판의 유효 영역(60)를 둘러싸는 형태로 설치되며, 도 2에서 도시한 바와 같이, 각각의 상기 더미 라인(26)은 그 인접하는 최외곽의 쇼트 바(24)와 각각 평행이다.
결론적으로, 본 발명의 어레이 기판의 대전 방지 구조에 있어서, 각각의 최외곽에 위치한 쇼트 바의 옆쪽에 하나의 더미 라인을 추가하여, 상기 더미 라인은 쇼트 바의 일측에 근접하여 톱니형 구조로 설치됨으로써, 어레이 기판 제조 과정에서, 특히 절연 보호층 및 능동층에 대하여 건식 에칭을 실시하는 경우, 첨단 방전원리를 이용하면 플라즈마 이상 방전으로 인하여 쇼트 바 부분의 금속 교첩 배선에 일으키는 정전 손상을 매우 훌륭하게 방지할 수 있고, 이로써 제품 품질과 생산 효율을 향상시키고, 생산 원가를 낮출 수 있다.
이상으로, 본 분야의 보통의 기술자라면 본 발명의 기술방안과 기술 구상에 따라 각종 상응하는 변경과 변형을 실시할 수 있으며, 이러한 변경과 변형은 모두 본 발명의 청구항의 보호범위에 속하여야 한다.

Claims (15)

  1. 어레이 기판의 유효 영역 및 상기 유효 영역을 둘러싼 복수 개의 더미 라인을 포함하는 어레이 기판의 대전 방지 구조에 있어서,
    상기 어레이 기판의 유효 영역에는 복수 개의 신호 라인 및 상기 신호 라인과 각각 전기적으로 연결되는 복수 개의 쇼트 바가 설치되고, 상기 더미 라인은 유효 영역의 최외곽에 위치한 쇼트 바에 각각 대응되도록 인접하여 설치되며, 상기 더미 라인은 쇼트 바의 일측에 근접하여, 톱니형 구조로 설치되는 것을 특징으로 하는 어레이 기판의 대전 방지 구조.
  2. 제 1항에 있어서,
    상기 복수 개의 신호 라인, 복수 개의 쇼트 바 및 복수 개의 더미 라인은 모두 동일한 기판 상에 형성되는 것을 특징으로 하는 어레이 기판의 대전 방지 구조.
  3. 제 1항에 있어서,
    상기 더미 라인의 수량은 네 개이고, 상기 네 개의 더미 라인은 口자형으로 상기 유효 영역을 둘러싸는 형태로 설치되며, 각각의 상기 더미 라인은 그와 인접하는 최외곽의 쇼트 바와 각각 평행되게 형성되는 것을 특징으로 하는 어레이 기판의 대전 방지 구조.
  4. 제 3항에 있어서,
    상기 더미 라인은, 기판 상에 형성되는 제1 금속층, 제1 금속층 및 기판을 차폐하는 게이트 절연층, 게이트 절연층에 위치하여 제1 금속층과 대응되게 설치되는 능동층, 능동층에 위치는 제2 금속층, 및 제2 금속층과 게이트 절연층을 차폐하는 패시베이션층을 포함하는 것을 특징으로 하는 어레이 기판의 대전 방지 구조.
  5. 제 3항에 있어서,
    상기 쇼트 바는, 기판 상에 형성되는 제1 금속층, 제1 금속층 및 기판을 차폐하는 게이트 절연층, 게이트 절연층 상에 위치하는 패시베이션층, 및 게이트 절연층과 패시베이션층을 관통하는 제1 구멍부를 포함하고,
    상기 제1 구멍부는 제1 금속층에 대응되게 설치되며 제1 금속층을 노출시키는 것을 특징으로 하는 어레이 기판의 대전 방지 구조.
  6. 제 5항에 있어서,
    상기 노출된 제1 금속층, 제1 구멍부의 내측벽 및 상기 제1 구멍부 주변의 일부 패시베이션층에는 투명 도전층이 형성되어, 상기 투명 도전층에 의해 쇼트 바와 신호 라인이 전기적으로 연결되는 것을 특징으로 하는 어레이 기판의 대전 방지 구조.
  7. 제 6항에 있어서,
    상기 신호 라인은 기판 상에 형성되는 제1 금속층, 제1 금속층 및 기판을 차폐하는 게이트 절연층, 게이트 절연층 상에 위치하여 제1 금속층에 대응되게 설치되는 제2 금속층 및 제2 금속층과 게이트 절연층을 차폐하는 패시베이션층을 포함하고,
    상기 패시베이션층이 쇼트 바에 근접하고 제1 구멍부와 대응되는 위치에 제2 구멍부가 형성되고, 상기 제2 구멍부는 상기 패시베이션층을 관통하며 제2 금속층을 노출시키는 것을 특징으로 하는 어레이 기판의 대전 방지 구조.
  8. 제 7항에 있어서,
    상기 노출된 제2 금속층, 제2 구멍부의 내측벽 및 상기 제2 구멍부 주변의 일부 패시베이션층에는 투명 도전층이 형성되고, 상기 투명 도전층에 의해 쇼트 바와 신호 라인이 전기적으로 연결되는 것을 특징으로 하는 어레이 기판의 대전 방지 구조.
  9. 제 7항에 있어서,
    상기 게이트 절연층은 규소를 사용하여 형성되고, 상기 기판은 유리 기판인 것을 특징으로 하는 어레이 기판의 대전 방지 구조.
  10. 제 1항에 있어서,
    상기 신호 라인은 데이터 라인과 게이트 라인을 포함하는 것을 특징으로 하는 어레이 기판의 대전 방지 구조.
  11. 어레이 기판의 유효 영역 및 상기 유효 영역을 둘러싸는 복수 개의 더미 라인을 포함하는 어레이 기판의 대전 방지 구조에 있어서,
    상기 어레이 기판의 유효 영역에는 복수 개의 신호 라인 및 상기 복수 개의 신호 라인과 각각 전기적으로 연결되어 형성되는 복수 개의 쇼트 바가 설치되고, 상기 더미 라인은 유효 영역의 최외곽에 위치한 쇼트 바에 각각 대응되도록 인접하여 설치되며, 상기 더미 라인은 쇼트 바의 일측에 근접하여 톱니형 구조로 설치되며;
    상기 복수 개의 신호 라인, 복수 개의 쇼트 바 및 복수 개의 더미 라인은 동일한 기판 상에 형성되며;
    상기 더미 라인의 수량은 네 개이고, 상기 네 개의 더미 라인은 口자형으로 상기 어레이 기판의 유효 영역을 둘러싸는 형태로 설치되고, 각각의 상기 더미 라인은 그와 인접한 최외곽의 쇼트 바와 각각 평행하며;
    상기 더미 라인은 기판 상에 형성되는 제1 금속층, 제1 금속층 및 기판을 차폐하는 게이트 절연층, 게이트 절연층 상에 위치되어 제1 금속층에 대응되도록 설치되는 능동층, 능동층 상에 위치하는 제2 금속층, 및 제2 금속층과 게이트 절연층을 차폐하는 패시베이션층을 포함하며;
    상기 쇼트 바는, 기판 상에 형성되는 제1 금속층, 제1 금속층 및 기판을 차폐하는 게이트 절연층, 게이트 절연층 상에 위치는 패시베이션층, 및 게이트 절연층과 패시베이션층을 관통하는 제1 구멍부를 포함하고, 상기 제1 구멍부는 제1 금속층에 대응되게 설치되어, 제1 금속층을 노출시키며;
    상기 노출된 제1 금속층, 제1 구멍부 내측벽 및 상기 제1 구멍부 주변의 일부 패시베이션층 상에는 투명 도전층이 형성되고, 상기 투명 도전층에 의해 쇼트 바와 신호 라인이 전기적으로 연결되는 것을 특징으로 하는 어레이 기판의 대전 방지 구조.
  12. 제 11항에 있어서,
    상기 신호 라인은, 기판 상에 형성되는 제1 금속층, 제1 금속층 및 기판을 차폐하는 게이트 절연층, 게이트 절연층 상에 위치하여 제1 금속층에 대응되게 설치되는 제2 금속층, 및 제2 금속층과 게이트 절연층을 차폐하는 패시베이션층을 포함하고,
    상기 패시베이션층이 쇼트 바에 근접하고 제1 구멍부와 대응되는 위치에 제2 구멍부가 형성되며, 상기 제2 구멍부는 상기 패시베이션층을 관통하여 제2 금속층을 노출시키는 것을 특징으로 하는 어레이 기판의 대전 방지 구조.
  13. 제 12항에 있어서,
    상기 노출된 제2 금속층, 제2 구멍부의 내측벽 및 상기 제2 구멍부 주변의 일부 패시베이션층 상에는 투명 도전층이 형성되고, 상기 투명 도전층에 의해 쇼트 바와 신호 라인이 전기적으로 연결되는 것을 특징으로 하는 어레이 기판의 대전 방지 구조.
  14. 제 12항에 있어서,
    상기 게이트 절연층은 규소를 사용하여 형성되고, 상기 기판은 유리 기판인 것을 특징으로 하는 어레이 기판의 대전 방지 구조.
  15. 제 11항에 있어서,
    상기 신호 라인은 데이터 라인과 게이트 라인을 포함하는 것을 특징으로 하는 어레이 기판의 대전 방지 구조.
KR1020167006847A 2013-10-15 2013-10-18 어레이 기판의 대전 방지 구조 Ceased KR20160043092A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201310482126.2A CN103500741B (zh) 2013-10-15 2013-10-15 阵列基板的防静电结构
CN201310482126.2 2013-10-15
PCT/CN2013/085518 WO2015054911A1 (zh) 2013-10-15 2013-10-18 阵列基板的防静电结构

Publications (1)

Publication Number Publication Date
KR20160043092A true KR20160043092A (ko) 2016-04-20

Family

ID=49865931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167006847A Ceased KR20160043092A (ko) 2013-10-15 2013-10-18 어레이 기판의 대전 방지 구조

Country Status (6)

Country Link
US (1) US9013648B1 (ko)
JP (1) JP2016532142A (ko)
KR (1) KR20160043092A (ko)
CN (1) CN103500741B (ko)
GB (1) GB2533702B (ko)
WO (1) WO2015054911A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105323944A (zh) * 2014-07-29 2016-02-10 南京瀚宇彩欣科技有限责任公司 电路基板的静电防护结构
CN104698710A (zh) * 2015-04-01 2015-06-10 上海天马微电子有限公司 一种阵列基板以及液晶显示装置
CN105093762B (zh) * 2015-09-28 2019-01-11 京东方科技集团股份有限公司 阵列基板、制造方法以及相应的显示面板和电子装置
CN107275328B (zh) * 2017-07-25 2020-07-31 武汉华星光电技术有限公司 一种阵列基板和一种显示设备
CN109375442B (zh) * 2018-12-20 2021-08-06 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
CN110475192B (zh) * 2019-08-30 2025-02-28 苏州敏芯微电子技术股份有限公司 抗静电基板及采用该抗静电基板的硅麦克风
CN111430369B (zh) * 2020-03-30 2022-09-27 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN114063357B (zh) * 2020-08-03 2023-09-12 深超光电（深圳）有限公司 薄膜晶体管基板与液晶显示面板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3327739B2 (ja) * 1995-07-20 2002-09-24 シャープ株式会社 アクティブマトリクス基板
JP4516638B2 (ja) * 1997-10-14 2010-08-04 三星電子株式会社 液晶表示装置用基板、液晶表示装置及びその製造方法
JP4283456B2 (ja) * 2001-03-27 2009-06-24 シャープ株式会社 液晶表示装置用基板及びその製造方法
TWI229440B (en) * 2003-10-09 2005-03-11 Au Optronics Corp Electrostatic discharge protection structure
KR100788589B1 (ko) * 2007-01-19 2007-12-26 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR101413577B1 (ko) 2007-10-31 2014-07-01 삼성디스플레이 주식회사 표시패널
CN101630078B (zh) * 2008-07-17 2010-12-15 胜华科技股份有限公司 液晶显示面板
CN101770982B (zh) * 2009-01-04 2013-10-02 上海天马微电子有限公司 液晶显示器、液晶显示器基板及其形成方法
CN102012593B (zh) * 2009-09-07 2012-02-15 上海天马微电子有限公司 液晶显示装置的阵列基板
CN103163668B (zh) * 2011-12-15 2015-09-23 武汉天马微电子有限公司 液晶显示装置的检测装置
JP2013125244A (ja) * 2011-12-16 2013-06-24 Sony Corp 液晶表示装置及びその製造方法
CN103091922B (zh) * 2013-01-29 2015-12-02 北京京东方光电科技有限公司 一种阵列基板、显示面板及装置

Also Published As

Publication number Publication date
US9013648B1 (en) 2015-04-21
CN103500741B (zh) 2016-03-16
GB2533702A (en) 2016-06-29
US20150102354A1 (en) 2015-04-16
WO2015054911A1 (zh) 2015-04-23
GB201600111D0 (en) 2016-02-17
GB2533702B (en) 2020-07-15
CN103500741A (zh) 2014-01-08
JP2016532142A (ja) 2016-10-13

Similar Documents

Publication Publication Date Title
KR20160043092A (ko) 어레이 기판의 대전 방지 구조
TWI515483B (zh) 液晶顯示裝置及其製造方法
US9568795B2 (en) Liquid crystal display device
KR101346921B1 (ko) 평판 표시 장치 및 그 제조방법
CN102053415B (zh) 水平电场液晶显示设备
CN103676255B (zh) 阵列基板的防静电结构
KR101945866B1 (ko) 차폐 도전체를 가지는 액정 표시 장치
KR102020353B1 (ko) 표시 장치 및 이의 제조 방법
KR20130063886A (ko) 액정 표시장치 및 그 제조방법
CN102466934A (zh) 高透光率面内切换模式液晶显示设备及其制造方法
CN103117285A (zh) 一种阵列基板、显示装置及阵列基板的制造方法
US7304351B2 (en) Active matrix substrate
TW201715371A (zh) 內嵌式觸控裝置
WO2017024708A1 (zh) 显示基板及其制作方法、显示器件
CN100578796C (zh) 有源元件阵列基板
JP5279574B2 (ja) 液晶表示装置
KR102059321B1 (ko) 액정 디스플레이 장치와 이의 제조방법
CN108388057B (zh) 阵列基板
KR20140052450A (ko) 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR102048419B1 (ko) 액정 디스플레이 장치
US9158166B2 (en) Shorting strip structure of liquid crystal display panel and liquid crystal display panel
KR102141561B1 (ko) 액정 디스플레이 장치와 이의 제조 방법
KR101232145B1 (ko) 액정표시장치의 검사용 기판

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20160315

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170920

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20180306

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20170920

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20180306

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20171108

Comment text: Amendment to Specification, etc.

PX0601 Decision of rejection after re-examination

Comment text: Decision to Refuse Application

Patent event code: PX06014S01D

Patent event date: 20180504

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20180402

Comment text: Decision to Refuse Application

Patent event code: PX06011S01I

Patent event date: 20180306

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20171108

Comment text: Notification of reason for refusal

Patent event code: PX06013S01I

Patent event date: 20170920