KR20160041840A - Pseudo substrate with improved efficiency of usage of single crystal material - Google Patents
Pseudo substrate with improved efficiency of usage of single crystal material Download PDFInfo
- Publication number
- KR20160041840A KR20160041840A KR1020157006801A KR20157006801A KR20160041840A KR 20160041840 A KR20160041840 A KR 20160041840A KR 1020157006801 A KR1020157006801 A KR 1020157006801A KR 20157006801 A KR20157006801 A KR 20157006801A KR 20160041840 A KR20160041840 A KR 20160041840A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- slice
- single crystal
- layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 140
- 239000013078 crystal Substances 0.000 title claims abstract description 64
- 239000000463 material Substances 0.000 title claims description 60
- 238000005520 cutting process Methods 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 64
- 238000005498 polishing Methods 0.000 claims description 28
- 239000003351 stiffener Substances 0.000 claims description 23
- 239000000853 adhesive Substances 0.000 claims description 14
- 230000001070 adhesive effect Effects 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 7
- 239000000919 ceramic Substances 0.000 claims description 7
- 229910002804 graphite Inorganic materials 0.000 claims description 7
- 239000010439 graphite Substances 0.000 claims description 7
- 239000003870 refractory metal Substances 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- 229910052594 sapphire Inorganic materials 0.000 claims description 5
- 239000010980 sapphire Substances 0.000 claims description 5
- 229910013641 LiNbO 3 Inorganic materials 0.000 claims description 4
- 229920000642 polymer Polymers 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- 239000011787 zinc oxide Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 78
- 235000012431 wafers Nutrition 0.000 description 22
- 230000003746 surface roughness Effects 0.000 description 13
- 239000012790 adhesive layer Substances 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000000059 patterning Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000000712 assembly Effects 0.000 description 3
- 238000000429 assembly Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 229910017083 AlN Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910019655 synthetic inorganic crystalline material Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229920002799 BoPET Polymers 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000009734 composite fabrication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- -1 etc. Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 230000000930 thermomechanical effect Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
- B32B7/04—Interconnection of layers
- B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
- B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
- C30B29/68—Crystals with laminate structure, e.g. "superlattices"
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/06—Joining of crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H01L33/0079—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2457/00—Electrical equipment
- B32B2457/14—Semiconductor wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/018—Bonding of wafers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
- Y10T156/1062—Prior to assembly
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
본 발명은 단결정 잉곳(101)의 제공단계, 핸들 기판(102)의 제공단계, 단결정 잉곳(101)으로부터 박편 슬라이스(105)의 절단단계 및 핸들 기판(102)에 박편 슬라이스(105)를 접착하여 유사-기판(109)의 형성단계를 포함 유사-기판(109)의 제조 방법에 대한 것이다. 본 발명에 따르면, 박편 슬라이스(105)의 두께는 단독으로 사용될 시 더 이상 기계적으로 안정되지 않는 임계 두께와 실질적으로 동일 또는 그 미만이다. 본 발명은 반도체 구조(109)에 대한 것이기도 하다. The present invention relates to a method of manufacturing a single crystal ingot 101 by providing a step of providing a single crystal ingot 101, a step of providing a handle substrate 102, a step of cutting a thin slice 105 from a single crystal ingot 101 and a step of adhering a thin slice 105 to the handle substrate 102 (109) including a step of forming a pseudo-substrate (109). According to the present invention, the thickness of the flake slices 105 is substantially equal to or less than the critical thickness, which is no longer mechanically stable when used alone. The present invention is also for the semiconductor structure 109.
Description
본 발명은 웨이퍼의 형태로 보통 이용가능한 단결정 재료의 주어진 두께를 포함하고 단결정 잉곳의 성장 및 웨이퍼링 단계를 통하여 획득되는 유사-기판의 제조에 대한 것이다.The present invention is directed to the fabrication of a pseudo-substrate comprising a given thickness of single crystal material usually available in the form of a wafer and obtained through the growth and wafering steps of a single crystal ingot.
실리콘-온-인슐레이터(Silicon-on-insulator) 또는 SOI 재료는 유사-기판(pseudo-substrates)의 알려진 예로서, 이는 실리콘 산화물 층에 의하여 실리콘-기초 기판으로부터 분리된 표면 단결정 실리콘 박층을 포함한다. 그러한 복합 기판은 유사-기판으로 고려되는데 상기 산화물층이 상기 기판의 전면 및 후면 사이에서 결정도의 방해를 도입하기 때문이며, 이는 전통적인 잉곳 성장 기술 및 필수적인 웨이퍼링 과정에 의하여 제조될 수 없다. A silicon-on-insulator or SOI material is a known example of pseudo-substrates, which comprises a surface monocrystalline silicon thin layer separated from a silicon-based substrate by a silicon oxide layer. Such a composite substrate is considered a pseudo-substrate because the oxide layer introduces an obstruction of the crystallinity between the front and back sides of the substrate, which can not be produced by traditional ingot growth techniques and essential wafering processes.
표면층이 약 1㎛ 또는 그 미만의 두께를 가져야만 SOI 기판은 스마트 컷™ 기술(Smart Cut™ technology)을 이용하여 제조되고 (이온 주입, 분자 결합, 분리(splitting), 및 어떤 요구되는 마무리 단계에 의하여 깊이 약화), 이에 반하여 약 10㎛ 또는 그 이상의 표면층을 요구하는 SOI 기판은 기계적 결합 및 씨닝 기술(thinning technologies)을 이용하여 획득된다. 양 기술은 씨닝 단계(thinning steps)를 요구하고 그리하여 초기 도너 재료의 희생 수준을 암시한다. 게다가 양 기술은 출발 포인트로서 단결정 웨이퍼를 이용한다. SOI substrates are fabricated using Smart Cut ™ technology (ion implantation, molecular bonding, splitting, and the like) at any desired finishing step, as long as the surface layer has a thickness of about 1 μm or less , Whereas SOI substrates requiring a surface layer of about 10 microns or more are obtained using mechanical bonding and thinning technologies. Both techniques require thinning steps and thus imply the sacrifice level of the initial donor material. In addition, both technologies use single crystal wafers as starting points.
그 웨이퍼는 단결정 잉곳의 슬라이스 커팅에 의하여 제조되고, 연이어 다양한 웨이퍼링 단계(wafering step)에 의하여 제조된다. 이들 단계는 고가이고 원재료의 사용 측면으로부터 최적화되지 않는다. 예를 들어, 적어도 1mm 슬라이스가 500㎛ 두께 웨이퍼를 제조하기 위하여 요구되고, 이는 초기 원재료의 적어도 반이 상기 웨이퍼링 공정에서 손실됨을 의미한다.The wafer is produced by slicing a single crystal ingot, and is subsequently fabricated by various wafering steps. These steps are expensive and are not optimized from the aspect of use of raw materials. For example, at least 1 mm slice is required to produce a 500 탆 thick wafer, which means that at least half of the initial raw material is lost in the wafering process.
상기 기판 두께는 기계적 안정성의 한계에 구속되고, 이는 만약 단독으로 사용될시 예를 들어 연속 복합 제조 또는 패터닝 공정 동안 슬라이스 또는 층들이 파손되는 한계 이하를 뜻한다. 이 임계 두께는 상기 공정, 상기 웨이퍼에 적용되는 힘 (규모의 정도는 수백 MPa가 될 수 있다)과 상기 웨이퍼가 손상될 가능성에 달려 있다. 상기 기계적 안정성은 상기 슬라이스 파손이 오직 약 30ppm 미만인 가능성을 가지는 상기 공정으로부터 살아남을 가능성에 의하여 정의될 수 있다. 몇몇 적용에서, 상기 기판은 씨닝되고 상기 제조 공정의 마지막에 완전히 제거되어 최종 성분을 최적화할 수 있다. 예를 들어, GaN 기판에 기초한 LED 적용 및 전력 전자용 SiC 기반 성분은; 씨닝 및/또는 상기 최종 장치의 성능을 개선하기 위하여 상기 기판을 제거하는 것을 요구한다. The substrate thickness is constrained to the limits of mechanical stability, which is below the limit at which it is used alone, e.g., during continuous composite fabrication or patterning, where slices or layers are broken. This critical thickness depends on the process, the force applied to the wafer (the degree of scale can be several hundred MPa) and the possibility of the wafer being damaged. The mechanical stability can be defined by the likelihood of surviving the process with the possibility that the slice breakage is only less than about 30 ppm. In some applications, the substrate can be thinned and completely removed at the end of the manufacturing process to optimize the final component. For example, SiC-based components for LED applications and power electronics based on GaN substrates; It is required to remove the substrate in order to improve the performance of the thinning and / or the final device.
당 분야에 알려진 단결정 잉곳으로부터 웨이퍼 컷 및 씨닝 또는 성분의 제조 공정의 마지막에 상기 기판의 전체 제거를 이용하는 방법은 이로 인해 중요한 손실 또는 전체 손실을 이끌고, 이는 상기 언급된 적용들의 경우 고가 재료로부터 제조된다. The use of wafer cutting and thinning from the monocrystalline ingots known in the art or the use of total removal of the substrate at the end of the manufacturing process of the component thereby leads to a significant loss or total loss which is produced from expensive materials in the applications mentioned above .
EP 1 324 385 A2는 SiC 또는 GaN 단결정 재료의 슬라이스를 핸들 기판(handle substrate)으로 어셈블링함으로써 유사-기판을 획득하는 변형된 방법을 개시한다. 500㎛ 두께의 초기 슬라이스는 SiC 단결정 잉곳으로부터 절단되어 핸들 지지체(handle support)의 연마된 면에 접착되기 이전에 연마(polished)된다. 연마(polishing)는 상기 SiC 재료 및 상기 핸들 지지체 사이에서 분자 결합을 가능하도록 하는데 필수적이다. 이때 상기 어셈블리는 다시 연마되어 표면 영역에서의 결정성을 개선시킨다. 상기 도너 유사-기판은 연이은 방법 단계들을 위하여 사용될 수 있다. GaN의 경우, GaN 단결정 잉곳의 100㎛ 내지 200㎛ 두께층이 스마트 컷™ 기술에 의하여 전이되어 핸들 지지체 상에서 분자 결합에 의하여 접착된다. EP 1 324 385 A2 discloses a modified method of obtaining a pseudo-substrate by assembling a slice of SiC or GaN single crystal material into a handle substrate. An initial slice of 500 [mu] m thickness is polished before it is cut from the SiC single crystal ingot and adhered to the polished surface of the handle support. Polishing is essential to enable molecular bonding between the SiC material and the handle support. Wherein the assembly is again polished to improve crystallinity in the surface region. The donor pseudo-substrate may be used for subsequent method steps. In the case of GaN, a 100 to 200 탆 thick layer of the GaN single crystal ingot is transferred by Smart Cut ™ technology and bonded by molecular bonding on the handle support.
이 방법이 웨이퍼로부터 출발하는 상기 알려진 공정과 비교하여 재료를 덜 손실시킨다 하더라도, 고가 재료의 이용이 여전히 최적화되지 않고 이전 물질이 표면 처리 단계에서 손실된다. Although this method results in less material loss compared to the known process starting from the wafer, the use of expensive materials is still not optimized and the previous material is lost in the surface treatment step.
유사-기판의 사용 시 고가의 단결정 재료를 이용하기 위하여 더욱 효율적인 방법의 제공에 대한 반도체 산업에서의 요구는 여전히 존재한다.There is still a need in the semiconductor industry for providing a more efficient method for using expensive monocrystalline materials in the use of pseudo-substrates.
본 발명의 목적은 단결정 잉곳의 제공 단계, 핸들 기판의 제공단계, 상기 단결정 잉곳으로부터 박편 슬라이스(thin slice)의 절단 단계, 및 상기 박편 슬라이스를 상기 핸들 기판에 접착시켜 유사-기판의 형성단계를 포함하는 유사-기판의 제조방법으로 이루어진다. 본 발명에 따라, 상기 박편 슬라이스의 두께는 상기 슬라이스가, 단독으로 사용될 시, 그 이하에서 더 이상 기계적으로 안정하지 않은 임계 두께에 상당히 동일 또는 그 이하이다.It is an object of the present invention to provide a process for producing a single crystal ingot comprising the steps of providing a single crystal ingot, providing a handle substrate, cutting a thin slice from the single crystal ingot, and adhering the slice slice to the handle substrate to form a pseudo- The method comprising the steps of: According to the invention, the thickness of the slice slice is substantially equal to or less than the critical thickness, which is no longer mechanically stable below that when used singly.
본 발명은 유사-기판 또는 유사-기판의 제조를 허용하고 그 제조의 제1 단계로부터 단결정 재료의 이용이 개선된다. 보통 사용되는 방법들과 본 발명의 주요 차이점 및 이점은 본 발명은 스마트 컷™과 같은 박막 전이 기술을 이용하여 씨닝 다운되거나 또는 상기 웨이퍼 수준에서 연마 단계로 마무리된 웨이퍼의 이용을 요구하지 않는다는 것이며, 이는 본 발명에 따른 공정은 추가 웨이퍼링 공정 단계의 수행 없이 최적화된 두께에서 상기 잉곳으로부터 직접 절단된 재료를 이용하기 때문이다.The invention permits the production of pseudo-substrates or quasi-substrates and the use of monocrystalline materials from the first step of its manufacture is improved. The main differences and advantages of the present invention with commonly used methods are that the present invention does not require the use of wafers that have been thinned down using thin film transfer techniques such as SmartCut ™ or polished to the wafer level, This is because the process according to the present invention utilizes material cut directly from the ingot at an optimized thickness without performing additional wafering process steps.
게다가, 본 발명에 따라, 슬라이스는 적어도 두 개 이상의 요인에 의해 보통의 절단 단계에서, 단결정 잉곳으로부터 통상적인 방법으로 절단된 슬라이스의 두께보다 더 얇은 두께로 절단될 수 있다. 특히, 본 발명은 상기 슬라이스의 두께를 대략 그 기계적 안정성 및 그 미만을 위한 상기 임계적 두께까지 감소시킬 수 있다. 상기 임계적 두께는 상기 단결정 잉곳의 박편 슬라이스를 절단하기 위하여 사용되는 공정, 상기 잉곳에 적용된 힘(규모의 정도는 수 백 MPa가 될 수 있다) 및 상기 슬라이스가 파손될 가능성에 의존하고, 상기 박편 슬라이스의 기계적 안정성은 예를 들어 상기 슬라이스 단독 적용 시 상기 슬라이스 파손이 오직 약 30ppm 미만인 가능성을 갖는 상기 절단(cutting) 또는 쏘잉(sawing) 공정으로부터 살아남을 가능성에 의하여 정의될 수 있다. 상기 기계적 안정성은 상기 핸들 또는 지지 기판에 의하여 제공된다. 따라서, 어떤 연속 패터닝 또는 제조 단계도 일반적인 웨이퍼 상에서보다 오히려 유사-기판의 단결정 박편 슬라이스 상 또는 에서 직접 수행될 수 있다.In addition, according to the present invention, the slice can be cut to a thickness thinner than the thickness of the slice cut from the single crystal ingot in the normal cutting step by at least two factors in a conventional manner. In particular, the present invention can reduce the thickness of the slice to about its mechanical stability and to the critical thickness for less than that. The critical thickness depends on the process used to cut the thin slice of the monocrystalline ingot, the force applied to the ingot (the degree of scale can be several hundred MPa) and the possibility that the slice will break, May be defined, for example, by the likelihood of surviving the cutting or sawing process with the possibility that the slice breakage is only less than about 30 ppm in the slice alone application. The mechanical stability is provided by the handle or support substrate. Thus, any successive patterning or fabrication steps can be performed directly on or on the single-crystal flake slices of the pseudo-substrate rather than on a typical wafer.
본 발명은 또한 선행 기술 공정에서의 케이스인 초기 단결정 재료의 중요한 부분의 이완(loosing)없이, 또는 만약 상기 출발 포인트가 스마트 컷™ 접근에서 중간 기판을 위한 전이된 박막층인 경우 후막 단계(thickening step)의 필요없이 단결정 층의 원하는 두께, 예를 들어 수십 ㎛ 또는 그 이상의 두께 갖는 유사-기판의 제조가 가능하다. The present invention also relates to a process for forming a thickening step without loosing an important part of the initial monocrystalline material that is a case in prior art processes or if the starting point is a transferred thin film layer for an intermediate substrate in Smart Cut & It is possible to manufacture a pseudo-substrate having a desired thickness of the single crystal layer, for example, several tens of micrometers or more, without the need for a single crystal layer.
유리하게, 본 발명의 방법은 상기 박편 슬라이스의 절단 이전에 상기 단결정 잉곳 상에서 스티프너(stiffener)의 제공 단계를 더 포함하고, 상기 스티프너 및 상기 박편 슬라이스는 기계적으로 안정한 자립 구조(self-standing structure)를 형성한다. 스티프너의 존재는 상기 임계 두께 아래의 두께에서 상기 단결정 잉곳의 슬라이스 절단의 경우 필요한 기계적 안정성을 제공한다. Advantageously, the method of the present invention further comprises the step of providing a stiffener on said single crystal ingot prior to cutting said slice slice, said stiffener and said slice slice having a mechanically stable self-standing structure . The presence of the stiffener provides the necessary mechanical stability in the case of slicing the single crystal ingot below the critical thickness.
바람직하게, 상기 스티프너는 기판, 특히 폴리머 또는 내화 금속(refractory metal)일 수 있다. 그러므로, 임시 기판이 상기 절단 단계 이전에 상기 단결정 잉곳의 말단에 접착되는 스티프닝 층(stiffening layer)을 형성하도록 사용될 수 있어, 상기 임계 두께보다 더 얇은 두께를 가지는 박편 슬라이스의 절단이 가능하다. 상기 접착된 기판은 그러므로 상기 박편 슬라이스에 충분한 기계적 안정성을 부여하여 상기 박편 슬라이스 및 상기 임시 기판은 상기 접착 단계 이전에 자립 구조를 형성한다. Preferably, the stiffener may be a substrate, in particular a polymer or a refractory metal. Therefore, a temporary substrate can be used to form a stiffening layer that is adhered to the end of the single crystal ingot prior to the cutting step, so that it is possible to cut a slice of flake having a thickness thinner than the critical thickness. The bonded substrate thus provides sufficient mechanical stability to the slice slice so that the slice slice and the temporary substrate form a self-supporting structure prior to the adhering step.
바람직하게, 상기 박편 슬라이스의 접착 단계는 접착제, 특히 세라믹-기초 성분 접착제 또는 그라파이트(graphite)-기초 접착제를 이용하여 수행될 수 있다. 상기 박편 슬라이스가 상기 핸들 기판에 직접적으로 결합(분자적 결합 아님)이 아니기 때문에, 상기 접착이 일어나는 박편 슬라이스의 표면의 연마 단계는 상기 접착 단계 이전에 필요하지 않으며, 상기 접착층은 상기 박편 슬라이스의 표면 위상(surface topology)을 보상(compensate)할 수 있고, 상기 박편 슬라이스의 두께는 실질적으로 상기 임계 두께와 동일하거나 그 이하일 수 있다.Preferably, the step of adhering the slice slice may be carried out using an adhesive, especially a ceramic-based component adhesive or a graphite-based adhesive. Since the slice slice is not directly coupled (not molecular) to the handle substrate, the polishing step of the surface of the slice of slice where the adhesion takes place is not required prior to the adhering step, The thickness of the slice slice may be substantially equal to or less than the threshold thickness.
유리하게, 스티프너를 사용할 때, 본 발명의 방법은 상기 유사-기판의 형성 후에 상기 스티프너의 제거 단계를 더 포함할 수 있다. 상기 유사-기판의 단결정 슬라이스 상에서 다른 구조를 성장시키는 것이 가능하다. Advantageously, when using a stiffener, the method of the present invention may further comprise the step of removing said stiffener after formation of said pseudo-substrate. It is possible to grow other structures on the monocrystal slice of the quasi-substrate.
바람직하게, 상기 스티프너는 증착층(deposited layer), 특히 산화물층일 수 있다. 폴리머 또는 다른 기판의 이용과 유사하게, 산화물층과 같은 증착층은 상기 임계 두께에 미치지 못하는 두께로 박편 슬라이스를 절단하는 것이 가능하도록 한다. 상기 박편 슬라이스 및 상기 증착층은 그러므로 상기 핸들 기판에의 접착 단계 이전에 자립 구조를 형성할 수 있다. Preferably, the stiffener may be a deposited layer, especially an oxide layer. Similar to the use of a polymer or other substrate, a deposition layer such as an oxide layer makes it possible to cut the slice slices to a thickness not exceeding the critical thickness. The foil slice and the deposition layer may therefore form a self-supporting structure prior to the step of adhering to the handle substrate.
유리하게, 산화물층과 같은 스티프너층의 증착의 경우, 상기 박편 슬라이스의 상기 핸들 기판에의 접착은 분자 결합에 의하여 이루어질 수 있다. 본 발명의 경우, 박편 슬라이스의 상기 핸들 기판에의 분자적 접착이 상기 단결정 슬라이스의 어느 표면의 연마 없이, 예를 들어 결합층으로서 상기 증착층을 이용함으로써 가능하게 된다. 상기 증착층은 상기 단결정 잉곳의 표면 위상을 상기 단결정 슬라이스의 상기 핸들 기판에의 접착 이전에 보상하는데 이용할 수 있다.Advantageously, in the case of deposition of a stiffener layer such as an oxide layer, adhesion of the slice slice to the handle substrate can be achieved by molecular bonding. In the case of the present invention, molecular adhesion to the handle substrate of the slice slice is made possible by the use of the deposition layer as a bonding layer, for example, without polishing any surface of the single crystal slice. The deposition layer may be used to compensate the surface phase of the single crystal ingot before bonding the single crystal slice to the handle substrate.
상기 접착 단계는 하나 이상의 어닐링 단계(annealing steps)를 포함할 수 있다. The adhering step may include one or more annealing steps.
유리하게, 본 발명의 방법은 상기 접착 단계 이전에 접착이 일어나는 박편 슬라이스의 표면의 어떤 연마 단계 없이 수행될 수 있다. 그러므로, 상기 슬라이스는 상기 핸들 또는 지지체 기판에 씨닝(thinned) 없이 접착되고 종래 알려진 제조 방법에서의 웨이퍼 접근에 비교하여 원재료의 손실을 방지할 수 있다.Advantageously, the method of the present invention can be carried out without any polishing step on the surface of the slice of slice where adhesion occurs prior to said bonding step. Therefore, the slice is adhered to the handle or support substrate without thinning, and it is possible to prevent the loss of the raw material as compared with the wafer approach in a conventionally known manufacturing method.
유리하게, 본 발명의 방법은 상기 유사-기판의 연마 단계 또는 양면 연마 단계를 더 포함할 수 있다. 본 발명의 방법은 또한 상기 유사-기판의 표면의 적어도 한번의 에칭 단계(etching step)를 더 포함할 수 있다. 그러므로, 상기 구조 내의 손상을 감소하기 위하여 상기 접착 후에 재료 제거가 가능하다.Advantageously, the method of the present invention may further comprise a polishing step or a two-side polishing step of said pseudo-substrate. The method of the present invention may further comprise at least one etching step of the surface of said pseudo-substrate. Therefore, material removal after the bonding is possible to reduce damage in the structure.
상기 유사-기판은 또한 추가 공정 단계가 제공될 수 있다. 예를 들어, 자유 단결정 표면(free single crystal surface)을 갖는 전면, 및/또는 상기 유사-기판의 후면은 연이은 패터닝 또는 성장, 특히 에피택셜 성장(epitaxial growing), 개선된 표면 상의 어떠한 반도체 구조 또는 장치를 허용하기 위하여 연마될 수 있다. 상기 슬라이스의 출발 두께는 이미 당분야에서 알려진 웨이퍼링 방법에서 사용된 그것보다 더 적기 때문에, 어떠한 추가 연마 단계가 최적화될 수 있고 당 분야에서 알려진 접근과 비교하여 초기 단결정 재료의 손실이 감소될 것이다.The pseudo-substrate may also be provided with additional processing steps. For example, the front surface with a free single crystal surface and / or the back surface of the pseudo-substrate may be subjected to subsequent patterning or growth, in particular epitaxial growth, To grasp the < / RTI > Since the starting thickness of the slice is less than that already used in the wafering method known in the art, any additional polishing step can be optimized and the loss of the initial monocrystalline material will be reduced compared to the approach known in the art.
바람직하게, 상기 방법은 상기 유사-기판의 모서리(edges)의 챔퍼링 단계(chamfering step) 및/또는 상기 유사-기판에서 플랫(flat) 또는 노치(notch) 절단 단계를 더 포함할 수 있다.Advantageously, the method may further comprise a chamfering step of the edges of said pseudo-substrate and / or a flat or notch cutting step in said pseudo-substrate.
상기 유사-기판은 당분야에서 알려진 것과 유사한 방법으로 웨이퍼로 사용될 수 있기에, 이는 선택적으로 챔퍼링될 수 있고, 예를 들어 결정면 방향을 알리기 위해 플랫 또는 노치는 상기 유사-기판의 상기 자유 단결정 표면 상에 형성될 수 있다. 그러나, 이들 단계들은 상기 박편 슬라이스가 상기 핸들 기판에 접착된 후에 일어날 수 있다.Since the pseudo-substrate can be used as a wafer in a manner analogous to that known in the art, it can be selectively chamfered and a flat or notch can be formed on the free single crystal surface of the like- As shown in FIG. However, these steps may occur after the flake slice is bonded to the handle substrate.
유리하게, 상기 박편 슬라이스의 두께는 실질적으로 2 인치의 직경의 경우 300㎛과 동일 또는 그에 못 미칠 수 있다. 당 분야에서 알려진 방법과 관련하여, 본 발명은 상기 잉곳으로부터 쏘잉된 초기 슬라이스의 두께인 단결정 재료의 출발 두께가 이미 기계적 안정성의 한계에 거의 밀접 또는 실질적으로 동일한 이점을 가진다. 특히, 스티프너와의 조합의 경우, 약 100㎛ 또는 그 미만의 두께를 갖는 박편 슬라이스 절단이 가능하다. 그러므로, 본 발명은 통상적으로 어느 웨이퍼링 단계 수행 이전에 초기 재료의 두께가 2배 이상 요구하는 종래 기술에 비하여 단결정 초기 재료의 사용이 개선된다.Advantageously, the thickness of the flake slice may be equal to or less than 300 microns for a diameter of substantially 2 inches. With regard to methods known in the art, the present invention has the advantage that the starting thickness of the single crystal material, which is the thickness of the initial slice sown from the ingot, is almost closely or substantially the same as the limit of mechanical stability already. Particularly, in the case of a combination with a stiffener, it is possible to cut slice slices having a thickness of about 100 mu m or less. Therefore, the present invention improves the use of a monocrystalline initial material compared to the prior art, which typically requires more than twice the thickness of the initial material prior to performing any of the wafering steps.
바람직하게, 상기 단결정은 실리콘-기초 재료(silicon-based material), 게르마늄-기초 재료(germanium-based material), ll-VI 또는 lll-V 반도체 재료, 또는 와이드 밴드 갭 재료(wide band gap material), 또는 사파이어(sapphire), ZnO, 또는 압전기 재료(piezoelectric material), 또는 LiNbO3, 또는 LiTaO3 중 어느 하나이거나 이를 포함할 수 있다. lll-V 반도체는 예를 들어 InP 또는 GaAs 등, 및 와이드 밴드 갭 재료는 SiC, GaN, AlN 등일 수 있으나, 이들 예시에 한정되지 않는다. 유리하게, 상기 핸들 또는 지지 기판 재료는 열팽창 계수(coefficient of thermal expansion, CTE)와 매치되는 것으로 선택될 수 있다. Preferably, the single crystal may be a silicon-based material, a germanium-based material, a ll-VI or lll-V semiconductor material, or a wide band gap material, Or sapphire, ZnO, or a piezoelectric material, or LiNbO 3 , or LiTaO 3 . The lll-V semiconductor may be, for example, InP or GaAs, and the wide bandgap material may be SiC, GaN, AlN or the like, but is not limited to these examples. Advantageously, the handle or support substrate material can be selected to match a coefficient of thermal expansion (CTE).
유리하게, 본 발명의 방법은 유사-기판 내 또는 상에 반도체 장치의 제조 단계를 더 포함할 수 있다. 통상적인 제조 단계는 연마(polishing), 세척(cleaning), 에피택셜 성장(epitaxial growth), 층 증착(layer deposition), 열처리(thermal treatments) 등과 같은 층 성장을 포함한다. 통상적인 장치는 어떠한 종류의 전자, 광전자, 초고도 주파수(hyper frequency), 미세전자기계시스템(micro-electro-mechanical system, MEMS), 미세광전자기계시스템(micro-opto-electro-mechanical system, MOEMS) 요소 등일 수 있다.Advantageously, the method of the present invention may further comprise the step of fabricating a semiconductor device in or on the pseudo-substrate. Typical manufacturing steps include layer growth such as polishing, cleaning, epitaxial growth, layer deposition, thermal treatments, and the like. Typical devices include any type of electronic, optoelectronic, hyper frequency, micro-electro-mechanical system (MEMS), micro-opto-electro-mechanical system (MOEMS) And so on.
바람직하게, 본 발명의 방법은 상기 반도체 장치의 제조 후 상기 핸들 기판의 제거 단계를 더 포함할 수 있다. 상기 유사-기판의 자유 단결정 표면 상의 구성요소, 구조 또는 장치의 전체 또는 부분적 제조 후에, 상기 유사-기판은 최종 적용에 적합한 열적, 전기적 및/또는 광학적 특성을 가지는 최종 지지체 상에 접착되어 새로운 어셈블리를 형성할 수 있다. 상기 유사-기판의 핸들 기판은 화학적 에칭, 기계적 연마, 레이저 방사 또는 본문에서 층 제거를 위하여 통상적으로 사용되는 어떠한 다른 기술에 의하여 제거될 수 있다. 응용으로, 상기 전체 핸들 기판이 제거될 수 있으며, 상기 단결정 슬라이스의 후면이 노출될 수 있다. 이 시점에서, 어떤 다른 기술적 단계가 상기 후면 상에 수행될 수 있는데, 예를 들어 추가 씨닝, 연마, 패터닝, 에피택셜 성장 등이다. 최종 구조는 그러므로 여전히 상기 잉곳으로부터 절단된 초기 슬라이스의 두께와 매우 근접한 또는 실질적으로 동일한 단결정 슬라이스의 두께를 가질 수 있는 것으로, 상기 최종 어셈블리의 제조를 위해 제거되어야 하는 두께가 감소된 것이며, 이는 선행 기술에 따른 웨이퍼링 방법들에 비하여 초기 단결정 재료의 사용의 손실을 줄이고 개선된 효율에 대응된다.Preferably, the method of the present invention may further comprise a step of removing the handle substrate after manufacturing the semiconductor device. After the full or partial manufacture of a component, structure or device on the free-standing single crystal surface of said pseudo-substrate, said pseudo-substrate is adhered onto a final support having suitable thermal, electrical and / or optical properties for final application, . The handle substrate of the pseudo-substrate may be removed by any other technique commonly used for chemical etching, mechanical polishing, laser radiation or layer removal in the body. In an application, the entire handle substrate can be removed, and the back surface of the single crystal slice can be exposed. At this point, any other technical step may be performed on the backside, such as additional thinning, polishing, patterning, epitaxial growth, and the like. The final structure can therefore still have a thickness of the single crystal slice which is very close to or substantially equal to the thickness of the initial slice cut from the ingot, the thickness to be removed for the manufacture of the final assembly is reduced, The loss of use of the initial monocrystalline material is reduced and corresponding to the improved efficiency compared to the wafering methods according to FIGS.
본 발명의 목적은 기판에 접착된 단결정 재료 층을 포함하는 반도체 구조에 의하여 이루어지고, 여기에서 상기 단결정 재료 층은 세라믹-기반 또는 그라파이트-기반 접착제에 의하여 상기 기판에 접착되고 상기 접착이 일어난 상기 층의 표면의 어떠한 연마 단계가 필요없다는 것이다. 게다가, 상기 단결정 재료 층의 두께는 만약 단독으로 사용된다면 상기 층이 더 이상 기계적으로 안정하지 않은 임계 두께에 실질적으로 동일하거나 그 미만이다. The object of the invention is achieved by a semiconductor structure comprising a layer of monocrystalline material bonded to a substrate, wherein said monocrystalline material layer is bonded to said substrate by a ceramic-based or graphite-based adhesive, No polishing step of the surface of the substrate is necessary. In addition, the thickness of the monocrystalline material layer is substantially equal to or less than the critical thickness, where the layer is no longer mechanically stable, if used alone.
그러므로 본 발명의 반도체 구조 또는 유사-기판은 유사한 방법으로 웨이퍼에서 사용될 수 있다. 상기 진보적 구조는 또한 스마트 컷™ 등과 같은 박막 전이 기술(layer transfer technique)에서 도너 웨이퍼로서 사용될 수 있다. 그러나, 그러한 박막 전이 기술이 상기 진보적 구조 그 자체를 제조하는데 요구되지 않는 것으로 이해될 수 있으며 이는 패터닝 및 다른 공정이 상기 기판에 접착된 상기 표면의 반대의 상기 자유 단결정 표면 상에 직접적으로 수행될 수 있기 때문이다. The semiconductor structure or pseudo-substrate of the present invention can therefore be used in wafers in a similar manner. The progressive structure can also be used as a donor wafer in a thin film transfer technique such as SmartCut ™. However, it is to be understood that such thin film transfer techniques are not required to fabricate the inventive structure itself, and that patterning and other processes may be performed directly on the opposite free-surface surface of the surface opposite to the surface It is because.
본 발명은 하기 도면들과 관계하여 기재된 예시적 실시예를 이용하여 하기에서 더욱 상세히 설명할 것이며, 여기에서:
도 1a-1d는 본 발명의 제1 예시적 실시예를 도시하고 여기에서 잉곳의 씨닝된 절단 슬라이스는 핸들 기판에 접착되고;
도 2a-2c는 본 발명의 제2 실시예를 도시하고 여기에서 상기 씨닝된 절단 슬라이스는 다시 씨닝되고;
도 3a-3c는 제3 실시예를 도시하고, 상기 전자 장치의 제조를 설명하고;
도 4a-4d는 본 발명의 제4실시예를 도시하고;
도 5a-5e는 본 발명의 제5 실시예를 도시하고 박편 슬라이스는 상기 임계 두께 아래로 절단되고;
도 6a-6d는 본 발명의 제6 실시예를 도시하고;
도 7a-7d는 본 발명의 제7 실시예를 도시하고 최종 기판 상에 씨닝된 절단 슬라이스의 직접 결합을 설명한다. BRIEF DESCRIPTION OF THE DRAWINGS The present invention will be described in more detail below using the exemplary embodiments described in connection with the following figures, wherein:
1A-1D illustrate a first exemplary embodiment of the present invention wherein a thinned cutting slice of an ingot is bonded to a handle substrate;
Figures 2a-2c illustrate a second embodiment of the present invention wherein the thinned slice is again thinned;
Figures 3A-3C illustrate a third embodiment and describe the manufacture of the electronic device;
Figures 4A-4D illustrate a fourth embodiment of the present invention;
Figures 5A-5E illustrate a fifth embodiment of the present invention wherein the slice slice is cut below the threshold thickness;
Figures 6A-6D illustrate a sixth embodiment of the present invention;
Figures 7A-7D illustrate a seventh embodiment of the present invention and illustrate direct bonding of a thinned slice on a final substrate.
도 1a 내지 1d는 본 발명의 제1 예시적 실시예를 도시한다. 1A to 1D show a first exemplary embodiment of the present invention.
도 1a 내지 1b에서 도시된 바와 같이, GaN의 단결정 잉곳 101 및 핸들 기판 102, 본 실시예에서 Si 웨이퍼가 제공된다. 상기 핸들 기판 102는 두 표면 103, 104를 포함한다. 열팽창 계수(CTE)에서 차이를 가지는, SiC, YAG, ZnO, AlN, 사파이어, Si, Ge, lll-V 반도체, ll-VI 반도체, 압전기 재료, LiNbO3, LiTaO3 등과 같은 결정 잉곳의 다른 재료뿐만 아니라, 상기와 동일 또는 유사 재료의 핸들 기판 102가, 사용될 수 있다. As shown in Figs. 1A to 1B, a
다음으로, 도 1c에서 도시된 바와 같이, GaN의 슬라이스 102가 상기 단결정 잉곳 101으로부터 절단, 특히 쏘잉된다. 본 발명에 따라, 상기 슬라이스 105는 만약 단독으로 사용될 경우 더 이상 기계적으로 안정하지 않는 임계 두께와 실질적으로 동일하게 절단된다. 제1 실시예에서, 상기 슬라이스 105는 약 2인치의 직경의 경우 약 300㎛의 두께를 갖는다. 상기 초기 GaN 잉곳 101의 잔여분 101'은 추가적인 반도체 어셈블리를 위하여 다른 슬라이스를 획득하기 위하여 재사용될 수 있다. GaN의 단결정 슬라이스 105는 두 자유 표면 106, 107를 포함하고, 양자는 상기 쏘잉 공정으로 인하여 소정 수준의 표면 거칠기를 가진다. 본 발명에 따라 상기 초기 잉곳 101의 상기 잔여분 101'의 재사용의 경우에 있어서, 상기 슬라이스 105가 절단된 상기 잉곳 101'의 표면을 연마하는 것이 필수적이지 않다. Next, as shown in Fig. 1C, a
본 발명에 따라, 그리고 도 1d에서 도시된 것과 같이, 상기 슬라이스 105는 상기 핸들 기판 102의 상기 자유 표면 103의 어느 하나에 그 자유 표면 107 중 어느 하나에 의하여 접착되고, 그에 의하여 유사-기판 109을 형성한다. In accordance with the present invention, and as shown in FIG. 1d, the
본 발명의 본 실시예에서, 상기 접착이 접착제층 108, 특히 세라믹 기반 접착제를 이용하여 수행된다. 상기 접착제 108 및 상기 핸들 기판 102 양자는 바람직하게 상기 단결정 슬라이스 105에 대하여 열팽창 계수가 매치되는 것으로 선택된다. 상기 접착제 108의 이용은 상기 절단된 단결정 슬라이스 105가 상기 핸들 기판 102에 그 표면 106, 107의 어떠한 연마 단계 수행없이 접착되는 특정 효과를 가지고, 이는 상기 접착제층 108이 상기 슬라이스 105의 표면 거칠기를 보상(compensate)하기 때문이다. In this embodiment of the invention, the bonding is carried out using an
본 발명의 다른 응용에 따라, 상기 유사-기판 109은 챔퍼링(chamfering)될 수 있고/있거나 플랫(flat) 또는 노치(notch)가 제공될 수 있다. According to another application of the present invention, the pseudo-substrate 109 may be chamfered and / or may be provided with a flat or notch.
도 2a 내지 2c는 제2 실시예에 따라 본 발명의 유사-기판 109의 용도를 도시한다. 도 2a에 도시된 바와 같이, 상기 박편 슬라이스 105는 상기 자유 표면 106으로부터 출발하여 씨닝될 수 있어, 그 반대편이 상기 기판 102으로의 접착이 일어난다. 그러므로 상기 표면 거칠기를 나타내는 자유 표면 106이 씨닝, 특히 연마될 수 있어 씨닝된 표면 106'을 형성할 수 있다. 상기 슬라이스 105는 약 100㎛ 또는 그 미만, 예를 들어 약 50㎛의 두께로 씨닝될 수 있어 박편 슬라이스 105' 및 그러므로 상기 씨닝된 유사-기판 109'을 형성할 수 있다. 2A-2C illustrate the use of the pseudo-substrate 109 of the present invention in accordance with a second embodiment. As shown in FIG. 2A, the
다음으로, 도 2b에서 도시된 바와 같이, 제2 실시예에 따라 에피택셜 성장이 고품질의 GaN 단결정층 110 및 유사-기판 111을 획득하기 위해 상기 씨닝된 층 105'의 씨닝된 자유 표면 106' 상에서 개시될 수 있다. Next, as shown in FIG. 2B, epitaxial growth is performed on the thinned
상기 제2 실시예의 응용에서, 도 2c에서 도시된 바와 같이, 상기 핸들 기판 102의 후면 104 이렇게 상기 접착이 일어난 반대편 면이 또한 씨닝되어 씨닝된 기판 표면 104'와 이렇게 씨닝된 핸들 기판 102'을 획득할 수 있어 상기 제2 실시예의 본 응용에 따라 어떠한 평탄도 결함(flatness defect)의 정정되거나 더욱 씨닝된 유사-기판 112의 전체 두께의 조정이 가능하다. 통상적으로 상기 재료 제거는 50㎛ 내지 500㎛ 정도가 된다. In the application of the second embodiment, as shown in FIG. 2C, the
상기 반도체 어셈블리 109, 109', 111 또는 112는 도 3a 내지 3c에서 도시된 바와 같이 반도체 장치의 제조를 위한 기초로 사용될 수 있다. 예를 들어, 제3 실시예에 있어서, 상기 씨닝된 유사-기판 109'(또는 109 또는 111 또는 112)는 예를 들어 GaN/InGaN 정합에 기초한 LED 구조의 제조를 위하여 특히 사용된다. 예를 들어, 상기 유사-기판 109'(또는 109 또는 111 또는 112)는 600℃ 내지 1100℃ 온도를 갖는 금속 유기 화학 진공 증착 (metal organic chemical vapor deposition, MOCVD) 에피택시 반응기에 로딩되어 상기 LED 구조의 InGaN 층 201이 획득된다.The
도 3a에서, 상기 LED 구조는 추가적인 층들을 포함할 수 있다. 게다가, 상기 LED 구조의 층들의 상대적인 두께는 도 3a의 도면과 비교하여 다양할 수 있다. 더 나아가 방법 단계들이 접촉층들 202의 증착을 이끌 수 있어 도 3a에서 도시된 상기 유사-기판 203 상에서만 나타난다. 추가 층들이 증착될 수 있다. 추가로, 패터닝 단계들이 다양한 층들과 상호연결 및/또는 분리하여 상기 원하는 장치들을 형성하기 위하여 제공될 수 있다.In Figure 3a, the LED structure may include additional layers. In addition, the relative thickness of the layers of the LED structure may vary in comparison with the view of Figure 3A. Furthermore, the method steps can only lead to the deposition of the contact layers 202 so that they appear only on the pseudo-substrate 203 shown in FIG. 3A. Additional layers may be deposited. In addition, patterning steps may be provided to form the desired devices by interconnecting and / or separating the various layers.
도 3b에서 도시된 바와 같이, 부분적으로 또는 전체적으로 가공되고 예를 들어 실리콘, 게르마늄, 구리, 몰리브덴, 텅스텐 등과 같은 금속, WCu 등과 같은 금속성 합금으로 제조 또는 포함할 수 있는 최종 기판 204는 상기 유사-기판 203의 최상위 층에 접착될 수 있다. 이들 재료에 제한되지 않고 오직 예시적이다. 특히 LED 적용에 적합한 어떠한 다른 재료 또는 수직 구조를 이용하여 제조된 어떠한 전원 장치가 사용될 수 있다. As shown in FIG. 3B, a
도 3c에서 도시된 바와 같이, 상기 핸들 기판 102 및 상기 접착제층 108은 예를 들어 기계적 연마에 의하여 전체적으로 제거되어 최종 구조 205가 획득되고 여기에서 상기 GaN 슬라이스 105의 원래 후면 107은 자유 표면 107'이 된다. 상기 자유 표면 107'은 또한 교대로 연마, 씨닝 및/또는 패터닝되어 더욱 복잡한 최종 장치의 제조가 가능하다. 3C, the
LED 장치의 제조 대신에, 상기 본 발명의 반도체 어셈블리는 수직 구조를 갖는 어떠한 다른 전원 장치를 위하여 사용될 수 있다. Instead of making LED devices, the inventive semiconductor assembly may be used for any other power supply having a vertical structure.
도 4a 내지 4d는 예시적인 제4 실시예를 도시한다.4A to 4D show an exemplary fourth embodiment.
도 4a는 SiC의 단결정 잉곳 401과 Si의 핸들 기판 402을 도시한다. 대안으로, 예를 들어 SiC, W, AlN, 그라파이트(graphite) 등과 같은 재료는 또한 상기 핸들 기판 402을 위하여 사용될 수 있다. 상기 제1 실시예와 유사하게, 도 4b에서 도시된 바와 같이, SiC의 슬라이스 405는, 상기 슬라이스 405가 더 이상 기계적으로 안정하지 않게 되는 임계 두께와 실질적으로 동일하게 상기 잉곳 401으로부터 절단(cut) 또는 쏘잉(sawing)된다. 여기에서, 상기 슬라이스 405는 두 개의 자유 표면 406, 407을 가지고, 양자는 상기 절단 공정으로 인한 수평(level) 또는 표면 거칠기를 나타내고, 약 2 인치의 직경의 경우 대략 300㎛의 두께를 갖는다. 제1 실시예에서와 같이, 상기 핸들 기판 402는 또한 두 개의 자유 표면 403, 404를 포함하고, 상기 초기 SiC 잉곳 201의 잔여분 401'이 다른 단결정 슬라이스의 절단을 위하여, 특히 어떠한 연마 단계의 수행없이 재사용될 수 있다. 4A shows a
본 발명의 응용에 따라, 도 4c에서 도시된 바와 같이, 상기 슬라이스 405는 열-기계학적 안정한 접착제층 408, 예를 들어 그라파이트-기반 접착제를 통하여 상기 기판 402의 상기 자유 표면 403 중 어느 하나에 어떠한 연마 단계없이 접착된다. 특히 상기 접착이 일어날 자유 표면 407인, 상기 슬라이스 405의 후면은 상기 접착 이전에 연마되지 않는다. 그에 의하여 형성된 유사-기판 409는 1000℃ 내지 1500℃의 범위의 온도에서 어닐링되어 상기 접착제층 408을 강화시킨다. 4c, the
본 발명의 방법의 다른 응용에 따라, 상기 유사-기판 409은 웨이퍼와 유사하게 처리되어 챔퍼링, 플랫 또는 노치의 절단, 및/또는 상기 자유 단결정 표면 406의 연마와 같은 몇몇의 제조 및 마무리 단계들이 수행되어 연이은 에피택셜 성장을 위하여 상기 표면 406의 품질을 개선할 수 있다. In accordance with another application of the method of the present invention, the quasi-substrate 409 is treated like a wafer to provide some fabrication and finishing steps, such as chamfering, cutting flat or notch, and / or polishing the free
상기 유사-기판 409는 그 자유 표면 406, 404 또는 양면 연마된 것들 중 어느 하나 상에서 연마되어 상기 단결정 슬라이스 405의 두께 또는 상기 유사-기판 409의 전체 두께를 조정할 수 있다. 상기 제1 실시예와 유사하게, 상기 제2 실시예의 SiC 슬라이스 405는 약 50㎛ 내지 100㎛의 범위의 두께로 씨닝되어 씨닝된 표면 406'을 갖는 박편 슬라이스 405'를 형성할 수 있다. The pseudo-substrate 409 may be polished on either of its
상기 씨닝 단계(thinning step)는 화학 기상 증착법(chemical vapor deposition, CVD)의 단계에 의하여 수행될 수 있어 전자적 구성요소의 능동 파트를 획득할 수 있다. 이는 도 4d에서 층 410에 의하여 개략적으로 도시되며, 그 결과적 구조 411의 대표이며, 본 단계 동안 증착될 수 있는 복수의 층들의 또는 상대적인 두께의 대표도는 아니다. 제4 실시예에서, 적어도 약 10㎛의 예를 들어 드리프트층(drift layer)과 같은 제어된 도핑을 가지는 에피택셜 구조는 이 단계에서 1500℃보다 더 높은 온도에서 증착된다. 그러한 드리프트층 410의 두께는 상기 정합의 파괴 전압을 정의할 수 있고, 예를 들어 SiC의 경우 cm3 당 106 도펀트(dopants)에서 1㎛의 두께의 경우 100V이다. The thinning step may be performed by a chemical vapor deposition (CVD) step to obtain an active part of an electronic component. This is schematically illustrated by
본 발명의 제4 실시예의 다른 응용에 따라, 도 1 내지 3에서 도시된 것과 같이 이전의 세 개의 실시예들과 유사하게, 제4 실시예에서, 다른 연속적인 기술적 단계들이, 예를 들어 이온 주입(ion implantations), 어닐링 단계(annealing steps), 또는 접착층의 증착(depositing contact layers)이 수행될 수 있다. 게다가, 상기 핸들 기판 402은 또한 최종 어셈블리 411 상의 상기 기판 402의 후면 또는 잔여 자유 표면 404의 글라인딩(grinding) 또는 연마 기술을 이용하여 제거될 수 있다. 그러한 단계들은 유리하게 상기 단결정 슬라이스 405 또는 405'의 후면 407으로부터 상기 접착제층 408이 제거되도록 하여, 연속적으로 처리될 수 있도록 하여, 예를 들어 전기적 접촉이 구축되도록 하고, 최종적으로 분리(split)하여 최종 전기적 구성을 형성하도록 한다. In accordance with another application of the fourth embodiment of the present invention, similar to the previous three embodiments as shown in Figs. 1-3, in the fourth embodiment, other successive technical steps are performed, for example, ion implantations, annealing steps, or depositing contact layers may be performed. In addition, the
도 5a 내지 5e는 제5 예시적 실시예를 도시한다. Figures 5A-5E illustrate a fifth exemplary embodiment.
도 5a는 GaN의 단결정 잉곳 501 및 본 실시예에서 Si 웨이퍼인 핸들 기판 502을 도시한다. 대안으로, 예를 들어 SiC, YAG, ZnO, AlN, 사파이어, Si, Ge, lll-V 반도체, 압전기 재료, LiNbO3, LiTaO3, 등과 같은 재료가 상기 단결정 잉곳 501을 위하여 사용될 수 있다. Si보다 다른 재료가 상기 핸들 기판 502를 위하여 사용될 수 있고, 이는 CTE에 있어서의 차이가 더 낮도록 해준다. 이전 실시예에서와 같이, 상기 핸들 기판 502은 두 개의 자유 표면 503, 504를 포함한다. 5A shows a
제5 실시예에 있어서, 도 5b에서 도시된 바와 같이, 스티프너층 509이 상기 단결정 잉곳 501의 자유 표면 506에 접착된다. 제 5 실시예에서, 상기 스티프너 509는 폴리머와 같은 기판, 예를 들어 상업적인 마일러 테이프(Mylar tape) 등과 같은 강한 폴리에스테르 접착 테이프이고, 또한 W, Mo, 등과 같이 적어도 900℃ 아래에서 화학적으로 물리적으로 안정한 내화 금속(refractory metal)이 될 수 있다. 내화 금속층 509의 응용에서, 상기 층 509는 약 100㎛의 두께를 가지고, 예를 들어 화학 기상 증착(CVD)에 의하여 증착될 수 있다. In the fifth embodiment, a
본 발명의 응용에 따라, 상기 스티프너층 509은 현재 도 5c에서 도시된 바와 같이, 상기 임계 두께 아래의 두께인 상기 단결정 잉곳 501의 박편 슬라이스 505(thin slice 505)을 절단하기 위한 충분한 기계적 안정성을 제공한다. 본 실시예에서, 약 100㎛의 슬라이스 505가 상기 잉곳 501로부터 쏘잉되는데, 이는 GaN의 임계 두께 미만이 된다. 상기 박편 슬라이스 505와 상기 스티프너 509는 단결정 재료의 자유 표면 507을 가지는 기계적으로 안정한 자립 구조 510을 형성하여, 상기 절단, 예를 들어 쏘잉 공정으로 인한 수평(level) 또는 표면 거칠기(surface roughness)를 나타낼 수 있다. 상기 제1 실시예와 같이, 상기 초기 단결정 잉곳 501의 잔여분 501'이 특히 어떠한 연마 단계의 수행 없이 다른 단결정 슬라이스 505의 절단을 위하여 재사용될 수 있다. 이는 연속 절단 단계를 위하여 가능하고, 이는 상기 스티프너 509가 상기 잉곳 501'의 표면 거칠기를 보상하고 상기 잉곳 501'의 단결정 재료의 임계 두께와 실질적으로 동일 또는 그 보다 못 미치는 두께를 갖는 새로운 얇은 층 505의 절단에 충분한 기계적 안정성을 부여할 수 있기 때문이다. According to an application of the present invention, the
본 발명의 방법의 응용에 따라, 도 5d에서 도시된 바와 같이, 자립 구조 510에서 포함된 상기 슬라이스 505의 자유 표면 507이 접착제층 508에 의하여 상기 핸들 기판 502의 표면 503에 접착되고, 이는 상기 얇은 층 505의 자유 표면 507의 표면 거칠기를 보상하고, 상기 접착 이전에 어떠한 연마 단계가 수행되지 않아 상기 절단 단계동안 여전히 표면 거칠기를 나타낸다. 이전 실시예들과 같이, 상기 접착제 508는 세라믹-기반 또는 그라파이트-기반 접착제일 수 있다. 그에 의하여 형성된 중간 유사-기판 511이 80℃ 내지 400℃의 범위의 온도에서 어닐링되어 상기 접착제층 508을 강화시킨다. 5D, the
본 발명의 방법의 응용에 따라, 상기 유사-기판 511은 웨이퍼와 유사하게 처리될 수 있고 챔퍼링, 플랫 또는 노치 절단, 및/또는 상기 스티프너 509의 제거와 같은 몇몇 제조 및 마무리 단계가 수행될 수 있고, 이 경우, 상기 단결정 재료의 임계 두께보다 더 박편 슬라이스 505를 획득하기 위하여 임시 기판으로서 오직 사용될 수 있다. 도 5e에서 도시된 바와 같이, 더 얇은 단결정층 505'와 씨닝 및/또는 연마된 단결정 자유 표면 506'을 갖는 최종 유사-기판 512이 획득될 수 있다.Depending on the application of the method of the present invention, the quasi-substrate 511 can be processed similar to a wafer and several fabrication and finishing steps can be performed such as chamfering, flat or notch cutting, and / or removal of the
도 6a 내지 6d는 제6 예시적 실시예를 도시한다. Figures 6A-6D illustrate a sixth exemplary embodiment.
도 6a는 SiC의 단결정 잉곳 601 및 Si의 핸들 기판 602을 도시한다. 이전 실시예들에서와 같이 다른 동일한 대안 재료가 본 실시예에서 응용되어 사용될 수 있다. 이전 실시예에서와 같이, 상기 핸들 기판 602는 또한 두 개의 자유 표면 603, 604를 포함한다.6A shows a
본 발명의 방법의 응용에 따라, 제6 실시예에서, 도 6b에서 도시된 바와 같이, 스티프너층 608이 특히 화학 기상 증착(CVD) 또는 플라즈마-강화 화학 기상 증착(plasma-enhanced chemical vapor deposition, PECVD)에 의하여 상기 잉곳 601의 자유 표면 607 상에 증착된다. 본 실시예에서, 상기 증착된 층 608은 선택된 산화물층으로서 상기 잉곳 601의 재료의 천연 산화물과 동일한 특성을 갖는다. 그러므로, 다양한 산화물이 대안 실시예에서 사용될 수 있고 상기 잉곳 601의 재료에 주로 의존할 것이다. 상기 산화물층 608은 그 증착되는 상기 잉곳 501의 표면 607의 표면 거칠기를 보상한다. According to an application of the method of the present invention, in the sixth embodiment, the
본 실시예의 응용에서, 상기 스티프너는 적어도 900℃ 아래에서 화학적 및 물리적으로 안정한 W, Mo 등과 같은 내화 금속일 수 있다. 내화 금속층 608의 응용에서 상기 층 608은 약 100㎛의 두께를 가지고 예를 들어 화학 기상 증착(CVD)에 의하여 증착될 수 있다. In the application of this embodiment, the stiffener may be a refractory metal such as W, Mo or the like which is chemically and physically stable at at least 900 < 0 > C below. In the application of the
본 발명의 응용에 따라, 상기 증착층 608은 도 6c에서 도시된 바와 같이, 상기 임계 두께 아래의 두께를 갖는 상기 단결정 잉곳 601의 박편 슬라이스 605를 절단하기에 충분한 기계적 안정성을 제공하는 스티프너이다. 본 실시예에서, 상기 슬라이스 605의 두께는 약 100㎛로, 이는 예를 들어 SiC의 상기 잉곳 601의 재료의 임계 두께 미만이다. 상기 박편 슬라이스 605 및 상기 산화물층 608은 단결정 재료의 자유 표면 606를 갖는 기계적으로 안정한 자립 구조 609를 형성하여 상기 절단, 예를 들어 쏘잉 공정으로 인한 수평 또는 표면 거칠기를 나타낼 수 있다. 상기 제1 실시예와 같이, 그리고 도 6c에서 도시된 것과 같이, 상기 초기 단결정 잉곳 601의 잔여분 601'이 다른 단결정 슬라이스 605를 절단하기 위하여, 다른 어떤 연마 단계의 수행 없이, 재사용될 수 있다. 상기 제5 실시예와 유사하게, 이는 상기 증착된 산화물층 608이 상기 잉곳 601'의 표면 거칠기를 상쇄하고 상기 잉곳 601'의 단결정 재료의 임계 두께와 실질적으로 동일 또는 그에 미치지 못하는 두께를 갖는 새로운 얇은 층 605의 절단에 충분한 기계적 안정성을 허여하기 때문에 가능하다. According to the application of the present invention, the
본 발명의 방법의 응용에 따라, 상기 산화물층 608을 가지는 자립구조 609를 형성하는 상기 박편 슬라이스(thin slice) 605는 상기 핸들 기판 602에 세라믹 또는 그라파이트-기반 접착제와 같은 접착제를 이용하여 그 자유 단결정 표면 606에 의하여 접착될 수 있어 도 5d에서 도시된 제5 실시예의 중간 유사-기판 511에 유사하게 유사-기판이 된다. In accordance with the application of the method of the present invention, the
그러나, 제6실시예에서, 도 6d에서 도시된 바와 같이, 상기 스티프닝(stiffening) 및 자립 구조 609의 기계적 안정화 부분을 형성하는 산화물층 608을 갖는다는 장점이 있다. 제6 실시예에서, 상기 자립 구조 609는 결합층으로서 산화물층 608을 이용하는 분자 결합에 의하여 상기 핸들 기판 602의 자유 표면 603에 접착된다. 이는 특히 상기 산화물층 608이 증착되었던 상기 단결정 표면 607의 표면 거칠기를 보상하기에 가능하다. 그러므로, 유사-기판 610이 획득되고, 여기에서 그 임계 두께에 못 미치는 두께를 가지는 단결정의 박편 슬라이스 605는 핸들 기판 602에, 특히 결합층으로서 산화물층 608을 이용하는 분자 결합에 의하여 접착된다. 상기 유사-기판 610은 상기 단결정 재료 박편 슬라이스 605의 자유 표면 606을 포함한다. 여기에서, 상기 자유 표면 606은 다른 특정 연마 단계를 요구하지 않았다. However, in the sixth embodiment, there is an advantage in that it has an
본 발명의 방법의 응용에 따라, 상기 유사-기판 610은 웨이퍼와 유사하게 처리될 수 있고, 챔퍼링, 플랫 또는 노치 절단, 및/또는 상기 단결정 재료의 자유 표면 606 또는 상기 핸들 기판 602의 후면 604의 씨닝 및/또는 연마와 같은 몇몇 제조 및 마무리 단계를 수행할 수 있다.According to the application of the method of the present invention, the quasi-substrate 610 may be processed similar to a wafer and may be chamfered, flat or notch cut, and / or the
본 발명의 응용에 따라, 그리고 도 1 내지 4에서 도시된 네개의 실시예들과 유사하게, 제5 및 제6 실시에에서 다른 연속적인 기술 단계들이, 예를 들어 이온 주입, 어닐링 단계, 또는 접촉층 증착이 수행될 수 있다. 게다가, 상기 핸들 기판 502, 602는 또한 상기 중간 또는 최종 어셈블리 511, 512, 610 상에서 상기 기판 502, 602의 각 후면 또는 잔여 자유 표면 504, 604의 글라인딩 또는 연마 기술을 이용하여 부분적 또는 전체적으로 제거될 수 있다. 이전 실시예들의 응용과 같이, 그러한 단계는 유리하게 연속적으로 처리될 수 있는 상기 단결정 슬라이스 505, 505', 또는 605의 후면 507, 607로부터 접착제층 508 또는 증착층 608을 제거하도록 하여, 예를 들어 전기적 접촉을 형성하고 마지막으로 분리하여 최종 전기적 구성을 형성한다. In accordance with the application of the present invention and similar to the four embodiments shown in Figures 1 to 4, other successive technology steps in the fifth and sixth implementations may be used, for example, in the ion implantation, Layer deposition can be performed. In addition, the
도 7a 내지 7d는 제7 예시적 실시예에 따라 도 2a에서 도시된 제2 실시예의 본 발명의 씨닝된 유사-기판 109'의 용도를 도시한다. Figures 7a-7d illustrate the use of the inventive thinned pseudo-substrate 109 'of the second embodiment shown in Figure 2a in accordance with the seventh illustrative embodiment.
제 7 실시예에서, 제2 실시예와 같이, 상기 씨닝 층 105'은 GaN 층이다. 특히, 상기 표면 107은 GaN 씨닝 층 105'의 Ga 면에 대응하고, 상기 연마된 표면 106'은 상기 GaN 씨닝 층 105'의 N 면에 대응한다. 제7 실시예에서, 상기 씨닝 층 105'의 GaN 재료에 비교적 매칭되는 열팽창 계수(CTE)를 가지는, 상기 기판 102은 제1 및 제2 실시예와 같이 Si 웨이퍼 대신 사파이어일 수 있다. 게다가, 제7 실시예에서, 자유 씨닝 표면 106'이 연마되어 그 표면 거칠기는 직접 결합에 적합하다.In the seventh embodiment, as in the second embodiment, the thinning layer 105 'is a GaN layer. In particular, the
도 7a에서 도시된 바와 같이, 최종 기판 701은 그 자유 표면 702, 703 중 어느 하나, 여기에서 표면 702이 상기 씨닝된 층 105'의 연마된 자유 표면 106'에 직접 결합에 의하여 접착된다. 상기 최종 기판 701은 이전 실시예들을 위하여 인용된 어떠한 재료들 중에서 선택되고, 그 열팽창 계수(CTE)는 상기 씨닝된 층 105', 본 예에서 GaN의 CTEs와 상기 핸들 기판 102, 본 예에서 사파이어의 CTEs와 매치되는 조건이다. As shown in FIG. 7A, the
다음으로, 도 7b에서 도시된 바와 같이, 상기 핸들 기판 102 및 상기 접착제층 108은 제3 실시예 및 도 3c의 도면에서와 같이 예를 들어 기계적 연마에 의하여 전체적으로 제거되어, 최종 구조 704가 획득되고 여기에서 GaN 슬라이스 105의 최초 후면 107이 자유 표면 107'이 된다. 상기 자유 표면 107'은 차례로 연마, 씨닝 및/또는 패터닝되어 더 복잡한 최종 장치의 제조가 가능하다. Next, as shown in FIG. 7B, the
도 7c 및 7d에서 도시된 대안에서, 산화물층 705이 상기 최종 기판 701의 자유 표면 705과 상기 씨닝된 유사-기판 109'의 연마된 표면 106' 사이에서 직접 결합을 개선하기 위하여 사용될 수 있다. 이는 또한 하나 이상의 산화물층이 산화물층 705 대신에 사용되는 것이 가능하다. 상기 핸들 기판 102 및 상기 접착제층 108이 제거될 때, 최종 구조 706는, 도 7b에서 도시된 최종 구조 704와 유사하게 획득되나, 적어도 하나의 산화물층 705을 포함한다. 7c and 7d, an
제7 실시예의 다른 대안에서, 상기 박편 슬라이스 105'는 GaN 대신에 SiC 슬라이스일 수 있다. 이 경우, 상기 표면 107은 상기 SiC 씨닝된 층 105'의 Si 면에 대응하고, 상기 연마된 표면 106'은 상기 SiC 씨닝된 층 105'의 C 면에 대응한다. 다른 재료가 이전 실시예들에서와 같이 선택될 수 있으며, 그 CTEs는 상기 설명한 바와 같이, 다른 것과 매치되어야 한다. In another alternative of the seventh embodiment, the flake slice 105 'may be a SiC slice instead of GaN. In this case, the
이전에 설명된 실시예들 및 그 응용에서, 최종 어셈블리 109, 109', 111, 1 12, 203, 205, 409, 411, 511, 512, 610, 704 및 706은 고가 재료의 초기 잉곳의 이용의 효율성이 선행 기술의 웨이퍼링 방법, 특히 EP 1 324 385 A2의 방법에 대하여 개선되는 모든 이점을 가진다. 하나의 이유는 광범위한 연마 및 씨닝 단계를 요구하는 단결정 잉곳으로부터 웨이퍼의 제조 대신에, 본 발명의 방법에 따르면, 상기 잉곳의 슬라이스가 이미 단독으로 사용될 시 더 이상 기계적으로 안정하지 않는 임계 두께, 또는 상기 임계 두께 미만의 두께에서 절단될 수 있어 사전에 상기 슬라이스의 연마 요구 없이 선행 기술 방법과 비교하여 더 얇은 단결정 슬라이스 상에서 직접적으로 작업이 가능해 진다. 그러므로 단결정 잉곳으로부터 출발하여, 최대 약 30% 내지 50%까지, 더 많은 반도체 어셈블리가 선행 기술에 비하여 제공될 수 있다. In the previously described embodiments and applications thereof, the
Claims (15)
단결정 잉곳(101)의 제공단계;
핸들 기판(102)의 제공단계;
상기 단결정 잉곳(101)으로부터 박편 슬라이스(105)의 절단단계; 및
상기 핸들 기판(102)에 상기 박편 슬라이스(105)를 접착하여 유사-기판(109)의 형성단계;를 포함하고,
상기 박편 슬라이스(105)의 두께는 단독으로 적용시 더 이상 기계적으로 안정하지 않게 되는 임계 두께와 실질적으로 동일 또는 그 미만의 두께인 것을 특징으로 하는 방법. In a method of manufacturing a pseudo-substrate 109,
Providing a single crystal ingot 101;
Providing a handle substrate (102);
Cutting the thin slice (105) from the single crystal ingot (101); And
And forming the pseudo-substrate (109) by bonding the slice (105) to the handle substrate (102)
Characterized in that the thickness of the flake slice (105) alone is substantially equal to or less than a critical thickness which is no longer mechanically stable when applied.
상기 박편 슬라이스(505, 605)의 절단 이전에 상기 단결정 잉곳(501) 상에 스티프너(509, 608)의 제공 단계;를 더 포함하고,
상기 스티프너(509, 608) 및 상기 박편 슬라이스(505, 605)는 기계적으로 안정한 자립 구조(510, 609)를 형성하는 것인 방법. The method according to claim 1,
Further comprising the step of providing stiffeners (509, 608) on the single crystal ingot (501) before cutting the slice (505, 605)
Wherein the stiffeners (509, 608) and the slice slices (505, 605) form mechanically stable self-standing structures (510, 609).
상기 스티프너(509)는 특히 폴리머, 또는 내화 금속인 기판인 것인 방법.3. The method of claim 2,
Wherein said stiffener (509) is in particular a polymer, or a refractory metal.
상기 박편 슬라이스(105, 505)의 접착 단계는,
접착제, 특히 세라믹-기반 성분 접착제 또는 그라파이트-기반 접착제로 수행되는 것인 방법. 4. The method according to any one of claims 1 to 3,
The step of adhering the slice (105, 505)
In particular a ceramic-based component adhesive or a graphite-based adhesive.
상기 유사-기판(511)의 형성 후에 상기 스티프너(509)의 제거 단계;를 더 포함하는 것인 방법. 5. The method according to any one of claims 2 to 4,
And removing the stiffener (509) after formation of the quasi-substrate (511).
상기 스티프너(60)는,
증착층, 특히 산화물층인 것인 방법.3. The method of claim 2,
The stiffener (60)
Deposition layer, in particular an oxide layer.
상기 박편 슬라이스(605)의 상기 핸들 기판(602)에의 접착은 분자 결합에 의하여 이루어지는 것인 방법.The method according to claim 6,
Wherein the adhesion of the slice slice (605) to the handle substrate (602) is by molecular bonding.
상기 유사-기판(109)의 연마 또는 양면 연마 단계;를 더 포함하는 것인 방법.8. The method according to any one of claims 1 to 7,
Further comprising abrading or both-side polishing the quasi-substrate (109).
상기 유사-기판(109)의 모서리 챔퍼링 단계;를 더 포함하는 것인 방법. 9. The method according to any one of claims 1 to 8,
And edge chamfering the quasi-substrate (109).
상기 유사-기판(109)에서 플랫 또는 노치 절단 단계;를 더 포함하는 것인 방법.10. The method according to any one of claims 1 to 9,
Further comprising a flat or notch cutting step on the quasi-substrate (109).
상기 박편 슬라이스(105)의 두께는 2 인치의 직경의 경우 300㎛과 실질적으로 동일 또는 그 미만인 것인 방법.11. The method according to any one of claims 1 to 10,
Wherein the thickness of the flake slice (105) is substantially equal to or less than 300 占 퐉 for a diameter of 2 inches.
상기 단결정은 실리콘-기반 재료, 게르마늄-기반 물질, ll-VI 또는 lll-V 반도체 재료, 또는 와이드 밴드갭 재료, 또는 ZnO, 또는 사파이어, 또는 압전기 재료, 또는 LiNbO3, 또는 LiTaO3 중 어느 하나인 것인 또는 포함하는 것인 방법.12. The method according to any one of claims 1 to 11,
The single crystal silicon - at least one of base material, ll-VI or lll-V semiconductor material, or a wide band gap materials, or ZnO, or sapphire, or a piezoelectric material, or LiNbO 3 or LiTaO 3-based material, germanium How to be or to include.
상기 유사-기판에서 또는 상에서 반도체 장치의 제조 단계;를 더 포함하는 것인 방법.13. The method according to any one of claims 1 to 12,
Further comprising the step of fabricating a semiconductor device in or on said pseudo-substrate.
상기 반도체 장치의 제조 후에 상기 핸들 기판(102)의 제거 단계;를 더 포함하는 것인 방법.14. The method according to any one of claims 1 to 13,
And removing the handle substrate (102) after manufacturing the semiconductor device.
상기 단결정 재료층(105)은 접착이 일어나는 상기 층(105)의 표면 (107)의 어떠한 연마 단계 없이, 세라믹-기반 또는 그라파이트-기반 접착제(108)에 의하여 상기 기판(102)에 접착되고,
상기 단결정 재료층(105)의 두께는 단독으로 사용될 시 더 이상 기계적으로 안정하지 않는 임계 두께와 실질적으로 동일 또는 그 미만인 것인 반도체 구조.A semiconductor structure (109) comprising a single crystal material layer (105) bonded to a substrate (102)
The single crystal material layer 105 is bonded to the substrate 102 by a ceramic-based or graphite-based adhesive 108 without any polishing step of the surface 107 of the layer 105 where adhesion occurs,
Wherein the thickness of the single crystal material layer (105) is substantially equal to or less than a critical thickness that is no longer mechanically stable when used alone.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1258227A FR2995136B1 (en) | 2012-09-04 | 2012-09-04 | PSEUDO-SUBSTRATE WITH IMPROVED EFFICIENCY OF USE OF MONOCRYSTALLINE MATERIAL |
PCT/IB2013/001940 WO2014037793A1 (en) | 2012-09-04 | 2013-09-06 | Pseudo substrate with improved efficiency of usage of single crystal material |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160041840A true KR20160041840A (en) | 2016-04-18 |
KR102047864B1 KR102047864B1 (en) | 2019-11-22 |
Family
ID=47429879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020157006801A Active KR102047864B1 (en) | 2012-09-04 | 2013-09-06 | Pseudo substrate with improved efficiency of usage of single crystal material |
Country Status (8)
Country | Link |
---|---|
US (3) | US10910256B2 (en) |
JP (1) | JP6319849B2 (en) |
KR (1) | KR102047864B1 (en) |
CN (1) | CN104718599B (en) |
DE (1) | DE112013004330T5 (en) |
FR (1) | FR2995136B1 (en) |
TW (1) | TWI610373B (en) |
WO (1) | WO2014037793A1 (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6312563B2 (en) * | 2014-09-04 | 2018-04-18 | 株式会社ディスコ | Protective member peeling method and peeling device |
CN105081893B (en) * | 2015-05-13 | 2018-11-06 | 北京通美晶体技术有限公司 | A kind of ultra-thin Ge monocrystalline substrate materials and preparation method thereof |
CN104979185B (en) * | 2015-05-13 | 2018-01-30 | 北京通美晶体技术有限公司 | A kind of ultra-thin semiconductor chip and preparation method thereof |
DE102015112648B4 (en) * | 2015-07-31 | 2021-02-04 | Infineon Technologies Ag | METHOD OF FORMING A WAFER STRUCTURE, METHOD OF FORMING A SEMICONDUCTOR COMPONENT AND A WAFER STRUCTURE |
US9536838B1 (en) * | 2015-08-10 | 2017-01-03 | Infineon Technologies Ag | Single crystal ingot, semiconductor wafer and method of manufacturing semiconductor wafers |
FR3045677B1 (en) | 2015-12-22 | 2019-07-19 | Soitec | PROCESS FOR PRODUCING A MONOCRYSTALLINE LAYER, IN PARTICULAR PIEZOELECTRIC |
FR3045678B1 (en) | 2015-12-22 | 2017-12-22 | Soitec Silicon On Insulator | METHOD FOR MANUFACTURING A MONOCRYSTALLINE PIEZOELECTRIC LAYER AND MICROELECTRONIC, PHOTONIC OR OPTICAL DEVICE COMPRISING SUCH A LAYER |
FR3054930B1 (en) | 2016-08-02 | 2018-07-13 | Soitec | USE OF AN ELECTRIC FIELD FOR DETACHING A PIEZOELECTRIC LAYER FROM A DONOR SUBSTRATE |
FR3076067B1 (en) * | 2017-12-21 | 2020-01-10 | Universite De Franche-Comte | METHOD FOR MANUFACTURING ULTRA-PLANE THIN FILM COMPOSITE |
JP7308652B2 (en) * | 2019-04-26 | 2023-07-14 | 株式会社ディスコ | Device chip manufacturing method |
SE543075C2 (en) * | 2019-05-23 | 2020-09-29 | Ascatron Ab | Crystal efficient SiC device wafer production |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53126258A (en) * | 1977-04-12 | 1978-11-04 | Mitsubishi Metal Corp | Method of producing silicon wafer |
US6716722B1 (en) * | 1999-07-15 | 2004-04-06 | Shin-Etsu Handotai Co., Ltd. | Method of producing a bonded wafer and the bonded wafer |
US20040110320A1 (en) * | 2001-03-02 | 2004-06-10 | Bernard Aspar | Method for producing thin layers on a specific support and an application thereof |
US20040187766A1 (en) * | 2003-03-31 | 2004-09-30 | Fabrice Letertre | Method of fabricating monocrystalline crystals |
JP2010135605A (en) * | 2008-12-05 | 2010-06-17 | Sekisui Chem Co Ltd | Method and device for manufacturing solar cell |
US20120086312A1 (en) * | 2010-10-06 | 2012-04-12 | Hiroki Kobayashi | Composite substrate manufacturing method and composite substrate |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03142928A (en) * | 1989-10-30 | 1991-06-18 | Disco Abrasive Syst Ltd | Cutting-out of wafer |
CN1104039A (en) * | 1993-12-22 | 1995-06-28 | 黄明和 | Chengji additive for fodder |
DE4415132C2 (en) * | 1994-04-29 | 1997-03-20 | Siemens Ag | Process for shaping thin wafers and solar cells from crystalline silicon |
CN1104039C (en) * | 1995-10-27 | 2003-03-26 | 西门子与壳牌太阳有限公司 | Method for processing thin wafers and solar cells of crystalline silicon |
JP2003068996A (en) | 2001-08-22 | 2003-03-07 | Sumitomo Mitsubishi Silicon Corp | Method for manufacturing laminated silicon substrate |
JP2003077872A (en) | 2001-09-06 | 2003-03-14 | Speedfam Co Ltd | Semiconductor wafer polishing apparatus and polishing method |
JP2003095798A (en) * | 2001-09-27 | 2003-04-03 | Hoya Corp | Manufacturing method of single crystal substrate |
FR2834123B1 (en) | 2001-12-21 | 2005-02-04 | Soitec Silicon On Insulator | SEMICONDUCTOR THIN FILM DELIVERY METHOD AND METHOD FOR OBTAINING A DONOR WAFER FOR SUCH A DELAYING METHOD |
DE10220647C1 (en) | 2002-05-08 | 2003-08-21 | Infineon Technologies Ag | Semiconductor wafer peripheral edge shaping method has material removed from peripheral edge of wafer until surface layer applied to inner part of one of its major surfaces is reached |
US20030036587A1 (en) * | 2002-08-26 | 2003-02-20 | Kozak Kyra M | Rheology-controlled epoxy-based compositons |
JP4232148B2 (en) | 2003-01-28 | 2009-03-04 | 株式会社Sumco | Manufacturing method of bonded substrate |
US7175707B2 (en) * | 2003-03-24 | 2007-02-13 | Hitachi Cable Ltd. | P-type GaAs single crystal and its production method |
JP5003033B2 (en) | 2006-06-30 | 2012-08-15 | 住友電気工業株式会社 | GaN thin film bonded substrate and manufacturing method thereof, and GaN-based semiconductor device and manufacturing method thereof |
EP1901345A1 (en) * | 2006-08-30 | 2008-03-19 | Siltronic AG | Multilayered semiconductor wafer and process for manufacturing the same |
JP2009117533A (en) * | 2007-11-05 | 2009-05-28 | Shin Etsu Chem Co Ltd | Method for manufacturing silicon carbide substrate |
JP5407385B2 (en) * | 2009-02-06 | 2014-02-05 | 住友電気工業株式会社 | Composite substrate, epitaxial substrate, semiconductor device and composite substrate manufacturing method |
JP2010205918A (en) | 2009-03-03 | 2010-09-16 | Sumitomo Electric Ind Ltd | Power device and method of manufacturing the same |
JP2010045397A (en) | 2009-11-17 | 2010-02-25 | Sumitomo Electric Ind Ltd | Gallium nitride wafer |
US8963337B2 (en) * | 2010-09-29 | 2015-02-24 | Varian Semiconductor Equipment Associates | Thin wafer support assembly |
FR2980916B1 (en) * | 2011-10-03 | 2014-03-28 | Soitec Silicon On Insulator | PROCESS FOR PRODUCING A SILICON TYPE STRUCTURE ON INSULATION |
US8940620B2 (en) | 2011-12-15 | 2015-01-27 | Power Integrations, Inc. | Composite wafer for fabrication of semiconductor devices |
US20140084253A1 (en) * | 2012-09-25 | 2014-03-27 | International Business Machines Corporation | Transparent conductive electrode stack containing carbon-containing material |
TWI616805B (en) * | 2014-01-10 | 2018-03-01 | 新益先創科技股份有限公司 | Remote control device |
-
2012
- 2012-09-04 FR FR1258227A patent/FR2995136B1/en active Active
-
2013
- 2013-08-29 TW TW102131115A patent/TWI610373B/en active
- 2013-09-06 WO PCT/IB2013/001940 patent/WO2014037793A1/en active Application Filing
- 2013-09-06 US US14/422,596 patent/US10910256B2/en active Active
- 2013-09-06 CN CN201380045848.XA patent/CN104718599B/en active Active
- 2013-09-06 DE DE112013004330.0T patent/DE112013004330T5/en active Pending
- 2013-09-06 JP JP2015529138A patent/JP6319849B2/en active Active
- 2013-09-06 KR KR1020157006801A patent/KR102047864B1/en active Active
-
2020
- 2020-11-03 US US17/088,426 patent/US12112976B2/en active Active
-
2024
- 2024-09-30 US US18/901,953 patent/US20250022747A1/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53126258A (en) * | 1977-04-12 | 1978-11-04 | Mitsubishi Metal Corp | Method of producing silicon wafer |
US6716722B1 (en) * | 1999-07-15 | 2004-04-06 | Shin-Etsu Handotai Co., Ltd. | Method of producing a bonded wafer and the bonded wafer |
US20040110320A1 (en) * | 2001-03-02 | 2004-06-10 | Bernard Aspar | Method for producing thin layers on a specific support and an application thereof |
US20040187766A1 (en) * | 2003-03-31 | 2004-09-30 | Fabrice Letertre | Method of fabricating monocrystalline crystals |
JP2010135605A (en) * | 2008-12-05 | 2010-06-17 | Sekisui Chem Co Ltd | Method and device for manufacturing solar cell |
US20120086312A1 (en) * | 2010-10-06 | 2012-04-12 | Hiroki Kobayashi | Composite substrate manufacturing method and composite substrate |
Also Published As
Publication number | Publication date |
---|---|
TW201411741A (en) | 2014-03-16 |
US12112976B2 (en) | 2024-10-08 |
KR102047864B1 (en) | 2019-11-22 |
US20150243549A1 (en) | 2015-08-27 |
FR2995136B1 (en) | 2015-06-26 |
DE112013004330T5 (en) | 2015-06-11 |
CN104718599B (en) | 2018-01-16 |
US20250022747A1 (en) | 2025-01-16 |
JP6319849B2 (en) | 2018-05-09 |
CN104718599A (en) | 2015-06-17 |
JP2015529978A (en) | 2015-10-08 |
WO2014037793A1 (en) | 2014-03-13 |
US10910256B2 (en) | 2021-02-02 |
US20210050248A1 (en) | 2021-02-18 |
TWI610373B (en) | 2018-01-01 |
FR2995136A1 (en) | 2014-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US12112976B2 (en) | Pseudo-substrate with improved efficiency of usage of single crystal material | |
JP4388741B2 (en) | Method for transferring semiconductor thin layer and method for manufacturing donor wafer used therefor | |
US11595020B2 (en) | Heterostructure and method of fabrication | |
KR101007273B1 (en) | Method for manufacturing structure for epitaxy without exclusion area | |
JP5031364B2 (en) | Method for forming epitaxial growth layer | |
JP6085371B2 (en) | Semiconductor device substrate | |
CN101925995B (en) | Method of fabricating epitaxially grown layers on composite structure | |
KR20080080571A (en) | Large Area Semiconductor-on-Glass Insulator | |
KR20070065235A (en) | Semiconductor on-glass insulator manufactured using an improved ion implantation process | |
CN108140541B (en) | Method for producing SiC composite substrate | |
WO2013087707A1 (en) | Substrates for semiconductor devices | |
CN119400756A (en) | A method for preparing semiconductor material and device | |
WO2013087704A1 (en) | Substrates for semiconductor devices | |
JP2017139266A (en) | Composite substrate, semiconductor device, and manufacturing method thereof | |
KR20130051232A (en) | Substrate having thin film of joined and method of fabricating thereof | |
KR101230394B1 (en) | Method of fabricating substrate having thin film of joined for semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0105 | International application |
Patent event date: 20150317 Patent event code: PA01051R01D Comment text: International Patent Application |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20180822 Comment text: Request for Examination of Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20190808 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20191031 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20191118 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20191119 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20221025 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20231025 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20241023 Start annual number: 6 End annual number: 6 |