[go: up one dir, main page]

KR20160040433A - 반도체 기판의 제조 방법 - Google Patents

반도체 기판의 제조 방법 Download PDF

Info

Publication number
KR20160040433A
KR20160040433A KR1020150139143A KR20150139143A KR20160040433A KR 20160040433 A KR20160040433 A KR 20160040433A KR 1020150139143 A KR1020150139143 A KR 1020150139143A KR 20150139143 A KR20150139143 A KR 20150139143A KR 20160040433 A KR20160040433 A KR 20160040433A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
coating film
impurity diffusion
component
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020150139143A
Other languages
English (en)
Other versions
KR102436076B1 (ko
Inventor
요시히로 사와다
Original Assignee
도오꾜오까고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2015192333A external-priority patent/JP6533443B2/ja
Application filed by 도오꾜오까고오교 가부시끼가이샤 filed Critical 도오꾜오까고오교 가부시끼가이샤
Publication of KR20160040433A publication Critical patent/KR20160040433A/ko
Application granted granted Critical
Publication of KR102436076B1 publication Critical patent/KR102436076B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2225—Diffusion sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0241—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] doping of vertical sidewalls, e.g. using tilted or multi-angled implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Paints Or Removers (AREA)
  • Photovoltaic Devices (AREA)

Abstract

(과제) 나노미터 스케일의 미소한 공극을 갖는 삼차원 구조를 그 표면에 구비하는 반도체 기판을 사용하는 경우라도, 미소한 공극의 내표면 전체면을 포함하여, 반도체 기판의 확산제 조성물이 도포된 지점 전체에, 반도체 기판에서의 결함의 발생을 억제하면서, 양호하고 또한 균일하게 불순물 확산 성분을 확산시킬 수 있는 반도체 기판의 제조 방법을 제공하는 것.
(해결 수단) 불순물 확산 성분 (A) 과, 가수 분해에 의해 실란올기를 생성할 수 있는 Si 화합물 (B) 을 함유하는 확산제 조성물을 사용하여, 반도체 기판 표면에 30 ㎚ 이하의 막 두께의 도포막을 형성함으로써, 도포막으로부터 반도체 기판에, 불순물 확산 성분을 양호하고 또한 균일하게 확산시킨다.

Description

반도체 기판의 제조 방법 {METHOD OF PRODUCING SEMICONDUCTOR SUBSTRATE}
본 발명은, 불순물 확산 성분과, 가수 분해에 의해 실란올기를 생성할 수 있는 Si 화합물을 함유하는 확산제 조성물을 사용하여 형성되는 박막에 의해, 반도체 기판에 불순물 확산 성분을 확산시키는 반도체 기판의 제조 방법에 관한 것이다.
트랜지스터, 다이오드, 태양 전지 등의 반도체 소자에 사용되는 반도체 기판은, 반도체 기판에 인이나 붕소 등의 불순물 확산 성분을 확산시켜 제조되고 있다. 이러한 반도체 기판에 대해, Fin-FET, 나노 와이어 FET 등의 멀티 게이트 소자용의 반도체 기판을 제조할 때에는, 예를 들어 나노미터 스케일의 미소한 공극을 갖는 3 차원 구조를 그 표면에 갖는 반도체 기판에 대해 불순물의 확산이 실시되는 경우가 있다.
여기서, 반도체 기판에 불순물 확산 성분을 확산시키는 방법으로는, 예를 들어, 이온 주입법 (예를 들어 특허문헌 1 을 참조) 이나 CVD 법 (예를 들어 특허문헌 2 를 참조) 이 알려져 있다. 이온 주입법에서는, 이온화된 불순물 확산 성분이 반도체 기판의 표면에 주입된다. CVD 법에서는, 인이나 붕소 등의 불순물 확산 성분이 도프된 규소 산화물 등의 산화물막을 CVD 에 의해 반도체 기판 상에 형성한 후, 산화물막을 구비하는 반도체 기판을 전기로 등에 의해 가열하여, 불순물 확산 성분이 산화물막으로부터 반도체 기판으로 확산된다.
일본 공개특허공보 평06-318559호 국제 공개공보 제2014/064873호
그러나, 특허문헌 1 에 기재되는 이온 주입법에서는, 반도체 기판에 B (붕소) 와 같은 경이온을 주입하는 경우에는 기판의 표면 부근의 영역에 점 결함이나 점 결함 클러스터가 형성되기 쉽고, As 와 같은 중이온을 주입하는 경우에는, 기판 표면 부근의 영역에 비정질 영역이 형성되기 쉽다. 예를 들어, 반도체 기판에 이온 주입법에 의해 불순물 확산 성분을 확산시켜, CMOS 이미지 센서용의 CMOS 소자를 형성하는 경우, 이와 같은 결함의 발생이 소자의 성능 저하에 직결된다. CMOS 이미지 센서에 있어서, 이와 같은 결함이 발생하면, 백화로 불리는 문제가 생긴다.
또, 반도체 기판이, 예를 들어, 복수의 소스의 핀과, 복수의 드레인의 핀과, 그들의 핀에 대해 직교하는 게이트를 구비하는, Fin-FET 로 불리는 멀티 게이트 소자를 형성하기 위한 입체 구조와 같은 나노 스케일의 3 차원 구조를 그 표면에 갖는 경우, 이온 주입법에서는, 핀이나 게이트의 측면 및 상면이나, 핀과 게이트에 둘러싸인 오목부의 내표면 전체면에 대한 균일한 이온의 주입이 곤란하다.
그리고, 나노 스케일의 3 차원 구조를 갖는 반도체 기판에, 이온 주입법에 의해 불순물 확산 성분을 확산시키는 경우, 만일, 균일한 이온의 주입을 할 수 있었다고 해도, 이하와 같은 문제가 있다. 예를 들어, 미세한 핀을 갖는 입체 패턴을 구비하는 반도체 기판을 사용하여 로직 LSI 디바이스 등을 형성하는 경우, 이온 주입에 의해 실리콘 등의 기판 재료의 결정이 파괴되기 쉽다. 이러한 결정의 데미지는, 디바이스의 특성의 편차나, 대기 리크 전류의 발생과 같은 문제를 초래할 것으로 생각된다.
또, 특허문헌 2 에 기재되는 CVD 법을 적용하는 경우, 오버행 현상에 의해, 핀과 게이트에 둘러싸인 오목부의 내표면 전체면을, 막 두께가 균일한 불순물 확산 성분을 함유하는 산화물막으로 피복하는 것이 곤란하거나, 핀과 게이트에 둘러싸인 오목부의 개구부에 퇴적된 산화물에 의해 개구부가 폐색되거나 하는 문제가 있다. 이와 같이, 이온 주입법이나 CVD 법에서는, 반도체 기판의 표면 형상에 따라서는, 반도체 기판에 양호하고 또한 균일하게 불순물 확산 성분을 확산시키는 것이 곤란하다.
본 발명은, 상기의 과제를 감안하여 이루어진 것으로서, 나노미터 스케일의 미소한 공극을 갖는 삼차원 구조를 그 표면에 구비하는 반도체 기판을 사용하는 경우라도, 미소한 공극의 내표면 전체면을 포함하여, 반도체 기판의 확산제 조성물이 도포된 지점 전체에, 반도체 기판에서의 결함의 발생을 억제하면서, 양호하고 또한 균일하게 불순물 확산 성분을 확산시킬 수 있는 반도체 기판의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자들은, 도포형의 확산제 조성물로 이루어지는 도포막을 가열하여 불순물 확산 성분을 반도체 기판에 확산시키는 경우, 이온 주입법에서 발생하는 반도체 기판에서의 결함의 발생을 억제할 수 있는 것에 착안하여, 검토를 개시하였다. 그 결과, 본 발명자들은, 불순물 확산 성분 (A) 과, 가수 분해에 의해 실란올기를 생성할 수 있는 Si 화합물 (B) 을 함유하는 확산제 조성물을 사용하면, 당해 확산제 조성물을 사용하여 반도체 기판 표면에 30 ㎚ 이하의 막 두께의 도포막을 형성해도, 도포막으로부터 반도체 기판에, 불순물 확산 성분을 양호하고 또한 균일하게 확산시키는 것이 가능한 것을 알아내어, 본 발명을 완성하기에 이르렀다.
구체적으로는, 본 발명은, 반도체 기판 상에 확산제 조성물을 도포하여 30 ㎚ 이하의 막 두께의 도포막을 형성하는 도포 공정과,
확산제 조성물 중의 불순물 확산 성분 (A) 을 반도체 기판에 확산시키는 확산 공정을 포함하고,
확산제 조성물이, 불순물 확산 성분 (A) 과, 가수 분해에 의해 실란올기를 생성할 수 있는 Si 화합물 (B) 을 함유하는, 반도체 기판의 제조 방법에 관한 것이다.
본 발명에 의하면, 나노미터 스케일의 미소한 공극을 갖는 삼차원 구조를 그 표면에 구비하는 반도체 기판을 사용하는 경우라도, 미소한 공극의 내표면 전체면을 포함하여, 반도체 기판의 확산제 조성물이 도포된 지점 전체에, 반도체 기판에서의 결함의 발생을 억제하면서, 양호하고 또한 균일하게 불순물 확산 성분을 확산시킬 수 있는 반도체 기판의 제조 방법을 제공할 수 있다.
본 발명에 관련된 반도체 기판의 제조 방법은, 반도체 기판 상에 확산제 조성물을 도포하여 30 ㎚ 이하의 막 두께의 도포막을 형성하는 도포 공정과, 확산제 조성물 중의 불순물 확산 성분 (A) 을 반도체 기판에 확산시키는 확산 공정을 포함한다. 확산제 조성물은, 불순물 확산 성분 (A) 과, 가수 분해에 의해 실란올기를 생성할 수 있는 Si 화합물 (B) 을 함유한다. 이하, 도포 공정 및 확산 공정에 대해 순서대로 설명한다.
≪도포 공정≫
도포 공정에서는, 반도체 기판 상에 확산제 조성물을 도포하여 30 ㎚ 이하의 막 두께의 도포막을 형성한다. 이하, 도포 공정에 대해, 확산제 조성물, 반도체 기판, 도포 방법의 순서로 설명한다.
＜확산제 조성물＞
확산제 조성물로는, 불순물 확산 성분 (A) 과, 가수 분해에 의해 실란올기를 생성할 수 있는 Si 화합물 (B) 을 함유한다. 본 명세서에 있어서 실란올기를 생성할 수 있는 Si 화합물 (B) 을 가수 분해성 실란 화합물 (B) 이라고도 기재한다. 이하, 확산제 조성물이 함유하는, 필수 또는 임의의 성분에 대해 설명한다.
[불순물 확산 성분 (A)]
불순물 확산 성분 (A) 은, 종래부터 반도체 기판에 대한 도핑에 사용되고 있는 성분이면 특별히 한정되지 않고, n 형 도펀트여도 되고, p 형 도펀트여도 된다. n 형 도펀트로는, 인, 비소, 및 안티몬 등의 단체, 그리고 이들의 원소를 함유하는 화합물을 들 수 있다. p 형 도펀트로는, 붕소, 갈륨, 인듐, 및 알루미늄 등의 단체, 그리고 이들의 원소를 함유하는 화합물을 들 수 있다.
불순물 확산 성분 (A) 으로는, 입수의 용이성이나 취급이 용이한 점에서, 인 화합물, 붕소 화합물, 또는 비소 화합물이 바람직하다. 바람직한 인 화합물로는, 인산, 아인산, 디아인산, 폴리인산, 및 오산화이인이나, 아인산에스테르류, 인산에스테르류, 아인산트리스(트리알킬실릴), 및 인산트리스(트리알킬실릴) 등을 들 수 있다. 바람직한 붕소 화합물로는, 붕산, 메타붕산, 보론산, 과붕산, 하이포붕산, 및 삼산화이붕소나, 붕산트리알킬을 들 수 있다. 바람직한 비소 화합물로는, 비산, 및 비산트리알킬을 들 수 있다.
인 화합물로는, 아인산에스테르류, 인산에스테르류, 아인산트리스(트리알킬실릴), 및 인산트리스(트리알킬실릴) 이 바람직하고, 그 중에서도 인산트리메틸, 인산트리에틸, 아인산트리메틸, 아인산트리에틸, 인산트리스(트리메톡시실릴), 및 아인산트리스(트리메톡시실릴) 이 바람직하고, 인산트리메틸, 아인산트리메틸, 및 인산트리스(트리메틸실릴) 이 보다 바람직하며, 인산트리메틸이 특히 바람직하다.
붕소 화합물로는, 트리메톡시붕소, 트리에톡시붕소, 트리메틸붕소, 및 트리 에틸붕소가 바람직하다.
비소 화합물로는, 비산, 트리에톡시비소, 및 트리-n-부톡시비소가 바람직하다.
확산제 조성물 중의 불순물 확산 성분 (A) 의 함유량은 특별히 한정되지 않는다. 확산제 조성물 중의 불순물 확산 성분 (A) 의 함유량은, 불순물 확산 성분 (A) 중에 함유되는, 인, 비소, 안티몬, 붕소, 갈륨, 인듐, 및 알루미늄 등의 반도체 기판 중에서 도펀트한 작용을 발휘하는 원소의 양 (몰) 이, 가수 분해성 실란 화합물 (B) 에 함유되는 Si 의 몰수의 0.01 ∼ 5 배가 되는 양이 바람직하고, 0.05 ∼ 3 배가 되는 양이 보다 바람직하다.
[가수 분해성 실란 화합물 (B)]
확산제 조성물은, 가수 분해성 실란 화합물 (B) 을 함유한다. 이 때문에, 확산제 조성물을 반도체 기판에 도포하여 박막을 형성하면, 가수 분해성 실란 화합물이 가수 분해 축합하여, 도포막 내에 규소 산화물계의 매우 얇은 막이 형성된다. 도포막 내에, 규소 산화물계의 매우 얇은 막이 형성되는 경우, 전술한 불순물 확산 성분 (A) 의 기판 밖으로의 외부 확산이 억제되어, 확산제 조성물로 이루어지는 막이 박막이라도, 양호하고 또한 균일하게 반도체 기판에 불순물 확산 성분 (A) 이 확산된다.
가수 분해성 실란 화합물 (B) 은, 가수 분해에 의해 수산기를 생성시키고, 또한 Si 원자에 결합하는 관능기를 갖는다. 가수 분해에 의해 수산기를 생성시키는 관능기로는, 알콕시기, 이소시아네이트기, 디메틸아미노기 및 할로겐 원자 등을 들 수 있다. 알콕시기로는, 탄소 원자수 1 ∼ 5 의, 직사슬 또는 분기사슬형의 지방족 알콕시기가 바람직하다. 바람직한 알콕시기의 구체예로는, 메톡시기, 에톡시기, n-프로폭시기, 이소프로폭시기, 및 n-부톡시기 등을 들 수 있다. 할로겐 원자로는, 염소 원자, 불소 원자, 브롬 원자, 및 요오드 원자가 바람직하고, 염소 원자가 보다 바람직하다.
가수 분해에 의해 수산기를 생성시키는 관능기로는, 신속하게 가수 분해되기 쉬운 것과, 가수 분해성 실란 화합물 (B) 의 취급성이나 입수 용이성의 면에서, 이소시아네이트기, 및 탄소 원자수 1 ∼ 5 의 직사슬 또는 분기사슬형의 지방족 알콕시기가 바람직하고, 메톡시기, 에톡시기, 및 이소시아네이트기가 보다 바람직하다.
탄소 원자수 1 ∼ 5 의 직사슬 또는 분기사슬형의 지방족 알콕시기를 갖는 가수 분해성 실란 화합물 (B) 의 구체예로는, 테트라메톡시실란, 테트라에톡시실란, 테트라-n-프로폭시실란, 테트라이소프로폭시실란, 테트라-n-부톡시실란, 테트라-n-펜틸옥시실란, 트리메톡시모노에톡시실란, 디메톡시디에톡시실란, 모노메톡시트리에톡시실란, 트리메톡시모노-n-프로폭시실란, 디메톡시디-n-프로폭시실란, 모노메톡시트리-n-프로폭시실란, 트리메톡시모노-n-부톡시실란, 디메톡시디-n-부톡시실란, 모노메토키트리-n-트리부톡시실란, 트리메톡시모노-n-펜틸옥시실란, 디메톡시디-n-펜틸옥시실란, 모노메톡시트리-n-펜틸옥시실란, 트리에톡시모노-n-프로폭시실란, 디에톡시디-n-프로폭시실란, 모노에톡시트리-n-프로폭시실란, 트리에톡시모노-n-부톡시실란, 디에톡시디-n-부톡시실란, 모노에톡시트리-n-부톡시실란, 트리에톡시모노-n-펜틸옥시실란, 디에톡시디-n-펜틸옥시실란, 모노에톡시트리-n-펜틸옥시실란, 트리-n-프로폭시모노-n-부톡시실란, 디-n-프로폭시디-n-부톡시실란, 모노-n-프로폭시트리-n-프로폭시실란, 트리-n-프로폭시모노-n-펜틸옥시실란, 디-n-프로폭시디-n-펜틸옥시실란, 모노-n-프로폭시트리-n-펜틸옥시실란, 트리-n-부톡시모노-n-펜틸옥시실란, 디-n-부톡시디-n-펜틸옥시실란, 모노-n-부톡시트리-n-펜틸옥시실란, 메틸트리메톡시실란, 메틸트리에톡시실란, 메틸트리-n-프로폭시실란, 메틸트리-n-프로폭시실란, 메틸트리-n-부톡시실란, 메틸트리-n-펜틸옥시실란, 에틸트리메톡시실란, 에틸트리에톡시실란, 에틸트리-n-프로폭시실란, 에틸트리-n-부톡시실란, 및 에틸트리-n-펜틸옥시실란을 들 수 있다. 이들 가수 분해성 실란 화합물 (B) 은, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 또, 상기의 알콕시실란 화합물의 부분 가수 분해 축합물도 가수 분해성 실란 화합물 (B) 로서 사용할 수 있다.
이들 중에서는, 테트라메톡시실란, 테트라에톡시실란, 메틸트리메톡시실란, 메틸트리에톡시실란, 에틸트리메톡시실란, 및 에틸트리에톡시실란이 바람직하고, 테트라메톡시실란, 및 테트라에톡시실란이 특히 바람직하다.
이소시아네이트기를 갖는 가수 분해성 실란 화합물 (B) 로는, 하기 식 (1) 로 나타내는 화합물이 바람직하다.
R4-nSi(NCO)n···(1)
(식 (1) 중, R 은 탄화수소기이고, n 은 3 또는 4 의 정수이다)
식 (1) 중의 R 로서의 탄화수소기는, 본 발명의 목적을 저해하지 않는 범위에서 특별히 한정되지 않는다. R 로는, 탄소 원자수 1 ∼ 12 의 지방족 탄화수소기, 탄소 원자수 1 ∼ 12 의 방향족 탄화수소기, 탄소 원자수 1 ∼ 12 의 아르알킬기가 바람직하다.
탄소 원자수 1 ∼ 12 의 지방족 탄화수소기의 바람직한 예로는, 메틸기, 에틸기, n-프로필기, 이소프로필기, n-부틸기, sec-부틸기, 이소부틸기, tert-부틸기, n-펜틸기, 이소펜틸기, 네오펜틸기, 시클로펜틸기, n-헥실기, 시클로헥실기, n-헵틸기, n-시클로헵틸기, n-옥틸기, n-시클로옥틸기, n-노닐기, n-데실기, n-운데실기, 및 n-도데실기를 들 수 있다.
탄소 원자수 1 ∼ 12 의 방향족 탄화수소기의 바람직한 예로는, 페닐기, 2-메틸페닐기, 3-메틸페닐기, 4-메틸페닐기, 2-에틸페닐기, 3-에틸페닐기, 4-에틸페닐기, α-나프틸기, β-나프틸기, 및 비페닐릴기를 들 수 있다.
탄소 원자수 1 ∼ 12 의 아르알킬기의 바람직한 예로는, 벤질기, 페네틸기,α-나프틸메틸기, β-나프틸메틸기, 2-α-나프틸에틸기, 및 2-β-나프틸에틸기를 들 수 있다.
이상 설명한 탄화수소기 중에서는, 메틸기, 에틸기가 바람직하고, 메틸기가 보다 바람직하다.
식 (1) 로 나타내는 가수 분해성 실란 화합물 (B) 중에서는, 테트라이소시아네이트실란, 메틸트리이소시아네이트실란, 및 에틸트리이소시아네이트실란이 바람직하고, 테트라이소시아네이트실란이 보다 바람직하다.
또한, 이소시아네이트기를 갖는 가수 분해성 실란 화합물 (B) 과, 탄소 원자수 1 ∼ 5 의 직사슬 또는 분기사슬형의 지방족 알콕시기를 갖는 가수 분해성 실란 화합물 (B) 을 병용할 수도 있다. 이 경우, 이소시아네이트기를 갖는 가수 분해성 실란 화합물 (B) 의 몰수 X 와, 탄소 원자수 1 ∼ 5 의 직사슬 또는 분기사슬형의 지방족 알콕시기를 갖는 가수 분해성 실란 화합물 (B) 의 몰수 Y 의 비율 X/Y 는, 1/99 ∼ 99/1 이 바람직하고, 50/50 ∼ 95/5 가 보다 바람직하며, 60/40 ∼ 90/10 이 특히 바람직하다.
확산제 조성물 중의 가수 분해성 실란 화합물 (B) 의 함유량은, Si 의 농도로서, 0.001 ∼ 3.0 질량％ 가 바람직하고, 0.01 ∼ 1.0 질량％ 가 보다 바람직하다. 확산제 조성물이 이와 같은 농도로 가수 분해성 실란 화합물 (B) 을 함유함으로써, 확산제 조성물을 사용하여 형성된 얇은 도포막으로부터의 불순물 확산 성분 (A) 의 외부 확산을 양호하게 억제하여, 불순물 확산 성분을 양호하고 또한 균일하게 반도체 기판에 확산시킬 수 있다.
[유기 용제 (S)]
확산제 조성물은, 통상, 박막의 도포막을 형성할 수 있도록, 용매로서 유기 용제 (S) 를 함유한다. 유기 용제 (S) 의 종류는, 본 발명의 목적을 저해하지 않는 범위에서 특별히 한정되지 않는다.
또, 확산제 조성물은, 가수 분해성 실란 화합물 (B) 을 함유하므로, 실질적으로 물을 함유하지 않는 것이 바람직하다. 확산제 조성물 중이 실질적으로 물을 함유하지 않는다란, 가수 분해성 실란 화합물 (B) 이 본 발명의 목적을 저해하는 정도까지 가수 분해되어 버리는 양의 물을 확산제 조성물이 함유하지 않는 것을 의미한다.
유기 용제 (S) 의 구체예로는, 에틸렌글리콜모노메틸에테르, 에틸렌글리콜모노에틸에테르, 에틸렌글리콜모노프로필에테르, 에틸렌글리콜모노부틸에테르, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 프로필렌글리콜모노프로필에테르, 프로필렌글리콜모노부틸에테르, 디에틸렌글리콜모노메틸에테르, 디에틸렌글리콜모노에틸에테르, 디에틸렌글리콜모노프로필에테르, 디에틸렌글리콜모노부틸에테르, 디에틸렌글리콜모노페닐에테르, 디프로필렌글리콜모노메틸에테르, 디프로필렌글리콜모노에틸에테르, 디프로필렌글리콜모노프로필에테르, 디프로필렌글리콜모노부틸에테르, 디프로필렌글리콜모노페닐에테르, 트리에틸렌글리콜모노메틸에테르, 트리에틸렌글리콜모노에틸에테르, 트리프로필렌글리콜모노메틸에테르, 및 트리프로필렌글리콜모노에틸에테르 등의 글리콜류의 모노에테르；디이소펜틸에테르, 디이소부틸에테르, 벤질메틸에테르, 벤질에틸에테르, 디옥산, 테트라하이드로푸란, 아니솔, 퍼플루오로-2-부틸테트라하이드로푸란, 및 퍼플루오로테트라하이드로푸란 등의 모노에테르류；에틸렌글리콜디메틸에테르, 에틸렌글리콜디에틸에테르, 에틸렌 에틸렌글리콜디프로필에테르, 에틸렌글리콜디부틸에테르, 프로필렌글리콜디메틸에테르, 프로필렌글리콜디에틸에테르, 프로필렌글리콜디프로필에테르, 프로필렌글리콜디부틸에테르, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜디프로필에테르, 디에틸렌글리콜디부틸에테르, 디프로필렌글리콜디메틸에테르, 디프로필렌글리콜디에틸에테르, 디프로필렌글리콜디프로필에테르, 및 디프로필렌글리콜디부틸에테르 등의 글리콜류의 사슬형 디에테르류；1,4-디옥산 등의 고리형 디에테르류；1-옥타논, 2-옥타논, 1-노나논, 2-노나논, 아세톤, 2-헵타논, 4-헵타논, 1-헥사논, 2-헥사논, 3-펜타논, 디이소부틸케톤, 시클로헥사논, 메틸시클로헥사논, 페닐아세톤, 메틸에틸케톤, 메틸이소부틸케톤, 에틸이소부틸케톤, 아세틸아세톤, 아세토닐아세톤, 이오논, 디아세토닐알코올, 아세틸카비놀, 아세토페논, 메틸나프틸케톤, 및 이소포론 등의 케톤류；아세트산메틸, 아세트산부틸, 아세트산에틸, 아세트산이소프로필, 아세트산펜틸, 아세트산이소펜틸, 메톡시아세트산에틸, 에톡시아세트산에틸, 에틸렌글리콜모노메틸에테르아세테이트, 에틸렌글리콜모노에틸에테르아세테이트, 에틸렌글리콜모노프로필에테르아세테이트, 에틸렌글리콜모노부틸에테르아세테이트, 에틸렌글리콜모노페닐에테르아세테이트, 프로필렌글리콜모노메틸에테르아세테이트, 프로필렌글리콜모노에틸에테르아세테이트, 프로필렌글리콜모노프로필에테르아세테이트, 프로필렌글리콜모노부틸에테르아세테이트, 프로필렌글리콜모노페닐에테르아세테이트, 디에틸렌글리콜모노메틸에테르아세테이트, 디에틸렌글리콜모노프로필에테르아세테이트, 디에틸렌글리콜모노에틸에테르아세테이트, 디에틸렌글리콜모노페닐에테르아세테이트, 디에틸렌글리콜모노부틸에테르아세테이트, 2-메톡시부틸아세테이트, 3-메톡시부틸아세테이트, 4-메톡시부틸아세테이트, 3-메틸-3-메톡시부틸아세테이트, 3-에틸-3-메톡시부틸아세테이트, 프로필렌글리콜모노메틸에테르아세테이트, 프로필렌글리콜모노에틸에테르아세테이트, 프로필렌글리콜모노프로필에테르아세테이트, 2-에톡시부틸아세테이트, 4-에톡시부틸아세테이트, 4-프로폭시부틸아세테이트, 2-메톡시펜틸아세테이트, 3-메톡시펜틸아세테이트, 4-메톡시펜틸아세테이트, 2-메틸-3-메톡시펜틸아세테이트, 3-메틸-3-메톡시펜틸아세테이트, 3-메틸-4-메톡시펜틸아세테이트, 4-메틸-4-메톡시펜틸아세테이트, 프로필렌글리콜디아세테이트, 포름산메틸, 포름산에틸, 포름산부틸, 포름산프로필, 탄산에틸, 탄산프로필, 탄산부틸, 피루브산메틸, 피루브산에틸, 피루브산프로필, 피루브산부틸, 아세토아세트산메틸, 아세토아세트산에틸, 프로피온산메틸, 프로피온산에틸, 프로피온산프로필, 프로피온산이소프로필, 메틸-3-메톡시프로피오네이트, 에틸-3-메톡시프로피오네이트, 에틸-3-에톡시프로피오네이트, 프로필-3-메톡시프로피오네이트, 및 이소프로필-3-메톡시프로피오네이트, 프로필렌카보네이트, 및 γ-부티로락톤 등의 에스테르류；N-메틸-2-피롤리돈, N,N-디메틸아세트아미드, N,N-디메틸포름아미드, 헥사메틸포스포릭트리아미드, 및 1,3-디메틸-2-이미다졸리디논 등의 활성 수소 원자를 갖지 않는 아미드계 용제；디메틸술폭사이드 등의 술폭사이드류；펜탄, 헥산, 옥탄, 데칸, 2,2,4-트리메틸펜탄, 2,2,3-트리메틸헥산, 퍼플루오로헥산, 퍼플루오로헵탄, 리모넨, 및 피넨 등의 할로겐을 함유하고 있어도 되는 지방족 탄화수소계 용제；벤젠, 톨루엔, 자일렌, 에틸벤젠, 프로필벤젠, 1-메틸프로필벤젠, 2-메틸프로필벤젠, 디에틸벤젠, 에틸메틸벤젠, 트리메틸벤젠, 에틸디메틸벤젠, 및 디프로필벤젠 등의 방향족 탄화수소계 용제；메탄올, 에탄올, n-프로판올, 이소프로판올, 부탄올, 이소부탄올, 2-메톡시에탄올, 2-에톡시에탄올, 3-메틸-3-메톡시부탄올, 헥사놀, 시클로헥사놀, 벤질알코올, 및 2-페녹시에탄올 등의 1 가 알코올류；에틸렌글리콜, 프로필렌글리콜, 디에틸렌글리콜, 및 디프로필렌글리콜 등의 글리콜류를 들 수 있다. 또한, 상기의 바람직한 유기 용제 (S) 의 예시에 있어서, 에테르 결합과 에스테르 결합을 포함하는 유기 용제는 에스테르류로 분류된다. 이들은 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다.
확산제 조성물이 가수 분해성 실란 화합물 (B) 을 함유하므로, 유기 용제 (S) 는, 가수 분해성 실란 화합물 (B) 과 반응하는 관능기를 갖지 않는 것이 바람직하게 사용된다. 특히 가수 분해성 실란 화합물 (B) 이 이소시아네이트기를 갖는 경우, 가수 분해성 실란 화합물 (B) 과 반응하는 관능기를 갖지 않는 유기 용제 (S) 를 사용하는 것이 바람직하다.
가수 분해성 실란 화합물 (B) 과 반응하는 관능기에는, 가수 분해에 의해 수산기를 생성할 수 있는 기와 직접 반응하는 관능기와, 가수 분해에 의해 발생하는 수산기 (실란올기) 와 반응하는 관능기의 쌍방이 포함된다. 가수 분해성 실란 화합물 (B) 과 반응하는 관능기로는, 예를 들어, 수산기, 카르복실기, 아미노기, 할로겐 원자 등을 들 수 있다.
가수 분해성 실란 화합물 (B) 과 반응하는 관능기를 갖지 않는 유기 용제의 바람직한 예로는, 상기의 유기 용제 (S) 의 구체예 중, 모노에테르류, 사슬형 디에테르류, 고리형 디에테르류, 케톤류, 에스테르류, 활성 수소 원자를 갖지 않는 아미드계 용제, 술폭사이드류, 할로겐을 함유하고 있어도 되는 지방족 탄화수소계 용제, 및 방향족 탄화수소계 용제의 구체예로서 열거된 유기 용제를 들 수 있다.
[그 밖의 성분]
확산제 조성물은, 본 발명의 목적을 저해하지 않는 범위에서, 계면 활성제, 소포제, pH 조정제, 점도 조정제 등의 여러 가지 첨가제를 함유하고 있어도 된다. 또, 확산제 조성물은, 도포성이나, 제막 (製膜) 성을 개량할 목적으로 바인더 수지를 함유하고 있어도 된다. 바인더 수지로는 여러 가지 수지를 사용할 수 있고, 아크릴 수지가 바람직하다.
＜반도체 기판＞
반도체 기판으로는, 종래부터 불순물 확산 성분을 확산시키는 대상으로서 사용되고 있는 여러 가지 기판을 특별히 제한 없이 사용할 수 있다. 반도체 기판으로는, 전형적으로는 실리콘 기판이 사용된다.
반도체 기판은, 입체 구조를 확산제 조성물이 도포되는 면 상에 가지고 있어도 된다. 본 발명에 의하면, 반도체 기판이 이와 같은 입체 구조, 특히, 나노 스케일의 미소한 패턴을 구비하는 입체 구조를 그 표면에 갖는 경우라도, 이상 설명한 확산제 조성물을 30 ㎚ 이하의 막 두께가 되도록 도포하여 형성된 얇은 도포막을 반도체 기판 상에 형성함으로써, 불순물 확산 성분을 반도체 기판에 대해 양호하고 또한 균일하게 확산시킬 수 있다.
패턴의 형상은 특별히 한정되지 않지만, 전형적으로는, 단면의 형상이 사각형인 직선상 또는 곡선상의 라인 또는 홈이거나, 원기둥이나 각기둥을 제외하고 형성되는 홀 형상을 들 수 있다.
반도체 기판이, 입체 구조로서 평행한 복수의 라인이 반복 배치되는 패턴을 그 표면에 구비하는 경우, 라인 간의 폭으로는 60 ㎚ 이하, 40 ㎚ 이하, 또는 20 ㎚ 이하의 폭에 적용 가능하다. 라인의 높이로는, 30 ㎚ 이상, 50 ㎚ 이상, 또는 100 ㎚ 이상의 높이에 적용 가능하다.
＜도포 방법＞
확산제 조성물은, 확산제 조성물을 사용하여 형성되는 도포막의 막 두께가 30 ㎚ 이하, 바람직하게는 0.2 ∼ 10 ㎚ 가 되도록 반도체 기판 상에 도포된다. 확산제 조성물을 도포하는 방법은, 원하는 막 두께의 도포막을 형성할 수 있는 한 특별히 한정되지 않는다. 확산제 조성물의 도포 방법으로는, 스핀 코트법, 잉크젯법, 및 스프레이법이 바람직하다. 또한, 도포막의 막 두께는, 엘립소미터를 사용하여 측정된 5 점 이상의 막 두께의 평균값이다.
도포막의 막 두께는, 반도체 기판의 형상이나, 임의로 설정되는 불순물 확산 성분 (A) 의 확산의 정도에 따라, 30 ㎚ 이하의 임의의 막 두께로 적절히 설정된다.
확산제 조성물을 반도체 기판 표면에 도포한 후에, 반도체 기판의 표면을 유기 용제에 의해 린스하는 것도 바람직하다. 도포막의 형성 후에, 반도체 기판의 표면을 린스함으로써, 도포막의 막 두께를 보다 균일하게 할 수 있다. 특히, 반도체 기판이 그 표면에 입체 구조를 갖는 것인 경우, 입체 구조의 바닥부 (단차 부분) 에서 도포막의 막 두께가 두꺼워지기 쉽다. 그러나, 도포막의 형성 후에 반도체 기판의 표면을 린스함으로써, 도포막의 막 두께를 균일화할 수 있다.
린스에 사용하는 유기 용제로는, 확산제 조성물이 함유하고 있어도 되는 전술한 유기 용제를 사용할 수 있다.
≪확산 공정≫
확산 공정에서는, 확산제 조성물을 사용하여 반도체 기판 상에 형성된 얇은 도포막 중의 불순물 확산 성분 (A) 을 반도체 기판에 확산시킨다. 불순물 확산 성분 (A) 을 반도체 기판에 확산시키는 방법은, 가열에 의해 확산제 조성물로 이루어지는 도포막으로부터 불순물 확산 성분 (A) 을 확산시키는 방법이면 특별히 한정되지 않는다.
전형적인 방법으로는, 확산제 조성물로 이루어지는 도포막을 구비하는 반도체 기판을 전기로 등의 가열로 중에서 가열하는 방법을 들 수 있다. 이 때, 가열 조건은, 원하는 정도로 불순물 확산 성분이 확산되는 한 특별히 한정되지 않는다.
통상, 산화성 기체의 분위기하에서 도포막 중의 유기물을 소성 제거한 후에, 불활성 가스의 분위기하에서 반도체 기판을 가열하여, 불순물 확산 성분을 반도체 기판 중에 확산시킨다.
유기물을 소성할 때의 가열은, 바람직하게는 300 ∼ 1000 ℃, 보다 바람직하게는 400 ∼ 800 ℃ 정도의 온도하에 있어서, 바람직하게는 1 ∼ 120 분, 보다 바람직하게는 5 ∼ 60 분간 실시된다.
불순물 확산 성분을 확산시킬 때의 가열은, 바람직하게는 800 ∼ 1400 ℃, 보다 바람직하게는 800 ∼ 1200 ℃ 의 온도하에 있어서, 바람직하게는 1 ∼ 120 분, 보다 바람직하게는 5 ∼ 60 분간 실시된다.
또, 25 ℃／초 이상의 승온 속도로 반도체 기판을 신속하게, 소정의 확산 온도까지 승온시킬 수 있는 경우, 확산 온도의 유지 시간은, 30 초 이하, 10 초 이하, 또는 1 초 미만과 같은 극히 단시간이어도 된다. 이 경우, 반도체 기판 표면의 얕은 영역에 있어서, 고농도로 불순물 확산 성분을 확산시키기 쉽다.
이상 설명한 본 발명에 관련된 방법에 의하면, 나노미터 스케일의 미소한 공극을 갖는 삼차원 구조를 그 표면에 구비하는 반도체 기판을 사용하는 경우라도, 반도체 기판에서의 결함의 발생을 억제하면서, 반도체 기판에 양호하고 또한 균일하게 불순물 확산 성분을 확산시킬 수 있다.
이 때문에, 본 발명에 관련된 방법은, 미소한 입체적인 구조를 갖는 멀티게이트 소자의 제조에 바람직하게 적용할 수 있다. 본 발명에 관련된 방법은, 불순물 확산 성분의 확산시의 반도체 기판에서의 결함의 발생을 억제할 수 있으므로, 특히, CMOS 이미지 센서용의 CMOS 소자나, 로직 LSI 디바이스 등의 제조에 바람직하게 적용할 수 있다.
실시예
이하, 실시예에 의해 본 발명을 더욱 구체적으로 설명하지만, 본 발명은, 이하의 실시예에 한정되는 것은 아니다.
[실시예 1 ∼ 12]
표 1 에 기재된 종류의, 불순물 확산 성분 ((A) 성분) 과, 가수 분해에 의해 실란올기를 생성할 수 있는 Si 화합물 ((B) 성분) 을, 표 1 에 기재되는 양으로, 표 1 에 기재되는 유기 용제에 용해시켜, 각 실시예에서 사용한 확산제 조성물을 얻었다.
표 1 에 기재되는 (A) 성분, (B) 성분 및 유기 용제는 이하와 같다.
((A) 성분)
A1：인산트리메틸
A2：인산트리스(트리메틸실릴)
A3：오산화이인 (에탄올 용액, 농도 20 질량％)
((B) 성분)
B1：테트라이소시아네이트실란
B2：테트라에톡시실란
(유기 용제)
S1：아세트산부틸
S2：프로필렌글리콜모노메틸에테르
평탄한 표면을 구비하는 실리콘 기판 (6 인치, P 형, 시트 저항값 150-160 Ω／sq.) 의 표면에, 스핀 코터를 사용하여 각 실시예에서 사용하는 확산제 조성부를 도포하였다. 표 2 에, 린스 있음이라고 기재되어 있는 실시예에 대해서는, 도포막의 형성으로부터 20 초 후에, 아세트산부틸에 의한 실리콘 기판 표면의 린스를 실시하였다.
도포막의 형성 후, 이하의 방법에 따라, 불순물 확산 성분의 확산 처리를 실시하였다.
먼저, 실리콘 기판을 노 (爐) 내에 설치한 후, 산소 분위기하에서, 도포막을 구비하는 실리콘 기판을 550 ℃ 에서 30 분간 유지하여, 실리콘 기판 표면의 유기 성분을 소성 제거하였다. 이어서, 분위기를 질소 분위기로 전환하여 550 ℃ 로부터 1000 ℃ 까지 90 분에 걸쳐 노 내 온도를 높였다. 1000 ℃ 도달 후, 표 2 에 기재된 확산 시간 (분) 동안, 동 온도를 유지하여, 불순물 확산 성분의 실리콘 기판에 대한 확산을 실시하였다. 확산 처리 종료 후, 1000 ℃ 로부터 700 ℃ 까지 30 분에 걸쳐 노 내 온도를 내렸다. 700 ℃ 를 30 분간 유지한 후, 노 내로부터 실리콘 기판을 취출하였다.
노 내로부터 취출된 실리콘 기판에 대해, 25 점의 시트 저항값을 측정하고, 시트 저항값의 평균값을 구하였다. 또, 확산 처리 후의 실리콘 기판 표면의 반도체 타입 (P 형 또는 N 형) 을, P/N 타입 체커 (나프손 주식회사 제조, PN-12α) 에 의해 확인하였다. 불순물 확산 처리 후의 시트 저항값의 평균값과, 실리콘 기판 표면의 반도체 타입을 표 2 에 기재한다.
Figure pat00001
Figure pat00002
표 2 에 의하면, 실시예 1 ∼ 12 에서는, 실리콘 기판의 시트 저항값이, 불순물 확산 성분의 확산에 의해, 양호하게 변화됨과 함께, 실리콘 기판 표면이 N 형화되고 있는 것을 알 수 있다. 요컨대, 실시예 1 ∼ 12 로부터, 표 1 에 기재된 조성의 확산제 조성물을 사용하는 경우, 반도체 기판 표면에 형성되는 확산제 조성물로 이루어지는 도포막의 막 두께가 30 ㎚ 이하여도, 불순물 확산 성분을 반도체 기판에 양호하고 또한 균일하게 확산시킬 수 있는 것을 알 수 있다.
그렇다면, 상기의 실시예 1 ∼ 12 는 평탄한 기판을 사용하여 실시된 시험이기는 하지만, 상기 실시예로부터, 표 1 에 기재되는 확산제 조성물을 사용하는 경우, 나노미터 스케일의 패턴을 갖는 반도체 기판을 사용하는 경우에도, 미세한 공극을 포함하는 기판 표면을 막 두께가 균일한 확산제 조성물로 이루어지는 도포막으로 피복함으로써, 반도체 기판에 양호하고 또한 균일하게 불순물 확산 성분을 확산할 수 있는 것을 알 수 있다.
[실시예 13 및 14]
각각 단면 형상이 사각형인, 폭 100 ㎚ 높이 100 ㎚ 의 라인이 라인 간의 간격 60 ㎚ 로 반복 배치된 라인 앤드 스페이스 구조를 그 표면에 갖는 실리콘 기판 상에, 실시예 1 에서 사용한 확산제 조성물을 도포하여, 막 두께 1.5 ㎚ 의 도포막을 형성하였다. 도포막 형성 후, 실시예 13 에서는, 실리콘 기판 표면을 아세트산부틸로 린스하고, 실시예 14 에서는 린스를 실시하지 않았다.
도포막 형성 후의 실리콘 기판의 단면을 주사형 전자 현미경 (SEM) 으로 관찰하였다. SEM 관찰의 결과, 실시예 13 및 실시예 14 모두 거의 균일한 막 두께의 도포막이 형성되어 있는 것을 알 수 있다. 그러나, 린스를 실시하지 않은 실시예 14 에서는, 스페이스의 바닥부의 코너에서 도포막의 막 두께가 두꺼워져, 바닥부의 코너에 에지가 관찰되지 않았다. 한편, 린스를 실시한 실시예 13 에서는, 스페이스의 바닥부의 코너에 있어서 에지가 명확하게 관찰되어, 스페이스 부분의 표면에서도 도포막의 막 두께가 균일하다는 것을 알 수 있었다. 요컨대, 도포막 형성 후에 린스를 실시함으로써, 도포막의 막 두께를 보다 균일하게 할 수 있다.
[실시예 15 ∼ 18]
실시예 15 및 16 에서는, 실시예 8 에서 사용한 확산제 조성물을 사용하였다. 실시예 17 및 18 에서는, 실시예 12 에서 사용한 확산제 조성물을 사용하였다. 실시예 13 및 14 와 마찬가지로, 각각 단면 형상이 사각형인, 폭 100 ㎚ 높이 100 ㎚ 의 라인이 라인 간의 간격 60 ㎚ 로 반복 배치된 라인 앤드 스페이스 구조를 그 표면에 갖는 실리콘 기판 상에 도포막을 형성하였다. 도포막 형성 후, 실시예 15 에서는 프로필렌글리콜모노메틸에테르로 기판 표면을 린스하고, 실시예 17 에서는 아세트산부틸로 기판 표면을 린스하였다. 실시예 16 및 18 에서 린스를 실시하지 않았다.
도포막 형성 후의 실리콘 기판의 단면을 주사형 전자 현미경 (SEM) 으로 관찰하였다. SEM 관찰의 결과, 실시예 16 에서는, 막 두께 18.6 ㎚ 의 거의 균일한 막 두께의 도포막이 형성되었다. 실시예 15 에서는, 막 두께 0.6 ㎚ 의 거의 균일한 막 두께의 도포막이 형성되었다. 실시예 18 에서는, 막 두께 1.6 ㎚ 의 거의 균일한 막 두께의 도포막이 형성되었다. 실시예 17 에서는, 막 두께 0.6 ㎚ 의 거의 균일한 막 두께의 도포막이 형성되었다.
그러나, 린스를 실시하지 않은 실시예 16 및 18 에서는, 스페이스의 바닥부의 코너에서 도포막의 막 두께가 두꺼워져, 바닥부의 코너에 에지가 관찰되지 않았다. 한편, 린스를 실시한 실시예 15 및 17 에서는, 스페이스의 바닥부의 코너에 있어서 에지가 명확하게 관찰되어, 스페이스 부분의 표면에서도 도포막의 막 두께가 균일하다는 것을 알 수 있었다.
[실시예 19 ∼ 48]
표 3 에 기재된 종류의, 불순물 확산 성분 ((A) 성분) 과, 가수 분해에 의해 실란올기를 생성할 수 있는 Si 화합물 ((B) 성분) 을, 표 3 에 기재되는 양으로, 표 3 에 기재되는 유기 용제에 용해시켜, 각 실시예에서 사용한 확산제 조성물을 얻었다.
표 3 에 기재되는 (A) 성분, (B) 성분 및 유기 용제는 이하와 같다.
((A) 성분)
A4：비산 (에탄올 용액, 농도 50 질량％)
A5：트리-n-부톡시비소
((B) 성분)
B1：테트라이소시아네이트실란
B2：테트라에톡시실란
(유기 용제)
S1：아세트산부틸
S2：프로필렌글리콜모노메틸에테르
평탄한 표면을 구비하는 실리콘 기판 (4 인치, P 형, 시트 저항값 180 Ω／sq.) 의 표면에, 스핀 코터를 사용하여 각 실시예에서 사용하는 확산제 조성부를 도포하였다. 표 4 에, 린스 있음이라고 기재되어 있는 실시예에 대해서는, 도포막의 형성으로부터 20 초 후에, 아세트산부틸에 의한 실리콘 기판 표면의 린스를 실시하였다.
도포막의 형성 후, 이하의 방법에 따라, 불순물 확산 성분의 확산 처리를 실시하였다.
먼저, 핫 플레이트 상에서 도포막을 베이크하였다. 이어서, 실리콘 기판을, 내온 800 ℃, 질소 분위기인 가열노 내에 재치 (載置) 한 후, 승온 속도 10 ℃／분으로 노 내 온도를 표 4 에 기재된 확산 처리 온도까지 올렸다. 소정의 확산 처리 온도에서, 표 4 에 기재된 시간 (분) 확산 처리를 실시한 후, 700 ℃ 까지 약 30 분에 걸쳐 노 내 온도를 낮추었다. 700 ℃ 를 30 분간 유지한 후, 노 내로부터 실리콘 기판을 취출하였다.
노 내로부터 취출된 실리콘 기판에 대해, 25 점의 시트 저항값을 측정하여, 시트 저항값의 평균값을 구하였다. 또, 확산 처리 후의 실리콘 기판 표면의 반도체 타입 (P 형 또는 N 형) 을, P/N 타입 체커 (나프손 주식회사 제조, PN-12α) 에 의해 확인하였다. 불순물 확산 처리 후의 시트 저항값의 평균값과, 실리콘 기판 표면의 반도체 타입을 표 4 에 기재한다.
Figure pat00003
Figure pat00004
표 4 에 의하면, 실시예 19 ∼ 48 에서는, 실리콘 기판의 시트 저항값이, 불순물 확산 성분의 확산에 의해, 양호하게 변화됨과 함께, 실리콘 기판 표면이 N 형화되고 있는 것을 알 수 있다. 요컨대, 실시예 19 ∼ 48 로부터, 표 3 에 기재된 조성의 확산제 조성물을 사용하는 경우, 반도체 기판 표면에 형성되는 확산제 조성물로 이루어지는 도포막의 막 두께가 30 ㎚ 이하라도, 불순물 확산 성분을 반도체 기판에 양호하고 또한 균일하게 확산시킬 수 있는 것을 알 수 있다.
그렇게 하면, 상기의 실시예 19 ∼ 48 은 평탄한 기판을 사용하여 실시된 시험이지만, 상기 실시예로부터, 표 3 에 기재되는 확산제 조성물을 사용하는 경우, 나노미터 스케일의 패턴을 갖는 반도체 기판을 사용하는 경우라도, 미세한 공극을 포함하는 기판 표면을 막 두께가 균일한 확산제 조성물로 이루어지는 도포막으로 피복함으로써, 반도체 기판에 양호하고 또한 균일하게 불순물 확산 성분을 확산할 수 있는 것을 알 수 있다.
[실시예 49 및 50]
각각 단면 형상이 사각형인, 폭 100 ㎚ 높이 100 ㎚ 의 라인이 라인 간의 간격 60 ㎚ 로 반복 배치된 라인 앤드 스페이스 구조를 그 표면에 갖는 실리콘 기판 상에, 실시예 31 에서 사용한 확산제 조성물을 도포하여, 막 두께 1.5 ㎚ 의 도포막을 형성하였다. 도포막 형성 후, 실시예 49 에서는, 실리콘 기판 표면을 아세트산부틸로 린스하고, 실시예 50 에서는 린스를 실시하지 않았다.
도포막 형성 후의 실리콘 기판의 단면을 주사형 전자 현미경 (SEM) 으로 관찰하였다. SEM 관찰의 결과, 실시예 49 및 실시예 50 모두 거의 균일한 막 두께의 도포막이 형성되어 있는 것을 알 수 있었다. 그러나, 린스를 실시하지 않은 실시예 50 에서는, 스페이스의 바닥부의 코너에서 도포막의 막 두께가 두꺼워져, 바닥부의 코너에 에지가 관찰되지 않았다. 한편, 린스를 실시한 실시예 49 에서는, 스페이스의 바닥부의 코너에 있어서 에지가 명확하게 관찰되고, 스페이스 부분의 표면에서도 도포막의 막 두께가 균일한 것을 알 수 있었다. 요컨대, 도포막 형성 후에 린스를 실시함으로써, 도포막의 막 두께를 보다 균일하게 할 수 있다.
[실시예 51]
불순물 확산 성분 ((A) 성분) 으로서, A5：트리-n-부톡시비소를 사용하였다. 가수 분해에 의해 실란올기를 생성할 수 있는 Si 화합물 ((B) 성분) 로서, 하기의 B1 및 B2 를 사용하였다.
((B) 성분)
B1：테트라이소시아네이트실란
B2：테트라에톡시실란
트리-n-부톡시비소와, 테트라이소시아네이트실란과, 테트라에톡시실란을, 각 성분의 농도가 이하의 농도가 되도록, 아세트산부틸에 용해시켜 확산제 조성물을 얻었다.
＜각 성분의 농도＞
(A5) 트리-n-부톡시비소：농도 0.24 질량％
(B1) 테트라이소시아네이트실란：농도 0.28 질량％
(B2) 테트라에톡시실란：농도 0.075 질량％
평탄한 표면을 구비하는 실리콘 기판 (6 인치, P 형, 시트 저항값 160 Ω／sq.) 의 표면에, 스핀 코터를 사용하여, 상기 서술한 확산제 조성부를 도포하여, 막 두께 5.6 ㎚ 의 도포막을 형성하였다.
도포막의 형성 후, 이하의 방법에 따라, 불순물 확산 성분의 확산 처리를 실시하였다.
먼저, 핫 플레이트 상에서 도포막을 베이크하였다. 이어서, 알박사 제조의 라피드 서멀 어닐 장치 (MILA-3000, 램프 어닐 장치) 를 사용하여, 유량 1 L/m 의 질소 분위기하에서 승온 속도 25 ℃／초의 조건에서 가열을 실시하여, 확산 온도 1000 ℃, 유지 시간 5 초의 조건에서 확산을 실시하였다. 유지 시간의 시점 (始點) 은, 기판의 온도가 소정의 확산 온도에 도달한 시점 (時點) 이다. 확산 종료 후, 반도체 기판을 실온까지 급속히 냉각시켰다.
불순물 확산 처리가 실시된 기판에 대해, 시트 저항값을 측정한 결과, 368.6 (Ω／sq.) 이었다. 또, 사중극형 (四重極型) 2 차 이온 질량 분석 (Q-SIMS) 장치를 사용하여, As 면 농도 (atoms/㎠) 를 측정한 결과, 3.9E ＋ 14 (atom/㎠) 였다.
상기의 결과에 의하면, (B) 성분으로서, 알콕시실란 화합물과, 이소시아네이트실란 화합물을 병용해도, 30 ㎚ 이하의 막 두께의 확산제 조성물의 박막으로부터, 실리콘 기판의 표면에 양호하게 불순물 확산 성분을 확산할 수 있는 것을 알 수 있다.
또, 확산 처리시의 소정의 확산 온도를 유지하는 시간이, 5 초와 같은 매우 짧은 시간이어도, 양호하게 불순물 확산 성분이 확산되는 것을 알 수 있다.
또한, Q-SIMS 장치를 사용하여, 확산 깊이와 확산 후의 As 량 (atoms/cc) 의 관계를 측정한 결과, 기판 표면으로부터 40 ㎚ 의 깊이에 있어서 As 량 1.0E ＋ 17 (atoms/cc) 로, As 가 고농도로 확산되고 있는 것을 알 수 있었다.
요컨대, 본원 발명에 관련된 방법에 의하면, 기판 표면의 얕은 영역에 있어서 불순물 확산 성분을 고농도로 확산시킬 수 있다.
[실시예 52]
불순물 확산 성분 ((A) 성분) 으로서, A6：트리메톡시붕소를 사용하였다. 가수 분해에 의해 실란올기를 생성할 수 있는 Si 화합물 ((B) 성분) 로서, 하기의 B1 및 B2 를 사용하였다.
((B) 성분)
B1：테트라이소시아네이트실란
B2：테트라에톡시실란
트리메톡시붕소와, 테트라이소시아네이트실란과, 테트라에톡시실란을, 각 성분의 농도가 이하의 농도가 되도록, 아세트산부틸에 용해시켜 확산제 조성물을 얻었다.
＜각 성분의 농도＞
(A6) 트리메톡시붕소：농도 0.72 질량％
(B1) 테트라이소시아네이트실란：농도 0.734 질량％
(B2) 테트라에톡시실란：농도 0.334 질량％
평탄한 표면을 구비하는 실리콘 기판 (6 인치, N 형, 시트 저항값 200 Ω／sq.) 의 표면에, 스핀 코터를 사용하여 상기 서술한 확산제 조성부를 도포하여, 막 두께 11.8 ㎚ 의 도포막을 형성하였다.
도포막의 형성 후, 실시예 51 과 마찬가지로, 불순물 확산 성분의 확산 처리를 실시하였다.
불순물 확산 처리가 실시된 기판에 대해, 시트 저항값을 측정한 결과, 1665 (Ω／sq.) 였다. 또, 사중극형 2 차 이온 질량 분석 (Q-SIMS) 장치를 사용하여, B (붕소) 면 농도 (atoms/㎠) 를 측정한 결과, 2.0E ＋ 13 (atom/㎠) 이었다.
상기의 결과에 의하면, (B) 성분으로서, 알콕시실란 화합물과, 이소시아네이트실란 화합물을 병용해도, 30 ㎚ 이하의 막 두께의 확산제 조성물의 박막으로부터, 실리콘 기판의 표면에 양호하게 불순물 확산 성분을 확산시킬 수 있는 것을 알 수 있다.
또, 불순물 확산 성분으로서 붕소 화합물을 사용해도, 5 초와 같은 매우 짧은 시간의 확산 처리에 의해, 양호하게 불순물 확산 성분이 확산되는 것을 알 수 있다.

Claims (6)

  1. 반도체 기판 상에 확산제 조성물을 도포하여 30 ㎚ 이하의 막 두께의 도포막을 형성하는 도포 공정과,
    상기 확산제 조성물 중의 불순물 확산 성분 (A) 을 상기 반도체 기판에 확산시키는 확산 공정을 포함하고,
    상기 확산제 조성물이, 상기 불순물 확산 성분 (A) 과, 가수 분해에 의해 실란올기를 생성할 수 있는 Si 화합물 (B) 을 함유하는, 반도체 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 Si 화합물 (B) 이 하기 식 (1) 로 나타내는 화합물인 반도체 기판의 제조 방법.
    R4-nSi(NCO)n···(1)
    (식 (1) 중, R 은 탄화수소기이고, n 은 3 또는 4 의 정수이다)
  3. 제 2 항에 있어서,
    상기 도포막의 막 두께가 0.2 ∼ 10 ㎚ 인 반도체 기판의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 반도체 기판이, 볼록부와 오목부를 구비하는 입체 구조를 상기 확산제 조성물이 도포되는 면 상에 갖는, 반도체 기판의 제조 방법.
  5. 제 1 항에 있어서,
    상기 도포막을 유기 용제에 의해 린스하는 린스 공정을 포함하는 반도체 기판의 제조 방법.
  6. 반도체 기판에 대한 불순물 확산에 사용되는 확산제 조성물로서,
    불순물 확산 성분 (A) 과, 하기 식 (1)：
    R4-nSi(NCO)n···(1)
    (식 (1) 중, R 은 탄화수소기이고, n 은 3 또는 4 의 정수이다)
    로 나타내는 가수 분해에 의해 실란올기를 생성할 수 있는 Si 화합물 (B) 을 함유하는 확산제 조성물.
KR1020150139143A 2014-10-03 2015-10-02 반도체 기판의 제조 방법 Active KR102436076B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2014-205252 2014-10-03
JP2014205252 2014-10-03
JP2015132821 2015-07-01
JPJP-P-2015-132821 2015-07-01
JPJP-P-2015-192333 2015-09-29
JP2015192333A JP6533443B2 (ja) 2014-10-03 2015-09-29 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
KR20160040433A true KR20160040433A (ko) 2016-04-14
KR102436076B1 KR102436076B1 (ko) 2022-08-24

Family

ID=55633290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150139143A Active KR102436076B1 (ko) 2014-10-03 2015-10-02 반도체 기판의 제조 방법

Country Status (4)

Country Link
US (1) US9620354B2 (ko)
KR (1) KR102436076B1 (ko)
CN (1) CN105489479A (ko)
TW (1) TW201626433A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190015138A (ko) * 2017-08-04 2019-02-13 도오꾜오까고오교 가부시끼가이샤 확산제 조성물 및 반도체 기판의 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6672034B2 (ja) * 2016-03-24 2020-03-25 東京応化工業株式会社 不純物拡散剤組成物、及び半導体基板の製造方法
JP6782135B2 (ja) * 2016-09-26 2020-11-11 東京応化工業株式会社 拡散剤組成物の塗布方法
US10504732B2 (en) * 2016-12-22 2019-12-10 Tokyo Ohka Kogyo Co, Ltd. Impurity diffusion agent composition and method for manufacturing semiconductor substrate
JP6480087B1 (ja) * 2018-02-02 2019-03-06 新電元工業株式会社 半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555158A (ja) * 1991-08-23 1993-03-05 Tokyo Electron Ltd 半導体装置の製造方法
JPH06318559A (ja) 1993-05-07 1994-11-15 Hitachi Ltd 高エネルギーイオン注入による半導体装置の製造方法
JP2009253145A (ja) * 2008-04-09 2009-10-29 Tokyo Ohka Kogyo Co Ltd 拡散層形成時の前処理方法
JP2013500584A (ja) * 2009-07-23 2013-01-07 ハネウェル・インターナショナル・インコーポレーテッド 半導体基材にドーピング領域を形成するための組成物、そのような組成物を作製するための方法、およびそのような組成物を用いてドーピング領域を形成するための方法
WO2014064873A1 (ja) 2012-10-22 2014-05-01 シャープ株式会社 半導体装置の製造方法
US20140227865A1 (en) * 2011-09-12 2014-08-14 Tokyo Ohka Kogyo Co., Ltd. Diffusion-agent composition, method for forming impurity-diffusion layer, and solar cell

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1136539A4 (en) 1999-08-02 2002-10-09 Nippon Sheet Glass Co Ltd OBJECT COVERED WITH A WATER REPELLENT FILM, LIQUID COMPOSITION FOR COATING WITH WATER REPELLENT FILMS, AND METHOD FOR PRODUCING AN OBJECT COATED WITH A WATER REPELLENT FILM
JP2005347306A (ja) 2004-05-31 2005-12-15 Sanken Electric Co Ltd 液状不純物源材料及びこれを使用した拡散領域形成方法
US7951696B2 (en) 2008-09-30 2011-05-31 Honeywell International Inc. Methods for simultaneously forming N-type and P-type doped regions using non-contact printing processes
JP5679545B2 (ja) * 2010-05-17 2015-03-04 東京応化工業株式会社 拡散剤組成物、不純物拡散層の形成方法、および太陽電池
US9023715B2 (en) 2012-04-24 2015-05-05 Globalfoundries Inc. Methods of forming bulk FinFET devices so as to reduce punch through leakage currents
US20150325442A1 (en) * 2014-05-07 2015-11-12 Dynaloy, Llc Formulations of Solutions and Processes for Forming a Substrate Including a Dopant

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555158A (ja) * 1991-08-23 1993-03-05 Tokyo Electron Ltd 半導体装置の製造方法
JPH06318559A (ja) 1993-05-07 1994-11-15 Hitachi Ltd 高エネルギーイオン注入による半導体装置の製造方法
JP2009253145A (ja) * 2008-04-09 2009-10-29 Tokyo Ohka Kogyo Co Ltd 拡散層形成時の前処理方法
JP2013500584A (ja) * 2009-07-23 2013-01-07 ハネウェル・インターナショナル・インコーポレーテッド 半導体基材にドーピング領域を形成するための組成物、そのような組成物を作製するための方法、およびそのような組成物を用いてドーピング領域を形成するための方法
US20140227865A1 (en) * 2011-09-12 2014-08-14 Tokyo Ohka Kogyo Co., Ltd. Diffusion-agent composition, method for forming impurity-diffusion layer, and solar cell
WO2014064873A1 (ja) 2012-10-22 2014-05-01 シャープ株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190015138A (ko) * 2017-08-04 2019-02-13 도오꾜오까고오교 가부시끼가이샤 확산제 조성물 및 반도체 기판의 제조 방법

Also Published As

Publication number Publication date
KR102436076B1 (ko) 2022-08-24
US20160099149A1 (en) 2016-04-07
TW201626433A (zh) 2016-07-16
US9620354B2 (en) 2017-04-11
CN105489479A (zh) 2016-04-13

Similar Documents

Publication Publication Date Title
KR102436076B1 (ko) 반도체 기판의 제조 방법
KR102670175B1 (ko) 확산제 조성물 및 반도체 기판의 제조 방법
JP6533443B2 (ja) 半導体基板の製造方法
KR102387483B1 (ko) 반도체 기판의 제조 방법
JP6986425B2 (ja) 不純物拡散剤組成物、及び半導体基板の製造方法
JP7428478B2 (ja) 拡散剤組成物、及び半導体基板の製造方法
TWI731043B (zh) 雜質擴散劑組成物、及半導體基板之製造方法
KR102649799B1 (ko) 확산제 조성물, 및 반도체 기판의 제조 방법
KR20220106043A (ko) 확산제 조성물, 및 반도체 기판의 제조 방법
JP6751036B2 (ja) 半導体基板の製造方法
JP6782135B2 (ja) 拡散剤組成物の塗布方法
JP6946210B2 (ja) 拡散剤組成物、及び半導体基板の製造方法
JP2017212393A (ja) ケイ素酸化物薄膜の除去方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20151002

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200807

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20151002

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20211207

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220521

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220822

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220822

End annual number: 3

Start annual number: 1

PG1601 Publication of registration