KR20160035191A

KR20160035191A - 표시장치의 전원회로

Info

Publication number: KR20160035191A
Application number: KR1020140126220A
Authority: KR
Inventors: 김재혁
Original assignee: 엘지디스플레이 주식회사
Priority date: 2014-09-22
Filing date: 2014-09-22
Publication date: 2016-03-31
Anticipated expiration: 2034-09-22
Also published as: KR102148488B1

Abstract

본 발명은 파워 온 기간에서 방전 제어신호가 왜곡되어 출력되는 것을 방지할 수 있도록 한 표시장치의 전원회로에 관한 것이다.
이 표시장치의 전원회로는 게이트 구동회로의 각 스테이지들을 리셋시키기 위해 방전 제어신호(DCHG)를 출력하는 것으로, 파워 오프 기간(P2)에서 턴 온 되어 고전위 전원전압(VGH)을 상기 방전 제어신호(DCHG)로서 출력 노드(NO)에 인가하는 제1 출력 트랜지스터(HS)와, 상기 출력 노드(NO)와 저전위 전원전압(VGL)의 입력단 사이에 접속된 제2 출력 트랜지스터(LS)를 갖는 출력부(152); 및 파워 온 기간(P1)에서, 파워 온 제어신호(ONCON)에 따라 고전위 전원전압(VGH)이 미리 설정된 UVLO(Under Voltage Lock Out)레벨보다 낮은 동작시작 레벨(L/S ON)에 도달할 때 상기 제2 출력 트랜지스터(LS)의 게이트단에 턴 온 레벨의 로직전압(VCC)을 인가하여, 상기 고전위 전원전압(VGH)이 상기 동작시작 레벨(L/S ON)로부터 상기 UVLO 레벨에 이르기까지의 시간(Td) 동안 상기 제2 출력 트랜지스터(LS)의 플로팅을 방지하고, 상기 저전위 전원전압(VGL)이 상기 방전 제어신호(DCHG)로서 상기 출력 노드(NO)에 인가되도록 하는 플로팅 방지부(154)를 구비한다.

Description

표시장치의 전원회로{Power Supply Circuit of Display Device}

본 발명은 표시장치에 관한 것으로, 특히 게이트 구동회로의 각 스테이지들을 리셋시키기 위해 방전 제어신호를 출력하는 표시장치의 전원회로에 관한 것이다.

표시 장치로는 액정을 이용한 액정 표시 장치(Liquid Crystal Display; LCD), 유기 발광 다이오드(Organic Light Emitting Diode; OLED)를 이용한 OLED 표시 장치 등이 대표적이다. OLED 표시 장치와 LCD는 휴대폰, 노트북, 모니터, TV 등과 같이 소형부터 대형까지 다양한 크기로 많은 분야에 응용되고 있다.

표시 장치는 화소 매트릭스를 통해 화상을 표시하는 표시 패널과, 표시 패널을 구동하는 패널 구동회로와, 패널 구동회로의 동작 타이밍을 제어하는 타이밍 콘트롤러, 패널 구동에 필요한 전원을 생성하는 전원회로를 포함한다. 패널 구동회로는 표시 패널의 게이트라인들을 구동하는 게이트 구동회로와 표시 패널의 데이터라인들을 구동하는 데이터 구동회로를 포함한다.

최근 전원 회로는 각종 구동 전압들을 생성하는 직류-직류(DC-DC) 컨버터와 함께, 게이트 구동회로의 구동에 필요한 게이트 구동신호들을 생성하는 레벨 쉬프터를 포함하여 집적화되고 있다.

이러한 종래 전원 회로는 입력 전압을 이용하여 로직 전압(VCC), 고전위 전원전압(VGH)을 생성하여 출력한다. 특히, 전원 회로는 게이트 구동회로의 각 스테이지들을 리셋시키기 위해 도 1과 같은 방전 제어신호(DCHG)를 더 생성하여 출력한다. 방전 제어신호(DCHG)는 리셋 동작이 수행되는 파워 오프 기간(P2)에서 온 레벨(LON)로 출력되며, 리셋 동작이 수행되지 않는 파워 온 기간(P1)과 그에 이은 구동 기간 동안에는 오프 레벨(LOFF)로 출력되어야 한다.

그런데, 종래 전원 회로에서는, 파워 온 기간(P1)에서 파워 온 제어신호(미도시)에 따라 고전위 전원전압(VGH)이 동작시작 레벨(L/S ON, 1.8V)로부터 UVLO(Under Voltage Lock Out) 레벨(4V)에 이르기까지의 시간(Td) 동안 방전 제어신호(DCHG)를 출력하는 출력단이 플로팅되는 문제가 있다. 이렇게 상기 출력단이 플로팅되면, 표시패널로부터 원하지 않는 전압이 전원회로 내부로 유기될 수 있고, 그에 따라 방전 제어신호(DCHG)가 파워 온 기간(P1)에서 오프 레벨(LOFF)로 출력되지 못하고 왜곡되어 출력될 수 있다.

따라서, 본 발명의 목적은 파워 온 기간에서 방전 제어신호가 왜곡되어 출력되는 것을 방지할 수 있도록 한 표시장치의 전원회로를 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 표시장치의 전원회로는, 게이트 구동회로의 각 스테이지들을 리셋시키기 위해 방전 제어신호(DCHG)를 출력하는 표시장치의 전원회로에 있어서, 파워 오프 기간(P2)에서 턴 온 되어 고전위 전원전압(VGH)을 상기 방전 제어신호(DCHG)로서 출력 노드(NO)에 인가하는 제1 출력 트랜지스터(HS)와, 상기 출력 노드(NO)와 저전위 전원전압(VGL)의 입력단 사이에 접속된 제2 출력 트랜지스터(LS)를 갖는 출력부(152); 및 파워 온 기간(P1)에서, 파워 온 제어신호(ONCON)에 따라 상기 고전위 전원전압(VGH)이 미리 설정된 UVLO(Under Voltage Lock Out)레벨보다 낮은 동작시작 레벨(L/S ON)에 도달할 때 상기 제2 출력 트랜지스터(LS)의 게이트단에 턴 온 레벨의 로직전압(VCC)을 인가하여, 상기 고전위 전원전압(VGH)이 상기 동작시작 레벨(L/S ON)로부터 상기 UVLO 레벨에 이르기까지의 시간(Td) 동안 상기 제2 출력 트랜지스터(LS)의 플로팅을 방지하고, 상기 저전위 전원전압(VGL)이 상기 방전 제어신호(DCHG)로서 상기 출력 노드(NO)에 인가되도록 하는 플로팅 방지부(154)를 구비한다.

상기 플로팅 방지부(154)는, 상기 고전위 전원전압(VGH)이 상기 동작시작 레벨에 도달할 때 턴 온 되어 제1 노드(N1)에 상기 저전위 전원전압(VGL)을 인가하는 제1 스위치(T1); 상기 제1 노드(N1)를 통해 입력되는 상기 저전위 전원전압(VGL)을 반전시켜 반전 제어신호(LSCON)를 출력하는 인버터(INV); 및 상기 반전 제어신호(LSCON)가 입력되는 동안 턴 오프 되어 기저전압(GND)의 입력단과 상기 로직전압(VCC)의 입력단 사이의 전류 흐름을 차단함으로써, 상기 제2 출력 트랜지스터(LS)의 게이트단에 상기 로직전압(VCC)이 인가되도록 하는 제2 스위치(T2)를 포함한다.

상기 제1 스위치(T1)는 상기 고전위 전원전압(VGH)의 입력단에 접속된 제어전극, 상기 제1 노드(N1)에 접속된 제1 전극, 및 상기 저전위 전원전압(VGL)의 입력단에 접속된 제2 전극을 구비하고; 상기 제2 스위치(T2)는 상기 인버터(INV)의 출력단에 접속된 제어전극, 상기 로직전압(VCC)의 입력단에 접속된 제1 전극, 및 상기 기저전압(GND)의 입력단에 접속된 제2 전극을 구비한다.

상기 제1 스위치(T1)는 N형 MOSFET으로 구현되고, 상기 제2 스위치는 P형 MOSFET으로 구현된다.

본 발명은 파워 온 기간(P1)에서 방전 제어신호(DCHG)가 저전위 전원전압(VGL)보다 높게 출력되는 비 정상출력을 방지하고 저전위 전원전압(VGL)으로 출력되게 함으로써, 파워 온 시에 비정상 디스플레이를 미연에 방지할 수 있다.

도 1은 전원회로에서 출력되는 고전위 전원전압과 방전 제어신호의 파형을 보여주는 도면.
도 2는 본 발명의 실시예에 따른 표시장치를 보여주는 블록도.
도 3 및 도 4는 본 발명의 실시예에 따른 방전 제어신호가 게이트 구동회로의 각 스테이지들에 공통으로 인가되는 것을 보여주는 도면.
도 5는 본 발명의 실시예에 따른 전원 회로의 회로 구성을 보여주는 도면.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 이하의 설명에서, 표시장치는 액정표시장치를 중심으로 설명되지만, 본 발명의 기술적 사상은 액정표시장치에 한정되지 않고 다른 표시장치에도 적용될 수 있음에 주의하여야 한다.

도 2는 본 발명의 실시예에 따른 표시장치를 보여준다. 그리고, 도 3 및 도 4는 본 발명의 실시예에 따른 방전 제어신호가 게이트 구동회로의 각 스테이지들에 공통으로 인가되는 것을 보여준다.

도 2를 참조하면, 본 발명의 표시장치는 표시패널(10), 타이밍 콘트롤러(11), 데이터 구동회로(12), 게이트 구동회로(13), 및 레벨 쉬프터(15)가 포함된 전원회로 등을 구비한다.

표시패널(10)은 서로 교차되는 데이터라인들 및 게이트라인들과, 매트릭스 형태로 배치된 픽셀들을 포함한다.

본 발명의 표시장치는 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 등 알려져 있는 모든 액정모드로 구현될 수 있다. 또한, 본 발명의 표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다.

표시패널(10)은 액정셀(Clc)을 사이에 두고 대향하는 상부 기판과 하부 기판을 포함한다. 표시패널(10)에서 영상 데이터(RGB)는 매트릭스 형태로 화소들이 배치된 픽셀 어레이에 표시된다. 픽셀 어레이는 하부 기판에 형성된 TFT 어레이와, 상부 기판에 형성된 컬러필터 어레이를 포함한다. TFT 어레이에서, 데이터라인들과 게이트라인들의 교차부마다 TFT들(Thin Film Transistor)이 형성된다. TFT는 게이트라인으로부터의 게이트 출력신호에 응답하여 데이터라인으로부터의 데이터 전압을 액정셀(Clc)의 화소전극(1)에 공급한다. 액정셀들(Clc) 각각은 화소전극(1)에 충전된 데이터전압과 공통전극(2)에 인가되는 공통전압(Vcom) 간의 전위차에 의해 광 투과율을 제어함으로써 원하는 계조를 구현한다. 액정셀(Clc)에는 화소전극(1)에 충전된 데이터전압을 1 프레임 기간 동안 유지시키는 스토리지 커패시터(Cst)가 접속된다. 컬러필터 어레이는 컬러필터와 블랙 매트릭스를 포함한다. 표시패널(10)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

타이밍 콘트롤러(11)는 소정의 인터페이스 회로를 통해 외부의 호스트 시스템으로부터 디지털 비디오 데이터(RGB)를 입력받고, 그 디지털 비디오 데이터들(RGB)을 소정의 인터페이스 회로를 통해 데이터 구동회로(12)에 전송한다.

타이밍 콘트롤러(11)는 소정의 인터페이스 회로를 통해 외부의 호스트 시스템으로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(MCLK) 등의 타이밍신호를 입력받는다. 타이밍 콘트롤러(11)는 호스트 시스템으로부터의 타이밍 신호를 기준으로 데이터 구동회로(12)와 레벨 쉬프터(15)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 생성한다.

타이밍 콘트롤러(11)에서 생성되어 레벨 쉬프터(15)에 인가되는 타이밍 제어신호는 심플 타이밍 신호로서, 게이트 스타트 신호(GST), 온 클럭(On_CLK), 및 오프 클럭(Off_CLK)을 포함하며, 도 5의 파워 온 제어신호(ONCON)와 파워 오프 제어신호(OFFCON)을 더 포함할 수 있다. 여기서, 게이트 스타트 신호(GST)는 스타트 펄스(VST)를 생성하는데 이용되고, 온 클럭(On_CLK)과 오프 클럭(Off_CLK)은 게이트 쉬프트 클럭(GCLKs)을 생성하는데 이용된다. 파워 온 제어신호(ONCON)와 파워 오프 제어신호(OFFCON)는 레벨 쉬프터(15)의 동작을 제어하는데 사용된다.

데이터 구동회로(12)는 소스 드라이브 IC로 구현될 수 있다. 데이터 구동회로(12)는 타이밍 콘트롤러(11)로부터 디지털 비디오 데이터들(RGB)을 입력 받는다. 데이터 구동회로(12)는 타이밍 콘트롤러(11)로부터의 소스 타이밍 제어신호에 응답하여 디지털 비디오 데이터들(RGB)을 감마보상전압으로 변환하여 데이터전압을 발생하고, 그 데이터전압을 게이트 출력신호에 동기되도록 표시패널(10)의 데이터라인들에 공급한다. 데이터 구동회로(12)는 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정으로 표시패널(10)의 데이터라인들에 접속될 수 있다.

게이트 구동회로(13)는 GIP(Gate In Panel) 방식으로 표시패널(10)의 하부 기판 상에 직접 형성될 수 있다. 게이트 구동회로(13)는 표시패널(10)에서 화상이 표시되는 픽셀 영역 바깥의 비 표시영역(BZ)에 형성될 수 있다. 게이트 구동회로(13)는 레벨 쉬프터(15)로부터 입력되는 게이트 구동신호들(VST,GCLKs)을 기반으로 게이트 출력신호(Vg1~Vgn)를 생성하고, 이 게이트 출력신호(Vg1~Vgn)를 라인 순차 방식으로 게이트라인들에 공급하여 데이터전압이 충전될 1 수평라인을 선택한다.

이를 위해, 게이트 구동회로(13)는 도 3과 같이 다수의 스테이지들(SG1~SGn)을 포함한다. 스테이지들(SG1~SGn) 각각은 도 4와 같이 Q 노드에 따라 제어되어 게이트 쉬프트 클럭을 게이트 출력신호로 출력하는 풀 업 트랜지스터(Tpu)와, Q 노드와 반대로 충방전되는 QB 노드에 따라 제어되어 저전위 전원전압(VGL)을 게이트 출력신호로 출력하는 풀 다운 트랜지스터(Tpd)를 포함한다. 스테이지들(SG1~SGn) 중 최상단 스테이지(SG1)는 스타트 펄스(VST)에 따라 동작이 활성화되어 게이트 출력신호(Vg1)를 출력하고, 최상단 스테이지(SG1)를 제외한 나머지 스테이지들(SG2~SGn)은 캐리신호(CRY)에 따라 순차적으로 동작이 활성화되어 게이트 출력신호(Vg2~Vgn)를 출력할 수 있다.

또한, 스테이지들(SG1~SGn)은 레벨 쉬프터(15)로부터 입력되는 방전 제어신호(DCHG)에 따라 파워 오프 기간(도 1의 P2)에서 동시에 리셋됨으로써, 각 스테이지의 Q 노드 및/또는 QB 노드에 남아 있는 잔류 전하를 방전시킬 수 있다. 이를 위해, 각 스테이지들(SG1~SGn)에는 도 4와 같이 방전 제어신호(DCHG)에 따라 스위칭되는 방전제어 스위치(DT)가 구비되어 있다.

본 발명의 전원회로는 PCB(14)에 실장되는 DC/DC 컨버터(미도시)와 레벨 쉬프터(15)를 포함한다. DC/DC 컨버터는 외부로부터의 입력전압을 기반으로 타이밍 콘트롤러(11)와 데이터 구동회로(12)에 인가되는 VCC 구동전압, 게이트 구동회로에 인가되는 게이트 하이전압(VGH)과 게이트 로우전압(VGL), 표시패널(10)에 인가되는 공통전압(Vcom)등을 생성할 수 있다.

레벨 쉬프터(15)는 타이밍 콘트롤러(11)로부터 인가되는 심플 타이밍 신호(GST, On_CLK, Off_CLK)을 기반으로 게이트 구동회로(13)의 동작에 필요한 게이트 구동신호들 예컨대, 스타트 펄스(VST), 게이트 쉬프트 클럭(GCLKs)을 생성한 후, 그 신호들(VST,GCLKs)을 표시패널(10)에 형성된 TFT를 스위칭시킬 수 있는 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)으로 레벨 쉬프팅한 후 게이트 구동회로(13)에 공급한다.

또한, 레벨 쉬프터(15)는 타이밍 콘트롤러(11)로부터 인가되는 파워 온 제어신호(ONCON)에 따라 방전 제어신호(DCHG)를 리셋 동작이 수행되는 파워 오프 기간(도 1의 P2)에서 온 레벨(LON)로 출력하며, 리셋 동작이 수행되지 않는 파워 온 기간(P1)과 그에 이은 구동 기간 동안에는 오프 레벨(LOFF)로 출력시킨다. 레벨 쉬프터(15)는 도 5와 같이 구성되어 파워 온 기간(P1)에서 파워 온 제어신호(ONCON)에 따라 고전위 전원전압(VGH)이 동작시작 레벨(L/S ON, 1.8V)로부터 UVLO(Under Voltage Lock Out) 레벨(4V)에 이르기까지의 시간(Td) 동안 방전 제어신호(DCHG)를 출력하는 출력단이 플로팅되는 것을 방지한다.

도 5는 본 발명의 실시예에 따른 방전 제어신호(DCHG)를 출력하는 레벨 쉬프터(15)의 구성을 보여준다.

도 5를 참조하면, 레벨 쉬프터(15)는 출력부(152)와 플로팅 방지부(154)를 포함할 수 있다.

출력부(152)는 제1 출력 트랜지스터(HS)와 제2 출력 트랜지스터(LS)를 포함한다. 제1 출력 트랜지스터(HS)는 도 1의 파워 오프 기간(P2)에서 턴 온 되어 고전위 전원전압(VGH)을 상기 방전 제어신호(DCHG)로서 출력 노드(NO)에 인가한다. 제2 출력 트랜지스터(LS)는 출력 노드(No)와 저전위 전원전압(VGL)의 입력단 사이에 접속된다.

플로팅 방지부(154)는 도 1의 파워 온 기간(P1)에서, 파워 온 제어신호(ONCON)에 따라 고전위 전원전압(VGH)이 미리 설정된 UVLO(Under Voltage Lock Out)레벨보다 낮은 동작시작 레벨(L/S ON)에 도달할 때 제2 출력 트랜지스터(LS)의 게이트단에 턴 온 레벨의 로직전압(VCC)을 인가하여, 고전위 전원전압(VGH)이 동작시작 레벨(L/S ON)로부터 UVLO 레벨에 이르기까지의 시간(Td) 동안 제2 출력 트랜지스터(LS)의 플로팅을 방지하고, 저전위 전원전압(VGL)이 방전 제어신호(DCHG)로서 출력 노드(No)에 인가되도록 한다.

이를 위해, 플로팅 방지부(154)는 제1 스위치(T1), 인버터(INV) 및 제2 스위치(T2)를 포함한다.

제1 스위치(T1)는 고전위 전원전압(VGH)이 동작시작 레벨(L/S ON)에 도달할 때 턴 온 되어 제1 노드(N1)에 저전위 전원전압(VGL)을 인가한다. 제1 스위치(T1)는 고전위 전원전압(VGH)의 입력단에 접속된 제어전극, 제1 노드(N1)에 접속된 제1 전극, 및 저전위 전원전압(VGL)의 입력단에 접속된 제2 전극을 구비할 수 있다.

인버터(INV)는 제1 노드(N1)를 통해 입력되는 저전위 전원전압(VGL)을 반전시켜 반전 제어신호(LSCON)를 출력한다.

제2 스위치(T2)는 반전 제어신호(LSCON)가 입력되는 동안 턴 오프 되어 기저전압(GND)의 입력단과 로직전압(VCC)의 입력단 사이의 전류 흐름을 차단함으로써, 제2 출력 트랜지스터(LS)의 게이트단에 로직전압(VCC)이 인가되도록 한다. 제2 스위치(T2)는 인버터(INV)의 출력단에 접속된 제어전극, 로직전압(VCC)의 입력단에 접속된 제1 전극, 및 기저전압(GND)의 입력단에 접속된 제2 전극을 구비할 수 있다.

여기서, 제1 스위치(T1)와 제2 스위치(T2)는 서로 반대 타입으로 구현될 수 있으며, 예컨대 제1 스위치(T1)는 N형 MOSFET으로 구현되고 제2 스위치(T2)는 P형 MOSFET으로 구현될 수 있다.

이렇게 본 발명의 플로팅 방지부(154)는 파워 온 기간(P1)에서 방전 제어신호(DCHG)가 저전위 전원전압(VGL)보다 높게 출력되는 비 정상출력을 방지하고 저전위 전원전압(VGL)으로 출력되게 함으로써, 파워 온 시에 비정상 디스플레이를 미연에 방지할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10 : 표시패널 11 : 타이밍 콘트롤러
12 : 데이터 구동회로 13 : 게이트 구동회로
15 : 레벨 쉬프터 152: 출력부
154 : 플로팅 방지부

Claims

게이트 구동회로의 각 스테이지들을 리셋시키기 위해 방전 제어신호(DCHG)를 출력하는 표시장치의 전원회로에 있어서,
파워 오프 기간(P2)에서 턴 온 되어 고전위 전원전압(VGH)을 상기 방전 제어신호(DCHG)로서 출력 노드(NO)에 인가하는 제1 출력 트랜지스터(HS)와, 상기 출력 노드(NO)와 저전위 전원전압(VGL)의 입력단 사이에 접속된 제2 출력 트랜지스터(LS)를 갖는 출력부(152); 및
파워 온 기간(P1)에서, 파워 온 제어신호(ONCON)에 따라 상기 고전위 전원전압(VGH)이 미리 설정된 UVLO(Under Voltage Lock Out)레벨보다 낮은 동작시작 레벨(L/S ON)에 도달할 때 상기 제2 출력 트랜지스터(LS)의 게이트단에 턴 온 레벨의 로직전압(VCC)을 인가하여, 상기 고전위 전원전압(VGH)이 상기 동작시작 레벨(L/S ON)로부터 상기 UVLO 레벨에 이르기까지의 시간(Td) 동안 상기 제2 출력 트랜지스터(LS)의 플로팅을 방지하고, 상기 저전위 전원전압(VGL)이 상기 방전 제어신호(DCHG)로서 상기 출력 노드(NO)에 인가되도록 하는 플로팅 방지부(154)를 구비하는 것을 특징으로 하는 표시장치의 전원회로.
제 1 항에 있어서,
상기 플로팅 방지부(154)는,
상기 고전위 전원전압(VGH)이 상기 동작시작 레벨에 도달할 때 턴 온 되어 제1 노드(N1)에 상기 저전위 전원전압(VGL)을 인가하는 제1 스위치(T1);
상기 제1 노드(N1)를 통해 입력되는 상기 저전위 전원전압(VGL)을 반전시켜 반전 제어신호(LSCON)를 출력하는 인버터(INV); 및
상기 반전 제어신호(LSCON)가 입력되는 동안 턴 오프 되어 기저전압(GND)의 입력단과 상기 로직전압(VCC)의 입력단 사이의 전류 흐름을 차단함으로써, 상기 제2 출력 트랜지스터(LS)의 게이트단에 상기 로직전압(VCC)이 인가되도록 하는 제2 스위치(T2)를 포함하는 것을 특징으로 하는 표시장치의 전원회로.
제 2 항에 있어서,
상기 제1 스위치(T1)는 상기 고전위 전원전압(VGH)의 입력단에 접속된 제어전극, 상기 제1 노드(N1)에 접속된 제1 전극, 및 상기 저전위 전원전압(VGL)의 입력단에 접속된 제2 전극을 구비하고;
상기 제2 스위치(T2)는 상기 인버터(INV)의 출력단에 접속된 제어전극, 상기 로직전압(VCC)의 입력단에 접속된 제1 전극, 및 상기 기저전압(GND)의 입력단에 접속된 제2 전극을 구비하는 것을 특징으로 하는 표시장치의 전원회로.
제 2 항에 있어서,
상기 제1 스위치(T1)는 N형 MOSFET으로 구현되고, 상기 제2 스위치는 P형 MOSFET으로 구현되는 것을 특징으로 하는 표시장치의 전원회로.