[go: up one dir, main page]

KR20160017423A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR20160017423A
KR20160017423A KR1020140100829A KR20140100829A KR20160017423A KR 20160017423 A KR20160017423 A KR 20160017423A KR 1020140100829 A KR1020140100829 A KR 1020140100829A KR 20140100829 A KR20140100829 A KR 20140100829A KR 20160017423 A KR20160017423 A KR 20160017423A
Authority
KR
South Korea
Prior art keywords
input signal
counter
signal
count value
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020140100829A
Other languages
English (en)
Inventor
한민식
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140100829A priority Critical patent/KR20160017423A/ko
Priority to US14/572,254 priority patent/US9356605B2/en
Priority to CN201510387125.9A priority patent/CN105372488B/zh
Publication of KR20160017423A publication Critical patent/KR20160017423A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/10—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into a train of pulses, which are then counted, i.e. converting the signal into a square wave
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

카운터 활성화구간 동안 제1전달경로에 따라 전달된 제1입력신호의 카운팅값과 제2전달경로에 따라 전달된 제2입력신호의 카운팅값을 생성하고, 예정된 코드값과 상기 제1입력신호의 카운팅값을 비교하여 비교결과에 따라 상기 제1전달경로 및 상기 제2전달경로를 차단하는 카운팅 검출부;및 테스트 모드 신호에 따라 상기 제1전달경로 및 상기 제2전달경로가 차단된 시점에 대응하는 상기 제2입력신호의 카운팅값을 예정된 패드로 출력하기 위한 출력부를 포함하는 반도체 메모리 장치가 제공되며, 입력 신호의 주기를 측정하기 위한 카운터의 활성화시간을 증가시켜도 오버플로우(Overflow)가 발생하지 않기 때문에 오버플로우에 의한 카운터의 측정 오차를 방지할 수 있다.

Description

반도체 메모리 장치{SEMICONDUCTOR DEVICE}
본 특허문헌은 반도체 설계 기술에 관한 것으로, 구체적으로 카운터를 이용하여 신호의 주기를 측정하기 위한 반도체 메모리 장치에 관한 것이다.
카운터의 카운팅(counting) 동작을 수행하기 위한 활성화시간이 적절하게 설정되지 못하면 카운터의 최대 카운팅(counting) 값을 넘게 되어 카운터가 다시 초기화됨에 따라 입력신호의 주기 측정에 오차를 발생할 수 있다. 카운터의 활성화시간을 길게 설정하여 카운팅 동작을 수행하면 입력신호의 주기 측정에 있어서 측정 오차 범위를 줄일 수 있으나, 활성화시간이 길면 카운터가 활성화된 상태에서 입력신호가 계속 수신되어 카운터의 최대 카운팅 값을 넘어 초기화되는 오버플로우(overflow)가 발생한다. 이러한 오버플로우은 카운터를 이용하여 측정하고자 하는 입력신호의 주기 측정을 제대로 측정할 수 없는 문제점을 가져온다.
본 발명의 실시예가 해결하고자 하는 기술적 과제는 카운터의 오버플로우(overflow)가 없이 신호의 주기를 측정함으로써 신호의 측정 오차를 줄일 수 있는 반도체 메모리 장치를 제공하기 위한 것이다.
본 발명의 일 실시예에 따른 반도체 메모리 장치는, 카운터 활성화구간 동안 제1전달경로에 따라 전달된 제1입력신호의 카운팅값과 제2전달경로에 따라 전달된 제2입력신호의 카운팅값을 생성하고, 예정된 코드값과 상기 제1입력신호의 카운팅값을 비교하여 비교결과에 따라 상기 제1전달경로 및 상기 제2전달경로를 차단하는 카운팅 검출부;및 테스트 모드 신호에 따라 상기 제1전달경로 및 상기 제2전달경로가 차단된 시점에 대응하는 상기 제2입력신호의 카운팅값을 예정된 패드로 출력하기 위한 출력부를 포함할 수 있다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치는, 카운터 활성화구간 동안 제1전달경로에 따라 전달된 제1입력신호의 카운팅값과 제2전달경로에 따라 전달된 제2입력신호의 카운팅값을 생성하고, 예정된 코드값과 상기 제1입력신호의 카운팅값을 비교하여 비교결과에 따라 제어신호를 생성하여 상기 제1전달경로 및 상기 제2전달경로를 차단하는 카운팅 검출부;및 상기 제어신호가 활성화된 경우, 활성화 시점에 대응하는 상기 제2입력신호의 카운팅값을 예정된 패드로 출력하기 위한 출력부를 포함할 수 있다.
본 발명의 일 실시예에 따른 반도체 메모리 장치의 동작방법은, 카운터 활성화구간 동안 제1입력신호 및 제2입력신호의 카운팅 동작을 수행하는 단계; 예정된 코드값과 상기 제1입력신호의 카운팅값이 동일한 경우에 상기 카운팅 동작을 차단하는 단계; 상기 차단된 카운팅 시점에 대응하는 상기 제2입력신호의 카운팅값을 출력하는 단계;및 상기 예정된 코드값과 상기 제2입력신호의 카운팅값에 기초하여, 상기 제2입력신호의 주기를 측정하는 단계를 포함할 수 있다.
제안된 실시예에 따른 반도체 메모리 장치는 신호의 주기를 측정하기 위한 카운터의 활성화시간과 관계없이, 오버플로우(Overflow)가 발생하지 않기 때문에 카운터의 오버플로우에 의해 발생하는 신호의 측정 오차를 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 메모리 장치를 도시한 블록도.
도 2는 도 1의 타이밍도.
도 3은 본 발명의 다른 실시예에 따른 반도체 메모리 장치를 도시한 블록도.
도 4는 도 3의 타이밍도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예들을 첨부 도면을 참조하여 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 메모리 장치를 도시한 블록도이다.
도 1을 참조하면, 반도체 메모리 장치는 카운팅 검출부(100) 및 출력부(200)를 포함할 수 있다. 상기 카운팅 검출부(100)는 제1입력신호 전달부(110)와, 제2입력신호 전달부(120)와, 제1카운터(130)와, 제2카운터(140)와 및 동작 제어부(150)를 포함할 수 있다.
상기 제1입력신호 전달부(110)는 제1입력신호(CLK_SIG)와, 카운터 활성화 신호(CNTEN) 및 상기 동작 제어부(150)로부터 제어신호(CTRL_SIG)를 수신받아 상기 제1입력신호(CLK_SIG)를 상기 제1카운터(130)로 전달할 수 있다. 상기 제1입력신호(CLK_SIG)는 소정의 주기를 갖고 토글링(Toggling)하는 클럭신호로써, 본 발명에 따른 반도체 메모리 장치는 상기 클럭 신호(CLK_SIG)를 이용하여 측정 대상이 되는 신호의 주기를 측정할 수 있다. 상기 카운터 활성화 신호(CNTEN)는 측정 대상이 되는 신호의 주기를 측정하고자 하는 경우 활성화되는 신호일 수 있다. 상기 제1입력신호 전달부(110)는 수신받은 상기 제어신호(CTRL_SIG)에 기초하여, 상기 제1입력신호(CLK_SIG)를 제1입력 전달신호(CLK_SIGIN)로서 출력할 수 있다. 또한, 상기 제1입력신호 전달부(110)는 상기 제어신호(CTRL_SIG)가 활성화된 경우에는 상기 제1입력신호(CLK_SIG)와 관계없이 상기 제1입력 전달신호(CLK_SIGIN)를 예정된 레벨로 고정시켜 출력할 수 있다.
상기 제2입력신호 전달부(120)는 제2입력신호(MS_SIG)와, 상기 카운터 인에이블 신호(CNTEN) 및 상기 동작 제어부(150)로부터 상기 제어신호(CTRL_SIG)를 수신받아 상기 제2입력신호(MS_SIG)를 상기 제2카운터(140)로 전달할 수 있다. 상기 제2입력신호(MS_SIG)는 주기를 측정하고자 하는 대상이 되는 신호로써, 예컨대, 링 오실레이터(Ring Oscillator)에서 출력된 신호나, 또는 셀프 리프레시(Self Refresh) 동작을 위한 펄스일 수 있다. 상기 제2입력신호 전달부(120)는 수신받은 상기 제어신호(CTRL_SIG)에 기초하여, 상기 제2입력신호(MS_SIG)를 제2입력 전달신호(MS_SIGIN)신호로서 출력할 수 있다. 또한, 상기 제2입력신호 전달부(120)는 상기 제어신호(CTRL_SIG)가 활성화된 경우에는 상기 제2입력신호(MS_SIG)와 관계없이 상기 제2입력 전달신호(MS_SIGIN)를 예정된 레벨로 고정시켜 출력할 수 있다.
상기 제1카운터(130)는 상기 제1입력신호 전달부(110)로부터 상기 제1입력 전달신호(CLK_SIGIN)를 수신받아 카운팅(counting) 동작을 수행할 수 있다. 다시 말해, 상기 제1카운터(130)는 상기 카운터 활성화신호(CNTEN)가 활성화된 구간동안 제1전달경로인 상기 제1입력신호 전달부(110)를 통해 전달된 상기 제1입력신호(CLK_SIG)의 카운팅 동작을 수행할 수 있다. 구체적으로, 상기 제1카운터(130)는 상기 제1입력 전달신호(CLK_SIGIN)의 카운팅 동작을 수행함으로써 제1카운팅값(CLKCNT)을 출력할 수 있다. 상기 제1카운팅값(CLKCNT)은 토글링하는 상기 제1입력 전달신호(CLK_SIGIN)의 카운팅 횟수를 나타내는 코드값을 의미할 수 있다.
상기 제2카운터(140)는 상기 제2입력신호 전달부(120)로부터 상기 제2입력 전달신호(MS_SIGIN)를 수신받아 카운팅 동작을 수행할 수 있다. 다시 말해, 상기 제2카운터(140)는 상기 카운터 활성화신호(CNTEN)가 활성화된 구간동안 제2전달경로인 상기 제2입력신호 전달부(120)를 통해 전달된 상기 제2입력신호(MS_SIG)의 카운팅 동작을 수행할 수 있다. 구체적으로, 상기 제2카운터(140)는 상기 제2입력 전달신호(MS_SIGIN)의 카운팅 동작을 수행함으로써 제2카운팅값(MSCNT)을 출력할 수 있다. 상기 제2카운팅값(MSCNT)은 토글링하는 상기 제2입력 전달신호(MS_SIGIN)의 카운팅 횟수를 나타내는 코드값을 의미할 수 있다.
상기 동작 제어부(150)는 상기 제1카운터(130)로부터 상기 제1카운팅값(CLKCNT)을 수신받을 수 있다. 상기 동작 제어부(150)는 예정된 코드값(CTRL_CODE)과 상기 제1카운터(130)로부터 수신된 상기 제1카운팅값(CLKCNT)을 비교하고, 비교결과에 따라 상기 제1전달경로 및 상기 제2전달경로를 차단할 수 있다. 상기 제1카운팅값(CLKCNT)의 비교대상으로 설정되는 예정된 코드값(CTRL_CODE)은 상기 제1카운터(130)의 최대 카운팅 값 이내에 특정 코드값을 MRS와 같이 설계자에 의해 미리 설정되는 레지스터에 저장될 수 있으며, 설정된 동작에 의해 예정된 코드값(CTRL_CODE)이 변경될 수 있다. 다시 말해, 상기 제1카운터(130)의 최대 카운팅 값은 상기 카운터를 몇 비트(bit) 카운터를 사용하는지에 따라 상기 예정된 코드값(CTRL_CODE)은 상이하게 설정될 수 있다.
상기 동작 제어부(150)는 상기 제1카운팅값(CLKCNT)이 예정된 코드값(CTRL_CODE)과 동일하지 않을 경우 상기 제어신호(CTRL_SIG)를 비활성화시키며, 상기 제1카운팅값(CLKCNT)이 상기 예정된 코드값(CTRL_CODE)과 동일한 경우 상기 제어신호(CTRL_SIG)를 활성화시킬 수 있다. 상기 동작 제어부(150)는 상기 제어신호(CTRL_SIG)를 상기 제1입력신호 전달부(110) 및 상기 제2입력신호 전달부(120)로 출력할 수 있다.
예컨대, 상기 동작 제어부(150)에서 비활성화된 상기 제어신호(CTRL_SIG)가 상기 제1입력신호 전달부(110)로 출력되면, 상기 제1입력신호(CLK_SIG)와, 상기 카운터 활성화신호(CNTEN) 및 비활성화된 상기 제어신호(CTRL_SIG)에 기초하여, 상기 제1입력 전달신호(CLK_SIGIN)는 상기 제1카운터(130)로 수신되어 카운팅 동작을 수행할 수 있다. 또한, 상기 동작 제어부(150)로부터 비활성화된 상기 제어신호(CTRL_SIG)가 상기 제2입력신호 전달부(120)로 출력되면, 상기 제2입력신호(MS_SIG)와, 상기 카운터 활성화신호(CNTEN) 및 비활성화된 상기 제어신호(CTRL_SIG)에 기초하여, 상기 제2입력 전달신호(MS_SIGIN)는 상기 제2카운터(140)로 수신되어 카운팅 동작을 수행할 수 있다.
반면에, 상기 동작 제어부(150)로부터 활성화된 상기 제어신호(CTRL_SIG)가 상기 제1입력신호 전달부(110)로 출력되면, 상기 제1입력신호(CLK_SIG)와, 상기 카운터 활성화신호(CNTEN) 및 활성화된 상기 제어신호(CTRL_SIG)에 기초하여, 상기 제1입력 전달신호(CLK_SIGIN)는 비활성화될 수 있다. 비활성화된 상기 제1입력 전달신호(CLK_SIGIN)를 수신받은 상기 제1카운터(130)는 카운팅 동작이 중단될 수 있다. 또한, 상기 동작 제어부(150)로부터 활성화된 상기 제어신호(CTRL_SIG)가 상기 제2입력신호 전달부(120)로 출력되면, 상기 제2입력신호(MR_SIG)와, 상기 카운터 활성화신호(CNTEN) 및 활성화된 상기 제어신호(CTRL_SIG)에 기초하여, 상기 제2입력 전달신호(MS_SIGIN)는 비활성화될 수 있다. 비활성화된 상기 제2입력 전달신호(MS_SIGIN)를 수신받은 상기 제2카운터(140)는 카운팅 동작이 중단될 수 있다.
상기 출력부(200)는 테스트 모드 신호(TM)에 따라 상기 제1전달경로 및 상기 제2전달경로가 차단된 시점에 대응하는 상기 제2카운터(140)의 카운팅값(MSCNT)을 예정된 패드(DQ)로 출력할 수 있다. 상기 출력부(200)는 출력신호 생성부(210)와, 입출력라인 전달부(220) 및 출력 드라이버부(230)를 포함할 수 있다.
상기 출력신호 생성부(210)는 상기 카운터 활성화신호(CNTEN)가 비활성화된 이후 상기 테스트 모드신호(TM)를 수신받아 출력 신호(OUTEN)를 생성할 수 있다.
상기 입출력라인 전달부(220)는 상기 제2카운터(140)로부터 상기 제2카운팅값(MSCNT) 및 상기 출력신호 생성부(210)로부터 상기 출력 신호(OUTEN)를 수신받을 수 있다. 상기 입출력라인 전달부(220)는 상기 출력 신호(OUTEN)에 기초하여, 제2카운팅값(MSCNT)을 입출력라인(GIO)으로 전달할 수 있다.
상기 출력 드라이버부(230)는 상기 입출력라인 전달부(220)로부터 상기 제2카운팅값(MSCNT)을 수신받을 수 있다. 상기 출력 드라이버부(230)는 리드 커맨드(RD_CMD)에 응답하여 상기 제2카운팅값(MSCNT)을 예정된 데이터 패드(DQ)로 출력할 수 있다. 즉, 상기 데이터 패드(DQ)로 출력된 상기 제2카운팅값(MSCNT)은 주기를 측정하고자 하는 상기 제2입력신호(MS_SIG)의 카운팅 동작을 수행하는 도중에 오버플로우 현상이 발생하지 않도록 설정된 시점인, 상기 제어 신호(CTRL_SIG)가 활성화된 시점에 대응하는 상기 제2카운팅값(MSCNT)을 의미할 수 있다.
다음으로는 상기 반도체 메모리 장치의 동작에 대해 설명하고자 한다.
상기 제2입력신호(MS_SIG)의 주기를 측정하고자 하는 경우, 상기 카운트 활성화신호(CNTEN)가 활성화된다. 상기 제1입력신호 전달부(110) 및 상기 제2입력신호 전달부(120)는 상기 카운트 활성화신호(CNTEN)와, 상기 제1입력신호(CLK_SIG) 및 상기 제2입력신호(MS_SIG)를 각각 수신받는다. 또한, 상기 제1입력신호 전달부(110) 및 상기 제2입력신호 전달부(120)는 상기 동작 제어부(150)로부터 상기 제어신호(CTRL_SIG)를 각각 수신받는다.
전술하였듯이, 상기 동작 제어부(150)는 상기 제1입력신호(CLK_SIG)를 카운팅한 상기 제1카운팅값(CLKCNT)이 예정된 코드값(CTRL_CODE)에 도달하기 전까지 비활성화된 상기 제어신호(CTRL_SIG)를 출력하며, 상기 제1카운팅값(CLKCNT)이 예정된 코드값(CTRL_CODE)과 동일하게 되면 활성화된 상기 제어신호(CTRL_SIG)를 출력한다.
상기 제1카운팅값(CLKCNT)이 상기 예정된 코드값(CTRL_CODE)에 도달하지 않으면 비활성화된 상기 제어신호(CTRL_SIG)를 수신받은 상기 제1입력신호 전달부(110) 및 상기 제2입력신호 전달부(120)는 활성화된 상기 카운트 활성화신호(CNTEN)에 기초하여, 상기 제1입력신호(CLK_SIG) 및 상기 제2입력신호(MS_SIG)를 각각 상기 제1카운터(130) 및 상기 제2카운터(140)로 전달한다. 상기 제1카운터(130)는 상기 제1입력신호 전달부(110)로부터 수신받은 제1입력 전달신호(CLK_SIGIN)의 카운팅 동작을 수행한다. 상기 제2카운터(140)는 상기 제2입력신호 전달부(120)로부터 수신받은 상기 제2입력 전달신호(MS_SIGIN)의 카운팅 동작을 수행한다. 상기 제1카운터(130) 및 상기 제2카운터(140)는 카운팅 동작을 통해서 카운팅된 횟수를 제1카운팅값(CLKCNT) 및 상기 제2카운팅값(MSCNT)으로 각각 출력한다. 상기 동작 제어부(150)는 수신받은 상기 제1카운팅값(CLKCNT)을 예정된 코드값(CTRL_CODE)과 비교하며, 상기 제1카운팅값(CLKCNT)이 예정된 코드값(CTRL_CODE)과 동일하지 않을 경우 상기 제어신호(CTRL_SIG)를 비활성화하여, 상기 제1카운터(130) 및 상기 제2카운터(140)의 카운팅 동작을 계속 수행한다.
이후, 상기 제1카운팅값(CLKCNT)이 상기 예정된 코드값(CTRL_CODE)에 도달하게 되면 상기 동작 제어부(150)는 활성화된 상기 제어신호(CTRL_SIG)를 출력한다. 활성화된 상기 제어신호(CTRL_SIG)는 상기 제1입력신호 전달부(110) 및 상기 제2입력신호 전달부(120)로 수신된다. 상기 제1입력신호 전달부(110) 및 상기 제2입력신호 전달부(120)는 상기 제어신호(CTRL_SIG)에 응답하여 상기 제1입력 전달신호(CLK_SIGIN) 및 상기 제2입력 전달신호(MS_SIGIN)를 상기 제1입력신호(CLK_SIG) 및 상기 제2입력신호(MS_SIG)와 관계없이 예정된 레벨로 고정시킨다. 토글링하지 않고 고정된 레벨의 상기 제1입력 전달신호(CLK_SIGIN) 및 상기 제2입력 전달신호(MS_SIGIN)에 따라 상기 제1카운터(130) 및 상기 제2카운터(140)는 카운팅 동작을 중단하게 된다.
상기 제어 신호(CTRL_SIG)가 활성화된 이후 상기 카운트 활성화신호(CNTEN)는 비활성화시킬 수 있으며, 외부에서 테스트 모드 신호(TM)를 통해 출력 신호(OUTEN)가 활성화되면, 상기 제2카운터(140)로부터 수신받은 상기 제2카운팅값(MSCNT)을 상기 입출력 라인(GIO)에 전달하고, 리드 커맨드(RD_CMD)에 기초하여 상기 데이터 패드(DQ)로 출력한다.
상기 예정된 코드값(CTRL_CODE)을 상기 데이터 패드(DQ)로 출력된 상기 제2카운팅값(MSCNT)으로 나누게 되면, 상기 제1입력신호(CLK_SIG)에 대비하여 상기 제2입력신호(MS_SIG)가 어느 정도의 비율을 갖는 신호인지 알 수 있다. 이 경우 상기 제1입력신호(CLK_SIG)인 클럭 신호의 주기(tCK)값을 통해 상기 제2입력신호(MS_SIG)의 주기를 계산할 수 있다.
본 발명의 일 실시예에 따른 반도체 메모리 장치는 상기 제1카운터(130) 및 상기 제2카운터(140)의 동작시간이 증가하여도 즉, 상기 카운터 활성화신호(CNTEN)와 관계없이 일정한 시간동안 카운팅 동작을 수행한 이후 상기 제1카운터(130) 및 상기 제2카운터(140)를 비활성화함으로써 카운터의 오버플로우(overflow) 현상이 일어나지 않는다. 따라서, 측정 대상 신호인 제2입력신호(MS_SIG)의 주기를 측정하는데 발생할 수 있는 오차를 방지할 수 있다.
도 2는 도1의 타이밍도이다.
도2를 참조하여 제1카운터가 8비트(bit) 크기를 갖고, 동작 제어부에 설정된 예정된 코드값은 제1카운터가 카운팅할 수 있는 최대값인 '256' 값보다 이전의 값인 '192'로 설정된 반도체 메모리 장치를 일례로 설명하기로 한다.
먼저, 측정하고자 하는 신호인 제2입력신호(MS_SIG)의 주기를 측정하기 위해 카운터 활성화신호(CNTEN)가 활성화된 것을 확인할 수 있다. 상기 카운터 활성화신호(CNTEN)가 활성화됨에 따라 상기 제1입력신호(CLK_SIG)는 상기 제1입력 전달신호(CLK_SIGIN)로써 제1카운터로 전달되어 카운팅 동작을 수행한다. 또한, 카운터 활성화신호(CNTEN)가 활성화됨에 따라 상기 제2입력신호(MS_SIG)는 상기 제2입력 전달신호(MS_SIG)로써 제2카운터로 전달되어 카운팅 동작을 수행한다. 상기 제1카운터 및 상기 제2카운터는 각각 카운팅된 값을 제1카운팅값(CLKCNT<7:0>) 및 제2카운팅값(MSCNT<7:0>)로써 출력할 수 있다. 상기 제1카운터로부터 출력된 상기 제1카운팅값(CLKCNT<7:0>)이 예정된 코드값인 '192'와 동일하면 상기 제어신호(CTRL_SIG)가 활성화된다. 활성화된 상기 제어신호(CTRL_SIG)에 기초하여, 상기 제1입력 전달신호(CLK_SIGIN) 및 상기 제2입력 전달신호(MS_SIGIN)는 '로우'레벨로 고정되며, 이에 따라 상기 제1카운터 및 상기 제2카운터는 카운팅 동작을 중단하게 된다. 이때, 상기 제어신호(CTRL_SIG)가 활성화된 이후 상기 카운터 활성화신호(CNTEN)는 비활성화될 수 있다. 상기 카운터 활성화신호(CNTEN)가 비활성화된 이후 테스트 모드 신호(미도시)가 인가되어 출력 신호(OUTEN)가 활성화되면 상기 제2카운팅값(MSCNT<7:0>)는 입출력 라인(GIO)으로 전달되고, 상기 출력 신호(OUTEN)가 활성화된 상태에서 리드 커맨드(RD_CMD)에 응답하여 상기 입출력 라인(GIO)에 실린 상기 제2카운팅값(MSCNT)을 데이터 패드(DQ<0>)로 출력하게 된다. 상기 데이터 패드(DQ<0>)로 출력된 상기 제2카운팅값(MSCNT)은 '64'로써,상기 제2카운팅값(MSCNT)인 '64'는 상기 예정된 코드값인 '192'에 비해 '3tCK'의 차이를 확인할 수 있다. 이 경우에, 상기 제1입력신호(CLK_SIG)의 주기인 'tCK' 값을 이용하여 '3tCK' 차이를 갖는 상기 제2입력신호(MS_SIG)의 주기를 계산할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 반도체 메모리 장치를 도시한 블록도이다.
도 3을 참조하면, 반도체 메모리 장치는 카운팅 검출부(300) 및 출력부(400)를 포함할 수 있다. 상기 카운팅 검출부(300)는 제1입력신호 전달부(310)와, 제2입력신호 전달부(320)와, 제1카운터(330)와, 제2카운터(340)와 및 동작 제어부(350)를 포함할 수 있다.
상기 제1입력신호 전달부(310)는 제1입력신호(CLK_SIG)와, 카운터 활성화 신호(CNTEN) 및 상기 동작 제어부(350)로부터 제어신호(CTRL_SIG)를 수신받아 상기 제1입력신호(CLK_SIG)를 상기 제1카운터(330)로 전달할 수 있다. 도1에서 전술하였듯이, 상기 제1입력신호(CLK_SIG)는 소정의 주기를 갖고 토글링하는 클럭 신호로써, 본 발명에 따른 반도체 메모리 장치는 상기 클럭 신호(CLK_SIG)를 이용하여 측정 대상이 되는 신호의 주기를 측정할 수 있다. 상기 카운터 활성화 신호(CNTEN)는 측정 대상이 되는 신호의 주기를 측정하고자 하는 경우 활성화되는 신호일 수 있다. 상기 제1입력신호 전달부(310)는 수신받은 상기 제어신호(CTRL_SIG)에 기초하여, 상기 제1입력신호(CLK_SIG)를 제1입력 전달신호(CLK_SIGIN)로서 출력할 수 있다. 또한, 상기 제1입력신호 전달부(310)는 상기 제어신호(CTRL_SIG)가 활성화된 경우에는 상기 제1입력신호(CLK_SIG)와 관계없이 상기 제1입력 전달신호(CLK_SIGIN)를 예정된 레벨로 고정시켜 출력할 수 있다.
상기 제2입력신호 전달부(320)는 제2입력신호(MS_SIG)와, 상기 카운터 인에이블 신호(CNTEN) 및 상기 동작 제어부(350)로부터 상기 제어신호(CTRL_SIG)를 수신받아 상기 제2입력신호(MS_SIG)를 상기 제2카운터(340)로 전달할 수 있다. 상기 제2입력신호(MS_SIG)는 주기를 측정하고자 하는 대상이 되는 신호일 수 있다. 상기 제2입력신호 전달부(320)는 수신받은 상기 제어신호(CTRL_SIG)에 기초하여, 상기 제2입력신호(MS_SIG)를 제2입력 전달신호(MS_SIGIN)신호로서 출력할 수 있다. 또한, 상기 제2입력신호 전달부(320)는 상기 제어신호(CTRL_SIG)가 활성화된 경우에는 상기 제2입력신호(MS_SIG)와 관계없이 상기 제2입력 전달신호(MS_SIGIN)를 예정된 레벨로 고정시켜 출력할 수 있다.
상기 제1카운터(330)는 상기 제1입력신호 전달부(310)로부터 상기 제1입력 전달신호(CLK_SIGIN)를 수신받아 카운팅 동작을 수행할 수 있다. 다시 말해, 상기 제1카운터(330)는 상기 카운터 활성화신호(CNTEN)가 활성화된 구간동안 제1전달경로인 상기 제1입력신호 전달부(310)를 통해 전달된 상기 제1입력신호(CLK_SIG)의 카운팅 동작을 수행할 수 있다. 구체적으로, 상기 제1카운터(330)는 상기 제1입력 전달신호(CLK_SIGIN)에 응답하여 카운팅 동작을 수행함으로써 제1카운팅값(CLKCNT)을 출력할 수 있다. 상기 제1카운팅값(CLKCNT)은 토글링하는 상기 제1입력 전달신호(CLK_SIGIN)의 카운팅 횟수를 나타내는 코드값을 의미할 수 있다.
상기 제2카운터(340)는 상기 제2입력신호 전달부(320)로부터 상기 제2입력 전달신호(MS_SIGIN)를 수신받아 카운팅 동작을 수행할 수 있다. 다시 말해, 상기 제2카운터(340)는 상기 카운터 활성화신호(CNTEN)가 활성화된 구간동안 제2전달경로인 상기 제2입력신호 전달부(320)를 통해 전달된 상기 제2입력신호(MS_SIG)의 카운팅 동작을 수행할 수 있다. 구체적으로, 상기 제2카운터(340)는 상기 제2입력 전달신호(MS_SIGIN)에 응답하여 카운팅 동작을 수행함으로써 제2카운팅값(MSCNT)을 출력할 수 있다. 상기 제2카운팅값(MSCNT)은 토글링하는 상기 제2입력 전달신호(MS_SIGIN)의 카운팅 횟수를 나타내는 코드값을 의미할 수 있다.
상기 동작 제어부(350)는 상기 제1카운터(330)로부터 상기 제1카운팅값(CLKCNT)을 수신받을 수 있다. 상기 동작 제어부(350)는 예정된 코드값(CTRL_CODE)과 상기 제1카운터(330)로부터 수신된 상기 제1카운팅값(CLKCNT)을 비교하고, 비교결과에 따라 상기 제1전달경로 및 상기 제2전달경로를 차단할 수 있다. 상기 제1카운팅값(CLKCNT)의 비교대상으로 설정되는 예정된 코드값(CTRL_CODE)은 상기 제1카운터(330)의 최대 카운팅 값 이내에 특정 코드값을 MRS와 같이 설계자에 의해 미리 설정되는 레지스터에 저장될 수 있으며, 설정된 동작에 의해 예정된 코드값(CTRL_CODE)이 변경될 수 있다. 다시 말해, 상기 제1카운터(330)의 최대 카운팅 값은 상기 카운터를 몇 비트 카운터를 사용하는지에 따라 상기 예정된 코ㄷ드값(CTRL_CODE)은 상이하게 설정될 수 있다.
상기 동작 제어부(350)는 상기 제1카운팅값(CLKCNT)이 예정된 코드값(CTRL_CODE)과 동일하지 않을 경우 상기 제어신호(CTRL_SIG)를 비활성화시키며, 상기 제1카운팅값(CLKCNT)이 상기 예정된 코드값(CTRL_CODE)과 동일한 경우 상기 제어신호(CTRL_SIG)를 활성화시킬 수 있다. 상기 동작 제어부(350)는 상기 제어신호(CTRL_SIG)를 상기 제1입력신호 전달부(310), 상기 제2입력신호 전달부(320) 및 출력부(360)로 출력할 수 있다.
예컨대, 상기 동작 제어부(350)로부터 비활성화된 상기 제어신호(CTRL_SIG)가 상기 제1입력신호 전달부(310)로 출력되면, 상기 제1입력신호(CLK_SIG)와, 상기 카운터 활성화 신호(CNTEN) 및 비활성화된 상기 제어신호(CTRL_SIG)에 기초하여, 상기 제1입력 전달신호(CLK_SIGIN)는 상기 제1카운터(330)로 수신되어 카운팅 동작을 수행할 수 있다. 또한, 상기 동작 제어부(350)로부터 비활성화된 상기 제어신호(CTRL_SIG)가 상기 제2입력신호 전달부(320)로 출력되면, 상기 제2입력신호(MS_SIG)와, 상기 카운터 활성화 신호(CNTEN) 및 비활성화된 상기 제어신호(CTRL_SIG)에 기초하여, 상기 제2입력 전달신호(MS_SIGIN)는 상기 제2카운터(340)로 수신되어 카운팅 동작을 수행할 수 있다.
반면에, 상기 동작 제어부(350)로부터 활성화된 상기 제어신호(CTRL_SIG)가 상기 제1입력신호 전달부(310)로 출력되면, 상기 제1입력신호(CLK_SIG)와, 상기 카운터 활성화신호(CNTEN) 및 활성화된 상기 제어신호(CTRL_SIG)에 기초하여, 상기 제1입력 전달신호(CLK_SIGIN)는 비활성화될 수 있다. 비활성화된 상기 제1입력 전달신호(CLK_SIGIN)를 수신받은 상기 제1카운터(330)는 카운팅 동작이 중단될 수 있다. 또한, 상기 동작 제어부(350)로부터 활성화된 상기 제어신호(CTRL_SIG)가 상기 제2입력신호 전달부(320)로 출력되면, 상기 제2입력신호(MR_SIG)와, 상기 카운터 활성화신호(CNTEN) 및 활성화된 상기 제어신호(CTRL_SIG)에 기초하여, 상기 제2입력 전달신호(MS_SIGIN)는 비활성화될 수 있다. 비활성화된 상기 제2입력 전달신호(MS_SIGIN)를 수신받은 상기 제2카운터(340)는 카운팅 동작이 중단될 수 있다.
상기 출력부(400)는 상기 제어신호(CTRL_SIG)가 활성화된 시점인 상기 제1전달경로 및 상기 제2전달경로가 차단된 시점에 대응하는 상기 제2카운터(340)의 카운팅값(MSCNT)을 예정된 패드(DQ)로 출력할 수 있다. 상기 출력부(400)는 래치부(410) 및 출력 드라이버부(420)를 포함할 수 있다.
상기 래치부(410)는 상기 제2카운터(340)로부터 상기 제2카운팅값(MSCNT) 및 상기 동작 제어부(350)로부터 상기 제어신호(CTRL_SIG)를 수신받을 수 있다. 상기 래치부(410)는 상기 제어신호(CTRL_SIG)가 비활성화된 경우 상기 제2카운터(340)로부터 수신받은 상기 제2카운팅값(MSCNT)을 래치하며, 상기 제어신호(CTRL_SIG)가 활성화된 경우 래치된 상기 제2카운팅값(MSCNT)을 출력할 수 있다.
상기 출력 드라이버부(420)는 상기 래치부(410)로부터 상기 제2카운팅값(MSCNT)을 수신받을 수 있다. 상기 출력 드라이버부(420)는 리드 커맨드(RD_CMD)에 응답하여 상기 제2카운팅값(MSCNT)을 예정된 데이터 패드(DQ)로 출력할 수 있다. 상기 데이터 패드(DQ)로 출력된 상기 제2카운팅값(MSCNT)은 주기를 측정하고자 하는 상기 제2입력신호(MS_SIG)의 카운팅 동작을 수행하는 도중에 오버플로우 현상이 발생하지 않도록 설정된 시점인, 상기 제어 신호(CTRL_SIG)가 활성화된 시점에 대응하는 상기 제2카운팅값(MSCNT)을 의미할 수 있다.
다음으로는 상기 반도체 메모리 장치의 동작에 대해 설명하고자 한다.
상기 제2입력신호(MS_SIG)의 주기를 측정하고자 하는 경우, 상기 카운트 활성화신호(CNTEN)가 활성화된다. 상기 제1입력신호 전달부(310) 및 상기 제2입력신호 전달부(320)는 상기 카운트 활성화신호(CNTEN)와, 상기 제1입력신호(CLK_SIG) 및 상기 제2입력신호(MS_SIG)를 각각 수신받는다. 또한, 상기 제1입력신호 전달부(310) 및 상기 제2입력신호 전달부(320)는 상기 동작 제어부(350)로부터 상기 제어신호(CTRL_SIG)를 각각 수신받는다.
상기 동작 제어부(350)는 상기 제1입력신호(CLK_SIG)를 카운팅한 상기 제1카운팅값(CLKCNT)이 예정된 코드(CTRL_CODE)값에 도달하기 전까지 비활성화된 상기 제어신호(CTRL_SIG)를 출력하며, 상기 제1카운팅값(CLKCNT)이 예정된 코드(CTRL_CODE)값과 동일하게 되면 활성화된 상기 제어신호(CTRL_SIG)를 출력한다.
상기 제1카운팅값(CLKCNT)이 상기 예정된 코드(CTRL_CODE)값에 도달하지 않으면 비활성화된 상기 제어신호(CTRL_SIG)를 수신받은 상기 제1입력신호 전달부(310) 및 상기 제2입력신호 전달부(320)는 활성화된 상기 카운트 활성화신호(CNTEN)에 기초하여, 상기 제1입력신호(CLK_SIG) 및 상기 제2입력신호(MS_SIG)를 각각 상기 제1카운터(330) 및 상기 제2카운터(340)로 전달한다. 상기 제1카운터(330)는 상기 제1입력신호 전달부(310)로부터 수신받은 제1입력 전달신호(CLK_SIGIN)의 카운팅 동작을 수행한다. 상기 제2카운터(340)는 상기 제2입력신호 전달부(320)로부터 수신받은 상기 제2입력 전달신호(MS_SIGIN)의 카운팅 동작을 수행한다. 상기 제1카운터(330)는 카운팅 동작을 통해서 카운팅된 횟수를 상기 제1카운팅값(CLKCNT)으로서 상기 동작 제어부(350)로 출력한다. 상기 제2카운터(340)는 카운팅 동작을 통해서 카운팅된 횟수를 상기 제2카운팅값(MSCNT)으로서 상기 출력부(400)의 래치부(410)로 출력한다. 상기 동작 제어부(350)는 수신받은 상기 제1카운팅값(CLKCNT)을 예정된 코드값(CTRL_CODE)과 비교하며, 상기 제1카운팅값(CLKCNT)이 예정된 코드값(CTRL_CODE)과 동일하지 않을 경우 상기 제어신호(CTRL_SIG)를 비활성화하여, 상기 제1카운터(330) 및 상기 제2카운터(340)의 카운팅 동작을 계속 수행한다. 상기 래치부(410)는 비활성화된 상기 제어신호(CTRL_SIG)에 따라 상기 제2카운터(340)로부터 수신받은 제2카운팅값(MSCNT)을 래치한다.
이후, 상기 동작 제어부(350)에서 상기 제1카운팅값(CLKCNT)이 상기 예정된 코드값(CTRL_CODE)에 도달하게 되면 상기 제어신호(CTRL_SIG)를 출력한다. 활성화된 상기 제어신호(CTRL_SIG)는 상기 제1입력신호 전달부(310), 상기 제2입력신호 전달부(320) 및 상기 래치부(410)로 수신된다. 상기 제1입력신호 전달부(310) 및 상기 제2입력신호 전달부(320)는 상기 제어신호(CTRL_SIG)에 응답하여 상기 제1입력 전달신호(CLK_SIGIN) 및 상기 제2입력 전달신호(MS_SIGIN)를 상기 제1입력신호(CLK_SIG) 및 상기 제2입력신호(MS_SIG)와 관계없이 예정된 레벨로 고정시킨다. 토글링하지 않고 고정된 레벨의 상기 제1입력 전달신호(CLK_SIGIN) 및 상기 제2입력 전달신호(MS_SIGIN)에 따라 상기 제1카운터(330) 및 상기 제2카운터(340)는 카운팅 동작을 중단하게 된다.
활성화된 상기 제어신호(CTRL_SIG)를 수신받은 상기 래치부(410)는 래치된 상기 제2카운팅값(MSCNT)을 상기 출력 드라이버부(420)로 출력한다. 이후, 리드 커맨드(RD_CMD)에 기초하여 상기 데이터 패드(DQ)로 출력한다.
상기 예정된 코드(CTRL_CODE)값을 상기 데이터 패드(DQ)로 출력된 상기 제2카운팅값(MSCNT)으로 나누게 되면 상기 제1입력신호(CLK_SIG)에 대비하여 상기 제2입력신호(MS_SIG)가 어느 정도의 비율을 갖는 신호인지 알 수 있다. 이 경우 상기 제1입력신호(CLK_SIG)인 클럭 신호의 주기(tCK)값을 통해 상기 제2입력신호(MS_SIG)의 주기를 계산할 수 있다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치는 상기 제1카운터(330) 및 상기 제2카운터(340)의 동작시간이 증가하여도 즉, 상기 카운터 활성화신호(CNTEN)와 관계없이 일정한 시간동안 카운팅 동작을 수행한 이후 상기 제1카운터(330) 및 상기 제2카운터(340)를 비활성화함으로써 카운터의 오버플로우 현상이 일어나지 않기 때문에 측정하고자 하는 신호의 측정 오차를 방지할 수 있다.
또한, 도1에 도시된 일 실시예는 테스트 모드를 이용하여 주기를 측정하고자 하는 신호의 카운팅값을 출력하지만, 도 3에 도시된 다른 실시예는 외부 신호가 필요없이, 상기 제어신호(CTRL_SIG)에 기초하여, 상기 제어신호(CTRL_SIG)가 비활성화된 경우에 상기 제2카운팅값(MSCNT)을 래칭하고 상기 제어신호(CTRL_SIG)가 활성화된 경우에 래칭된 상기 제2카운팅값(MSCNT)을 출력할 수 있다.
도 4는 도 3의 타이밍도이다.
도 4를 참조하여 제1카운터가 8비트(bit) 크기를 갖고, 동작 제어부에 설정된 예정된 코드값은 제1카운터가 카운팅할 수 있는 최대값인 '256'값보다 이전의 값인 '192'로 설정된 반도체 메모리 장치를 일례로 설명하기로 한다.
먼저, 측정하고자 하는 신호인 제2입력신호의 주기를 카운팅 동작으로 측정하기 위해 카운터 활성화신호(CNTEN)가 활성화된 것을 확인할 수 있다. 상기 카운터 활성화신호(CNTEN)가 활성화됨에 따라 상기 제1입력신호(CLK_SIG)는 상기 제1입력 전달신호(CLK_SIGIN)로써 제1카운터로 전달되어 카운팅 동작을 수행한다. 또한, 카운터 활성화신호(CNTEN)가 활성화됨에 따라 상기 제2입력신호(MS_SIG)는 상기 제2입력 전달신호(MS_SIG)로써 제2카운터로 전달되어 카운팅 동작을 수행한다. 상기 제1카운터는 카운팅된 값을 제1카운팅값(CLKCNT<7:0>)으로써 동작 제어부로 출력할 수 있다. 상기 제2카운터는 카운팅된 값을 제2카운팅값(MSCNT<7:0>)으로써 상기 래치부로 출력되어 래칭할 수 있다. 상기 제1카운터로부터 출력된 상기 제1카운팅값(CLKCNT<7:0>)이 예정된 코드값인 '192'와 동일하면 상기 제어신호(CTRL_SIG)가 활성화된다. 활성화된 상기 제어신호(CTRL_SIG)에 기초하여, 상기 제1입력 전달신호(CLK_SIGIN) 및 상기 제2입력 전달신호(MS_SIGIN)는 '로우'레벨로 고정되며, 이에 따라 상기 제1카운터 및 상기 제2카운터는 카운팅 동작을 중단하게 된다. 이때, 활성화된 상기 제어신호(CTRL_SIG)에 대응하여 래칭된 상기 제2카운팅값(LT_MSCNT)은 활성화된 리드 커맨드(RD_CMD)에 응답하여 데이터 패드(DQ<0>)로 출력하게 된다. 상기 데이터 패드(DQ<0>)로 출력된 상기 래칭된 제2카운팅값(LT_MSCNT)은 '64'로써 상기 예정된 코드값인 '192'에 비해 '3tCK'의 차이를 확인할 수 있다. 이 경우에, 상기 제1입력신호(CLK_SIG)의 주기인 'tCK'를 이용하여 상기 제2입력신호(MS_SIG)의 주기를 계산할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
110:제1입력신호 전달부 120:제2입력신호 전달부
130:제1카운터 140:제2카운터
150:동작 제어부 160:출력부
210:출력신호 생성부 220:입출력라인 전달부
230:출력 드라이버부

Claims (17)

  1. 카운터 활성화구간 동안 제1전달경로에 따라 전달된 제1입력신호의 카운팅값과 제2전달경로에 따라 전달된 제2입력신호의 카운팅값을 생성하고, 예정된 코드값과 상기 제1입력신호의 카운팅값을 비교하여 비교결과에 따라 상기 제1전달경로 및 상기 제2전달경로를 차단하는 카운팅 검출부;및
    테스트 모드 신호에 따라 상기 제1전달경로 및 상기 제2전달경로가 차단된 시점에 대응하는 상기 제2입력신호의 카운팅값을 예정된 패드로 출력하기 위한 출력부
    를 포함하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 카운팅 검출부는,
    상기 카운터 활성화구간 동안 상기 제1전달경로에 따라 전달된 상기 제1입력신호의 카운팅 동작을 수행하는 제1카운터부;
    상기 카운터 활성화구간 동안 상기 제2전달경로에 따라 전달된 상기 제2입력신호의 카운팅 동작을 수행하는 제2카운터부;
    상기 예정된 코드값과 상기 제1카운터부에서 출력된 카운팅값을 비교하여, 상기 예정된 코드값과 상기 제1카운터부에서 출력된 카운팅값이 동일한 경우 제어신호를 생성하여 상기 제1전달경로 및 상기 제2전달경로를 차단하기 위한 동작 제어부
    를 포함하는 반도체 메모리 장치.
  3. 제1항에 있어서,
    상기 제1입력신호는 클록 신호인 것을 특징으로 하는 반도체 메모리 장치.
  4. 제2항에 있어서,
    상기 카운팅 검출부는,
    상기 제어신호 및 상기 제1입력신호를 수신받아 상기 제어신호가 비활성화된 경우 상기 제1입력신호를 상기 제1카운터로 전달하기 위한 제1입력신호 전달부;및
    상기 제어신호 및 상기 제2입력신호를 수신받아 상기 제어신호가 비활성화된 경우 상기 제2입력신호를 상기 제2카운터로 전달하기 위한 제2입력신호 전달부
    를 포함하는 반도체 메모리 장치.
  5. 제4항에 있어서,
    상기 제1입력신호 전달부는,
    상기 제어신호가 활성화된 경우 상기 제1입력신호를 예정된 레벨로 고정시켜 상기 제1카운터로 전달하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제4항에 있어서,
    상기 제2입력신호 전달부는,
    상기 제어신호가 활성화된 경우 상기 제2입력신호를 예정된 레벨로 고정시켜 상기 제2카운터로 전달하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제1항에 있어서,
    상기 출력부는,
    상기 카운터 활성화 구간 이후 상기 테스트 모드 신호를 수신받아 출력 신호를 생성하기 위한 출력신호 생성부;
    상기 출력신호에 기초하여, 상기 제2카운터의 카운팅값을 입출력라인으로 전달하기 위한 입출력라인 전달부;및
    리드 커맨드에 응답하여 상기 입출력라인에 전달된 상기 카운팅값을 상기 예정된 패드로 출력하기 위한 출력 드라이버부
    를 포함하는 반도체 메모리 장치.
  8. 카운터 활성화구간 동안 제1전달경로에 따라 전달된 제1입력신호의 카운팅값과 제2전달경로에 따라 전달된 제2입력신호의 카운팅값을 생성하고, 예정된 코드값과 상기 제1입력신호의 카운팅값을 비교하여 비교결과에 따라 제어신호를 생성하여 상기 제1전달경로 및 상기 제2전달경로를 차단하는 카운팅 검출부;및
    상기 제어신호가 활성화된 경우, 활성화 시점에 대응하는 상기 제2입력신호의 카운팅값을 예정된 패드로 출력하기 위한 출력부
    를 포함하는 반도체 메모리 장치.
  9. 제8항에 있어서,
    상기 카운팅 검출부는,
    상기 카운터 활성화구간 동안 상기 제1전달경로에 따라 전달된 상기 제1입력신호의 카운팅 동작을 수행하는 제1카운터부;
    상기 카운터 활성화구간 동안 상기 제2전달경로에 따라 전달된 상기 제2입력신호의 카운팅 동작을 수행하는 제2카운터부;및
    상기 예정된 코드값과 상기 제1카운터부에서 출력된 카운팅값을 비교하여, 상기 예정된 코드값과 상기 제1카운터부에서 출력된 카운팅값이 동일한 경우 제어신호를 생성하여 상기 제1전달경로 및 상기 제2전달경로를 차단하기 위한 동작 제어부
    를 포함하는 반도체 메모리 장치.
  10. 제8항에 있어서,
    상기 제1입력신호는 클록 신호인 것을 특징으로 하는 반도체 메모리 장치.
  11. 제9항에 있어서,
    상기 동작 제어부는,
    상기 예정된 코드값과 상기 제1카운터부의 카운팅값이 동일한 경우 상기 제어신호를 활성화하며, 상기 예정된 코드값과 상기 제1카운터부의 카운팅값이 동일하지 않는 경우 상기 제어신호를 비활성화하는 것을 특징으로 하는 반도체 메모리 장치.
  12. 제9항에 있어서,
    상기 카운팅 검출부는,
    상기 제어신호 및 상기 제1입력신호를 수신받아 상기 제어신호가 비활성화된 경우 상기 제1입력신호를 상기 제1카운터로 전달하기 위한 제1입력신호 전달부;및
    상기 제어신호 및 상기 제2입력신호를 수신받아 상기 제어신호가 비활성화된 경우 상기 제2입력신호를 상기 제2카운터로 전달하기 위한 제2입력신호 전달부
    를 포함하는 반도체 메모리 장치.
  13. 제12항에 있어서,
    상기 제1입력신호 전달부는,
    상기 제어신호가 활성화된 경우 상기 제1입력신호를 예정된 레벨로 고정시켜 상기 제1카운터로 전달하는 것을 특징으로 하는 반도체 메모리 장치.
  14. 제12항에 있어서,
    상기 제2입력신호 전달부는,
    상기 제어신호가 활성화된 경우 상기 제2입력신호를 예정된 레벨로 고정시켜 상기 제2카운터로 전달하는 것을 특징으로 하는 반도체 메모리 장치.
  15. 제9항에 있어서,
    상기 출력부는,
    상기 제어신호가 비활성화된 경우 상기 제2카운터의 카운팅값을 래치하며, 상기 제어신호가 활성화된 경우 래치된 상기 제2카운터의 카운팅값을 출력하기 위한 래치부;및
    리드 커맨드에 응답하여 상기 래치부로부터 전달된 상기 카운팅값을 상기 예정된 패드로 출력하기 위한 출력 드라이버부
    를 포함하는 반도체 메모리 장치.
  16. 카운터 활성화 구간동안 제1입력신호 및 제2입력신호의 카운팅 동작을 수행하는 단계;
    예정된 코드값과 상기 제1입력신호의 카운팅값이 동일한 경우에 상기 카운팅 동작을 차단하는 단계;
    상기 차단된 카운팅 시점에 대응하는 상기 제2입력신호의 카운팅값을 출력하는 단계;및
    상기 예정된 코드값과 상기 제2입력신호의 카운팅값에 기초하여, 상기 제2입력신호의 주기를 측정하는 단계
    를 포함하는 반도체 메모리 장치의 동작방법.
  17. 제15항에 있어서,
    상기 제1입력신호는 클록 신호인 것을 특징으로 하는 반도체 메모리 장치의 동작방법.
KR1020140100829A 2014-08-06 2014-08-06 반도체 메모리 장치 Withdrawn KR20160017423A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140100829A KR20160017423A (ko) 2014-08-06 2014-08-06 반도체 메모리 장치
US14/572,254 US9356605B2 (en) 2014-08-06 2014-12-16 Period measuring circuit and semiconductor device including the same
CN201510387125.9A CN105372488B (zh) 2014-08-06 2015-07-03 周期测量电路和包括该周期测量电路的半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140100829A KR20160017423A (ko) 2014-08-06 2014-08-06 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20160017423A true KR20160017423A (ko) 2016-02-16

Family

ID=55268210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140100829A Withdrawn KR20160017423A (ko) 2014-08-06 2014-08-06 반도체 메모리 장치

Country Status (3)

Country Link
US (1) US9356605B2 (ko)
KR (1) KR20160017423A (ko)
CN (1) CN105372488B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102433093B1 (ko) 2016-06-01 2022-08-18 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 메모리 장치
JP7468186B2 (ja) * 2020-06-24 2024-04-16 セイコーエプソン株式会社 周波数計測装置、マイクロコントローラー及び電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3609326A (en) * 1969-01-22 1971-09-28 Hewlett Packard Co Counting apparatus and method using separate counters for reference and unknown signal
US4800508A (en) * 1986-06-30 1989-01-24 Eaton Corporation Frequency detector
JP2000074962A (ja) * 1998-08-28 2000-03-14 Nec Ic Microcomput Syst Ltd 周期計測装置および周期計測方法、並びに記録媒体
US6597205B2 (en) * 2001-12-21 2003-07-22 Honeywell International Inc. High accuracy method for determining the frequency of a pulse input signal over a wide frequency range
EP2052266B1 (en) * 2006-08-08 2018-02-28 Nxp B.V. Device and method for measuring the frequency of a signal coded modulated carrier signal
KR20080088044A (ko) 2007-03-28 2008-10-02 삼성전자주식회사 디지털 신호의 주기 검출장치 및 방법
KR20100078431A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 표준 셀 라이브러리의 성능 개선을 위한 측정 장치
CN102128981B (zh) * 2010-12-29 2012-11-07 上海大学 脉冲信号周期测量方法
CN103869156B (zh) * 2014-04-02 2016-04-20 石家庄数英仪器有限公司 一种双混频时差测量方法及测量系统

Also Published As

Publication number Publication date
US20160043727A1 (en) 2016-02-11
CN105372488A (zh) 2016-03-02
US9356605B2 (en) 2016-05-31
CN105372488B (zh) 2019-06-21

Similar Documents

Publication Publication Date Title
US8659962B2 (en) Semiconductor device, semiconductor system having the same and operating method thereof
KR100903366B1 (ko) 듀티 보정 회로를 가진 반도체 메모리 장치
KR102163431B1 (ko) 반도체 장치 및 그를 포함하는 반도체 시스템
JP2009211797A (ja) 半導体素子
KR101187642B1 (ko) 집적 회로의 모니터링 장치
KR20090093511A (ko) 안정적인 초기 동작을 수행하는 반도체 메모리 장치
KR102697333B1 (ko) 클럭 생성 회로 및 이를 포함하는 메모리 장치
KR101045070B1 (ko) 반도체 메모리 장치와 반도체 메모리 장치를 포함하는 반도체 시스템 및 그 동작방법
CN110870008B (zh) 存储器回送系统及方法
JP2010109154A (ja) 半導体装置、内部信号タイミング回路、及び遅延時間測定方法
CN112908378B (zh) 多相位时钟分割
TWI668576B (zh) 半導體記憶體裝置及包括該半導體記憶體裝置的系統
KR20100052664A (ko) Ｄｌｌ 회로 및 ｄｌｌ 회로의 업데이트 제어 장치
KR100557636B1 (ko) 클럭신호를 이용한 데이터 스트로브 회로
US7619433B2 (en) Test circuit for a semiconductor integrated circuit
KR20080076087A (ko) 파이프 래치 장치 및 파이프 래치 방법
KR100974222B1 (ko) 반도체 메모리 장치
KR20160017423A (ko) 반도체 메모리 장치
US10566073B2 (en) Test apparatus and semiconductor chip
KR20160018098A (ko) 반도체 장치의 테스트 회로 및 테스트 방법
KR20160068571A (ko) 반도체 장치
KR20140023559A (ko) 카스 레이턴시 설정 회로 및 이를 포함하는 반도체 메모리 장치
TW201333503A (zh) 運用於高速輸出入埠上的內建自測試電路
KR100892725B1 (ko) 반도체 메모리 장치의 셀프 리프레쉬 주기 측정 회로
KR102127979B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140806

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid