KR20150132183A - 캐리어 전류를 통한 저 데이터-레이트 통신을 위한 시스템 및 방법 - Google Patents

Abstract

본 발명은 하나 이상의 통신 송신기들(6, 8), 통신 수신기(10), 및 공유 전송 채널을 형성하는 와이어 버스(12)를 가지는, 변조된 다이렉트 캐리어 전류를 통해 저 데이터-레이트 통신을 위한 시스템에 관한 것이다. 각각의 통신 송신기(6, 8)는 제 2의 스태거드 전송 프레임에 따라 제 1의 원 스태거드 전송 프레임을 형성하도록 구성되고, 스태거드 전송 프레임들은 별개의 기본 칩-인코딩 시퀀스들의 세트를 이용한다. 모든 통신 송신기들(4, 6)에 의해 사용되는 심볼들을 스태거링하기 위한 기본 인코딩 시퀀스들은 동일하고, 각각의 송신기(6, 8)에 의해 생성되는 제 2의 스태거드 프레임들의 초기 전송의 시간들은 송신기(6, 8) 이외의 어떠한 동기화 신호도 고려하지 않고, 각각의 송신기(6, 8)에 의해 독자적으로 및 자유롭게 결정된다.

Description

캐리어 전류를 통한 저 데이터-레이트 통신을 위한 시스템 및 방법{System and method for low data-rate communication over a carrier current}

본 발명은 송신기들 및 수신기를 서로 직렬로 접속하는 다이렉트 캐리어 전류에 의해 복수의 통신 송신기들로부터 동일한 통신 수신기로 와이어 버스를 통해 비동기적으로 및 평균 주파수로 방출되는, 페이로드 메시지들을 전달하도록 설계된, 변조된 다이렉트 캐리어 전류를 통한 저 데이터-레이트 통신을 위한 시스템, 및 대응하는 통신 방법에 관한 것이다.

본 발명에 따른 다이렉트 캐리어 전류를 통한 저 데이터-레이트 통신을 위한 시스템은 예를 들어 중앙국을 위한 태양광 전력 조립체를 형성하는 태양광 모듈들 또는 원격 패널 측정에 보낼 필요가 있는 태양광 전력 네트워크들에 적용 가능하다.

실제로, 태양광 모듈에 통합되는 모니터링 장치의 특징들은 에너지 생산 및 그 모듈의 환경 파라미터들, 예를 들어 그것의 온도 및 전압에 관해 정기적으로 및 신뢰성 있게 통신하는 능력이다.

추가의 코스트 및 복잡성의 면에서 그와 같은 시스템의 설치를 단순화하기 위해, 추가의 케이블을 피하기 위한 노력들이 행해진다.

솔루션들의 제 1 패밀리(first family of solutions)은 무선 통신 시스템을 구현하는 것, 즉 라디오파들을 사용하는 것을 제안하고, 솔루션들의 제 2 패밀리는 DC(direct current) 캐리어 전류에 의해 통신 버스를 형성하기 위해 기존의 전력 케이블들을 통신 신호들을 위한 전파 매체로서 사용하는 것을 제안한다.

지금까지 개발된 제 1 패밀리에서의 많은 솔루션들은 시스템이 태양광 모듈들의 구조들의 금속 반사기들에 의해 생기는 심각한 다중경로 간섭을 받을 때, 또는 중앙국이 근처에 위치된 태양광 패널들에 의해 차폐(masking)될 때 상당히 떨어진 성능을 나타낸다. 더욱이, 이들 솔루션들은, 사용되는 기초 통신 프로토콜에 의존하여, 태양광 모듈들의 수가 변할 때 용량의 유연한 적응을 허용하지 않는다.

따라서, 솔루션들은 외부 간섭 문제들 또는 대형 트래픽(heavy traffic)에 의해 야기되는 폭주 문제들에 대한 저항의 면에서 강인한 통신 프로토콜의 구현을 허용하고, 이용 불가능한 추가의 주파수 리소스들을 필요로 하지 않는 것을 추구했다.

DC 전력 버스 상에서 다이렉트 캐래어 전류에 의한 통신에 기초한 제 2 패밀리의 많은 솔루션들은 위의 단점들을 상쇄시킨다. 지금까지 개발된 것들은 셀프(shelf)로서 판매되고 FSK(주파수 Shift Keying), ASK(진폭 Shift Keying) 및/또는 PSK(Phase Shift Keying) 타입의 전통적인 변조들을 이용하는 상업적으로 이용 가능한 전자 송신기 및/또는 수신기 통신 모듈들을 사용한다. 예를 들어, reference ST 7540 를 가지며 FSK-타입 변조에 기초한 컴퍼니 STMicro Electronics에 의한 컴포넌트가 널리 사용된다.

그러나, 후자의 솔루션들은 한편에서는 높은 유도 복잡성(high induced complexity) 및 코스트로 인한, 다른 한편에서는 신뢰성과 관련된 단점들을 가진다. 실제로, 온도 작동 범위들은 85℃ 이하로 제한되고, 한편 동작 중, 태양광 모듈들의 평균 온도는 30℃와 50℃ 사이에서 변할 수 있고, 최대 온도는 태양광 모듈들이 환기되지 않을 때 95℃에 도달할 수 있다.

따라서, 구현이 가능한 한 복잡하지 않고 100℃까지의 높은 온도들을 견딜 수 있는 솔루션들이 추구된다.

기술적 과제는 비동기적으로 및 평균 주파수로 복수의 통신 송신기들로부터 동일 수신기로 전송되는 페이로드 메시지들을 신뢰성 있게 전달하고, 구현하기 용이하고 높은 동작 온도들 및 시스템의 장비가 견뎌야 하는 간섭을 견디는 그것의 능력으로 인해 강인한 통신 프로토콜을 사용하는 다이렉트 캐리어 전류를 통한 저 데이터-레이트 통신을 위한 시스템을 제안하는 것이다.

그것을 위해, 본 발명은 송신기들 및 수신기를 서로 직렬로 접속하는 다이렉트 캐리어 전류를 이용하는 와이어 버스를 통해 적어도 2개의 통신 송신기들 중 하나 또는 복수의 송신기로부터 동일 수신기로 비동기적으로 및 평균 주파수로 전송되는 페이로드 메시지들을 전달하도록 설계된, 변조된 다이렉트 캐리어 전류를 통한 저 데이터-레이트 통신을 위한 시스템으로서,

적어도 2개의 통신 송신기들 중 하나 또는 복수의 송신기,

통신 수신기,

공유 전송 채널을 형성하고 2개의 송신기들 중 상기 복수의 통신 송신기 및 상기 통신 수신기를 접속하는 변조된 다이렉트 캐리어 전류를 갖는 와이어 버스를 포함하고,

각각의 통신 송신기는 0과 1 중에서 선택된 2개의 상태들에 대해 인코딩되는 2진의 원 데이터의 제 1 상수(Nt)의 제 1 시퀀스의 형태로 제 1의 원 송신 프레임을 형성하도록 구성되고, 제 1 프레임을 형성하는 상기 2진의 원 데이터 시퀀스는 상기 송신기, 페이로드, 및 상기 통신 송신기의 상기 물리적 어드레스 및 상기 페이로드로부터 결정된 상기 제 1 프레임에 대한 에러 검출 코드를 특징짓는 독특하고 상이한 물리적 어드레스로 분할되는, 저 데이터-레이트 통신을 위한 시스템에 있어서,

각각의 통신 송신기는,

주파수에 있어서 미리 결정된 확산 인자(SF)에 의해, 전송 스펙트럼의 면에서 상기 제 1의 원 송신 프레임을 제 2 확산 전송 프레임으로 확산하고, 상기 제 2 확산 전송 프레임은 칩들의 제 2 시퀀스 형태를 취하고, 먼저 제 2 수(Ns)의 길이를 갖는 2진의 원 데이터의 모든 가능한 시퀀스들의 세트와 파워 Ns 심볼들에 대한 2개의 세트 간의 전단사(bijective) 대응 규칙에 따라 상기 제 1의 원 송신 프레임의 상기 2진의 원 데이터를 상기 제 2의 미리 결정된 수(Ns)의 길이를 갖는 심볼들로 연속해서 인코딩하고, 이후 다음에 0과 1 중에서 선택되는 2개의 상태들에 대해 인코딩되는, 2진 칩들에 의해 형성되는 별개의 확산 엘리멘트리 인코딩 시퀀스로 각각의 획득된 심볼을 인코딩하여 획득되고, 확산을 위한 상기 별개의 엘리멘트리 인코딩 시퀀스는 상기 심볼에 의존하고 길이에 대해 상기 확산 인자(SF)로서 규정된 칩들의 제 3의 미리 결정된 정수를 가지며,

미리 결정된 변조에 따라 전송된 통신 신호로 상기 제 2 확산 프레임의 상기 칩들을, 상기 와이어 버스를 통해 변조 및 전송하도록 구성되고,

각각의 엘리멘트리 확산 시퀀스는 상관 이동들(correlation shifts)을 가지는 상관 적들(correlation products)의 제 2 레벨들보다 명백히 높은 제 1 레벨을 가지는 중앙 자기상관 피크를 가지는 균형 코드(balanced code)를 형성하도록, 길이로서의 확산 인자(SF)를 갖는 상기 가능한 칩 시퀀스들 중에서 선택되고, 상기 상관 이동들(correlation shifts)의 지속기간은 칩 기간(chip period)보다 크거나 같고,

상기 송신기들 모두에 의해 사용되는 상기 심볼들을 확산하기 위한 상기 엘리멘트리 인코딩 시퀀스들은 동일하고,

각각의 송신기에 의해 발생되는 상기 제 2 확산 프레임들의 초기 전송 시간들은 상기 송신기 이외의 동기화 신호를 고려하지 않고, 각각의 송신기에 의해 자율적으로 및 자유롭게 결정되는 것을 특징으로 하는, 캐리어 전류를 통한 저 데이터-레이트 통신을 위한 시스템에 관한 것이다.

특정 실시예들에 따르면, 위에 정의된 것과 같은 다이렉트 캐리어 전류를 통한 저 데이터-레이트 통신을 위한 시스템은 다음의 특징들 중 하나 이상을 포함한다:

- 상이한 송신기들로부터 오는 상기 제 2 확산 프레임들을 분리하는 가변 길이를 갖는 시간 간격들을 생성하고 상기 수신된 제 2 확산 프레임들을 비동기화하기 위해, 각각의 송신기는 영(zero)보다 크거나 같은 칩 기간들의 유리수(rational number)에 의해 무작위로 또는 의사-무작위로 분배 및 분리되는, 상기 제 2 확산 프레임들의 상기 초기 전송 시간들을 생성하기 위한 독특하고 상이한 연관 모듈을 포함하고,

- 엘리멘트리 시퀀스들의 수와 같은 상기 심볼들의 수는 정수들 2, 4, 8의 세트에 포함되고,

상기 확산 인자는 4보다 크거나 같고, 바람직하게는 16과 같고,

- 엘리멘트리 인코딩 시퀀스들의 세트는 기본 엘리멘트리 인코딩 시퀀스들의 제 1 세트 및 각각 동일한 서수를 가지는 엘리멘트리 인코딩 시퀀스들의 제 2 세트로 구성되고,

상기 제 2 세트의 상기 엘리멘트리 인코딩 시퀀스들 각각은 상기 제 1 세트에 대응하는 기본 엘리멘트리 인코딩 시퀀스의 상보형 인코딩 시퀀스이고,

- 상기 통신 송신기들에 의해 실시되는 상기 칩들의 상기 변조는 상기 오프/온 키잉(off/on keying: OOK) 타입의 변조이고, 상기 오프/온 키잉(off/on keying: OOK) 타입의 변조에 따르면 칩의 0의 상태는 상기 버스 상의 제 1 전압 레벨에 대응하고, 상기 칩의 1 상태는 상기 버스 상의 상기 제 1 전압 레벨과는 다른 제 2 전압 레벨에 대응하고,

- 각각의 통신 송신기는 상기 버스 상의 상기 칩들의 상기 변조를 실시하기 위해 펄스 발생기를 포함하고,

상기 펄스 발생기는 전류 제어 발생기, 전압 제어 발생기, 및 임피던스 제어 변조기가 되도록 선택될 수 있고,

- 상기 수신기는 상기 통신 송신기들에 의해 방출되고 상기 통신 수신기의 입력으로 전달되는 상기 통신 신호들의 합인 수신된 통신 신호를 필터 및 증폭하고,

적어도 상기 칩들의 상기 전송 주파수와 같거나 2배의 주파수에서 반복되는 샘플링 모멘트들에 따라 수신 신호 샘플들에서 상기 직류 성분이 제거된 상기 수신 신호를 샘플링하고, 상기 샘플링 모멘트들은 상기 칩의 상기 지속기간과 같은 기간에 따라 순환적으로 반복되고 1과 Nphi 사이에 포함되는 위상 랭크에 의해 각각 식별되는 위상들의 2보다 크거나 같은 제 4의 미리 결정된 수(Nphi)에 따라 서로 추종하고,

각각의 샘플링 모멘트 후 및 심볼의 상기 길이(Ns)로 제산한 프레임의 이진 데이터(Nt)의 전체 수와 상기 확산 스펙트럼(SF)의 적과 같은 상기 샘플링 모멘트의 것과 동일한 위상 랭크를 갖는 제 1 샘플들의 이전 수로부터, 슬라이딩 프레임 윈도 상관 유닛 및 엘리멘트리 시퀀스들의 상기 세트를 이용하여 제 3의 원 수신 프레임을 결정하고, 이후

상기 제 3 프레임으로부터, 상기 제 3의 결정된 프레임의 상기 에러 검출 코드가 제 3의 오류 프레임을 검출하는지를 검증하고, 에러가 상기 에러 검출 코드에 의해 검출되지 않을 때, 상기 송신기의 어드레스를 추출하고 그것을 송신기들의 미리 결정된 리스트와 비교하도록 구성되고,

- 상기 수신기의 상기 슬라이딩 프레임 윈도 상관 유닛은,

각각의 샘플링 모멘트 후 및 상기 확산 인자(SF)와 동일한 상기 샘플링 모멘트의 것과 동일한 위상 랭크를 갖는 이전의 제 1 샘플들의 수로부터, 변환된 상관 레플리카들의 세트 및 각각의 변환 상관 레플리카에 대한 가능한 시프트 구성들의 상기 세트에 대해 병렬로 상기 가능한 상관 적들을 계산하고, 상기 변환된 상관 레플리카들은 레벨들 -1, 1로의 확산 인코딩 시퀀스들의 상기 세트의 레벨들 0, 1의 각각의 변환에 의해 획득되거나, 또는 상기 엘리멘트리 전송 시퀀스들이 기본 엘리멘트리 인코딩 시퀀스들의 제 1 세트 및 상기 제 1 세트의 기본의 것들과 상보적인 엘리멘트리 인코딩 시퀀스들의 제 2 세트로 구성될 때 상기 기본 엘리멘트리 전송 인코딩 시퀀스들 사이에 매치가 없는 상기 기본 엘리멘트리 전송 인코딩 시퀀스들의 절반의 상기 레벨들 0, 1을 레벨들 -1, 1로 변환하여 획득되고,

인코딩 엘리멘트리 시퀀스들의 상기 세트 및 변환된 상관 레플리카들의 상기 세트의 상기 각각의 기수들이 동일할 때 최고 레벨을 가지는 상기 계산된 상관 적의 상기 변환된 상관 레플리카와 연관된 상기 엘리멘트리 인코딩 시퀀스,

또는 엘리멘트리 인코딩 시퀀스들의 상기 세트의 상기 서수가 변환된 상관 레플리커들의 상기 세트의 상기 서수의 2배일 때 최고 양의 레벨을 가지는 상기 계산된 상관 적의 상기 변환된 상관 레플리카와 연관된 상기 엘리멘트리 인코딩 시퀀스,

또는 엘리멘트리 인코딩 시퀀스들의 상기 세트의 상기 서수가 변환된 상관 레플리카들의 상기 세트의 상기 서수의 2배일 때 계산된 최고 음의 레벨을 가지는 상기 상관 적의 상기 변환된 상관 레플리카와 연관된 상기 기본 엘리멘트리 인코딩 시퀀스의 상기 상보형 엘리멘트리 인코딩 시퀀스에 대응하는 상기 심볼인 상기 수신 심볼을 검출하고,

이후 Ns 대응하는 비트들의 시퀀스에서 상기 심볼을 디코딩하고 제 3 프레임의 상기 길이(Nt)를 그것의 길이로서 가지는 시프트 레지스터에 상기 이진 데이터를 입력하도록 구성되고,

- 미리 결정된 송신기들의 상기 리스트는 상기 수신기가 설치될 때 상기 수신기에서 제공 및 결정되는 리스트이고 또는 에러가 상기 에러 검출 코드에 의해 검출되지 않을 때 상기 제 3 프레임들로부터 추출되는 상기 송신기 어드레스들 상에 실시되는 통계적 여과로부터 구성되는 송신기들의 리스트이다.

본 발명은 또한 상기 통신 송신기들 및 상기 통신 수신기를 서로 직렬로 접속하는 다이렉트 캐리어 전류를 이용하는 와이어 버스를 통해 적어도 2개의 통신 송신기들 중 하나 또는 복수의 송신기로부터 동일한 통신 수신기로 비동기하여 그리고 평균 주파수로 전달되는 페이로드 메시지들을 전달하도록 설계된 위에 정의된 통신 시스템에 의해 구현되는 변조된 다이렉트 캐리어 전류를 통한 저 데이터-레이트 통신을 위한 방법으로서,

각각의 통신 송신기는 0과 1 중에서 선택되는 2개의 상태들에 대해 인코딩되는, 2진의 원 데이터의 제 1 상수(Nt)의 제 1 시퀀스 형태로 제 1의 원 송신 프레임을 형성하고, 제 1 프레임을 형성하는 상기 2진의 원 데이터 시퀀스는 상기 송신기, 페이로드, 및 상기 페이로드 및 상기 송신기의 상기 어드레스로부터 결정되는 상기 제 1 프레임에 대한 에러 검출 코드를 특징짓는 독특하고 상이한 어드레스로 세분되는, 저 데이터-레이트 통신을 위한 방법에 있어서,

각각의 송신기는 주파수에 있어서 미리 결정된 확산 인자(SF)에 의해, 전송 스펙트럼의 면에서 상기 제 1의 원 송신 프레임을 제 2 확산 전송 프레임으로 확산하고, 상기 제 2 확산 전송 프레임은 칩들의 제 2 시퀀스 형태를 취하고, 먼저 상기 제 2 수(Ns)의 길이를 갖는 2진의 원 데이터의 모든 가능한 시퀀스들의 세트와 상기 파워 Ns 심볼들에 대한 2개의 세트 간의 전단사 대응 규칙에 따라 상기 제 1의 원 송신 프레임의 상기 2진의 원 데이터를 제 2의 미리 결정된 수(Ns)의 길이를 갖는 심볼들로 연속해서 인코딩하고, 이후 0 및 1 중에서 선택되는 2개의 상태들에 대해 인코딩되는, 2진 칩들에 의해 형성되는 별개의 확산 엘리멘트리 인코딩 시퀀스에 각각의 획득된 심볼을 포함시켜 획득되고, 확산하기 위한 상기 별개의 엘리멘트리 인코딩 시퀀스는 상기 심볼에 의존하고 길이에 대해, 상기 확산 인자(SF)로서 정의되는 칩들의 제 3의 미리 결정된 정수를 가지며, 이후

각각의 송신기는 상기 와이어 버스를 통해, 미리 결정된 변조에 따라 송신기 신호로 상기 제 2 확산 프레임의 상기 칩들을 변조 및 전송하고,

각각의 엘리멘트리 전송 시퀀스는 상관 이동들을 가지는 상기 상관 적들의 상기 제 2 레벨들보다 명백하게 높은 제 1 레벨을 가지는 중앙 자기상관 피크를 가지는 균형 코드를 형성하도록, 확산 인자(SF) 길이를 갖는 상기 가능한 칩 시퀀스들 중에서 선택되고, 상관 이동들의 상기 지속기간은 칩 기간보다 크거나 같고,

상기 통신 송신기들 모두에 의해 사용되는 상기 심볼들을 확산시키는 상기 엘리멘트리 인코딩 시퀀스들은 상기 통신 송신기와 독립적이고,

각각의 통신 송신기에 의해 발생되는 상기 제 2 확산 프레임들의 상기 초기 전송의 상기 시간들은 상기 통신 송신기 이외의 동기화 신호를 고려하지 않고, 각각의 통신 송신기에 의해 독자적으로 및 자유롭게 결정되는 것을 특징으로 하는, 저 데이터-레이트 통신을 위한 방법에 관한 것이다.

특정 실시예들에 따르면, 통신 방법은 다음의 특징들 중 하나 이상을 구비한다:

상기 통신 수신기는 상기 송신기들에 의해 방출되고 상기 수신기의 입력으로 전달되는 상기 통신 신호들의 합인 수신된 통신 신호를 필터링 및 증폭하고,

상기 통신 수신기는 상기 수신된 통신 신호를 샘플링하고, 상기 수신된 통신 신호의 상기 직류 성분은 적어도 상기 칩들의 상기 전송 주파수와 같거나 2배인 주파수에서 반복되는 샘플링 모멘트들에 따라 수신 신호 샘플들에서 제거되고, 상기 샘플링 모멘트들은 상기 칩의 상기 지속기간과 같은 기간에 따라 순환적으로 반복되고 1과 Nphi 사이에 포함되는 위상 랭크에 의해 각각 식별되는 위상들의, 2보다 크거나 같은, 제 4의 미리 결정된 수(Nphi)에 따라 서로를 추종하고,

각각의 샘플링 모멘트 후 및 심볼의 상기 길이(Ns)로 제산한 프레임의 이진 데이터(Nt)의 전체 수와 상기 확산 스펙트럼(SF)의 적과 같은, 상기 샘플링 모멘트의 것과 동일한 위상 랭크를 갖는 제 1 샘플들의 이전 수로부터, 상기 수신기는 슬라이딩 프레임 윈도 상관 유닛 및 엘리멘트리 시퀀스들의 상기 세트를 이용하여 제 3의 원 수신 프레임을 결정하고, 이후

상기 제 3 프레임으로부터, 상기 수신기는 상기 제 3의 결정된 프레임의 상기 에러 검출 코드가 상기 제 3의 오류 프레임을 검출하는지를 검증하고, 에러가 상기 에러 검출 코드에 의해 검출되지 않을 때, 상기 수신기는 상기 송신기의 어드레스를 추출하고 그것을 송신기들의 미리 결정된 리스트와 비교한다.

본 발명은 또한 0과 1 중에서 선택되는 2개의 상태들에 대해 인코딩되는, 2진의 원 데이터의 제 1 상수(Nt)의 제 1 시퀀스 형태로 제 1의 원 송신 프레임을 형성하기 위한 제 1 모듈(152)을 포함하고, 제 1 프레임을 형성하는 상기 2진의 원 데이터 시퀀스는 상기 송신기, 페이로드, 및 상기 송신기의 상기 페이로드 및 상기 어드레스로부터 결정되는 상기 제 1 프레임에 대한 에러 검출 코드를 특징짓는 독특하고 상이한 어드레스로 세분되는, 대응하는 로-레이트 통신 송신기에 있어서, 상기 통신 송신기는

주파수에 있어서 미리 결정된 확산 인자(SF)에 의해, 전송 스펙트럼의 면에서 상기 제 1의 원 송신 프레임을 제 2 확산 전송 프레임으로 확산하도록 구성되는 제 2 모듈(154)로서, 상기 제 2 확산 전송 프레임은 칩들의 제 2 시퀀스 형태를 취하고, 먼저 제 2 수(Ns)의 길이를 갖는 2진의 원 데이터의 모든 가능한 시퀀스들의 세트와 파워 Ns 심볼들에 대한 2개의 세트 간의 전단사(bijective) 대응 규칙에 따라 상기 제 1의 원 송신 프레임의 상기 2진의 원 데이터를 상기 제 2의 미리 결정된 수(Ns)의 길이를 갖는 심볼들로 연속해서 인코딩하고, 이후 다음에 0과 1 중에서 선택되는 2개의 상태들에 대해 인코딩되는, 2진 칩들에 의해 형성되는 별개의 확산 엘리멘트리 인코딩 시퀀스에 각각의 획득된 심볼을 포함시켜 획득되고, 확산을 위한 상기 별개의 엘리멘트리 인코딩 시퀀스는 상기 심볼에 의존하고 길이에 대해 상기 확산 인자(SF)로서 규정된 칩들의 제 3의 미리 결정된 정수를 가지는, 상기 제 2 모듈,

미리 결정된 변조에 따라 전송된 통신 신호로 상기 제 2 확산 프레임의 상기 칩들을, 상기 와이어 버스 상에서 변조 및 전송하기 위한 펄스 발생기를 포함하고,

각각의 엘리멘트리 전송 시퀀스는 상관 이동들(correlation shifts)을 가지는 상관 적들(correlation products)의 제 2 레벨들보다 명백히 높은 제 1 레벨을 가지는 중앙 자기상관 피크를 가지는 균형 코드(balanced code)를 형성하도록, 길이로서의 확산 인자(SF)를 갖는 상기 가능한 칩 시퀀스들 중에서 선택되고, 상기 상관 이동들(correlation shifts)의 지속기간은 칩 기간(chip period)보다 크거나 같고,

각각의 송신기에 의해 발생되는 상기 2개의 프레임들의 초기 전송 시간들은 상기 송신기 이외의 동기화 신호를 고려하지 않고, 각각의 송신기에 의해 자율적으로 및 자유롭게 결정되는 것을 특징으로 하는, 대응한 로-레이트 통신 송신기에 관한 것이다.

본 발명은 또한 위에 정의된 시스템에 통합되도록 설계된 통신 수신기로서,

상기 통신 송신기들에 의해 방출되고 상기 수신기의 입력으로 전달되는 상기 통신 신호들의 합인 수신된 통신 신호를 필터링 및 증폭하기 위한 아날로그 헤드, 및

상기 수신된 신호를 샘플링하기 위한 유닛으로서, 상기 수신된 통신 신호의 상기 직류 성분은 적어도 상기 칩들의 상기 전송 주파수와 실질적으로 같거나 2배인 나이키스트 주파수에서 반복되는 샘플링 모멘트들에 따라 수신 신호 샘플들에서 상기 아날로그 헤드에 의해 제거되고, 상기 샘플링 모멘트들은 상기 칩의 상기 지속기간과 같은 기간에 따라 순환적으로 반복되고 1과 Nphi 사이에 포함되는 위상 랭크에 의해 각각 식별되는 위상들의, 2보다 크거나 같은, 제 4의 미리 결정된 수(Nphi)에 따라 서로를 추종하는, 상기 유닛,

각각의 샘플링 모멘트 후 및 심볼의 상기 길이(Ns)로 제산한 프레임의 이진 데이터(Nt)의 전체 수와 상기 확산 스펙트럼(SF)의 적과 같은, 상기 샘플링 모멘트의 것과 동일한 위상 랭크를 갖는 제 1 샘플들의 이전 수로부터, 슬라이딩 프레임 윈도 상관 유닛 및 엘리멘트리 시퀀스들의 상기 세트를 이용하여 제 3의 원 수신 프레임을 결정하고, 이후

상기 제 3 프레임으로부터, 상기 제 3의 결정된 프레임의 상기 에러 검출 코드가 상기 제 3의 오류 프레임을 검출하는지를 검증하고, 에러가 상기 에러 검출 코드에 의해 검출되지 않을 때, 상기 송신기의 어드레스를 추출하고 그것을 송신기들의 미리 결정된 리스트와 비교하도록 구성되는 처리 유닛을 포함하는, 통신 수신기에 관한 것이다.

본 발명은 또한 프로그램이 위에 정의된 통신 시스템의 하나 이상의 디지털 컴퓨터들 상에서 작동할 때 위에 정의된 상기 통신 방법의 단계들을 구현하는 프로그램 코드 명령들을 포함하는 컴퓨터 프로그램 제품에 관한 것이다.

본 발명은 더 잘 이해될 것이고 그것의 다른 이점들은 예로서만 제공되고 첨부 도면들을 참조하여 행해지는 본 발명의 수개의 실시에들의 다음의 설명을 읽을 때 더 명확하게 나타날 것이다.

- 도 1은 태양광 전력 시스템에 통합되는 본 발명에 다른 통신 시스템의 일반적인 아키텍처의 뷰이고;
- 도 2는 도 1의 통신 시스템의 통신 송신기의 일반적인 아키텍처의 뷰이고;
- 도 3은 도 2의 통신 송신기의 디지털 모듈들의 상세 아키텍처의 뷰이고;
- 도 4는 도 2 및 3의 통신 송신기에 의해 구현되는 디지털 프레임들을 인코딩하기 위한 프로토콜의 제 1 실시예의 일반적인 뷰이고;
- 도 5는 도 4의 제 1 실시예에 따른 인코딩 프로토콜의 상세 뷰이고;
- 도 6 및 7은 도 4 및 5의 인코딩 프로토콜의 제 1 실시예에 사용되는 2개의 엘리멘트리 인코딩 시퀀스들의 상관 특성들의 뷰들이고;
- 도 8은 도 2 및 3의 통신 송신기에 의해 구현되는 인코딩 디지털 프레임들을 위한 프로토콜의 제 2 실시예의 일반적인 뷰이고;
- 도 9는 도 4의 제 2 실시예에 따른 인코딩 프로토콜의 상세 뷰이고;
- 도 10, 11, 12 및 13은 각각 도 2 및 3에 기재된 송신기의 펄스 발새기의 제 1, 제 2, 제 3 및 제 4 실시예들이고;
- 도 14는 통신 송신기의 출력에서의 OOK-변조 칩들의 시퀀스의 뷰이고;
- 도 15는 도 4 및 5의 인코딩 프로토콜의 제 1 실시예에 대응하는 제 1 실시예에 따른 도 1의 통신 시스템의 통신 수신기의 아키텍처의 뷰이고;
- 도 16은 도 15의 수신기의 부분인 상관 적들의 병렬 계산을 위한 유닛의 아키텍처의 뷰이고;
- 도 17은 도 8 및 9의 인코딩 프로토콜의 제 2 실시예에 대응하는, 제 2 실시예에 따른 도 1의 통신 시스템의 통신 수신기의 아키텍처의 뷰이고;
- 도 18은 도 1의 통신 시스템을 구현하기 위한 방법의 흐름도이다.

도 1에 따르면, 캐리어 전류을 통한 저 데이터-레이트 통신을 위한 시스템(2)은 복수(4)의 통신 송신기들, - 이들 중 2개만이 도 1에 도시되고 참조번호들 6 및 8로 표시됨 - 통신 수신기(10), 및 통신 송신기들(6, 8) 및 수신기(10)를 직렬로 접속하는, DC 캐리어 전류에 의한 통신 와이어 버스(12)를 포함한다.

여기서, 복수(4)의 송신기들 중 통신 송신기(6, 8) 각각은 태양광 모듈(14, 16)과 각각 연결되고, 태양광 모듈들은 태양광 전력 소스(20)를 형성하기 위해 유선 통신 버스를 통해 이들의 출력들에 의해 직렬로 접속된다.

태양광 전력 소스(20)는 전기 충전 네트워크(24)에 전력을 공급하는 전력 컨버터(22)에 결합된다.

따라서, 여기서 DC 전류에 의한 유선 통신 버스(12)는 태양광 모듈들에 대한 DC 전류 출력 전력 버스 및 송신기들(6, 8) 및 통신 수신기(10)에 대한 DC 캐리어 전류에 의한 변조된 유선 통신 버스 모두를 구성한다.

각각의 통신 송신기(6, 8)는 연관된 태양광 모듈(14, 16)에 대한 작은 원격으로 측정되는 모니터링 데이터를 제공하도록 구성된, 독특하고 상이한 모니터링 모듈(26, 28)을 각각 통합된다. 각각의 태양광 모듈에 대해 그리고 샘플링된 데이터 메시지가 전송될 때마다. 원격으로 측정된 데이터는 볼트로 태양광 모듈의 전압 및 송신 순간의 송신기의 온도와 관련이 있고, 여기서 예를 들어 2바이트를 점유하는 페이로드 형태를 취한다.

통신 시스템(2)은 복수의 통신 송신기들로부터, 통신 송신기들(4, 6) 및 인버터(22) 사이에서 통신 버스(12) 상에서 직렬로 접속되고 화살표 32로 나타낸 캐리어 전류의 방향에서 통신 송신기들(4, 6)로부터 하류에 있는 원격 측정들 수신기(10)로 비동기적으로 및 평균 주파수로 전송되는 원격 측정 페이로드 메시지들을 전달하도록 구성된다.

여기서, 모니터링 모듈들(26, 28)은 이들이 시간에 대해 예측 가능하게 결정되지 않는, 즉, 무작위 간격들로, 그렇지만 그럼에도 불구하고 적어도 태양광 모듈들 각각에 대해 분당 하나의 전송 주파수로 무작위 데이터를 전송해야 하는 요건을 준수한다.

도 2에 따르면, 태양광 전력 소스(20)의 태양광 모듈들(14, 16)의 모니터링 모듈들(26, 28)에서 고려되는 임의의 모니터링 모듈을 표현하는 통칭 모니터링 모듈(102)은 참조 번호 112로 나타내고 태양광 모듈들의 복수(4)의 모듈들로부터 임의의 태양광 모듈을 표현하는, 통칭 태양광 모듈의 제 1 출력(108) 및 제 2 출력 단자(110)에 각각 접속되는 버스(12)의 제 1 입력 단자(104) 및 버스의 제 2 출력 단자(106)를 포함한다. 버스를 떠나는 전류는 114로 나타낸 화살표의 방향에서 제 2 출력 단자(110)의 출력 전류이다.

모니터링 모듈(102)은 태양광 모듈(112)의 출력 전압을 측정하기 위한 유닛(122) 및 통신 송신기(120)를 포함한다.

통신 송신기(120)는 버스의 제 1 입력 단자(104) 및 버스의 제 2 출력 단자(106)에 각각 접속되는 제 1 입력 단자(124) 및 제 2 출력 단자(126)를 포함한다.

통신 송신기(120)는 또한 원격 측정을 위한 제 3 입력 단자(128) 및 도 3에 나타내지 않은 온도 센서로부터 온도 측정치, 및 전압 측정 유닛(122)에 의해 통칭 태양광 모듈(112)의 전압의 측정치를 각각 수신하기 위한 원격 측정을 위한 제 4 입력 단자(130)를 포함한다.

전압(122)을 측정하기 위한 유닛은, 버스(12)의 제 2 출력 단자(106) 및 통신 송신기(120)의 원격 측정을 위한 제 4 입력 단자(130)에 각각 접속되는 측정치를 취하는 제 1 단자(132) 및 제 2 측정치 공급 단자(134)를 포함한다.

도 3에 따르면, 각각의 통신 송신기(6, 8)는 - 송신기를 나타내는 하나는 도 2의 통칭 통신 송신기(120)임 - 도 2의 것들과 동일한 외부 인터페이스 단자들, 즉 제 1 입력 단자(124), 제 2 출력 단자(126), 원격 측정을 위한 제 3 입력 단자(128) 및 원격 측정을 위한 제 4 입력 단자(130)를 구비한다.

통신 송신기(120)는 디지털 컴퓨터(142) 및 펄스 발생기(144)를 포함한다.

디지털 컴퓨터(142)는 여기서 넓은 온도 범위에 걸쳐 적격이고 100℃를 초과하는 상측 온도에서 작동할 수 있는, 전통적인 아키텍처를 갖는 마이크로컨트롤러 또는 마이크로프로세서이다.

제 3 및 제 4 원격 측정 입력 단자들(128, 130)에 접속되는 디지털 컴퓨터(142)는 펄스 발생기(144)의 변조 입력 단자(148) 및 통신 송신기에 전용인 내부 참조 클록(150)에 접속되는 출력 단자(146)를 구비한다.

디지털 컴퓨터(142)는 제 3 및 제 4 입력 단자들(128, 130)에 제공되는 샘플링된 디지털 원격 측정 데이터를 샘플링 및 디지털화된 원격 측정 정보를 포함하는 변조 통신 메시지로 변환하기 위한 디지털 처리를 구현하도록 구성된다.

디지털 처리는 순차로 실행되는 소프트웨어 모듈들 형태로 구현된다.

제 1 프레임을 형성하기 위한 제 1 모듈(152)은 0과 1 중에서 선택되는 2개의 상태들에 대해 인코딩되는, 2진의 원 데이터 또는 비트들의 제 1 상수(Nt)의 제 1 시퀀스 형태로 제 1의 원 송신 프레임을 형성하도록 구성된다. 제 1 프레임을 형성하는 2진의 원 데이터의 시퀀스는 송신기, 페이로드, 송신기의 어드레스에서 페이로드로부터 결정되는 제 1 프레임에 대한 에러 검출 코드를 특징짓는 독특하고 상이한 물리적 어드레스로 세분된다. 페이로드는 샘플링된 원격 측정 데이터, 여기서 모듈의 온도 및 출력 전압을 포함하고, 한편 송신기의 물리적 어드레스는 현장 설치(on-site installation) 동안 로딩 또는 공장에서 미리 로딩된 어드레스이다. 에러 검출 코드는 다항식 형태의 미리 결정된 미리 결정된 대수적 알고리즘에 기초하여 계산된다.

제 2 주파수 확산 모듈(154)은 SF로 나타낸 미리 결정된 확산 인자를 이용하여, 제 1의 원 송신 프레임을 전송 스펙트럼 면에서 확산된 제 2 전송 프레임으로 확산하도록 구성된다. 제 2 확산 전송 프레임은 침들의 제 2 시퀀스 형태를 취한다. 제 2 확산 전송 프레임은 2진의 원 데이터 또는 길이들(Ns)을 갖는 워드들의 모든 가능한 시퀀스들의 세트와 전력 Ns 심볼들에 대한 2개의 세트 간의 전단사 대응 규칙에 따라, 심볼들로서 불리는, 비트들의 제 2의 미리 결정된 수(Ns)의 길이를 갖는 워드들에 의해 연속해서 취해지는 제 1의 원 송신 프레임의 2진의 원 데이터를 먼저 인코딩하고, 이후 0과 1 중에서 선택되는 2개의 상태들에 대해 인코딩되는, 일련의 2진 칩들에 의해 형성되는, 별개의 엘리멘트리 인코딩, 전송 및 확산 시퀀스에서 각각의 획득된 심볼을 인코딩하여 생성된다. 그러므로, 엘리멘트리 인코딩 시퀀스는 심볼에 의존하고, 길이에 대해, 확산 인자(SF)로서 정의되는 칩들의 동일한 제 3의 미리 결정된 정수를 가진다. 각각의 엘리멘트리 확산 인코딩 시퀀스가 결정되고 송신기 및 통신 시스템의 사전 디자인 선택으로부터 생긴다. 제 2 모듈 및 제 2 통신 시스템을 설계하는 단계 동안, 각각의 엘리멘트리 확산 인코딩 시퀀스는 상관 이동의 절대값이 칩의 지속기간보다 크거나 같은 자기-상관 적들의 제 2 레벨들 중 어느 하나보다 명확히 큰 제 1 레벨을 가지는 균형 코드를 형성하도록 길이로서 확산 인자(SF)를 갖는, 칩들의 가능한 시퀀스들 중에서 선택되었다. 제 1 레벨에 대한 제 2 레벨들 중 어느 하나의 비율은 0.3보다 작거나 같은 채로 있다.

모든 송신기들에 의해 사용되는 심볼들의 엘리멘트리 확산 인코딩 시퀀스들은 동일하고, 즉 통신 송신기에 일반적이고 독립적이다. 단지 물리적 어드레스는 통신 송신기를 특징짓고 그것을 식별하는 것을 가능하게 한다.

따라서, 물리적 어드레스에 의해 식별되는, 임의의 주어진 송신기에 의해 생성되는 확산 제 2 프레임들의 전송 모멘트들은 송신기 이외의 동기화 신호를 고려하지 않고 송신기에 의해 독자적으로 및 자유롭게 결정된다. 이렇게 얻어진 통신 프로토콜은 통신 송신기들 및/또는 송신기들 및 통신 수신기 사이에서 교환되는 신호들의 결여로 인해 단순화되고 더 강인하다.

특히, 획득된 통신 프로토콜은, 모니터링 모듈들이 시간에 있어서 예측 가능하게 결정되지 않은 간격들로, 즉 임의로, 그리고 적어도 태양광 모듈들 각각에 대해 분 당 하나의 전송 빈도로 데이터를 송신할지라도, 중앙국에 의한 동기화 비콘의 송신을 제거하는 것을 가능하게 한다.

여기서, 제 2 프레임들의 초기 전송의 시간들의 홉들(hops)을 생성하기 위한 제 3 모듈(156)은, 통신 송신기의 물리적 어드레스에 의존한 독특하고 상이한 시퀀스에 따라, 연속 칩들의 2개의 확산 제 2 프레임들을 분리하는 가변 길이들을 갖는 시간 간격들을 생성하도록 무작위로 또는 의사-무작위로 분배되는 제 2 확산 프레임들의 초기 전송의 시간들을 생성하도록 구성된다.

제 3 모듈(156)에 의해 결정된 가변 길이들을 갖는 시간 간격들은 예를 들어 미리 결정된 알고리즘에 따라 의사 난수 발생기에 의해 생성된다.

난수들을 발생하기 위한 하나의 구현하기 용이하고 유효한 알고리즘은 예를 들어, 알고리즘에 의해 발생된 시퀀스에 대한 입력 파라미터인 것으로 간주되는, 통신 송신기의 물리적 어드레스에 기초한 매우 긴 기간들의 임의의 시퀀스들의 매우 큰 수를 발생시킬 수 있는, G. Marsaglia에 의해 개발된 MWC(Multily-With-Carry) 알고리즘이다.

따라서, 제 2 프레임들의 초기 전송의 시간들의 무작위 시퀀스로 인해 독특하고 상이한 제 3 모듈(156)의 각각의 통신 송신기 내의 존재는 2개의 상이한 송신기들에 의해 전송된 2개의 프레임들이 일치하도록 수신 시에 중첩되게 되고, 즉 적어도 2개의 심볼들이 동기적으로 중첩되게 되는 이벤트의 주파수를 감소시켜, 2개의 프레임들 사이의 충돌을 해결하는 것을 불가능하게 한다.

대안으로, 각각의 통신 송신기의 디지털 컴퓨터는 제 3 모듈을 가지지 않는다. 이러한 구성은 전송 용량의 열화를 가져오지만 통신 시스템의 신뢰성이 유지된다.

도 4 및 제 1 실시예에 따르면, 제 1의 원 프레임(202)은 여기서 64 비트들의 시퀀스(204)이고, 즉, 여기서 제 1 정수(Nt)는 64와 같다.

제 1 프레임(202)을 형성하는 비트들의 시퀀스(204)는 송신기를 구별하여 특징짓는 32비트들의 물리적 어드레스(206), 페이로드(208), 여기서는 태양광 모듈의 출력 전압의 원격 측정을 위한 8 비트 및 태양광 모듈의 환경의 온도의 원격 측정을 위한 8 비트들을 포함하는 16 비트들, 및 물리적 어드레스들의 블라인드 해상도(blind resolution) 및 에러 검출을 위한 16 비트들의 에러 정정 코드(210) 사이에 분포된다.

송신기들 각각을 독특하고 상이하게 특징짓는 물리적 어드레스(206) 비트들은 디지털 컴퓨터의 플리시 메모리에 저장된다.

두문자어 CRC(Cyclic Redundancy Check)를 이용하여 나타낸 에러 검출 코드(210)는 ANSI에 의해 정규화된 16비트들의 길이를 갖고 발생기로서 다항식 X¹⁶ + X¹⁵ + X² + 1을 가지는 코드이다.

제 1 전송 프레임(202)은 2 비트들의 일련의 워드들(212)로 분할되고, 각각의 워드는 대응하는 심볼로 인코딩되고, 심볼들은 다음의 전단사 대응 규칙에 따라 지배되고: 워드 00은 대응하는 심볼 S0을 가지며, 워드 01은 대응하는 심볼 S1을 가지며, 워드 10은 대응하는 심볼 S2를 가지며, 워드 11은 대응하는 심볼 S3을 가진다.

도 5에 따르면, 각각의 심볼은 16개의 2진 칩들을 구성되는 상이한 엘리멘트리 칩-인코딩 시퀀스에 대해 인코딩되고, 각각의 칩은 가능한 상태들 0과 1 중에서 선택되는 상태를 가진다.

여기서, 심볼 S0은 2바이트들에 대해 16진법으로 8C5D으로 기재되는, CO로 나타낸, 16개의 칩들(222)의 제 1 인코딩 및 기본 시퀀스에 대해 인코딩된다.

심볼 S1은 2바이트들에 대해 16진법으로 CD25으로 기재되는, C1으로 나타낸, 16개의 칩들(224)의 제 2 인코딩 및 기본 시퀀스에 대해 인코딩된다.

심볼 S2는 기본 C0를 갖는 제 1 인코딩 시퀀스(222)의 부울 덧셈의 방향에 대해 역 시퀀스인, C2로 나타낸, 16개의 칩들(226)의 제 3 인코딩 및 기본 시퀀스에 대해 인코딩된다.

심볼 S2는 기본 C1를 갖는 제 1 인코딩 시퀀스(224)의 부울 덧셈의 방향에 대해 역 시퀀스인, C3로 나타낸, 16개의 칩들(228)의 제 3 인코딩 및 기본 시퀀스에 대해 인코딩된다.

따라서, 심볼들의 비트들, 및 엘리멘트리 칩-인코딩 시퀀스들의 심볼들의 연속 인코딩을 통해, 제 1의 원 프레임은 512 칩들의 길이를 갖는 제 2 프레임으로 변환된다.

엘리멘트리 인코딩 시퀀스들(222, 224, 226, 228)은 다음의 요건들을 충족시키기 위해 선택되었다.

엘리멘트리 인코딩 시퀀스들(222, 224, 226, 228)은 밸런싱되고, 즉 각각은 디코딩을 더 용이하게 하는 동일한 수의 영들 및 1들을 가진다.

엘리멘트리 인코딩 시퀀스들(C0, C1, C2, C3)에서 인코딩된 심볼들(S0, S1, S2, S3)의 임의의 시퀀스로서 구성되는 제 2 프레임과 독립적으로, 동일한 상태, 즉, 0 또는 1의 연속 칩들의 수는 3보다 작거나 같고, 이것은 전송 신호에서 직류 성분 및 저주파수 성분들을 제거하고, 입력에서의 아날로그 수신 헤드를 더 용이하게 생산하게 한다.

각각의 엘리멘트리 인코딩 시퀀스(222, 224, 226, 228)의 자기-상관 특성들은 수신기의 상관기의 출력에 대한 예측 성능, 즉 상관 이동이 없을 때 높은 신호 진폭 및 상관 이동이 존재할 때 상당히 낮은 사이드 로브들의 진폭의 면에서 양호하다.

제 1의 2개의 기본 인코딩 시퀀스들(222, 224) 간의 교차-상관 특성들은 상관 이동과 독립적으로 낮은 상관 레벨의 면에서 양호하고, 이것은 수신기의 상관기의 출력에서 높은 신호 대 잡음비를 획득하는 것을 가능하게 한다.

도 6에 따르면, x-축(254) 상의 칩 기간들의 수로 표현되는 상관 지연의 함수로서, 인코딩된 심볼 S0에 대응하는, 제 1 기본 시퀀스(222)의 자기상관 적의 전개 곡선의 제 1 트레이싱(252)은 명백히 좁은 중앙 자기상관 피크(256)를 나타낸다.

1과 15를 포함해서 이들 사이에 포함되는 대수 지연들의 절대값들에 대해 획득된 자기상관 적의 값들은 0.3보다 작거나 같게 유지된다.

도 6에 따르면, x-축(254) 상의 칩 기간들의 수로 표현되는 대수 상관 지연의 함수로서, 인코딩된 심볼 S0에 대응하는, 제 1 기본 시퀀스(222)에 의해, 인코딩된 심볼 S1에 대응하는 제 2 기본 시퀀스(224)의 교차-상관 적의 전개 곡선의 제 2 트레이싱(262)은 대수 지연의 임의의 값에 대해, 교차-상관 적이 0.3보다 작거나 같게 유지되는 것을 나타낸다.

도 7에 따르면, x-축(284) 상의 칩 기간들의 수로 표현된는 상관 이동의 함수로서, 인코딩된 심볼 S1에 대응하는, 제 2 기본 시퀀스(224)의 자기상관 적의 전개 곡선의 제 1 트레이싱(282)은 명백히 좁은 중앙 자기상관 피크(286)를 나타낸다.

1과 15을 포함해서 이들 사이에 포함되는 대수 지연들의 절대값들에 대해 획득된 자기상관 적의 값들은 0.3보다 작거나 같게 유지된다.

도 7에 따르면, x-축(284) 상의 칩 기간들의 수로 표현되는 대수 상관 지연의 함수로서, 인코딩된 심볼 S1에 대응하는 제 2 기본 시퀀스(224)에 의해,. 인코딩된 심볼 S0에 대응하는 제 1 기본 시퀀스(222)의 교차-상관 적의 전개 곡선의 제 2 트레이싱(292)은 대수 지연의 임의의 값에 대해, 교차-상관 적이 0.25보다 작거나 같게 유지되는 것을 나타낸다.

제 3 상보형 인코딩 시퀀스(226)와 제 1 기본 인코딩 시퀀스(222)의 교차-상관 특성들, 제 4 상보형 인코딩 시퀀스(228)와 제 2 기본 인코딩 시퀀스(224)의 특성들은 각각 높은 진폭을 갖는 음의 중앙 피크로 이어지고, 넌-제로 상관 이동들에 대응하는 상관 적들의 진폭은 작다는 것이 주목되어야 한다.

도 8 및 전송 프로토콜의 제 2 실시예에 따르면, 제 1의 원 송신 프레임은 도 4에 기재된 제 1 실시예에 깆대된 제 1 전송 프레임(202)과 동일한 구조, 즉 송신기의 물리적 어드레스(206)에 분포되는 64 비트들의 시퀀스(204), 원격 측정 데이터를 포함하는 페이로드(208), 및 에러 검출 코드 CRC(210)를 가진다.

여기서, 심볼 및 비트의 개념들이 결합되고 2개의 심볼들은 상태 0의 비트에 대응하는 제 1 심볼(SB0) 및 상태 1의 비트에 대응하는 제 2 심볼(SB1)로 구분될 수 있다.

도 9에 따르면, 각각의 심볼은 16개의 2진 칩들을 구성하는 상이한 엘리멘트리 확산 시퀀스에 대해 인코딩되고, 각각의 칩은 가능한 상태들 0 및 1 중에서 선택되는 상태를 가진다.

여기서, 심볼(SB0)은 참조번호 222로 도 5에 기재된 것과 동일하고 2바이트들에 대해 16진법으로 8C5D로 기재되는 16개의 칩들(322)의 제 1 인코딩 및 기본 시퀀스에 대해 인코딩된다.

심볼(SB1)은 제 1 인코딩 시퀀스(322)의 부울 덧셈의 방향에 대해 역 시퀀스ㅇ이고, 도 5에 기재된 제 3 인코딩 시퀀스(226)와 동일한, 16개의 칩들(326)의 제 2 인코딩 시퀀스에 대해 인코딩된다.

따라서, 비트들 또는 심볼들, 및 대응하는 칩들의 엘리멘트리 인코딩 시퀀스들로 비트들의 연속 인코딩에 의해, 제 1의 원 프레임(322)은 1024 칩들의 긴 제 2 프레임으로 변환된다.

엘리멘트리 인코딩 시퀀스들(322, 326)은 이후 다음의 요건들을 충족시키기 위해 엘리멘트리 인코딩 시퀀스들(222, 224, 226, 228)와 같이 선택된다.

엘리멘트리 인코딩 시퀀스들(322, 326)은 균형이 맞추지고, 즉, 각각은 동일한 수의 영들 및 1들을 가져서, 디코딩을 더 용이하게 한다.

인코딩된 심볼들(SB0, SB1)의 임의의 시퀀스로서 구성되는 제 2 프레임과 독립적으로, 동일한 상태, 즉, 0 또는 1의 연속 칩들의 수는 0보다 작거나 같아, 전송된 신호에서 직류 성분 및 저 주파수 성분들을 제거하고 입력에서 아날로그 수신 헤드가 더 용이하게 생성되게 한다.

각각의 엘리멘트리 인코딩 시퀀스(322, 326)의 자기상관 특성들은 수신기의 상관기의 출력에 대한 예측 성능, 즉 상관 이동이 없을 때의 높은 신호 진폭 및 상관 이동들이 존재할 때의 상당히 낮은 사이드 로브들의 진폭의 면에서 양호하다. 제 1 엘리멘트리 인코딩 시퀀스(322)의 자기상관 특성들은 도 6의 트레이싱에 나타낸 것들과 동일하다.

제 2 상보형 인코딩 시퀀스(326)와 제 1 기본 인코딩 시퀀스(322)의 교차-상관은 높은 진폭을 갖는 음의 중앙 피크로 이어지고 난-제로 상관 이동들에 대응하는 상관 적들의 진폭은 낮다는 것이 주목되어야 한다.

도 10, 11, 12 및 13에 따르면, 도 3의 펄스 발생기(144)는 값(V1)을 갖는 전압 발생기(402), 값(I1)을 갖는 전류 발생기(404), 값(Z1)을 갖는 임피던스 변조기(406)의 제 1 실시예, 및 디지털 컴퓨터로부터의 제어 신호에 의해 제어되는 2개의 상태들을 갖는 값(V1)을 갖는 전압 발생기(408)의 제 2 실시예에 의해 각각 생성된다.

값들(I1, V1, Z1)은 일정 또는 가변일 수 있어, 태양광 모듈(112) 및 태양광 체인(photovoltaic chain)의 동작 조건들에 적응시킨다.

펄스 발생기에 의해 발생되는 I_PG로 표시된 전류는 I_PG1로 표기되고 태양광 모듈(122)에 의해 흡수되는 제 1 전류, 및 태양광 체인, 즉 캐리어 전류를 갖는 버스(12)를 가로지로는 제 2 전류로 분할된다. 제 2 전류(I_PG2)는 전체 전송 체인, 특히 수신기 및 Zinv으로 표기되는 인버터의 입력 임피던스를 가로지른다.

공급 체인의 모듈 및 그것의 관련 통신 송신기에 대한 식별 인덱스를 나타내기 위해 j 및 제 2 대응 전류 I_PG2(j)를 이용하여, 그 제 2 전류는 관계:

(관계(1))

을 증명하고, 여기서 n은 태양광 모듈들의 수 또는 통신 시스템의 송신기들의 수를 나타내고,

는 펄스 발생기가 부착되는 인덱스 j를 갖는 모듈의 임피던스를 나타낸다.

인버터의 입력 임피던스가 통신 주파수 대역에서 매우 낮고 모듈들의 임피던스들의 합 전에 무시 가능하므로, 관계(1)는 관계:

(관계(2))

관계로서 단순화될 수 있다.

각각의 통신 신호

는 통신 수신기를 가로지르고, 여기서, 전류/전압 변환 후, 획득된 전압 신호가 처리된다.

도 14에 따르면, 펄스 발생기를 통한 통신 송신기에 의해 변조되어 전송된 신호의 전압의 시간에 대한 전개(412)의 일례가 도시된다.

그것의 전류 펄스 발생기를 통한 각각의 통신 송신기에 의해 구현되는 모듈은 온/오프 키잉(OOK) 타입의 변조이다.

전류 펄스 발생기는 또한 컴퓨터에 의해 송신되는 칩 신호에 의해 제어되고 태양광 모듈에 직렬로 가변 전압 강하를 삽입하는 전압 OOK 변조기로서 보여질 수 있다.

버스를 통해 변조된 출력 전압은 2개의 상이한 전압 레벨들에 의해 획득되고, 펄스의 2개의 레벨들을 분리하는 진폭은 5 볼트 +/- 10%와 같은 것으로 취해지고, 전송 레이트는 여기서 1 kbps(kilobits per second)와 같은 것으로 취해진다.

상승 펄스 에지들의 상승 시간 및 하강 펄스 에지들의 하강 시간은 전송 스펙트럼 밖의 기생 주파수들을 감소시키고 따라서 전자기 호환성(electromagnetic compatibility: EMC)의 요건들을 준수하도록 조정되었다.

각각의 통신 신호

는 통신 수신기를 가로지르고, 여기서, 전류/전압 변환 후, 획득된 전압 신호가 처리된다.

도 15 및 제 1 실시예에 따라, 도 4에 기재된 제 1 인코딩 실시예에 따라 처리된 통신 신호들을 수신하는데 적합한 수신기(502)는 더 하류에 위치된 통신 송신기에 DC 전류 버스(12)를 통해 접속된 제 1 상류 단자(504), 캐리어 전류로 버스를 통해 파워 인버터에 접속된 제 2 하류 단자(506), 이들이 결합되어 있는 통신 송신기의 물리적 어드레스가 수반되는 원격 측정 데이터를 고도의 신뢰성으로 제공하기 위한 제 3 출력 단자(508)를 포함한다.

통신 수신기(502)는 아날로그 헤드(514), 아날로그/디지털 컨버터(516), 및 디지털 컴퓨터(518)를 구비한다.

아날로그 헤드(514)는 통신 송신기들에 의해 전송되고 캐리어 전류 버스 상에서 전달되는 통신 신호들의 합인 수신된 통신 신호를 철회(withdraw), 증폭 및 필터링하도록 구성된다.

요소들이 도 15에 도시되지 않은 아날로그 헤드(514)는 저 주파수 성분들이 저 레벨을 가지며 정보를 전달하지 않는 수신된 통신 신호를 분리하기 위해 고역 통과 능동 필터가 추종되는 전류/전압 컨버터를 구비하고, 증폭되고 필터링된 수신된 통신 신호를 출력 단자(520)에 제공한다. 전류/전압 컨버터(516)는 예를 들어 제 1 상류 단자(504)와 제 2 하류 단자(506) 사이에 접속되는 1 mohm의 전압 철회의 분로 저항기, 및 입력이 철회 저항기에 의해 분로된 연산 증폭기를 구비한다.

아날로그/디지털 컨버터(516)는 아날로그 헤드(514)로부터 수신된 신호 - 직류 성분이 제거됨 - 를 적어도 칩들의 2배의 전송 주파수로 반복되는 샘플링 모멘트들에서 수신 신호 샘플들로 샘플링하도록 구성되고, 샘플링 모멘트들은 칩의 지속기간과 같은 기간에 따라 순환적으로 반복되고 1과 Nphi 상에 포함되는 위상 랭크에 의해 각각 식별되는 2개의 위상들보다 크거나 같은 제 4의 미리 결정된 수(Nphi)에 의해 서로 추종한다.

아날로그/디지털 컨버터(516)는 아날로그 헤드(514)의 출력 단자(520)에 접속되는 입력 단자(522)를 구비하고, 여기서는 예로서, 각각 상이한 위상 랭크(φ(1), φ(2))에 대응한 2개의 제 1 및 제 2 디지털 출력 단자들(532, 534)을 포함한다.

디지털 컴퓨터(518)는 여기서 넓은 온도 범위에 걸쳐 적합할 수 있는 전통적인 아키텍처를 갖는 마이크로프로세서 또는 마이크로컨트롤러이다.

대안으로, 디지털 컴퓨터는 아날로그/디지털 컨버터를 포함한다.

컴퓨터(518)는 아날로그/디지털 컨버터(516)의 제 1 및 제 2 디지털 출력 단자들(532, 534)에 각각 접속되는 제 1 단자 및 제 2 입력 단자(542, 544), 및 통신 수신기의 출력 단자(508), 및 내부 클록(546)을 구비한다.

디지털 컴퓨터(508)는 입력 단자들(542, 544)에 제공되는 샘플링된 디지털 데이터를 태양광 모듈들에 관한 신뢰 가능한 디지털 데이터로 변환하도록 디지털 처리를 구현하도록 구성된다.

디지털 처리는 순차로 실행되는 소프트웨어 모듈들 형태로 구현된다.

제 1 모듈(552) 및 제 2 모듈(554)은 제 1 위상 랭크(φ(1)) 및 제 2 위상 랭크(φ(2))와 각각 연관된다.

제 1 및 제 2 모듈들(552, 554)은, 각각의 위상에 대해, 각각의 샘플링 모멘트 후 및 다수의 이전의 제 1 샘플들로부터, 심볼의 길이(Ns)로 제산한 프레임의 이진 데이터(Nt)의 전체 수와 확산 인자(SF)의 적과 같은, 샘플링 모멘트의 것과 동일한 위상 랭크로, 연관된 제 3의 원 수신 프레임, 제 1 위상 랭크(φ(1))에서의 제 1 랭크 및 제 2 위상 랭크(φ(2))에서의 제 2 랭크를, 슬라이딩 프레임 윈도 상관 유닛(556, 558) 및 기본 엘리멘트리 인코딩 시퀀스들의 세트를 이용하여 결정하는 것으로 각각 구성된다.

엄격히 말해 제 3 프레임의 결정을 구현하기 위해, 전력 컨버터의 2차 고조파를 거절하기 위한 디지털 필터링은 관련 거절 유닛(560, 562)에 의해 제 1 및 제 2 모듈들(552, 554) 내에서 구현된다는 것이 주목되어야 한다.

제 3 모듈(564) 및 제 4 모듈(566)은 제 1 모듈(552) 및 제 2 모듈(554)과 각각 결합된다.

제 3 및 제 4 모듈들(564, 566)은, 이들의 제 3의 각각의 프레임으로부터, 에러 검출 코드가 오류의 제 3 프레임을 검출하였는지를 검증하고, 에러가 에러 검출 코드에 의해 검출되지 않았을 때, 전송된 어드레스를 추출하고 그것을 송신기들(568)의 미리 결정된 리스트와 비교하도록 구성된다.

송신기들(568)의 미리 결정된 리스트는 그것의 설치 동안 수신기에서 결정되고 또는 에러가 에러 검출 코드에 의해 검출되지 않은 제 3 프레임들로부터 추출된 송신기 어드레스들에 대해 실시된 통계적 여과로부터 작성된 송신기들의 리스트로서 제공된 리스트이다.

추출된 어드레스가 리스트(568)에 나타날 때, 연관된 통신 송신기의 물리적 어드레스 및 페이로드의 원격 측정 데이터는 전달 유닛(570)에 의해 출력에 전달된다.

도 15에 따르면, 제 1 모듈(552)과 결합된 슬라이딩 프레임 윈도 상관 유닛(556)의 아키텍처만이 도시되고, 여기서 랭크(φ(2))를 갖는 샘플들만이 처리된다.

제 2 모듈(554)과 결합된 슬라이딩 프레임 윈도 상관 유닛(558)의, 도 15에 도시되지 않은 아키텍처는 제 1 모듈(552)의 상관 유닛(556)의 것과 동일하고 그것과는 제 2 랭크(φ(1))를 갖는 샘플들만이 처리되는 점만이 다르다.

제 1 슬라이딩 프레임 윈도 상관 유닛(556)은 변환된 상관 레플리카들의 세트 및 각각의 변환된 상관 레플리카의 가능한 시프트 구성들의 세트에 대한 가능한 상관 적들을 병렬로 계산하도록 구성된다. 이러한 병렬 계산은 각각의 샘플링 모멘트 후 및 확산 인자(SF)와 같은, 위상(φ(1))을 갖는 위상 샘플링 모멘트의 것과 동일한 제 1 랭크를 갖는 다수의 이전의 제 1 샘플들로부터 행해진다. 변환된 상관 레플리카들은 서로 간의 매치 없이 기본 엘리멘트리 인코딩 시퀀스들의 절반의 레벨들 0, 1을 레벨들 -1, 1로 변환하여 획득되고. 여기서, 알 수 있는 것과 같이, 인코딩된 심볼들(S0, S1)은 기본 엘리멘트리 시퀀스들의 제 1 세트에 대응하고, 제 1 세트의 것들에 상보적인 엘리멘트리 시퀀스들의 제 2 세트는 인코딩된 심볼(S2, S3)과 연관된 시퀀스들로 만들어진다. 여기서, 예를 들어, 변환된 상관 레플리카들은 연관된 엘리멘트리 전송 인코딩 시퀀스들(S0, S1)의 레벨들 0, 1을 변환하여 획득된다. 이러한 병렬 계산의 실시는 인코딩된 심볼(C0)의 제 1의 변환된 레플리카(R0) 및 인코딩된 심볼(C1)의 제 2의 변환된 레플리카(R1)에 각각 결합된 제 1 병렬 계산 유닛(572) 및 제 2 병렬 계산 유닛(574)에 의해 행해진다. 제 1 및 제 2 병렬 계산 유닛들(572, 574)은 랭크(φ(1))를 갖는 샘플들의 길이(SF)를 갖는 버퍼 메모리(576)에 의해 및 연관 메모리들(578, 580)에 저장된 변환된 레플리카들(R0, R1)에 의해 전력을 공급 받는다.

대안으로, 엘리멘트리 인코딩 시퀀스들 모두가 매치를 가지지 않을 때 즉, 모든 기본 인코딩 시퀀스들일 때, 변환된 상관 레플리카들은 레벨들 -1, 1로의 엘리멘트리 인코딩 시퀀스들의 세트의 레벨들 0, 1의 각각의 변환들에 의해 획득된다.

검출 유닛(582)을 통해, 제 1 슬라이딩 프레임 윈도 상관 유닛(556)은 가능한 상관 적들로부터 검출된 심볼로서 수신 심볼을 검출하도록 구성된다.

엘리멘트리 인코딩 시퀀스들의 세트의 서수가 기본 엘리멘트리 인코딩 시퀀스들의 세트의 서수에 2배일 때, 검출된 심볼은:

- 엘리멘트리 인코딩 시퀀스들의 세트의 서수가 서수에 2배일 때 최고 양의 레벨을 가지는 계산된 상관 적의 변환된 상관 레플리카와 연관된 엘리멘트리 인코딩 시퀀스,

- 또는 최고의 계산된 음의 레벨을 가지는 계산된 상관 적의 변환된 상관 레플리카와 연관된 엘리멘트리 인코딩 시퀀스의 상보형 엘리멘트리 시퀀스에 대응한다.

대안으로, 검출된 심볼은 엘리멘트리 인코딩 시퀀스들의 세트 및 변환된 상관 레프리카들의 세트의 각각의 기수들이 동일할 때 최고 레벨을 가지는 계산된 상관 적의 변환된 상관 레플리카와 연관된 엘리멘트리 인코딩 시퀀스에 대응한다.

심볼/비트 디코딩/직렬화 유닛(584)을 통해, 제 1 슬라이딩 프레임 윈도 상관 유닛(556)은 Ns의 대응하는 비트들의 시퀀스에서 검출 유닛(582)에 의해 검출된 심볼을 디코딩하고 그것의 길이로서 제 3 프레임의 길이(Nt)를 가지는 시프트 레지스터에 이전 데이터를 입력하도록 구성된다.

도 16 및 상세 아키텍처에 따르면, 제 1 병렬 계산 유닛(572)은 SF 엘리멘트리 상관기들의 배터리(592) 및 상관 적 선택 유닛(594)을 구비한다.

도 16에서, 602, 604, 606, 608로 각각 나타낸, 16개의 엘리멘트리 상관기들 중 4개만이 0.1, 14 및 15인, 인코딩 시퀀스(C0)와 연관된 변환된 엘리멘트리 레플리카(R0)의 상이한 시프트 랭크들에 대응지워져 도시된다.

16개의 엘리멘트리 상관기들(602, 604, 606, 608)은 병렬로 위치되고 버퍼 메모리의 출력에 접속된 상이한 제 1 입력(612, 614, 616, 618)에서, 랭크 0을 갖고 0 내지 15의 일련의 정수들로부터 선택된 상이한 시프트 랭크에 의해 순환적으로 이동된 연관된 변환된 엘리멘트리 레플리카(R0)의 제 2의 상이한 입력(622, 624, 626, 628)에 의해 각각 전력을 공급받는다.

각각의 엘리멘트리 상관기(602, 604, 606, 608)는 동일한 제 1 랭크(φ(1))를 갖는 수신된 샘플들에 대해 동일한 슬라이딩 윈도의 상관 적을 계산하도록 구성되고, 윈도는 여기서 랭크 0을 갖고 상이한 시프트 랭크에 의해 순환적으로 이동된, 연관된 변환된 엘리멘트리 레플리카(R0)로부터 독특하고 상이한 구성(632, 634, 636, 638)을 갖는 제 1 랭크의 16개의 연속 샘플들을 포함한다.

상관 유닛의 선택 유닛(594)은, 부호 변경 없이, 병렬로 계산되고 엘리멘트리 상관기들(602, 604, 606, 608)에 의해 제공되는 16 상관 적들에서 선택하도록 구성되고, 상관 적은 최대 절대값을 가진다.

도 17 및 인코딩 프로토콜의 제 2 실시예에 적합한 수신기(642)의 제 2 실시예에 따르면, 도 15의 수신기와 같은 수신기(642)는 동일한 아날로그 헤드(514) 및 동일한 아날로그/디지털 컨버터(516)를 포함한다.

도 15의 수신기와 같이, 수신기는 2개의 위상들(φ(1), φ(2))의 샘플링된 수신 신호 및 16과 같은 확산 인자 신호를 처리하도록 구성된다.

도 15의 수신기와는 달리, 검출된 심볼들은 2 비트 워드들이 아니며. 여기서, 비트들 및 심볼들의 부분들은 결합된다.

여기서, 수신기(642)는 도 15의 수신깅의 컴퓨터와 동일한 하드웨어 아키텍처 및 동일한 인터페이스 다이어그램을 갖는 컴퓨터(644)를 구비한다.

디지털 컴퓨터(644)는 그것의 소프트웨어 구성이 컴퓨터와 다르다.

순차로 실행되는 소프트웨어 모듈들 형태의 컴퓨터에 의해 행해지는 디지털 처리는 위상(φ(1))을 갖는 제 1 랭크 및 위상(φ(2))을 갖는 제 2 랭크와 각각 연관된 제 1 모듈(652) 및 제 2 모듈(654), 및 도 15에 기재된 것들과 동일한 제 3 및 제 4 모듈들(564, 566)을 구비한다.

제 1 및 제 2 모듈들(652, 654)은, 연관된 슬라이딩 프레임 윈도 상관 유닛(656, 658) 및 기본 엘리멘트리 인코딩 시퀀스들의 세트를 이용하여, 제 1 위상 랭크(φ(1)) 및 제 2 위상 랭크(φ(2))와 연관된 제 3의 원 수신 프레임 및 제 4의 원 수신 프레임을 각각 결정하기 위해 각각의 샘플링 모멘트 후 및 다수의 이전의 제 1 샘플들로부터, 및 여기서는 프레임의 이진 데이터(Nt)의 전체 수와 확산 인자(SF)의 적과 같은 샘플링 모멘트의 것들과 동일한 위상 랭크에 의해, 각각의 위상에 대해 각각 구성된다.

엄격히 말해 제 3 프레임 및 제 4 프레임의 결정을 시행하기 전에, 도 15에 기재된 것과 같은 전력 컨버터의 2차 고조파를 거절하기 위한 동일한 디지털 필터링이 동일한 관련 거절 유닛들(560, 562)에 의해 제 1 및 제 2 모듈들 내에서 실시된다는 것이 주목되어야 한다.

도 17에 따르면, 랭크(φ(1))를 갖는 샘플들만이 처리되는 제 1 모듈(652)과 결합된 슬라이딩 프레임 윈도 상관 유닛(656)의 아키텍처만이 상세히 도시된다.

제 2 모듈(654)과 결합된 슬라이딩 프레임 윈도 상관 유닛(658)의, 도 17에 도시되지 않은 아키텍처는 제 1 모듈의 상관 유닛(656)의 것과 동일하고 제 2 랭크 φ(2)의 샘플들만이 처리된다는 점만이 그것과 다르다.

제 1 슬라이딩 프레임 윈도 상관 유닛(656)은 변환된 상관 레플리카들의 세트 및 각각의 변환된 상관 레플리카의 가능한 시프트 구성들의 세트에 대해 가능한 상관 적들을 병렬로 계산하도록 구성된다. 이러한 병렬 계산은 각각의 샘플링 모멘트 후 및 다수의 이전의 제 1 샘플들로부터, 및 확산 인자(SF)와 동일한, 샘플링 모멘트의 것과 동일한 제 1 위상 랭크(φ(1))에 의해 행해진다. 변환된 상관 레플리카들은 이들 사이에 매치가 없는 엘리멘트리 전송 시퀀스들의 절반의 레벨들 0, 1을 레벨들 -1, 1로 변환하여 획득된다. 여기서, 도 7에 보여진 것과 같이, 인코딩된 심볼 또는 인코딩된 비트(SB0)는 기본 엘리멘트리 인코딩 시퀀스의 제 1 싱글톤 세트에 대응하고, 제 1 세트의 것에 상보형인 엘리멘트리 인코딩 시퀀스의 제 2 싱글톤 세트는 인코딩된 심볼(SB1), 즉, 인코딩된 비트 1와 연관된 시퀀스로 구성된다. 여기서, 예를 들어, 단일의 변환된 상관 레플리카(R0)는 심볼(SB0)과 연관된 기본 엘리멘트리 인코딩 시퀀스(C0)의 레벨들 0, 1을 변환하여 획득된다.

여기서 이러한 병렬 계산의 실시는 랭크(φ(1))를 갖는 샘플들의 길이(SF)를 갖는 동일한 버퍼 메모리(576)에 의해 공급되는 인코딩된 비트(S0)의 제 1의 변환된 레플리카 및 메모리(578)에 저장된 변환된 레플리카들과 연관된 제 1 병렬 계산 유닛(572)과 동일한 단일 병렬 계산 유닛에 의해 행해진다.

검출 유닛(682)을 통해, 제 1 슬라이딩 프레임 윈도 상관 유닛(656)은 가능한 상관 적들로부터 검출된 비트로서 수신된 비트를 검출하도록 구성된다.

엘리멘트리 인코딩 시퀀스들의 세트의 서수는 여기서 그 경우인 엘리멘트리 레플리카들의 세트의 서부에 2배일 때, 검출된 비트는:

- 계산된 상관 적이 절대값으로 최고 레벨을 가지면 양의 부호를 가지는 변환된 상관 레플리카와 연관된 엘리멘트리 인코딩 시퀀스,

- 또는 계산된 상관 적이 절대값으로 최고 레벨을 가지며 음의 부호를 가지는 변환된 상관 레플리카와 연관된 엘리멘트리 인코딩 시퀀스의 상보형 엘리멘트리 인코딩 시퀀스에 대응한다.

대안으로, 검출된 비트는 엘리멘트리 인코딩 시퀀스들의 세트 및 변환된 상관 레플리카들의 세트가 동일할 때 각각의 기수들에서 최고 레벨을 가지는 계산된 상관 적의 변환된 상관 레플리카와 연관된 엘리멘트리 인코딩 시퀀스에 대응한다.

비트 직렬화 유닛(684)을 통해, 제 1 슬라이딩 프레임 윈도 상관 유닛(656)은 그것의 길이에 대해 제 3 프레임의 길이(Nt)를 가지는 시프트 레지스터에 검출된 비트들 형태의 이진 데이터를 입력하도록 구성된다.

대안으로, 도 4, 15, 17에 기재된 디지털 컴퓨터들 및 이들의 소프트웨어 모듈들은 약간 높은 집적도를 가지는 케이블드 전자 로직 회로들, 예를 들어 전용 ASIC 회로, 하나 이상의 FPGA 회로들 형태로 만들어질 수 있다.

도 18에 따르면, 변조된 다이렉트 캐리어 전류에 의해 저 데이터-레이트 통신(702)을 위한 방법은 위에 기재한 통신 시스템을 구현한다.

통신 방법(702)은 하나 또는 복수의 적어도 2개의 통신 송신기들로부터 동일 수신기로 송신기 및 수신기를 함께 직렬로 파워 접속하는 DC 캐리어 전류를 갖는 와이어 버스를 통해 비동기적으로 및 평균 주파수로 전송되는 페이로드 메시지들을 전달하도록 설계된다.

통신 방법은 단계들 704, 706, 708, 710, 712, 714, 716, 718의 세트를 포함한다.

제 1 단계 704에서, 각각의 송신기는 0 및 1에서 선택된 2개의 상태들에 대해 인코딩된, 2진의 원 데이터의 제 1 상수(Nt)의 제 1 시퀀스 형태로 제 1의 원 송신 프레임을 형성하고, 제 1 프레임을 형성하는 2진의 원 데이터의 시퀀스는 송신기, 페이로드, 및 페이로드 및 송신기의 어드레스로부터 결정되는 제 1 프레임에 대한 에러 검출 코드를 특징짓는 독특하고 상이한 어드레스로 세분된다.

제 2 단계 706에서, 각각의 송신기는 주파수에 있어서, 미리 결정된 확산 인자(SF)에 의해, 전송 스펙트럼 면에서 제 2 확산 전송 프레임의 제 1의 원 송신 프레임을 확산하고, 제 2 확산 전송 프레임은 칩들의 제 2 시퀀스 형태를 취하고, 제 2 수(Ns)의 길이를 갖는 2진의 원 데이터의 모든 가능한 시퀀스들의 세트와 전력 Ns 심볼들에 대한 2개의 세트 간의 전단사 대응 규칙에 따라 제 1의 원 송신 프레임의 2진의 원 데이터를 제 2의 미리 결정된 수(Ns)의 길이를 갖는 심볼들로 제 1 인코딩하고, 다음에 0과 1에서 선택된 2개의 상태들에 대해 인코딩된 2진 칩들에 의해 형성되는 별개의 확산 엘리멘트리 인코딩 시퀀스에서의 각각의 획득된 심볼을 인코딩하여 획득되고, 별개의 엘리멘트리 인코딩 전송 시퀀스는 심볼에 의존하고 길이에 대해, 확산 인자(SF)로서 정의된 칩들의 제 3의 미리 결정된 정수를 가진다.

제 3 단계 708에서, 각각의 송신기는 와이어 버스를 통해, 미리 결정된 변조, 예를 들어 OOK 변조에 따라 송신기 신호로 제 2 확산 프레임의 칩들을 변조하고 전송한다. 각각의 엘리멘트리 인코딩 시퀀스는 다음의 요건들을 충족시키도록, 길이에 대한 확산 인자(SF)를 갖는 가능한 칩 시퀀스들 중에서 선택된다:

- 각각의 엘리멘트리 시퀀스는 제 1 레벨을 가지는 중앙 자기상관 피크 및 0.3보다 작거나 같은 비로 제 1 레벨보다 상당히 낮은 제 2 레벨들을 가지는 2차 자기상관 피크들을 가지는 균형 코드를 형성하고,

- 제 1 자기상관 레벨보다 상당히 낮은 서로에 대해 교차-상관 레벨들의 엘리멘트리 인코딩 시퀀스들의 적어도 절반,

- 송신기들 모두에 의해 사용되는 심볼들의 전송 및 확산을 위한 엘리멘트리 인코딩 시퀀스들이 송신기에 독립적이다.

각각의 송신기에 의해 생성된 제 1의 원 프레임들의 전송 모멘트들은 송신기 이외의 어떠한 동기화 신호도 고려하지 않고 각각의 송신기에 의해 독자적으로 및 자유롭게 결정된다.

제 4 단계 710에서, 통신 수신기는 통신 송신기들에 의해 방출되고 수신기의 입력으로 전달되는 통신 신호들의 합으로서 수신된 통신 신호를 캡쳐하고, 증폭하고 필터링한다.

제 5 단계 712에서, 통신 수신기는 칩들의 전송 주파수보다 큰 주파수에서 반복되는 샘플링 모멘트들에 따라 수신 신호 샘플들에서 수신 신호 - 수신 신호의 직류 성분은 제거됨 - 를 샘플링하고, 샘플링 모멘트들은 칩의 지속기간과 같은 기간에 따라 순환적으로 반복되고 1과 Nphi 사이에 포함되는 위상 랭크에 의해 각각 식별되는 위상들의, 2보다 크거나 같은 제 4의 미리 결정된 정수(Nphi)에 따라 서로를 추종한다.

제 6 단계 714에서, 각각의 샘플링 모멘트 후 및 심볼의 길이(Ns)에 의해 제산된 프레임의 이진 데이터(Nt)의 전체 수와 확산 인자(SF)의 적과 같은, 샘플링 모멘트의 것과 같은 동일한 위상 랭크를 이전의 제 1 샘플들의 제 5 번호로부터, 통신 수신기는 엘리멘트리 시퀀스들의 세트 및 슬라이딩 프레임 윈도 상관 유닛으로부터 제 3의 원 수신 프레임을 결정한다.

이후 제 7 단계 716에서, 동일한 위상 랭크와 연관된 각각의 샘플링 모멘트 후, Nphi와 연관된 제 3의 원 프레임들에서 동일한 위상 랭크와 연관된 샘플링 모멘트 및 직전의 샘플링 모멘트들 중 하나를 뺏을 때, 통신 수신기는 결정된 제 3 프레임의 에러 검출 코드가 오류의 제 3 프레임을 검출하는지를 검증하고, 에러가 에러 검출 코드에 의해 검출되지 않을 때, 수신기는 송신기 어드레스를 추출하고 그것을 송신기들의 미리 결정된 리스트와 비교한다.

Ns가 4와 같고 SF가 16과 같을 때, 32-비트 어드레스, 16-비트 페이로드, 16-비트 CRC를 이용하여 시스템의 예를 통해 전송의 강인성(robustness)을 사용하는 것이 가능하다. 무작위 프레임에 16 비트들의 유효 CRC를 가질 확률이 2^-16인 것이 도시될 수 있다. 프리-프레임이 0.5 ms마다 디코딩되므로, 유효 CRC를 갖는 후보 프레임은 평균적으로 33초마다 생성된다. 더욱이, 2³² 가능한 물리적 어드레스들이 있고 이들 중 24 이하가 태양광 체인에 사용되므로, 실제 어드레스의 거짓 검출의 확률은 2^-32의 24배이고, 5.5 10^-9이다. 따라서, 이러한 이벤트는 1일 당 24시간 동작을 가정할 때, 평균적으로 4백년마다 한번 발생할 것이다.

대안으로 위에 기재한 통신 시스템은 단일 통신 송신기를 구비한다.

통신 시스템의 적용 분야는 태양광 적용들에 제한되지 않고, 캐리어 전류를 갖는 통신 버스가 이용 가능한 다른 적용들로 연장될 수 있다.

Claims (14)

1. 송신기들 및 수신기를 서로 직렬로 접속하는 다이렉트 캐리어 전류를 이용하는 와이어 버스를 통해 적어도 2개의 통신 송신기들 중 하나 또는 복수의 송신기로부터 동일 수신기로 비동기적으로 및 평균 주파수로 전송되는 페이로드 메시지들을 전달하도록 설계된, 변조된 다이렉트 캐리어 전류를 통한 저 데이터-레이트 통신을 위한 시스템으로서,
   적어도 2개의 통신 송신기들(6, 8) 중 하나 또는 복수(4)의 송신기,
   통신 수신기(10),
   공유 전송 채널을 형성하고 2개의 송신기들(6, 8) 중 상기 복수(4)의 통신 송신기 및 상기 통신 수신기(10)를 접속하는 변조된 다이렉트 캐리어 전류를 갖는 와이어 버스(12)를 포함하고,
   각각의 통신 송신기(6, 8)는 0과 1 중에서 선택되는 2개의 상태들에 대해 인코딩되도록 2진의 원 데이터의 제 1 상수(Nt)의 제 1 시퀀스의 형태로 제 1의 원 송신 프레임(202)을 형성하도록 구성되고, 제 1 프레임(202)을 형성하는 상기 2진의 원 데이터 시퀀스는 상기 송신기, 페이로드(208), 및 상기 통신 송신기(6, 8)의 상기 물리적 어드레스(206) 및 상기 페이로드(208)로부터 결정된 상기 제 1 프레임에 대한 에러 검출 코드(210)를 특징짓는 독특하고 상이한 물리적 어드레스(206)로 분할되는, 저 데이터-레이트 통신을 위한 시스템에 있어서,
   각각의 통신 송신기(6, 8)는,
   주파수에 있어서 미리 결정된 확산 인자(SF)에 의해, 전송 스펙트럼의 면에서 상기 제 1의 원 송신 프레임(202)을 제 2 확산 전송 프레임(212)으로 확산하고, 상기 제 2 확산 전송 프레임(212)은 칩들의 제 2 시퀀스 형태를 취하고, 먼저 제 2 수(Ns)의 길이를 갖는 2진의 원 데이터의 모든 가능한 시퀀스들의 세트와 파워 Ns 심볼들에 대한 2개의 세트 간의 전단사(bijective) 대응 규칙에 따라 상기 제 1의 원 송신 프레임의 상기 2진의 원 데이터를 상기 제 2의 미리 결정된 수(Ns)의 길이를 갖는 심볼들로 연속해서 인코딩하고, 이후 다음에 0과 1 중에서 선택되는 2개의 상태들에 대해 인코딩되는, 2진 칩들에 의해 형성되는 별개의 확산 엘리멘트리 인코딩 시퀀스(222, 224, 226, 228)로 각각의 획득된 심볼을 인코딩하여 획득되고, 확산을 위한 상기 별개의 엘리멘트리 인코딩 시퀀스(222, 224, 226, 228)는 상기 심볼에 의존하고 길이에 대해 상기 확산 인자(SF)로서 규정된 칩들의 제 3의 미리 결정된 정수를 가지며,
   미리 결정된 변조에 따라 전송된 통신 신호로 상기 제 2 확산 프레임(212)의 상기 칩들을, 상기 와이어 버스(12)를 통해 변조 및 전송하도록 구성되고,
   각각의 엘리멘트리 확산 시퀀스는 상관 이동들(correlation shifts)을 가지는 상관 적들(correlation products)의 제 2 레벨들보다 명백히 높은 제 1 레벨을 가지는 중앙 자기상관 피크를 가지는 균형 코드(balanced code)를 형성하도록, 길이로서의 확산 인자(SF)를 갖는 상기 가능한 칩 시퀀스들 중에서 선택되고, 상기 상관 이동들(correlation shifts)의 지속기간은 칩 기간(chip period)보다 크거나 같고,
   상기 송신기들(4, 6) 모두에 의해 사용되는 상기 심볼들을 확산하기 위한 상기 엘리멘트리 인코딩 시퀀스들은 동일하고,
   각각의 송신기(6, 8)에 의해 발생되는 상기 제 2 확산 프레임들(212)의 초기 전송 시간들은 상기 송신기 이외의 동기화 신호를 고려하지 않고(6, 8), 각각의 송신기(6, 8)에 의해 자율적으로 및 자유롭게 결정되는 것을 특징으로 하는, 캐리어 전류를 통한 저 데이터-레이트 통신을 위한 시스템.
2. 제 1 항에 있어서,
   상이한 송신기들(6, 8)로부터 오는 상기 제 2 확산 프레임들을 분리하는 가변 길이를 갖는 시간 간격들을 생성하고 상기 수신된 제 2 확산 프레임들을 비동기화하기 위해, 각각의 송신기(6, 8)는 영(zero)보다 크거나 같은 칩 기간들의 유리수(rational number)에 의해 무작위로 또는 의사-무작위로 분배 및 분리되는, 상기 제 2 확산 프레임들의 상기 초기 전송 시간들을 생성하기 위한 독특하고 상이한 연관 모듈(156)을 포함하는, 캐리어 전류를 통한 저 데이터-레이트 통신을 위한 시스템.
3. 제 1 항 또는 제 2 항에 있어서,
   엘리멘트리 시퀀스들의 수와 같은 상기 심볼들의 수는 정수들 2, 4, 8의 세트에 포함되고,
   상기 확산 인자는 4보다 크거나 같고, 바람직하게는 16과 같은, 캐리어 전류를 통한 저 데이터-레이트 통신을 위한 시스템.
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
   엘리멘트리 인코딩 시퀀스들의 세트는 기본 엘리멘트리 인코딩 시퀀스들의 제 1 세트 및 각각 동일한 서수를 가지는 엘리멘트리 인코딩 시퀀스들의 제 2 세트로 구성되고,
   상기 제 2 세트의 상기 엘리멘트리 인코딩 시퀀스들 각각은 상기 제 1 세트에 대응하는 기본 엘리멘트리 인코딩 시퀀스의 상보형 인코딩 시퀀스인, 캐리어 전류를 통한 저 데이터-레이트 통신을 위한 시스템.
5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
   상기 통신 송신기들(6, 8)에 의해 실시되는 상기 칩들의 상기 변조는 상기 오프/온 키잉(off/on keying: OOK) 타입의 변조이고, 상기 오프/온 키잉(off/on keying: OOK) 타입의 변조에 따르면 칩의 0의 상태는 상기 버스(12) 상의 제 1 전압 레벨에 대응하고, 상기 칩의 1 상태는 상기 버스(12) 상의 상기 제 1 전압 레벨과는 다른 제 2 전압 레벨에 대응하는, 캐리어 전류를 통한 저 데이터-레이트 통신을 위한 시스템.
6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
   각각의 통신 송신기(6, 8)는 상기 버스(12) 상의 상기 칩들의 상기 변조를 실시하기 위해 펄스 발생기(402, 404, 406, 408)를 포함하고,
   상기 펄스 발생기(402, 404, 406, 408)는 전류 제어 발생기(404), 전압 제어 발생기(402, 408), 및 임피던스 제어 변조기(406)가 되도록 선택될 수 있는, 캐리어 전류를 통한 저 데이터-레이트 통신을 위한 시스템.
7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
   상기 수신기(10)는 상기 통신 송신기들(6, 8)에 의해 방출되고 상기 통신 수신기(10)의 입력으로 전달되는 상기 통신 신호들의 합인 수신된 통신 신호를 필터 및 증폭하고,
   적어도 상기 칩들의 상기 전송 주파수와 같거나 2배의 주파수에서 반복되는 샘플링 모멘트들에 따라 수신 신호 샘플들에서 상기 직류 성분이 제거된 상기 수신 신호를 샘플링하고, 상기 샘플링 모멘트들은 상기 칩의 상기 지속기간과 같은 기간에 따라 순환적으로 반복되고 1과 Nphi 사이에 포함되는 위상 랭크에 의해 각각 식별되는 위상들의 2보다 크거나 같은 제 4의 미리 결정된 수(Nphi)에 따라 서로 추종하고,
   각각의 샘플링 모멘트 후 및 심볼의 상기 길이(Ns)로 제산한 프레임의 이진 데이터(Nt)의 전체 수와 상기 확산 스펙트럼(SF)의 적과 같은 상기 샘플링 모멘트의 것과 동일한 위상 랭크를 갖는 제 1 샘플들의 이전 수로부터, 슬라이딩 프레임 윈도 상관 유닛(556, 558) 및 엘리멘트리 시퀀스들의 상기 세트를 이용하여 제 3의 원 수신 프레임을 결정하고, 이후
   상기 제 3 프레임으로부터, 상기 제 3의 결정된 프레임의 상기 에러 검출 코드가 제 3의 오류 프레임을 검출하는지를 검증하고, 에러가 상기 에러 검출 코드에 의해 검출되지 않을 때, 상기 송신기의 어드레스를 추출하고 그것을 송신기들(568)의 미리 결정된 리스트와 비교하도록 구성되는, 캐리어 전류를 통한 저 데이터-레이트 통신을 위한 시스템.
8. 제 7 항에 있어서,
   상기 수신기(10)의 상기 슬라이딩 프레임 윈도 상관 유닛(556)은,
   각각의 샘플링 모멘트 후 및 상기 확산 인자(SF)와 동일한 상기 샘플링 모멘트의 것과 동일한 위상 랭크를 갖는 이전의 제 1 샘플들의 수로부터, 변환된 상관 레플리카들의 세트 및 각각의 변환 상관 레플리카에 대한 가능한 시프트 구성들의 상기 세트에 대해 병렬로 상기 가능한 상관 적들을 계산하고, 상기 변환된 상관 레플리카들은 레벨들 -1, 1로의 확산 인코딩 시퀀스들의 상기 세트의 레벨들 0, 1의 각각의 변환에 의해 획득되거나, 또는 상기 엘리멘트리 전송 시퀀스들이 기본 엘리멘트리 인코딩 시퀀스들의 제 1 세트 및 상기 제 1 세트의 기본의 것들과 상보적인 엘리멘트리 인코딩 시퀀스들의 제 2 세트로 구성될 때 상기 기본 엘리멘트리 전송 인코딩 시퀀스들 사이에 매치가 없는 상기 기본 엘리멘트리 전송 인코딩 시퀀스들의 절반의 상기 레벨들 0, 1을 레벨들 -1, 1로 변환하여 획득되고,
   인코딩 엘리멘트리 시퀀스들의 상기 세트 및 변환된 상관 레플리카들의 상기 세트의 상기 각각의 기수들이 동일할 때 최고 레벨을 가지는 상기 계산된 상관 적의 상기 변환된 상관 레플리카와 연관된 상기 엘리멘트리 인코딩 시퀀스,
   또는 엘리멘트리 인코딩 시퀀스들의 상기 세트의 상기 서수가 변환된 상관 레플리커들의 상기 세트의 상기 서수의 2배일 때 최고 양의 레벨을 가지는 상기 계산된 상관 적의 상기 변환된 상관 레플리카와 연관된 상기 엘리멘트리 인코딩 시퀀스,
   또는 엘리멘트리 인코딩 시퀀스들의 상기 세트의 상기 서수가 변환된 상관 레플리카들의 상기 세트의 상기 서수의 2배일 때 계산된 최고 음의 레벨을 가지는 상기 상관 적의 상기 변환된 상관 레플리카와 연관된 상기 기본 엘리멘트리 인코딩 시퀀스의 상기 상보형 엘리멘트리 인코딩 시퀀스에 대응하는 상기 심볼인 상기 수신 심볼을 검출하고,
   이후 Ns 대응하는 비트들의 시퀀스에서 상기 심볼을 디코딩하고 제 3 프레임의 상기 길이(Nt)를 그것의 길이로서 가지는 시프트 레지스터에 상기 이진 데이터를 입력하도록 구성되는, 캐리어 전류를 통한 저 데이터-레이트 통신을 위한 시스템.
9. 제 7 항 또는 제 8 항에 있어서,
   미리 결정된 송신기들(568)의 상기 리스트는 상기 수신기가 설치될 때 상기 수신기에서 제공 및 결정되는 리스트이고 또는 에러가 상기 에러 검출 코드에 의해 검출되지 않을 때 상기 제 3 프레임들로부터 추출되는 상기 송신기 어드레스들 상에 실시되는 통계적 여과로부터 구성되는 송신기들의 리스트인, 캐리어 전류를 통한 저 데이터-레이트 통신을 위한 시스템.
10. 상기 통신 송신기들(6, 8) 및 상기 통신 수신기(10)를 서로 직렬로 접속하는 다이렉트 캐리어 전류를 이용하는 와이어 버스(12)를 통해 적어도 2개의 통신 송신기들(6, 8) 중 하나 또는 복수(4)의 송신기로부터 동일한 통신 수신기로 비동기하여 그리고 평균 주파수로 전달되는 페이로드 메시지들을 전달하도록 설계된 제 1 항 내지 제 9 항 중 어느 한 항에 따른 통신 시스템에 의해 구현되는 변조된 다이렉트 캐리어 전류를 통한 저 데이터-레이트 통신을 위한 방법으로서,
    각각의 통신 송신기는 0과 1 중에서 선택되는 2개의 상태들에 대해 인코딩되는, 2진의 원 데이터의 제 1 상수(Nt)의 제 1 시퀀스 형태로 제 1의 원 송신 프레임을 형성하고, 제 1 프레임을 형성하는 상기 2진의 원 데이터 시퀀스는 상기 송신기, 페이로드, 및 상기 페이로드 및 상기 송신기의 상기 어드레스로부터 결정되는 상기 제 1 프레임에 대한 에러 검출 코드를 특징짓는 독특하고 상이한 어드레스로 세분되는, 저 데이터-레이트 통신을 위한 방법에 있어서,
    각각의 송신기는 주파수에 있어서 미리 결정된 확산 인자(SF)에 의해, 전송 스펙트럼의 면에서 상기 제 1의 원 송신 프레임을 제 2 확산 전송 프레임으로 확산하고(706), 상기 제 2 확산 전송 프레임은 칩들의 제 2 시퀀스 형태를 취하고, 먼저 상기 제 2 수(Ns)의 길이를 갖는 2진의 원 데이터의 모든 가능한 시퀀스들의 세트와 상기 파워 Ns 심볼들에 대한 2개의 세트 간의 전단사 대응 규칙에 따라 상기 제 1의 원 송신 프레임의 상기 2진의 원 데이터를 제 2의 미리 결정된 수(Ns)의 길이를 갖는 심볼들로 연속해서 인코딩하고, 이후 0 및 1 중에서 선택되는 2개의 상태들에 대해 인코딩되는, 2진 칩들에 의해 형성되는 별개의 확산 엘리멘트리 인코딩 시퀀스에 각각의 획득된 심볼을 포함시켜 획득되고, 확산하기 위한 상기 별개의 엘리멘트리 인코딩 시퀀스는 상기 심볼에 의존하고 길이에 대해, 상기 확산 인자(SF)로서 정의되는 칩들의 제 3의 미리 결정된 정수를 가지며, 이후
    각각의 송신기는 상기 와이어 버스를 통해, 미리 결정된 변조에 따라 송신기 신호로 상기 제 2 확산 프레임의 상기 칩들을 변조 및 전송하고(708),
    각각의 엘리멘트리 전송 시퀀스는 상관 이동들을 가지는 상기 상관 적들의 상기 제 2 레벨들보다 명백하게 높은 제 1 레벨을 가지는 중앙 자기상관 피크를 가지는 균형 코드를 형성하도록, 확산 인자(SF) 길이를 갖는 상기 가능한 칩 시퀀스들 중에서 선택되고, 상관 이동들의 상기 지속기간은 칩 기간보다 크거나 같고,
    상기 통신 송신기들 모두에 의해 사용되는 상기 심볼들을 확산시키는 상기 엘리멘트리 인코딩 시퀀스들은 상기 통신 송신기와 독립적이고,
    각각의 통신 송신기에 의해 발생되는 상기 제 2 확산 프레임들의 상기 초기 전송의 상기 시간들은 상기 통신 송신기 이외의 동기화 신호를 고려하지 않고, 각각의 통신 송신기에 의해 독자적으로 및 자유롭게 결정되는 것을 특징으로 하는, 저 데이터-레이트 통신을 위한 방법.
11. 제 10 항에 있어서,
    상기 통신 수신기(10)는 상기 송신기들(6, 8)에 의해 방출되고 상기 수신기의 입력으로 전달되는 상기 통신 신호들의 합인 수신된 통신 신호를 필터링 및 증폭하고(710),
    상기 통신 수신기(10)는 상기 수신된 통신 신호를 샘플링하고, 상기 수신된 통신 신호의 상기 직류 성분은 적어도 상기 칩들의 상기 전송 주파수와 같거나 2배인 주파수에서 반복되는 샘플링 모멘트들에 따라 수신 신호 샘플들에서 제거되고, 상기 샘플링 모멘트들은 상기 칩의 상기 지속기간과 같은 기간에 따라 순환적으로 반복되고 1과 Nphi 사이에 포함되는 위상 랭크에 의해 각각 식별되는 위상들의, 2보다 크거나 같은, 제 4의 미리 결정된 수(Nphi)에 따라 서로를 추종하고,
    각각의 샘플링 모멘트 후 및 심볼의 상기 길이(Ns)로 제산한 프레임의 이진 데이터(Nt)의 전체 수와 상기 확산 스펙트럼(SF)의 적과 같은, 상기 샘플링 모멘트의 것과 동일한 위상 랭크를 갖는 제 1 샘플들의 이전 수로부터, 상기 수신기는 슬라이딩 프레임 윈도 상관 유닛 및 엘리멘트리 시퀀스들의 상기 세트를 이용하여 제 3의 원 수신 프레임을 결정하고(714), 이후
    상기 제 3 프레임으로부터, 상기 수신기는 상기 제 3의 결정된 프레임의 상기 에러 검출 코드가 상기 제 3의 오류 프레임을 검출하는지를 검증하고(716), 에러가 상기 에러 검출 코드에 의해 검출되지 않을 때, 상기 수신기는 상기 송신기의 어드레스를 추출하고 그것을 송신기들의 미리 결정된 리스트와 비교하는, 저 데이터-레이트 통신을 위한 방법.
12. 제 1 항 내지 제 10 항 중 어느 한 항에 규정된 시스템에 통합되도록 설계되는 통신 송신기로서, 0과 1 중에서 선택되는 2개의 상태들에 대해 인코딩되는, 2진의 원 데이터의 제 1 상수(Nt)의 제 1 시퀀스 형태로 제 1의 원 송신 프레임을 형성하기 위한 제 1 모듈(152)을 포함하고, 제 1 프레임을 형성하는 상기 2진의 원 데이터 시퀀스는 상기 송신기, 페이로드, 및 상기 송신기의 상기 페이로드 및 상기 어드레스로부터 결정되는 상기 제 1 프레임에 대한 에러 검출 코드를 특징짓는 독특하고 상이한 어드레스로 세분되는, 통신 송신기에 있어서, 상기 통신 송신기는
    주파수에 있어서 미리 결정된 확산 인자(SF)에 의해, 전송 스펙트럼의 면에서 상기 제 1의 원 송신 프레임을 제 2 확산 전송 프레임으로 확산하도록 구성되는 제 2 모듈(154)로서, 상기 제 2 확산 전송 프레임은 칩들의 제 2 시퀀스 형태를 취하고, 먼저 제 2 수(Ns)의 길이를 갖는 2진의 원 데이터의 모든 가능한 시퀀스들의 세트와 파워 Ns 심볼들에 대한 2개의 세트 간의 전단사(bijective) 대응 규칙에 따라 상기 제 1의 원 송신 프레임의 상기 2진의 원 데이터를 상기 제 2의 미리 결정된 수(Ns)의 길이를 갖는 심볼들로 연속해서 인코딩하고, 이후 다음에 0과 1 중에서 선택되는 2개의 상태들에 대해 인코딩되는, 2진 칩들에 의해 형성되는 별개의 확산 엘리멘트리 인코딩 시퀀스에 각각의 획득된 심볼을 포함시켜 획득되고, 확산을 위한 상기 별개의 엘리멘트리 인코딩 시퀀스는 상기 심볼에 의존하고 길이에 대해 상기 확산 인자(SF)로서 규정된 칩들의 제 3의 미리 결정된 정수를 가지는, 상기 제 2 모듈(154),
    미리 결정된 변조에 따라 전송된 통신 신호로 상기 제 2 확산 프레임의 상기 칩들을, 상기 와이어 버스 상에서 변조 및 전송하기 위한 펄스 발생기(144)를 포함하고,
    각각의 엘리멘트리 전송 시퀀스는 상관 이동들(correlation shifts)을 가지는 상관 적들(correlation products)의 제 2 레벨들보다 명백히 높은 제 1 레벨을 가지는 중앙 자기상관 피크를 가지는 균형 코드(balanced code)를 형성하도록, 길이로서의 확산 인자(SF)를 갖는 상기 가능한 칩 시퀀스들 중에서 선택되고, 상기 상관 이동들(correlation shifts)의 지속기간은 칩 기간(chip period)보다 크거나 같고,
    각각의 송신기에 의해 발생되는 상기 2개의 프레임들의 초기 전송 시간들은 상기 송신기 이외의 동기화 신호를 고려하지 않고, 각각의 송신기에 의해 자율적으로 및 자유롭게 결정되는 것을 특징으로 하는, 통신 송신기.
13. 제 1 항 내지 제 10 항 중 어느 한 항에 따라 규정된 시스템에 통합되도록 설계된 통신 수신기로서,
    상기 통신 송신기들에 의해 방출되고 상기 수신기의 입력으로 전달되는 상기 통신 신호들의 합인 수신된 통신 신호를 필터링 및 증폭하기 위한 아날로그 헤드(514), 및
    상기 수신된 신호를 샘플링하기 위한 유닛(516)으로서, 상기 수신된 통신 신호의 상기 직류 성분은 적어도 상기 칩들의 상기 전송 주파수와 실질적으로 같거나 2배인 나이키스트 주파수에서 반복되는 샘플링 모멘트들에 따라 수신 신호 샘플들에서 상기 아날로그 헤드(516)에 의해 제거되고, 상기 샘플링 모멘트들은 상기 칩의 상기 지속기간과 같은 기간에 따라 순환적으로 반복되고 1과 Nphi 사이에 포함되는 위상 랭크에 의해 각각 식별되는 위상들의, 2보다 크거나 같은, 제 4의 미리 결정된 수(Nphi)에 따라 서로를 추종하는, 상기 유닛(516),
    각각의 샘플링 모멘트 후 및 심볼의 상기 길이(Ns)로 제산한 프레임의 이진 데이터(Nt)의 전체 수와 상기 확산 스펙트럼(SF)의 적과 같은, 상기 샘플링 모멘트의 것과 동일한 위상 랭크를 갖는 제 1 샘플들의 이전 수로부터, 슬라이딩 프레임 윈도 상관 유닛 및 엘리멘트리 시퀀스들의 상기 세트를 이용하여 제 3의 원 수신 프레임을 결정하고, 이후
    상기 제 3 프레임으로부터, 상기 제 3의 결정된 프레임의 상기 에러 검출 코드가 상기 제 3의 오류 프레임을 검출하는지를 검증하고, 에러가 상기 에러 검출 코드에 의해 검출되지 않을 때, 상기 송신기의 어드레스를 추출하고 그것을 송신기들의 미리 결정된 리스트와 비교하도록 구성되는 처리 유닛(518)을 포함하는, 통신 수신기.
14. 프로그램이 제 1 항 내지 제 9 항 중 어느 한 항에 따른 통신 시스템의 하나 이상의 디지털 컴퓨터들 상에서 작동할 때 제 10 항 내지 제 11 항 중 어느 한 항에 따른 상기 통신 방법의 단계들을 구현하는 프로그램 코드 명령들을 포함하는 컴퓨터 프로그램 제품.

Images