KR20150099995A - 반도체 패키지 및 그 제조방법 - Google Patents
반도체 패키지 및 그 제조방법 Download PDFInfo
- Publication number
- KR20150099995A KR20150099995A KR1020140021246A KR20140021246A KR20150099995A KR 20150099995 A KR20150099995 A KR 20150099995A KR 1020140021246 A KR1020140021246 A KR 1020140021246A KR 20140021246 A KR20140021246 A KR 20140021246A KR 20150099995 A KR20150099995 A KR 20150099995A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- reinforcing plate
- wiring
- sealing material
- wiring portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 156
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 83
- 239000003566 sealing material Substances 0.000 claims abstract description 51
- 238000000465 moulding Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 59
- 239000008393 encapsulating agent Substances 0.000 claims description 50
- 230000008569 process Effects 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 17
- 238000005538 encapsulation Methods 0.000 claims description 8
- 238000003825 pressing Methods 0.000 claims description 5
- 238000007789 sealing Methods 0.000 claims description 4
- 239000012530 fluid Substances 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 2
- 229920005989 resin Polymers 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 61
- 239000012790 adhesive layer Substances 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000012993 chemical processing Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 239000003351 stiffener Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000012768 molten material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
반도체칩의 몰딩구조를 포함하는 반도체 패키지 및 그 제조방법이 개시된다. 본 발명의 실시예에 따른 반도체 패키지는 반도체칩과, 반도체칩의 신호패드와 전기적으로 연결되고 반도체칩의 외측으로 연장되는 배선층과, 배선층을 절연하는 절연층을 포함하는 배선부와, 반도체칩과 배선부를 몰딩하는 봉지재와, 배선부의 반도체칩이 위치하는 면과 대향하는 면에 마련되고 배선층과 전기적으로 연결되는 외부 연결단자와, 봉지재의 배선부가 위치하는 면과 대향하는 면에 마련되고 봉지재의 일 면을 커버하며 봉지재보다 내열강도가 우수한 보강판을 포함하는 반도체 패키지.
Description
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 반도체칩의 몰딩구조를 포함하는 반도체 패키지 및 그 제조방법에 관한 것이다.
최근 반도체 소자는 공정 기술의 미세화 및 기능의 다양화로 인해 칩 사이즈는 감소하고 입출력 단자들의 갯수는 증가함에 따라 전극 패드 피치는 점점 미세화되고 있으며, 다양한 기능의 융합화가 가속됨에 따라 여러 소자를 하나의 패키지 내에 집적하는 시스템 레벨 패키징 기술이 대두되고 있다. 또한 시스템 레벨 패키징 기술은 동작 간 노이즈를 최소화하고 신호 속도를 향상시키기 위하여 짧은 신호 거리를 유지할 수 있는 3차원 적층 기술 형태로 변화되고 있다.
한편 이러한 기술 개선요구와 더불어 제품 가격 상승을 제어하기 위하여 생산성이 높고 제조 원가를 절감하기 위하여, 복수의 반도체칩을 포함하는 적층형 반도체 패키지를 구현하거나, 또는 서로 다른 기능을 가지는 반도체칩을 집적한 SIP(System in Package)를 구현하고 있다.
반도체 패키지는 반도체칩간 또는 반도체칩과 기판간의 전기적 연결을 위하여 범프볼 기술을 이용하는 플립칩 공법에 의해 제조되어 왔다. 이와 같은 범프볼 기술에 있어서, 상기 범프볼의 미세화의 한계로 인하여 패키지의 입출력 패드의 갯수 및 칩의 사이즈가 제한된다는 문제점이 있었다. 즉, 상기 패키지는 반도체칩의 소형화 또는 입출력 패드의 갯수가 증가할 경우, 최종 입출력 단자인 솔더볼의 수를 반도체칩 상면 내에서 모두 수용하는데 한계가 있었다. 이를 개선하기 위해, 패키지는 회로기판 내부에 반도체칩을 실장하는 임베디드 구조나 반도체칩의 최종 입출력 단자인 솔더볼을 상기 반도체칩의 외주면에 배치시키는 팬아웃(fan-out) 구조등이 개발되었다.
공개특허공보 제10-2009-0016149호(2009.02.13. 공개)에는 도전성 포스트를 포함하는 반도체 패키지가 개시되어 있고, 공개특허공보 제10-2011-0077213호(2011.07.07. 공개)에는 팬아웃 타입의 반도체 패키지가 개시되어 있다.
본 발명의 실시예는 열 변형에 대한 구조적 안정성이 증가하고 공정을 간소화할 수 있는 반도체 패키지 및 그 제조방법에 관한 것이다.
본 발명의 일 측면에 따르면, 반도체칩; 상기 반도체칩의 신호패드와 전기적으로 연결되고 상기 반도체칩의 외측으로 연장되는 배선층과, 상기 배선층을 절연하는 절연층을 포함하는 배선부; 상기 반도체칩과 상기 배선부를 몰딩하는 봉지재; 상기 배선부의 상기 반도체칩이 위치하는 면과 대향하는 면에 마련되고 상기 배선층과 전기적으로 연결되는 외부 연결단자; 및 상기 봉지재의 상기 배선부가 위치하는 면과 대향하는 면에 마련되고 상기 봉지재의 일 면을 커버하며 상기 봉지재보다 내열강도가 우수한 보강판;을 포함하는 반도체 패키지가 제공될 수 있다.
상기 반도체칩의 외곽에 위치하는 신호패드를 연결하여 형성되는 가상의 영역보다 외곽에 위치하는 상기 외부 연결단자를 연결하여 형성되는 가상의 영역이 더 넓은 팬아웃 타입의 반도체 패키지가 제공될 수 있다.
상기 배선부는 상기 반도체칩의 외측으로 연장되고, 상기 봉지재는 상기 배선부의 일 면에서 상기 반도체칩이 마련되지 않는 영역과 상기 보강판 사이를 몰딩하는 반도체 패키지가 제공될 수 있다.
상기 보강판은 Si를 재료로 하는 웨이퍼로 형성되는 반도체 패키지가 제공될 수 있다.
상비 반도체칩의 비활성면과 상기 보강판이 직접 접촉하는 반도체 패키지가 제공될 수 있다.
본 발명의 다른 측면에 따르면, 2층의 절연층과 그 사이에 개재되는 배선층을 포함하는 배선부; 상기 배선부의 중앙부에 마련되고, 신호패드가 마련되는 활성면이 상기 배선부를 마주보고, 상기 신호패드와 상기 배선층이 전기적으로 연결되는 반도체칩; 상기 배선부의 일 면을 커버하여 상기 배선부와 상기 반도체칩을 몰딩하는 봉지재; 상기 봉지재의 일 면을 커버하도록 마련되고 상기 봉지재보다 내열강도가 우수한 보강판; 및 상기 배선부의 타 면에 부착되고 상기 배선층과 전기적으로 연결되어 상기 반도체칩을 외부 회로와 전기적으로 연결하는 외부 연결단자;를 포함하는 반도체 패키지가 제공될 수 있다.
본 발명의 또 다른 측면에 따르면, 베이스에 활성면이 마주보도록 반도체칩을 탑재하고, 상기 베이스와 이격되어 상기 반도체칩을 사이에 두도록 배치되는 보강판과 상기 베이스 사이에 봉지재를 충진하고 경화시켜 상기 반도체칩과 상기 보강판을 몰딩하고, 상기 베이스를 제거하고, 상기 베이스가 제거된 상기 반도체칩의 활성면과 상기 봉지재의 일 면에 배선부를 형성하여 상기 반도체칩의 신호패드와 배선층을 전기적으로 연결하고, 상기 배선층과 전기적으로 연결되도록 상기 배선부의 일 면에 외부 연결단자를 부착하는 반도체 패키지 제조방법이 제공될 수 있다.
상기 배선부를 형성하는 과정은, 상기 반도체칩의 활성면에 마련되는 신호패드가 노출되도록 제1절연층을 적층하고, 상기 신호패드와 전기적으로 연결되도록 제1 배선층이 형성되며, 상기 제1절연층 상에 상기 배선층과 상기 외부 연결단자가 접촉하는 부분을 노출하도록 제2절연층을 적층하는 반도체 패키지 제조방법이 제공될 수 있다.
상기 봉지재를 몰딩하는 과정은 상기 베이스와 상기 보강판 사이에 유동성이 있는 상태의 봉지재를 주입하고, 가열시킴과 함께 상기 베이스 또는 상기 보강판에 압력을 가하여 상기 봉지재를 가압하는 반도체 패키지 제조방법이 제공될 수 있다.
상기 배선층을 형성하는 과정은, 상기 신호패드 중 가장 외곽에 위치하는 신호패드를 연결하여 형성되는 가상의 영역을 확장하도록 상기 신호패드 중 가장 외곽에 위치하는 신호패드로부터 외측으로 연장되는 배선층을 마련하는 반도체 패키지 제조방법이 제공될 수 있다.
본 발명의 실시예에 따른 반도체 패키지 및 그 제조방법은 비활성면에 보강판을 포함하여 고온 공정의 진행 시에 패키지의 열 변형을 억제함으로써 구조적 안정성을 확보할 수 있다.
또한, 열전도도가 큰 보강판을 포함함으로써 패키지의 열방출이 용이하여 제품의 열적 신뢰성이 개선될 수 있다.
또한, 보강판이 빌드업 공정에 사용되던 캐리어를 대신함으로써 캐리어를 부착하는 공정을 삭제할 수 있어 패키지 제작공정을 간소화할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 패키지의 단면도이다.
도 2 내지 도 8은 본 발명의 실시예에 따른 반도체 패키지의 제작 공정을 나타내는 단면도이다.
도 2 내지 도 8은 본 발명의 실시예에 따른 반도체 패키지의 제작 공정을 나타내는 단면도이다.
이하에서는 본 발명의 실시예들을 첨부 도면을 참조하여 상세히 설명한다. 아래에서 소개하는 실시예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 사상을 충분히 전달하기 위해 제시하는 것일 뿐, 본 발명이 제시하는 실시예만으로 한정되는 것은 아니다. 본 발명은 다른 실시형태로도 구체화될 수 있다. 본 발명을 명확하게 설명하기 위하여 설명과 관계없는 부분은 도면에서 생략하였으며 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. 또한, 이하 사용되는 용어 중 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
도 1은 본 발명의 실시예에 따른 반도체 패키지(100)의 단면도이다.
본 발명의 실시예에 따른 반도체 패키지(100)는 반도체칩(110), 반도체칩(110)과 전기적으로 연결되는 배선부(120), 반도체칩(110) 주위를 밀봉하는 봉지재(130), 봉지재(130)를 덮는 보강판(150) 및 배선부(120)와 전기적으로 연결되어 외부 회로(미도시)에 반도체 패키지(100)를 연결하는 외부 연결단자(140)를 포함한다.
반도체칩(110)은 메모리칩이거나 로직칩일 수 있다. 일 예인 메모리 칩은 디램(DRAM), 에스램(SRAM), 플래시(flash), 피램(PRAM), 알이램(ReRAM), 에프이램(FeRAM) 또는 엠램(MRAM) 등을 포함할 수 있다. 일 예인 로직칩은 메모리칩들을 제어하는 제어기일 수 있다.
반도체칩(110)은 회로가 형성되는 활성영역을 포함하는 활성면(111)(활성면의 반대면을 비활성면(112)이라 한다)을 구비하고 활성면(111)에는 외부와 신호를 교환하기 위한 신호패드(113)가 형성될 수 있다. 신호패드(113)는 반도체칩(110)과 일체로 형성되는 것을 포함한다. 신호패드(113)는 배선부(120)와 전기적으로 연결된다. 신호패드(113)와 배선부(120)의 연결은 범프 또는 도전성 접착물질에 의할 수 있다. 예를 들어, 금속(납(Pb) 혹은 주석(Sn)을 포함)의 용융재에 의한 솔더 조인트 접합일 수 있다.
배선부(120)는 반도체칩(110)을 외부 연결단자(140)와 전기적으로 연결한다. 배선부(120)는 예를 들어 금속배선의 재배치 공정으로 형성할 수 있다. 배선부(120)는 금속 등의 도전성 물질을 포함할 수 있고, 예를 들어, 구리, 구리 합금, 알루미늄, 또는 알루미늄 합금을 포함할 수 있다. 또한, 배선부(120)는 미리 제조된 기판으로 구성될 수 있고, 압착, 접착, 리플로우 등에 의하여 반도체칩(110)에 접착될 수 있다.
배선부(120)는 절연층(121, 123)과 배선층(122)을 포함할 수 있다. 절연층(121, 123)은 2층(two layer) 구조로 형성되고, 그 사이에 배선층(122)이 개재될 수 있다. 배선부(120)는 반도체칩(110)과 배선층(122) 사이를 절연하는 제1절연층(121)과 배선층(122)을 외부와 절연하는 제2절연층(123)을 포함할 수 있다. 제1절연층(121)은 배선층(122)이 신호패드(113)와 연결되는 부분을 노출할 수 있으며, 제2절연층(123)은 배선층(122)이 외부 연결단자(140)와 연결되는 부분을 노출할 수 있다.
도면에는 절연층(121, 123)이 제1절연층(121)과 제2절연층(123)으로 구성되어 있으나, 제작 공정 또는 필요에 따라 제1절연층(121)이 생략되거나 제2절연층(123)이 생략될 수 있다. 하지만, 배선층(122)이 외부에 노출되는 경우 전기적 간섭이 발생할 수 있으므로 제2절연층(123)이 마련되는 것이 바람직하다. 또한, 제1절연층(121)과 제2절연층(123)은 일체로 형성되는 것이 가능하다. 이 때에는 배선부(120)의 상하를 기준으로 제1절연층과 제2절연층을 구분할 수 있다.
봉지재(130)는 배선부(120) 상에 위치하여 배선부(120)와 반도체칩(110)을 밀봉할 수 있다. 봉지재(130)는 절연물을 포함할 수 있고, 예를 들어 에폭시 몰딩 컴파운드(epoxy mold compound, EMC) 또는 엔캡슐런트(encapsulant)를 포함할 수 있다. 봉지재(130)는 유동성이 있는 상태에서 주입된 후 고온 환경에서 경화될 수 있다. 일 예로, 봉지재(130)를 가열함과 동시에 가압하는 과정을 포함할 수 있으며, 이 때 진공 공정을 추가하여 봉지재(130) 내부의 가스 등을 제거할 수 있다. 봉지재(130)가 경화되면서 반도체칩(110), 배선부(120), 및 봉지재(130)는 일체화되어 하나의 구조체를 이룬다.
봉지재(130)는 반도체칩(110)의 비활성면(112)과 측면을 둘러싸면서 몰딩할 수 있으며, 반도체칩(110)과 보강판(150) 사이를 몰딩할 수 있다. 또한, 반도체칩(110)의 활성면(111)이 배선부(120)와 접촉하지 않는 경우 반도체칩(110)과 배선부(120) 사이를 몰딩할 수도 있다.
외부 연결단자(140)는 배선부(120)의 일단에 연결되어 외부 기판(미도시) 또는 다른 반도체 패키지(미도시) 등과 반도체칩(110)을 전기적으로 연결하기 위한 것이다. 도 1에는 외부 연결단자(140)의 일 예로 솔더볼을 도시하였지만, 솔더범프 등을 포함한다. 또한, 외부 연결단자(140)의 표면에는 유기물 코팅 또는 금속도금 등의 표면처리가 수행되어 표면이 산화되는 것을 방지할 수 있다. 예를 들면, 유기물은 OSP(Organic Solder Preservation) 코팅일 수 있으며, 금속도금은 금(Au), 니켈(Ni), 납(Pb), 또는 실버(Ag) 도금 등으로 처리될 수 있다.
본 발명의 실시예에 따른 반도체 패키지(100)는 봉지재(130) 상에 보강판(150)이 마련된다. 보강판(150)은 봉지재(130)를 덮도록(또는 커버하도록) 마련되어 봉지재(130)를 견고하게 지지할 수 있다. 봉지재(130)를 덮는다는 의미는 봉지재(130)의 일 면(배선부(120)가 위치하는 면과 대향되는 면)이 외부로 노출되지 않도록 지지하는 것을 의미한다. 보강판(150)은 봉지재(130)의 일 면을 모두 커버하여 봉지재(130)가 열응력을 받아 변형되는 것을 방지할 수 있다.
보강판(150)은 봉지재(130) 보다 내열강도, 기계적 강도, 내열성, 및 열전도도 중 어느 하나 이상이 우수한 재료를 사용할 수 있다. 특히, 보강판(150)의 내열강도가 봉지재(130) 보다 우수한 경우 고온의 제조 공정에서도 강성을 유지할 수 있다.
보강판(150)은 웨이퍼(wafer), 유리(glass), 세라믹(ceramic), 또는 금속(metal) 중 어느 하나를 이용할 수 있다. 웨이퍼는 반도체 소자를 만드는 데 사용되는 것으로, 규소(Si)를 높은 순도로 정제하여 결정을 만든 후 얇게 잘라낸 것을 말한다. 웨이퍼는 반도체칩(110)의 재료로서도 사용되기 때문에 공정에서 반도체칩과 호환성이 높고 상대적으로 가격이 저렴하여 주로 사용될 수 있다. 또한, 반도체칩(110)과 보강판(150)의 물성을 유사하게 하는 경우 열변형 정도가 유사하여 구조적 안정성을 향상시킬 수 있다. 그 밖에 제품의 특성에 따라 보강판(150)에 요구되는 물적 성질이 달라질 수 있으며, 이에 따라 유리, 세라믹, 금속 중에서 선택하여 사용할 수 있다.
도 1에는 반도체칩(110)과 보강판(150) 사이에 봉지재(130)가 개재되어 있지만, 이와 달리 보강판(150)이 반도체칩(110)과 직접 접촉할 수 있다. 보강판(150)이 반도체칩(110)과 직접 접촉하는 경우 열전도성이 향상되어 반도체칩(110)에서 발생하는 열을 외부로 방출하는 데 유리할 수 있다. 또한, 보강판(150)과 반도체칩(110) 사이에 봉지재(130)를 제거함으로써 반도체 패키지(100)의 두께를 얇게 할 수 있다. 보강판(150)과 반도체칩(110) 사이에 봉지재(130)가 마련되는지 여부는 제품에 요구되는 성질이 방열 성능이 우수하고 박형일 것을 요구하는지, 구조적 강도와 밀봉성을 요구하는지 등에 따라서 선택될 수 있다.
보강판(150)은 반도체 패키지(100)의 제작공정에서 빌드업(Build-up) 공정을 위한 캐리어의 역할을 하기 때문에 별도의 캐리어를 부착 및 제거하는 공정을 삭제할 수 있다. 빌드업 공정은 배선부를 형성하는 과정을 포함하며, 절연층을 경화시키기 위해 고온 환경에서 이루어질 수 있으며 가압 과정이 필요할 수 있다. 따라서, 보강판(150)이 마련되지 않는 경우 내열강성이 우수한 캐리어를 부착하는 과정이 필수적으로 필요하다. 그러나, 본 발명의 실시예에 따른 반도체 패키지(100)는 보강판(150)이 봉지재(130)의 일 면을 견고하게 지지하고 있으며, 보강판(150)의 내열강성이 우수하기 때문에 별도의 캐리어가 불필요하게 된다.
또한, 기존의 봉지재를 형성하는 과정에서는 상부금형으로 봉지재를 압착하였기 때문에 봉지재의 상면을 평탄화하는 공정이 필요하였다. 그러나 보강판(150)이 봉지재(130)를 가압하여 부착되는 경우 봉지재(130)의 일 면이 노출되지 않기 때문에 별도의 평탄화 공정이 필요하지 않게 된다. 즉, 보강판(150)을 사용함으로써 재료비 감소와 공정의 단순화를 통한 경제적인 효과를 얻을 수 있다.
또한, 보강판(150)은 고온의 공정에서 반도체 패키지(100)의 변형을 방지할 수 있다. 봉지재(130) 또는 절연층(121, 123)을 경화하는 공정은 고온의 상태에서 이루어진다. 그러나 이러한 고온 상태에서는 봉지재(130)에 휨 현상(warpage)이 발생하거나 반도체칩(110)이 이동(Die drift)하는 등 의도하지 않은 변형이 발생할 수 있다. 이러한 변형은 후속 공정의 정밀도에 영향을 주기 때문에 품질 저하를 유발할 수 있다. 보강판(150)은 봉지재(130)의 일 면을 커버하고 고온에서도 강성을 유지하기 때문에 봉지재(130) 등의 휨 현상을 방지하여 반도체 패키지(100)의 정밀도 향상을 꾀할 수 있다.
또한, 최종적으로 반도체 패키지(100)가 제품으로서 완성된 후에도 보강판(150)이 형성됨으로써 반도체 패키지(100)의 열 내구성이 향상될 뿐만 아니라 충격에 의한 변형 및 파손을 방지할 수 있다. 또한, 보강판(150)이 형성됨으로써 봉지재(130)의 두께를 얇게 하여도 기존의 제품 이상의 강성을 확보할 수 있기 때문에 반도체 패키지(100)의 발열 성능이 개선될 수 있다. 보강판(150)으로 사용되는 재료(Si 등)가 봉지재(130)의 재료(EMC 등) 보다 열전도도가 높기 때문이다.
또한, 본 발명의 실시예(100)에 사용되는 봉지재(130)는 열전도율이 큰 열전도 봉지재(Thermally conductive EMC, 또는 열전도 강화수지)를 사용할 수 있다. 열전도 봉지재는 반도체칩(110)으로부터 발생되는 열이 보강판(150)으로 전달되는 정도를 향상시켜 반도체칩(110)의 과열을 방지할 수 있다. 보강판(150)이 형성되지 않는 경우 봉지재(130)가 강성을 확보하여야 하기 때문에 재료 선정에 어려움이 있었다. 그러나, 본 발명의 실시예에 따른 반도체 패키지(100)는 보강판(150)에 의한 구조적 안정성이 보장되기 때문에 열전도 봉지재 등의 사용이 자유롭다.
다음으로 도면을 참고하여 반도체 패키지(100)의 제작 공정을 설명하고, 보강판(150)의 기능 및 효과에 대하여 자세히 알아보도록 한다. 도 2 내지 도 8은 본 발명의 실시예에 따른 반도체 패키지(100)의 제작 공정을 나타내는 단면도이다.
도 2는 베이스(160) 상에 접착층(161)이 마련된 상태를, 도 3은 접착층(161)에 반도체칩(110)을 탑재하는 단계를 나타낸다. 베이스(160)는 반도체칩(110)을 지지하기 위한 것으로 강성이 있는 재질로 마련될 수 있다. 접착층(161)은 양면접착제를 사용할 수 있으며, 일 면이 베이스(160) 상에 부착되고 타 면에 반도체칩(110)이 부착될 수 있다.
반도체칩(110)은 활성면(111)이 아래를 향하도록 하여 탑재될 수 있다. 도 3에는 반도체칩(110)의 활성면(111)이 직접 접착층(161)에 부착되는 것을 도시하였으나, 이와 달리 신호패드(113)와 전기적으로 연결되는 신호전달부(미도시)가 접착층(161)에 접착되어 반도체칩(110)이 접착층(161)과 이격되도록 배치되는 것을 포함한다.
베이스(160) 상에는 소정 간격을 두고 다수의 반도체칩(110)이 부착되어, 한 번의 공정으로 다수의 반도체 패키지(100)를 동시에 제조할 수 있다. 반도체칩(110)은 소정 간격 이격되어 배치되는데, 본 발명의 실시예에 따른 반도체 패키지(100)가 팬아웃 구조를 형성하여 외부 연결단자(140)의 연결영역이 반도체칩(110)의 활성영역 보다 더 넓기 때문이다. 이 때, 외부 연결단자(140)의 연결영역은 도 1에서 최외곽에 위치하는 외부 연결단자(140)를 연결하여 형성되는 영역을 의미하고, 반도체칩(110)의 활성영역은 최외곽에 위치하는 신호패드(113)를 연결하여 형성되는 영역을 의미한다.
도 4는 보강판(150)을 형성함과 동시에 봉지재(130)를 밀봉하는 단계를 나타낸다. 봉지재(130)와 보강판(150)을 형성하는 방법으로는 2가지 방법이 제공될 수 있다.
첫 번째 방법은 봉지재(130)를 몰딩한 후에 보강판(150)을 부착하는 방법이다. 봉지재(130)는 베이스(160) 상에 유동성이 있는 상태로 주입(또는 베이스(160)와 상부금형 사이에 충진)될 수 있으며, 상부금형에 의해 고온 상태에서 압착되어 경화될 수 있다. 봉지재(130)는 틀 안에 부어져 인접하는 반도체칩(110) 사이 및 반도체칩(110) 상부에 충진되고, 시간의 경과에 따라 경화되는 과정에서 반도체칩(110)과 일체화될 수 있다. 보강판(150)은 경화된 봉지재(130) 상에 접착제를 이용하여 부착될 수 있지만, 봉지재(130)가 완전 경화되기 전에 봉지재(130) 상에 마련되어 압착되는 경우 봉지재(130)와 일체화되어 별도의 접착제가 필요하지 않을 수 있다. 이 때 보강판(150)을 고온 상태에서 압착하면 봉지재(130)와 보다 견고하게 일체화될 수 있다. 또한, 봉지재(130)가 일차로 경화된 후에 보강판(150)을 맞대어 재경화시킬 수 있다. 재경화과정은 가열과정을 통하여 봉지재(130)와 보강판(150)이 접촉하는 부분을 부분 용해시킨 후에 다시 경화과정을 거치도록 함으로써 봉지재(130)가 보강판(150)과 일체화될 수 있도록 하는 방법을 사용할 수 있다.
두 번째 방법은 보강판(150)을 상부금형으로 사용하여 봉지재(130)가 반도체칩(110)과 보강판(150)을 동시에 몰딩하는 방법이다. 봉지재(130)는 베이스(160) 상에 유동성이 있는 상태로 주입(또는 베이스(160)와 보강판(150) 사이에 충진)될 수 있으며, 보강판(150)에 의해 고온 상태에서 압착되어 경화될 수 있다. 봉지재(130)는 틀 안에 부어져 인접하는 반도체칩(110) 사이 및 반도체칩(110)과 보강판(150) 사이에 충진되고, 시간의 경과에 따라 경화되는 과정에서 반도체칩(110) 및 보강판(150)과 일체화될 수 있다. 보강판(150)으로 고온 압착하는 과정 동안에 봉지재(130)에 진공 압력을 가할 수 있다. 진공 압력에 의해 봉지재(130)는 보다 밀한 상태로 경화될 수 있다. 이상에서는 베이스(160)가 하부금형으로, 보강판(150)이 상부금형으로 작용하는 것을 설명하였지만, 이와 달리 보강판(150)을 하부 금형으로 사용하고 베이스(160)를 상부금형으로 사용하는 것이 가능하다.
봉지재(130)를 마련하는 방법으로 봉지재(130)가 유동성 있는 상태로 주입되는 것을 설명하였지만, 이와 달리 도포되거나 인쇄되는 등의 방법을 사용할 수 있으며, 봉지재(130)의 몰딩 방법은 관련 기술분야에서 통상적으로 사용되는 다양한 기술을 사용할 수 있을 것이다.
본 발명의 실시예에 따른 보강판(150)이 마련되는 반도체 패키지(100)에서 봉지재(130)를 몰딩하는 과정을 보강판이 존재하지 않는 반도체 패키지(미도시)에서 봉지재를 몰딩하는 과정과 비교하도록 하여 보강판(150)의 장점을 이해할 수 있다. 보강판이 존재하지 않는 반도체 패키지는 틀과 상부금형 사이에 봉지재를 주입하고 압착하여 경화됨을 설명하였다. 봉지재가 경화된 후에는 상부금형을 제거한 후에 봉지재의 상면을 그라인딩(grinding)하는 평탄화공정을 거친다. 그러나, 본 발명의 실시예에 따른 반도체 패키지(100)는 보강판(150)과 베이스(160) 사이에 봉지재(130)가 충진되기 때문에 봉지재(130) 상면을 평탄화하는 공정을 삭제할 수 있다. 따라서, 공정을 보다 단순화하여 생산성을 향상시킬 수 있다.
또한, 보강판이 존재하지 않는 반도체 패키지에서 봉지재가 경화되는 동안에 봉지재에 휨 현상이 발생하거나, 이로 인해 반도체칩 등의 이동(drift)이 발생할 수 있다. 봉지재의 하부는 베이스(160)가 견고하게 지지해주는 반면에, 봉지재의 상부는 외부에 노출되어 있어 봉지재가 고온 환경에서 경화되면서 열응력을 받기 때문이다. 그러나, 본 발명의 실시예에 따른 반도체 패키지(100)는 봉지재(130)의 하부는 베이스(160)가, 상부는 보강판(150)이 봉지재(130)를 지지하고 있기 때문 고온 환경에서 봉지재(130)가 경화되더라도 열응력에 의해 보강판(150)에 휘는 현상을 방지할 수 있다. 따라서 후속 공정에 균일한 제품을 공급할 수 있음으로써 후속 공정의 관리가 용이하고 제품의 품질이 향상될 수 있다.
도면에는 도시하지 않았지만 본 발명의 실시예에 따른 반도체 패키지(100)의 제조방법은 보강판(150)의 상부를 그라인딩하는 과정을 포함할 수 있다. 보강판(150)을 얇게 함으로서 반도체 패키지(100)의 두께를 얇게 하여 경박단소한 제품을 형성할 수 있다. 이 때, 보강판(150)의 두께는 봉지재(130)의 지지판으로써의 역할을 고려하여 정해지는 것이 바람직하다.
도 5는 베이스(160)와 접착층(161)을 제거하는 단계를 나타낸다. 봉지재(130)가 견고하게 경화된 상태에서 베이스(160)와 접착층(161)을 제거할 수 있다. 베이스(160)가 제거됨으로써 반도체칩(110)의 활성면(111)(특히 신호패드(113))가 외부로 노출된다.
도 6은 배선부(120)를 형성하는 단계를 나타낸다. 자세하게는 반도체칩(110)의 활성면(111)과 봉지재(130) 상에 제1절연층(121)을 적층한다. 제1절연층(121)을 적층함과 동시에 또는 그 이후에 신호패드(113)를 노출한다. 제1절연층(121)의 일부를 노출하는 방법으로 레이저 가공 또는 화학 가공 등에 의해 식각하는 방법을 사용할 수 있다.
다음으로 제1절연층(121) 상에 배선층(122)을 형성한다. 배선층(122)은 미리 패턴이 형성된 상태로 적층되거나 적층 후에 마스크를 통해 패턴이 형성될 수 있다. 배선층(122)은 제1절연층(121)의 노출부를 통해 신호패드(113)와 전기적으로 연결되고 재배선층(122)을 형성할 수 있다. 배선층(122)은 증착 또는 도금 등 다양한 방법을 이용하여 형성될 수 있다.
다음으로 제2절연층(123)을 적층한다. 제2절연층(123)을 적층함과 동시에 또는 그 이후에 배선층(122)의 일부를 노출한다. 노출되는 배선층(122)의 영역은 외부 연결단자(140)가 부착되는 영역이다. 제2절연층(123)의 일부를 노출하는 방법으로 레이저 가공 또는 화학 가공 등에 의해 식각하는 방법을 사용할 수 있다.
본 발명의 실시예에 따른 반도체 패키지(100)의 배선부(120)를 형성하는 과정에서는 제품의 하부를 보강판(150)이 견고하게 지지하고 있기 때문에 별도의 캐리어가 필요치 않다. 그러나 보강판이 존재하지 않는 경우에 배선부를 형성하기 위하여서는 봉지재의 하부를 지지할 수 있는 강성이 갖는 별도의 캐리어가 준비되어야 하고, 배선부가 형성된 후에는 다시 제거되어야 한다. 따라서, 본 발명의 실시예에 따른 반도체 패키지(100)는 보강판(150)을 구비함으로써 배선부(120) 형성을 위한 캐리어의 준비 및 제거 과정을 삭제할 수 있어 전체적인 공정을 단순화하고 비용을 절감할 수 있다. 또한, 절연층(121, 123)이 경화되는 과정은 고온의 환경에서 이루어지는데, 이 때 보강판(150)이 봉지재(130)의 하부를 지지하기 때문에 봉지재(130) 및/또는 절연층(121, 123)의 변형을 방지할 수 있다.
도 7은 노출된 배선층(122)에 외부 연결단자(140)를 연결하는 단계를 나타낸다. 외부 연결단자(140)는 노출되는 배선층(122)에 부착되어 반도체 패키지(100)를 외부와 전기적으로 연결한다. 도 7에는 외부 연결단자(140)의 일 예로 솔더볼을 나타내었지만 솔더범프 등을 포함한다.
마지막으로 도 8은 절단선(C)을 절단함으로써 개별 반도체 패키지(100) 단위로 분리하여 제품을 완성하는 단계를 나타낸다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.
100: 반도체 패키지,
110: 반도체칩,
113: 신호패드, 120: 배선부,
121: 제1절연층, 122: 배선층,
123: 제2절연층, 130: 봉지재,
140: 외부 연결단자, 150: 보강판,
160: 베이스, 161: 접착층,
113: 신호패드, 120: 배선부,
121: 제1절연층, 122: 배선층,
123: 제2절연층, 130: 봉지재,
140: 외부 연결단자, 150: 보강판,
160: 베이스, 161: 접착층,
Claims (13)
- 반도체칩;
상기 반도체칩의 신호패드와 전기적으로 연결되고 상기 반도체칩의 외측으로 연장되는 배선층과, 상기 배선층을 절연하는 절연층을 포함하는 배선부;
상기 반도체칩과 상기 배선부를 몰딩하는 봉지재;
상기 배선부의 상기 반도체칩이 위치하는 면과 대향하는 면에 마련되고 상기 배선층과 전기적으로 연결되는 외부 연결단자; 및
상기 봉지재의 상기 배선부가 위치하는 면과 대향하는 면에 마련되고 상기 봉지재의 일 면을 커버하는 보강판;을 포함하는 반도체 패키지. - 제1항에 있어서,
상기 반도체칩의 외곽에 위치하는 신호패드를 연결하여 형성되는 가상의 영역보다 외곽에 위치하는 상기 외부 연결단자를 연결하여 형성되는 가상의 영역이 더 넓은 팬아웃 타입의 반도체 패키지 - 제1항에 있어서,
상기 봉지재는 상기 반도체칩의 주위를 둘러싸도록 마련되고,
상기 보강판은 상기 봉지재와 상기 반도체칩의 일면을 커버할 수 있도록 마련되는 반도체 패키지. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 배선부는 상기 반도체칩의 외측으로 연장되고, 상기 봉지재는 상기 배선부의 일 면에서 상기 반도체칩이 마련되지 않는 영역과 상기 보강판 사이를 몰딩하는 반도체 패키지. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 보강판은 상기 봉지재보다 내열강도, 기계적 강도, 내열성, 및 열전도도 중 어느 하나 이상이 우수한 반도체 패키지. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 봉지재는 열전도 강화수지를 이용하여 상기 반도체칩에서 발생하는 열을 외부로 방출할 수 있는 반도체 패키지. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상비 반도체칩의 비활성면과 상기 보강판이 직접 접촉하는 반도체 패키지. - 절연층과 배선층을 포함하는 배선부;
상기 배선부의 중앙부에 마련되고, 신호패드가 마련되는 활성면이 상기 배선부를 마주보고, 상기 신호패드와 상기 배선층이 전기적으로 연결되는 반도체칩;
상기 배선부의 일 면을 커버하여 상기 배선부와 상기 반도체칩을 몰딩하는 봉지재;
상기 봉지재의 일 면을 커버하도록 마련되는 보강판; 및
상기 배선부의 타 면에 부착되고 상기 배선층과 전기적으로 연결되어 상기 반도체칩을 외부 회로와 전기적으로 연결하는 외부 연결단자;를 포함하는 반도체 패키지. - 베이스에 활성면이 마주보도록 반도체칩을 탑재하고,
상기 베이스와 이격되어 상기 반도체칩을 사이에 두도록 배치되는 보강판과 상기 베이스 사이에 봉지재를 충진하고 경화시켜 상기 반도체칩과 상기 보강판을 몰딩하고,
상기 베이스를 제거하고,
상기 베이스가 제거된 상기 반도체칩의 활성면과 상기 봉지재의 일 면에 배선부를 형성하여 상기 반도체칩의 신호패드와 배선층을 전기적으로 연결하고,
상기 배선층과 전기적으로 연결되도록 상기 배선부의 일 면에 외부 연결단자를 부착하는 반도체 패키지 제조방법. - 제9항에 있어서,
상기 배선부를 형성하는 과정은,
상기 반도체칩의 활성면에 마련되는 신호패드가 노출되도록 제1절연층을 적층하고,
상기 신호패드와 전기적으로 연결되도록 제1 배선층이 형성되며,
상기 제1절연층 상에 상기 배선층과 상기 외부 연결단자가 접촉하는 부분을 노출하도록 제2절연층을 적층하는 반도체 패키지 제조방법. - 제9항 또는 제10항에 있어서,
상기 봉지재를 몰딩하는 과정은 상기 베이스와 상기 보강판 사이에 유동성이 있는 상태의 봉지재를 마련하고, 가열시킴과 함께 상기 베이스 또는 상기 보강판에 압력을 가하여 상기 봉지재를 가압하는 반도체 패키지 제조방법. - 제9항 또는 제10항에 있어서,
상기 배선층을 형성하는 과정은, 상기 신호패드 중 가장 외곽에 위치하는 신호패드를 연결하여 형성되는 가상의 영역을 확장하도록 상기 신호패드 중 가장 외곽에 위치하는 신호패드로부터 외측으로 연장되는 배선층을 마련하는 반도체 패키지 제조방법. - 제9항 또는 제10항에 있어서,
상기 보강판의 일면을 연마하여 두께를 줄이는 공정을 더 포함하는 반도체 패키지 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140021246A KR20150099995A (ko) | 2014-02-24 | 2014-02-24 | 반도체 패키지 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140021246A KR20150099995A (ko) | 2014-02-24 | 2014-02-24 | 반도체 패키지 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20150099995A true KR20150099995A (ko) | 2015-09-02 |
Family
ID=54241790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140021246A Ceased KR20150099995A (ko) | 2014-02-24 | 2014-02-24 | 반도체 패키지 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20150099995A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10276467B2 (en) | 2016-03-25 | 2019-04-30 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
| CN115458513A (zh) * | 2022-10-13 | 2022-12-09 | 甬矽电子(宁波)股份有限公司 | 扇入型封装结构及其制备方法 |
-
2014
- 2014-02-24 KR KR1020140021246A patent/KR20150099995A/ko not_active Ceased
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10276467B2 (en) | 2016-03-25 | 2019-04-30 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
| CN115458513A (zh) * | 2022-10-13 | 2022-12-09 | 甬矽电子(宁波)股份有限公司 | 扇入型封装结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7138706B2 (en) | Semiconductor device and method for manufacturing the same | |
| US9040361B2 (en) | Chip scale package with electronic component received in encapsulant, and fabrication method thereof | |
| TWI527175B (zh) | 半導體封裝件、基板及其製造方法 | |
| CN108231700B (zh) | 芯片封装结构和方法 | |
| US11450535B2 (en) | Manufacturing method for semiconductor package including filling member and membrane member | |
| TW201828375A (zh) | 半導體裝置及其製造方法 | |
| KR101809521B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| US9418922B2 (en) | Semiconductor device with reduced thickness | |
| US10121774B2 (en) | Method of manufacturing a semiconductor package | |
| TWI423355B (zh) | 晶片尺寸封裝件及其製法 | |
| US9368480B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| KR101944007B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR20090092292A (ko) | 회로 다이의 패키징 방법 및 전자 디바이스 | |
| CN101373761A (zh) | 多芯片模块封装件 | |
| TW201639085A (zh) | 電子封裝件之製法及電子封裝結構 | |
| JP2009049218A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20150078161A (ko) | 반도체 패키지 및 그 제조방법 | |
| KR101494414B1 (ko) | 반도체패키지, 반도체패키지유닛 및 반도체패키지 제조방법 | |
| KR101301782B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP5621712B2 (ja) | 半導体チップ | |
| KR20150099995A (ko) | 반도체 패키지 및 그 제조방법 | |
| US9343427B2 (en) | Manufacturing method of semiconductor device and semiconductor device manufactured thereby | |
| CN109994433B (zh) | 半导体装置封装 | |
| KR101445766B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| KR101819558B1 (ko) | 반도체 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20140224 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20150819 Patent event code: PE09021S01D |
|
| PG1501 | Laying open of application | ||
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20151027 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20150819 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |