KR20150083550A

KR20150083550A - 전원공급장치 및 이를 구비한 마이크로 서버

Info

Publication number: KR20150083550A
Application number: KR1020140003220A
Authority: KR
Inventors: 박정규; 이형석
Original assignee: 삼성전자주식회사
Priority date: 2014-01-10
Filing date: 2014-01-10
Publication date: 2015-07-20
Anticipated expiration: 2034-01-10
Also published as: EP2894541B1; US9720472B2; EP2894541A1; KR102215583B1; US20150198987A1

Abstract

전원공급장치가 개시된다. 본 전원공급장치는, DC 전원을 공급하는 파워서플라이, 및, 파워서플라이에서 제공되는 DC 전원을 변환하여 SoC에 제공하는 PMIC;를 포함하고, PMIC는, 서로 다른 전압을 출력하는 복수의 레일(rail)을 구비한다.

Description

전원공급장치 및 이를 구비한 마이크로 서버{POWER SUPPLY DEVICE AND MICRO SERVER HAVING THE SAME}

본 발명은 전원공급장치 및 이를 구비한 마이크로 서버에 관한 것으로, 보다 상세하게는 다양한 CPU에 전원을 공급할 수 있는 전원공급장치 및 이를 구비한 마이크로 서버에 관한 것이다.

최근 고속 인터넷 및 인트라넷 기술의 발달에 따라 대량의 데이터를 고속으로 처리할 수 있는 서버 기술이 요구되어 왔다. 이에 따라, 랙 마운트형 클러스터 서버 기술이 등장하였지만, 부피가 크고, 전력 소비량도 크게 증가하는 문제점이 있으며, 각 서버 모듈들을 케이블로 연결하여야 하였다는 점에서 시스템 확장에 제한이 있었다.

이에 따라 최근에는 프로세서 모듈을 이용하는 마이크로 서버가 이용되고 있다. 프로세서 모듈이란 랙 마운트형 서버처럼 가로로 랙 서버를 쌓아올리지 않고 마이크로 서버 시스템의 본체에 끼워 동작시키는 얇고 모듈화된 증설품 서버를 의미한다. 좁은 공간에 많은 수의 서버를 삽입, 설치할 수 있다는 의미에서 고밀도 서버라고도 불리며, 하나 이상의 CPU(Central Processing unit), 기억 장치, 운영 체제 등 서버의 핵심 요소를 내장하고, 본체로부터 전원, 입출력, 부수 장치 및 각종 제어 기능을 지원받아 서버로서의 기능을 수행한다.

한편, 최근의 서버는 한 종류의 CPU가 아닌, 여러 종류의 CPU로 구성되는 경우가 있을 뿐만 아니라, ARM, DSP 등 저전력 코어(core)가 함께 적용되는 경우가 존재하였다.

한편, 최근에는 CPU에 적절한 전압을 제공하기 위하여 PMIC(Power Management Integrated Circuit)를 이용하고 있는데, PMIC는 특정 CPU에 의존적인 전압 레일(Rail) 및 전력 정력 용량을 갖는다는 점에서, 종래에는 CPU마다 개별적인 PMIC를 설계해야 하였다. 따라서, 새로운 서버에 PMIC를 적용하기 위해서는, 해당 서버에 적용되는 CPU 별로 PMIC도 따로 설계해야 하는 불편함이 존재하였다.

그리고 최근의 서버는 DDR, HDD 등 큰 전원이 필요한 사항이 있었으나, 종래의 PMIC는 고정된 전압만 출력 가능하다는 점에서, 적응적인 전원 출력이 불가능한 문제점이 있었다.

또한, 종래에는 PMIC를 제어하기 위하여, 각각 SoC-BMC-PMIC-SoC 간에 매번 인터페이스를 연결하기 때문에, SoC-PMIC-BMC 간 IO 인터페이스 회로 구성이 복잡해지고 이로 인한 SoC의 적잖은 리소스들이 사용되고 전원에 대한 효율적인 설계도 보장받기 어려웠다.

본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 다양한 CPU에 전원을 공급할 수 있는 전원공급장치 전원을 공급할 수 있는 전원공급장치 및 이를 구비한 마이크로 서버에 관한 것이다.

이상과 같은 목적을 달성하기 위한 본 발명의 일 실시 예에 의한 전원공급장치는, DC 전원을 공급하는 파워서플라이, 및, 상기 파워서플라이에서 제공되는 DC 전원을 변환하여 SoC에 제공하는 PMIC를 포함하고, 상기 PMIC는, 서로 다른 전압을 출력하는 복수의 레일(rail)을 구비한다.

이 경우, 상기 PMIC는, 상기 서로 다른 전압을 출력하는 복수의 레일을 쌍으로 구비하여, 복수의 SoC에 동시에 전원 공급을 수행할 수 있다.

한편, 상기 복수의 레일은, 1V 및 3A를 출력할 수 있는 제1 레일, 3.3V 및 3A를 출력할 수 있는 제2 레일, 1.8V 2A를 출력할 수 있는 제3 레일, 1.35V를 출력할 수 있는 제4 레일, 0.675V 및 1A를 출력할 수 있는 제5 레일을 포함할 수 있다.

한편, 상기 PMIC는, 상기 SoC의 코어 주파수 및 부하 크기에 따라 출력되는 전압의 크기를 조정할 수 있는 변압기 모듈(VRM)을 더 포함할 수 있다.

한편, 상기 레일은, 싱크 벅(Synchronous Buck)의 출력일 수 있다.

한편, 상기 PMIC는, 상기 PMIC 외부의 스위칭 소자를 스위칭하는 PWM 신호를 출력하는 복수의 PWM 발생기를 포함하고, 상기 복수의 PWM 발생기에서 출력되는 복수의 PWM 신호는 상호 동일한 위상 차를 가질 수 있다.

한편, 상기 PMIC는, 상기 PMIC 외부의 스위칭 소자를 스위칭하는 PWM 신호를 출력하는 PWM 발생기를 포함하고, 상기 레일은, 싱크 벅(Synchronous Buck)의 출력과 상기 출력된 PWM 신호에 의한 스위칭 소자의 출력의 조합일 수 있다.

한편, 상기 레일은, 연결된 부하의 크기가 줄어들면 기설정된 크기만큼 출력 전압의 크기를 감소하여 출력할 수 있다.

한편, 상기 SoC는, intel(R) 계열의 CPU, ARM(R) 계열의 CPU 및 ARM 타입의 CPU 중 하나일 수 있다.

한편, 상기 PMIC는, I2C를 이용하여 상기 SoC와 코어 정보 및 IO 상태 정보를 송수신할 수 있다.

한편, 상기 PMIC는, 상기 SoC와 송수신하는 코어 정보 및 IO 상태 정보를 BMC와 송수신할 수 있다.

한편, 상기 PMIC는, MUX를 포함하고, 상기 MUX를 이용하여 복수의 SoC와 I2C 통신을 수행할 수 있다.

한편, 본 발명의 일 실시 예에 따른 마이크로 서버는, 복수의 SoC, DC 전원을 공급하는 파워서플라이, 및 상기 파워서플라이에서 제공되는 DC 전원을 변환하여 상기 복수의 SoC에 제공하는 PMIC를 포함하고, 상기 PMIC는, 서로 다른 전압을 출력하는 복수의 레일(rail)을 구비한다.

한편, 본 마이크로 서버는 외부의 관리 서버에 상기 마이크로 서버의 상태를 통지하는 모듈 관리부를 더 포함하고, 상기 PMIC는, I2C를 이용하여 코어 정보 및 IO 상태 정보를 상기 모듈 관리부에 송수신할 수 있다.

도 1은 본 발명의 일 실시 예에 따른 마이크로 서버의 구성을 도시한 블록도,
도 2는 도 1의 전원공급장치의 구성을 도시한 블록도,
도 3은 본 발명의 제1 실시 예에 따른 PMIC의 기능을 설명하기 위한 도면,
도 4는 본 발명의 제2 실시 예에 따른 PMIC의 기능을 설명하기 위한 도면,
도 5 및 도 6은 도 3의 PMIC의 구체적인 구성을 도시한 블록도,
도 7은 제1 실시 예에 따른 고전류 출력부의 구체적인 구성을 도시한 블록도,
도 8은 제1 실시 예에 따른 고전류 출력부의 구체적인 구성을 도시한 블록도,
도 9는 도 6의 DVS 구현 기준도를 도시한 도면, 그리고,
도 10은 LV 구현 기준도를 도시한 도면이다.

이하 첨부된 도면들을 참조하여 본 발명에 대하여 보다 상세하게 설명한다.

도 1은 본 발명의 일 실시 예에 따른 마이크로 서버의 구성을 도시한 블록도이다.

도 1을 참조하면, 본 실시 예에 따른 마이크로 서버(100)는 통신부(110), 모듈 관리부(120), 메인 컨트롤러(130), 스위치(140), I/O 디바이스부(150), 공통 인터페이스 버스(160), 복수의 프로세서 모듈(200) 및 전원공급장치(300)로 구성된다.

한편, 도시되어 있지 않지만, 상술한 통신부(110), 모듈 관리부(120), 스위치(140), I/O 디바이스부(150) 및 공통 인터페이스 버스(160)는 베이스 보드에 형성되며, 복수의 프로세서 모듈(200)은 베이스 보드에 형성된 슬롯을 통하여 장착 또는 탈착이 가능하다. 또한, 전원공급장치(300)는 베이스 보드에 형성된 슬롯을 통하여 장착 또는 탈착이 가능하다.

통신부(110)는 관리 서버(10)와 통신을 수행한다. 구체적으로, 통신부(110)는 네트워크 컨트롤러 및 LAN 포트를 포함하며, 모듈 관리부(120)가 관리 서버(10)와 통신을 수행할 수 있도록 한다. 여기서 통신부(110)는 마이크로 서버(100)의 서비스를 수행하는 네트워크 채널과 분리된 서버 관리용 네트워크 채널(OOB(Out of band)을 통하여 관리 서버(10)와 통신을 수행할 수 있다. 한편, 본 실시 예에서는 유선의 LAN 포트를 통하여 관리 서버(10)와 통신을 수행하는 것으로 설명하였지만, LAN 방식 이외의 다른 유선 통신 방식뿐만 아니라, 무선 통신 방식으로 관리 서버(10)와 통신을 수행하는 형태로도 구현될 수 있다.

모듈 관리부(120)는 BMC(Baseboard management controller)이다. 여기서 BMC란 IPMI를 지원하는 서버에 장착되는 마이크로프로세서로, 전원공급장치(300)의 동작 상태 정보, 복수의 프로세서 모듈의 상태 정보(예를 들어, CPU 타입, 동작 클록수 등의 CPU 정보, 프로세서 모듈에 대한 동작 여부, 전원 공급 여부, 프로세스 점유율 등), 팬 동작 여부를 수집하고, 수집된 정보를 통신부(110)를 통하여 관리 서버(10)에 전달하며, 외부의 관리 서버(10)의 제어에 따른 동작을 수행할 수 있다.

여기서 IPMI는 임베디드 관리 하위 시스템이 통신할 수 있는 특정 방법을 정의하는 개방형 표준 하드웨어 관리 인터페이스 규격으로, 프로세서 모듈에 대한 모니터링(monitoring), 로깅(logging), 리커버리(recovery), 인벤토리(inventory) 및 하드웨어 제어를 수행하는 것이다. 한편, 본 실시 예에서는 모듈 관리부(120)가 일괄적으로 복수의 프로세서 모듈의 상태 정보를 취합하여 관리 서버(10)에 전송하는 것으로 설명하였지만, 구현시에 복수의 프로세서 모듈 각각이 모듈 관리부(120)에 대응되는 구성을 구비하여, 복수의 프로세서 모듈 각각이 상태 정보를 관리 서버(10)에 전송하는 형태로도 구현이 가능하다.

메인 컨트롤러(130)는 마이크로 서버(100)의 각 구성을 제어한다. 구체적으로, 메인 컨트롤러(130)는 I/O 디바이스부(150)를 통하여 전송된 데이터를 공통 인터페이스 버스(160)를 이용하여 각각의 프로세서 모듈(200)에 전송할 수 있도록 스위치(140)를 제어할 수 있다.

그리고 메인 컨트롤러(130)는 마이크로 서버(100)에 장착된 각각의 프로세서 모듈(200)을 제어하여, 웹 서버, FTP 서버, 메일 서버, 데이터베이스 서버 등 특화된 시스템을 구성할 수 있게 한다. 일 예로, 동시에 많은 사용자가 액세스하는 웹 서버로 이용되는 경우, 메인 컨트롤러(130)는 액세스되는 웹페이지에 더 많은 프로세서 모듈을 이용할 수 있도록 프로세서 모듈(200)을 제어하거나, 고속의 인터넷 연결만으로 연결된 웹 캐싱용 프로세서가 해당 처리를 수행할 수 있도록 할 수 있다.

스위치(140)는 I/O 디바이스부(150)와 복수의 프로세서 모듈을 선택적으로 연결할 수 있다. 구체적으로, 스위치(140)는 메인 컨트롤러(130)의 제어에 따라 I/O 디바이스부(150)로부터 수신된 데이터를 복수의 프로세서 모듈(200) 중 어느 하나를 선택적으로 연결하여 데이터를 송수신하게 한다.

그리고 스위치(140)는 PCI Express 스위치 회로(또는 MRA PCIe switch)로 구성될 수 있으며, 복수의 프로세서 모듈(200)과 적어도 하나의 I/O 카드의 연결관계를 선택적으로 조정할 수 있다.

이러한 스위치(140)는 I/O 가상화 기술을 통하여 구현될 수 있다. 여기서 I/O 가상화 기술이란, 한 개의 I/O 카드를 여러 대의 프로세서 모듈에서 동시에 사용하는 기술을 의미한다.

스위치(140)는 프로세서 모듈(200)과 I/O 디바이스부(150) 사이의 연결 구조를 조정할 수 있으므로, I/O 디바이스부(150)와 프로세서 모듈(200)의 물리적인 위치를 변경하지 않고도, 프로세서 모듈(200)의 연결 구조를 조정할 수 있다.

I/O 디바이스부(150)는 적어도 하나의 I/O 카드를 포함하고, 마이크로 서버(100) 외부와 데이터를 송수신한다. 여기서 I/O 카드는 Ethernet Card(150-1), Fiber Channel Card(150-2) 등으로 구현될 수 있다.

그리고 I/O 디바이스부(150)는 외부의 장치 또는 외부의 네트워크 등으로부터 데이터를 수신하거나, 송신할 수 있다. 여기서 데이터는 PCI Express 인터페이스를 통하여 프로세서 모듈(200)에 송수신될 수 있으며, 프로세서 모듈(200)과의 연결은 스위치(140)에서 제어할 수 있다.

공통 인터페이스 버스(160)는 마이크로 서버(100)의 각 구성을 연결하는 접속 장치이다. 구체적으로, 공통 인터페이스 버스(160)는 메인 컨트롤러(130)의 제어에 따라 쌍방향 통신 또는 반이중 통신을 수행할 수 있다. 이러한 공통 인터페이스 버스(160)는 제어 명령 신호를 연결하는 제1 인터페이스 버스(160-1)와 데이터 신호를 연결하는 제2 인터페이스 버스(160-2)로 구성될 수 있다.

한편, 공통 인터페이스 버스(160)는 I²C 인터페이스, PCI Express 인터페이스 및 SMBUS 인터페이스 중 적어도 하나를 지원할 수 있다. 이에 따라, 상술한 제어 명령 신호를 연결하는 제1 인터페이스 버스(160-1)는 I²C 인터페이스 버스 또는 SMBus 인터페이스 버스일 수 있으며, 데이터 신호를 연결하는 제2 인터페이스 버스(160-2)는 PCI Express 인터페이스 버스일 수 있다. 그리고 상술한 모듈 관리부(120)와 프로세서 모듈(200) 간의 통신은 I²C 인터페이스 또는 SMBus 를 지원하는 제1 인터페이스 버스를 통하여 수행될 수 있다.

여기서 I²C(Inter-Integrated Circuit) 인터페이스란, 중앙처리장치와 저속의 주변 장치 사이의 통신을 위한 용도로 개발된 버스 규격으로, 두 가닥의 선을 사용하므로 TWI(Two Wire Interface)라고도 불린다. I²C 인터페이스 버스는 동기식 통신 방식으로, 클럭 신호와 데이터 신호로 이루어져, 슬레이브 장치의 수에 관계없이 마스터 장치와 양방향 통신이 가능하다. 또한, 버스 하나에 두 개 이상의 마스터 장치를 둘 수 있으며, 슬레이브 장치들은 I²C 인터페이스 버스가 동작중일 경우에도 추가/제거될 수 있다. 이에 따라 상술한 메인 컨트롤러, 모듈 관리부가 마스터 장치로 동작될 수 있으며, 상술한 복수의 프로세서 모듈(200)이 슬레이브 장치로 동작될 수 있다.

그리고 PCI Express(Peripheral Component Interconnect Express) 인터페이스란 종래의 PCI(Peripheral Component Interconnect) 병렬 인터페이스 버스와 소프트웨어적인 호환성을 유지하며, 장치 간의 고속 입출력을 위한 개량된 직렬 구조의 로컬 버스 규격이다. PCI express 인터페이스는 대용량의 데이터 처리에 적합하다. 이러한 점에서, 본 실시 예에서는 메인 컨트롤러(130)의 제어에 따라 공통 인터페이스 버스(160-2)의 PCI Express 인터페이스 버스를 통하여 각 프로세서 모듈(200)에 데이터를 전달한다.

그리고 SMBus(System management Bus) 인터페이스란 마더보드에 있는 저속도 장치들과 통신하는데 사용하는 간단한 2선 버스로, 클럭, 데이터, 명령을 전달하며 I²C직렬 버스 프로토콜에 기반한 인터페이스이다.

구체적으로, I/O 디바이스부(150)로부터 수신된 데이터는 PCI Express 인터페이스를 통하여 스위치(140)에서 선택된 프로세서 모듈(200)에 전송될 수 있다. 여기서 스위치(140)는 메인 컨트롤러(130)의 제어를 받아 데이터를 전송할 프로세서 모듈(200)을 선택할 수 있다.

프로세서 모듈(200)은 하나의 CPU, 기억장치, 운영체제 등 서버의 핵심 요소를 내장하고, 마이크로 서버(100)로부터 전원, 입출력, 부수 장치 및 각종 제어 기능을 지원받아 서버로서의 기능을 수행하는 모듈이다.

그리고 프로세서 모듈(200)은 공통 인터페이스 버스(160)를 통해 메인 컨트롤러(130)와 연결된다. 구체적으로, 프로세서 모듈(200)은 공통 인터페이스 버스(160)와 프로세서 모듈에 탑재된 CPU가 사용하는 인터페이스 사이의 연결을 중계하는 모듈 컨트롤러(220)를 포함한다.

그리고 프로세서 모듈(200)은 공통 인터페이스 버스(160)를 통해 모듈 관리부(120)와 연결된다.

전원공급장치(300)는 마이크로 서버(100) 내의 각 구성에 전원을 공급한다. 구체적으로, 전원공급장치(300)는 마이크로 서버(100)에서 요구되는 최대 전력용량보다 과잉된 전력용량을 갖도록, 복수의 파워서플라이를 구비한다. 그리고 전원공급장치(300)는 범용의 PMIC를 이용하여, SoC(210)에 전원을 공급할 수 있다. 전원공급장치(300)의 구체적인 구성 및 동작에 대해서는 도 2를 참조하여 후술한다.

이상과 같이 본 실시 예에 따른 마이크로 서버(100)는 마이크로 서버(100)에서 요구되는 최대전력 크기보다 과잉되게 설계된 전원공급장치(300)를 이용하는바, 전원공급장치(300) 내의 하나의 파워서플라이가 고장나는 경우에도, 안정적으로 동작할 수 있게 된다. 그리고 마이크로 서버(100)는 범용의 PMIC를 이용하여 SoC에 전원 공급할 수 있는바, 이종의 CPU로 동작하는 경우에도 설계 변경 없이 PMIC를 적용할 수 있게 된다. 또한, 마이크로 서버(100)는 복수의 SoC에 하나의 PMIC를 이용하여 전원 공급이 가능한바, 전원 장치의 면적을 줄일 수 있다.

도 1을 설명함에 있어서, 마이크로 서버(100)가 3개의 프로세서 모듈만을 구비하는 것으로 도시하였지만, 구현시에는 두 개의 프로세서 모듈만을 구비할 수 있으며, 4개 이상의 프로세서 모듈을 구비할 수도 있다.

그리고 도 1을 설명함에 있어서, 통신부(110) 및 모듈 관리부(120)가 개별적으로 구현되는 것으로 도시하였지만, 모듈 관리부(120)와 통신부(110)의 기능은 하나의 구성에서 구현될 수도 있다.

도 2는 도 1의 전원공급장치의 구성을 도시한 블록도이다.

도 2를 참조하면, 전원공급장치(300)는 복수의 파워서플라이(310) 및 PMIC(320)로 구성된다. 구체적으로, 전원공급장치(300)는 하나의 파워서플라이가 고장나는 경우에도, 안정적인 전원 공급을 위하여 복수개의 파워서플라이를 포함한다. 그리고 전원공급장치(300)에 포함되는 파워서플라이의 개수는 파워서플라이의 용량에 따라 달라질 수 있으나, 전원공급장치(300)는 마이크로 서버(100)에서 요구되는 최대 부하량을 만족시키는 파워서플라이의 개수에 추가적으로 하나의 파워서플라이를 더 포함할 수 있다. 예를 들어, 최대 10kW의 전력이 필요한 마이크로 서버(100)는 5kw 전력을 생성할 수 있는 3개의 파워서플라이를 포함할 수 있다.

복수의 파워서플라이(310-1, 310-2, 310-n)는 전류 공유(sharing) 방식으로, 기설정된 크기의 DC 전원을 출력한다. 여기서 전류 공유 방식은 시스템에서 필요한 전류를 각 파워서플라이가 1/n(여기서 n는 파워서플라이의 개수)씩 담당하여 출력하는 방식이다. 예를 들어, 마이크로 서버의 부하 크기에 대응되는 전류량이 9A이고, 전원공급장치(300)가 3개의 파워서플라이를 포함하고 있다면, 각 파워서플라이는 3A씩 전류량을 출력할 수 있다. 전류 공유 방식은 passive 전류 공유 방식, Active 전류 공유 방식으로 구분되며, 최근 대부분의 서버용 파워서플라이는 Active 전류 공유 방식을 따르고 있으며, Active 전류 구동 방식 중 마스터/슬레이브 방식의 전류 공유 방식이 가장 널리 사용되고 있다.

PMIC(320)는 복수의 파워서플라이(310-1, 310-2, 310-n)에서 출력되는 DC 전원을 변압하여 마이크로 서버(100)의 SoC(210)에 출력한다. 이러한 PMCI(320)는 서러 다른 전압을 출력하는 복수의 레일을 구비한다. PMCI(320)의 구체적인 연결 관계 및 구성에 대해서는 도 3 내지 도 6을 참조하여 후술한다.

이상과 같이 본 실시 예에 따른 전원공급장치(300)는 마이크로 서버(100)에서 요구되는 최대전력 크기보다 과잉되게 설계되는바, 하나의 파워서플라이가 고장나는 경우에도, 안정적으로 전원을 공급할 수 있게 된다. 그리고 전원공급장치(300)는 범용의 PMIC가 구비되는바, 마이크로 서버(100)의 CPU 종류와 관계없이, 안정적인 전원 공급이 가능하다.

한편, 도 2를 설명함에 있어서, 본 실시 예에 따른 전원공급장치(300)가 마이크로 서버(100)에만 적용되는 것으로 도시하고 설명하였지만, 구현시에는 PMIC가 필요한 전자장치라면 서버 이외의 다른 전자 장치에도 적용될 수 있다.

도 3은 본 발명의 제1 실시 예에 따른 PMIC의 기능을 설명하기 위한 도면이다. 구체적으로, 제1 실시 예에 따른 PMIC가 CPU_VRM 기능을 수행하지 않은 경우의 실시 예이다.

도 3을 참조하면, 마이크로 서버(100)는 복수의 SoC(210-1, 210-2), PMIC(320), 복수의 변압기(330-1, 330-2), 모듈 관리부(120)로 구성된다.

SoC(210)는 상술한 프로세서 모듈에 배치되는 CPU로, intel(R) 계열의 CPU, ARM(R) 계열의 CPU 및 ARM 타입의 CPU 등일 수 있다. 도시된 예에서 제1 SoC(210-1)와 제2 SoC(210-2)는 동종의 CPU일 수 있으며, 이종의 CPU 일 수도 있다.

SoC(210)는 PMIC(320)와 I2C로 코어 정보 및 IO 상태 정보를 송수신한다. 그리고 SoC(210)는 I/O 인터페이스를 이용하여 요구되는 전압 변경 명령을 변압기(330)에 송신한다.

그리고 SoC(210)는 PMIC(320)의 복수의 레일을 통하여 전원을 공급받는다. 다만, SoC(210) 내의 코어에 대한 전압은 변압기(330)를 통하여 전원 공급받을 수 있다.

PMIC(320)는 각 SOC(210-1, 210-2)와 I2C로 각종 정보를 송수신하고, 복수의 레일로 전원을 공급할 수 있다. 도시된 예에서는 PMIC(320)는 2 개의 SoC(210)에 전원을 공급하는바, 서로 다른 전압을 출력하는 복수의 레일을 쌍으로 구비한다. PMIC(320)의 구체적인 구성 및 동작에 대해서는 도 5 및 도 6을 참조하여 후술한다.

한편, PMIC(320)는 MUX를 구비하고, 구비된 MUX를 이용하여 I2C를 확장하여 복수의 SoC와 통신을 수행할 수 있다.

변압기(330)는 SoC(210) 내의 코어에 가변되는 전압을 제공하는 구성으로, SoC로부터 CPU 주파수 및 부하 조건에 맞는 전압값을 통지받고, 통지받은 전압값을 SoC(210)에 제공한다.

모듈 관리부(120)는 SoC(210)와 직접 I2C로 연결될 뿐만 아니라, PMIC(320)와도 직접 I2C로 연결된다. 이에 따라, 모듈 관리부(120)는 PMIC(320)로부터 직접 전력 관리를 위한 코어 클럭 정보, 상태 IO정보(예를 들어, 레일(Rail)별 전류값, 전원 상태, 전압값 세팅 등) 등의 정보이다.

도 4는 본 발명의 제2 실시 예에 따른 PMIC의 기능을 설명하기 위한 도면이다. 구체적으로, 제2 실시 예에 따른 PMIC는 CPU_VRM 기능을 수행할 수 있는 경우의 실시 예이다.

도 4를 참조하면, 마이크로 서버(100)는 복수의 SoC(210-1, 210-2), PMIC(320'), 및 모듈 관리부(120)로 구성된다.

SoC(210)는 PMIC(320')와 I2C로 코어 정보 및 IO 상태 정보를 송수신하고, 코어에 필요한 전압의 크기를 PMIC(320')에 송신한다.

그리고 SoC(210)는 PMIC(320')의 복수의 레일을 통하여 전원을 공급받는다.

PMIC(320')는 각 SOC(210-1, 210-2)와 I2C로 각종 정보를 송수신하고, 복수의 레일로 전원을 공급할 수 있다. 도시된 예에서는 PMIC(320)는 2 개의 SoC(210)에 전원을 공급하는바, 서로 다른 전압을 출력하는 복수의 레일을 쌍으로 구비한다. PMIC(320)의 구체적인 구성 및 동작에 대해서는 도 5 및 도 6을 참조하여 후술한다.

그리고 PMIC(320')는 SoC(210) 내의 코어에 가변되는 전압을 제공할 수 있다. 구체적으로, PMIC(320')는 SoC(210)로부터 CPU 주파수 및 부하 조건에 맞는 전압값을 통지받고, 통지받은 전압값에 대응되는 전원을 SoC(210)에 제공한다.

도 5 및 도 6은 도 3의 PMIC의 구체적인 구성을 도시한 블록도이다.

도 5를 참조하면, PMCI(320)는 입력전원(5V~12V)와 인에이블(N1_EN, N2_EN), GPIO, I2C 등을 갖추고, 2개의 SoC 각각에 서로 다른 크기의 복수의 레일을 제공한다. 여기서 복수의 레일은, 1V 및 3A를 출력할 수 있는 제1 레일, 3.3V 및 3A를 출력할 수 있는 제2 레일, 1.8V 2A를 출력할 수 있는 제3 레일, 1.35V를 출력할 수 있는 제4 레일, 0.675V 및 1A를 출력할 수 있는 제5 레일 등일 수 있다.

도 6을 참조하면, 입력 전원이 준비(Ready)되고 Enable 신호를 GPIO나 I2C 를 통하여 받으면 기능 블럭별로 PMIC(320)의 바이어스 전원이 공급되고, 초기 I2C 인터페이스, PLL, Clock등의 전원을 제공하는 Pre-regulator(340)가 동작하게 된다.

그리고 아날로그 레퍼런스(350)는 온도에 대해서 일정한 전압제어 레퍼런스로 사용되는 밴드갭 레퍼런스(bandgap reference)로 동작하고, 에러 앰프(Error AMP)의 게인 보성/위상 보상을 위한 보상기(compensator)과 PMIC내 전류 소스를 공급하기 위한 블럭들이 동작하게 된다.

그리고 Pre-regulator(340)가 살면, IO 제어 기능, 보고 기능, NVM(Non volitile memory), 인터럽트 처리 등을 맞는 제어블록(360)도 동작하게 된다.

PMIC(320) 전단의 모든 제어 회로 블럭과, 레퍼런스 전원들이 준비된 후, 초기 셋업(setup) 되거나, 인에블 시 살아난 I2C 블럭을 통해 시퀀스가 셋업 되면, 순서대로 VR(321) 및 각 컨버터(322)들이 스타트-업 하게 된다.

여기서 컨버터(322)는 싱크 벅(Synchronous Buck)으로 구성될 수 있다. 이러한 컨버터(322)는 전원 공급이 수행되지 않을 때는 전압/전류를 출력하지 않을 수 있다. 그리고 컨버터(322)는 연결된 부하의 크기가 줄어들면 기설정된 크기만큼 출력 전압의 크기를 줄여 출력할 수 있다. 이에 대해서는 도 9 및 도 10을 참조하여 후술한다.

여기서, 싱크 벅(synchronous Buck)은 High/Low side의 FET를 교번하여 스위칭함으로써 DC-DC 컨버터의 효율을 높인 기본적인 DC-DC 토폴러지이다.

한편, 큰 전류가 필요한 레일은 도 7 및 도 8과 같은 High Rating Buck(322-5)으로 구성될 수 있다. 구체적으로, PMIC(320)에는 PWM 제어기만 내장되어 있고, 외부에 스위칭 소자(DrMOS나 External Driving FET 등)를 구성하여, 전원 소자에 따라서 전류 용량이 유연하게 출력될 수 있도록 할 수 있다.

도 7은 제1 실시 예에 따른 고전류 출력부(322-5)의 구체적인 구성을 도시한 블록도이다.

도 7을 참조하면, PMIC(320)에는 PMIC 외부의 스위칭 소자를 스위칭하는 복수의 PWM 발생기를 포함한다. 각 PWM 발생기에서 출력되는 PWM 신호는 interleaving되도록 상호 동일한 위상 차를 가질 수 있다.

구체적으로, 요구되는 전류가 1phase로 설계하기에 클 경우에, 2phase로 ㅇ인터리빙(Interleaving)을 통해서 리플(ripple)을 줄일 수 있도록 180'의 위상 차를 갖는 PWM 신호를 발생하고, 각 상의 전류 및 출력 전압을 피드백받아, 각 PWM 신호 발생기가 순차적으로, 1, 2상 스위칭 On/Off를 위한 제어신호를 발생하도록 할 수 있다. 여기서, 인터리빙이란 N 개의 상(Phase)으로 구성된 컨버터에서 각 상이 360'/N의 위상만큼 교번하여 스위칭함으로써 Ripple을 줄일 수 있도록 설계한 DC-DC 토폴러지이다.

도 8은 제1 실시 예에 따른 고전류 출력부의 구체적인 구성을 도시한 블록도이다.

도 8을 참조하면, PMIC(320)는 PMIC 외부의 스위칭 소자를 스위칭하는 PWM 발생기를 포함하고, PWM 신호에 의한 스위칭 소자의 출력과 싱크 벅의 출력을 하나로 조합하여 출력한다.

구체적으로, 1개의 내장 싱크 벅(Sync-Buck)과 1개의 PWM제어기를 통해서 2phase로 In-phase 동작을 통하여 원하는 전원을 만들 수도 있는데, 각각의 상 임피던스가 달라서 180' 위상 차로 out of phase로 인터리빙을 원활하게 시키기 위해서는 상 단에서 역전류를 막기 위해서는 전류 밸런싱이 필요한데, 이를 위해서는 정밀한 전류 제어가 필요하게 된다.

도 9는 도 6의 각 레인별 DVS 구현 기준도를 도시한 도면이다.

도 9를 참조하면, 레이별 전력 DVS 구현을 위하여, 컨버터는 클락이 다운되면 출력전압을 미리 설정된 값으로 낮게 설정하고, 클락이 높아지면 출력전압을 미리 설정된 값으로 높게 세팅할 수 있다. 이를 위하여, PWM발생을 위한 제어기 입력 에러를 만들 때, 기 프로그램된 기본 전압 레퍼런스 값에 BMC나 PMIC을 통해 클럭 정보를 받고, PMIC이 클럭에 비례하는 오프셋값을 레지스터를 통해 실시간 오프셋 세팅한다. 이에 따라 에러 앰프나 비교기를 통한 출력 전압의 피드백된 값보다 작은 오프셋 전압을 출력하게 된다.

도 10은 LV 구현 기준도를 도시한 도면이다.

도 10을 참조하면, 미리 정의된 PMIC내의 오프셋값 프로그램을 설계치를 갖는 NVM 저장장치가 있다. 구현시에는 실시간으로 SoC나 BMC가 클럭에 비례하는 ㅇ오프셋값을 레지스터에 써줄 수는 형태로도 구현될 수 있다.

낮은 주파수 모드에서는 최대 오프셋을 주어, 최저 출력 값을 만들어 주고, 고 주파수 모드에서는 원래 출력 크기가 나오도록 오프셋값을 0으로 세팅하고, 중간 주파수 영역에서는 1/2 오프셋 등을 설정할 수 있다. 한편, 전압 오프셋의 조정은 클락 동작 범위에 나눌 수 있다. 예를 들어, 동작 속도의 단계가 많다면 각 동작 단계에 맞추어서 선형적으로 오프셋을 변하게 해주면 된다. 만약 PMIC의 SoC, BMC와의 I/F 속도가 느리거나, PMIC 제어기의 안정도 확보가 어려울 시에는 LFM, HFM 두 모드로 나누어 동작하도록 설계할 수도 있다.

오프셋 전압은 온도 및 전압이 검증된 마진의 5%~10%를 제외한 값까지 하위 전압 마진을 고려하여 설계한다. 예를 들면, -17%의 T/V margin테스트 결과가 나왔다면, 오프셋 전압의 범위는 -12% ~ -7% 까지 낮출 수 있다.

이상과 같이 본 실시 예에 따른 PMIC는 하나의 PMIC가 복수의 SoC에 전원을 공급하는바, 고집적, 저전력의 시스템을 만들기 위해 가장 기본이 되고 근원이 되는 CPU의 전원장치를 최소 면적으로 디자인할 수 있어서 고집적에 도움이 되고, 한개의 PMIC으로 2개 SoC 이상의 전원을 공급함 으로써 Bias전원 등을 효율적으로 운영하게 되어 저전력을 구현할 수 있게 된다. 또한, 부하의 크기가 크지 않은 구간에서는 출력 전압의 크기를 줄일 수 있는바, 시스템의 소비 전력을 줄일 수 있다.

이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형 실시 예들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.

100: 마이크로 서버 110: 통신부
120: 모듈 관리부 130: 메인 컨트롤러
140: 스위치 150: I/O 디바이스부
160: 공통 인터페이스 버스 200: 프로세서 모듈
300: 전원공급장치 310: 파워서플라이
310: PMIC

Claims

전원공급장치에 있어서,
DC 전원을 공급하는 파워서플라이; 및
상기 파워서플라이에서 제공되는 DC 전원을 변환하여 SoC에 제공하는 PMIC;를 포함하고,
상기 PMIC는, 서로 다른 전압을 출력하는 복수의 레일(rail)을 구비하는 전원공급장치.
제1항에 있어서,
상기 PMIC는,
상기 서로 다른 전압을 출력하는 복수의 레일을 쌍으로 구비하여, 복수의 SoC에 동시에 전원 공급을 수행하는 것을 특징으로 하는 전원공급장치.
제1항에 있어서,
상기 복수의 레일은,
1V 및 3A를 출력할 수 있는 제1 레일, 3.3V 및 3A를 출력할 수 있는 제2 레일, 1.8V 2A를 출력할 수 있는 제3 레일, 1.35V를 출력할 수 있는 제4 레일, 0.675V 및 1A를 출력할 수 있는 제5 레일을 포함하는 것을 특징으로 하는 전원공급장치.
제1항에 있어서,
상기 PMIC는,
상기 SoC의 코어 주파수 및 부하 크기에 따라 출력되는 전압의 크기를 조정할 수 있는 변압기 모듈(VRM)을 더 포함하는 것을 특징으로 하는 전원공급장치.
제1항에 있어서,
상기 레일은,
싱크 벅(Synchronous Buck)의 출력인 것을 특징으로 하는 전원공급장치.
제1항에 있어서,
상기 PMIC는,
상기 PMIC 외부의 스위칭 소자를 스위칭하는 PWM 신호를 출력하는 복수의 PWM 발생기를 포함하고,
상기 복수의 PWM 발생기에서 출력되는 복수의 PWM 신호는 상호 동일한 위상 차를 갖는 것을 특징으로 하는 전원공급장치.
제1항에 있어서,
상기 PMIC는,
상기 PMIC 외부의 스위칭 소자를 스위칭하는 PWM 신호를 출력하는 PWM 발생기를 포함하고,
상기 레일은,
싱크 벅(Synchronous Buck)의 출력과 상기 출력된 PWM 신호에 의한 스위칭 소자의 출력의 조합인 것을 특징으로 하는 전원공급장치.
제1항에 있어서,
상기 레일은,
연결된 부하의 크기가 줄어들면 기설정된 크기만큼 출력 전압의 크기를 감소하여 출력하는 것을 특징으로 하는 전원공급장치.
제1항에 있어서,
상기 SoC는,
intel(R) 계열의 CPU, ARM(R) 계열의 CPU 및 ARM 타입의 CPU 중 하나인 것을 특징으로 하는 전원공급장치.
제1항에 있어서,
상기 PMIC는,
I2C를 이용하여 상기 SoC와 코어 정보 및 IO 상태 정보를 송수신하는 것을 특징으로 하는 전원공급장치.
제10항에 있어서,
상기 PMIC는,
상기 SoC와 송수신하는 코어 정보 및 IO 상태 정보를 BMC와 송수신하는 것을 특징으로 하는 전원공급장치.
제10항에 있어서,
상기 PMIC는,
MUX를 포함하고, 상기 MUX를 이용하여 복수의 SoC와 I2C 통신을 수행하는 것을 특징으로 하는 전원공급장치.
마이크로 서버에 있어서,
복수의 SoC;
DC 전원을 공급하는 파워서플라이; 및
상기 파워서플라이에서 제공되는 DC 전원을 변환하여 상기 복수의 SoC에 제공하는 PMIC;를 포함하고,
상기 PMIC는, 서로 다른 전압을 출력하는 복수의 레일(rail)을 구비하는 마이크로 서버.
제13항에 있어서,
상기 PMIC는,
상기 서로 다른 전압을 출력하는 복수의 레일을 쌍으로 구비하여, 복수의 SoC에 동시에 전원 공급을 수행하는 것을 특징으로 하는 마이크로 서버.
제13항에 있어서,
상기 PMIC는,
상기 SoC의 코어 주파수 및 부하 크기에 따라 출력되는 전압의 크기를 조정할 수 있는 변압기 모듈(VRM)을 더 포함하는 것을 특징으로 하는 마이크로 서버.
제13항에 있어서,
상기 PMIC는,
상기 PMIC 외부의 스위칭 소자를 스위칭하는 PWM 신호를 출력하는 복수의 PWM 발생기를 포함하고,
상기 복수의 PWM 발생기에서 출력되는 복수의 PWM 신호는 상호 동일한 위상 차를 갖는 것을 특징으로 하는 마이크로 서버.
제13항에 있어서,
상기 PMIC는,
상기 PMIC 외부의 스위칭 소자를 스위칭하는 PWM 신호를 출력하는 PWM 발생기를 포함하고,
상기 레일은,
싱크 벅(Synchronous Buck)의 출력과 상기 출력된 PWM 신호에 의한 스위칭 소자의 출력의 조합인 것을 특징으로 하는 마이크로 서버.
제13항에 있어서,
상기 레일은,
연결된 부하의 크기가 줄어들면 기설정된 크기만큼 출력 전압의 크기를 감소하여 출력하는 것을 특징으로 하는 마이크로 서버.
제13항에 있어서,
상기 SoC는,
intel(R) 계열의 CPU, ARM(R) 계열의 CPU 및 ARM 타입의 CPU 중 하나인 것을 특징으로 하는 마이크로 서버.
제13항에 있어서,
외부의 관리 서버에 상기 마이크로 서버의 상태를 통지하는 모듈 관리부;를 더 포함하고,
상기 PMIC는, I2C를 이용하여 코어 정보 및 IO 상태 정보를 상기 모듈 관리부에 송수신하는 것을 특징으로 하는 마이크로 서버.