KR20150021871A - Cap bump structure for reliable wlb(wafer level bonding) and method of manufacture - Google Patents
Cap bump structure for reliable wlb(wafer level bonding) and method of manufacture Download PDFInfo
- Publication number
- KR20150021871A KR20150021871A KR20130099353A KR20130099353A KR20150021871A KR 20150021871 A KR20150021871 A KR 20150021871A KR 20130099353 A KR20130099353 A KR 20130099353A KR 20130099353 A KR20130099353 A KR 20130099353A KR 20150021871 A KR20150021871 A KR 20150021871A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- substrate
- microstructure
- cap
- eutectic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 97
- 230000005496 eutectics Effects 0.000 claims abstract description 39
- 239000000463 material Substances 0.000 claims abstract description 39
- 230000008569 process Effects 0.000 claims abstract description 13
- 229910052737 gold Inorganic materials 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 69
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000004806 packaging method and process Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 2
- 239000002356 single layer Substances 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims 21
- 238000002844 melting Methods 0.000 claims 3
- 230000008018 melting Effects 0.000 claims 3
- 238000005530 etching Methods 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000012360 testing method Methods 0.000 abstract description 9
- 229910015365 Au—Si Inorganic materials 0.000 abstract description 8
- 238000011156 evaluation Methods 0.000 abstract description 6
- 230000009467 reduction Effects 0.000 abstract description 3
- 238000009461 vacuum packaging Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 7
- 239000007791 liquid phase Substances 0.000 description 7
- 239000007790 solid phase Substances 0.000 description 6
- 238000007789 sealing Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C3/00—Assembling of devices or systems from individually processed components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
Abstract
Au-Si 공융 접합(eutetic bonding)은 미세구조물기판 제작 공정을 단순화할 수 있고 진공패키지가 가능하며 미세구조물기판과 캡기판을 전기적으로 연결해 주는 큰 장점들이 있다. 캡기판에 주로 사용되는 범프 구조는 Cu/Ni/Au, Au가 주로 사용된다. Au-Si 공융 접합(eutetic bonding)을 진행한 결과 Cu는 습기에 취약한 본딩레이어를 형성함을 알 수 있었으며 가속도센서에 적용하여 신뢰성 평가(HAST(High Accelerated Stress Test), PCT(Pressure Cooker Test))를 진행한 결과 수율저하의 현상이 확인되었다. 본 발명은 Cu 물질을 대체할 수 있는 다른 물질을 사용하여 캡기판 범프를 제작하였으며 이 과정에서 다양한 공정상의 문제를 개선하였다. 제작된 캡기판과 미세구조물기판을 Au-Si 공융 접합(eutetic bonding) 한 결과 8인치 웨이퍼 전면에 본딩이 문제없이 형성됨을 확인하였다. 또한 신뢰성 평가(HAST(High Accelerated Stress Test))에서도 수율저하가 없는 양호한 결과를 얻을 수 있었다.Au-Si eutectic bonding can simplify the microstructure substrate fabrication process, enable vacuum packaging, and have great advantages in electrically connecting the microstructure substrate and the cap substrate. Cu / Ni / Au and Au are mainly used for the bump structure mainly used for the cap substrate. Au-Si eutectic bonding showed that Cu formed a bonding layer that was vulnerable to moisture. It was applied to accelerometer to evaluate reliability (HAST (High Accelerated Stress Test) and PCT (Pressure Cooker Test)). As a result, the phenomenon of yield reduction was confirmed. The present invention fabricates cap substrate bumps using other materials that can replace the Cu material and improves various process problems during this process. Au-Si eutectic bonding of the fabricated cap substrate and the microstructured substrate confirmed that bonding was completely formed on the entire 8-inch wafer. In the reliability evaluation (HAST (High Accelerated Stress Test)), good results without yield reduction were obtained.
Description
본 발명은 신뢰성있는 기판 수준 밀봉 실장(wafer-level hermetic packaging)기술의 하나인 Au-Si 공융 접합을 위한 범프 구조의 캡기판 및 그 제조 방법 관한 것으로서, 센서 칩 또는 반도체 칩 등과 같은 미세 구조물이 형성된 미세구조물 기판을 캡기판에 결합하여 밀봉 실장하는 기술에 있어서, 습기에 취약한 특성으로 인해 신뢰성을 저하시키는 Cu 물질을 대체할 수 있는 다른 물질을 사용하여 제작된 범프 구조 및 제작방법이다.The present invention relates to a cap substrate having a bump structure for Au-Si eutectic bonding, which is one of reliable wafer-level hermetic packaging technologies, and a method of manufacturing the cap substrate, and a microstructure such as a sensor chip or a semiconductor chip is formed The present invention relates to a bump structure and a fabrication method for fabricating a microstructure substrate by bonding to a cap substrate and sealingly mounting the microstructure substrate using other materials that can substitute for a Cu material that reduces reliability due to its vulnerability to moisture.
최근, MEMS(Micro Electro Mechanical Systems) 기술은 향후 모바일 및 자동차 분야를 중심으로 다양한 기술 분야를 주도할 혁신적인 시스템 소형화 분야로 시장이 확대되고 있다. MEMS 기술은 기존 반도체의 다양한 기술에 MEMS만의 특수한 실리콘기술을 이용하여 시스템의 특정 부위를 마이크로 또는 나노미터 단위의 정교한 형상으로 실리콘 기판 등의 기판상에 집적하여 형성하는 기술이다. In recent years, MEMS (Micro Electro Mechanical Systems) technology has been expanding into the field of miniaturization of innovative systems that will lead various technology fields in the mobile and automobile fields. MEMS technology is a technology for forming a specific part of a system on a substrate such as a silicon substrate in a precise shape of micro or nanometer unit by using special silicon technology of only MEMS in various existing technologies of semiconductor.
MEMS 기술을 사용하여 제작된 장치의 대부분은 움직이는 미세구조물이 존해하므로 외부환경, 상세하게는 온도, 습도, 미세 먼지, 진동 및 충격 등의 외부 환경에 민감하게 반응하고, 이에 의하여 동작을 수행하지 않거나 또는 동작 중에 에러가 빈번히 발생한다는 문제점이 있었다. 따라서, MEMS 소자가 위치한 센서 기판의 상부에 캡기판을 설치함으로써 밀봉 실장된 MEMS 패키지를 형성하여, MEMS 소자를 외부 환경으로부터 차폐시키는 기판 수준 밀봉 실장(wafer-level hermetic packaging)이 필요하다. Most of the devices fabricated using MEMS technology are susceptible to the external environment such as temperature, humidity, fine dust, vibration and shock, and thus do not perform the operation Or an error occurs frequently during operation. Accordingly, there is a need for wafer-level hermetic packaging that forms a seal-mounted MEMS package by disposing a cap substrate on top of the sensor substrate where the MEMS element is located, thereby shielding the MEMS element from the external environment.
기판 수준 밀봉 실장(wafer-level hermetic packaging)은 다양한 방법이 있으나 Au-Si 용융 접합은 아래와 같은 다양한 장점이 있다. 첫째, 미세구조물기판에 접합을 위한 레이어를 추가로 제작할 필요가 없으므로 미세구조물기판의 제작 공정을 단순화할 수 있다. 둘째, 다양한 기판의 사용이 가능하고 밀봉특성이 양호하므로 진공패키지를 요구하는 자이로센서 등에 적용이 가능하다. 셋째, 미세구조물기판과 캡기판이 전기적으로 연결되므로 캡기판을 통해 전원연결이 가능한 구조를 제작할 수 있다. 넷째, 향후 캡웨이퍼에 신호처리장치를 집적할 경우 제조단가 및 패키지 사이즈를 크게 줄일 수 있는 큰 장점들이 있다.There are various methods for wafer-level hermetic packaging, but Au-Si fusion bonding has various advantages as follows. First, since it is not necessary to further fabricate a layer for bonding to the microstructure substrate, the fabrication process of the microstructure substrate can be simplified. Second, it is applicable to a gyro sensor requiring a vacuum package because various substrates can be used and the sealing property is good. Third, since the microstructure substrate and the cap substrate are electrically connected to each other, it is possible to fabricate a structure capable of power connection through the cap substrate. Fourth, if the signal processing device is integrated on the cap wafer in the future, there are great advantages that the manufacturing cost and the package size can be greatly reduced.
Au-Si 용융 접합을 위한 다양한 캡기판의 구조가 있으나 범프를 형성하는 구조가 기존에 상용화 된 안정화된 장치 및 기술을 적용하여 상품화 하기에 좋은 장점을 가지고 있다. 일반적으로 상용화된 범프구조는 Cu/Ni/Au, Au 이며 MEMS 소자에 적용가능한 구조는 Cu/Ni/Au 구조이다. 그러나 Cu/Ni/Au 구조로 제작된 캡기판으로 Au-Si 공융 접합을 진행한 결과 습기에 취약한 본딩층을 형성함으로써 신뢰성 평가(HAST(High Accelerated Stress Test), PCT(Pressure Cooker Test))를 진행할 경우 MEMS 소자의 성능에 영향이 발생하여 양/불 수율이 저하되는 문제가 발생한다. 신뢰성의 문제는 제품 상용화 여부와 직결되는 필히 해결해야 할 중대한 문제이다. Although there are various cap substrate structures for Au-Si fusion bonding, the bump forming structure has advantages in commercialization by applying commercially available stabilized devices and techniques. Commonly used bump structures are Cu / Ni / Au and Au, and the structure applicable to MEMS devices is Cu / Ni / Au structure. However, Au-Si eutectic bonding with a cap substrate made of Cu / Ni / Au structure has resulted in a moisture-resistant bonding layer, which leads to reliability evaluation (HAST (High Accelerated Stress Test) and PCT (Pressure Cooker Test)). There is a problem that the performance of the MEMS device is affected and the amount of the positive / negative yield is lowered. The problem of reliability is a serious problem that needs to be solved directly related to product commercialization.
전술한 문제점을 해결하기 위해 본 발명은, Cu 물질을 신뢰성있는 물질로 대체한 신뢰성있는 캡기판의 범프 구조물 및 그 제조 방법을 제공하는 것을 목적으로 한다.In order to solve the above-described problems, it is an object of the present invention to provide a reliable cap substrate bump structure in which a Cu material is replaced with a reliable material, and a method of manufacturing the same.
상기 목적을 달성하기 위한 본 발명의 일실시예에 따른 범프 구조물은, 범프 도금을 위한 Cu 물질을 대체한 시드층과 미세구조물 기판 표면상의 일부분 이상에 공융 접합(eutetic bonding)되는 Au층, 시드층과 Au층 사이에 전기적으로 연결되어 캡기판을 미리 설정된 간격만큼 이격시키는 Cu 물질을 대체한 중간층을 포함하여 구성될 수 있다.According to an aspect of the present invention, there is provided a bump structure including: a seed layer replacing a Cu material for bump plating; an Au layer eutectic bonding to a portion of the surface of the microstructure substrate; And an intermediate layer which is electrically connected between the Au layer and the Cu layer to replace the cap substrate with a predetermined interval.
본 발명의 일실시예에 따른 범프 구조물의 제조 방법은, 미세구조물 기판을 밀봉 실장하기 위한 캡기판에 Cu 물질을 대체한 시드층을 형성하는 단계; 시드층의 일부분 이상에 감광물질로 패턴을 형성하고 Cu 물질을 대체한 중간층을 형성하는 단계; 상기 미세구조물 기판과 공융 접합되기 위한 Au층을 형성하는 단계; 감광막 제거 및 시드물질을 제거하는 단계; 상기 미세구조물 기판과 공융 접합되기 위한 Au층을 공융 접합하는 단계로 구성될 수 있다.A method of manufacturing a bump structure according to an embodiment of the present invention includes: forming a seed layer replacing a Cu material on a cap substrate for sealingly mounting a microstructure substrate; Forming a pattern with a photosensitive material on at least a portion of the seed layer and replacing the Cu material with an intermediate layer; Forming an Au layer for eutectic bonding with the microstructure substrate; Removing the photoresist film and removing the seed material; And eutectic bonding the Au layer for eutectic bonding with the microstructure substrate.
본 발명에 따른 범프 구조물을 기존에 상용화를 위해 셋업된 장치 및 기술로 안정적으로 제작할 수 있었으며, 제작된 캡기판과 미세구조물기판을 Au-Si 공융 접합(eutetic bonding) 한 결과 8인치 웨이퍼 전면에 본딩이 문제없이 형성됨을 확인하였다. 또한 신뢰성 평가(HAST(High Accelerated Stress Test))에서도 수율저하가 없는 양호한 결과를 얻음로써 제품화가 가능하게 되었다.The bump structure according to the present invention can be stably manufactured by the devices and techniques set up for commercialization in the past. Au-Si eutectic bonding was performed on the cap substrate and the microstructure substrate, Was formed without any problems. In the reliability evaluation (HAST (High Accelerated Stress Test)), good results without yield reduction are obtained and commercialization is possible.
도 1은 기존의 미세구조기판 및 캡기판의 구조물을 단면도.
도 2는 도 1에 도시된 구조물을 공융접합 완료한 후 단면도이다.
도 3은 도 2에 도시된 구조물에 대해 신뢰성 평가(HAST(High Accelerated Stress Test))를 진행한 후 단면도.
도 4는 기존의 범프구조에서 시드물질을 Cu를 대체할 수 있는 물질(20)로 변경한 구조를 도시한 단면도.
도 5는 시드물질 위의 원하는 위치에 Cu를 대체할 수 있는 범프 구조를 형성한 구조를 도시한 단면도.
도 6은 범프가 형성되지 않은 영역의 시드물질을 제거하는 공정에서 범프에 언더컷이 심하게 발생하는 이슈가 있을 때의 구조를 도시한 단면도.
도 7은 도 6과 같은 언더컷 문제를 해결하기 위해 감광막(22)으로 범프를 보호하는 공정을 추가함으로써 중간층의 언더컷을 방지하는 구조를 도시한 단면도.
도 8은 도 1에서 시드층 및 중간층을 Cu를 대체하는 물질을 적용하여 제작된 캡기판과 미세구조기판을 밀봉 실장하기 직전의 구조물을 도시한 단면도.
도 9는 도 8에 도시된 구조물을 공융접합 완료한 단면도. 1 is a cross-sectional view of a conventional microstructure substrate and a cap substrate structure.
2 is a cross-sectional view after eutectic bonding of the structure shown in FIG.
3 is a cross-sectional view after proceeding to a reliability evaluation (HAST (High Accelerated Stress Test)) on the structure shown in FIG.
4 is a cross-sectional view showing a structure in which a seed material is replaced with a
5 is a cross-sectional view showing a structure in which a bump structure capable of replacing Cu is formed at a desired position on a seed material.
6 is a cross-sectional view showing a structure when an undercut is severely generated in a bump in a process of removing a seed material in a region where bumps are not formed.
7 is a sectional view showing a structure for preventing the undercut of the intermediate layer by adding a step of protecting the bump to the
FIG. 8 is a cross-sectional view of a cap substrate prepared by applying a material substituting Cu for the seed layer and the intermediate layer in FIG. 1, and a structure immediately before sealing the microstructure substrate. FIG.
Fig. 9 is a cross-sectional view showing eutectic bonding of the structure shown in Fig. 8;
본 발명에 관한 구체적인 내용의 설명에 앞서 이해의 편의를 위해 본 발명이 해결하고자 하는 과제의 해결 방안의 개요 혹은 기술적 사상의 핵심을 우선 제시한다.Prior to the description of the concrete contents of the present invention, for the sake of understanding, the outline of the solution of the problem to be solved by the present invention or the core of the technical idea is first given.
본 발명의 일 실시 예에 따른 캡기판 범프 구조물은 미세구조기판을 밀봉 실장하기 위한 캡기판에 중간층을 형성하기 위한 Cu를 대체하는 물질로 구성된 시드층; 캡기판의 일부분 이상에 상기 Au층과 상기 캡기판을 전기적으로 연결하는 Cu를 대체하는 물질로 구성된 중간층; 및 상기 중간층과 전기적으로 연결되며, 상기 미세구조기판 표면상의 일부분 이상에 공융 접합(eutetic bonding)되는 Au층을 포함한다.The cap substrate bump structure according to an embodiment of the present invention includes a seed layer composed of a material substituting Cu for forming an intermediate layer on a cap substrate for sealingly mounting a microstructure substrate; An intermediate layer composed of a material replacing Cu which electrically connects the Au layer and the cap substrate to at least a part of the cap substrate; And an Au layer electrically connected to the intermediate layer and eutectic bonding to a portion of the surface of the microstructure substrate.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 상세히 설명한다. 그러나 이들 실시 예는 본 발명을 보다 구체적으로 설명하기 위한 것으로, 본 발명의 범위가 이에 의하여 제한되지 않는다는 것은 당업계의 통상의 지식을 가진 자에게 자명할 것이다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. It will be apparent to those skilled in the art, however, that these examples are provided to further illustrate the present invention, and the scope of the present invention is not limited thereto.
본 발명이 해결하고자 하는 과제의 해결 방안을 명확하게 하기 위한 발명의 구성을 본 발명의 바람직한 실시 예에 근거하여 첨부 도면을 참조하여 상세히 설명하되, 도면의 구성요소들에 참조번호를 부여함에 있어서 동일 구성요소에 대해서는 비록 다른 도면상에 있더라도 동일 참조번호를 부여하였으며 당해 도면에 대한 설명시 필요한 경우 다른 도면의 구성요소를 인용할 수 있음을 미리 밝혀둔다. 아울러 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 본 발명과 관련된 공지 기능 혹은 구성에 대한 구?셈岵?설명 그리고 그 이외의 제반 사항이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features and advantages of the present invention will become more apparent from the following detailed description of the present invention when taken in conjunction with the accompanying drawings, in which: It is to be noted that components are denoted by the same reference numerals even though they are shown in different drawings, and components of different drawings can be cited when necessary in describing the drawings. In addition, in explaining the operation principle of the preferred embodiment of the present invention, description of a known function or configuration related to the present invention and other matters may unnecessarily obscure the point of the present invention The detailed description thereof will be omitted.
덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작, 또는 소자 외에 하나 이상의 다른 구성요소, 단계, 동작, 또는 소자의 존재 또는 추가를 배제하지 않는다.
In addition, in the entire specification, when a part is referred to as being 'connected' to another part, it may be referred to as 'indirectly connected' not only with 'directly connected' . In the present specification, the singular form includes plural forms unless otherwise specified in the specification. &Quot; comprises " or "comprising" when used herein should be interpreted as excluding the presence or addition of one or more other elements, steps, operations, or elements in addition to the stated element, step, I never do that.
도 1은 기존의 범프 구조물 구조를 사용하여 밀봉 실장하기 직전 미세구조기판 및 캡기판의 구조물을 도시한 단면도이다. 도시되는 바와 같이, 구조물의 하부에는 미세구조기판(12)이 위치한다. 미세구조기판(12)은 제조방법 및 소자의 종류에 딸 실리콘(Si) 또는 SOI(Si on Insulator) 웨이퍼로 구성된다. 미세구조기판(12)의 상부에는 캡기판(11)이 위치하며, 미세구조기판(12)의 위에 캡기판(11)이 덮게와 같이 씌워져 밀봉 실장된다. 캡기판(11)에는 전기적 입/출력을 위한 배선공정이 선행하여 진행되어 있을 수 있다. 범프는 Cu??시드로 사용하고 Cu(14), Ni(15), Au(16) 순으로 도금하여 제작하였으며 공융접합을 통해 기판 수준 밀봉 실장(wafer-level hermetic packaging) 및 두기판을 전기적으로 연결하는 역할을 한다.1 is a cross-sectional view showing a structure of a microstructure substrate and a cap substrate immediately before sealing mounting using a conventional bump structure structure. As shown, the
도 2는 도 1에 도시된 구조물을 공융접합 완료한 후 미세구조물기판(12)과 캡기판(11)의 단면상태를 도시한 단면도이다. 공융접합 과정은 첫째, Au층(16)과 미세구조기판의 표면(13)에서 공융반응 발생 및 영역이 확대되는 단계; 둘째, 공융반응으로 형성된 액상이 미세구조기판표면(13)과 범프측면을 따라 Ni(15), Cu(14)로 흐르는 단계; 셋째, 공융반응으로 형성된 액상으로 Cu의 일부가 확산되는 단계; 넷째, 공융반응으로 형성된 액상이 고상(17)으로 상변태되는 과정에서 Cu 물질(18)이 미세구조기판 표면(13)과 공융 고상(17)의 계면상에 형성되는 단계로 나눌 수 있다. FIG. 2 is a cross-sectional view showing a cross-sectional state of the
도 3은 도 2에 도시된 구조물에 대해 신뢰성 평가(HAST(High Accelerated Stress Test))를 진행한 후 미세구조물기판(12)과 캡기판(11)의 단면상태를 도시한 단면도이다. 도시되는 바와 같이, 미세구조기판 표면(13)과 공융 고상(17)의 계면상에 형성된 Cu 물질(18)이 고온의 습기에 의해 산화되고 제거됨으로써 미세구조기판 표면(13)과 공융 고상(17) 사이의 결합력이 낮아지게 된다. 또한 Cu 물질(18)의 제거된 공간을 통해 습기가 침투함으로써 미세구조 내부로 습기가 침투하여 하게됨에 따라 MEMS 소자 등의 미세구조의 성능에 ?되袖?발생하여 양/불 수율이 저하되는 문제가 발생한다. 또한 전기적인 연결 측면에서도 저항이 증가하는 문제가 발생한다. 3 is a cross-sectional view showing the cross-sectional state of the
도 4는 습기에 취약한 기존의 범프구조에서 Cu를 대체할 수 있는 범프 구조를 제작하는 방법으로서 시드물질을 Cu를 대체할 수 있는 물질(20)로 변경한 구조를 도시한 단면도이다. 시드 물질(20)은 캡기판(11)과의 접합력 및 형성이 용이하고 쉽게 제거가 가능하며 공융액상과의 반응으로 신뢰성을 저해하는 문제가 없는 물질을 사용하며 대표적으로 Ni이 있다. Ni외에도 Cu를 대체할 수 있는 다양한 물질이 있을 수 있다. FIG. 4 is a cross-sectional view showing a structure in which a bump structure capable of replacing Cu in a conventional bump structure vulnerable to moisture is replaced with a
도 5는 시드물질 위의 원하는 위치에 Cu를 대체할 수 있는 범프 구조를 형성한 구조를 도시한 단면도이다. 범프는 Au 층(16), Au층(16)과 시드물질(20) 사이에서 전기적으로 연결해주는 중간층(21)으로 구성되어 있는다. 중간층은 단층 또는 다층으로 형성할 수 있고 Cu를 대체할 수 있는 다양한 물질이 사용가능하며 대표적으로 Ni이 있다.5 is a cross-sectional view showing a structure in which a bump structure capable of replacing Cu is formed at a desired position on the seed material. The bumps are composed of an
도 6은 범프가 형성되지 않은 영역의 시드물질을 제거하는 공정에서 범프에 언더컷이 심하게 발생하는 이슈가 있을 때의 구조를 도시한 단면도이다. 시드물질이 Cu보다 제거가 쉽지않은 물질의 경우 중간층(21)의 선폭 감소가 심해짐에 따라 언더컷이 심한 구조를 형성한다. 언더컷이 심한 구조는 공융접합의 특성을 저하시킴으로써 양/불 수율을 낮추고 디자인 측면에서 범프의 선폭이 증가됨에 따라 제품의 사이즈을 증가시키고, 제조 비용을 증가시키는 심각한 단점이 있다. 6 is a cross-sectional view showing a structure when an undercut is severely generated in a bump in a process of removing a seed material in a region where no bump is formed. In the case of a material in which the seed material is less easily removed than Cu, the undercut has a severe structure as the line width of the
도 7은 도 6과 같은 언더컷 문제를 해결하기 위해 감광막(22)으로 범프를 보호하는 공정을 추가함으로써 중간층의 언더컷을 방지하는 구조를 도시한 단면도이다. 7 is a cross-sectional view showing a structure for preventing the undercut of the intermediate layer by adding a step of protecting the bump to the
도 8은 도 1에서 시드층 및 중간층을 Cu를 대체하는 물질을 적용하여 제작된 캡기판과 미세구조기판을 밀봉 실장하기 직전의 구조물을 도시한 단면도이다. 도 1과 비교할 때 물질의 변화 외에 다른 차이가 없으므로 동일한 디자인과 공정으로 진행이 가능하다.FIG. 8 is a cross-sectional view of a cap substrate formed by applying a material substituting Cu for the seed layer and the intermediate layer in FIG. 1 and a structure immediately before sealing the microstructure substrate. Compared with Fig. 1, there is no difference other than the change of material, so it is possible to proceed to the same design and process.
도 9는 도 8에 도시된 구조물을 공융접합 완료한 후 미세구조물기판(12)과 캡기판(11)의 단면상태를 도시한 단면도이다. 공융접합 과정은 첫째, Au층(16)과 미세구조기판의 표면(13)에서 공융반응 발생 및 영역이 확대되는 단계; 둘째, 공융반응으로 형성된 액상이 미세구조기판표면(13)과 중간층(15) 측면을 따라 흐르는 단계; 셋째, 공융반응으로 형성된 액상이 고상(23)으로 상변태되는 단계로 나눌 수 있다. Cu 물질 액상으로 확산되고 미세구조기판 표면(13)과 공융 고상(17)의 계면상에 형성되는 현상이 사라졌다. 9 is a cross-sectional view showing the cross-sectional state of the
도 9에 도시된 구조물에 대해 신뢰성 평가(HAST(High Accelerated Stress Test))를 진행한 결과 수율의 변화가 없음을 확인할 수 있었다.As a result of conducting a reliability evaluation (HAST (High Accelerated Stress Test)) on the structure shown in FIG. 9, it was confirmed that there was no change in the yield.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시 예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. As described above, the present invention has been described with reference to particular embodiments, such as specific elements, and specific embodiments and drawings. However, it should be understood that the present invention is not limited to the above- And various modifications and changes may be made thereto by those skilled in the art to which the present invention pertains.
따라서, 본 발명의 사상은 설명된 실시 예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.Accordingly, the spirit of the present invention should not be construed as being limited to the embodiments described, and all of the equivalents or equivalents of the claims, as well as the following claims, belong to the scope of the present invention .
Claims (14)
캡기판의 일부분 이상에 상기 Au층과 상기 캡기판을 전기적으로 연결하는 Cu를 대체하는 물질로 구성된 중간층;
상기 중간층과 전기적으로 연결되며, 상기 미세구조기판 표면상의 일부분 이상에 공융 접합(eutetic bonding)되는 Au층을 포함하는 것을 특징으로 하는 캡기판 범프 구조물. A seed layer made of a material for replacing Cu for forming an intermediate layer on a cap substrate for sealingly mounting a microstructure substrate;
An intermediate layer composed of a material replacing Cu which electrically connects the Au layer and the cap substrate to at least a part of the cap substrate;
And an Au layer electrically connected to the intermediate layer and eutectic bonding to a portion of the surface of the microstructure substrate.
상기 중간층은, 상기 제2층과 상기 센서 기판의 공융 온도(eutetic temparature) 보다 높은 용융점을 가지는 것을 특징으로 하는 캡기판 범프 구조물. The method according to claim 1,
Wherein the intermediate layer has a melting point higher than the eutectic temperature of the second layer and the sensor substrate.
상기 제2층은 Au 또는 Au/Si, Au/Ge 등의 물질 중 하나로 구성되는 것을 특징으로 하는 캡기판 범프 구조물. The method according to claim 1,
Wherein the second layer comprises one of Au, Au / Si, Au / Ge, and the like.
상기 센서 기판을 밀봉 실장하기 위한 캡기판;
상기 캡기판의 저면의 일부분 이상과 Au층을 전기적으로 연결해주는 시드층 및 중간층;
상기 중간층에 전기적으로 연결되어, 상기 센서 기판 표면상의 일부분 이상에 공융 접합되는 Au층을 포함하는 것을 특징으로 하는 밀봉 실장된 구조물. A microstructure substrate on which a microstructure is formed on a surface;
A cap substrate for sealingly mounting the sensor substrate;
A seed layer and an intermediate layer for electrically connecting at least a part of the bottom surface of the cap substrate to the Au layer;
And an Au layer electrically connected to the intermediate layer and eutectic bonded to at least a portion of the surface of the sensor substrate.
상기 중간층은, 상기 제2층과 상기 센서 기판의 공융 온도(eutetic temparature) 보다 높은 용융점을 가지는 것을 특징으로 하는 밀봉 실장된 구조물.5. The method of claim 4,
Wherein the intermediate layer has a melting point higher than the eutectic temparature of the second layer and the sensor substrate.
상기 제2층은 Au, Au/Ge, Au/Si 중 하나의 물질로 구성되며, 상기 미세구조기판은 Si로 구성되는 것을 특징으로 하는 밀봉 실장된 구조물. 5. The method of claim 4,
Wherein the second layer is comprised of one of Au, Au / Ge, Au / Si, and the microstructured substrate is comprised of Si.
상기 미세소자기판은 기판 수준 밀봉 실장(wafer-level hermetic packaging)이필요한 미세소자를 특징으로 하는 밀봉 실장된 구조물. 5. The method of claim 4,
Wherein the micro-device substrate is a micro-device requiring wafer-level hermetic packaging.
상기 캡기판 및 미세소자기판의 계면 및 범프에는 신뢰성을 저해할 수 있는 Cu 성분이 존재하지 않는 것을 특징으로 하는 밀봉 실장된 구조물. 5. The method of claim 4,
Wherein the interface between the cap substrate and the fine element substrate and the bumps are free of a Cu component that can impair reliability.
상기 시드층상에, 일부분에 Au층과 전기적으로 연결하는 중간층을 형성하는 단계;
상기 중간층상에, 상기 미세구조기판과 공융 접합되기 위한 Au층을 형성하는 단계;
상기 범프가 형성된 이외 영역의 시드층을 제거하는 단계 ;
상기 Au층과 상기 미세구조기판을 공융 접합하는 단계를 포함하는 것을 특징으로 하는 캡기판 범프 구조물의 제조 방법.Forming a seed layer capable of replacing Cu on the entire surface of the cap substrate for sealingly mounting the microstructure substrate;
Forming an intermediate layer on the seed layer, the intermediate layer electrically connecting the Au layer to the Au layer;
Forming an Au layer on the intermediate layer for eutectic bonding with the microstructure substrate;
Removing a seed layer in a region other than the bump formed region;
And eutectic bonding the Au layer and the microstructure substrate to each other.
상기 공융 접합하는 단계는,
상기 미세구조기판과 상기 Au층의 밀착을 위하여 미리 설정된 압력 및 온도로 가압/가열하는 단계를 포함하는 것을 특징으로 하는 캡기판 범프 구조물의 제조 방법. 10. The method of claim 9,
Wherein the eutectic bonding comprises:
And pressing / heating the microstructure substrate at a preset pressure and temperature for close contact between the microstructured substrate and the Au layer.
상기 Au층을 형성하는 단계 이전에,
상기 미세구조기판상에 실리콘층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 캡기판 범프 구조물의 제조 방법.10. The method of claim 9,
Before the step of forming the Au layer,
And forming a silicon layer on the microstructured substrate. ≪ RTI ID = 0.0 > 11. < / RTI >
상기 Au층은 금(Au), Au/Ge, Au/Si 등으로 구성된 것을 특징으로 하는 캡기판 범프 구조물의 제조 방법.10. The method of claim 9,
Wherein the Au layer is made of gold (Au), Au / Ge, Au / Si, or the like.
상기 중간층은, 상기 Au층과 상기 미세구조기판의 공융 온도보다 높은 용융점을 가지고 시드층 및 Au층과 접합력이 좋은 특징을 가진 단층 또는 2층 이상의 도금물질로서 Ni, Ti, Cr, V, Al 등에서 선택되는 하나 이상의 물질로 구성되는 것을 특징으로 하는 캡기판 범프 구조물의 제조 방법.10. The method of claim 9,
The intermediate layer may be a single layer or a two or more layered plating material having a melting point higher than the eutectic temperature of the Au layer and the microstructure substrate and having a good bonding strength with the seed layer and the Au layer, and may be formed of Ni, Ti, Cr, ≪ / RTI > wherein the cap substrate comprises at least one selected material.
상기 범프가 형성된 이외 영역의 시드층을 제거하는 공정에서 언더컷이 심하게 발생하는 경우 감광막으로 범프영역을 보호하는 공정을 추가함으로써 언더컷을 최소화하고 충분한 시드층에 대한 과에칭이 가능하도록 하는 공정이 추가될 수 있는것을 특징으로 하는 캡기판 범프 구조물의 제조방법.
10. The method of claim 9,
A process for protecting the bump region with the photoresist film is added to minimize the undercut and over etching for the sufficient seed layer when the undercut is severely generated in the process of removing the seed layer in the region where the bump is formed Wherein said cap substrate bump structure comprises a plurality of cap substrate bump structures.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130099353A KR101708531B1 (en) | 2013-08-21 | 2013-08-21 | Cap bump structure for reliable wlb(wafer level bonding) and method of manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130099353A KR101708531B1 (en) | 2013-08-21 | 2013-08-21 | Cap bump structure for reliable wlb(wafer level bonding) and method of manufacture |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150021871A true KR20150021871A (en) | 2015-03-03 |
| KR101708531B1 KR101708531B1 (en) | 2017-02-20 |
Family
ID=53020082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130099353A Expired - Fee Related KR101708531B1 (en) | 2013-08-21 | 2013-08-21 | Cap bump structure for reliable wlb(wafer level bonding) and method of manufacture |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101708531B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114623955A (en) * | 2021-10-18 | 2022-06-14 | 胡耿 | Micro-polar distance capacitance type force-sensitive sensor and manufacturing method thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100661350B1 (en) * | 2004-12-27 | 2006-12-27 | 삼성전자주식회사 | MEMS device package and manufacturing method thereof |
| KR100846569B1 (en) * | 2006-06-14 | 2008-07-15 | 매그나칩 반도체 유한회사 | Package of MEMS element and manufacturing method thereof |
| JP2012023226A (en) * | 2010-07-15 | 2012-02-02 | Renesas Electronics Corp | Manufacturing method of electronic parts |
-
2013
- 2013-08-21 KR KR1020130099353A patent/KR101708531B1/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100661350B1 (en) * | 2004-12-27 | 2006-12-27 | 삼성전자주식회사 | MEMS device package and manufacturing method thereof |
| KR100846569B1 (en) * | 2006-06-14 | 2008-07-15 | 매그나칩 반도체 유한회사 | Package of MEMS element and manufacturing method thereof |
| JP2012023226A (en) * | 2010-07-15 | 2012-02-02 | Renesas Electronics Corp | Manufacturing method of electronic parts |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114623955A (en) * | 2021-10-18 | 2022-06-14 | 胡耿 | Micro-polar distance capacitance type force-sensitive sensor and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101708531B1 (en) | 2017-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5834098B2 (en) | Manufacturing method of micro electromechanical component, micro electro mechanical component and use thereof | |
| US7419853B2 (en) | Method of fabrication for chip scale package for a micro component | |
| US6953985B2 (en) | Wafer level MEMS packaging | |
| US9862593B2 (en) | MEMS-CMOS device that minimizes outgassing and methods of manufacture | |
| US9688529B2 (en) | Glass wafer assembly | |
| US20110133297A1 (en) | Semiconductor component and method for producing semiconductor components | |
| US20110115036A1 (en) | Device packages and methods of fabricating the same | |
| US20040016995A1 (en) | MEMS control chip integration | |
| US9809450B2 (en) | CMOS-MEMS integration using metal silicide formation | |
| US20100053922A1 (en) | Micropackaging method and devices | |
| US20150102390A1 (en) | Integrated cmos back cavity acoustic transducer and the method of producing the same | |
| US8154115B1 (en) | Package structure having MEMS element and fabrication method thereof | |
| CN102107846A (en) | Sealed microelectromechanical system device, manufacturing method and packaging structure thereof | |
| US10988373B2 (en) | MEMS component having low-resistance wiring and method for manufacturing it | |
| US9919915B2 (en) | Method and system for MEMS devices with dual damascene formed electrodes | |
| US20150115378A1 (en) | Method for manufacturing a die assembly having a small thickness and die assembly relating thereto | |
| US9073750B2 (en) | Manufacturing method of micro-electro-mechanical system device and micro-electro-mechanical system device made thereby | |
| KR101708531B1 (en) | Cap bump structure for reliable wlb(wafer level bonding) and method of manufacture | |
| US10048286B2 (en) | Wafer level package of MEMS sensor and method for manufacturing the same | |
| KR101581542B1 (en) | Cap substrate, structure, and method of manufacturing the same | |
| KR101603010B1 (en) | Method of manufacturing structure, and structure manufacured using the same | |
| CN210559359U (en) | Semiconductor packaging | |
| JP2012079935A (en) | Method for manufacturing composite substrate, and composite substrate | |
| Fontana et al. | Holed packaging for mems sensors | |
| Yang et al. | Mechanically Flexible Interconnects and TSVs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20130821 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20150311 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20130821 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20151209 Patent event code: PE09021S01D |
|
| E90F | Notification of reason for final refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Final Notice of Reason for Refusal Patent event date: 20160729 Patent event code: PE09021S02D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20170126 |
|
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20170214 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20170214 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PC1903 | Unpaid annual fee |