KR20150004900A

KR20150004900A - 트랜지스터 소자

Info

Publication number: KR20150004900A
Application number: KR1020147033410A
Authority: KR
Inventors: 겐이치 나카야마; 준지 기도; 료타로 아키바; 나오미 오구마; 나오키 히라타
Original assignee: 다이니치 세이카 고교 가부시키가이샤; 겐이치 나카야마
Priority date: 2012-04-27
Filing date: 2012-04-27
Publication date: 2015-01-13
Also published as: US9608217B2; US20150325805A1; JPWO2013161078A1; JP5735705B2; WO2013161078A1

Abstract

본 발명은, 에미터 전극과 콜렉터 전극의 사이에 시트 형상의 베이스 전극이 배치되고, 또한, 상기 베이스 전극의 표리(表裏)의 각각의 측에 적어도 1층의 p형 유기 반도체층이 마련되어 있고, 또한 이들 p형 유기 반도체층과 베이스 전극의 사이에 전류 투과 촉진층이 각각 형성되어 있는 적층 구조를 가지는 것을 특징으로 하는 트랜지스터 소자를 제공한다. 상기 본 발명에 의하면, 특히, 단순한 제조 프로세스에 의해서 안정적으로 제공할 수 있고, 대량 생산도 가능하게 할 수 있는 구조의 것으로서, 게다가, 에미터 전극과 콜렉터 전극의 사이에 있어서, 저전압하에서 큰 전류 변조 작용과 온/오프비가 우수한 트랜지스터 소자(MBOT)의 제공이 가능해진다.

Description

트랜지스터 소자{TRANSISTOR ELEMENT}

본 발명은, 특히, 우수한 전류 변조성을 나타내는 트랜지스터 소자, 더 상세하게는, 유기 EL 디스플레이 등의 구동이 가능한, 저전압으로 대전류 변조시키는 전류 증폭율이 우수한 트랜지스터 소자에 관한 것이다.

최근, 박형 TV나 노트 PC의 보급이 진전되고 있고, 액정 디스플레이, 유기 EL 디스플레이, 전자 페이퍼(e-paper) 등, 표시 디스플레이에의 요구 성능도 높아지고 있다. 또한, 고기능 휴대 전화나 타블렛형 단말의 보급에 따라, 표시 디스플레이의 미세화, 소형화, 박형화가, 한층 더 진전되고 있다. 이러한 디스플레이의 소자의 구동에는, 전계 효과 트랜지스터(Field Effect Transistor: FET)가 사용되고 있다. 현재, 대다수는 무기 재료인 실리콘을 이용한 FET가 사용되고 있지만, 저비용화, 경량화, 플렉시블화를 목적으로 하여, 유기 트랜지스터 소자를 이용한 디스플레이가 보고되고 있고, 그 실용화가 기대되고 있다.

그러나, 그 대다수는, 유기 전계 효과형 트랜지스터(OFET)와 액정 표시부 또는 전기 영동 셀(electrophoresis cell)을 조합한 것이다. OFET는, 그 구조와 이동도의 낮음에 의해, 대전류를 얻는 것은 어렵고, 대전류를 필요로 하는 전류 구동 디바이스인 유기 EL 디스플레이의 구동 소자에 이용한 예는, 거의 보고되지 않고 있다. 이 때문에, 유기 EL 디스플레이의 구동이 가능하고, 저전압에 있어서 대전류로 동작하는 유기 트랜지스터 소자의 개발이 요망되고 있다.

현재, OFET를 이용하여 대전류를 얻기 위해서는, 트랜지스터 소자의 채널 길이를 짧게 하는 것이 필요하지만, 채널 길이를 수μm 이하로 하는 것은, 대량 생산을 시야에 넣은 패터닝 기술에서는 어렵다. 이 문제를 해결하기 위해서, 막 두께 방향으로 전류를 흘리는 것에 의해, 저전압 그리고 대전류로 동작 가능한 「세로형(縱型) 트랜지스터 구조」가 연구되고 있다. 일반적으로, 세로형 샌드위치 디바이스에 이용되는 소자의 막 두께는 수십 nm에서 수백 nm이며, 게다가 nm 단위(order) 이하의 막 두께의 제어가 높은 정밀도로 가능한 것이다. 세로형 트랜지스터는, 채널을 막 두께 방향(세로 방향)으로 하는 것에 의해, 1μm 이하의 짧은 채널 길이를 용이하게 실현할 수 있고 대전류가 얻어질 가능성이 있다. 이러한 세로형의 유기 트랜지스터 소자로서는, 지금까지, 폴리 아닐린막의 자기 조직화 네트워크 구조(self-organizing network structure)를 그리드 전극으로서 이용한 폴리머 그리드 트라이오드 구조 세로형 트랜지스터나, 미세한 스트라이프 형상의 중간 전극으로 공핍층 폭을 변조하는 것에 의해 소스·드레인간의 전류를 컨트롤하는 정전 유도형 트랜지스터(Static Induction Transistor: SIT) 등이 알려져 있다.

또한, 유기 반도체/금속/유기 반도체의 적층 구조의 제작에 의해, 고성능인 트랜지스터 특성을 발현하는 세로형 유기 트랜지스터 소자를 제공하는 기술이 제안되고 있다(특허 문헌 1). 이 세로형 트랜지스터 소자에서는, 에미터 전극과 콜렉터 전극의 사이에, 유기 반도체층과 스트라이프 형상의 중간 금속 전극이 마련되어 있다. 이 유기 트랜지스터 소자에서는, 에미터 전극으로부터 주입된 전자가 중간 금속 전극을 투과하는 것에 의해, 바이폴라 트랜지스터를 닮은 전류 변조가 관측되고, 그 중간 금속 전극이 베이스 전극처럼 작용하는 것으로부터, 메탈 베이스 유기 트랜지스터(Metal-Base Organic Transistor: 이후 「MBOT」이라고 칭한다)로 칭하고 있다.

MBOT는, 에미터 전극과 콜렉터 전극에 출력 전압을 인가하고, 에미터 전극과 베이스 전극 간에 전압을 인가하지 않는 경우는 전류가 거의 흐르지 않지만, 에미터 전극과 베이스 전극 간에 전압을 인가하면 에미터 전극 - 콜렉터 전극 간에 전류가 흐른다. 이 에미터 전극 - 콜렉터 전극 간에 흐르는 전류가 콜렉터 전류이며, 베이스 전극 - 콜렉터 전극 간에 흐르는 전류가 베이스 전류이다. MBOT는, 베이스 전압의 인가에 의해 증가하는 베이스 전류에 비하여, 콜렉터 전류가 급격하게 증가하는 것으로부터, 베이스 전압에 의한 콜렉터 전류의 변조가 가능한 소자가 된다. 에미터 전극과 콜렉터 전극에 전압을 인가하고, 에미터 전극과 베이스 전극 간에 전압이 인가되어 있지 않은 경우에 흘러 버리는 「누설 전류」가 OFF 전류이며, 에미터 전극과 베이스 전극 간에 전압을 인가했을 때에 흐르는 전류가 ON 전류다. MBOT는, OFF 전류는 제로에 가깝고, 큰 ON 전류가 얻어지는 트랜지스터 소자이다.

또한, 유기 트랜지스터(MBOT)의 구조로서, 투명 ITO 전극을 콜렉터 전극으로 하여, 그 위에 유기 반도체/금속/유기 반도체를 진공 증착에 의해 적층하는 것에 의해, 간단하게 제조할 수 있는 MBOT가 보고되고 있다(특허 문헌 2). 유기 반도체로서는, n형 유기 반도체 재료인 디메틸페릴렌 테트라카르본산 이미드(Me-PTCDI)와 풀러렌(C60)이 이용되고 있고, 전극 재료로서는, 베이스 전극으로서 Al(알루미늄), 에미터 전극으로서 Ag(은)가 이용되고 있다. 이 MBOT는, 암전류(dark current) 억제층의 도입, 및 베이스 전극을 가열 처리하는 것에 의해, 온/오프비(ON 전류와 OFF 전류의 비율)를 향상시킨 대전류 변조가 가능한 트랜지스터 소자가 된다. 이와 같이, MBOT는, 세로형 트랜지스터임에도 불구하고, 미세한 그리드 전극, 스트라이프 전극의 미세한 패터닝을 필요로 하지 않는 특징이 있다.

또한, 유기 트랜지스터 소자(MBOT)로서, 에미터 전극과 콜렉터 전극의 사이에 유기 반도체층과 시트 형상의 베이스 전극을 가지고, 베이스 전극과 콜렉터 전극의 사이에 에너지 장벽층, 전하 투과 촉진층을 가지는 MBOT(특허 문헌 3)나, 또한, 장쇄 알킬기를 가지는 페릴렌 테트라카르본산 이미드로 이루어지는 유기 반도체층을 콜렉터 전극측에 마련하여 콜렉터층으로서 이용한 MBOT(특허 문헌 4)가 제안되고 있고, 가열 처리 등 하는 일 없이, 양호한 전류 변조 특성이나 온/오프비를 얻는 것이 보고되고 있다. 또한, 에미터 전극과 베이스 전극과의 유기 반도체층이 다이오드 구조인 MBOT가, 양호한 증폭성을 가지는 트랜지스터 소자로서 보고되고 있다(특허 문헌 5).

또한, 세로형 트랜지스터로서, 에미터 전극과 콜렉터 전극의 사이에, 유기 반도체층, 시트 형상 알루미늄 상에 빗형 알루미늄층을 형성한 요철인 베이스 전극을 가지고, 에미터 전극과 베이스 전극의 사이에 펜타센층, 정공 주입층으로서 N,N＇-디페닐-N,N＇-디(1-나프틸)-1,1＇-비페닐-4,4＇-디아민(NPB), 전하 주입 촉진층으로서 불화 리튬 박막을 형성하고, 콜렉터층과 베이스 전극 간에 펜타센과 구리 프탈로시아닌으로 이루어지는 유기 반도체 적층층을 가지는 소자가, 전류 증폭성 트랜지스터로서 보고되고 있다(비특허 문헌 1, 2).

또한, 세로형 트랜지스터로서, 에미터 전극과 콜렉터 전극의 사이에 유기 반도체층과 시트 형상의 베이스 전극을 가지고, 에미터 전극과 베이스 전극 간, 콜렉터 전극과 베이스 전극 간의 양 유기 반도체층에, N,N＇-디페닐-N,N＇-디(1-나프틸)-1,1＇-비페닐-4,4＇-디아민(이하 「NPB」으로 생략한다)/풀러렌(C60)으로 이루어지는 헤테로 접합 유기 반도체층을 이용한 투과성 금속 기판 유기 트랜지스터가, 양극성 트랜지스터로서 보고되고 있다(비특허 문헌 3).

또한, 세로형 트랜지스터로서, L자 형상의 에미터 전극과 콜렉터 전극의 사이에 유기 반도체층과 빗 형상의 베이스 전극을 가지고, 유기 반도체층이 BTQBT[비스(1,2,5-티아디아졸로)-p-퀴노비스(1,3-디티올)]로 이루어지는 세로형 트랜지스터가, 정공 수송 재료임에도 불구하고 큰 전류치와 ON/OFF비를 나타내는 것이 보고되고 있다(특허 문헌 6).

또한, 에미터 전극과 콜렉터 전극의 사이에 결정성이 높은 유기 반도체층을 이용한 유기 트랜지스터 소자(MBOT)에 대한 제안이 있다(특허 문헌 7). 그리고, 해당 문헌에는, 베이스 전극과 동일한 정도의 두께의 결정 사이즈인 유기 반도체층을 이용하여 트랜지스터 소자로 하는 것에 의해서, 전자 수송 재료인 메틸 페릴렌을 이용한 MBOT가, 에미터 - 콜렉터 간에 저전압으로, 큰 전류치 300 mA/㎠로, 높은 ON/OFF비의 200을 나타내는 것이 기재되어 있다.

일본 공개 특허 공보 2003-101104호 일본 공개 특허 공보 2007-258308호 일본 공개 특허 공보 2009-272442호 일본 공개 특허 공보 2010-263144호 국제 공개 제2011/027915호 팜플렛 일본 공개 특허 공보 2010-251472호 일본 공개 특허 공보 2010-135809호

Ou et al, Applied Physics Letters, 89: 183508(2006) Yi-Yang et al, Applied Physics Letters, 89: 183511(2006) J. Hung et al, Organic Electronics, 10, 210-213(2009)

그러나, 폴리머 그리드 트라이오드 구조 세로형 트랜지스터나, 정전 유도형 트랜지스터(SIT)는, 중간 전극을 형성하는 어려움으로부터, 고성능화·대량 생산은 곤란하다. 또한, 특허 문헌 1, 2에 기재되어 있는 유기 트랜지스터 소자(MBOT)는, 막 두께나 구조에 의해서, 오프 전류가 높아지는 일이 있고, 상기 트랜지스터는, 유기 반도체/금속/유기 반도체의 적층 구조를 제작하면 반드시 전류 변조 작용이 관측된다는 것은 아니다. 따라서, 안정된 성능을 발현하고, 큰 전류치, 높은 증폭율, 높은 온/오프비를 얻기 위해서는, 가열 처리에 의해 베이스 전극 표면에 산화층을 마련하고, 오프 전류의 억제층으로 할 필요가 있다. 또한, 특허 문헌 3에 기재되어 있는 유기 트랜지스터 소자(MBOT)는, 베이스 전극의 아래에 절연체성인 전하 투과 촉진층을 마련하는 것에 의해서, 전극의 가열 처리를 하는 일 없이, 전류를 증폭할 수 있지만, 전자 기기를 작동시키기에 충분한 정도의 큰 전류치, 큰 증폭율, 큰 온/오프비를 얻는 것은 곤란하고, 정공 수송성 재료에서의 MBOT로서의 안정된 동작은 곤란하다. 또한, 특허 문헌 4에 기재되어 있는 트랜지스터 소자는, n형 유기 반도체층에 한정되어 있고, 재료도 한정되어 있다. 또한, 특허 문헌 5에 기재의, 기술도 동일하고, 보다 우수한 특성을 가지는 p형 유기 반도체층에 의해 형성되는 MBOT의 개발이 요망되고 있다.

또한, 특허 문헌 6에 기재되어 있는 유기 트랜지스터 소자에서는, 정공 수송 재료로서 BTQBT에 의해 유기 반도체층을 형성하는 것에 의해 전류 변조를 나타내지만, 사용할 수 있는 재료가 한정되어 있고, 그 재료의 합성도 다단계이며 대량의 합성이 곤란함과 함께, 소자의 전극 형상이 빗형이나 L자형이며 복잡한 것으로부터, 단순한 제조 프로세스에 의한 안정된 소자의 대량 생산은 곤란하다.

또한, 특허 문헌 7에 기재되어 있는 유기 트랜지스터 소자에서는, 결정성이 높은 유기 반도체층을 이용하는 것에 의해, 대전류는 이룰 수 있으나, p형 반도체 재료에서의 동작은 곤란하고, 아직 전자 디바이스를 구동시키는 것은 곤란하다.

또한, 비특허 문헌 1, 2에 기재되어 있는 유기 트랜지스터 소자는, NPB로 이루어지는 정공 주입층과 불화 리튬으로 이루어지는 전하 주입 촉진층을 형성하는 것에 의해, 전류 증폭성 트랜지스터와 베이스 전극으로서 동작하지만, 그 전류 밀도는 12 mA/㎠ 정도, 전류 증폭성은 최대로 48 정도이며, 아직 전자 디바이스를 구동시키는 대전류 변조는 곤란하다. 또한, 베이스 전극을 금속 박막 상에 빗 형상의 금속층을 형성할 필요가 있고, 베이스 전극과 콜렉터 전극 간에 형성하는 유기 반도체층도 적층된 다층 구조로 한정되어 있다.

비특허 문헌 3에 기재의 트랜지스터는, 양극성 트랜지스터 소자로서의 전류 변조 작용을 나타내는 것에 의해, 상보형(相補型) 논리 회로 등에의 이용의 가능성은 있지만, 전자 기기를 작동시키기에 충분한 정도의 큰 전류치, 전류의 증강을 얻는 것은 어렵고, 유기 EL 등의 구동용 소자로서 이용하는 것은 곤란하다.

따라서, 본 발명의 목적은, 상기 과제를 해결하기 위해서 이루어진 것이며, 특히, 단순한 제조 프로세스에 의해서 안정적으로 제공할 수 있고, 대량 생산도 가능하게 할 수 있는 구조의 것으로서, 게다가, 에미터 전극과 콜렉터 전극의 사이에 있어서, 저전압하에서 큰 전류 변조 작용과 온/오프비가 우수한 트랜지스터 소자(MBOT)의 제공을 가능하게 하는 것에 있다.

상기의 목적은, 하기의 본 발명에 의해서 달성된다. 즉, 본 발명은, 에미터 전극과 콜렉터 전극의 사이에 시트 형상의 베이스 전극이 배치되고, 또한, 해당 베이스 전극의 표리(表裏)의 각각의 측에 적어도 1층의 p형 유기 반도체층이 마련되어 있고, 또한 이들 p형 유기 반도체층과 베이스 전극의 사이에 전류 투과 촉진층이 각각 형성되어 있는 적층 구조를 가지는 것을 특징으로 하는 트랜지스터 소자를 제공한다.

본 발명의 바람직한 형태로서는, 하기의 사항을 들 수 있다. 상기 전류 투과 촉진층이, 알칼리 금속 화합물 및/또는 알칼리 토류 금속 화합물을 포함하는 층인 것; 상기 전류 투과 촉진층이, 불화 리튬을 포함하는 층인 것; 상기 전류 투과 촉진층의 두께가, 0.1 ~ 10 nm인 것; 상기 에미터 전극과 해당 에미터 전극측에 마련되어 있는 p형 유기 반도체층과의 사이에, 적어도 1층의 정공 주입층이 마련되어 있는 것; 상기 콜렉터 전극측에 마련되어 있는 p형 유기 반도체층이, 2 층 이상의 다른 p형 유기 반도체층으로 이루어지는 적층 구조를 가지는 것; 상기 에미터 전극과 상기 베이스 전극 간에 전압(V_B)을 인가하고, 또한 상기 에미터 전극과 상기 콜렉터 전극 간에 전압(V_C)을 인가하는 것으로 흐른 콜렉터 전류(I_C _- _ON)가 10 mA/㎠ 이상이며, 또한, 에미터 전극과 베이스 전극 간에 전압(V_B)을 인가하지 않고, 상기 에미터 전극과 상기 콜렉터 전극 간에 전압(V_C)을 인가하는 것에 의해 흐른 콜렉터 전류(I_C _- _OFF)와의 비인 ON/OFF비(I_C _- _ON/I_C _- _OFF)가, 50 이상이 되는 전류 변조성을 나타내고, 또한 변조된 콜렉터 전류(I_C)의 전류 증폭율이 50이 되는 전류 변조성을 나타내는 것이다.

본 발명에 의하면, 하기의 우수한 특성의 유기 트랜지스터 소자(MBOT)가 제공된다. 본 발명의 트랜지스터 소자는, 에미터 전극과 콜렉터 전극의 사이에 시트 형상의 베이스 전극이 배치되고, 또한, 해당 베이스 전극의 앞 뒤의 각각의 측에 p형 유기 반도체층이 마련되어 있고, 이들 p형 유기 반도체층과 베이스 전극의 사이에 전류 투과 촉진층이 각각 형성되어 있는 적층 구조의 것임을 특징으로 한다. 즉, 본 발명의 트랜지스터 소자에서는, 베이스 전극의 앞 뒤의 측의 각각 대하여, 적어도 2 층의 p형 유기 반도체층을 상기와 같이 배치하고, 또한 베이스 전극과 콜렉터 전극의 사이 및 에미터 전극과 베이스 전극의 사이의 각각에 전류 투과 촉진층을 마련하는 것으로, 저전압으로 대전류를 가능하게 하는 전류 변조 작용을 안정적으로 얻는 것을 달성한다.

본 발명의 유기 트랜지스터 소자(MBOT)는, 후술하는 바와 같이 높은 성능을 가지는 것이며, 여러 가지의 디스플레이의 구동용 소자, 유기 발광 트랜지스터 소자로서, 특히 대전류 변조에 의해 구동시키는 유기 EL이나 전자 페이퍼를 구동하는 소자로서 유용하다. 이것들을 구동하는 트랜지스터 소자는, 온 시와 오프 시의 콘트라스트가 필요해지고, 보다 큰 온/오프비, 암전류의 억제가 요구된다. 즉, 온/오프비가 낮고 암전류가 크면, 오프 시에 있어서도 유기 EL이 발광하는 등의 문제를 일으킨다. 이에 비하여, 본 발명의 트랜지스터 소자는, 온/오프비가 높고, 저전압 영역에서의 대전류 변조 특성, 주파수 특성이 우수한 것에 의해, 구동용 트랜지스터 소자로서 높은 성능을 나타내고, 충분히 적용 가능하다.

또한, 본 발명의 유기 트랜지스터 소자는, 저전압 영역에서의 대전류 변조가 가능하고, 1개의 픽셀 내에 있어서의 트랜지스터 소자의 점유 면적을 작게 할 수 있고, 디스플레이에 있어서의 개구 비율의 향상을 가능하게 하고, 그 결과, 이것을 적용하는 것으로, 고성능, 고효율의 디스플레이의 달성이 가능해진다. 또한, 증착법으로의 작성도 가능하고, 플라스틱 등의 플렉시블 기판 상에 트랜지스터 소자를 형성하는 것이 가능하고, 소형 경량화, 경량화, 박형화된 디스플레이, 디바이스의 작성이 가능해진다.

또한, 본 발명의 유기 트랜지스터 소자는, 유기 반도체층이 p형 동작을 나타내는 정공 수송성 재료에 의해 형성되기 때문에, n형 동작을 나타내는 전자 수송성 재료의 경우는, 재료의 종류가 한정되는데 비하여, 유기 반도체층을 형성하는 재료의 종류가 풍부하다는 이점이 있다. 이 때문에, 트랜지스터 소자의 재료 구성에 최적인 에너지 준위를 가지는 p형 유기 반도체층을 선택하는 것이 가능하다. 또한, 폴리머, 또는, 올리고머인 정공 수송성 재료를 이용할 수 있고, 증착법 뿐만이 아니라 인쇄법에 의한 유기 반도체층의 형성도 가능하다. 그 결과, 저온 프로세스에서의 대면적 소자의 제작, 저환경 부하가 가능해지고, 제조에 드는 비용의 저비용화를 실현할 수 있다. 또한, 전자 수송성 재료에 의해 형성되는 n형 유기 반도체층은, 산소 분자나 물 분자에 의해 전하(전자) 수송이 저해되지만, 정공 수송성 재료에 의해 형성되는 p형 유기 반도체층은, 산소 분자나 물 분자에 의한 전하(정공) 수송이 저해되지 않기 때문에, 대기 중에서의 소자의 구동의 가능성도 있다.

본 발명의 효과를 보다 구체적으로 말하면, 본 발명에서 제공하는 트랜지스터 소자는, 도 1에 나타낸 바와 같이, 에미터 전극(12)과 콜렉터 전극(11) 간에 전압(V_C)을 인가하고, 또한 에미터 전극(12)과 베이스 전극(13) 간에 전압(V_B)을 인가한 경우에, 에미터 전극(12)과 베이스 전극(13) 사이에 흐르는 베이스 전류(I_B)에 비교하여 변조된 콜렉터 전류(I_C)가 흐르는 전류 변조형 트랜지스터 소자가 된다. 보다 구체적으로는, 그 변조된 콜렉터 전류(I_C)가 10 mA/㎠ 이상이 되고, 전류 증폭율(콜렉터 전류(I_C)/베이스 전류(I_B))은, 50 이상도 가능해진다. 본 발명자들의 검토에 의하면, 나아가 전류 증폭율은 500 이상도 가능해진다. 또한, 본 발명에서 제공하는 유기 트랜지스터 소자는, 에미터 전극(12)과 베이스 전극(13) 간에 전압(V_B)을 인가하고, 또한, 에미터 전극(12)과 콜렉터 전극(11) 간에 전압(V_C)을 인가하는 것으로 흐른 콜렉터 전류(I_C _- _ON)(이하, ON 전류 혹은 온 전류로 기재한다)와, 상기 전압(V_B)을 인가하지 않고, 에미터 전극(12)과 콜렉터 전극(11) 간에 전압(V_C)을 인가하는 것에 의해 흐르는 콜렉터 전류(I_C _- _OFF)(이하, OFF 전류 혹은 오프 전류로 기재한다)와의 비인 ON/OFF(I_C _- _ON/I_C _- _OFF)(이하, ON/OFF비 혹은 온/오프비로 기재한다)는, 경우에 따라서는 1,000 이상, 또한 10,000 이상에도 달하는 극히 우수한 전류 변조성을 나타내고, 여러 가지의 용도로의 적용이 기대된다.

도 1은 본 발명의 트랜지스터 소자의 구성을 설명하는 도면이다.
도 2는 본 발명의 실시예 8의 트랜지스터 소자의 구성을 설명하는 도면이다.
도 3은 본 발명의 실시예 8과 비교예 3의 트랜지스터 소자의 출력 특성(I_C-V_B 커브)을 설명하기 위한 도면이다.
도 4는 본 발명의 실시예 8과 비교예 3의 트랜지스터 소자의 입력 특성(I_B-V_B 커브)을 설명하기 위한 도면이다.

이하, 본 발명의 실시 형태에 대해서, 본 발명을 상세하게 설명하지만, 본 발명은 이하의 실시 형태에 제한되는 것이 아니고, 본 발명의 요지를 일탈하지 않는 범위에 있어서, 실시할 수 있다.

본 발명의 유기 트랜지스터 소자(MBOT)는, 에미터 전극과 콜렉터 전극의 사이에 시트 형상의 베이스 전극이 배치되고, 또한, 해당 베이스 전극의 표리(表裏)의 각각의 측에 적어도 1층의 p형 유기 반도체층이 마련되어 있는데, 해당 베이스 전극과 각 p형 유기 반도체층과의 사이의 각각에 전류 투과 촉진층이 더 형성되어서 이루어지는 적층 구조를 가지는 것을 특징으로 한다. 또한, 본 발명에서는, 베이스 전극의 표리(表裏)의 어느 쪽의 측에도 전류 투과 촉진층이 형성되고 있는데, 그 배치로부터, 한 쪽을 콜렉터층측 전류 투과 촉진층으로 칭하고, 다른 쪽을 에미터층측 전류 투과 촉진층으로 칭하는 경우가 있다.

본 발명의 트랜지스터 소자(MBOT)의 구조의 일례를 도 1에 나타냈는데, 도 1에 나타낸 바와 같이, 본 발명의 소자는, 유기 반도체/전극/유기 반도체라는 적층 구조를 이루는 것이며, 단순한 적층 공정에 의한 제작이 가능한 세로형 유기 트랜지스터이다. 도 1에 예시한 바와 같이, 그 적층 구조는, 기판(10) 상에 형성되는 콜렉터 전극(11)과 에미터 전극(12)의 사이에, 베이스 전극(13)과 본 발명의 특징인, 베이스 전극의 표리(表裏) 각각의 측에 형성된 전류 투과 촉진층(31A) 및 전류 투과 촉진층(31B)을 가지고 있고, 또한 이들 층을 개재하여 p형 유기 반도체층이 각각 적층되어서 구성된다. 보다 구체적으로는, 본 발명의 트랜지스터 소자는, 유기 반도체층이, 콜렉터 전극(11)과 베이스 전극(13) 사이에 배치된, 적어도 1층의 p형 유기 반도체층으로부터 이루어지는 콜렉터층(21)과, 에미터 전극(12)과 베이스 전극(13) 사이에 배치된 적어도 1층의 p형 유기 반도체층으로부터 이루어지는 에미터층(22)을 가지고, 또한 이들 p형 유기 반도체층에 협지된 위치에 마련된 베이스 전극(13)과, 해당 베이스 전극의 앞 뒤 각각의 측에 형성된 전류 투과 촉진층(31A) 및 전류 투과 촉진층(31B)을 가지는 것을 특징으로 한다. 즉, 도 1에 예시한 바와 같이, 본 발명의 트랜지스터 소자는, 기본 구성으로서 기판(10) 상에, 콜렉터 전극(11), 콜렉터층(21), 콜렉터층측 전류 투과 촉진층(31A), 베이스 전극(13), 에미터층측 전류 투과 촉진층(31B), 에미터층(22), 에미터 전극(12)이 순서대로 적층된 적층 구조를 가져서 이루어진다.

상기한 바와 같이, 본 발명의 트랜지스터 소자의 특징의 하나는, 베이스 전극과 p형 유기 반도체층의 사이에 형성하는 전류 투과 촉진층의 구조가, 콜렉터층측 전류 투과 촉진층(31A)과, 에미터층측 전류 투과 촉진층(31B)을 가지는 적층 구조를 이루는 것에 있다. 본 발명자들은 예의 검토한 결과, 상기 특유의 적층 구조로 하는 것으로, 하기의 현저한 효과가 얻어지고, 실용화가 기대되는 유용한 유기 트랜지스터 소자(MBOT)의 달성이 가능해지는 것을 발견하여, 본 발명에 이르렀다. 즉, 베이스 전극의 앞 뒤 각각의 측에 전류 투과 촉진층이 형성된 적층 구조로 한 것에 의해, 전하(정공)가 베이스 전극을 효율 좋게 투과하고, 에미터층(22)으로부터 콜렉터층(21)에 효율 좋게 주입하는 것이 가능해지고, 또한 콜렉터층(21)으로부터 콜렉터 전극(11)으로 이동할 수 있다는 효과가 얻어진다. 따라서, 본 발명에서 규정하는 상기 특정의 적층 구조를 가지는 전류 투과 촉진층(31A) 및 전류 투과 촉진층(31B)은, 전류의 흐름을 제어하는 것이 가능하고, 에미터 전극(12)으로부터 콜렉터 전극(11)으로 흐르는 콜렉터 전류를 증가시킴과 함께, 리크 전류를 억제하고, 오프 전류를 작게 유지하는 효과가 있다. 또한, 본 발명의 트랜지스터 소자는, 저전압 영역에 있어서도 큰 출력 변조 동작과 전류 변조 동작을 안정적으로 할 수 있으므로, 유기 트랜지스터 소자(MBOT)에 유용하다.

본 발명의 트랜지스터 소자의 성능에 대해서, 하기에, 보다 구체적으로 설명한다. 본 발명의 트랜지스터 소자는, 큰, 전류치, 전류 증폭율을 나타내는데, 본 발명자들의 검토에 의하면, 예를 들면, 펜타센에 의해 형성된 p형 유기 반도체층을 가지는 트랜지스터 소자에 있어서, 베이스 전극의 표리(表裏)의 각각의 측에 전류 투과 촉진층을 가지는 트랜지스터 소자의 성능을, 이들 전류 투과층을 가지지 않는 트랜지스터 소자의 성능과 비교하면, 콜렉터 전류는 약 2배로 커지고, 전류 증폭율은 230배 이상으로 우수한 성능을 나타내는 것을 알 수 있었다. 본 발명자들의 검토에 의하면, 베이스 전극과 콜렉터층의 사이에 형성된 콜렉터층측 전류 투과 촉진층을 마련하는 것으로, (1) OFF 전류를 감소시키는, (2) 베이스 전류와 콜렉터 전류의 비율이 커져서 증폭율을 높이는, 등의 효과가 발휘된다. 또한, 베이스 전극과 에미터층의 사이에 에미터층측 전류 투과 촉진층을 마련하는 것으로, (1) 콜렉터층에의 전하 이동의 고효율화, 전하의 주입율의 향상에 의해 콜렉터 전류를 크게 하는, (2) 전극 계면의 개선에 의한 OFF 전류의 감소를 할 수 있고, 그 결과, 전류 증폭율, ON/OFF비를 보다 크게 하는 것이 가능하다. 또한, 저전압 영역에 있어서, 큰 출력 변조와 대전류 변조가, 안정적으로 작동될 수 있다는 효과를 가져온다.

상기한 특정의 적층 구조를 가지는 본 발명의 트랜지스터 소자에 의해서 상기한 현저한 성능이 얻어진 원리에 대해서, 본 발명자들은 하기와 같이 생각하고 있다. 즉, 그 메카니즘으로서는, [1] 베이스 전극 상에 형성하는 에미터층측 전류 투과층에 의해 베이스 전류치가 극적으로 감소하고, 콜렉터 전류치가 크게 증가하고, OFF 전류는 거의 증가하지 않는 것, [2] 베이스 전극 하에 형성하는 콜렉터층측 전류 투과층에 의해, 콜렉터 전류치가 크게 증가하고, OFF 전류는 거의 증가하지 않는 것으로부터, 하기와 같이 추론하고 있다. 우선, 전류 투과 촉진층을 베이스 전극의 앞 뒤의 각각의 측에 형성한 것에 의해, 전압에 의해 가속된 전하(정공)가 에미터층으로부터 베이스 전극을 투과하고 콜렉터층에 흘러 들어갈 때, 베이스 전극에 있어서의 전류 투과율이 향상(촉진)되고, 또한, 에미터 전극으로부터 에미터층에 주입된 정공이 모이는 일 없이 콜렉터층에 효율적으로 주입하는 것을 가능하게 하고, 이와 함께, 콜렉터층 내에 있어서도 전하(정공)의 흐름을 베이스 전극으로부터 콜렉터 전극측으로 제어하는 것이 가능해지고, 이것들에 의해서 전하 수송성을 크게 향상(촉진)시키고 있는 메커니즘이 생각된다. 또한, 베이스 전극의 앞 뒤의 각각의 측에의 전류 투과 촉진층의 형성은, 에미터층측 전류 투과 촉진층과 콜렉터층측과의 상승 효과에 의해서, 콜렉터층측 전류 투과층만, 혹은, 에미터층측 전류 투과층만을 형성했을 때에는 도저히 얻을 수 없었던 큰 전류 증폭율을 얻을 수 있는 효과를 가져오는 것을 알 수 있었다.

또한, 본 발명의 트랜지스터 소자의 다른 실시 형태에 의한 특징은, 상기의 구성에 더하여, 에미터 전극과 p형 유기 반도체층 계면에 정공 주입층을 더 형성한 것에 있다. 이와 같이 구성하는 것에 의해, 에미터 전극으로부터 p형 유기 반도체층에의 주입 장벽을 저감시키고, 에미터 전극으로부터 에미터층에 의해 효율 좋게 전하(정공)가 주입되게 된다. 에미터 전극과 에미터층의 사이에 마련하는 정공 주입층의 형성 재료로서는, 예를 들면, 포르피린계, 페닐아민계, 스타버스트형 아민계, 프탈로시아닌계, 산화바나듐, 산화몰리브덴, 산화루테늄, 산화알루미늄 등의 금속 산화물, 아몰퍼스 카본, 폴리아닐린, 폴리티오펜 등의 유도체 등을 들 수 있다.

본 발명의 트랜지스터 소자에 흐르는 온 전류는, 에미터 전극과 콜렉터 전극의 사이에 콜렉터 전압(Vc)를 인가하고, 또한 에미터 전극과 베이스 전극의 사이에 베이스 전압(V_B)을 인가하면, 그 베이스 전압의 작용에 의해, 에미터 전극으로부터 주입된 정공이 가속되어서 베이스 전극을 투과하고, 콜렉터 전극에 도달한다. 즉, 에미터 전극과 베이스 전극 간에 베이스 전압(V_B)을 인가했을 때에 흐르는 베이스 전류(I_B)는, 베이스 전극을 투과하지 않는 전류로 생각되고, 베이스 전압의 인가에 의해 에미터 전극 - 콜렉터 전극 간에 흐르는 콜렉터 전류(Ic)로 증폭된 형태가 된다. 따라서, 상기한 성능을 가지는 본 발명의 트랜지스터 소자는, 바이폴라 트랜지스터와 같은 전류 변조 작용을 안정적으로 얻을 수 있고, 큰 출력 변조와 전류 증폭이 가능해진다.

한편, 본 발명의 트랜지스터 소자(MBOT)의 오프 전류는, 전류 투과 촉진층이 절연체 박막에 의해 형성되기 때문에, 정류 효과를 나타내고, OFF시에는 베이스 전극으로부터 에미터 전극에 전류는, 거의 흐르지 않는다. 이 때문에, 전압(V_B)을 인가하지 않는 경우(V_B = 0 V)에 있어서, 베이스 전극 - 콜렉터 전극 간에 트랜지스터 동작에 불필요한 누설 전류(OFF시에 흐르는 오프 전류)가 흐르는 것을 효과적으로 억제할 수 있고, 그 결과, 온/오프비를 향상시킬 수 있다. 따라서, 유기 트랜지스터 소자(MBOT)를 유기 EL의 구동 트랜지스터 소자로서 이용한 경우, 암전류가 크면 OFF시에 유기 EL 소자의 발광이 일어나고, ON시와 OFF시의 콘트라스트의 저하를 초래하므로, 본 발명의 트랜지스터 소자의 온/오프비는 50 이상인 것이 바람직하다. 보다 바람직하게는, 1,000 이상의 온/오프비가 구동 트랜지스터 소자에 요구되는데, 본 발명의 트랜지스터 소자에 의하면, 10,000 이상으로 하는 것도 가능하며, 용이하게 달성할 수 있다.

또한, 본 발명의 트랜지스터 소자(MBOT)의 전류치는, 저전압 영역에 있어서도 큰 증폭이 얻어지고, 큰 전류를 얻을 수 있고, 이 점으로부터도 극히 유용한 것이 된다. 일반적으로, 유기 EL 소자는 저전압 영역에서 구동시키는 소자이며, 구동 트랜지스터 소자에는 수 볼트로 큰 전류를 출력시키는 것이 요구된다. 유기 EL 소자는, 인가 전압을 높게 하면, 큰 전류가 얻어지고, 고강도의 발광을 실현할 수 있지만, 발광 소자 재료의 열화나 분해를 일으키고, 소자의 수명을 짧게 하고, 장기간의 안정된 발광은 할 수 없게 된다. 따라서, 구동 전압은, 1 ~ 20 V 정도이며, 바람직하게는 5 V 이하이다. 이 때, 저전압 영역에 있어서, 트랜지스터 소자에 의해 변조되는 전류 밀도치는, 특별히 제한되는 것은 없지만, 1 mA/㎠ ~ 500 mA/㎠가 바람직하고, 더 바람직하게는, 10 mA/㎠ ~ 200 mA/㎠가 좋다. 발광 소자로서 이용하는 경우, 전류 밀도치는 1 mA/㎠에 이르지 않은 전류 밀도치이면 충분히 발광시킬 수 없고, 충분한 발광 강도가 얻어지지 않는다. 또한, 전류 밀도치가 500 mA/㎠를 초과하는 소자는, 충분한 온/오프비를 얻을 수 없고, OFF시(전압 0 V)에 있어서도, 암전류가 생겨서 발광 소자로부터 발광한다는 문제가 생기는 일이 있다.

본 발명의 트랜지스터 소자의 용도로서는, 스위칭 소자, 전류 증폭 소자를 들 수 있고, 변조된 콜렉터 전류(I_C)가 10 mA/㎠ 이상이면, 특히 유기 EL 등의 구동 소자나 저전류로 구동하는 스위칭 소자로서 이용할 수 있다. 또한, 전류 증폭율이 50 이상이면 저전류로 구동하는 아날로그용 증폭 소자로서, ON/OFF비가 50 이상이면 입력 전류가 작아도 되는 스위칭 소자로서 유효하다. 따라서, 콜렉터 전류(I_C _-ON)가 10 mA/㎠ 이상이며, 또한, 에미터 전극과 베이스 전극 간에 전압(V_B)을 인가하지 않고, 상기 에미터 전극과 상기 콜렉터 전극 간에 전압(V_C)을 인가하는 것에 의해 흐르는 콜렉터 전류(I_C _- _OFF)와의 비인 ON/OFF비(I_C _- _ON/I_C _- _OFF)가, 50 이상이 되는 전류 변조성을 나타내고, 또한, 변조된 콜렉터 전류(I_C)의 전류 증폭율이 50 이상인 트랜지스터 소자이면, 여러 가지의 용도로의 적용 가능한 우수한 트랜지스터 소자가 된다.

본 발명의 트랜지스터 소자의 p형 유기 반도체층은, 정공 수송성 재료로부터 이루어지는 박막 구조를 이루고 있는 것으로부터, 광범위한 p형 유기 반도체 재료를 적용할 수 있다고 하는, 제조 상의 이점도 있다. 즉, 본 발명에 있어서는, 콜렉터층을 형성하는 재료는 정공을 효율 좋게 수송할 수 있는 재료이면 좋고, p형 유기 반도체층을 형성하는 것이 가능한 재료이면 문제없이 사용할 수 있다. 즉, 본 발명에 있어서는, p형 유기 반도체층의 형성에 사용되는 유기 반도체 재료는, 정공을 수송하는 재료(정공 수송성 재료)이면 좋고, 이러한 재료로 형성한, HOMO(highest occupied molecular orbital) 준위가 각각 다른 p형 유기 반도체층을 적층한 콜렉터층이면 특별히 제한없이 사용할 수 있다. 콜렉터층 및 에미터층을 형성하는 재료, 형성 방법에 의해, ON/OFF비가 우수한 소자, 전류 증폭율이 우수한 소자로 할 수 있으므로, 용도에 따라 적절한 유기 반도체 재료를 선택할 수 있다.

본 발명의 트랜지스터 소자를 구성하는 유기 반도체막은, 적절한 에너지 준위를 가지는 것이 바람직하다. 이 때문에, 본 발명의 적합한 구성으로서는, 베이스 전극과 콜렉터 전극의 사이에 마련된 p형 유기 반도체층(콜렉터층)은, HOMO 준위(최고 피점 궤도 에너지 준위)가 4.5 ~ 6.0 eV에 있는 p형 유기 반도체층으로 이루어지는 것이 바람직하다. 또한, 에미터층을 형성하는 유기 반도체 재료의 HOMO 준위(최고 피점 분자 궤도 에너지 준위)는, 특별히 한정되지 않지만, 본 발명자들의 검토에 의하면, 에미터층의 HOMO 준위가 콜렉터층의 HOMO 준위보다 같은, 혹은, 큰 HOMO 준위(에너지가 낮은 HOMO 준위)인 4.5 ~ 6.0 eV에 있도록 형성한 경우, HOMO 준위의 차이에 의해, 에미터층으로부터 주입된 정공은, 콜렉터 전극에, 보다 효율 좋게 이동할 수 있고, 그 결과, 보다 큰 전류를 얻을 수 있다. 단, 콜렉터층을 다른 유기 반도체 재료에 의한 다층 구조를 형성하는 경우는, 콜렉터 전극에 인접하여 형성되는 유기 반도체층의 HOMO 준위가 에미터층과 동일한 준위, 혹은, 작은 HOMO 준위(에너지가 높은 HOMO 준위)를 가지고 있는 유기 반도체 재료를 선택할 수 있다.

본 발명의 트랜지스터 소자를 구성하는 콜렉터층은, 에미터층으로부터 효율 좋게 정공이 주입되는 것인데, 해당 층을 형성하는 p형 유기 반도체 재료로서는, 예를 들면, 펜타센, 디인데노페릴렌(diindenoperylene)(DIP), 디나프토티에노티오펜(dinaphthothienothiophene)(DNTT), 금속 프탈로시아닌, 무금속 프탈로시아닌, 폴리(3-헥실)티오펜(P3HT)을 들 수 있다. 대기중(大氣中) 광전자 분광 장치(AC-3: 리켄케이키카부시키가이샤(理硏計器株式會社)제, 이하도 동일한 장치로 측정)로 측정한 이들 재료의 HOMO 에너지 레벨은, 각각, 펜타센에서는 5.22 eV, DIP에서는, 5.49 eV, DNTT에서는, 5.49 eV, 구리 프탈로시아닌에서는, 5.15 eV, Ni 프탈로시아닌에서는, 5.23 eV, P3HT에서는, 4.80 eV이다. 이 때문에, 이들 어떠한 재료를 이용한 경우도, 에미터층으로부터 효율적으로 주입된 정공을, 후술하는 콜렉터 전극측 콜렉터층에 효율 좋게 이동할 수 있고, 큰 전류를 얻을 수 있다.

본 발명의 트랜지스터 소자를 구성하는 에미터층은, p형 유기 반도체에 의해 형성되는 유기 반도체 박막이다. 에미터층을 형성하는 재료는 정공을 효율 좋게 수송할 수 있는 재료이면 좋고, p형 유기 반도체층을 형성하는 것이 가능한 재료이면 문제없이 사용할 수 있다. p형 유기 반도체층의 형성에 사용되는 유기 반도체 재료는, 정공 수송형의 반도체로서 기능하고, 이용하는 재료로서는, 정공을 수송하는 재료(정공 수송성 재료)이면 특별히 제한없이 사용할 수 있다.

본 발명의 트랜지스터 소자를 구성하는 에미터층은, 적절한 에너지 준위를 가지고 있는 것이 바람직하다. 에미터층은, 에미터 전극으로부터 주입된 정공이, 베이스 전극 계면까지 이동하고, 또한 베이스 전극을 통하여, 콜렉터층에 주입되므로, 그 형성 재료로서는, 베이스 전극으로부터의 정공의 주입이 효율 좋게 행해지고, 콜렉터층에 정공을 주입하기 쉬운 HOMO 준위(최고 피점 분자 궤도 에너지 준위)의 재료인 것이 바람직하다. 구체적으로는, HOMO 준위가 4.5 ~ 6.0 eV에 있는 유기 반도체 재료가 바람직하고, 이러한 재료로 이루어지는 에미터층으로 하면, 주입된 정공이, 베이스 전극을 투과하여 콜렉터층에 효율 좋게 이동할 수 있고, 보다 큰 전류를 얻을 수 있다. 에미터층을 구성하는 구체적인 형성 재료로서는, 베이스 전극으로부터의 정공의 주입이 효율 좋게 행해지고, 콜렉터층에 정공을 주입하기 쉬운, 예를 들면, 펜타센, 무금속 프탈로시아닌, 금속 프탈로시아닌, 디나프토티에노티오펜, 디인데노페릴렌, 폴리(3-헥실)티오펜(P3HT) 등의 화합물, 혹은 그 유도체를 이용할 수 있다. 보다 상세하게는 후술한다. 또한, 후술하는 바와 같이, 에미터 전극과 유기 반도체층 사이에 정공 주입층을 형성하는 형태로 하는 것에 의해, 에미터 전극으로부터 유기 반도체층에의 전하 주입을 보다 효율 좋게 할 수 있다.

p형 유기 반도체층을 형성하는 특히 바람직한 방법에 대해서, 적합한 재료인 P3HT를 예로 들어 설명한다. 이 때에 사용하는 폴리(3-헥실)티오펜(P3HT)은, 다른 p형 유기 반도체 폴리머와 혼합하여 사용할 수 있지만, 보다 충분한 트랜지스터 특성을 얻기 위해서는, 50 질량% 보다 많이 포함되어 있는 것이 바람직하다. p형 유기 반도체층을 형성하는 구체적인 방법으로서는, 이들 폴리머 재료를, 톨루엔, 클로로포름, 디클로로메탄, 테트라히드로푸란, 디옥산 등의 용매에 용해, 또는, 분산시켜서 도포액을 조제하고, 그 용액, 분산액을 도포 장치 등에 의해 도포 또는 인쇄 등의 간편한 방법을 들 수 있고, 이들 방법으로 용이하게 형성된다.

전술한 바와 같이, 본 발명의 트랜지스터 소자를 구성하고, 본 발명을 특징짓는 전류 투과 촉진층은, 전류 투과 촉진층과 베이스 전극이 적층 구조가 되도록 형성된다. 전류 투과 촉진층의 형성 재료에는, 베이스 전극을 투과하는 전하(정공)가 증가하는 전류 투과율을 향상시키는 재료이면 문제없이 사용할 수 있다. 구체적인 전류 투과 촉진층의 형성 재료로서는, 지금까지 알려져 있는 알칼리 금속 화합물이나 알칼리 토류 금속 화합물이 바람직하게 이용될 수 있지만, 특히 바람직한 재료로서는, 불화 리튬을 들 수 있다. 이들 재료는, 일 함수가 작은 것에 의해, 유기 반도체층과 전극 계면의 접촉 저항을 저하시키는 효과가 있다. 또한, 베이스 전극의 앞 뒤의 각각의 측에 전류 투과 촉진층을 형성하는 것에 의해, 베이스 전극을 형성하는 금속의 p형 유기 반도체층에의 확산을 억제할 수 있으므로, 본 발명의 트랜지스터 소자는, 장기간에 걸쳐서 소자 특성의 변화가 적은 안정성이 우수한 소자가 된다. 이에 비하여, 전류 투과 촉진층을 형성하지 않거나, 혹은 베이스 전극의 앞 뒤의 한 쪽측에만 형성한 경우는, 트랜지스터 소자를 장기간에 걸쳐서 구동시킨 경우, 베이스 전극 재료가 p형 유기 반도체층에 확산되고, 서서히 소자 성능의 저하를 일으킬 가능성이 있다. 또한, 본 발명의 트랜지스터 소자를, 유기 반도체 재료 용액을 이용하여 인쇄법·도포법 등에 의해, p형 유기 반도체층을 형성한 경우는, 이미 형성된 유기 반도체층이나 전극층의 부식이나, 재용해(再溶解)를 방지하는 것에 의해 소자의 적층을 할 수 있으므로, 더 안정된 성능을 가지는 소자 제작이 가능해진다.

전술한 바와 같이, 본 발명의 트랜지스터 소자는, 필요에 대응하여, 전극으로부터 유기 반도체층에의 정공 주입 장벽을 저감시키고, 전극에 협지된 p형 유기 반도체층에 흐르는 전류를 증대시키는 목적으로 정공 주입층을 더 마련할 수 있다. 유기 반도체층 계면에 정공 주입층을 형성하는 것에 의해, 에미터 전극으로부터 에미터층에 효율 좋게 전하(정공)가 주입되게 된다. 이 때의 정공 주입층의 형성 재료에는, 전극으로부터 유기 반도체층에의 전하 주입을 촉진하는 재료이면 문제없이 사용할 수 있다. 구체적으로는, 먼저 열거한 것 같은 재료를 이용하면 좋지만, 특히 바람직한 재료로서는, 산화 몰리브덴으로부터 형성되는 정공 주입층을 들 수 있다.

또한 본 발명의 트랜지스터 소자는, 종래의 SIT 구조와 같은 베이스 전극의 미세 패터닝을 불필요한 것으로 할 수 있음과 함께, 저전압으로 대전류 변조가 가능하고, 또한, 온/오프비가 높은 발광 트랜지스터 소자를 얻을 수 있다. 또한, 본 발명의 트랜지스터 소자는, 증착법만으로 제작하는 것도 가능하고, 이 때문에, 플라스틱 등의 플렉시블한 기판 상에도 소자를 형성하는 것이 가능하고, 소형 경량화된 간단한 구조로 이루어지는 실용적인 발광 트랜지스터 소자를 간편하게 제조하는 것이 가능해진다. 또한, 본 발명의 트랜지스터 소자에 있어서는, 그 콜렉터층이 유기 EL이 되는 발광층을 포함하는 발광 소자부를 가지는 것으로 할 수 있고, 또한, 해당 발광 소자부가, 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층으로부터 선택되는 1 또는 2 이상의 층으로 이루어지는 발광 소자부를 가지는 발광 트랜지스터 소자가 된다.

다음에, 본 발명의 트랜지스터 소자의 각 구조ㆍ재료에 대해서 설명한다.

(기판)

본 발명의 유기 트랜지스터 소자는, 통상, 하기에 예시하는 기판 상에 형성하여 사용된다. 이 때에 이용하는 기판은, 트랜지스터 소자의 형태를 유지할 수 있는 재료이면 좋고, 예를 들면, 글래스, 알루미나, 석영, 탄화규소 등의 무기 재료, 알루미늄, 구리, 금 등의 금속 재료, 폴리이미드 필름, 폴리에스테르 필름, 폴리에틸렌 필름, 폴리스티렌, 폴리프로필렌, 폴리카보네이트, 폴리메틸메타크릴레이트 등의 플라스틱 기판을 이용할 수 있다. 플라스틱 기판을 이용한 경우는, 경량이며, 내충격성이 우수한 플랙시블한 트랜지스터 소자를 제작할 수 있다. 또한, 유기 발광층을 형성한 발광 트랜지스터 소자로서 이용하는 경우로서, 기판측으로부터 광을 방출시키는 보텀 에미션의 경우는, 플라스틱 필름, 글래스 등, 광투과율이 높은 기판을 이용하는 것이 바람직하다. 이들 기판은, 단독으로 사용해도 좋고, 혹은 병용해도 좋다. 또한, 기판의 크기나, 형태에 대해서는, 트랜지스터 소자의 형성이 가능하면, 예를 들면, 카드 형상, 필름 형상, 디스크 형상, 칩 형상 등, 어떠한 것이라도 문제없이 사용할 수 있다.

(유기 반도체층)

전술한 바와 같이, 본 발명의 유기 트랜지스터 소자의 특징은, 구성하는 p형 유기 반도체층이, 도 1에 나타낸 바와 같이, 콜렉터 전극과 베이스 전극 간에 마련한 콜렉터층(21)과, 베이스 전극과 에미터 전극 간에 형성된 에미터층(22)으로 이루어지는 것에 더하여, 베이스 전극과, p형 유기 반도체층인 콜렉터층 및 에미터층은, 전류 투과 촉진층을 개재하여 적층된 상태로 한 것에 있다(도 1, 도 2 참조). 이하, p형 유기 반도체층에 대해서, 에미터층과 콜렉터층으로 나누어서 설명한다.

<에미터층>

본 발명의 유기 트랜지스터 소자를 구성하는 에미터층(22)은, p형 유기 반도체로 이루어지는데, 그 형성 재료로서는, 정공을 수송하는 재료이면 문제없이 이용할 수 있다. 또한, 필요에 대응하여, 다른 p형 유기 반도체층과의 다층 구조로 해도 좋고, n형 유기 반도체층과의 다이오드 구조로 해도 좋고, 정공 주입층과의 적층 구조로 해도 좋다.

본 발명을 구성하는 에미터층에 필수의 p형 유기 반도체층은, 에미터 전극으로부터 정공을 받아서, 이것을 베이스 전극에, 경우에 따라서는, 쌍을 이루고 있는 n형 유기 반도체층, 또는, 그 계면 부근까지 수송하는 기능을 가진다. p형 유기 반도체층을 형성하는 재료로서는, 일반적인 p형 반도체 재료이면, 특별히 한정없이 사용할 수 있고, 예를 들면, 펜타센, 무금속 프탈로시아닌, 금속 프탈로시아닌류(Cu-Pc, VO-Pc, Ni-Pc 등), 나프탈로시아닌, 인디고(indigo), 티오인디고, 안트라센, 퀴나크리돈, 옥사디아졸, 트리페닐아민, 트리아졸, 이미다졸, 이미다졸론, 피라졸린, 테트라히드로이미다졸, 폴리티오펜, 포르피린, 디나프토티오펜, 디인데노페릴렌, 폴리(3-헥실)티오펜(P3HT) 등, 또는 이들의 유도체 등을 이용할 수 있다. 또한, 에미터층의 형성에는, 상기에 열거한 p형 유기 반도체 재료에 더하여, p형 유기 반도체 재료로서 기능하는 정공 수송성 재료를 이용할 수도 있다.

본 발명의 유기 트랜지스터 소자를 구성하는 에미터층을 형성하는 p형 반도체 재료로서는, 전기적으로 안정적이고, 적절한 이온화 포텐셜과 전자 친화력을 가지는 것, 또한 HOMO 준위가 4.5 ~ 6.0 eV에 있는 유기 반도체 재료가 바람직하고, 또한 베이스 전극측 콜렉터층의 HOMO 준위와 동일하거나, 보다 큰(에너지가 낮은 HOMO 준위) 것이 보다 바람직하다. 에미터층을 형성하는 p형 반도체층의 특히 바람직한 재료로서는, 펜타센, 구리 프탈로시아닌, 디나프토티에노티오펜, 디인데노페릴렌, 폴리(3-헥실)티오펜(P3HT) 등을 들 수 있다. 또한, 이 경우의 유도체로서는, 메틸기, 에틸기, 부틸기, 2-에틸헥실기, 옥틸기, 도데실기, 옥타데실기 등의 알킬기, 알킬기 중에 헤테로기를 가지는 헤테로 알킬기, 아미노기, 아미드기, 카복실기 등의 관능기를 가지는 화합물을 들 수 있다. 본 발명자들의 검토에 의하면, p형 유기 반도체 재료가 이들 관능기를 가지는 것에 의해, 용매에의 용해성이 높아지고, 그 결과, p형 유기 반도체층을 형성하는 경우에 인쇄법을 적용하는 것이 가능해지고, 평활한 반도체 표면을 용이하게 형성하는 것이 가능해질 뿐만 아니라, 관능기에 의한 상호 작용에 의해 전하의 전달성이 개선되는 경우도 있으므로, 보다 바람직하다. 이들 재료로부터 이루어지는 p형 유기 반도체 박막(층)은, 단독 재료를 사용하여 형성할 수도 있지만, 2 성분 이상으로 이루어지는 혼합 재료에 의해서 형성한 혼합층으로 해도 좋다. 또한, 2 층 이상의 다른 p형 유기 반도체층으로 이루어지는 적층 구조를 가지는 것이라도 좋다.

단, 에미터층의 p형 반도체층을 형성하는 재료로서는, 전자보다도 정공의 수송성이 높은 물질이면, 이들 이외의 것을 이용해도 좋다. 또한, 이 경우의 p형 반도체층은, 단독 성분을 사용한 단층 구조 뿐만이 아니라, 2 성분 이상으로 이루어지는 혼합층, 2 성분 이상의 유기 반도체층으로부터 이루어지는 적층 구조라도 좋다. p형 유기 반도체층을 형성하는 방법으로서는, 증착법, 혹은, 이들 화합물을 함유한 용액, 분산액을 이용하여 각종 인쇄법, 도공(塗工)법에 의해 형성할 수 있다.

본 발명의 유기 트랜지스터 소자를 구성하는 에미터층을 형성하는 p형 유기 반도체층의 전하 이동도는, 높은 것이 바람직하고, 적어도, 0.0001 ㎠/Vㆍs 이상인 것이 바람직하다. 또한, 에미터층(22)의 두께는, 콜렉터층에 비해 기본적으로 얇은 것이 바람직하고, 에미터층의 두께는, 300 nm 이하, 바람직하게는 10 nm ~ 300 nm 정도이다. 에미터층의 두께가 10 nm 미만의 경우는, 다이오드 구조가 일부에서 형성되지 않을 가능성이 있고, 트랜지스터 성능의 저하, 또는, 도통의 문제가 발생하여 수율이 저하되는 것이 생각되므로, 바람직하지 않다. 한편, 에미터층의 두께가 300 nm를 초과하면, 제조 비용, 재료 비용이 높아진다는 문제가 생기므로 바람직하지 않다.

<콜렉터층>

본 발명의 유기 트랜지스터 소자를 구성하는 콜렉터층은, 베이스 전극과 콜렉터 전극 간에, 전류 투과 촉진층을 개재하여 적층 구조가 되도록, p형 유기 반도체 재료로부터 형성된다. 그리고, 해당 콜렉터층을 형성하는 재료로서는, 유기 반도체로서 통상 사용되고 있는 p형 유기 반도체 재료를 들 수 있고, 모두 사용할 수 있다. p형 반도체 재료로서는, 정공을 수송하는 재료이면 특별히 제한은 없고, 일반적으로 사용되고 있는 p형의 유기 반도체 재료를 사용할 수 있고, 위에서 설명한 에미터층에 사용되는 p형 반도체 재료를 모두 이용할 수 있다.

본 발명의 유기 트랜지스터 소자를 구성하는 콜렉터층을 형성하는 재료는, p형 반도체 재료이면 특별히 한정없이 사용할 수 있다. 콜렉터층은, HOMO 준위(최고 피점 궤도 에너지 준위)가 4.5 ~ 6.0 eV의 범위에 있는 재료로부터 이루어지는 p형 유기 반도체층인 것이 바람직하고, 더 바람직하게는, HOMO 준위가 이 범위에 있는 재료 중에서도 특히, 폴리(3-헥실)티오펜(P3HT), 펜타센, 디이인데노 페릴렌, 디나프토 티에노 티오펜, 및, 이들의 유도체로 이루어지는 층인 것이 바람직하다. 또한, 이 경우의 유도체로서는, 메틸기, 에틸기, 부틸기, 2-에틸 헥실기, 옥틸기, 도데실기, 옥타데실기 등의 알킬기, 알킬기 중에 헤테로기를 가지는 헤테로 알킬기, 아미노기, 아미드기, 카복실기 등의 관능기를 가지는 화합물을 들 수 있다. 본 발명자들의 검토에 의하면, p형 유기 반도체 재료가 이들 관능기를 가지는 것에 의해, 용매에의 용해성이 높아지고, 그 결과, p형 유기 반도체층을 형성하는 경우에 인쇄법을 적용하는 것이 가능해지고, 관능기에 의한 상호 작용에 의해 전하의 전달성이 개선되는 경우도 있으므로, 보다 바람직하다. 이들 재료로부터 이루어지는 p형 유기 반도체 박층은, 단독 재료를 사용하여 형성할 수도 있지만, 2 성분 이상으로 이루어지는 혼합 재료에 의해서 형성한 혼합층으로 해도 좋다. 또한, 본 발명의 유기 트랜지스터 소자를 구성하는 콜렉터층은, 적어도 1층의 p형 유기 반도체층을 가지면 좋지만, 2 층 이상의 다른 p형 유기 반도체층으로 이루어지는 적층 구조를 가지는 것이라도, 또한 그 외의 유기 반도체층을 더 적층한 적층 구조라도 좋다.

또한, 본 발명의 유기 트랜지스터 소자를 구성하는 콜렉터층의 막 두께는, 통상, 50 nm ~ 5,000 nm를 들 수 있지만, 바람직하게는 100 nm ~ 500 nm 정도이다. 또한, 그 두께가 50 nm 미만의 경우, 트랜지스터 소자로서 동작하지 않을 우려가 있으므로 바람직하지 않고, 한편, 5,000 nm를 초과하는 경우는, 제조 비용, 재료 비용이 높아진다는 문제가 생기므로 바람직하지 않다.

단, 콜렉터층의 전하 이동도는, 높은 것이 바람직하고, 적어도, 0.0001 ㎠/Vㆍs 이상인 것이 바람직하다. 전하 이동도가 낮으면 트랜지스터 소자로서의 성능, 예를 들면, 온 전류가 작아지는 등의 문제를 일으킬 우려가 있으므로 바람직하지 않다.

(전극)

본 발명의 트랜지스터 소자에 이용되는 전극에 대해서 설명한다. 본 발명의 트랜지스터 소자를 구성하는 전극으로서는, 콜렉터 전극(11), 에미터 전극(12), 및 베이스 전극(13)이 있고, 도 1에 나타낸 바와 같이, 콜렉터 전극(11)은 기판(10) 상에 마련되고, 베이스 전극(13)은, p형 유기 반도체층인 에미터층(22)과, 적층 구조를 가지는 콜렉터층(21)과의 사이에 매립되도록 마련되고, 에미터 전극(12)은, 콜렉터 전극(11)과 대향하는 위치에, 상기 p형 유기 반도체층(21, 22)과 베이스 전극(13)을 협지하도록 마련된다.

본 발명의 트랜지스터 소자를 구성하는 각 전극에 사용하는 재료는, 이하의 것인 것이 바람직하다. 예를 들면, 본 발명의 트랜지스터 소자를 구성하는 콜렉터층(21)은, p형 유기 반도체로 이루어지는 p형 반도체층이므로, 콜렉터 전극(11)의 형성 재료로서는, 예를 들면, ITO(인듐 주석 옥사이드), 산화 인듐, IZO(인듐 아연 옥사이드), SnO₂, ZnO 등의 투명 도전막, 금,은, 구리와 같은 금속, 폴리아닐린, 폴리피롤, 폴리알킬티오펜 유도체, 폴리실란 유도체와 같은 도전성 고분자 등을 들 수 있다. 한편, 에미터 전극(12)의 형성 재료로서는, Al(알루미늄), Ag(은) 등의 단체(單體) 금속, Mg-Ag, Mg-In 등의 마그네슘 합금, Al-Li, Al-Ca, Al-Mg 등의 알루미늄 합금, Li, Ca를 시작으로 하는 알칼리 금속류, 이들 알칼리 금속류의 합금과 같은 일 함수가 작은 금속 등을 들 수 있다.

또한, 본 발명에 있어서는, OFF시의 암전류를 억제하고, 높은 온/오프비를 달성하는 베이스 전극으로서, 알루미늄에 의해 전극을 형성한 후, 공기 중에서 열산화 처리하는 것에 의해, 전극 표면에 산화막을 형성한 베이스 전극을 사용하는 것도 바람직한 형태이며, ON 전류가 크고, 암전류가 억제된, 높은 온/오프비를 이루는 트랜지스터 소자의 형성이 가능해진다.

본 발명의 트랜지스터 소자에 이용되는 베이스 전극의 형태는, 시트 형상이기 때문에 그 형성이 용이하고, 진공 증착, 스퍼터링, CVD 등의 진공 프로세스 혹은 도포 방법 등에 의해 형성된다. 또한, 베이스 전극이 콜렉터층 상에 전류 투과 촉진층을 개재하여 형성되기 때문에, 전극의 결함이나 결손이 거의 없고, 결손이나 결함 부분에서 전하가 전압에 의해 가속되지 않고 베이스 전극의 투과가 곤란해지는 일이 거의 없다. 형성되는 베이스 전극의 두께는, 0.5 nm ~ 100 nm 인 것이 바람직하고, 보다 바람직하게는, 1 nm에서 30 nm, 나아가서는, 5 nm ~ 20 nm로 하는 것이 바람직하다. 베이스 전극은, 베이스 전극의 두께가 100 nm 이하이면, 베이스 전압(V_B)으로 가속된 전자를 용이하게 투과시킬 수 있다. 또한, 베이스 전극은, 반도체층 중에 끊긴 곳 없이(즉, 구멍이나 크랙 등의 결함부 없이) 마련되고 있으면 문제없이 사용할 수 있지만, 0.5 nm 미만이면 결함이 생기고, 유기 트랜지스터 소자로서 동작하지 않을 우려가 있으므로 바람직하지 않다.

본 발명의 트랜지스터 소자에 이용되는 전극의 형성 방법으로서는, 상기의 각 전극 중 콜렉터 전극과 에미터 전극에 대해서는, 진공 증착, 스퍼터링, CVD 등의 진공 프로세스 혹은 도포 방법을 이용할 수 있다. 이들 방법에 의해 형성된 전극의 막 두께는 사용하는 재료 등에 따라서 다르지만, 예를 들면, 10 nm ~ 1,000 nm 정도인 것이 바람직하다. 또한, 그 두께가 10 nm 미만의 경우, 트랜지스터 소자로서 동작하지 않을 우려가 있고, 1,000 nm를 초과하는 경우는, 제조 비용, 재료 비용이 높아지므로 어느 쪽도 바람직하지 않다.

(전류 투과 촉진층)

본 발명의 트랜지스터 소자는, 베이스 전극의 표리(表裏) 어느 면측에도 전류 투과 촉진층을 형성하는데, 이 경우, 베이스 전극부가, 전류 투과 촉진층과 전극의 적층 구조가 되도록 한다. 적층된 전류 투과 촉진층이 전류 투과율을 향상시키는 층으로서 기능하면 좋기 때문에, 형성 재료로서는, 전류 투과 촉진 재료이면 문제없이 사용할 수 있다. 구체적으로는, 지금까지, 전자 주입층으로서 알려져 있는 재료도, 전류 투과 촉진층의 재료로서 이용할 수 있고, 예를 들면, 알칼리 금속 화합물, 알칼리 금속 화합물을 포함하고 있는 재료가 바람직하게 이용될 수 있다. 바람직하게는, 이온화 경향이 작은 리튬, 나트륨, 칼륨, 루비듐, 혹은 알칼리 토류 금속으로서 마그네슘, 칼슘, 바륨, 스트론튬의 할로겐화물 등의 화합물이나 이들의 혼합물에 의해 구성한다. 특히 바람직하게는, 불화 리튬층을 들 수 있다. 또한, 전류 투과층을 형성하는 화합물은, 도전성 재료나 반도체성 재료나 절연체성 재료와 혼합하여 사용할 수 있다. 전류 투과 촉진층의 막 두께는, 0.1 nm ~ 10 nm가 바람직하다. 전류 투과 촉진층은, 그 두께가 10 nm 이하에서도 충분히 정공의 주입이 행해지고 전류의 큰 상승이 얻어진다. 이에 비하여, 전류 투과 촉진층의 두께가 10 nm보다 두꺼운 경우는, 전류 투과 촉진층이 절연체로서 작용하기 때문에, 베이스 전류의 억제 뿐만이 아니라, 콜렉터 전류도 크게 감소하고, 트랜지스터 소자의 성능이 저하하므로 최적인 두께라고는 말하기 어렵다. 한편, 막 두께가 0.1 nm 미만에서는, 너무 얇아서 효과가 작고, 암전류가 커서 소자의 성능이 저하할 뿐만 아니라, 안정된 소자의 제작이 곤란해지므로 바람직하지 않다. 본 발명자들의 검토에 의하면, 나아가, 바람직하게는, 에미터층측 전류 투과 촉진층이 0.1 ~ 10 nm이며, 콜렉터층측 전류 투과 촉진층이 0.1 ~ 5 nm이 되도록 형성하는 것에 의해, 큰 콜렉터 전류치를 얻을 수 있을 뿐만 아니라, 전류 증폭율이 커져서 대전류를 얻을 수 있는 소자가 되므로, 보다 바람직하다.

(정공 주입층)

또한, 본 발명의 트랜지스터 소자의 다른 실시 형태에서는, 전극과 유기 반도체층 계면에 정공 주입층을 형성한다. 이와 같이 구성하는 것에 의해, 전극으로부터 유기 반도체층에의 주입 장벽을 저감시키고, 에미터 전극으로부터 에미터층에 효율적으로 전하(정공)가 주입되게 된다. 에미터 전극과 에미터층의 사이에 정공 주입층은, 그 형성 재료로서, 예를 들면, 포르피린계, 페닐아민계, 스타버스트형 아민계, 프탈로시아닌계, 산화 바나듐, 산화 몰리브덴, 산화 루테늄, 산화 알루미늄 등의 금속 산화물, 아몰퍼스 카본, 폴리아닐린, 폴리티오펜 등의 유도체 등을 들 수 있다.

본 발명의 트랜지스터 소자에 이용되는 정공 주입층의 형성 방법으로서는, 진공 증착, 스퍼터링, CVD 등의 진공 프로세스 혹은 도포 방법을 들 수 있다. 이들 방법에 의해 형성된 정공 주입층의 막 두께는, 사용하는 재료 등에 따라서 다르지만, 예를 들면, 0.1 nm ~ 50 nm 정도인 것이 바람직하다. 또한, 그 두께가 0.1 nm 미만의 경우, 트랜지스터 소자로서 안정적으로 동작하지 않을 우려가 있고, 50 nm를 초과하는 경우는, 제조 비용, 재료 비용이 높아질 뿐만이 아니라, 그 재료의 절연체성에 의해 전류를 감소시킬 가능성이 있으므로, 모두 바람직하지 않다.

(암전류 억제층)

본 발명의 트랜지스터 소자는, 또한, 하기와 같이 하여 암전류 억제층을 형성한 것이라도 좋다. 그 방법으로서는, 베이스 전극을 형성한 후에, 상기 베이스 전극을 가열 처리하여 형성하는 것이 바람직하다. 또한, 본 발명의 트랜지스터 소자에 있어서는, 상기 베이스 전극을 금속으로 이루어지는 것으로 하고, 해당 베이스 전극의 한 면 또는 양 면에 해당 베이스 전극의 산화막을 형성하는 것으로, 에미터 전극 - 베이스 전극 간에 전압(V_B)을 인가하지 않는 경우에 흐르는 암전류를 효과적으로 억제할 수 있는 것이 된다.

또한, OFF시의 암전류를 억제하고, 높은 온/오프비를 달성하는 베이스 전극으로서, 알루미늄에 의해 전극을 형성한 후, 공기 중에서 열산화 처리에 의해, 전극 표면에 알루미늄 산화막으로부터 이루어지는 암전류 억제층을 형성한 베이스 전극을 사용하는 것도 바람직하다. 또한, 베이스 전극으로서, 불화 리튬층/알루미늄 전극층/불화 리튬층으로부터 이루어지는 층 구조의 전극을 사용하는 것에 의해, ON 전류가 크고, 암전류가 억제된, 높은 온/오프비를 이루는 트랜지스터 소자의 형성이 가능해진다.

이들 형태의 본 발명의 트랜지스터 소자에 의하면, 암전류 억제층이 콜렉터 전극과 베이스 전극의 사이에 마련되어 있는 것에 의해, 암전류가 흐르는 것을 효과적으로 억제할 수 있고, 그 결과, 온/오프비를 보다 향상시킬 수 있다. 이와 같이 구성한 본 발명의 트랜지스터 소자는, 외관 상, 바이폴라 트랜지스터와 같은 전류 변조형의 트랜지스터 소자로서 유효하게 기능하고, 높은 온/오프비, 큰 콜렉터 전류, 전류 증폭율을 나타내는 우수한 유기 트랜지스터 소자로서 기능하는 것이 된다.

[실시예]

이하, 본 발명의 실시예 및 비교예를 들어서 본 발명을 상세하게 설명하지만, 본 발명은, 이것으로 한정되는 것은 아니다.

(트랜지스터 소자의 평가)

우선, 실시예 및 비교예에서 제작한 트랜지스터 소자의 평가의 방법에 대해서 설명한다. 본 발명에서는, 트랜지스터 소자의 평가를 하기 방법으로 행했다.

제작한 트랜지스터 소자에 대해서, 에미터 접지의 조건 하에서, 에미터 전극 - 콜렉터 전극 간에 인가 전압(V_C)을 인가하고, 에미터 전극 - 베이스 전극 간에 인가하는 베이스 전압(V_B)을 0 V ~ -5 V의 범위에서 변조시켰다. 출력 변조 특성의 측정은, 에미터 전극 - 콜렉터 전극 간에 콜렉터 전압(V_C)을 인가하고, 에미터 전극 - 베이스 전극 간에 베이스 전압(V_B)(0 ~ -3 V)을 더 인가했을 때의, 베이스 전류(I_B), 및, 콜렉터 전류(I_C)의 변화량(오프 전류, 온 전류)을 측정했다. 그리고, 이들 측정치로부터, 베이스 전류(입력 특성)의 변화에 대한 콜렉터 전류(출력 특성)의 변화의 비율, 즉, 전류 증폭율(h_FE), 온 전류와 오프 전류의 비율인 온/오프비(I_C _- _ON/I_C _- _OFF)를 산출했다.

(실시예 1)

[전류 투과 촉진층: 콜렉터층측의 두께 1 nm/에미터층측의 두께 3 nm]

수미식 P3HT〔regioregular-Poly(3-hexylthiophene-2,5-diyl)〕를 톨루엔에 용해하고, 농도가 20 mg/mL가 되도록 P3HT 용액을 조제했다. 얻어진 P3HT 용액을, ITO 투명 기판 상에 스핀 코터로 도포하고, 콜렉터층(250 nm)을 형성했다. 다음에, 그 위에, 불화 리튬(LiF)로 이루어지는 두께가 1.0 nm의 전류 투과 촉진층을 형성하고, 알루미늄으로 이루어지는 평균 두께 10 nm의 베이스 전극층을 진공 증착법에 의해 더 형성했다. 그 후, 대기중 분위기 아래에 있어서 150℃의 열처리를 1시간 하고, 알루미늄 전극의 표면에 산화막층(암전류 억제층)을 형성했다. 다음에, 해당 산화막층 상에 불화 리튬(LiF)으로 이루어지는 두께가 3.0 nm의 전류 투과 촉진층을 형성하고, 다음에, 진공 증착법에 의해 구리 프탈로시아닌으로부터 이루어지는 에미터층(100 nm)을 형성했다. 다음에, 금으로로 이루어지는 평균 두께 30 nm의 에미터 전극을 진공 증착법에 의한 성막 수단으로 형성하고, 실시예 1의 트랜지스터 소자를 얻었다. 얻어진 소자는, MBOT의 특징인 전류 변조를 나타냈다.

상기에서 얻어진 실시예 1의 트랜지스터 소자의 출력 특성의 평가는, 에미터 전극 - 콜렉터 전극 간에 콜렉터 전압(V_C)을 -5 V 인가하고, 에미터 전극 - 베이스 전극 간에 베이스 전압(V_B)을 더 인가했을 때와 인가하지 않을 때(0 ~ -3 V)의, 콜렉터 전류(I_C) 및 베이스 전류(I_B)의 변화량을 측정해서 행했다. 그 결과, 콜렉터 전압(V_C = -5 V), 베이스 전압(V_B = -3.0 V)을 인가했을 때의, 콜렉터 전류(I_C)의 온 전류 밀도 I_C _- _ON = -1.00 mA/㎠, 베이스 전류(I_B)의 온 전류 밀도 I_B _- _ON = -0.04 mA/㎠, V_B = 0 V 일 때의 콜렉터 전류(I_C)의 오프 전류 밀도 I_C _- _OFF = -1×10^-6 mA/㎠, 베이스 전류(I_B)의 오프 전류 밀도 I_B _- _OFF = 0.0005 mA/㎠이며, 또한 온/오프비는 8721, 전류 증폭율은 26.7이었다.

(실시예 2)

[전류 투과 촉진층: 콜렉터층측의 두께 0.6nm/에미터층측의 두께 1 nm]

수미식 P3HT〔regioregular-Poly(3-hexylthiophene-2,5-diyl)〕를 톨루엔에 용해하고, 농도가 20 mg/mL가 되도록 P3HT 용액을 조제했다. 얻어진 P3HT 용액을, ITO 투명 기판 상에 스핀 코터로 도포하고, 콜렉터층(250 nm)을 형성했다. 다음에, 그 위에, 불화 리튬(LiF)으로 이루어지는 두께가 0.6 nm의 전류 투과 촉진층을 형성하고, 알루미늄으로 이루어지는 평균 두께 10 nm의 베이스 전극층을 진공 증착법에 의해 더 형성했다. 그 후, 대기중 분위기 아래에 있어서 150℃의 열처리를 1시간 하고, 알루미늄 전극의 표면에 산화막층(암전류 억제층)을 형성했다. 다음에, 해당 암전류 억제층 상에 불화 리튬(LiF)으로 이루어지는 두께가 1.0 nm의 전류 투과 촉진층을 형성하고, 다음에, 진공 증착법에 의해 구리 프탈로시아닌으로부터 이루어지는 에미터층(100 nm)을 형성했다. 다음에, 산화 몰리브덴층(정공 주입층)을 진공 증착법으로 2 nm의 평균 막압이 되도록 형성하고, 금으로 이루어지는 평균 두께 30 nm의 에미터 전극을 진공 증착법에 의한 성막 수단으로 형성하고, 실시예 2의 트랜지스터 소자를 얻었다. 얻어진 소자는, MBOT의 특징인 전류 변조를 나타냈다.

상기에서 얻어진 실시예 2의 트랜지스터 소자의 출력 특성의 평가는, 에미터 전극 - 콜렉터 전극 간에 콜렉터 전압(V_C)을 -5 V 인가하고, 에미터 전극 - 베이스 전극 간에 베이스 전압(V_B)을 더 인가했을 때와 인가하지 않을 때(0 ~ -3 V)의, 콜렉터 전류(I_C) 및 베이스 전류(I_B)의 변화량을 측정해서 행했다. 그 결과, 콜렉터 전압(V_C = -5 V), 베이스 전압(V_B = -3.0 V)을 인가했을 때의, 콜렉터 전류(I_C)의 온 전류 밀도 I_C _- _ON = -45.38 mA/㎠, VB = 0 V 일 때의 오프 전류 밀도 I_C _- _OFF = -0.077 mA/㎠이며, 또한 온/오프비는 560, 전류 증폭율은 5.5였다.

(실시예 3)

[전류 투과 촉진층: 콜렉터층측의 두께 0.6nm/에미터층측의 두께 3 nm]

수미식 P3HT〔regioregular-Poly(3-hexylthiophene-2,5-diyl)〕를 톨루엔에 용해하고, 농도가 20 mg/mL가 되도록 P3HT 용액을 조제했다. 얻어진 P3HT 용액을, ITO 투명 기판 상에 스핀 코터로 도포하고, 콜렉터층(250 nm)을 형성했다. 다음에, 그 위에, 불화 리튬(LiF)으로 이루어지는 두께가 0.6 nm의 전류 투과 촉진층을 형성하고, 알루미늄으로 이루어지는 평균 두께 10 nm의 베이스 전극층을 진공 증착법에 의해 더 형성했다. 그 후, 대기중 분위기 아래에 있어서 150℃의 열처리를 1시간 하고, 알루미늄 전극의 표면에 산화막층(암전류 억제층)을 형성했다. 다음에, 해당 암전류 억제층 상에 불화 리튬(LiF)으로 이루어지는 두께가 3.0 nm의 전류 투과 촉진층을 형성하고, 다음에, 진공 증착법에 의해 구리 프탈로시아닌으로부터 이루어지는 에미터층(100 nm)을 형성했다. 다음에, 산화 몰리브덴층(정공 주입층)을 진공 증착법으로 2 nm의 평균 막압이 되도록 형성하고, 금으로 이루어지는 평균 두께 30 nm의 에미터 전극을 진공 증착법에 의한 성막 수단으로 형성하고, 실시예 3의 트랜지스터 소자를 얻었다. 얻어진 소자는, MBOT의 특징인 전류 변조를 나타냈다.

상기에서 얻어진 실시예 3의 트랜지스터 소자의 출력 특성의 평가는, 에미터 전극 - 콜렉터 전극 간에 콜렉터 전압(V_C)을 -5 V 인가하고, 에미터 전극 - 베이스 전극 간에 베이스 전압(V_B)을 더 인가했을 때와 인가하지 않을 때(0 ~ -3 V)의, 콜렉터 전류(I_C) 및 베이스 전류(I_B)의 변화량을 측정해서 행했다. 그 결과, 콜렉터 전압(V_C = -5 V), 베이스 전압(V_B = -3.0 V)을 인가했을 때의, 콜렉터 전류(I_C)의 온 전류 밀도 I_C _- _ON = -30.45 mA/㎠, VB = 0 V 일 때의 오프 전류 밀도 I_C _- _OFF = -0.019 mA/㎠이며, 또한 온/오프비는 1602, 전류 증폭율은 52.5였다.

(실시예 4)

실시예 2의 에미터층을 구리 프탈로시아닌으로부터 펜타센(Pentacene)으로 대신한 외에는 실시예 2와 동일하게 하여, 실시예 4의 트랜지스터 소자를 제작했다. 실시예 1 ~ 3에서 얻은 트랜지스터 소자의 경우와 동일하게, 얻어진 실시예 4의 트랜지스터 소자의 출력 특성을 표 2 중에 나타냈다.

(실시예 5)

실시예 3의 에미터층을 구리 프탈로시아닌에서 펜타센으로 대신한 외에는 실시예 3과 동일하게 하고, 실시예 5의 트랜지스터 소자를 제작했다. 실시예 1 ~ 3에서 얻은 트랜지스터 소자의 경우와 동일하게, 얻어진 실시예 5의 트랜지스터 소자의 출력 특성을 표 2 중에 나타냈다.

(실시예 6, 7)

실시예 2, 3의 구리 프탈로시아닌을, 각각 디나프토티에노티오펜(DNTT)으로 대신한 외에는 실시예 2, 3과 동일하게 하여 실시예 6, 7의 각 트랜지스터 소자를 제작했다. 실시예 1 ~ 3에서 얻은 트랜지스터 소자의 경우와 동일하게, 얻어진 실시예 6, 7의 트랜지스터 소자의 출력 특성을 표 2 중에 나타냈다.

(실시예 8)

[전류 투과 촉진층: 콜렉터층측의 두께 3 nm/에미터층측의 두께 3 nm]

ITO 투명 기판을 콜렉터 전극으로 하고, 해당 기판 상에 콜렉터 전극측 콜렉터층으로서, p형 유기 반도체 재료인 펜타센으로 이루어지는 평균 두께 400 nm의 콜렉터층을 진공 증착법에 의해 형성하고, 콜렉터층을 제작했다. 다음에, 상기 콜렉터층 상에 불화 리튬으로 이루어지는 두께가 3 nm의 전류 투과 촉진층을 형성하고, 그 위에 알루미늄으로 이루어지는 평균 두께 10 nm의 베이스 전극층을 진공 증착법에 의해 형성했다. 그 후, 대기 중에서 150℃, 1시간의 열처리에 의해, 알루미늄 전극 표면에, 산화 알루미늄으로 이루어지는 암전류 억제층을 형성했다. 또한, 그 위에 불화 리튬으로 이루어지는 두께가 3 nm의 전류 투과 촉진층을 형성한 후, 에미터층으로서 펜타센으로 이루어지는 p형 유기 반도체층(평균 막 두께 100 nm)을 진공 증착법에 의해 적층했다. 다음에, 그 위에 금으로 이루어지는 평균 두께 30 nm의 에미터 전극(12)을 진공 증착법에 의한 성막 수단으로 형성하고, 상기한 순서대로 각 층 및 전극을 적층하여, 실시예 8의 트랜지스터 소자를 얻었다.

상기에서 얻어진 실시예 8의 트랜지스터 소자의 출력 특성의 평가는, 에미터 전극 - 콜렉터 전극 간에 콜렉터 전압(V_C)을 -5 V 인가하고, 에미터 전극 - 베이스 전극 간에 베이스 전압(V_B)을 더 인가했을 때와 인가하지 않을 때(0 ~ -3 V)의, 콜렉터 전류(I_C) 및 베이스 전류(I_B)의 변화량을 측정해서 행했다. 그 결과, 콜렉터 전압(V_C = -5 V), 베이스 전압(V_B = -3.0 V)을 인가했을 때의, 콜렉터 전류(I_C)의 온 전류 밀도 I_C _- _ON = -24.9 mA/㎠, V_B = 0 V 일 때의 오프 전류 밀도 I_C _- _OFF = -0.384 mA/㎠이며, 또한 온/오프비는 64.1, 전류 증폭율은 567이었다.

(실시예 9)

ITO 투명 기판을 콜렉터 전극으로서, 해당 기판 상에, 콜렉터 전극측 콜렉터층으로서, p형 유기 반도체 재료인 구리 프탈로시아닌(CuPc)으로 이루어지는 평균 두께 350 nm의 p형 유기 반도체층을 형성하고, 그 위에 p형 유기 반도체 재료인 디인데노페릴렌(DIP)으로 이루어지는 평균 두께 50 nm의 베이스 전극측 콜렉터층을, 각각 진공 증착법에 의해 더 형성하고, 상기 다른 재료의 2 층이 적층한 구조의 콜렉터층을 제작했다. 다음에, 상기 콜렉터층 상에 불화 리튬으로 이루어지는 두께가 3 nm의 전류 투과 촉진층을 형성하고, 그 위에 알루미늄으로 이루어지는 평균 두께 10 nm의 베이스 전극층을 진공 증착법에 의해 형성했다. 그 후, 대기 중에서 150℃, 1시간의 열처리에 의해, 알루미늄 전극 표면에, 산화 알루미늄으로 이루어지는 전류 투과 촉진층을 형성했다. 또한, 그 위에 불화 리튬으로 이루어지는 두께가 3 nm의 전류 투과 촉진층을 형성한 후, 에미터층으로서 펜타센으로 이루어지는 p형 유기 반도체층(평균 막 두께 100 nm)을 진공 증착법에 의해 적층했다. 다음에, 그 위에 금으로 이루어지는 평균 두께 30 nm의 에미터 전극(12)을 진공 증착법에 의한 성막 수단으로 형성하고, 상기한 순서대로 각 층 및 전극을 적층하여, 실시예 9의 트랜지스터 소자를 얻었다.

상기에서 얻어진 실시예 9의 트랜지스터 소자의 출력 특성의 평가는, 에미터 전극 - 콜렉터 전극 간에 콜렉터 전압(V_C)을 -5 V 인가하고, 에미터 전극 - 베이스 전극 간에 베이스 전압(V_B)을 더 인가했을 때와 인가하지 않을 때(0 ~ -3 V)의, 콜렉터 전류(I_C) 및 베이스 전류(I_B)의 변화량을 측정해서 행했다. 그 결과, 콜렉터 전압(V_C = -5 V), 베이스 전압(V_B = -3.0 V)을 인가했을 때의, 콜렉터 전류(I_C)의 온 전류 밀도 I_C _- _ON = -141.2 mA/㎠, 베이스 전류(I_B)의 온 전류 밀도 I_B _- _ON = -0.36 mA/㎠, VB = 0 V 일 때의 콜렉터 전류(I_C)의 오프 전류 밀도 I_C _- _OFF = -0.035 mA/㎠, 베이스 전류(I_B)의 오프 전류 밀도 I_B _- _OFF = 0.003 mA/㎠이며, 또한 온/오프비는 4013, 전류 증폭율은 394.3이며, 극히 우수한 특성의 것임을 확인했다

(비교예 1)

[전류 투과 촉진층: 콜렉터층측은 없음/에미터층측은 없음]

수미식 P3HT〔regioregular-Poly(3-hexylthiophene-2,5-diyl)〕를 톨루엔에 용해하고, 농도가 20 mg/mL가 되도록 P3HT 용액을 조제했다. 얻어진 P3HT 용액을, ITO 투명 기판 상에 스핀 코터로 도포하고, 콜렉터층(250 nm)을 형성했다. 다음에, 알루미늄으로 이루어지는 평균 두께 10 nm의 베이스 전극층을 진공 증착법에 의해 형성했다. 그 후, 대기중 분위기 아래에 있어서 150℃의 열처리를 1시간 하고, 알루미늄 전극의 표면에 산화막층(암전류 억제층)을 형성했다. 다음에, 진공 증착법에 의해 구리 프탈로시아닌으로부터 이루어지는 에미터층(100 nm)을 형성했다. 다음에, 금으로 이루어지는 평균 두께 30 nm의 에미터 전극을 진공 증착법에 의한 성막 수단으로 형성하고, 비교예 1의 트랜지스터 소자를 얻었다.

얻어진 소자를 실시예 1의 소자와 동일하게 하여 평가했다. 그 결과, MBOT의 특징인 전류 변조를 나타냈지만, 콜렉터 전류(I_C)의 온 전류 밀도 I_C _- _ON = -0.03 mA/㎠, 또한 온/오프비는 51.8이며, 실시예의 소자와 비교하여 명백하게 뒤떨어져 있었다.

(비교예 2)

[전류 투과 촉진층: 콜렉터층측은 없음/에미터층측의 두께 3 nm]

수미식 P3HT〔regioregular-Poly(3-hexylthiophene-2,5-diyl)〕를 톨루엔에 용해하고, 농도가 20 mg/mL가 되도록 P3HT 용액을 조제했다. 얻어진 P3HT 용액을, ITO 투명 기판 상에 스핀 코터로 도포하고, 콜렉터층(250 nm)을 형성했다. 다음에, 알루미늄으로 이루어지는 평균 두께 10 nm의 베이스 전극층을 진공 증착법에 의해 형성했다. 그 후, 대기중 분위기 아래에 있어서 150℃의 열처리를 1시간 하고, 알루미늄 전극의 표면에 산화막층(암전류 억제층)을 형성했다. 다음에, 불화 리튬(LiF)으로 이루어지는 두께가 3 nm의 전류 투과 촉진층을 형성하고, 다음에, 진공 증착법에 의해 구리 프탈로시아닌으로부터 이루어지는 에미터층(100 nm)을 형성했다. 다음에, 산화 몰리브덴층(정공 주입층)을 진공 증착법으로 2 nm의 평균 막압이 되도록 형성하고, 금으로 이루어지는 평균 두께 30 nm의 에미터 전극을 진공 증착법에 의한 성막 수단으로 형성하여, 비교예 2의 트랜지스터 소자를 얻었다.

얻어진 소자를 실시예 1의 소자와 동일하게 하여 평가했다. 그 결과, MBOT의 특징인 전류 변조를 나타냈지만, 콜렉터 전류(I_C)의 온 전류 밀도 I_C _- _ON = -0.02 mA/㎠, 또한 온/오프비는 2.5, 전류 증폭율은 0.74이며, 실시예의 소자와 비교하여 명백하게 뒤떨어져 있었다.

(비교예 3)

[전류 투과 촉진층: 콜렉터층측은 없음/에미터층측은 없음]

실시예 8에 있어서, 불화 리튬층을 베이스 전극의 앞 뒤에 가지지 않은, 비교예의 유기 트랜지스터 소자(MBOT)를 작성했다. 실시예 8과 동일하게, ITO 투명 기판을 콜렉터 전극으로서, 기판 상에 P형 유기 반도체 재료인 펜타센으로 이루어지는 평균 두께 400 nm의 유기 반도체층을 형성하여 콜렉터층을 작성하고, 알루미늄으로 이루어지는 평균 두께 15 nm의 베이스 전극층을 진공 증착법에 의해 형성했다. 그 후, 대기 중에서 150℃의 열처리에 의해, 알루미늄 전극 표면에 산화 알루미늄으로 이루어지는 유전체층을 형성했다. 또한, 에미터층으로서 펜타센으로 이루어지는 p형 유기 반도체층(평균 막 두께 100 nm)을 진공 증착법에 의해 적층하고, 다음에, 금으로 이루어지는 평균 두께 30 nm의 에미터 전극(12)을 진공 증착법에 의한 성막 수단으로 그 순서대로 적층하여, 비교예 3의 트랜지스터 소자를 얻었다.

상기에서 얻어진 비교예 3의 트랜지스터 소자의 출력 특성의 평가는, 에미터 전극 - 콜렉터 전극 간에 콜렉터 전압(V_C)을 -5 V 인가하고, 에미터 전극 - 베이스 전극 간에 베이스 전압(V_B)을 더 인가했을 때와 인가하지 않을 때(0 ~ -3 V)의, 콜렉터 전류(I_C) 및 베이스 전류(I_B)의 변화량을 측정해서 행했다. 그 결과, 콜렉터 전압(V_C = -5 V), 베이스 전압(V_B = -3.0 V)을 인가했을 때의, 콜렉터 전류(I_C)의 온 전류 밀도 I_C _- _ON = -13.54 mA/㎠, VB = 0 V 일 때의 오프 전류 밀도 I_C _- _OFF = -0.067 mA/㎠이며, 또한 온/오프비는 202, 전류 증폭율은 2.41이며, 실시예 8과 비교하여 명백하게 뒤떨어져 있었다.

(평가 결과)

상기에서 얻어진 실시예 1 ~ 7, 비교예 1, 2의 각 트랜지스터 소자의 트랜지스터 특성을 표 1, 표 2에 나타냈다. 실시예 8, 비교예 3에서 얻어진 트랜지스터 소자의 출력 특성의 평가는, 에미터 전극 - 콜렉터 전극 간에 콜렉터 전압(V_C)을 -5 V 인가하고, 에미터 전극 - 베이스 전극 간에 베이스 전압(V_B)을 더 인가했을 때와 인가하지 않을 때(0 ~ -3 V)의, 콜렉터 전류(I_C) 및 베이스 전류(I_B)의 변화량을 측정해서 행했다. 또한, 실시예 8, 비교예 3의 각 소자에 있어서, 콜렉터 전압(V_C)을 -10 V 인가하고, 베이스 전압(V_B)을 더 인가했을 때(0 ~ -3 V)의 콜렉터 전류의 출력 특성(I_C-V_B 특성), 베이스 전류의 입력 특성(I_B-V_B 특성) 변화를, 도 3, 4에 나타냈다.

(평가 결과)

트랜지스터 소자의 출력 특성의 평가는, 에미터 전극 - 콜렉터 전극 간에 콜렉터 전압(V_C)을 -5 V 인가하고, 에미터 전극 - 베이스 전극 간에 베이스 전압(V_B)을 더 인가했을 때와 인가하지 않을 때(0 ~ -3 V)의, 콜렉터 전류(I_C) 및 베이스 전류(I_B)의 변화량을 측정해서 행했다. 실시예의 트랜지스터 소자는, 모두 MBOT로서 동작이 확인되었다. 표 1, 2에 나타낸 바와 같이, 본 발명의 트랜지스터 소자는, 비교예의 소자와의 비교로부터, 베이스 전극의 표리(表裏)에 전류 투과 촉진층을 적층 구조로 한 것에 의해, 우수한 전류 증폭율, 콜렉터 전류치, 온/오프비가 얻어지는 것이 확인되었다. 또한, 실시예 1과 실시예 3과의 비교로부터 에미터 전극과 유기 반도체층의 사이에 정공 주입층을 적층하는 것으로, 더 우수한 성능이 얻어지고, 실용화가 기대되는 트랜지스터 특성이 얻어지는 것을 확인했다.

본 발명의 유기 트랜지스터 소자는, 온 전류가 크고, 전류 증폭율이 높고 대전류를 얻을 수 있고, 스위칭 소자, 전류 증폭 소자로서 이용할 수 있고, 구체적으로는, 유기 EL 등의 디스플레이용 구동 소자, 유기 발광층을 조합한 유기 발광 트랜지스터 소자로서 이용할 수 있고, 그 다양한 분야에서의 이용이 기대된다.

10 : 기판 11 : 콜렉터 전극
12 : 에미터 전극 13 : 베이스 전극
21 : p형 유기 반도체층(콜렉터층)
22 : p형 유기 반도체층(에미터층)
31A : 전류 투과 촉진층(콜렉터층측 전류 투과 촉진층)
31B : 전류 투과 촉진층(에미터층측 전류 투과 촉진층)

Claims

에미터 전극과 콜렉터 전극의 사이에 시트 형상의 베이스 전극이 배치되고, 또한, 상기 베이스 전극의 표리(表裏)의 각각의 측에 적어도 1층의 p형 유기 반도체층이 마련되어 있고, 또한 상기 p형 유기 반도체층과 상기 베이스 전극의 사이에 전류 투과 촉진층이 각각 형성되어 있는 적층 구조를 가지는 것을 특징으로 하는 트랜지스터 소자.
제 1 항에 있어서,
상기 전류 투과 촉진층이, 알칼리 금속 화합물 및/또는 알칼리 토류 금속 화합물을 포함하는 층인 트랜지스터 소자.
제 1 항 또는 제 2 항에 있어서,
상기 전류 투과 촉진층이, 불화 리튬을 포함하는 층인 트랜지스터 소자.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 전류 투과 촉진층의 두께가, 0.1 ~ 10 nm인 트랜지스터 소자.
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 에미터 전극과 상기 에미터 전극측에 마련되어 있는 p형 유기 반도체층의 사이에, 적어도 1층의 정공 주입층이 더 마련되어 있는 트랜지스터 소자.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 콜렉터 전극측에 마련되어 있는 p형 유기 반도체층이, 2 층 이상의 다른 p형 유기 반도체층으로 이루어지는 적층 구조를 가지는 트랜지스터 소자.
제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 에미터 전극과 상기 베이스 전극 간에 전압을 인가하고, 또한 상기 에미터 전극과 상기 콜렉터 전극 간에 전압을 인가하는 것으로 흐른 콜렉터 전류(I_C _- _ON)가 10 mA/㎠ 이상이며, 또한, 에미터 전극과 베이스 전극 간에 전압(V_B)을 인가하지 않고, 상기 에미터 전극과 상기 콜렉터 전극 간에 전압(V_C)을 인가하는 것에 의해 흐른 콜렉터 전류(I_C _- _OFF)와의 비인 ON/OFF비(I_C _- _ON/I_C _- _OFF)가, 50 이상이 되는 전류 변조성을 나타내고, 또한 변조된 콜렉터 전류(I_C)의 전류 증폭율이 50 이상인 트랜지스터 소자.