[go: up one dir, main page]

KR20140101287A - Crystalline silicon solar cell and manufacturing method thereof - Google Patents

Crystalline silicon solar cell and manufacturing method thereof Download PDF

Info

Publication number
KR20140101287A
KR20140101287A KR1020140001180A KR20140001180A KR20140101287A KR 20140101287 A KR20140101287 A KR 20140101287A KR 1020140001180 A KR1020140001180 A KR 1020140001180A KR 20140001180 A KR20140001180 A KR 20140001180A KR 20140101287 A KR20140101287 A KR 20140101287A
Authority
KR
South Korea
Prior art keywords
passivation film
semiconductor layer
layer
electrode layer
solar cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020140001180A
Other languages
Korean (ko)
Inventor
아츠시 오사와
Original Assignee
다이니폰 스크린 세이조우 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이니폰 스크린 세이조우 가부시키가이샤 filed Critical 다이니폰 스크린 세이조우 가부시키가이샤
Publication of KR20140101287A publication Critical patent/KR20140101287A/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00Manufacture or treatment of devices covered by this subclass
    • H10F71/121The active layers comprising only Group IV materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/10Semiconductor bodies
    • H10F77/12Active materials
    • H10F77/122Active materials comprising only Group IV materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00Individual photovoltaic cells, e.g. solar cells
    • H10F10/10Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14Photovoltaic cells having only PN homojunction potential barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00Manufacture or treatment of devices covered by this subclass
    • H10F71/129Passivating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/10Semiconductor bodies
    • H10F77/12Active materials
    • H10F77/122Active materials comprising only Group IV materials
    • H10F77/1223Active materials comprising only Group IV materials characterised by the dopants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/20Electrodes
    • H10F77/206Electrodes for devices having potential barriers
    • H10F77/211Electrodes for devices having potential barriers for photovoltaic cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/30Coatings
    • H10F77/306Coatings for devices having potential barriers
    • H10F77/311Coatings for devices having potential barriers for photovoltaic cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/30Coatings
    • H10F77/306Coatings for devices having potential barriers
    • H10F77/311Coatings for devices having potential barriers for photovoltaic cells
    • H10F77/315Coatings for devices having potential barriers for photovoltaic cells the coatings being antireflective or having enhancing optical properties
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

[과제] 캐리어의 재결합 속도를 충분히 저하시킴과 더불어 염가로 제조 가능한 결정 실리콘형 태양 전지, 및 그 제조 방법을 제공하는 것을 목적으로 한다.
[해결 수단] 이면 전극층과 제1 반도체층의 사이에 5~30nm의 막두께를 가지는 제2 패시베이션막이 성막된다. 그리고, 소성에 의해 이면 전극층의 전극 재료가 제2 패시베이션막을 통해 제1 반도체층까지 확산됨으로써, 제1 반도체층과 이면 전극층이 도통됨과 더불어, 제2 패시베이션막과 제1 반도체층의 사이에 제1 반도체층보다 높은 제1 도전형 불순물 농도를 가지는 제1 도전형의 고농도 반도체층이 형성된다. 이로 인해, 포토리소그래피로 대표되는 전극의 패터닝을 필요로 하지 않아(제조 코스트를 증대시키지 않고), 캐리어의 재결합 속도를 충분히 저하시킬 수 있다.
[PROBLEMS] To provide a crystalline silicon type solar cell which can sufficiently reduce the recombination speed of carriers and can be manufactured at low cost, and a manufacturing method thereof.
[MEANS FOR SOLVING PROBLEMS] A second passivation film having a film thickness of 5 to 30 nm is formed between the back electrode layer and the first semiconductor layer. Then, the electrode material of the back electrode layer is diffused to the first semiconductor layer through the second passivation film by firing, so that the first semiconductor layer and the back electrode layer are electrically connected to each other, and the first passivation film and the first semiconductor layer The first conductivity type high-concentration semiconductor layer having the first conductivity type impurity concentration higher than the semiconductor layer is formed. As a result, patterning of the electrode typified by photolithography is not required (without increasing the manufacturing cost), and the recombination speed of the carrier can be sufficiently lowered.

Description

결정 실리콘형 태양 전지, 및 그 제조 방법{CRYSTALLINE SILICON SOLAR CELL AND MANUFACTURING METHOD THEREOF}TECHNICAL FIELD [0001] The present invention relates to a crystalline silicon type solar cell, and a method of manufacturing the same. BACKGROUND ART [0002]

본 발명은, 반도체층과 이면 전극층의 사이에 패시베이션막을 가지는 결정 실리콘형 태양 전지 및 그 제조 방법에 관한 것이다.The present invention relates to a crystalline silicon type solar cell having a passivation film between a semiconductor layer and a back electrode layer, and a manufacturing method thereof.

태양 전지의 분야에 있어서의 주요한 기술적 테마 중 하나로, 효율(광전 변환 효율)의 개선이 있다. 태양 전지의 효율을 향상시키기 위해서는, 광에 의해 생성된 캐리어(정공 및 전자) 중의 대부분을 각각 대응하는 전극으로 인도하는 것이 유효하다. 이는 정공과 전자의 재결합 속도를 저하시키는 것에 대응하고 있는데, 그것을 위한 기술로서, 이면 장벽(BSF: Back Surface Field)을 형성하는 방법이, 이전부터 알려져 있다.One of the major technical themes in the field of solar cells is the improvement of efficiency (photoelectric conversion efficiency). In order to improve the efficiency of the solar cell, it is effective to lead most of the carriers (holes and electrons) generated by light to the corresponding electrodes respectively. This corresponds to lowering the recombination speed of holes and electrons. As a technique therefor, a method of forming a back surface field (BSF) has been known for a long time.

이러한 이면 장벽의 형성은, p형 실리콘 기판의 이면측에 p형 불순물을 고농도로 도핑한 p+형 반도체층을 형성함으로써 행해진다. 그리고, p형 반도체층(p형 실리콘 기판)과 상기 p+형 반도체층의 사이에 발생하는 전계에 의해, p형 반도체층에서 발생한 캐리어 중 전자가 이면 전극에 도달해 버리는 것을 방지하고, 그에 의해 정공과 전자의 재결합 속도를 저하시킨다. 그러나, 이러한 구성에서는 p형 실리콘 기판의 이면측에 재결합 중심이 잔존하기 때문에, 재결합 속도를 충분히 저하시키는 것은 어렵다.The formation of such a back wall is performed by forming a p < + > -type semiconductor layer doped with a p-type impurity at a high concentration on the back side of the p-type silicon substrate. The electric field generated between the p-type semiconductor layer (p-type silicon substrate) and the p + -type semiconductor layer prevents the electrons in the carriers generated in the p-type semiconductor layer from reaching the back electrode, And the recombination speed of electrons is lowered. However, in this structure, since the recombination center remains on the back side of the p-type silicon substrate, it is difficult to sufficiently lower the recombination speed.

일본국 특허 공개 2012-33757호 공보Japanese Patent Application Laid-Open No. 2012-33757 일본국 특허 공개 평9-45945호 공보Japanese Patent Application Laid-Open No. 9-45945

재결합 속도를 더 저하시키기 위한 기술로서, 특허 문헌 1 및 특허 문헌 2에서는, p형 실리콘 기판과 이면 전극의 사이에 이면 패시베이션막(예를 들어, 질화 실리콘을 주요소로 하는 막)을 형성하고, 이 이면 패시베이션막에 의해, 재결합 중심이 되는 실리콘 원자의 단글링 본드(dangling bond)를 종단하는 기술을 채용하고 있다.As a technique for further lowering the recombination speed, in Patent Documents 1 and 2, a back passivation film (for example, a film mainly composed of silicon nitride) is formed between the p-type silicon substrate and the back electrode, , A technique of terminating a short dangling bond of silicon atoms which is the center of recombination by a passivation film is adopted.

그러나, 상기 기술에서는, 상기 이면 패시베이션막이 절연막이기 때문에, p형 실리콘 기판과 이면 전극을 도통시키기 위해, 포토리소그래피로 대표되는 수법에서의 이면 전극의 패터닝을 필요로 하여, 태양 전지의 제조 코스트가 증대한다.However, in the above technique, since the back passivation film is an insulating film, it is necessary to pattern the back electrode in a method typified by photolithography in order to conduct the p-type silicon substrate and the back electrode, so that the manufacturing cost of the solar cell is increased do.

본 발명은, 상기 과제를 감안하여 이루어진 것으로서, 재결합 속도를 충분히 저하시킴과 더불어 염가로 제조 가능한 결정 실리콘형 태양 전지, 및 그 제조 방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is an object of the present invention to provide a crystalline silicon type solar cell which can sufficiently reduce the recombination speed and can be manufactured at low cost, and a manufacturing method thereof.

상기 과제를 해결하기 위해, 청구항 1에 기재한 발명은, 이면 전극층과, 제1 도전형의 제1 반도체층과, 제2 도전형의 제2 반도체층과, 제1 패시베이션막과, 표면 전극을 수광측의 제1 주면과는 반대측의 제2 주면측으로부터 차례로 적층하여 이루어지는 셀 구조를 구비한 결정 실리콘형 태양 전지로서, 상기 이면 전극층과 상기 제1 반도체층의 사이에 5~30nm의 막두께를 가지는 제2 패시베이션막이 성막되고, 상기 이면 전극층의 전극 재료가 상기 제2 패시베이션막을 통해 상기 제1 반도체층까지 확산되어 있음으로써, 상기 제1 반도체층과 상기 이면 전극층이 도통됨과 더불어, 상기 제2 패시베이션막과 상기 제1 반도체층의 사이에 상기 제1 반도체층보다 높은 제1 도전형 불순물 농도를 가지는 제1 도전형의 고농도 반도체층이 형성되는 것을 특징으로 한다.According to a first aspect of the present invention, there is provided a semiconductor device comprising a back electrode layer, a first semiconductor layer of a first conductivity type, a second semiconductor layer of a second conductivity type, a first passivation film, And a second major surface on the side opposite to the first main surface of the light receiving side in this order from the side of the first main surface, wherein a thickness of 5 to 30 nm is provided between the back electrode layer and the first semiconductor layer And the electrode material of the back electrode layer is diffused to the first semiconductor layer through the second passivation film so that the first semiconductor layer and the back electrode layer are electrically connected to each other and the second passivation film is formed, And a high-concentration semiconductor layer of a first conductivity type having a first conductivity type impurity concentration higher than that of the first semiconductor layer is formed between the film and the first semiconductor layer.

청구항 2에 기재한 발명은, 상기 제1 패시베이션막은 광반사 방지성을 가지는 것을 특징으로 하는, 청구항 1에 기재한 결정 실리콘형 태양 전지이다.The invention described in claim 2 is the crystalline silicon type solar cell according to claim 1, wherein the first passivation film has antireflection property.

청구항 3에 기재한 발명은, 상기 제2 패시베이션막은 질화 실리콘을 주요소로 하는 것을 특징으로 하는, 청구항 1 또는 청구항 2에 기재한 결정 실리콘형 태양 전지이다.The invention described in claim 3 is the crystalline silicon type solar cell according to claim 1 or 2, wherein the second passivation film is made of silicon nitride.

청구항 4에 기재한 발명은, 상기 제2 패시베이션막의 굴절률이 2.4 이상인 것을 특징으로 하는, 청구항 3에 기재한 결정 실리콘형 태양 전지이다.The invention described in claim 4 is the crystalline silicon type solar cell according to claim 3, wherein the refractive index of the second passivation film is 2.4 or more.

청구항 5에 기재한 발명은, (a) 제1 도전형의 반도체 실리콘 기판의 양 주면 중 수광면측의 제1 주면측으로부터 제2 도전형의 불순물을 도입함으로써, 상기 기판 내에, 제1 도전형의 제1 반도체층과, 상기 제1 반도체층상에 존재하는 제2 도전형의 제2 반도체층의 pn결합을 형성하는 pn접합 형성 공정과, (b) 상기 제1 주면상에 제1 패시베이션막을 형성하고, 상기 기판의 제2 주면상에 제2 패시베이션막을 형성하는 패시베이션막 형성 공정과, (c) 상기 제1 패시베이션막상에 표면 전극층을 형성하고, 상기 제2 패시베이션막상에 이면 전극층을 형성하는 전극 형성 공정과, (d) 상기 표면 전극층과 상기 이면 전극층을 소성하는 소성 공정을 구비한 결정 실리콘형 태양 전지의 제조 방법으로서, 상기 (b) 공정에 있어서 성막되는 상기 제2 패시베이션막의 막두께가 5~30nm의 범위 내이며, 상기 (d) 공정은, d-1) 상기 표면 전극층을 가열하여 상기 표면 전극층의 전극 재료를 상기 제1 패시베이션막의 일부를 관통시켜 상기 제2 반도체층에 도달시키고, 상기 도달에 의해 형성되는 표면 전극과 상기 제2 반도체층을 도통시키는 도통 공정과, d-2) 상기 이면 전극층을 가열하여 상기 이면 전극층의 전극 재료를 상기 제2 패시베이션막을 통해 상기 제1 반도체층까지 확산시킴으로써, 상기 제1 반도체층과 상기 이면 전극층을 도통시킴과 더불어, 상기 제2 패시베이션막과 상기 제1 반도체층의 사이에, 상기 제1 반도체층보다 높은 제1 도전형 불순물 농도를 가지는 제1 도전형의 고농도 반도체층을 형성시키는 확산 공정을 구비하는 것을 특징으로 하는 결정 실리콘형 태양 전지의 제조 방법이다.According to a fifth aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: (a) introducing an impurity of the second conductivity type from the first main surface side of the light- A pn junction forming step of forming a pn junction between the first semiconductor layer and the second semiconductor layer of the second conductivity type existing on the first semiconductor layer; (b) forming a first passivation film on the first main surface Forming a second passivation film on the second main surface of the substrate; (c) forming a surface electrode layer on the first passivation film and forming an electrode layer on the second passivation film And (d) a firing step of firing the surface electrode layer and the back electrode layer, wherein the film thickness of the second passivation film formed in the step (b) is 5 to 30 (d) heating the surface electrode layer to reach the second semiconductor layer through the electrode material of the surface electrode layer through a part of the first passivation film; and And d-2) heating the back electrode layer to diffuse the electrode material of the back electrode layer through the second passivation film to the first semiconductor layer And a second conductive type impurity concentration higher than that of the first semiconductor layer is formed between the second passivation film and the first semiconductor layer by conducting the first semiconductor layer and the back electrode layer, And a diffusion step of forming a heavily doped semiconductor layer of a crystalline silicon type solar cell.

청구항 6에 기재한 발명은, 상기 제1 패시베이션막은 광반사 방지성을 가지는 것을 특징으로 하는, 청구항 5에 기재한 결정 실리콘형 태양 전지의 제조 방법이다.According to a sixth aspect of the present invention, in the method of manufacturing a crystalline silicon solar cell according to the fifth aspect, the first passivation film has antireflection properties.

청구항 7에 기재한 발명은, 상기 제2 패시베이션막은 질화 실리콘을 주요소로 하는 것을 특징으로 하는, 청구항 5 또는 청구항 6에 기재한 결정 실리콘형 태양 전지의 제조 방법이다.According to a seventh aspect of the invention, there is provided a method of manufacturing a crystalline silicon type solar cell according to the fifth or sixth aspect, wherein the second passivation film is made of silicon nitride.

청구항 8에 기재한 발명은, 상기 제2 패시베이션막의 굴절률이 2.4 이상인 것을 특징으로 하는, 청구항 7에 기재한 결정 실리콘형 태양 전지의 제조 방법이다.The invention according to claim 8 is the method for producing a crystalline silicon type solar cell according to claim 7, wherein the refractive index of the second passivation film is 2.4 or more.

청구항 1 내지 청구항 8의 발명에 의하면, 이면 전극층과 제1 반도체층의 사이에 5~30nm의 막두께를 가지는 제2 패시베이션막이 성막된다. 그리고, 이면 전극층을 형성하기 위한 전극 재료가 제2 패시베이션막을 통해 제1 반도체층까지 확산되어 있음으로써, 제1 반도체층과 이면 전극층이 도통됨과 더불어, 제2 패시베이션막과 제1 반도체층의 사이에 제1 반도체층보다 높은 제1 도전형 불순물 농도를 가지는 제1 도전형의 고농도 반도체층이 형성된다.According to the invention of claims 1 to 8, a second passivation film having a film thickness of 5 to 30 nm is formed between the back electrode layer and the first semiconductor layer. Since the electrode material for forming the back electrode layer is diffused to the first semiconductor layer through the second passivation film, the first semiconductor layer and the back electrode layer are electrically connected to each other, and the second passivation film is formed between the second passivation film and the first semiconductor layer The first conductivity type high-concentration semiconductor layer having the first conductivity type impurity concentration higher than that of the first semiconductor layer is formed.

이와 같이, 이면 전극층을 형성하기 위한 전극 재료의 확산에 의해 제1 반도체층과 이면 전극층이 도통되므로, 포토리소그래피로 대표되는 수법에서의 이면 전극의 패터닝을 필요로 하지 않아, 제조 코스트를 저감시킬 수 있다.As described above, since the first semiconductor layer and the back electrode layer are electrically connected by the diffusion of the electrode material for forming the back electrode layer, the patterning of the back electrode in the method typified by photolithography is not required and the manufacturing cost can be reduced have.

또, 제1 반도체층의 이면측에 제2 패시베이션막이 형성되므로, 캐리어의 재결합 속도를 충분히 저하시키고 광전 변환 효율을 향상시킬 수 있다(패시베이션 효과). 또한, 제2 패시베이션막과 제1 반도체층의 사이에 제1 도전형의 고농도 반도체층이 형성되므로, 제1 반도체층과 제1 도전형의 고농도 반도체층의 사이에 발생하는 전계에 의해 캐리어의 재결합 속도를 저하시키고, 광전 변환 효율을 향상시킬 수 있다.Further, since the second passivation film is formed on the back side of the first semiconductor layer, the recombination speed of carriers can be sufficiently lowered and the photoelectric conversion efficiency can be improved (passivation effect). Further, since the first conductivity type high-concentration semiconductor layer is formed between the second passivation film and the first semiconductor layer, the recombination of the carriers by the electric field generated between the first semiconductor layer and the first conductivity- The speed can be lowered and the photoelectric conversion efficiency can be improved.

특히, 청구항 2 또는 청구항 6의 발명에 의하면, 제1 패시베이션막이 광반사 방지성을 가진다. 이로 인해, 태양 전지 외부로부터 제1 패시베이션막에 조사되는 광을 태양 전지의 내부에 효율적으로 넣을 수 있다.In particular, according to the invention of claim 2 or claim 6, the first passivation film has antireflection property. Therefore, the light irradiated from the outside of the solar cell to the first passivation film can be efficiently inserted into the inside of the solar cell.

특히, 청구항 4 또는 청구항 8의 발명에 의하면, 제2 패시베이션막은 질화 실리콘을 주요소로 하고, 또한 그 굴절률을 2.4 이상으로 함으로써, 제2 패시베이션막과 실리콘 기판의 계면에서의 결함 밀도가 저하하여, 내부 저항이 저하하기 때문에, 광전 변환 효율을 향상시킬 수 있다.Particularly, according to the invention of Claim 4 or 8, the defect density of the second passivation film at the interface between the second passivation film and the silicon substrate is lowered by setting the silicon nitride as the main component and the refractive index thereof as 2.4 or more, The resistance is lowered, so that the photoelectric conversion efficiency can be improved.

도 1은 실시 형태에 따른 태양 전지(1)를 도시하는 단면도이다.
도 2는 실시 형태에 따른 태양 전지(1)의 제조 공정을 도시하는 흐름도이다.
도 3은 실시 형태에 따른 태양 전지(1)의 제조 과정물을 도시하는 단면도이다.
도 4는 실시 형태에 따른 태양 전지(1)의 제조 과정물을 도시하는 단면도이다.
도 5는 실시 형태에 따른 태양 전지(1)의 제조 과정물을 도시하는 단면도이다.
도 6은 실시 형태에 따른 태양 전지(1)의 제조 과정물을 도시하는 단면도이다.
도 7은 실시 형태에 따른 태양 전지(1)의 제조 과정물을 도시하는 단면도이다.
1 is a sectional view showing a solar cell 1 according to an embodiment.
2 is a flow chart showing a manufacturing process of the solar cell 1 according to the embodiment.
3 is a cross-sectional view showing the manufacturing process of the solar cell 1 according to the embodiment.
4 is a cross-sectional view showing the manufacturing process of the solar cell 1 according to the embodiment.
5 is a cross-sectional view showing the manufacturing process of the solar cell 1 according to the embodiment.
6 is a cross-sectional view showing the manufacturing process of the solar cell 1 according to the embodiment.
7 is a cross-sectional view showing the manufacturing process of the solar cell 1 according to the embodiment.

이하, 도면을 참조하면서 본 발명의 실시 형태에 대해 상세하게 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

<1 실시 형태><Embodiment 1>

<1.1 태양 전지(1)의 구성>&Lt; 1.1 Construction of Solar Cell (1) >

도 1은, 본 발명의 실시 형태인 태양 전지의 구성예를 개략적으로 도시하는 단면도이다. 또, 도 1 및 이후의 각 도에 있어서는, 이해를 용이하게 하는 목적으로, 필요에 따라 각부의 치수나 수를 과장 또는 간략화하여 그리고 있다.1 is a cross-sectional view schematically showing a configuration example of a solar cell which is an embodiment of the present invention. In Fig. 1 and the subsequent figures, for the sake of easy understanding, the dimensions and the number of each part are exaggerated or simplified as necessary.

도 1에 도시하는 바와 같이, 본 실시 형태의 태양 전지(1)는, 이면 전극층(31)과, 제2 패시베이션막(21)과, 실리콘 기판(10)과, 제1 패시베이션막(22)과, 제1 패시베이션막(22)상에 형성되는 표면 전극(32a)을 수광측(도 1의 상측)과는 반대측(도 1의 하측)으로부터 차례로 적층하여 이루어지는 셀 구조를 구비한 결정 실리콘형 태양 전지이다. 도 1에는, 태양 전지(1)의 좌우 방향으로의 확대 중 일부의 에리어만이 도시되어 있는데, 태양 전지(1)의 다른 에리어도 같은 단면 구조를 가진다.1, the solar cell 1 of the present embodiment includes a back electrode layer 31, a second passivation film 21, a silicon substrate 10, a first passivation film 22, And a cell structure in which a surface electrode 32a formed on the first passivation film 22 is laminated in order from the light receiving side (the upper side in Fig. 1) (the lower side in Fig. 1) to be. 1, only a part of the area of the enlargement of the solar cell 1 in the lateral direction is shown, and other areas of the solar cell 1 have the same sectional structure.

실리콘 기판(10)은, 수광측의 주면인 제1 주면(S1)과, 제1 주면(S1)과는 반대측의 주면인 제2 주면(S2)을 가지는 p형의 실리콘 기판(예를 들어, 붕소 등의 p형 불순물을 포함하는 실리콘 기판)이며, 그 양 주면(S1, S2)에는, 텍스처(TX1, TX2)로서 높이가 수㎛ 정도의 주기적 2차원적인 반복 요철 패턴(예를 들어, 미소 피라미드 형상의 반복 패턴)이 형성되어 있다. 또한, 실리콘 기판(10)에는, 단결정 실리콘 기판 또는 다결정 실리콘 기판을 이용할 수 있는데, 이하, 단결정 실리콘 기판을 이용한 경우에 대해 설명한다.The silicon substrate 10 is a p-type silicon substrate having a first main surface S1 as a main surface of a light receiving side and a second main surface S2 as a main surface opposite to the first main surface S1 (for example, (For example, a silicon substrate including a p-type impurity such as silicon, boron, or the like), and on both of the major surfaces S1 and S2, a periodic two- A repeated pattern in the form of a pyramid) is formed. A single crystal silicon substrate or a polycrystalline silicon substrate can be used for the silicon substrate 10. Hereinafter, a case where a single crystal silicon substrate is used will be described.

실리콘 기판(10) 중 텍스처(TX1)가 형성된 제1 주면(S1)에는, n형 불순물(예를 들어, 옥시 염화인)의 열확산에 의해, n형 반도체층(14)이 형성되어 있다.The n-type semiconductor layer 14 is formed by thermal diffusion of an n-type impurity (for example, phosphorus oxychloride) on the first main surface S1 of the silicon substrate 10 where the texture TX1 is formed.

한편, 실리콘 기판(10) 중 텍스처(TX2)가 형성된 제2 주면(S2)에는, 후술하는 이면 전극층(31)(본 실시 형태에서는, 알루미늄을 주성분으로 한다)의 열확산에 의해, 실리콘 성분과 알루미늄 성분의 합금층(11), 및 실리콘 기판(10)보다 p형 불순물 농도가 높은 p+형 반도체층(12)이 형성되어 있다.On the other hand, on the second main surface S2 of the silicon substrate 10 on which the texture TX2 is formed, by thermal diffusion of the back electrode layer 31 (in this embodiment, aluminum is the main component in the present embodiment) And the p + -type semiconductor layer 12 having a higher p-type impurity concentration than the silicon substrate 10 are formed.

또, 이하의 설명에서는, 실리콘 기판(10) 중, 합금층(11), p+형 반도체층(12), n형 반도체층(14) 중 어느 것에도 속하지 않는 층(실리콘 기판(10) 자체의 특성으로 이루어지는 층)을, p형 반도체층(13)이라고 부른다.In the following description, a layer (silicon substrate 10) which does not belong to any of the alloy layer 11, the p + -type semiconductor layer 12 and the n-type semiconductor layer 14 in the silicon substrate 10 ) Is referred to as a p-type semiconductor layer 13.

이와 같이, 본 실시 형태의 태양 전지(1)는 p형 반도체층(13)과 p+형 반도체층(12)을 가지므로, 이들 층의 경계에는 이면 장벽(BSF)에 의한 전계가 발생하여 이면 전극층(31) 부근에서의 캐리어의 재결합 속도를 저하시킬 수 있다.As described above, the solar cell 1 of this embodiment has the p-type semiconductor layer 13 and the p + -type semiconductor layer 12, so that an electric field by the back barrier (BSF) is generated at the boundary of these layers, It is possible to reduce the recombination speed of the carrier in the vicinity of the carrier 31.

실리콘 기판(10)의 제1 주면(S1)측에는, 제1 패시베이션막(22)으로서, 광반사 방지성을 가지는 보호막(본 실시 형태에서는, 질화 실리콘을 주요소로 하는 막)이 형성되어 있다. 이로 인해, 제1 패시베이션막(22)의 주면 중 실리콘 기판(10)과는 반대측의 주면(이하, 「수광면(S3)」이라고 부른다)에 태양 전지(1)의 외부로부터 조사되는 광을, 태양 전지(1)의 내부에 효율적으로 넣을 수 있다.On the first main surface S1 side of the silicon substrate 10, a protective film having a light reflection preventing property (a film mainly composed of silicon nitride in this embodiment) is formed as the first passivation film 22. The light irradiated from the outside of the solar cell 1 to the main surface (hereinafter referred to as the "light receiving surface S3") of the main surface of the first passivation film 22 opposite to the silicon substrate 10, So that it can be effectively inserted into the inside of the solar cell 1.

실리콘 기판(10)의 제2 주면(S2)측에는, 제2 패시베이션막(21)으로서, 굴절률 2.4 이상의 보호막(본 실시 형태에서는, 질화 실리콘을 주요소로 하는 막)이 5~30nm의 막두께(D)로 형성되어 있다.A protective film having a refractive index of 2.4 or more (in this embodiment, a film mainly composed of silicon nitride) is formed as a second passivation film 21 on the second main surface S2 side of the silicon substrate 10 with a film thickness D of 5 to 30 nm .

표면 전극(32a)은, 금속(본 실시 형태에서는 은 분말)과 저융점의 유리 프릿을 유기 바인더에 혼련함으로써 얻어지는 페이스트형상의 제1 전극 재료로 이루어지는 전극이다. 제1 전극 재료가 제1 패시베이션막(22)의 실리콘 기판(10)과 반대측의 면의 일부에 표면 전극층(32)의 패턴으로서 도포된 후(도 7), 얻어진 구조를 소성함으로써 상기 제1 전극 재료의 일부가 제1 패시베이션막(22)의 일부를 관통하여 n형 반도체층(14)에 도달한다(도 1). 이 결과, 표면 전극(32a)과 n형 반도체층(14)이 도통된다.The surface electrode 32a is an electrode made of a paste-like first electrode material obtained by kneading a metal (silver powder in this embodiment) and a glass frit having a low melting point in an organic binder. After the first electrode material is applied as a pattern of the surface electrode layer 32 to a part of the surface of the first passivation film 22 opposite to the silicon substrate 10 (Fig. 7), the resulting structure is fired, A part of the material reaches the n-type semiconductor layer 14 through a part of the first passivation film 22 (Fig. 1). As a result, the surface electrode 32a and the n-type semiconductor layer 14 are electrically connected.

이면 전극층(31)은, 금속(본 실시 형태에서는 알루미늄의 분말)과 저융점의 유리 프릿을 유기 바인더에 혼련함으로써 얻어지는 페이스트형상의 제2 전극 재료로 이루어지는 전극이다. 제2 전극 재료가 제2 패시베이션막(21)의 실리콘 기판(10)과 반대측에 도포된 후(도 7), 얻어진 구조를 소성함으로써, 상기 제2 전극 재료의 일부가 제2 패시베이션막(21)측을 통해 실리콘 기판(10)에 확산되어 있다. 이 결과, p형 반도체층(13)과 이면 전극층(31)이 도통됨과 더불어, 제2 패시베이션막(21)과 p형 반도체층(13)의 사이에 합금층(11)과 p+형 반도체층(12)이 형성된다.The back electrode layer 31 is an electrode made of a paste-like second electrode material obtained by kneading a metal (powder of aluminum in this embodiment) and a glass frit having a low melting point in an organic binder. The second electrode material is applied on the side opposite to the silicon substrate 10 of the second passivation film 21 (Fig. 7), and then the obtained structure is fired so that a part of the second electrode material becomes the second passivation film 21, And is diffused into the silicon substrate 10 through the silicon substrate 10 side. As a result, the p-type semiconductor layer 13 and the back electrode layer 31 are electrically connected and the alloy layer 11 and the p + -type semiconductor layer 13 are formed between the second passivation film 21 and the p- 12 are formed.

또한, 이 실시 형태에서는 제1 전극 재료와 제2 전극 재료는 상이한 금속을 포함하여 구성되는데, 동종의 금속을 제1과 제2 전극 재료에 사용하는 것을 금하는 것은 아니다.Further, in this embodiment, the first electrode material and the second electrode material are made of different metals, and the use of the same kind of metal for the first and second electrode materials is not prohibited.

이상 설명한 바와 같이, 본 실시 형태의 태양 전지(1)는, p형 및 n형이 본 발명에 있어서의 「제1 도전형」 및 「제2 도전형」과 대응하고 있음으로써, p형 반도체층(13) 및 n형 반도체층(14)이 「제1 반도체층」 및 「제2 반도체층」으로서 기능하고, p+형 반도체층(12)이 「고농도 반도체층」으로서 기능하는 npp+형의 태양 전지이다. As described above, in the solar cell 1 of the present embodiment, the p-type and n-type correspond to the "first conductivity type" and the "second conductivity type" in the present invention, Type semiconductor layer 13 and the n-type semiconductor layer 14 function as the "first semiconductor layer" and the "second semiconductor layer", and the p + -type semiconductor layer 12 functions as the npp + to be.

그리고, 본 실시 형태의 태양 전지(1)는, 수광면(S3)측의 제1 패시베이션막(22)뿐만 아니라, 특정 범위의 두께와 굴절률을 가지는 제2 패시베이션막(21)이 성막되어 있고, 이 제2 패시베이션막(21)이 완수하는 기술적 역할이 특히 큰데, 그 이유에 대해서는, 태양 전지(1)의 제조 방법에 대해 설명한 후에 상술한다.The solar cell 1 of the present embodiment is formed not only with the first passivation film 22 on the side of the light receiving surface S3 but also with the second passivation film 21 having a specific range of thickness and refractive index, The technical role of this second passivation film 21 is particularly large, and the reason for this will be described after the method of manufacturing the solar cell 1 is described.

<1.2 태양 전지(1)의 제조 방법>&Lt; 1.2 Manufacturing Method of Solar Cell (1)

본 실시 형태에 따른 태양 전지(1)의 제조 방법에 대해, 도 2에 도시하는 제조 흐름, 도 3~도 7에 도시하는 제조 과정에 있어서의 태양 전지(1)의 단면도, 및 도 1에 도시하는 제조 후의 태양 전지(1)의 단면도를 참조하면서 설명한다.The manufacturing method of the solar cell 1 according to the present embodiment includes the manufacturing flow shown in Fig. 2, the sectional view of the solar cell 1 in the manufacturing process shown in Figs. 3 to 7, With reference to the sectional view of the solar cell 1 after the production.

우선, p형의 실리콘 기판(10)을 준비하고(도 3), 이 제1 주면(S1) 및 제2 주면(S2)에 반사 방지 구조의 요철 구조인 텍스처를 형성한다(단계 ST1: 텍스처 형성 공정).First, a p-type silicon substrate 10 is prepared (Fig. 3) and a texture is formed on the first main surface S1 and the second main surface S2 as an uneven structure of the antireflection structure (step ST1: texture formation fair).

태양 전지의 경우, 잉곳으로부터 슬라이스 한 상태의 기판을 실리콘 기판(10)으로서 이용하는 경우가 많다. 이 경우, 슬라이스에 이용한 와이어 쏘우 등의 상처에 의한 기판 표면의 데미지 및 웨이퍼 슬라이스 공정에 의한 기판 표면의 오염을 제거하기 위해, 수산화칼륨, 수산화나트륨 수용액 등의 알칼리 수용액 혹은 불산과 초산의 혼합액 등을 이용하여, 대략 10~20㎛ 정도, 기판 표면을 에칭한다. 또한, 기판 표면에 부착한 철 등 중금속류의 제거를 위해, 염산과 과산화수소의 혼합액으로 세정하는 공정을 부가해도 된다. 그 후, 수산화칼륨, 수산화나트륨 수용액 등의 알칼리 수용액 등을 이용하여 반사 방지 구조인 텍스처(TX1, TX2)를 형성한다. 도 4는, 이 텍스처 형성 공정 후의 실리콘 기판(10)의 단면도이다.In the case of a solar cell, a substrate sliced from an ingot is often used as the silicon substrate 10. In this case, an alkali aqueous solution such as potassium hydroxide, an aqueous solution of sodium hydroxide, a mixed solution of hydrofluoric acid and acetic acid, or the like may be added to the surface of the substrate in order to remove the damage to the surface of the substrate due to scratches, The surface of the substrate is etched by about 10 to 20 占 퐉. In order to remove heavy metals such as iron attached to the surface of the substrate, a step of cleaning with a mixed solution of hydrochloric acid and hydrogen peroxide may be added. Thereafter, textures (TX1, TX2) having an antireflection structure are formed by using an aqueous alkali solution such as potassium hydroxide, sodium hydroxide solution or the like. 4 is a cross-sectional view of the silicon substrate 10 after the texturing process.

다음에, 도 5에 도시하는 바와 같이, p형의 실리콘 기판(10)의 표면에 n형 불순물(예를 들어, 옥시 염화인)을 열확산시키고, 도전형을 반전시킨 n형 반도체층(14)을 형성한다. 이 결과, 실리콘 기판(10) 내에 p형 반도체층(13)과 p형 반도체층(13)상에 형성되는 n형 반도체층(14)의 pn접합이 형성된다(단계 ST2: pn접합 형성 공정).Next, as shown in Fig. 5, an n-type semiconductor layer 14 is formed by thermally diffusing an n-type impurity (for example, phosphorus oxychloride) on the surface of the p- . As a result, a pn junction of the p-type semiconductor layer 13 and the n-type semiconductor layer 14 formed on the p-type semiconductor layer 13 is formed in the silicon substrate 10 (step ST2: pn junction formation step) .

본 실시 형태의 pn접합 형성 공정(단계 ST2)에서는, 공지의 여러 가지의 pn접합 방법을 채용할 수 있는데, 그 전형예에 대해 설명한다.In the pn junction forming step (step ST2) of the present embodiment, various known pn junction methods can be employed. A typical example thereof will be described.

우선, n형 반도체층(14)이 실리콘 기판(10)의 전면에 형성된다. n형 반도체층(14)의 깊이는, 확산 온도나 확산 시간을 처리 조건으로서 제어할 수 있다. 이어서, 실리콘 기판(10)의 제1 주면(S1)측에 형성된 n형 반도체층(14)을 레지스트에 의해 보호한 후, 제1 주면(S1)상에만 n형 확산층을 남기도록 에칭 처리한다. 처리 후의 잔존 레지스트는, 유기용제 등을 이용하여 제거된다.First, an n-type semiconductor layer 14 is formed on the entire surface of the silicon substrate 10. The depth of the n-type semiconductor layer 14 can be controlled with the diffusion temperature and the diffusion time as process conditions. Then, the n-type semiconductor layer 14 formed on the first main surface S1 side of the silicon substrate 10 is protected by the resist and then etched so as to leave the n-type diffusion layer only on the first main surface S1. The remaining resist after the treatment is removed using an organic solvent or the like.

또한, 상기 방법과는 별도로, 인이 포함되는 액체 도포 재료, 예를 들어 PSG(Phospho-Silicate-Glass) 등을 실리콘 기판(10)의 제1 주면(S1)에만 스핀 코트 등을 이용하여 도포하고, 적당한 조건으로 어닐링하는 확산 방법을 이용할 수도 있다.Separately from the above method, a liquid coating material containing phosphorus such as PSG (Phospho-Silicate-Glass) is applied to the first main surface S1 of the silicon substrate 10 by using a spin coat or the like , And a diffusion method of annealing under appropriate conditions may be used.

다음에, 도 6에 도시하는 바와 같이, 실리콘 기판(10)의 제1 주면(S1)측에 제1 패시베이션막(22)을, 제2 주면(S2)측에 제2 패시베이션막(21)을 성막한다(단계 ST3: 패시베이션막 형성 공정).6, a first passivation film 22 is formed on the first main surface S1 side of the silicon substrate 10 and a second passivation film 21 is formed on the second main surface S2 side (Step ST3: passivation film forming step).

단계 ST3에서는, 우선, n형 반도체층(14)상에 반사 방지성을 가지는 보호막으로서 실리콘 기판(10)의 제1 주면(S1)에 제1 패시베이션막(22)(예를 들어, 질화 실리콘을 주요소로 하는 막)을 형성한다. 이 제1 패시베이션막(22)에 의해, 태양 전지(1)의 입사광에 대한 표면 반사율이 저감하기 때문에 큰 폭으로 발생 전류를 증가시키는 것이 가능해진다.In step ST3, a first passivation film 22 (for example, silicon nitride) is formed on the first main surface S1 of the silicon substrate 10 as a protective film having antireflective property on the n-type semiconductor layer 14 Film as a main part). Since the first passivation film 22 reduces the surface reflectance of the solar cell 1 with respect to the incident light, it is possible to increase the generated current with a large width.

제1 패시베이션막(22)은, 감압열 CVD법이나 플라스마 CVD법으로 대표되는 진공 증착법을 이용하여 형성된다. 이하, 제1 패시베이션막(22)의 성막 방법의 전형예로서, 감압열 CVD법으로 성막하는 경우와 플라스마 CVD법으로 성막하는 경우에 대해 설명한다.The first passivation film 22 is formed using a vacuum evaporation method represented by a reduced pressure thermal CVD method or a plasma CVD method. Hereinafter, as a typical example of the film formation method of the first passivation film 22, a case of forming by the reduced pressure thermal CVD method and a case of forming by the plasma CVD method will be described.

감압열 CVD법의 경우, 예를 들어, 디클로로실란 가스와 암모니아 가스를 원료로서 700℃ 이상의 온도로 가열을 행하면 된다. 또, 플라스마 CVD법으로 성막하는 경우, 예를 들어, 원료 가스로는 모노실란과 암모니아의 혼합 가스를 이용하여, 플라스마에 의해 원료 가스를 분해하고, 300~550℃의 온도로 성막을 행하면 된다.In the case of the reduced pressure thermal CVD method, for example, dichlorosilane gas and ammonia gas may be heated at a temperature of 700 ° C or higher as a raw material. When the film is formed by the plasma CVD method, for example, the source gas may be decomposed by plasma using a mixed gas of monosilane and ammonia, and the film may be formed at a temperature of 300 to 550 ° C.

그리고, 이러한 성막 방법에서는, 원료 가스의 공급비, 원료 가스의 공급량, 가열 온도, 가열 시간, 성막시의 압력 등의 처리 조건을 제어함으로써, 제1 패시베이션막(22)의 막질(막두께, 굴절률 등)을 조정할 수 있다. 또한, 플라스마 CVD법은, 열 CVD에 비해 저온 성막이며, 원료 가스에 포함되어 있던 수소가 성막되는 보호막에 포함되기 쉽다고 하는 특징을 가진다.In this film forming method, by controlling the processing conditions such as the feed ratio of the raw material gas, the feed amount of the raw material gas, the heating temperature, the heating time, and the pressure during film formation, the film quality (film thickness, refractive index Etc.) can be adjusted. Further, the plasma CVD method is characterized in that it is a low-temperature film as compared with the thermal CVD, and is easily included in a protective film in which hydrogen contained in the raw material gas is deposited.

그리고, 실리콘 기판(10)의 제1 주면(S1)측에 제1 패시베이션막(22)이 형성되면, 다음에, 제2 주면(S2)측에 제2 패시베이션막(21)이 형성된다(도 6 참조). 이 결과, 제2 패시베이션막(21)의 실리콘 원자나 수소 원자에 의해 실리콘 기판(10)의 제2 주면(S2)측의 단글링 본드 등의 재결합 중심이 종단되므로, 재결합 속도를 충분히 저하시킬 수 있고 광전 변환 효율이 상승한다(패시베이션 효과).When the first passivation film 22 is formed on the first main surface S1 side of the silicon substrate 10 and then the second passivation film 21 is formed on the second main surface S2 side 6). As a result, the center of recombination such as the short bonding bond on the second main surface S2 side of the silicon substrate 10 is terminated by the silicon atom or hydrogen atom of the second passivation film 21, And the photoelectric conversion efficiency is increased (passivation effect).

제2 패시베이션막(21)의 성막 방법은, 제1 패시베이션막(22)의 성막 방법과 마찬가지로, 감압열 CVD법이나 플라스마 CVD법 등으로 대표되는 진공 증착법을 이용할 수 있다. 또, 저인덕턴스 내부 안테나(LIA: Low Inductance Antenna) 타입의 플라스마 성막 장치도, 제2 패시베이션막(21)의 형성에 이용할 수 있다.As the method of forming the second passivation film 21, a vacuum vapor deposition method typified by a reduced pressure thermal CVD method, a plasma CVD method, or the like can be used, similarly to the method of forming the first passivation film 22. [ In addition, a low inductance antenna (LIA: Low Inductance Antenna) type plasma film forming apparatus can also be used for forming the second passivation film 21.

그리고, 상기 서술한 처리 조건의 제어를 행함으로써, 실리콘 기판(10)의 제2 주면(S2)측에 굴절률 2.4 이상의 제2 패시베이션막(21)을 5~30nm의 막두께(D)로 형성한다. 성막 처리 조건의 제어의 일례로서, 원료 가스 내에서의 실리콘계 가스의 함유율을 높임으로써 성막되는 보호막의 굴절률을 높일 수 있고, 성막 시간을 길게 함으로써 성막되는 보호막을 두껍게 할 수 있다.A second passivation film 21 having a refractive index of 2.4 or higher is formed on the second main surface S2 side of the silicon substrate 10 with a film thickness D of 5 to 30 nm by controlling the above- . As an example of the control of film formation processing conditions, the refractive index of the protective film to be formed can be increased by increasing the content of the silicon-based gas in the raw material gas, and the protective film to be formed can be thickened by increasing the film formation time.

또, 후속 공정인 소성 공정(단계 ST5)에 열처리가 더해진 경우, 수소가 이탈하는 등의 현상에 의해, 제1 패시베이션막(22) 및 제2 패시베이션막(21)의 굴절률이 성막 직후와 비교하여 변화하는 경우가 있다. 이 경우에는, 미리 소성 공정에서의 열처리에 의한 막질 변화를 고려하여, 단계 ST3에서의 성막의 처리 조건을 결정하도록 대응함으로써, 원하는 막질(막두께, 굴절률 등)을 얻을 수 있다.When the heat treatment is added to the subsequent step of baking (step ST5), the refractive index of the first passivation film 22 and the second passivation film 21 is lower than that of the film immediately after film formation There is a case that it changes. In this case, it is possible to obtain a desired film quality (film thickness, refractive index, and the like) by coping with the processing condition of the film formation in step ST3 by taking into consideration the film quality change by the heat treatment in the firing step in advance.

상기예에서는, 제1 패시베이션막(22)의 성막 후에 제2 패시베이션막(21)을 성막하는 경우에 대해 설명했는데, 이 성막의 순서는 역이어도 되고, 동시여도 된다.In the above example, the case where the second passivation film 21 is formed after the first passivation film 22 is formed has been described. However, the order of the film formation may be reverse or simultaneous.

다음에, 도 7에 도시하는 바와 같이, 제1 패시베이션막(22)상에 표면 전극층(32)을, 제2 패시베이션막(21)상에 이면 전극층(31)을 형성한다(단계 ST4: 전극 형성 공정).7, a surface electrode layer 32 is formed on the first passivation film 22, and a back electrode layer 31 is formed on the second passivation film 21 (step ST4: electrode formation fair).

구체적으로는, 제1 패시베이션막(22)의 실리콘 기판(10)과는 반대측의 주면에 상기 제1 전극 재료(표면 전극층(32)의 전극 재료)를, 제2 패시베이션막(21)의 실리콘 기판(10)과는 반대측의 주면에 상기 제2 전극 재료(이면 전극층(31)의 전극 재료)를, 스크린 인쇄법을 이용하여 층형상으로 도포하여 건조시킨다. 이 결과, 표면 전극층(32) 및 이면 전극층(31)이 형성된다.Specifically, the first electrode material (the electrode material of the surface electrode layer 32) is formed on the main surface of the first passivation film 22 opposite to the silicon substrate 10 and the silicon substrate 10 of the second passivation film 21, (The electrode material of the back electrode layer 31) is applied in a layer form using a screen printing method to the main surface on the opposite side of the substrate 10 and dried. As a result, the surface electrode layer 32 and the back electrode layer 31 are formed.

그리고, 표면 전극층(32) 및 이면 전극층(31)이 형성되면, 다음에 소성이 행해진다(단계 ST5: 소성 공정). 소성 공정에서는, 단계 ST1~단계 ST4에서 형성된 태양 전지(1)의 제조 과정물을, 650℃ 이상으로 수초 내지 수분 간 소성한다.Then, when the surface electrode layer 32 and the back electrode layer 31 are formed, firing is performed next (step ST5: firing step). In the firing step, the production process of the solar cell 1 formed in steps ST1 to ST4 is fired at 650 DEG C or higher for several seconds to several minutes.

제1 전극 재료는, 소성에 의해 용융되고, 제1 패시베이션막(22)의 일부를 관통하여 n형 반도체층(14)까지 도달한다. 이에 의해 표면 전극(32a)이 형성되고, 표면 전극(32a)과 n형 반도체층(14)이 도통된다(단계 ST5A: 도통 공정).The first electrode material is melted by firing, passes through a part of the first passivation film 22, and reaches the n-type semiconductor layer 14. Thereby, the surface electrode 32a is formed, and the surface electrode 32a and the n-type semiconductor layer 14 are electrically connected (step ST5A: conduction step).

상기 서술한 바와 같이, 제1 전극 재료에는 저융점의 유리 프릿이 포함되어 있고, 상기 유리 프릿이 용융됨으로써, 도통 공정에 있어서 제1 패시베이션막(22)을 용융·관통할 수 있다.As described above, the first electrode material contains a glass frit having a low melting point. By melting the glass frit, the first passivation film 22 can be melted and penetrated in the conduction process.

또, 도통 공정에 있어서의 제1 전극 재료의 관통 깊이는, 도 1에 도시하는 바와 같이, n형 반도체층(14)까지 도달하지만 p형 반도체층(13)까지는 도달하지 않는 관통 깊이가 되도록 제어된다. 이 관통 깊이는, 소성의 온도나 소성 시간 등의 처리 조건을 제어함으로써 조정된다.1, the penetration depth of the first electrode material in the conduction process is controlled so as to reach the depth reaching the n-type semiconductor layer 14 but not reaching the p-type semiconductor layer 13 do. The penetration depth is adjusted by controlling the processing conditions such as the firing temperature and firing time.

한편, 제2 전극 재료는, 소성에 의해 용융되고, 제2 패시베이션막(21)을 통해 p형 반도체층(13)까지 확산한다. 이는, 본 실시 형태의 제2 패시베이션막(21)의 막두께(D)가 5~30nm로 매우 얇은 것에 기인하고 있다.On the other hand, the second electrode material is melted by firing and diffused to the p-type semiconductor layer 13 through the second passivation film 21. [ This is because the film thickness D of the second passivation film 21 of this embodiment is as thin as 5 to 30 nm.

이 결과, 상기 소성 공정에 의해, 이면 전극층(31)과 p형 반도체층(13)이 도통됨과 더불어, 제2 패시베이션막(21)과 p형 반도체층(13)의 사이에, 실리콘 성분과 알루미늄 성분의 합금층(11), 및 p형 반도체층(13)보다 높은 p형 불순물 농도를 가지는 p+형 반도체층(12)이 형성된다(단계 ST5B: 확산 공정).As a result, the back electrode layer 31 and the p-type semiconductor layer 13 are electrically connected to each other by the firing process, and a silicon component and aluminum (Al) are formed between the second passivation film 21 and the p- And the p + -type semiconductor layer 12 having a p-type impurity concentration higher than that of the p-type semiconductor layer 13 are formed (step ST5B: diffusion step).

이와 같이, 본 실시 형태에 따른 태양 전지(1)의 제조에서는, 포토리소그래피로 대표되는 전극의 패터닝을 필요로 하지 않고 이면 전극층(31)과 p형 반도체층(13)을 도통시키기 때문에, 제조 코스트를 저하시킬 수 있다.As described above, in the fabrication of the solar cell 1 according to the present embodiment, since the back electrode layer 31 and the p-type semiconductor layer 13 are electrically connected without patterning the electrode typified by photolithography, .

또, 실리콘 기판(10)의 제2 주면(S2)측에 제2 패시베이션막이 형성되므로, 캐리어의 재결합 속도를 충분히 저하시키고 광전 변환 효율을 향상시킬 수 있다(패시베이션 효과). 이 패시베이션 효과를 유효하게 하기 위해, 적어도 5nm 이상의 막두께(D)로 제2 패시베이션막(21)을 성막한다.Further, since the second passivation film is formed on the second main surface S2 side of the silicon substrate 10, the recombination speed of carriers can be sufficiently lowered and the photoelectric conversion efficiency can be improved (passivation effect). In order to make this passivation effect effective, the second passivation film 21 is formed with a film thickness D of at least 5 nm or more.

또, 제2 패시베이션막과 p형 반도체층(13)의 사이에는, 알루미늄을 주성분으로 하는 이면 전극층(31)이 확산됨으로써 p+형 반도체층(12)이 형성되므로, p형 반도체층(13)과 p+형 반도체층(12)의 사이에 발생하는 전계에 의해 캐리어의 재결합 속도가 저하하여, 광전 변환 효율을 더 향상시킬 수 있다(BSF 효과).The p + -type semiconductor layer 12 is formed between the second passivation film and the p-type semiconductor layer 13 by diffusing the back electrode layer 31 containing aluminum as a main component. the recombination speed of the carriers is lowered by the electric field generated between the p + -type semiconductor layers 12, and the photoelectric conversion efficiency can be further improved (BSF effect).

또한, 확산 공정에 있어서의 제2 전극 재료의 확산 깊이는, 도 1에 도시하는 바와 같이, p형 반도체층(13)에는 도달하지만 n형 반도체층(14)까지는 도달하지 않는 확산 깊이가 되도록 제어된다. 이 확산 깊이는, 상기 관통 깊이와 마찬가지로, 소성의 온도나 소성 시간 등의 처리 조건을 제어함으로써 조정된다. 즉, 소성 공정의 처리 조건은, 상기 도통 공정에 있어서의 처리 조건과 상기 확산 공정에 있어서의 처리 조건에 의거하여 설정된다.1, the diffusion depth of the second electrode material in the diffusion process is controlled so as to be a diffusion depth that reaches the p-type semiconductor layer 13 but does not reach the n-type semiconductor layer 14 do. The diffusion depth is adjusted by controlling the processing conditions such as the firing temperature and firing time, as well as the penetration depth. That is, the processing conditions of the firing step are set based on the processing conditions in the conduction step and the diffusion step.

이상, 설명한 단계 ST1~단계 ST5의 제조 공정에 의해, 본 실시 형태의 태양 전지(1)를 제조할 수 있다. The solar cell 1 of the present embodiment can be manufactured by the manufacturing steps of steps ST1 to ST5 described above.

<1.3 실시 형태의 태양 전지(1)의 이점><Advantages of the Solar Cell 1 of the Embodiment 1.3>

(1) 이상 설명한 바와 같이, 본 실시 형태의 태양 전지(1)에서는, 이면 전극층(31)과 p형 반도체층(13)의 사이에 5~30nm의 막두께(D)를 가지는 제2 패시베이션막(21)이 성막된다. 이와 같이, 제2 패시베이션막(21)이 5~30nm로 매우 얇으므로, 제2 전극 재료(이면 전극층(31)을 형성하기 위한 전극 재료)가 제2 패시베이션막(21)을 통해 p형 반도체층(13)까지 확산되고, p형 반도체층(13)과 이면 전극층(31)이 전기적으로 도통된다. 이로 인해, 포토리소그래피로 대표되는 이면 전극의 패터닝을 필요로 하지 않아, 제조 코스트를 저하시킬 수 있다.(1) As described above, in the solar cell 1 of the present embodiment, a second passivation film having a film thickness D of 5 to 30 nm is formed between the back electrode layer 31 and the p- (21) is formed. As described above, since the second passivation film 21 is extremely thin as 5 to 30 nm, the second electrode material (electrode material for forming the back electrode layer 31) is formed through the second passivation film 21, (13), and the p-type semiconductor layer (13) and the back electrode layer (31) are electrically connected to each other. As a result, patterning of the back surface electrode represented by photolithography is not required, and the manufacturing cost can be reduced.

(2) 또, p형 반도체층(13)의 제2 주면(S2)측에 제2 패시베이션막(21)이 형성되므로, 캐리어의 재결합 속도를 충분히 저하시키고 광전 변환 효율을 향상시킬 수 있다(패시베이션 효과). 특히, 본 실시 형태의 제2 패시베이션막(21)은, 실리콘 성분을 화학량론치(Si: N=3: 4, 화학식 Si3N4, 굴절률은 2.05)보다 많이 포함하는 굴절률이 2.4 이상의 질화 실리콘이기 때문에, 제2 패시베이션막(21)과 실리콘 기판(10)의 계면에서의 결함 밀도가 저하하고, 내부 저항이 저하하기 때문에, 광전 변환 효율을 향상시킬 수 있다. 또, 본 실시 형태의 제2 패시베이션막(21)의 막두께(D)는 5nm 이상이며, 패시베이션 효과를 볼 수 있는 최저한의 막두께는 확보되어 있다.(2) Since the second passivation film 21 is formed on the second main surface S2 side of the p-type semiconductor layer 13, the recombination speed of carriers can be sufficiently lowered and the photoelectric conversion efficiency can be improved effect). Particularly, since the second passivation film 21 of the present embodiment is a silicon nitride having a refractive index of 2.4 or more including silicon more than the stoichiometric ratio (Si: N = 3: 4, Si3N4, refractive index: 2.05) 2, the defect density at the interface between the passivation film 21 and the silicon substrate 10 is lowered and the internal resistance is lowered, so that the photoelectric conversion efficiency can be improved. In addition, the film thickness D of the second passivation film 21 of this embodiment is 5 nm or more, and the minimum film thickness capable of achieving the passivation effect is secured.

(3) 또, 제2 패시베이션막(21)과 p형 반도체층(13)의 사이에 p+형 반도체층(12)이 형성되므로, p형 반도체층(13)과 제1 도전형의 p+형 반도체층(12)의 사이에 발생하는 전계에 의해 캐리어의 재결합 속도를 저하시키고, 광전 변환 효율을 향상시킬 수 있다(BSF 효과).(3) Since the p + -type semiconductor layer 12 is formed between the second passivation film 21 and the p-type semiconductor layer 13, the p-type semiconductor layer 13 and the p- The recombination speed of the carriers can be lowered by the electric field generated between the layers 12 and the photoelectric conversion efficiency can be improved (BSF effect).

(4) 또, 제1 패시베이션막(22)이 광반사 방지성을 가진다. 이로 인해, 태양 전지(1)의 외부로부터 수광면(S3)에 조사되는 광을 태양 전지(1)의 내부에 효율적으로 넣을 수 있다.(4) Furthermore, the first passivation film 22 has antireflection property. Therefore, the light irradiated from the outside of the solar cell 1 to the light receiving surface S3 can be efficiently inserted into the inside of the solar cell 1.

(5) 또, 본 실시 형태의 태양 전지(1)에서는, 이면 전극층(31)과 실리콘 기판(10)의 사이에, 5~30nm의 막두께(D)로 굴절률 2.4 이상의 제2 패시베이션막(21)(얇은 유전체)이 형성된다. 이로 인해, 수광면(S3)으로부터 태양 전지(1) 내로 받아들인 광이, 제2 패시베이션막(21)과 실리콘 기판(10)(합금층(11))의 계면에서 플라스몬에 의해 미 산란하는 것이 기대된다. 이 산란 효과는 제2 패시베이션막(21)의 굴절률이 높은 쪽이 현저하기 때문에, 본 실시 형태와 같이 고굴절률(굴절률 2.4 이상)의 제2 패시베이션막(21)을 이용함으로써, 태양 전지(1) 내에서의 광의 가둠 효과가 높아져 광전 변환 효율을 향상시킬 수 있다.(5) In the solar cell 1 of the present embodiment, a second passivation film 21 having a refractive index of 2.4 or more and a thickness (D) of 5 to 30 nm is provided between the back electrode layer 31 and the silicon substrate 10 (Thin dielectric) is formed. The light received from the light receiving surface S3 into the solar cell 1 is not scattered by the plasmons at the interface between the second passivation film 21 and the silicon substrate 10 (alloy layer 11) It is expected. This scattering effect is remarkable when the refractive index of the second passivation film 21 is high. Therefore, by using the second passivation film 21 having a high refractive index (refractive index of 2.4 or more) as in this embodiment, And the photoelectric conversion efficiency can be improved.

<2 변형예>&Lt; 2 Modified Example &

이상, 본 발명의 실시 형태에 대해 설명했는데, 이 발명은 그 취지를 일탈하지 않는 한 상기 서술한 것 이외에 여러 가지의 변경을 행하는 것이 가능하다. Although the embodiment of the present invention has been described above, the present invention can make various changes other than the above-described ones, without departing from the spirit of the present invention.

상기 실시 형태에 있어서는, 단결정 실리콘형의 태양 전지(1)에 대해 설명했는데, 다결정 실리콘형의 태양 전지여도 본 발명을 적용할 수 있다.Although the solar cell 1 of the single crystal silicon type has been described in the above embodiment, the present invention can be applied to a polycrystalline silicon solar cell.

또, 상기 실시 형태에 있어서는, p형을 본 발명에 있어서의 제1 도전형, n형을 본 발명에 있어서의 제2 도전형으로 한 태양 전지(1)에 대해 설명했는데, 이들 도전형을 반전시킨 태양 전지여도 본 발명을 적용할 수 있다.In the above embodiment, the description has been given of the solar cell 1 in which the p-type is the first conductivity type in the present invention and the n-type is the second conductivity type in the present invention. However, The present invention can be applied to a solar cell.

또, 상기 실시 형태에서는, 실리콘 기판(10)의 양 주면(S1, S2)에 텍스처(TX1, TX2)를 형성한 태양 전지(1)에 대해 설명했는데, 텍스처의 형성은 실리콘 기판(10)의 편측의 주면뿐이어도 되고, 형성하지 않아도 되다.In the above embodiment, the description has been given of the solar cell 1 in which textures TX1 and TX2 are formed on both principal planes S1 and S2 of the silicon substrate 10. However, Only the main surface on one side may be formed, and it may not be formed.

또, 상기 실시 형태에서는, 제1 패시베이션막(22) 및 제2 패시베이션막(21)으로서 질화 실리콘을 채용하고 있었는데, 이에 한정되는 것은 아니다. 질화 실리콘막(30)을 대신하여, 예를 들어, 산화알루미늄막(알루미나)을 채용해도 된다.In the above embodiment, silicon nitride is used as the first passivation film 22 and the second passivation film 21. However, the present invention is not limited thereto. For example, an aluminum oxide film (alumina) may be employed in place of the silicon nitride film 30.

또, 상기 실시 형태에서는, 그 제조 공정에 의해 합금층(11)이 형성되는데, 이는 본 발명에 필수의 구성은 아니다.In the above embodiment, the alloy layer 11 is formed by the manufacturing process, but this is not an essential structure of the present invention.

1: 태양 전지 10: 실리콘 기판
11: 합금층 12: p+형 반도체층
13: p형 반도체층 14: n형 반도체층
21: 제2 패시베이션막 22: 제1 패시베이션막
31: 이면 전극층 32: 표면 전극층
32a: 표면 전극 D: 막두께
S1: 제1 주면 S2: 제2 주면
S3: 수광면 TX1, TX2: 텍스처
1: solar cell 10: silicon substrate
11: alloy layer 12: p + -type semiconductor layer
13: p-type semiconductor layer 14: n-type semiconductor layer
21: second passivation film 22: first passivation film
31: back electrode layer 32: surface electrode layer
32a: surface electrode D: film thickness
S1: first main surface S2: second main surface
S3: Light receiving surface TX1, TX2: Texture

Claims (8)

이면 전극층과, 제1 도전형의 제1 반도체층과, 제2 도전형의 제2 반도체층과, 제1 패시베이션막과, 표면 전극을 수광측의 제1 주면과는 반대측의 제2 주면측으로부터 차례로 적층하여 이루어지는 셀 구조를 구비한 결정 실리콘형 태양 전지로서,
상기 이면 전극층과 상기 제1 반도체층의 사이에 5~30nm의 막두께를 가지는 제2 패시베이션막이 성막되고,
상기 이면 전극층의 전극 재료가 상기 제2 패시베이션막을 통해 상기 제1 반도체층까지 확산되어 있음으로써, 상기 제1 반도체층과 상기 이면 전극층이 도통됨과 더불어, 상기 제2 패시베이션막과 상기 제1 반도체층의 사이에 상기 제1 반도체층보다 높은 제1 도전형 불순물 농도를 가지는 제1 도전형의 고농도 반도체층이 형성되는 것을 특징으로 하는 결정 실리콘형 태양 전지.
A first passivation film; and a second passivation film formed on the light-emitting side of the first main surface opposite to the first main surface on the light-receiving side from the second main surface side A solar cell according to claim 1,
A second passivation film having a film thickness of 5 to 30 nm is formed between the back electrode layer and the first semiconductor layer,
The electrode material of the back electrode layer is diffused to the first semiconductor layer through the second passivation film so that the first semiconductor layer and the back electrode layer are electrically connected to each other and the second passivation film and the first semiconductor layer And a high-concentration semiconductor layer of a first conductivity type having a first conductivity type impurity concentration higher than that of the first semiconductor layer is formed between the first semiconductor layer and the second semiconductor layer.
청구항 1에 있어서,
상기 제1 패시베이션막은 광반사 방지성을 가지는 것을 특징으로 하는 결정 실리콘형 태양 전지.
The method according to claim 1,
Wherein the first passivation film has antireflection properties.
청구항 1 또는 청구항 2에 있어서,
상기 제2 패시베이션막은 질화 실리콘을 주요소로 하는 것을 특징으로 하는 결정 실리콘형 태양 전지.
The method according to claim 1 or 2,
Wherein the second passivation film is made of silicon nitride.
청구항 3에 있어서,
상기 제2 패시베이션막의 굴절률이 2.4 이상인 것을 특징으로 하는 결정 실리콘형 태양 전지.
The method of claim 3,
And the refractive index of the second passivation film is 2.4 or more.
(a) 제1 도전형의 반도체 실리콘 기판의 양 주면 중 수광면측의 제1 주면측으로부터 제2 도전형의 불순물을 도입함으로써, 상기 기판 내에, 제1 도전형의 제1 반도체층과, 상기 제1 반도체층상에 존재하는 제2 도전형의 제2 반도체층의 pn결합을 형성하는 pn접합 형성 공정과,
(b) 상기 제1 주면상에 제1 패시베이션막을 형성하고, 상기 기판의 제2 주면상에 제2 패시베이션막을 형성하는 패시베이션막 형성 공정과,
(c) 상기 제1 패시베이션막상에 표면 전극층을 형성하고, 상기 제2 패시베이션막상에 이면 전극층을 형성하는 전극 형성 공정과,
(d) 상기 표면 전극층과 상기 이면 전극층을 소성하는 소성 공정을 구비한 결정 실리콘형 태양 전지의 제조 방법으로서,
상기 (b) 공정에 있어서 성막되는 상기 제2 패시베이션막의 막두께가 5~30nm의 범위 내이며,
상기 (d) 공정은,
d-1) 상기 표면 전극층을 가열하여 상기 표면 전극층의 전극 재료를 상기 제1 패시베이션막의 일부를 관통시켜 상기 제2 반도체층에 도달시키고, 상기 도달에 의해 형성되는 표면 전극과 상기 제2 반도체층을 도통시키는 도통 공정과,
d-2) 상기 이면 전극층을 가열하여 상기 이면 전극층의 전극 재료를 상기 제2 패시베이션막을 통해 상기 제1 반도체층까지 확산시킴으로써, 상기 제1 반도체층과 상기 이면 전극층을 도통시킴과 더불어, 상기 제2 패시베이션막과 상기 제1 반도체층의 사이에, 상기 제1 반도체층보다 높은 제1 도전형 불순물 농도를 가지는 제1 도전형의 고농도 반도체층을 형성시키는 확산 공정을 구비하는 것을 특징으로 하는 결정 실리콘형 태양 전지의 제조 방법.
(a) introducing an impurity of the second conductivity type from the first main surface side of the light receiving surface side of the two major surfaces of the first conductivity type semiconductor silicon substrate to form a first semiconductor layer of the first conductivity type, A pn junction forming step of forming a pn junction of the second semiconductor layer of the second conductivity type present on one semiconductor layer,
(b) a passivation film forming step of forming a first passivation film on the first main surface and forming a second passivation film on a second main surface of the substrate,
(c) an electrode forming step of forming a surface electrode layer on the first passivation film and forming a back electrode layer on the second passivation film,
(d) a firing step of firing the surface electrode layer and the back electrode layer, the method comprising the steps of:
Wherein the film thickness of the second passivation film formed in the step (b) is within a range of 5 to 30 nm,
The step (d)
d-1) heating the surface electrode layer to penetrate the electrode material of the surface electrode layer through a part of the first passivation film to reach the second semiconductor layer; and forming the surface electrode formed by the arrival and the second semiconductor layer A conduction step for conduction,
d-2) heating the back electrode layer to diffuse the electrode material of the back electrode layer to the first semiconductor layer through the second passivation film to conduct the first semiconductor layer and the back electrode layer, And a diffusion step of forming a first conductivity type high concentration semiconductor layer having a first conductivity type impurity concentration higher than that of the first semiconductor layer between the passivation film and the first semiconductor layer, A method of manufacturing a solar cell.
청구항 5에 있어서,
상기 제1 패시베이션막은 광반사 방지성을 가지는 것을 특징으로 하는 결정 실리콘형 태양 전지의 제조 방법.
The method of claim 5,
Wherein the first passivation film has anti-reflection properties.
청구항 5 또는 청구항 6에 있어서,
상기 제2 패시베이션막은 질화 실리콘을 주요소로 하는 것을 특징으로 하는 결정 실리콘형 태양 전지의 제조 방법.
The method according to claim 5 or 6,
Wherein the second passivation film is made of silicon nitride.
청구항 7에 있어서,
상기 제2 패시베이션막의 굴절률이 2.4 이상인 것을 특징으로 하는 결정 실리콘형 태양 전지의 제조 방법.
The method of claim 7,
Wherein the refractive index of the second passivation film is 2.4 or more.
KR1020140001180A 2013-02-07 2014-01-06 Crystalline silicon solar cell and manufacturing method thereof Ceased KR20140101287A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-021978 2013-02-07
JP2013021978A JP2014154656A (en) 2013-02-07 2013-02-07 Crystalline silicon solar cell, and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20140101287A true KR20140101287A (en) 2014-08-19

Family

ID=51277680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140001180A Ceased KR20140101287A (en) 2013-02-07 2014-01-06 Crystalline silicon solar cell and manufacturing method thereof

Country Status (4)

Country Link
JP (1) JP2014154656A (en)
KR (1) KR20140101287A (en)
CN (1) CN103985781A (en)
TW (1) TW201432927A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016197651A (en) * 2015-04-03 2016-11-24 株式会社島津製作所 Thin film and forming method of the same
CN110073498B (en) * 2016-11-07 2024-10-25 信越化学工业株式会社 High photoelectric conversion efficiency solar cell and method for manufacturing high photoelectric conversion efficiency solar cell
JP6539010B1 (en) * 2017-11-30 2019-07-03 京セラ株式会社 Solar cell element
JP7264674B2 (en) * 2019-03-13 2023-04-25 東洋アルミニウム株式会社 Method for manufacturing back-contact solar cell

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008204967A (en) * 2005-05-31 2008-09-04 Naoetsu Electronics Co Ltd Solar cell element and manufacturing method thereof
CN101022135A (en) * 2007-02-09 2007-08-22 江苏艾德太阳能科技有限公司 Silicon solar battery antireflective thin film
US8309844B2 (en) * 2007-08-29 2012-11-13 Ferro Corporation Thick film pastes for fire through applications in solar cells
TWI423462B (en) * 2008-10-22 2014-01-11 Ind Tech Res Inst Method for manufacturing back electrode of twin crystal solar battery
CN101546790B (en) * 2009-04-24 2011-02-02 中山大学 Method for preparing point contact electrode at back of solar cell by utilizing laser induced thermit reaction
CN101853899B (en) * 2010-03-31 2012-03-14 晶澳(扬州)太阳能光伏工程有限公司 Method for preparing solar cell by using local area back field
JP5440433B2 (en) * 2010-07-15 2014-03-12 信越化学工業株式会社 Solar cell manufacturing method and film forming apparatus
CN102315284A (en) * 2011-07-04 2012-01-11 常州天合光能有限公司 Cell structure capable of realizing simultaneous passivation of P-type and N-type doped layers by using laminated film and method thereof
CN102254960A (en) * 2011-07-18 2011-11-23 中国科学院宁波材料技术与工程研究所 Passivation layer for p-type silicon surface of crystalline silicon solar cell and preparation method thereof
CN102738304B (en) * 2012-06-25 2015-01-07 晶澳(扬州)太阳能科技有限公司 Method for manufacturing back electrode of crystalline silicon solar cell by using local aluminum back surface field structure

Also Published As

Publication number Publication date
CN103985781A (en) 2014-08-13
JP2014154656A (en) 2014-08-25
TW201432927A (en) 2014-08-16

Similar Documents

Publication Publication Date Title
US8110431B2 (en) Ion implanted selective emitter solar cells with in situ surface passivation
CA2774405C (en) Solar cell, method for manufacturing solar cell, and solar cell module
KR101626248B1 (en) Silicon solar cell and method of manufacturing the same
JP2024509329A (en) Selective contact area embedded solar cell and its backside contact structure
EP2650923B1 (en) Solar cell, solar cell module and method of making a solar cell
US20110139231A1 (en) Back junction solar cell with selective front surface field
US8975172B2 (en) Solar cell element and method for manufacturing solar cell element
JP5414298B2 (en) Manufacturing method of solar cell
EP2684210A1 (en) Efficient black silicon photovoltaic devices with enhanced blue response
CN103050568A (en) Method of manufacturing a photoelectric device
TWI518937B (en) Manufacture of solar cells
US20130247981A1 (en) Solar cell fabrication using a pre-doping dielectric layer
KR20140101287A (en) Crystalline silicon solar cell and manufacturing method thereof
KR20160061409A (en) Method for producing a solar cell
KR101464002B1 (en) Manufacturing method of solar cell
JP5645734B2 (en) Solar cell element
KR102042266B1 (en) Solar cell manufacturing method
WO2017018300A1 (en) Solar cell and method for manufacturing solar cell
TWI681566B (en) Solar cell and its manufacturing method
JP6947907B2 (en) Solar cell element
TWI483409B (en) Solar cell and manufacturing method thereof
TWM497851U (en) Solar battery
TW201324831A (en) Manufacturing method of solar cell
KR20140030478A (en) Manufacturing method of solar cell

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140106

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150326

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20150923

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20150326

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20150923

Comment text: Decision to Refuse Application

PX0601 Decision of rejection after re-examination

Comment text: Decision to Refuse Application

Patent event code: PX06014S01D

Patent event date: 20151105

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20151020

Comment text: Decision to Refuse Application

Patent event code: PX06011S01I

Patent event date: 20150923

Comment text: Notification of reason for refusal

Patent event code: PX06013S01I

Patent event date: 20150326