KR20140095926A - 액정표시장치 - Google Patents

Abstract

본 발명은 액정표시장치에 관한 것으로, 데이터 라인들과 게이트 라인들이 교차되고 픽셀들이 매트릭스 타입으로 배치된 표시패널; 상기 데이터 라인들에 정극성 데이터 전압과 부극성 데이터 전압을 공급하는 소스 드라이브 IC; 및 상기 픽셀들의 공통전극에 공통전압을 공급하는 공통전압 보상부를 포함한다. 상기 소스 드라이브 IC는 상기 정극성 데이터 전압을 상기 데이터 라인들에 공급하는 제1 출력 버퍼와, 상기 부극성 데이터 전압을 상기 데이터 라인들에 공급하는 제2 출력 버퍼를 포함한다. 상기 제1 출력 버퍼의 그라운드 단자는 상기 반전 증폭기의 구동 전원 단자에 연결된다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY}

본 발명은 데이터의 구동 주파수를 가변하는 액정표시장치에 관한 것이다.

액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다. 액정표시장치의 액정셀들은 화소전극에 공급되는 데이터 전압과 공통전극에 공급되는 공통전압의 전위차에 따라 투과율을 변화시킴으로써 화상을 표시한다.

액정표시장치는 스마트폰, 태블렛(Tablet), 랩탑 컴퓨터(laptop computer) 또는 노트북 컴퓨터 등과 같은 휴대 가능한 소형 정보 단말기의 표시장치부터 모니터나 텔레비젼과 같은 중대형 표시장치 등 광범위하게 적용되고 있다.

소형 정보 단말기의 중요한 성능 지표는 경량 박형화, 사용시간과 배터리 성능 등이 있다. 소형 정보 단말기에 적용되는 액정표시장치도 경량 박형화와 저소비전력이 요구되고 있다.

액정표시장치의 소비전력을 낮추기 위한 한 방법으로서, 하프 VDD(Half VDD) 기술을 소스 드라이브 IC(Integrated Circuit)에 적용하는 방법이 알려져 있다. 소스 드라이브 IC는 데이터 전압을 표시패널의 데이터라인들에 공급한다. 하프 VDD 기술은 소스 드라이브 IC의 출력 버퍼에 인가되는 전원 전압을 고전위 전원전압(VDD) 대비 대략 1/2 전압으로 낮게 설정된 하프 VDD 전압(HVDD)을 인가하여 소비 전력을 줄일 수 있다. 그런데 일부 액정표시장치는 그 구동 특성상 하프 VDD 기술을 적용할 수 없다.

본 발명은 하프 VDD 적용이 곤란한 액정표시장치에서도 소스 드라이브 IC의 소비전력을 줄일 수 있는 액정표시장치를 제공한다.

본 발명의 액정표시장치는 데이터 라인들과 게이트 라인들이 교차되고 픽셀들이 매트릭스 타입으로 배치된 표시패널; 상기 데이터 라인들에 정극성 데이터 전압과 부극성 데이터 전압을 공급하는 소스 드라이브 IC; 및 상기 픽셀들의 공통전극에 공통전압을 공급하는 공통전압 보상부를 포함한다.

상기 소스 드라이브 IC는 상기 정극성 데이터 전압을 상기 데이터 라인들에 공급하는 제1 출력 버퍼와, 상기 부극성 데이터 전압을 상기 데이터 라인들에 공급하는 제2 출력 버퍼를 포함한다.

상기 제1 출력 버퍼의 그라운드 단자는 상기 반전 증폭기의 구동 전원 단자에 연결된다.

본 발명은 소스 드라이브 IC에 형성된 출력 버퍼의 그라운드 단자와 공통전압 보상부의 구동 전원 단자를 연결한다. 그 결과, 본 발명은 하프 VDD 적용이 곤란한 액정표시장치에서도 소스 드라이브 IC의 소비전력을 줄일 수 있다.

나아가, 본 발명은 액정표시장치가 적용된 정보 단말기의 배터리 소모량을 줄이고 사용시간을 증가시킬 수 있으며 배터리 크기를 줄여 정보 단말기의 경량 박형화를 개선할 수 있다.

도 1은 본 발명의 실시예에 따른 액정표시장치를 보여 주는 블록도이다.
도 2는 소스 드라이브 IC로부터 출력되는 데이터 전압, 게이트 펄스, 및 액정셀에 충전되는 전압을 나타내는 파형도이다.
도 3은 감마기준전압들을 나타내는 파형도이다.
도 4는 도 4는 일부 IPS 모드의 액정표시장치에 적용되는 감마기준전압들을 보여 주는 도면이다.
도 5는 소스 드라이브 IC(SDIC)의 회로 구성을 보여 주는 도면이다.
도 6은 소스 드라이브 IC(SDIC)의 출력 버퍼에 적용되는 하프 VDD 기술의 전원 전압 조건을 보여 주는 도면이다.
도 7은 본 발명의 실시예에 따를 소스 드라이브 IC의 출력 버퍼와 공통전압 보상부를 보여 주는 도면이다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

도 1을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 표시패널(10), 타이밍 콘트롤러(20), 데이터 구동부(12), 게이트 구동부(14), 전원부(16), 공통전압 보상부(18) 등을 포함한다.

표시패널(10)은 두 장의 유리기판 사이에 액정층이 형성된다. 액정표시패널은 데이터 라인들(S1~Sm)과 게이트 라인들(G1~Gn)의 교차 구조에 의해 매트릭스 형태로 배치된 픽셀들을 포함한다. 픽셀들은 도 4와 같이 적색 서브픽셀, 녹색 서브픽셀, 및 청색 서브픽셀로 나뉘어진다. 서브픽셀들 각각은 액정셀들(Clc), TFT, 및 스토리지 커패시터(Cst)를 포함한다.

표시패널(10)에서 입력 영상이 표시되는 픽셀 어레이는 TFT 어레이와 컬러 필터 어레이로 나뉘어진다. 표시패널(10)의 하부 유리기판에는 TFT 어레이가 형성된다. TFT 어레이는 데이터 라인들(S1~Sm), 데이터 라인들(S1~Sm)과 교차하는 게이트 라인들(G1~Gn), 액정셀들(Clc)의 화소전극(1)에 접속된 TFT들, 및 스토리지 커패시터(Cst) 등을 포함한다. 액정셀들(Clc)은 TFT에 접속되어 화소전극(1)에 인가되는 데이터 전압과 공통전극(2)에 인가되는 공통전압(CVcom) 사이의 전계에 의해 구동되는 액정분자들을 이용하여 데이터 전압(Vdata)에 따라 광투과율을 조절한다. 표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 등을 포함한 컬러 필터 어레이가 형성된다. 표시패널(10)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

공통전극(2)에는 공통전압 보상부(18)로부터 출력된 공통전압(CVcom)이 공급된다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다.

본 발명에서 적용 가능한 표시패널(10)은 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다. 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.

타이밍 콘트롤러(20)는 호스트 시스템(Host system)(30)으로부터 입력된 입력 영상의 디지털 비디오 데이터를 데이터 구동부(12)에 공급한다. 타이밍 콘트롤러(20)는 호스트 시스템(30)으로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(CLK) 등의 타이밍신호를 입력 받는다.

타이밍 콘트롤러(20)는 호스트 시스템(30)으로부터 입력된 타이밍 신호를 바탕으로 데이터 구동부(12)와 게이트 구동부(14)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 제어신호들은 게이트 구동부(14)의 동작 타임을 제어하기 위한 게이트 타이밍 제어신호와, 데이터 구동부(12)의 동작 타이밍과 데이터 전압의 수직 극성을 제어하기 위한 데이터 타이밍 제어신호를 포함한다.

게이트 타이밍 제어신호는 게이트 스타트 펄스(GSP), 게이트 시프트 클럭(GSC), 게이트 출력 인에이블신호(GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 게이트 구동부(14)를 구성하는 게이트 드라이브 IC의 스타트 타이밍을 제어한다. 게이트 시프트 클럭(GSC)은 게이트 드라이브 IC들에 공통으로 입력되는 클럭신호로써 게이트 펄스의 시프트 타이밍을 제어한다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC들의 출력 타이밍을 제어한다.

데이터 타이밍 제어신호는 소스 스타트 펄스(SSP), 소스 샘플링 클럭(SSC), 극성제어신호(POL), 소스 출력 인에이블신호(SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동부(12)를 구성하는 소스 드라이브 IC들의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이브 IC들 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 소스 출력 인에이블신호(SOE)는 소스 드라이브 IC들의 출력 타이밍을 제어한다. 타이밍 콘트롤러(20)와 데이터 구동부(12) 사이에서 신호 전송을 위한 인터페이스가 mini LVDS(Low Voltage Differential Signaling)이면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다.

데이터 구동부(12)는 하나 이상의 소스 드라이브 IC들을 포함한다. 소스 드라이브 IC들 각각은 시프트 레지스터, 래치, 디지털-아날로그 변환기, 출력 버퍼 등을 포함한다. 소스 드라이브 IC들에는 타이밍 콘트롤러(20)로부터 입력 영상의 디지털 비디오 데이터와 함께 데이터 타이밍 제어신호가 입력된다. 그리고 소스 드라이브 IC들에는 전원부(16)로부터 감마기준전압들(GMA1~14), 고전위 직류 전원전압(VDD) 및 하프 VDD 전압(HVDD(HGND))이 입력된다. HVDD(HGND)는 VDD 보다 낮고 그라운드 전압(GND 또는 VSS) 보다 높은 전압으로서, 대략 VDD 대비 1/2 전압으로 설정될 수 있다. 감마기준전압들(GMA1~14)은 도 3 및 도 4와 같이 정극성 감마기준전압들(GMA1~7)과 부극성 감마기준전압들(GMA8~14)을 포함한다. 소스 드라이브 IC들은 내장된 분압회로를 이용하여 감마기준전압들(GMA1~14)을 분압하여 데이터의 계조 레벨 각각에 대응하는 정극성 감마보상전압들(PGMA)과 부극성 감마보상전압들(NGMA)을 발생한다.

소스 드라이브 IC들은 타이밍 콘트롤러(20)의 제어 하에 디지털 비디오 데이터(RGB)를 래치한다. 소스 드라이브 IC들은 디지털 비디오 데이터(RGB)를 아날로그 정극성/부극성 감마보상전압들(PGMA, NGMA)로 변환하여 데이터 전압을 발생하고 극성제어신호(POL)에 응답하여 그 데이터 전압의 극성을 반전시킨다. 소스 드라이브 IC들은 소스 출력 인에이블 신호(SOE)에 응답하여 정극성/부극성 데이터 전압을 출력 버퍼를 통해 데이터 라인들(S1~Sm)로 출력한다.

게이트 구동부(14)의 게이트 드라이브 IC들은 시프트 레지스터와 레벨 쉬프터를 포함한다. 게이트 구동부(14)는 게이트 타이밍 제어신호에 응답하여 정극성/부극성 데이터 전압에 동기되는 게이트펄스를 게이트 라인들(G1~Gn)에 순차적으로 공급한다. 게이트펄스는 게이트 하이 전압(Vgh)과 게이트 로우 전압(Vgl) 사이에서 스윙(swing)한다.

호스트 시스템(30)은 텔레비젼 시스템, 홈 시어터 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 폰 시스템(Phone system) 중 어느 하나로 구현될 수 있다. 호스트 시스템(30)은 입력 영상의 디지털 비디오 데이터(RGB)를 표시패널(10)의 해상도에 맞게 스케일링한다. 호스트 시스템(30)은 입력 영상의 디지털 비디오 데이터(RGB)와 함께 타이밍 신호들(Vsync, Hsync, DE, MCLK)을 타이밍 콘트롤러(20)로 전송한다.

전원부(16)는 직류-직류 변환기를 이용하여 호스트 시스템(30)으로부터의 직류 소스 전원을 변환하여 직류 전원 전압(VDD, HVDD(HGND)), 감마기준전압(GMA1~14), 소스 공통전압(Vcom), 게이트 전압(Vgh, Vgl) 등 표시패널(10)의 구동에 필요한 아날로그 전압을 발생한다.

공통전압 보상부(18)는 전원부(16)로부터 입력되는 소스 공통전압(Vcom)과, 표시패널(10)의 공통전극(2)으로부터 피드백 입력된 공통전압(VcomFB)의 차 전압을 반전 증폭하여 공통전극(2)에 공급한다. 공통전극(2)에 인가되는 공통전압(CVcom)은 화소전극(1), 데이터라인(S1~Sm), 게이트라인(G1~Gm)과 커플링(coupling)되어 있기 때문에 데이터 전압(Vdata)이나 게이트 전압(Vgh, Vgl)에 따라 변동될 수 있다. 공통전압(CVcom)은 액정셀(Clc)의 기준전압이기 때문에 변동이 최소화되어야 한다. 공통전압 보상부(18)는 피드백 입력된 공통전압(VcomFB)과 위상이 반전된 전압(CVcom)을 공통전극(2)에 공급하여 공통전극 전압의 변동을 억제한다.

액정표시장치는 직류 잔상을 줄이고 액정의 열화를 방지하기 위하여 이웃하는 액정셀들에 충전되는 데이터전압의 극성을 서로 상반되게 하고 데이터 전압의 극성을 주기적으로 반전시키는 인버젼 방식으로 구동되고 있다. 이를 위하여, 소스 드라이브 IC(SDIC)는 도 2와 같이 1 수평기간마다 극성이 반전되는 데이터 전압(Vdata)을 출력한다.

도 2를 참조하면, 정극성 데이터 전압(Vdata(+))이 충전되는 제1 액정셀의 전압(+Vp)은 TFT의 기생용량 등에 의해 ΔVp만큼 낮아진다. 부극성 데이터 전압(Vdata(+))이 충전되는 제2 액정셀의 전압(-Vp)은 TFT의 기생용량 등에 의해 ΔVp 만큼 낮아진다. 따라서, 액정셀들에 충전되는 정극성 전압과 부극성 전압이 공통전압(CVcom)을 기준으로 대칭이 되도록 일반적으로 공통전압(CVcom)은 이상적인 경우보다 ΔVp 만큼 낮은 전압으로 튜닝(tunning)된다. ΔVp가 없다고 가정할 때, 공통전압(CVcom)은 도 4에서 GMA7과 GMA8의 중간 전압인 HVDD(HGND)과 같다. 도 2에서 "GP1, GP2"는 데이터 전압(Vdata(+/-))에 동기되는 게이트 펄스를 의미한다.

도 3은 감마기준전압들(GMA1~14)을 나타내는 파형도이다. 도 3에서 횡축은 데이터의 계조이며, 종축은 감마기준전압들(GMA1~14)이다. 도 4는 일부 IPS 모드의 액정표시장치에 적용되는 감마기준전압들을 보여 주는 도면이다.

도 3 및 도 4를 참조하면, 감마기준전압들(GMA1~14)은 전원부(16)의 분압회로를 통해 고전위 전원전압(VDD)과 그라운드 전압(GND) 사이에서 분압된다. 고전위 전원전압(VDD)은 도 4의 경우에 대략 7.5V 이상의 직류 전압이고, 그라운드 전압(GND)은 0V 이다. 감마기준전압들(GMA1~14)은 정극성 감마기준전압들(PGMA)과 부극성 감마기준전압들(NGMA)로 나뉘어진다.

IPS 모드의 액정표시장치는 노말리 블랙 모드(Normally black mode)로 구동된다. 노말리 블랙 모드는 도 4의 투과율 대 전압(TV) 커브에서 알 수 있는 바와 같이 액정셀에 인가되는 데이터 전압이 높을수록 투과율이 높다.

도 4에서, 최저 정극성 감마보상전압(PGMA)은 제7 감마기준전압(GMA7)이고, 액정셀에 인가되는 정극성 데이터전압(Vdata(+))이 GMA7일 때 그 액정셀의 광투과율이 최소로 된다. 최고 정극성 감마보상전압(PGMA)은 제1 감마기준전압(GMA1)이고, 액정셀에 인가되는 정극성 데이터전압(Vdata(+))이 GMA1일 때 그 액정셀의 광투과량이 최대로 된다. 따라서, 정극성 데이터 전압(Vdata(+))의 화이트 계조 전압은 GMA1의 전압으로 설정되고, 부극성 데이터 전압(Vdata(+))의 블랙 계조 전압은 GMA7의 전압으로 설정된다.

최저 부극성 감마보상전압(PGMA)은 제8 감마기준전압(GMA8)이고, 액정셀에 인가되는 부극성 데이터전압(Vdata(-))이 GMA8일 때 그 액정셀의 광투과율이 최소로 된다. 최고 부극성 감마보상전압(NGMA)은 제14 감마기준전압(GMA14)이고, 액정셀에 인가되는 부극성 데이터전압이 GMA14일 때 그 액정셀의 광투과량이 최대로 된다. 따라서, 부극성 데이터 전압(Vdata(-))의 화이트 계조 전압은 GMA14의 전압으로 설정되고, 부극성 데이터 전압(Vdata(-))의 블랙 계조 전압은 GMA8의 전압으로 설정된다.

도 5는 소스 드라이브 IC(SDIC)의 회로 구성을 보여 주는 도면이다.

도 5를 참조하면, 소스 드라이브 IC(SDIC) 각각은 k(k는 m 보다 작은 양의 정수) 개의 데이터라인들을 구동하며, 데이터 레지스터(data register)(51), 시프트 레지스터(52), 제1 래치 어레이(53), 제2 래치 어레이(54), 디지털-아날로그 변환기(이하, "DAC"라 한다)(55), 차지쉐어회로(Charge Share Circuit)(56) 및 출력회로(57)를 포함한다.

데이터 레지스터(51)는 mini LVDS 인터페이스 전송 체계로 입력된 디지털 비디오 데이터(RGBWodd, RGBeven)를 수신하여 제1 래치 어레이(53)에 공급한다. 시프트 레지스터(52)는 소스 샘플링 클럭(SSC)에 따라 샘플링신호를 시프트시킨다. 또한, 시프트 레지스터(52)는 제1 래치 어레이(53)의 래치수를 초과하는 데이터가 공급될 때 캐리신호(Carry signal, CAR)를 발생한다. 제1 래치 어레이(53)는 시프트 레지스터(52)로부터 순차적으로 입력되는 샘플링신호에 응답하여 데이터 복원부(52)로부터의 디지털 비디오 데이터(RGBWodd, RGBWeven)를 샘플링하여 래치한 다음, 동시에 출력한다. 제2 래치 어레이(54)는 제1 래치 어레이(53)로부터 입력되는 데이터들을 래치한 다음, 소스 출력 인에이블신호(SOE)의 로우논리기간 동안 다른 소스 드라이브 IC의 제2 래치 어레이(54)와 동시에 래치된 데이터들을 출력한다. DAC(55)는 정극성 감마보상전압들(PGMA)과 부극성 감마보상전압들(NGMA)을 이용하여 제2 래치 어레이(54)로부터 입력되는 디지털 비디오 데이터를 정극성 데이터전압과 부극성 데이터전압으로 변환한다. 그리고 DAC(55)는 극성제어신호(POL)에 응답하여 N 수평기간 주기로 극성이 반전되는 데이터전압을 출력한다. 이를 위하여, DAC(55)는 정극성 감마보상전압들(PGMA)과 디지털 비디오 데이터를 입력 받아 정극성 데이터 전압을 출력하는 P-디코더, 부극성 감마보상전압들(NGMA)과 디지털 비디오 데이터가 입력 받아 부극성 데이터 전압을 출력하는 N-디코더, 극성제어신호(POL)에 응답하여 P-디코더의 출력과 N-디코더의 출력을 선택하는 멀티플렉서 등을 포함한다.

차지쉐어회로(Charge share circuit)(56)는 소스 출력 인에이블신호(SOE)의 하이논리기간 동안 이웃한 데이터 출력채널들을 단락(short)시켜 이웃한 데이터전압들의 평균값을 차지쉐어전압으로 출력한다. 출력회로(57)는 도 7과 같은 출력 버퍼를 이용하여 정극성 데이터 전압과 부극성 데이터 전압을 데이터라인들에 공급한다. 출력 버퍼는 패널 부하 변동 영향을 줄이고 신호 감쇠 없이 정극성 데이터 전압과 부극성 데이터 전압을 데이터라인들에 공급한다. 이러한 출력 버퍼에서 소비전력을 줄이기 위해서, 출력 버퍼에 하프 VDD 기술을 적용할 수 있다. 그런데, 도 4와 같은 일부 IPS 모드의 액정표시장치에서는 출력 버퍼에 하프 VDD 기술이 적용되기가 곤란하다. 이를 도 6을 결부하여 설명하기로 한다.

도 6을 참조하면, P 출력 버퍼(61)는 정극성 데이터 전압(VPx)을 입력 받아 그 데이터 전압(VPx)에 따라 VDD와 출력단 사이에 흐르는 전류를 조절하여 정극성 데이터 전압(Vdata(+))을 데이터 라인에 공급한다. N 출력 버퍼(62)는 부극성 데이터 전압(VNx)을 입력 받아 그 데이터 전압(VNx)에 따라 VDD와 출력단 사이에 흐르는 전류를 조절하여 부극성 데이터 전압(Vdata(-))을 데이터 라인에 공급한다.

P 출력 버퍼(61)의 신뢰성을 보장할 수 있는 하프 VDD 구동 조건은 P 출력 버퍼(61)의 동적 범위는 VDD-0.2V ~ HGND+0.2V이다. HGND는 HVDD와 같은 전압이다. P 출력 버퍼(61)의 하프 VDD 구동 조건을 충족하기 위해서, P 출력 버퍼(61)의 구동 전원 단자에는 VDD-0.2V의 전압이 인가되고, P 출력 버퍼(61)의 그라운드 단자에는 HGND+0.2V의 전압이 인가된다.

N 출력 버퍼(62)의 신뢰성을 보장할 수 있는 하프 VDD 구동 조건은 N 출력 버퍼(62)의 동적 범위는 HVDD-0.2V ~ GND+0.2V이다. HGND는 HVDD와 같은 전압으로서 P 출력 버퍼(61)의 그라운드 단자에 입력된다. 따라서, N 출력 버퍼(62)의 하프 VDD 구동 조건을 충족하기 위해서, N 출력 버퍼(62)의 구동 전원 단자에는 HVDD-0.2V의 전압이 인가되고, N 출력 버퍼(62)의 그라운드 단자에는 GND+0.2V의 전압이 인가된다.

도 4와 같은 IPS 모드의 액정표시장치는 신뢰성을 보장할 수 있는 하프 VDD 구동 조건을 충족하지 못한다. P 출력 버퍼(61)와 N 출력 버퍼(62)의 하프 VDD 구동 조건을 충족하기 위해서는 도 4에서 정극성 블랙 계조 전압인 제7 감마기주전압(GMA7)과 부극성 블랙 계조 전압인 제8 감마기준전압(GMA8) 사이의 전압 차이가 0.4 V 이상 확보되어야 한다. 그런데 일부 IPS 모드의 액정표시장치의 경우에 GMA7과 GMA8 사이의 전압 차이가 0.4 V 보다 작다.

도 4의 경우에, GMA7과 GMA8 사이의 전압 차이는 0.36 V 이다. 하프 VDD 구동 조건을 충족하기 위해서는 GMA7을 높이고 GMA8을 낮출 수 있다. 그러나 GMA7을 높이면, 도 4에서 알 수 있는 바와 같이 블랙 계조의 휘도가 높아지기 때문에 액정표시장치에서 재현되는 영상의 명암비(contrast ratio, CNR)가 떨어져 화질 저하가 초래된다. 예를 들어, 도 4에서, HVDD(HGND)는 GMA7과 GMA8의 중간 전압인 4.1V이다. P 출력 버퍼(61)의 하프 VDD 구동 조건을 충족하기 위해서는 P 출력 버퍼(61)의 그라운드 단자에 4.10+0.2 = 4.30V 이상의 전압이 인가되어야 하지만, 도 4와 같은 IPS 모드의 액정표시장치에서 블랙 계조 전압인 GMA7은 4.280V이다.

본 발명은 도 4와 같이 하프 VDD 구동 조건을 충족하지 못하는 경우에 7과 같이 소스 드라이브 IC(SDIC)와 공통전압 보상부(18)를 연계하여 소스 드라이브 IC(SDIC)의 소비전력을 낮춘다.

도 7은 본 발명의 실시예에 따른 소스 드라이브 IC의 출력 버퍼(61, 62)와 공통전압 보상부(18)를 보여 주는 도면이다.

도 7을 참조하면, P 출력 버퍼(61)의 구동 전원 단자에는 VDD 전압이 공급된다. P 출력 버퍼(61)의 그라운드 단자는 공통전압 보상부(18)의 구동 전원 단자와 연결된다.

공통전압 보상부(18)에서, 반전 증폭기의 반전 입력단자(-)에는 공통전극(2)으로부터 피드백 입력되는 공통전압(VcomFB)이 입력되고, 반전 증폭기의 비반전 입력단자(+)에는 전원부(16)로부터 소스 공통전압(Vcom)이 입력된다. 공통전압 보상부(18)의 구동 전원 단자에는 ΔVp 를 고려한 공통전압 최적화 때문에 하프 VDD(HVDD) 보다 낮고 그라운드 전압(GND) 보다 높은 전압이 인가된다. 공통전압 보상부(18)의 그라운드 단자에는 그라운드 전압(GND)이 인가된다.

공통전압(CVcom)은 전술한 바와 같이 HVDD 보다 ΔVp 만큼 낮은 전압으로 튜닝된다. 이를 위하여, 공통전압 보상부(18)의 반전 증폭기의 구동 전원 단자에는 고전위 전원 전압(VDD) 보다 낮고 그라운드 전압 보다 높은 전압(HVDD(HGND))이 인가된다. 공통전압 보상부(18)의 구동 전원 단자에 인가되는 전압을 P 출력 버퍼(61)의 그라운드 단자에 공급하면 P 출력 버퍼(61)는 명암비 저하 없이 소비전력을 줄일 수 있다.

N 출력 버퍼(61)는 P 출력 버퍼(61)와 분리되어 하프 VDD로 구동되지 않고 고전위 전원 전압(VDD)으로 구동된다. N 출력 버퍼(61)의 구동 전원 단자에는 고전위 전원 전압(VDD)가 인가되고, N 출력 버퍼(61)의 그라운드 단자에는 그라운드 전압(GND)이 인가된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10 : 표시패널 12 : 데이터 구동부
14 : 게이트 구동부 16 : 전원부
18 : 공통전압 보상부 20 : 타이밍 콘트롤러
61, 62 : 소스 드라이브 IC의 출력 버퍼

Claims (5)

1. 데이터 라인들과 게이트 라인들이 교차되고 픽셀들이 매트릭스 타입으로 배치된 표시패널;
   상기 데이터 라인들에 정극성 데이터 전압과 부극성 데이터 전압을 공급하는 소스 드라이브 IC; 및
   상기 픽셀들의 공통전극에 공통전압을 공급하는 공통전압 보상부를 포함하고,
   상기 소스 드라이브 IC는 상기 정극성 데이터 전압을 상기 데이터 라인들에 공급하는 제1 출력 버퍼와, 상기 부극성 데이터 전압을 상기 데이터 라인들에 공급하는 제2 출력 버퍼를 포함하고,
   상기 공통전압 보상부는 전원부로부터 입력된 소스 공통전압과 상기 공통전극으로부터 피드백 입력된 공통전압의 차전압을 반전증폭하는 반전 증폭기를 통해 상기 공통전극에 상기 공통전압을 공급하고,
   상기 제1 출력 버퍼의 그라운드 단자는 상기 반전 증폭기의 구동 전원 단자에 연결되는 것을 특징으로 하는 액정표시장치.
2. 제 1 항에 있어서,
   상기 제1 출력 버퍼의 구동 전원 단자에는 고전위 전원 전압(VDD)이 인가되고, 상기 제1 출력 버퍼의 그라운드 단자와 상기 반전 증폭기의 구동 전원 단자에 는 상기 고전위 전원 전압(VDD) 보다 낮고 그라운드 전압 보다 높은 전압이 인가되는 것을 특징으로 하는 액정표시장치.
3. 제 1 항에 있어서,
   상기 제2 출력 버퍼의 구동 전원 단자에는 상기 고전위 전원 전압(VDD)이 인가되고, 상기 제2 출력 버퍼의 그라운드 단자에는 상기 그라운드 전압이 인가되는 것을 특징으로 하는 액정표시장치.
4. 제 1 항에 있어서,
   상기 공통전압 보상부는 전원부로부터 입력된 소스 공통전압과 상기 공통전극으로부터 피드백 입력된 공통전압의 차전압을 반전증폭하는 반전 증폭기를 통해 상기 공통전극에 상기 공통전압을 공급하는 것을 특징으로 하는 액정표시장치.
5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
   상기 정극성 데이터 전압의 블랙 계조 전압과, 상기 부극성 데이터 전압의 블랙 계조 전압 사이의 전압차는 0.4V 보다 작은 것을 특징으로 하는 액정표시장치.
   

Images