[go: up one dir, main page]

KR20140087541A - Solder printed circuit board and method for solder-printing circuit board - Google Patents

Solder printed circuit board and method for solder-printing circuit board Download PDF

Info

Publication number
KR20140087541A
KR20140087541A KR1020120157963A KR20120157963A KR20140087541A KR 20140087541 A KR20140087541 A KR 20140087541A KR 1020120157963 A KR1020120157963 A KR 1020120157963A KR 20120157963 A KR20120157963 A KR 20120157963A KR 20140087541 A KR20140087541 A KR 20140087541A
Authority
KR
South Korea
Prior art keywords
layer
solder
surface roughness
solder resist
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020120157963A
Other languages
Korean (ko)
Inventor
채은주
문재호
윤준호
박석현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120157963A priority Critical patent/KR20140087541A/en
Publication of KR20140087541A publication Critical patent/KR20140087541A/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3463Solder compositions in relation to features of the printed circuit board or the mounting process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0373Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09Treatments involving charged particles
    • H05K2203/095Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

본 발명은 솔더 프린트된 회로 기판 및 회로기판의 솔더 프린팅 방법에 관한 것이다. 본 발명의 하나의 실시예에 따라, 회로패턴을 형성하는 금속층; 금속층 상에 형성되고 오픈영역을 구비하되, 노출된 오픈영역 표면 및 오픈영역 주위의 상부표면의 표면조도가 개선된 솔더레지스트층; 오픈영역에 의해 노출되는 금속층 영역 상에 형성되고, 표면조도가 개선된 표면처리(SF)층; 및 SF층 상에 그리고 솔더레지스트층의 표면조도가 개선된 영역 상에 걸쳐 형성된 솔더;를 포함하는, 솔더 프린트된 회로 기판이 제안된다. 또한, 회로기판의 솔더 프린팅 방법이 제안된다.The present invention relates to a solder printed circuit board and a solder printing method for a circuit board. According to one embodiment of the present invention, there is provided a semiconductor device comprising: a metal layer forming a circuit pattern; A solder resist layer formed on the metal layer and having an open region, wherein the surface roughness of the exposed open area surface and the upper surface around the open area is improved; A surface treatment (SF) layer formed on the metal layer region exposed by the open region and having improved surface roughness; And a solder formed on the SF layer and over the improved surface roughness of the solder resist layer. A solder printing method for a circuit board is also proposed.

Description

솔더 프린트된 회로 기판 및 회로기판의 솔더 프린팅 방법{SOLDER PRINTED CIRCUIT BOARD AND METHOD FOR SOLDER-PRINTING CIRCUIT BOARD}Description SOLDER PRINTED CIRCUIT BOARD AND METHOD FOR SOLDER-PRINTING CIRCUIT BOARD BACKGROUND OF THE INVENTION 1. Field of the Invention [0001]

본 발명은 솔더 프린트된 회로 기판 및 회로기판의 솔더 프린팅 방법에 관한 것이다.
The present invention relates to a solder printed circuit board and a solder printing method for a circuit board.

PCB 업계에서 솔더링의 한 방법으로 사용하고 있는 솔더 프린팅(Solder Printing)의 특성상 표면처리(SF)층 및 솔더레지스트 종류에 따라 각각의 젖음성(Wettability)이 달라진다. 이로 인해 제품 사양 별로 볼 탈락 및 미 충진 등의 불량이 발생하게 된다. Due to the characteristics of solder printing used as a method of soldering in the PCB industry, the wettability of each layer varies depending on the surface treatment (SF) layer and the kind of the solder resist. As a result, defects such as dropout and non-filling are caused by product specifications.

솔더프린팅(Solder Printing) 기술은 솔더가 충진되어야 하는 솔더레지스트 오픈영역(SRO : SR opening) 설계를 따라 오픈구간이 형성된 메탈마스크(Metal Mask)를 이용하여 솔더링(Soldering)하는 기술을 일컫는다. 인쇄시, 스퀴즈(Squeegee)로 솔더페이스트(Solder paste)를 밀어서 메탈마스크의 오픈구간을 통해 PCB의 솔더레지스트 오픈영역(SRO)에 솔더페이스트를 충진시키고, 스퀴지(Squeegee)가 지나간 후 메탈마스크를 제거하면 솔더는 SRO 내부에 차게 되고 인쇄가 완료된다. 솔더 인쇄된 상태로 리플로우(Reflow) 진행 후 표면처리(SF)층과 금속층, 예컨대 Cu층과의 합금이 형성되면서 솔더링이 완료된다. 이때, 솔더레지스트 오픈영역을 통해 금속층 상에 형성된 표면처리(Surface Finish)층과 솔더레지스트의 표면상태에 따라 솔더페이스트의 미 충진 및 디-웨팅(de-wettig)이 발생하여 범프 불량이 발생하는 경우가 있다.Solder printing technology refers to a technique of soldering using a metal mask in which an open section is formed along with a solder resist open area (SRO) design in which solder is to be filled. When printing, push the solder paste into the squeegee to fill the solder resist open area (SRO) of the PCB through the open section of the metal mask, remove the metal mask after the squeegee passes, The solder will cool inside the SRO and print will be complete. Soldering is completed while an alloy of a surface treatment (SF) layer and a metal layer, for example, a Cu layer, is formed after the solder printing is reflowed. At this time, if the surface finishing layer formed on the metal layer through the solder resist open region and the unfilled and de-wetted solder paste are generated according to the surface condition of the solder resist, .

종래의 솔더 프린트된 회로 기판이 도 3에 도시되고 있는데, 도 3에서는 미 충진된 솔더레지스트(20) 오픈영역(SRO) 내부 상태를 나타내고 있다. 도면부호 'A'는 미충진 영역을 나타내고 있다. 이러한 솔더페이스트의 미 충진으로 인하여 경화(Reflow) 시 표면처리(SF)층(30)과 구리(Cu)층(10)이 합금을 형성하지 못하여 미싱범프(Missing Bump) 불량이 발생하게 된다. 점차적으로 솔더(50) 안착을 위한 패드를 형성하는 표면처리(Surface Finish)가 다양해지면서 젖음성이 상대적으로 약한 사양에서는 이런 형태의 불량이 증가하고 있는 추세이다.
A conventional solder printed circuit board is shown in FIG. 3, which shows the internal state of the unfilled solder resist 20 open area (SRO). The reference symbol 'A' denotes an unfilled area. Due to the unfilled solder paste, the surface treatment (SF) layer 30 and the copper (Cu) layer 10 can not form an alloy at the time of reflow, resulting in a failure of a missing bump. This type of defects is increasing in specifications where the wettability is relatively weak as the surface finishing gradually forms the pad for the solder (50) seating.

대한민국 공개특허공보 제10-2012-0012347호 (2012년 2월 9일 공개)Korean Patent Publication No. 10-2012-0012347 (published on Feb. 9, 2012)

본 발명의 하나의 목적은 젖음성이 개선된 솔더 프린트된 회로 기판을 제공하는 것이다.It is an object of the present invention to provide a solder printed circuit board with improved wettability.

본 발며의 또 다른 하나의 목적은 젖음성이 개선된 회로기판의 솔더 프린팅 방법을 제공하는 것이다.
Another object of the present invention is to provide a solder printing method of a circuit board having improved wettability.

전술한 문제를 해결하기 위하여, 본 발명의 제1 실시예에 따라, 회로패턴을 형성하는 금속층; 금속층 상에 형성되고 오픈영역을 구비하되, 노출된 오픈영역 표면 및 오픈영역 주위의 상부표면의 표면조도가 개선된 솔더레지스트층; 오픈영역에 의해 노출되는 금속층 영역 상에 형성되고, 표면조도가 개선된 표면처리(SF)층; 및 SF층 상에 그리고 솔더레지스트층의 표면조도가 개선된 영역 상에 걸쳐 형성된 솔더;를 포함하는, 솔더 프린트된 회로 기판이 제안된다.
In order to solve the above-described problems, according to a first embodiment of the present invention, there is provided a semiconductor device comprising: a metal layer forming a circuit pattern; A solder resist layer formed on the metal layer and having an open region, wherein the surface roughness of the exposed open area surface and the upper surface around the open area is improved; A surface treatment (SF) layer formed on the metal layer region exposed by the open region and having improved surface roughness; And a solder formed on the SF layer and over the improved surface roughness of the solder resist layer.

이때, 하나의 예에 있어서, 금속층은 구리(Cu) 재질을 포함하고, SF층은 주석(Tin), OSP(Organic Solderability Preservative), 금(Au), 은(Ag) 중의 어느 하나의 재질을 포함할 수 있다.
At this time, in one example, the metal layer includes a copper (Cu) material, and the SF layer includes any one of tin, organic solderability preservative (OSP), gold (Au) can do.

또한, 하나의 예에 있어서, 솔더레지스트층 및 SF층의 표면조도는 플라즈마 처리에 의해 형성된다.
Further, in one example, the surface roughness of the solder resist layer and the SF layer is formed by plasma treatment.

다음으로, 전술한 문제를 해결하기 위하여, 본 발명의 제2 실시예에 따라, 회로패턴을 형성하는 금속층 상에 오픈영역을 구비한 솔더레지스트층을 형성하는 단계; 오픈영역을 통해 노출된 금속층 상에 표면처리(SF)층을 형성하는 단계; 오픈영역보다 크게 오픈된 메탈마스트를 솔더레지스트층 상에 적층하고, 노출된 SF층 표면 및 솔더레지스트층의 오픈영역 표면 및 오픈영역 주위의 상부표면의 표면조도를 개선시키는 단계; 및 표면조도 개선된 SF층 상에 그리고 솔더레지스트층의 표면조도 개선된 영역 상에 걸쳐 솔더가 형성되도록 솔더 프린팅을 수행하는 단계;를 포함하는 회로기판의 솔더 프린팅 방법이 제안된다.
Next, in order to solve the above-mentioned problems, according to a second embodiment of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a solder resist layer having an open region on a metal layer forming a circuit pattern; Forming a surface treatment (SF) layer on the exposed metal layer through the open region; Depositing a metal mast larger than the open area on the solder resist layer and improving the surface roughness of the exposed surface of the SF layer and the open area surface of the solder resist layer and the upper surface around the open area; And performing solder printing so that the solder is formed on the surface roughness improved SF layer and on the surface roughness improved area of the solder resist layer.

이때, 하나의 예에 있어서, 금속층은 구리(Cu) 재질을 포함하고, SF층은 주석(Tin), OSP(Organic Solderability Preservative), 금(Au), 은(Ag) 중의 어느 하나를 포함하는 재질로 형성될 수 있다.In this case, in one example, the metal layer includes a copper (Cu) material, and the SF layer is made of a material containing any one of tin, organic solderability preservative (OSP), gold (Au) As shown in FIG.

또한, 이때, 또 하나의 예에서, SF층은 침지(Immersion) 주석도금, OSP(Organic Solderability Preservative) 도막형성, 무전해 니켈도금 후 침지(Immersion) 금도금, 전해 금도금, 침지(Immersion) 은도금 중의 하나의 방식으로 형성될 수 있다.
In another example, the SF layer may be formed by immersion tin plating, formation of an OSP (Organic Solderability Preservative) coating, electroless nickel plating, immersion gold plating, electrolytic gold plating, immersion silver plating As shown in FIG.

또한, 하나의 예에 있어서, 표면조도를 개선시키는 단계에서는 플라즈마 처리를 수행하여 표면조도를 개선시킬 수 있다.
Further, in one example, in the step of improving the surface roughness, the plasma treatment may be performed to improve the surface roughness.

또 하나의 예에서, 솔더 프린팅을 수행하는 단계 이후에 메탈마스크를 제거하여 솔더 프린트된 회로기판을 형성하는 단계를 더 포함할 수 있다.
In another example, the step of performing solder printing may further include removing the metal mask to form a solder printed circuit board.

본 발명의 실시예에 따라, 젖음성이 개선된 솔더 프린트된 회로 기판을 제조할 수 있다.According to an embodiment of the present invention, a solder printed circuit board with improved wettability can be manufactured.

또한, 하나의 실시예에 따르면, 솔더레지스트의 오픈영역(SRO) 내부 및 표면처리(Surface Finish)층의 표면적을 증대시켜 솔더의 젖음성을 증대시키고 이에 따라 솔더와 표면처리(SF)층 간의 접합력이 강화될 수 있다.According to one embodiment, the surface area of the inside of the open area (SRO) of the solder resist and the surface finishing layer is increased to increase the wettability of the solder and thus the bonding force between the solder and the surface treatment Can be strengthened.

또한, 이에 따라, 볼(Ball) 탈락 불량이 감소될 수 있다.In addition, the defective ball can be reduced accordingly.

또한, 표면처리(SF)층 형성 공정과 솔더프린칭 공정 사이에 이동하는 경우 발생될 수 있는 이물에 대한 제거가 가능해진다.
In addition, it becomes possible to remove foreign matter which may be generated when moving between the surface treatment (SF) layer forming step and the solder printing step.

본 발명의 다양한 실시예에 따라 직접적으로 언급되지 않은 다양한 효과들이 본 발명의 실시예들에 따른 다양한 구성들로부터 당해 기술분야에서 통상의 지식을 지닌 자에 의해 도출될 수 있음은 자명하다.
It is apparent that various effects not directly referred to in accordance with various embodiments of the present invention can be derived by those of ordinary skill in the art from the various configurations according to the embodiments of the present invention.

도 1은 본 발명의 하나의 실시예에 따른 솔더 프린트된 회로 기판을 개략적으로 나타낸 도면이다.
도 2a 내지 2e는 본 발명의 또 하나의 실시예에 따른 회로기판의 솔더 프린팅 방법의 단계들을 개략적으로 나타낸 도면이다.
도 3은 종래의 솔더 프린트된 회로 기판을 개략적으로 나타낸 도면이다.
1 is a schematic illustration of a solder printed circuit board according to one embodiment of the present invention.
FIGS. 2A through 2E are views schematically showing steps of a solder printing method of a circuit board according to another embodiment of the present invention.
3 is a schematic illustration of a conventional solder printed circuit board.

전술한 과제를 달성하기 위한 본 발명의 실시예들이 첨부된 도면을 참조하여 설명될 것이다. 본 설명에 있어서, 동일부호는 동일한 구성을 의미하고, 당해 분야의 통상의 지식을 가진 자에게 본 발명의 이해를 도모하기 위하여 부차적인 설명은 생략될 수도 있다.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a block diagram showing the configuration of a first embodiment of the present invention; Fig. In the description, the same reference numerals denote the same components, and a detailed description may be omitted for the sake of understanding of the present invention to those skilled in the art.

본 명세서에서 하나의 구성요소가 다른 구성요소와 연결, 결합 또는 배치 관계에서 '직접'이라는 한정이 없는 이상, '직접 연결, 결합 또는 배치'되는 형태뿐만 아니라 그들 사이에 또 다른 구성요소가 개재됨으로써 연결, 결합 또는 배치되는 형태로도 존재할 수 있다.As used herein, unless an element is referred to as being 'direct' in connection, combination, or placement with other elements, it is to be understood that not only are there forms of being 'directly connected, They may also be present in the form of being connected, bonded or disposed.

본 명세서에 비록 단수적 표현이 기재되어 있을지라도, 발명의 개념에 반하거나 명백히 다르거나 모순되게 해석되지 않는 이상 복수의 구성 전체를 대표하는 개념으로 사용될 수 있음에 유의하여야 한다. 본 명세서에서 '포함하는', '갖는', '구비하는', '포함하여 이루어지는' 등의 기재는 하나 또는 그 이상의 다른 구성요소 또는 그들의 조합의 존재 또는 부가 가능성이 있는 것으로 이해되어야 한다.It should be noted that, even though a singular expression is described in this specification, it can be used as a concept representing the entire constitution unless it is contrary to, or obviously different from, or inconsistent with the concept of the invention. It is to be understood that the phrases "including", "having", "having", "including", and the like in the present specification are to be construed as present or absent from one or more other elements or combinations thereof.

본 명세서에서 참조되는 도면들은 본 발명의 실시예를 설명하기 위한 예시로써, 모양, 크기, 두께 등은 기술적 특징의 효과적인 설명을 위해 과장되게 표현된 것일 수 있다.
BRIEF DESCRIPTION OF THE DRAWINGS The above and other features and advantages of the present invention will become more apparent by describing in detail exemplary embodiments thereof with reference to the attached drawings, in which: FIG.

솔더Solder 프린트된 회로 기판 Printed circuit board

우선, 본 발명의 제1 실시예에 따른 솔더 프린트된 회로 기판을 도면을 참조하여 구체적으로 살펴볼 것이다. 이때, 참조되는 도면에 기재되지 않은 도면부호는 동일한 구성을 나타내는 다른 도면에서의 도면부호일 수 있다.
First, a solder printed circuit board according to a first embodiment of the present invention will be specifically described with reference to the drawings. Here, reference numerals not shown in the drawings to be referred to may be reference numerals in other drawings showing the same configuration.

도 1은 본 발명의 하나의 실시예에 따른 솔더 프린트된 회로 기판을 개략적으로 나타낸 도면이다.
1 is a schematic illustration of a solder printed circuit board according to one embodiment of the present invention.

도 1을 참조하면, 솔더 프린트된 회로 기판은 금속층(10), 솔더레지스트층(20), 표면처리(SF)층(30) 및 솔더(50)를 포함하고 있다. Referring to FIG. 1, a solder printed circuit board includes a metal layer 10, a solder resist layer 20, a surface treatment (SF) layer 30, and a solder 50.

먼저, 금속층(10)은 회로기판의 외곽 회로패턴을 형성하고 있다.First, the metal layer 10 forms an outer circuit pattern of the circuit board.

예컨대, 금속층(10)은 구리(Cu)를 포함하는 재질로 형성된다. 예컨대, 금속층(10)은 절연층(도시되지 않음) 상에 부착된 동박층이거나 구리(Cu) 도금된 층일 수 있다. 이때, 회로패턴은 텐팅(tenting) 기법, SAP(Semi Additive Process) 공법, MSAP(Modified Semi Additive Process) 공법 등으로 형성될 수 있다.
For example, the metal layer 10 is formed of a material containing copper (Cu). For example, the metal layer 10 may be a copper foil layer deposited on an insulating layer (not shown) or a copper (Cu) plated layer. At this time, the circuit pattern may be formed by a tenting method, a Semi Additive Process (SAP) method, an MSAP (Modified Semi Additive Process) method, or the like.

다음으로, 도 1을 참조하면, 솔더 프린트된 회로 기판은 솔더레지스트층(20)을 구비하고 있다. 이때, 솔더레지스트층(20)은 금속층(10) 상에 형성된다. 또한, 솔더레지스트층(20)은 오픈영역(SRO : Solde Resist Opening)을 구비하고 있다. 솔더레지스트층(20)의 오픈영역을 통해 금속층(10)이 노출되게 된다. 솔더레지스트층(20)은 노출된 오픈영역 표면 및 오픈영역 주위의 상부표면의 표면조도가 개선되어 있다. 이에 따라, 오픈영역에 솔더(50)를 프린팅하는 경우에 솔더(50)의 젖음성이 개선될 수 있다. 도 1에 도시된 도면부호 'P'는 표면조도가 개선된 표면을 나타내고 있다.Next, referring to FIG. 1, the solder printed circuit board has a solder resist layer 20. At this time, the solder resist layer 20 is formed on the metal layer 10. In addition, the solder resist layer 20 is provided with an open area (SRO: Solder Resist Opening). The metal layer 10 is exposed through the open region of the solder resist layer 20. [ The solder resist layer 20 has improved surface roughness of the exposed open area surface and the upper surface around the open area. Thus, the wettability of the solder 50 can be improved when the solder 50 is printed in the open area. A reference character 'P' shown in FIG. 1 indicates a surface with improved surface roughness.

예컨대, 하나의 예에서, 솔더레지스트층(20)의 표면 중 표면조도가 개선된 표면, 즉 노출된 오픈영역 표면 및 오픈영역 주위의 노출된 상부표면은 플라즈마 처리에 따라 표면조도(Surface Roughness)가 개선된 것이다.
For example, in one example, the surface of the solder resist layer 20 that has improved surface roughness, i.e., the exposed open area surface and the exposed upper surface around the open area, has a surface roughness It is an improvement.

다음으로, 도 1을 참조하면, 솔더 프린트된 회로 기판은 표면처리(SF)층(30)을 구비하고 있다. 표면처리(SF : Surface Finish)층(30)은 솔더레지스트층(20)의 오픈영역에 의해 노출되는 금속층(10) 영역 상에 형성된다. SF층(30)은 솔더(50)를 부착시키기 위한 금속층 패드가 된다. 이때, 표면처리층, 즉 SF층(30)의 표면은 표면조도가 개선되어 있다. 이에 따라, SF층(30) 상에 프린트되는 솔더(50)의 젖음성이 개선될 수 있다.Next, referring to FIG. 1, the solder printed circuit board has a surface treatment (SF) layer 30. A surface finishing (SF) layer 30 is formed on the region of the metal layer 10 exposed by the open region of the solder resist layer 20. The SF layer 30 becomes a metal layer pad for attaching the solder 50. At this time, the surface treatment layer, that is, the surface of the SF layer 30, has improved surface roughness. Thus, the wettability of the solder 50 printed on the SF layer 30 can be improved.

예컨대, 하나의 예에서, SF층(30)의 표면조도 개선은 플라즈마 처리에 의해 이루어질 수 있다.For example, in one example, the surface roughness improvement of the SF layer 30 can be achieved by a plasma treatment.

또한, 하나의 예에 있어서, SF층(30)은 주석(Tin), OSP(Organic Solderability Preservative), 금(Au), 은(Ag) 중의 어느 하나를 포함하는 재질로 형성될 수 있다. 이때, 주석의 경우 무전해 도금, 예컨대 침지(Immersion) 도금 방식으로 SF층(30)을 형성할 수 있다. OSP는 알킬 이미다졸(Alkyl Imidazole) 형태의 유기 화합물로 0.2~0.4미크론 가량의 피막을 형성시킨 것으로 금속층(10)의 산화를 방지한다. 또한, 금속층(10), 예컨대 구리(Cu) 상에 무전해 니켈도금 후 니켈도금층 상에 무전해 금도금, 예컨대 침지(immersion) 금도금을 수행하여 SF층(30)을 형성할 수도 있다. 또는, 무전해 은도금, 예컨대 침지(immersion) 은도금 방식으로 SF층(30)을 형성할 수도 있다.
In addition, in one example, the SF layer 30 may be formed of a material containing any one of tin, organic solderability preservative (OSP), gold (Au), and silver (Ag). At this time, in the case of tin, the SF layer 30 can be formed by electroless plating, for example, immersion plating. OSP is an organic compound in the form of Alkyl Imidazole, which forms a film of about 0.2 to 0.4 micron, which prevents oxidation of the metal layer 10. The electroless nickel plating may be performed on the metal layer 10, for example, copper (Cu), and the electroless gold plating, for example, immersion gold plating may be performed on the nickel plating layer to form the SF layer 30. Alternatively, the SF layer 30 may be formed by an electroless silver plating, such as an immersion silver plating method.

다음으로, 도 1을 참조하면, 솔더 프린트된 회로 기판은 솔더(50)를 구비하고 있다. 이때, 솔더(50)는 솔더레지스트층(20)의 오픈영역을 통해 SF층(30) 상에 부착된다. 즉, 표면조도가 개선된 SF층(30) 상에 그리고 솔더레지스트층(20)의 표면조도가 개선된 영역, 즉 오픈영역 표면 및 오픈영역 주위의 노출된 상부표면 상에 솔더(50)가 부착된다. 솔더(50)가 표면조도가 개선된 영역에 부착됨으로써 솔더(50)의 젖음성이 개선될 수 있다.
Next, referring to FIG. 1, the solder printed circuit board is provided with solder 50. At this time, the solder 50 is adhered on the SF layer 30 through the open region of the solder resist layer 20. That is, the solder 50 is adhered on the SF layer 30 with improved surface roughness and on the exposed upper surface of the solder resist layer 20 where the surface roughness is improved, that is, do. The wettability of the solder 50 can be improved by attaching the solder 50 to the region where the surface roughness is improved.

회로기판의 Circuit board 솔더Solder 프린팅Printing 방법 Way

다음으로, 본 발명의 제2 실시예에 따른 회로기판의 솔더 프린팅 방법을 도면을 참조하여 구체적으로 살펴본다. 이때, 전술한 제1 실시예에 따른 솔더 프린트된 회로 기판이 참조될 것이고, 이에 따라 중복되는 설명들은 생략될 수 있다.
Next, a solder printing method of a circuit board according to a second embodiment of the present invention will be described in detail with reference to the drawings. At this time, the solder printed circuit board according to the first embodiment described above will be referred to, and thus redundant explanations can be omitted.

도 2a 내지 2e는 본 발명의 또 하나의 실시예에 따른 회로기판의 솔더 프린팅 방법의 단계들을 개략적으로 나타낸 도면이다.
FIGS. 2A through 2E are views schematically showing steps of a solder printing method of a circuit board according to another embodiment of the present invention.

도 2a 내지 2d를 참조하면, 하나의 예에 따른 회로기판의 솔더 프린팅 방법은 솔더레지스트층 형성 단계(도 2a 참조), 표면처리(SF)층 형성 단계(도 2a 참조), 표면조도 개선 단계(도 2b 참조) 및 솔더 프린팅 단계(도 2c 및 2d 참조)를 포함하고 있다. 또한, 도 2e를 더 참조하면, 솔더 프린트된 회로기판 형성 단계를 더 포함할 수 있다.
2A to 2D, a solder printing method of a circuit board according to one example includes a solder resist layer forming step (see FIG. 2A), a surface treatment (SF) layer forming step (see FIG. 2A) 2b) and a solder printing step (see Figs. 2c and 2d). Further, referring further to FIG. 2E, the method may further include forming a solder printed circuit board.

구체적으로 살펴본다. 도 2a를 참조하면, 솔더레지스트층 형성 단계에서는 회로패턴을 형성하는 금속층(10) 상에 오픈영역을 구비한 솔더레지스트층(20)을 형성한다.We will look at it in detail. 2A, in the step of forming a solder resist layer, a solder resist layer 20 having an open region is formed on a metal layer 10 forming a circuit pattern.

이때, 금속층(10)은 회로기판의 외곽 회로패턴을 형성하고 있다. 예컨대, 금속층(10)은 구리(Cu)를 포함하는 재질로 형성된다. 예컨대, 금속층(10)은 절연층(도시되지 않음) 상에 부착된 동박층이거나 구리(Cu) 도금된 층일 수 있다. 이때, 회로패턴은 텐팅(tenting) 기법, SAP(Semi Additive Process) 공법, MSAP(Modified Semi Additive Process) 공법 등으로 형성될 수 있다.At this time, the metal layer 10 forms an outer circuit pattern of the circuit board. For example, the metal layer 10 is formed of a material containing copper (Cu). For example, the metal layer 10 may be a copper foil layer deposited on an insulating layer (not shown) or a copper (Cu) plated layer. At this time, the circuit pattern may be formed by a tenting method, a Semi Additive Process (SAP) method, an MSAP (Modified Semi Additive Process) method, or the like.

이때, 솔더레지스트층(20)을 금속층(10) 상에 형성한다. 예컨대, 금속층(10) 상에 솔더레지스트를 도포한 후 노광 및 현상 등의 공정을 거쳐, 금속층(10)이 노출되도록 오픈영역(SRO : Solde Resist Opening)을 형성시킨다.
At this time, the solder resist layer 20 is formed on the metal layer 10. For example, solder resist is coated on the metal layer 10, and an open area (SRO: Solder Resist Opening) is formed to expose the metal layer 10 through a process such as exposure and development.

다음으로, 도 2a를 더 참조하면, 회로기판의 솔더 프린팅 방법의 표면처리층 형성 단계에서는 솔더레지스트층(20)의 오픈영역을 통해 노출된 금속층(10) 상에 표면처리(SF)층을 형성한다.Next, referring to FIG. 2A, a surface treatment (SF) layer is formed on the metal layer 10 exposed through the open region of the solder resist layer 20 in the step of forming the surface treatment layer of the solder printing method of the circuit board do.

예컨대, 하나의 예에서, SF층(30)은 주석(Tin), OSP(Organic Solderability Preservative), 금(Au), 은(Ag) 중의 어느 하나를 포함하는 재질로 형성될 수 있다. For example, in one example, the SF layer 30 may be formed of a material containing any one of tin, organic solderability preservative (OSP), gold (Au), and silver (Ag).

구체적으로 살펴보면, 주석의 경우 무전해 도금, 예컨대 침지(Immersion) 도금 방식으로 SF층(30)을 형성할 수 있다. OSP는 알킬 이미다졸(Alkyl Imidazole) 형태의 유기 화합물로 0.2~0.4미크론 가량의 피막을 형성시킨 것으로 금속층(10), 예컨대 구리층의 산화를 방지한다. 또한, 금을 이용하여 SF층(30)을 형성하는 방식으로는 니켈도금층 상에 금도금층을 형성하는 방식이 있다. 예컨대, 금속층(10), 예컨대 구리(Cu) 상에 무전해 니켈 도금을 수행한 후 니켈 도금층 상에 무전해 금도금, 예컨대 침지(immersion) 금도금을 수행하여 SF층(30)을 형성할 수 있다. 또한, 무전해 은도금, 예컨대 침지(immersion) 은도금 방식으로 SF층(30)을 형성할 수도 있다.
Specifically, in the case of tin, the SF layer 30 can be formed by electroless plating, for example, immersion plating. OSP is an organic compound in the form of Alkyl Imidazole which forms a film of about 0.2 to 0.4 micron, which prevents the oxidation of the metal layer 10, for example, the copper layer. Further, in the method of forming the SF layer 30 using gold, there is a method of forming a gold-plated layer on the nickel plating layer. For example, the electroless nickel plating is performed on the metal layer 10, for example, copper, and then the electroless gold plating, such as immersion gold plating, is performed on the nickel plating layer to form the SF layer 30. In addition, the SF layer 30 may be formed by electroless silver plating, for example, immersion silver plating.

다음으로, 도 2b를 참조하면, 표면조도 개선 단계에서는 솔더레지스트층(20)의 오픈영역(SRO)보다 크게 오픈된 메탈마스트를 솔더레지스트층(20) 상에 적층한다. 이때, 메탈마스크는 드라이필름 마스크일 수 있다. 메탈마스크의 오픈 구간이 솔더레지스트층(20)의 오픈영역보다 크므로, 표면조도 개선 시 메탈마스크의 오픈 구간에 의해 노출되는 솔더레지스트층(20)의 오픈영역 주위의 상부표면에 대해서도 표면조도가 개선될 수 있다.Next, referring to FIG. 2B, in the step of improving the surface roughness, a metal mast, which is opened larger than the open area SRO of the solder resist layer 20, is laminated on the solder resist layer 20. At this time, the metal mask may be a dry film mask. Since the open area of the metal mask is larger than the open area of the solder resist layer 20, the surface roughness of the upper surface around the open area of the solder resist layer 20 exposed by the open section of the metal mask when the surface roughness is improved Can be improved.

오픈구간을 갖는 메탈마스크가 솔더레지스트층(20) 상에 적층된 후 메탈마스크에 의해 노출된 SF층(30) 표면, 그리고 솔더레지스트층(20)의 오픈영역 표면 및 오픈영역 주위의 상부표면의 표면조도를 개선시킨다. 이때, 메탈마스크의 오픈구간에 의해 노출된 영역에 대한 표면조도 개선 작업은 이후 솔더 프린팅 싱에 솔더(50)의 젖음성을 개선하기 위한 것이다. 솔더 프린팅 시 솔더(50)의 젖음성을 개선하기 위한 방식 중의 하나가 솔더(50)가 부착되는 부위, 즉 SF층(30) 표면과 솔더레지스트층(20)의 오픈영역의 내면 및 오픈영역 주위의 상부 일부면에 대해 표면조도를 개선하는 것이다. 표면조도가 상승하면 표면적 상승으로 인해 솔더(50)의 젖음성이 상대적으로 상승할 수 있다. 표면조도를 개선시키는 방법은 화학적 에칭(Etching) 기법을 통하여 표면조도를 상승시키는 방법이 있다. 화학적 에칭의 경우 추가적인 화학 물질이 솔더레지스트층(20) 표면 및 SF층(30)에 어택(attack)을 줄 확률이 높고, 솔더 프린팅(Solder printing) 이후 후속공정 진행 및 제품 신뢰성에도 부작용(Side effect)을 발생시킬 확률이 상대적으로 높다. 따라서, 본 발명의 하나의 실시예에서는 물리적 방법을 통하여 표면조도를 개선시킬 수 있다. 물리적 방법에 의한 표면조도 개선 방법으로 예컨대 플라즈마 처리를 들 수 있다.A metal mask having an open section is stacked on the solder resist layer 20 and then the surface of the SF layer 30 exposed by the metal mask and the open surface area of the solder resist layer 20 and the upper surface Thereby improving the surface roughness. At this time, the surface roughness improvement work for the exposed region by the open section of the metal mask is for improving the wettability of the solder 50 in the solder printing operation. One of the schemes for improving the wettability of the solder 50 during solder printing is a method for improving the wettability of the solder 50 in the region where the solder 50 is attached, that is, the inner surface of the open region of the SF layer 30, Thereby improving the surface roughness of the upper surface. As the surface roughness increases, the wettability of the solder 50 can be relatively increased due to the increase of the surface area. A method of improving the surface roughness is a method of raising the surface roughness through a chemical etching (etching) technique. In the case of chemical etching, there is a high probability that an additional chemical substance will attack the surface of the solder resist layer 20 and the SF layer 30, and there is a side effect on the subsequent process progress after the solder printing and on the reliability of the product ) Is relatively high. Therefore, in one embodiment of the present invention, the surface roughness can be improved by a physical method. As a surface roughness improving method by a physical method, for example, a plasma treatment can be mentioned.

예컨대, 하나의 예에서, 플라즈마 처리를 이용하여 표면조도를 개선시킬 수 있다. 플라즈마 처리란, 예컨대 진공챔버 내부에서 높은 전압이나 열을 가해 주면 특정 기체를 이온화하고 이온화된 양이온의 운동에너지를 이용하여 표면을 에칭하는 기법이다. 예컨대, 상부 전극에서 이온화된 양이온전자로 인해 상부전극과 하부 전극 사이에 배치된 기판의 상부표면을 에칭함으로써 표면조도(Surface Roughness)를 개선시킬 수 있다. 도 2b를 참조하면, 플라즈마 처리시 메탈마스크의 표면도 플라즈마 처리에 의해 표면조도가 개선되나 추후에 메탈마스크가 제거되므로(도 2e 참조), 결국 메탈마스크의 오픈 구간에 의해 노출된 영역에 대해서 표면조도가 개선되게 된다.For example, in one example, plasma treatment can be used to improve surface roughness. Plasma treatment is a technique of ionizing a specific gas and applying a kinetic energy of ionized cations to etch the surface by applying a high voltage or heat in a vacuum chamber. For example, the surface roughness can be improved by etching the upper surface of the substrate disposed between the upper electrode and the lower electrode due to cationized electrons ionized at the upper electrode. Referring to FIG. 2B, the surface roughness of the surface of the metal mask is improved by the plasma treatment during the plasma treatment, but since the metal mask is removed later (see FIG. 2E) The illuminance is improved.

예컨대, 본 실시예에서는 솔더 프린팅 전에 플라즈마 작업이 수행되게 된다. 플라즈마 처리는 플라즈마로 솔더레지스트층(20)의 오픈영역의 벽면과 오픈영역 주위의 노출영역, 그리고 SF층(30) 표면의 조도를 형성하여, 솔더 프린팅에 따른 솔더(50)의 젖음성을 개선할 수 있다. 이때, 솔더레지스트층(20) 전체 표면에 플라즈마 처리를 진행하면, 솔더레지스트층(20) 전체 표면에 걸쳐 젖음성이 증대되어, 솔더 프린팅 시 오히려 솔더(50)가 표면에 퍼져 솔더 브리지(Solder Bridge) 불량을 야기시킬 수 있으므로, 솔더 프린팅 시 사용되는 메탈 마스크를 미리 솔더레지스트층(20)에 적층하여 플라즈마 처리를 수행함으로써 메탈마스크에 의해 오픈된 구간을 제외한 나머지 솔더레지스트층(20)에 대해서는 표면처리가 이루어지지 않도록 한다.
For example, in this embodiment, a plasma operation is performed before solder printing. The plasma treatment is plasma, which forms the roughness of the wall surface of the open region of the solder resist layer 20, the exposed region around the open region, and the surface of the SF layer 30 by plasma, and improves the wettability of the solder 50 by solder printing . At this time, if the entire surface of the solder resist layer 20 is subjected to the plasma treatment, the wettability is increased over the entire surface of the solder resist layer 20, and the solder 50 is spread on the surface, The metal mask used for solder printing is laminated on the solder resist layer 20 in advance and the plasma treatment is performed so that the solder resist layer 20 excluding the section opened by the metal mask is subjected to surface treatment .

다음으로, 도 2c 및 2d를 참조하면, 솔더 프린팅 수행 단계에서는 표면조도 개선된 SF층(30) 상에 그리고 솔더레지스트층(20)의 표면조도 개선된 영역 상에 걸쳐 솔더(50)가 형성되도록 솔더 프린팅을 수행한다. 표면조도가 개선된 영역에 솔더 프린팅을 수행하므로, 솔더(50)의 젖음성이 개선될 수 있다. 도 2c 및 2d를 참조하면, 메탈마스크의 오픈 구간을 통해 표면조도 개선된 SF층(30) 상으로 그리고 솔더레지스트층(20)의 표면조도 개선된 영역 상으로 솔더 페이스트(50')를 충진시킨다. 메탈마스크의 오픈 구간에 솔더 페이스트(50')를 충진시킨 후 메탈 마스크를 제거하고 리플로우(Reflow), 즉 경화를 진행하면 SF층(30)과 금속층(10)이 합금을 형성하면서 솔더레지스트(50')가 경화되어 솔더링이 완료되게 된다.
Next, referring to FIGS. 2C and 2D, solder printing is performed so that the solder 50 is formed on the SF layer 30 with improved surface roughness and on the surface roughness-improved region of the solder resist layer 20 Solder printing is performed. The wettability of the solder 50 can be improved since the solder printing is performed in the region where the surface roughness is improved. 2C and 2D, the solder paste 50 'is filled onto the SF layer 30 whose surface roughness is improved through the open section of the metal mask and onto the surface roughness-improved region of the solder resist layer 20 . The solder paste 50 'is filled in the open section of the metal mask and then the metal mask is removed and the SF layer 30 and the metal layer 10 form an alloy while reflow, 50 ') are cured to complete the soldering.

다음으로, 도 2e를 참조하면, 또 하나의 예에 따른 회로기판의 솔더 프린팅 방법은 솔더 프린트된 회로기판 형성 단계를 더 포함할 수 있다. 솔더 프린트된 회로기판 형성 단계에서는, 솔더 프린팅을 수행하는 단계 이후에 메탈마스크를 제거하여 솔더 프린트된 회로기판을 형성할 수 있다. 즉, 솔더페이스트를 메탈마스크의 오픈 구간에 충진시킨 후(도 2d 참조) 메탈 마스크를 제거하고 리플로우(Reflow)를 진행시키면 SF층(30)과 금속층(10)이 합금을 형성하면서 솔더레지스트(50')가 경화되어 솔더링이 완료되게 된다. 이에 따라, 솔더 프린트된 회로기판이 형성되게 된다.
Next, referring to FIG. 2E, a solder printing method of a circuit board according to another example may further include a solder printed circuit board forming step. In the solder printed circuit board forming step, the solder printed circuit board can be formed by removing the metal mask after performing the solder printing. That is, when the solder paste is filled in the open section of the metal mask (refer to FIG. 2D), the metal mask is removed and the reflow is performed, so that the SF layer 30 and the metal layer 10 form an alloy, 50 ') are cured to complete the soldering. As a result, a solder printed circuit board is formed.

이상에서, 전술한 실시예 및 첨부된 도면들은 본 발명의 범주를 제한하는 것이 아니라 본 발명에 대한 당해 기술분야에서 통상의 지식을 가진 자의 이해를 돕기 위해 예시적으로 설명된 것이다. 또한, 전술한 구성들의 다양한 조합에 따른 실시예들이 앞선 구체적인 설명들로부터 당업자에게 자명하게 구현될 수 있다. 따라서, 본 발명의 다양한 실시예는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있고, 본 발명의 범위는 특허청구범위에 기재된 발명에 따라 해석되어야 하며, 당해 기술분야에서 통상의 지식을 가진 자에 의한 다양한 변경, 대안, 균등물들을 포함하고 있다.
The foregoing embodiments and accompanying drawings are not intended to limit the scope of the present invention but to illustrate the present invention in order to facilitate understanding of the present invention by those skilled in the art. Embodiments in accordance with various combinations of the above-described configurations can also be implemented by those skilled in the art from the foregoing detailed description. Accordingly, various embodiments of the invention may be embodied in various forms without departing from the essential characteristics thereof, and the scope of the invention should be construed in accordance with the invention as set forth in the appended claims. Alternatives, and equivalents by those skilled in the art.

10 : 금속층 20 : 솔더레지스트층
30 : 표면처리(SF)층 40 : 메탈마스크
50 : 솔더
10: metal layer 20: solder resist layer
30: Surface treatment (SF) layer 40: Metal mask
50: Solder

Claims (8)

회로패턴을 형성하는 금속층;
상기 금속층 상에 형성되고 오픈영역을 구비하되, 노출된 상기 오픈영역 표면 및 상기 오픈영역 주위의 상부표면의 표면조도가 개선된 솔더레지스트층;
상기 오픈영역에 의해 노출되는 상기 금속층 영역 상에 형성되고, 표면조도가 개선된 표면처리(SF)층; 및
상기 SF층 상에 그리고 상기 솔더레지스트층의 상기 표면조도가 개선된 영역 상에 걸쳐 형성된 솔더; 를 포함하는, 솔더 프린트된 회로 기판.
A metal layer forming a circuit pattern;
A solder resist layer formed on the metal layer and having an open area, the solder resist layer having improved surface roughness of the exposed open area surface and the upper surface around the open area;
A surface treatment (SF) layer formed on the metal layer region exposed by the open region and having improved surface roughness; And
Solder formed on the SF layer and over the area of the solder resist layer having improved surface roughness; And a solderless printed circuit board.
청구항 1에 있어서,
상기 금속층은 구리(Cu) 재질을 포함하고,
상기 SF층은 주석(Tin), OSP(Organic Solderability Preservative), 금(Au), 은(Ag) 중의 어느 하나의 재질을 포함하는 것을 특징으로 하는 솔더 프린트된 회로 기판.
The method according to claim 1,
Wherein the metal layer comprises a copper (Cu) material,
Wherein the SF layer comprises any one of tin, organic solderability preservative (OSP), gold (Au), and silver (Ag).
청구항 1 또는 2에 있어서,
상기 솔더레지스트층 및 SF층의 상기 표면조도는 플라즈마 처리에 의해 형성된 것을 특징으로 하는 솔더 프린트된 회로 기판.
The method according to claim 1 or 2,
Wherein the surface roughness of the solder resist layer and the SF layer is formed by a plasma treatment.
회로패턴을 형성하는 금속층 상에 오픈영역을 구비한 솔더레지스트층을 형성하는 단계;
상기 오픈영역을 통해 노출된 상기 금속층 상에 표면처리(SF)층을 형성하는 단계;
상기 오픈영역보다 크게 오픈된 메탈마스트를 상기 솔더레지스트층 상에 적층하고, 노출된 상기 SF층 표면 및 상기 솔더레지스트층의 상기 오픈영역 표면 및 상기 오픈영역 주위의 상부표면의 표면조도를 개선시키는 단계; 및
상기 표면조도 개선된 상기 SF층 상에 그리고 상기 솔더레지스트층의 상기 표면조도 개선된 영역 상에 걸쳐 솔더가 형성되도록 솔더 프린팅을 수행하는 단계;를 포함하는 회로기판의 솔더 프린팅 방법.
Forming a solder resist layer having an open region on a metal layer forming a circuit pattern;
Forming a surface treatment (SF) layer on the exposed metal layer through the open region;
Depositing a metal mast larger than the open area on the solder resist layer and improving the surface roughness of the exposed surface of the SF layer and the upper surface of the open area around the open area and the open area of the solder resist layer ; And
And performing solder printing so that solder is formed on the SF layer with improved surface roughness and over the surface roughness improved area of the solder resist layer.
청구항 4에 있어서,
상기 금속층은 구리(Cu) 재질을 포함하고,
상기 SF층은 주석(Tin), OSP(Organic Solderability Preservative), 금(Au), 은(Ag) 중의 어느 하나를 포함하는 재질로 형성되는 것을 특징으로 하는 회로기판의 솔더 프린팅 방법.
The method of claim 4,
Wherein the metal layer comprises a copper (Cu) material,
Wherein the SF layer is formed of a material containing at least one of tin, organic solderability preservative (OSP), gold (Au), and silver (Ag).
청구항 5에 있어서,
상기 SF층은 침지(Immersion) 주석도금, OSP(Organic Solderability Preservative) 도막형성, 무전해 니켈도금 후 침지(Immersion) 금도금, 전해 금도금, 침지(Immersion) 은도금 중의 하나의 방식으로 형성되는 것을 특징으로 하는 회로기판의 솔더 프린팅 방법.
The method of claim 5,
Wherein the SF layer is formed by one of the following methods: Immersion tin plating, Organic Solderability Preservative (OSP) film formation, Electroless nickel plating, Immersion gold plating, Electrolytic gold plating, Immersion silver plating Method of solder printing of circuit boards.
청구항 4 내지 6 중의 어느 하나에 있어서,
상기 표면조도를 개선시키는 단계에서는 플라즈마 처리를 수행하여 상기 표면조도를 개선시키는 것을 특징으로 하는 회로기판의 솔더 프린팅 방법.
The method according to any one of claims 4 to 6,
Wherein the step of improving the surface roughness comprises performing a plasma treatment to improve the surface roughness.
청구항 4 내지 6 중의 어느 하나에 있어서,
상기 솔더 프린팅을 수행하는 단계 이후에 상기 메탈마스크를 제거하여 솔더 프린트된 회로기판을 형성하는 단계를 더 포함하는 회로기판의 솔더 프린팅 방법.
The method according to any one of claims 4 to 6,
Further comprising the step of removing the metal mask to form a solder printed circuit board after performing the solder printing.
KR1020120157963A 2012-12-31 2012-12-31 Solder printed circuit board and method for solder-printing circuit board Ceased KR20140087541A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120157963A KR20140087541A (en) 2012-12-31 2012-12-31 Solder printed circuit board and method for solder-printing circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120157963A KR20140087541A (en) 2012-12-31 2012-12-31 Solder printed circuit board and method for solder-printing circuit board

Publications (1)

Publication Number Publication Date
KR20140087541A true KR20140087541A (en) 2014-07-09

Family

ID=51736448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120157963A Ceased KR20140087541A (en) 2012-12-31 2012-12-31 Solder printed circuit board and method for solder-printing circuit board

Country Status (1)

Country Link
KR (1) KR20140087541A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11004819B2 (en) 2019-09-27 2021-05-11 International Business Machines Corporation Prevention of bridging between solder joints
US11264314B2 (en) 2019-09-27 2022-03-01 International Business Machines Corporation Interconnection with side connection to substrate
US11735529B2 (en) 2021-05-21 2023-08-22 International Business Machines Corporation Side pad anchored by next adjacent via

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11004819B2 (en) 2019-09-27 2021-05-11 International Business Machines Corporation Prevention of bridging between solder joints
US11264314B2 (en) 2019-09-27 2022-03-01 International Business Machines Corporation Interconnection with side connection to substrate
US11456269B2 (en) 2019-09-27 2022-09-27 International Business Machines Corporation Prevention of bridging between solder joints
US11735529B2 (en) 2021-05-21 2023-08-22 International Business Machines Corporation Side pad anchored by next adjacent via

Similar Documents

Publication Publication Date Title
JP6081044B2 (en) Manufacturing method of package substrate unit
EP2747529B1 (en) Wiring board
US8069558B2 (en) Method for manufacturing substrate having built-in components
US20070298546A1 (en) Manufacturing method package substrate
TWI336220B (en) A method of forming a high density printed wiring board for mounting a semiconductor
TWI449485B (en) Printed circuit board and method for manufacturing the same
US20140117553A1 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
JP4022405B2 (en) Circuit board for mounting semiconductor chips
US20100295168A1 (en) Semiconductor package using conductive plug to replace solder ball
JP5530859B2 (en) Wiring board manufacturing method
CN101388376A (en) Semiconductor Package Substrate Structure
JP2020087967A (en) Printed wiring board and method for manufacturing the same
US9699912B2 (en) Wiring board
KR20140087541A (en) Solder printed circuit board and method for solder-printing circuit board
JP2014179430A (en) Multilayer printed wiring board for mounting semiconductor element
JP4376891B2 (en) Semiconductor module
US8952531B2 (en) Packaging method using solder coating ball and package having solder pattern including metal pattern
JP4376890B2 (en) Circuit board for mounting semiconductor chips
JP5942514B2 (en) Semiconductor package manufacturing method and semiconductor package
KR101184487B1 (en) Method of manufacturing a printed circuit board
KR100925666B1 (en) Solder Forming Method for Flip Chip Mounting
JP5769001B2 (en) Semiconductor device mounting package substrate and semiconductor package
US8580611B2 (en) Method for manufacturing wiring substrate
CN104981092A (en) Surface coating and semiconductor packaging part including same
JP2012195340A (en) Manufacturing method of semiconductor package

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20121231

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02011R01I

Patent event date: 20121231

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170309

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20170904

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20170309

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I