[go: up one dir, main page]

KR20140086675A - 데이터 출력 회로 - Google Patents

데이터 출력 회로 Download PDF

Info

Publication number
KR20140086675A
KR20140086675A KR1020120157427A KR20120157427A KR20140086675A KR 20140086675 A KR20140086675 A KR 20140086675A KR 1020120157427 A KR1020120157427 A KR 1020120157427A KR 20120157427 A KR20120157427 A KR 20120157427A KR 20140086675 A KR20140086675 A KR 20140086675A
Authority
KR
South Korea
Prior art keywords
voltage
transistor
back bias
pull
bias voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020120157427A
Other languages
English (en)
Inventor
장채규
왕종현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120157427A priority Critical patent/KR20140086675A/ko
Publication of KR20140086675A publication Critical patent/KR20140086675A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element

Landscapes

  • Logic Circuits (AREA)

Abstract

본 기술은 저전압 환경에서 동작하면서 누설 전류를 줄이기 위한 것으로 본 발명에 따른 데이터 출력 회로는 출력노드; 상기 출력노드로 출력되는 출력 데이터의 논리값이 하이인 경우 상기 출력노드를 풀업 구동하는 풀업 트랜지스터; 상기 출력 데이터의 논리값이 로우인 경우 상기 출력노드를 풀다운 구동하는 풀다운 트랜지스터; 및 상기 출력 데이터의 논리값에 따라 상기 풀업 트랜지스터와 상기 풀다운 트랜지스터의 백바이어스 전압을 조절하는 백바이어스 전압 조절부를 포함한다.

Description

데이터 출력 회로{DATA OUTPUT CIRCUIT}
본 발명은 낮은 전압에서도 동작하면서 누설 전류를 줄이는 데이터 출력 회로에 관한 것이다.
반도체 장치는 점점 고속화, 고집적화, 저전력화되어 가고 있다. 반도체 장치의 고속화, 저전력화를 위해서는 반도체 장치에 사용되는 소자가 저전압에서도 문제 없이 동작해야한다. 저전압에서 사용될 수 있도록 설계되지 않은 일반적인 소자를 사용하는 경우 저전압 환경에서 제대로 동작하지 않는다는 문제점이 있다. 또한 저전압에서 동작하도록 설계된 소자의 경우 누설 전류 문제가 발생할 수 있다. 예를 들어 일반적인 트랜지스터의 경우 문턱 전압이 높아서 저전압에 응답하여 동작하지 않는 문제점이 있고, 저전압 트랜지스터의 경우 문턱 전압이 낮아서 누설 전류가 증가한다는 문제점이 있다.
도 1은 종래의 데이터 출력 회로의 구성도이다.
도 1에 도시된 바와 같이, 데이터 출력 회로는 출력노드(OUT), 풀업 트랜지스터(P), 풀다운 트랜지스터(N)를 포함한다.
풀업 트랜지스터(P1)는 출력노드(OUT)로 출력되는 출력 데이터가 하이인 경우 턴온되어 출력노드(OUT)를 풀업 구동한다. 풀다운 트랜지스터(N)는 출력노드(OUT)로 출력되는 출력 데이터가 로우인 경우 턴온되어 출력노드(OUT)를 풀다운 구동한다. 입력노드(IN)로 입력되는 입력 데이터를 기준으로 보면 풀업 트랜지스터(P)는 입력 데이터가 로우인 경우 턴온되어 출력노드(OUT)를 풀업 구동하고, 풀다운 트랜지스터(N)는 입력 데이터가 하이인 경우 턴온되어 출력노드(OUT)를 풀다운 구동한다.
여기서 풀업 트랜지스터(P) 및 풀다운 트랜지스터(N)의 문턱전압의 절대값이 상대적으로 큰 경우(저전압 트랜지스터가 아닌 경우) 저전압에서 동작시 입력 데이터에 응답하여 잘 턴온되지 않는다. 입력 데이터의 하이에 대응하는 전압 레벨이 풀다운 트랜지스터(N)를 충분히 턴온시킬 만큼 높지 않고, 입력 데이터의 로우에 대응하는 전압 레벨이 풀업 트랜지스터(P)를 충분히 턴온시킬 만큼 낮지 않기 때문이다. 따라서 입력 데이터가 출력노드(OUT)로 제대로 출력되지 않는다.
또한 풀업 트랜지스터(P) 및 풀다운 트랜지스터(N)의 문턱전압의 절대값이 상대적으로 작은 경우(저전압 트랜지스터인 경우) 저전압에서 동작시 입력 데이터에 응답하여 출력노드(OUT)를 구동하는 것은 문제가 없지만 문턱전압의 절대값의 크기가 작기 때문에 누설 전류를 차단하기 어렵다는 문제점이 있다.
참고로 VDD, VSS는 각각 전원전압 및 기저전압을 나타낸다.
본 발명은 데이터 출력시 출력노드를 구동하는 트랜지스터의 문턱전압의 절대값을 감소시킴으로써 저전압에서 동작하는 데이터 출력 회로를 제공한다.
또한 본 발명은 데이터 출력시 출력노드를 구동하지 않는 트랜지스터의 문턱전압의 절대값을 증가시킴으로써 누설 전류를 줄인 데이터 출력 회로를 제공한다.
본 발명에 따른 데이터 출력 회로는 출력노드; 상기 출력노드로 출력되는 출력 데이터의 논리값이 하이인 경우 상기 출력노드를 풀업 구동하는 풀업 트랜지스터; 상기 출력 데이터의 논리값이 로우인 경우 상기 출력노드를 풀다운 구동하는 풀다운 트랜지스터; 및 상기 출력 데이터의 논리값에 따라 상기 풀업 트랜지스터와 상기 풀다운 트랜지스터의 백바이어스 전압을 조절하는 백바이어스 전압 조절부를 포함할 수 있다.
또한 본 발명에 따른 데이터 출력 회로는 출력노드; 상기 출력노드로 출력되는 출력 데이터의 논리값이 하이인 경우 상기 출력노드를 풀업 구동하는 피모스 트랜지스터; 상기 출력 데이터의 논리값이 로우인 경우 상기 출력노드를 풀다운 구동하는 엔모스 트랜지스터; 및 상기 출력 데이터의 논리값이 하이인 경우 상기 피모스 트랜지스터의 소스에 인가된 전압보다 낮은 전압을 상기 피모스 트랜지스터의 백바이어스 전압으로 인가하고 상기 엔모스 트랜지스터의 소스에 인가된 전압보다 낮은 전압을 상기 엔모스 트랜지스터의 백바이어스 전압으로 인가하고, 상기 출력 데이터의 논리값이 로우인 경우 상기 엔모스 트랜지스터의 소스에 인가된 전압보다 높은 전압을 상기 엔모스 트랜지스터의 백바이어스 전압으로 인가하고 상기 피모스 트랜지스터의 소스에 인가된 전압보다 높은 전압을 상기 피모스 트랜지스터의 백바이어스 전압으로 인가하는 백바이어스 전압 조절부를 포함할 수 있다.
또한 본 발명에 따른 데이터 출력 회로는 출력노드; 상기 출력노드로 출력되는 출력 데이터의 논리값이 하이인 경우 상기 출력노드를 풀업 구동하는 피모스 트랜지스터; 상기 출력 데이터의 논리값이 로우인 경우 상기 출력노드를 풀다운 구동하는 엔모스 트랜지스터; 및 상기 출력 데이터의 논리값이 하이인 경우 상기 피모스 트랜지스터의 소스에 인가된 전압보다 낮은 전압을 상기 피모스 트랜지스터의 백바이어스 전압으로 인가하고 상기 엔모스 트랜지스터의 소스에 인가된 전압과 같은 전압을 상기 엔모스 트랜지스터의 백바이어스 전압으로 인가하고, 상기 출력 데이터의 논리값이 로우인 경우 상기 엔모스 트랜지스터의 소스에 인가된 전압보다 높은 전압을 상기 엔모스 트랜지스터의 백바이어스 전압으로 인가하고 상기 피모스 트랜지스터의 소스에 인가된 전압과 같은 전압을 상기 피모스 트랜지스터의 백바이어스 전압으로 인가하는 백바이어스 전압 조절부를 포함할 수 있다.
또한 본 발명에 따른 데이터 출력 회로는 입력노드; 출력노드; 입력노드로 입력되는 입력 데이터의 논리값이 로우인 경우 상기 출력노드를 풀업 구동하는 풀업 트랜지스터; 상기 입력 데이터의 논리값이 하이인 경우 상기 출력노드를 풀다운 구동하는 풀다운 트랜지스터; 및 상기 입력 데이터에 응답하여 상기 풀업 트랜지스터와 상기 풀다운 트랜지스터의 백바이어스 전압을 조절하는 백바이어스 전압 조절부를 포함할 수 있다.
본 기술은 데이터 출력시 출력노드를 구동하는 트랜지스터의 문턱전압의 절대값을 감소시켜 입력되는 데이터의 논리값에 대응하는 전압 레벨의 절대값이 작아도 구동 트랜지스터가 충분히 턴온되어 출력노드를 구동하므로 저전압에서도 문제 없이 동작한다.
또한 본 기술은 데이터 출력시 출력노드를 구동하지 않는 트랜지스터의 문턱전압의 절대값을 증가시켜 트랜지스터가 더 확실하게 턴오프되어 누설 전류를 효과적으로 차단한다.
도 1은 종래의 데이터 출력 회로의 구성도,
도 2는 본 발명의 일 실시예에 따른 데이터 출력 회로의 구성도,
도 3은 본 발명의 다른 일 실시예에 따른 데이터 출력 회로의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 데이터 출력 회로의 구성도이다.
도 2에 도시된 바와 같이, 데이터 출력 회로는 출력노드(OUT), 출력노드(OUT)로 출력되는 출력 데이터의 논리값이 하이인 경우 출력노드(OUT)를 풀업 구동하는 풀업 트랜지스터(P), 출력 데이터의 논리값이 로우인 경우 출력노드(OUT)를 풀다운 구동하는 풀다운 트랜지스터(N), 및 출력 데이터의 논리값에 따라 풀업 트랜지스터(P)와 풀다운 트랜지스터(N)의 백바이어스 전압을 조절하는 백바이어스 전압 조절부(210)를 포함한다.
도 2를 참조하여 데이터 출력 회로에 대해 설명한다.
풀업 트랜지스터(P)는 출력 데이터가 하이인 경우 출력노드(OUT)를 풀업 구동한다. 풀업 트랜지스터(P)는 소스(S)에 전원전압(VDD)가 인가되고, 드레인(D)이 출력노드(OUT)에 연결되고, 게이트(G)가 입력노드(IN)에 연결된 피모스 트랜지스터일 수 있다. 풀업 트랜지스터(P)의 'B'단자를 통해 풀업 트랜지스터(P)의 벌크(bulk)에 전압이 인가된다. 참고로 트랜지스터의 벌크에 인가되는 전압이 백바이어스 전압이다.
풀다운 트랜지스터(N)는 출력 데이터가 로우인 경우 출력노드(OUT)를 풀다운 구동한다. 풀다운 트랜지스터(N)는 소스(S)에 기저전압(VSS)이 인가되고, 드레인(D)이 출력노드(OUT)에 연결되고, 게이트(G)가 입력노드(IN)에 연결된 엔모스 트랜지스터 일 수 있다. 풀다운 트랜지스터(N)의 'B'단자를 통해 풀다운 트랜지스터(N)의 벌크(bulk)에 전압이 인가된다.
백바이어스 전압 조절부(210)는 출력 데이터의 논리값에 따라 풀업 트랜지스터(P)와 풀다운 트랜지스터(N)의 문턱전압의 절대값을 조절한다. 백바이어스 전압 조절부(210)는 출력 데이터의 논리값에 따라 출력 노드(OUT)를 구동하는 트랜지스터의 문턱전압의 절대값을 작게 만들어 출력 노드(OUT)가 더욱 잘 구동되도록하고, 출력 노드(OUT)를 구동하지 않는 트랜지스터의 문턱전압의 절대값을 크게 만들어 누설 전류를 줄인다.
보다 자세히 살펴보면 백바이어스 전압 조절부(210)는 출력 데이터의 논리값이 하이인 경우 풀업 트랜지스터(P)의 문턱전압의 절대값이 작아지고 풀다운 트랜지스터(N)의 문턱전압의 절대값이 커지도록 풀업 트랜지스터(P)와 풀다운 트랜지스터(N)의 백바이어스 전압을 조절한다. 출력 데이터의 논리값이 하이인 경우 풀업 트랜지스터(P)가 출력 노드(OUT)를 풀업 구동하므로 풀업 트랜지스터(P)의 문턱전압의 절대값을 작게 만들면 풀업 트랜지스터(P)는 더욱 잘 턴온되므로 출력 노드(OUT)가 더욱 강하게 풀업 구동된다. 따라서 출력 데이터의 논리값이 하이로 더 빠르게 천이한다. 이때 출력 노드(OUT)를 구동하는 것과 관계없는 풀다운 트랜지스터(N)는 문턱전압의 절대값이 커지므로 풀다운 트랜지스터(N)를 통해 누설되는 전류를 줄일 수 있다.
반면에 백바이어스 전압 조절부(210)는 출력 데이터의 논리값이 로우인 경우 풀다운 트랜지스터(N)의 문턱전압의 절대값이 작아지고 풀업 트랜지스터(P)의 문턱전압의 절대값이 커지도록 풀다운 트랜지스터(N)와 풀업 트랜지스터(P)의 백바이어스 전압을 조절한다. 출력 데이터의 논리값이 로우인 경우 풀다운 트랜지스터(N)가 출력 노드(OUT)를 풀다운 구동하므로 풀다운 트랜지스터(N)의 문턱전압의 절대값을 작게 만들면 풀다운 트랜지스터(N)는 더욱 잘 턴온되므로 출력 노드(OUT)가 더욱 강하게 풀다운 구동된다. 따라서 출력 데이터의 논리값이 로우로 더 빠르게 천이한다. 이때 출력 노드(OUT)를 구동하는 것과 관계없는 풀업 트랜지스터(P)는 문턱전압의 절대값이 커지므로 풀업 트랜지스터(P)를 통해 누설되는 전류를 줄일 수 있다.
백바이어스 전압 조절부(210)는 풀업 트랜지스터(P)와 풀다운 트랜지스터(N)의 백바이어스 전압을 조절함으로써 풀업 트랜지스터(P)와 풀다운 트랜지스터(N)의 문턱전압의 절대값을 조절한다. 이하에서는 풀업 트랜지스터(P)와 풀다운 트랜지스터(N)의 백바이어스 전압을 조절하는 방법을 중심으로 백바이어스 조절부(210)의 동작에 대해 설명한다.
백바이어스 전압 조절부(210)는 출력 데이터의 논리값이 하이인 경우 피모스 트랜지스터(P)의 백바이어스 전압(P의 B노드에 인가되는 전압)이 피모스 트랜지스터(P)의 소스(S)에 인가된 전압보다 낮아지도록 하고, 엔모스 트랜지스터(N)의 백바이어스 전압이 엔모스 트랜지스터(N)의 소스(S)에 인가된 전압과 같거나 또는 엔모스 트랜지스터(N)의 백바이어스 전압(N의 B노드에 인가되는 전압)이 엔모스 트랜지스터(N)의 소스(S)에 인가된 전압보다 낮아지도록 한다. 피모스 트랜지스터(P)는 소스(S)에 인가된 전압보다 낮은 전압을 백바이어스 전압으로 인가하면 문턱전압의 절대값이 작아진다. 엔모스 트랜지스터(N)는 소스(S)에 인가된 전압과 같은 레벨을 전압이나 소스(S)에 인가된 전압보다 낮은 전압을 백바이어스 전압으로 인가하면 문턱전압의 절대값이 커진다.
또한 백바이어스 전압 조절부(210)는 출력 데이터의 논리값이 로우인 경우 엔모스 트랜지스터(N)의 백바이어스 전압이 엔모스 트랜지스터(N)의 소스(S)에 인가된 전압보다 높아지도록 하고, 피모스 트랜지스터(P)의 백바이어스 전압이 피모스 트랜지스터(P)의 소스(S)에 인가된 전압과 같거나 또는 피모스 트랜지스터(P)의 백바이어스 전압이 피모스 트랜지스터(P)의 소스(S)에 인가된 전압보다 높아지도록 한다. 엔모스 트랜지스터(N)는 소스(S)에 인가된 전압보다 높은 전압을 백바이어스 전압으로 인가하면 문턱전압의 절대값이 작아진다. 피모스 트랜지스터(P)는 소스(S)에 인가된 전압과 같은 레벨을 전압이나 소스(S)에 인가된 전압보다 높은 전압을 백바이어스 전압으로 인가하면 문턱전압의 절대값이 커진다.
백바이어스 전압 조절부(210)는 출력 데이터의 논리값이 하이인 경우 피모스 트랜지스터(P)의 소스(S)에 인가된 전압보다 낮은 전압(V1)을 피모스 트랜지스터(P)의 백바이어스 전압으로 전달하고 출력 데이터의 논리값이 로우인 경우 피모스 트랜지스터(P)의 소스(S)에 인가된 전압과 같거나 피모스 트랜지스터(P)의 소스(S)에 인가된 전압보다 높은 전압(V2)을 피모스 트랜지스터(P)의 백바이어스 전압으로 전달하는 제1전압 조절부(211)를 포함한다.
또한 백바이어스 전압 조절부(210)는 출력 데이터의 논리값이 하이인 경우 엔모스 트랜지스터(N)의 소스(S)에 인가된 전압과 같거나 엔모스 트랜지스터(N)의 소스(S)에 인가된 전압보다 낮은 전압(V3)을 엔모스 트랜지스터(N)의 백바이어스 전압으로 전달하고 출력 데이터의 논리값이 로우인 경우 엔모스 트랜지스터(N)의 소스(S)에 인가된 전압보다 높은 전압(V4)을 엔모스 트랜지스터(N)의 백바이어스 전압으로 전달하는 제2전압 조절부(212)를 포함한다.
도 2의 실시예에서 제1전압 조절부(211)는 저항(R1) 및 트랜지스터(P1, N1)를 포함하고, 제2전압 조절부(212)는 저항(R2) 및 트랜지스터(P2, N2)를 포함한다.
입력 노드(IN)로 입력되는 입력 데이터가 로우이면 출력 데이터는 하이가 된다. 입력 데이터가 로우이면 제1전압 조절부(211)에서 엔모스 트랜지스터(N1)가 턴온되고 피모스 트랜지스터(P1)가 턴오프된다. 따라서 전압분배의 법칙에 의해 전원전압(VDD)을 분배하여 생성되는 'V1'가 피모스 트랜지스터(P)의 백바이어스 전압으로 전달된다. 제2전압 조절부(212)에서 엔모스 트랜지스터(N2)가 턴온되고 피모스 트랜지스터(P2)가 턴오프된다. 따라서 'V3'가 엔모스 트랜지스터(N)의 백바이어스 전압을 전달된다.
입력 노드(IN)로 입력되는 입력 데이터가 하이이면 출력 데이터는 로우가 된다. 입력 데이터가 로우이면 제1전압 조절부(211)에서 피모스 트랜지스터(P1)가 턴온되고 엔모스 트랜지스터(N1)가 턴오프된다. 따라서 'V2'가 피모스 트랜지스터(P)의 백바이어스 전압으로 전달된다. 제2전압 조절부(212)에서 피모스 트랜지스터(P2)가 턴온되고 엔모스 트랜지스터(N2)가 턴오프된다. 따라서 전압분배의 법칙에 의해 전원전압(VDD)을 분배하여 생성되는 'V4'가 엔모스 트랜지스터(N)의 백바이어스 전압을 전달된다.
도 2에서는 입력 노드(IN)로 입력되는 입력 데이터가 바로 피모스 트랜지스터(P)와 엔모스 트랜지스터(N)의 게이트(G)로 전달되는 경우를 도시하였지만 입력 노드(IN)로 입력되는 입력 데이터를 소정의 지연값만큼 지연시켜 피모스 트랜지스터(P)와 엔모스 트랜지스터(N)의 게이트(G)로 전달할 수도 있다. 이 경우 입력 노드(IN)와 피모스 트랜지스터(P)와 엔모스 트랜지스터(N)의 게이트(G) 사이에 신호를 지연시키는 지연회로가 포함될 수 있다.
본 발명에 따른 데이터 출력 회로는 본 기술은 데이터 출력시 출력노드를 구동하는 트랜지스터의 문턱전압의 절대값을 감소시켜 입력되는 데이터의 논리값에 대응하는 전압 레벨의 절대값이 작아도 구동 트랜지스터가 충분히 턴온되어 출력노드를 구동하므로 저전압에서도 문제없이 동작한다. 또한 출력노드를 구동하지 않는 트랜지스터의 문턱전압의 절대값을 증가시켜 트랜지스터가 더 확실하게 턴오프되어 누설 전류를 효과적으로 차단한다.
도 3은 본 발명의 다른 일 실시예에 따른 데이터 출력 회로의 구성도이다.
도 3에 도시된 바와 같이, 데이터 출력 회로는 입력노드(IN), 출력노드(OUT), 입력노드(IN)로 입력되는 입력 데이터(IN_DATA)의 논리값이 로우인 경우 출력노드(OUT)를 풀업 구동하는 풀업 트랜지스터(P), 입력 데이터(IN_DATA)의 논리값이 하이인 경우 출력노드(OUT)를 풀다운 구동하는 풀다운 트랜지스터(N) 및 입력 데이터(IN_DATA)에 응답하여 풀업 트랜지스터(P)와 풀다운 트랜지스터(N)의 백바이어스 전압을 조절하는 백바이어스 전압 조절부(310)를 포함한다.
도 3을 참조하여 데이터 출력 회로에 대해 설명한다.
도 3의 데이터 출력 회로의 구성 및 동작은 도 2의 데이터 출력 회로의 동작과 거의 유사하다. 다만 백바이어스 전압 조절부(310)의 구성이 도 2의 백바이어스 전압 조절부(210)의 구성과 다르다 따라서 이를 중심으로 설명한다.
백바이어스 전압 조절부(310)는 입력 노드(IN)로 입력되는 입력 데이터(IN_DATA)에 응답하여 풀업 트랜지스터(P)와 풀다운 트랜지스터(N)의 백바이어스 전압을 조절함으로써 풀업 트랜지스터(P)와 풀다운 트랜지스터(N)의 문턱전압의 절대값을 조절한다.
백바이어스 전압 조절부(310)는 입력 데이터의 논리값이 로우인 경우 상기 풀업 트랜지스터(P)의 문턱전압의 절대값이 작아지고 풀다운 트랜지스터(N)의 문턱전압의 절대값이 커지도록 풀업 트랜지스터(P)와 풀다운 트랜지스터(N)의 백바이어스 전압을 조절하고, 입력 데이터(IN_DATA)의 논리값이 하이인 경우 풀다운 트랜지스터(P)의 문턱전압의 절대값이 작아지고 풀업 트랜지스터(P)의 문턱전압의 절대값이 커지도록 풀다운 트랜지스터(N)와 풀업 트랜지스터(P)의 백바이어스 전압을 조절한다.
백바이어스 전압 조절부(310)는 입력 데이터(IN_DATA)에 응답하여 풀업 트랜지스터(P)와 풀다운 트랜지스터(N)의 백바이어스 전압을 조절함으로써 풀업 트랜지스터(P)와 풀다운 트랜지스터(N)의 문턱전압의 절대값을 조절한다. 이하에서는 풀업 트랜지스터(P)와 풀다운 트랜지스터(N)의 백바이어스 전압을 조절하는 방법을 중심으로 백바이어스 조절부(310)의 동작에 대해 설명한다.
백바이어스 전압 조절부(310)는 입력 데이터(IN_DATA)의 논리값이 로우인 경우 피모스 트랜지스터(P)의 백바이어스 전압이 피모스 트랜지스터(P)의 소스(S)에 인가된 전압보다 낮아지도록 하고, 엔모스 트랜지스터(N)의 백바이어스 전압이 엔모스 트랜지스터(N)의 소스(S)에 인가된 전압과 같거나 또는 엔모스 트랜지스터(N)의 백바이어스 전압이 엔모스 트랜지스터(N)의 소스(S)에 인가된 전압보다 낮아지도록 한다.
또한 백바이어스 전압 조절부(310)는 입력 데이터(IN_DATA)의 논리값이 하이인 경우 엔모스 트랜지스터(N)의 백바이어스 전압이 엔모스 트랜지스터(N)의 소스(S)에 인가된 전압보다 높아지도록 하고, 피모스 트랜지스터(P)의 백바이어스 전압이 피모스 트랜지스터(P)의 소스(S)에 인가된 전압과 같거나 또는 피모스 트랜지스터(P)의 백바이어스 전압이 피모스 트랜지스터(P)의 소스(S)에 인가된 전압보다 높아지도록 한다.
백바이어스 전압 조절부(310)는 입력 데이터(IN_DATA)의 논리값이 로우인 경우 피모스 트랜지스터(P)의 소스(S)에 인가된 전압보다 낮은 전압(V1)을 피모스 트랜지스터(P)의 백바이어스 전압으로 전달하고 입력 데이터(IN_DATA)의 논리값이 하이인 경우 피모스 트랜지스터(P)의 소스(S)에 인가된 전압과 같거나 피모스 트랜지스터(P)의 소스(S)에 인가된 전압보다 높은 전압(V2)을 피모스 트랜지스터(P)의 백바이어스 전압으로 전달하는 제1전압 조절부(211)를 포함한다.
또한 백바이어스 전압 조절부(310)는 입력 데이터(IN_DATA)의 논리값이 로우인 경우 엔모스 트랜지스터(N)의 소스(S)에 인가된 전압과 같거나 엔모스 트랜지스터(N)의 소스(S)에 인가된 전압보다 낮은 전압(V3)을 엔모스 트랜지스터(N)의 백바이어스 전압으로 전달하고 입력 데이터(IN_DATA)의 논리값이 로우인 경우 엔모스 트랜지스터(N)의 소스(S)에 인가된 전압보다 높은 전압(V4)을 엔모스 트랜지스터(N)의 백바이어스 전압으로 전달하는 제2전압 조절부(212)를 포함한다.
도 3의 실시예에서 제1전압 조절부(211)는 2개의 피모스 트랜지스터(P1, P2)를 포함하고, 제2전압 조절부(212)는 2개의 엔모스 트랜지스터(N1, N2)를 포함한다.
입력 데이터(IN_DATA)가 로우이면 제1전압 조절부(211)에서 'P1'은 턴온되고, 'P2'는 턴오프된다. 따라서 'V1'가 피모스 트랜지스터(P)의 백바이어스 전압으로 전달된다. 제2전압 조절부(212)에서 'N2'가 턴온되고 'N1'이 턴오프된다. 따라서 'V3'가 엔모스 트랜지스터(N)의 백바이어스 전압을 전달된다.
입력 데이터(IN_DATA)가 로우이면 제1전압 조절부(211)에서 'P2'은 턴온되고, 'P1'는 턴오프된다. 따라서 'V2'가 피모스 트랜지스터(P)의 백바이어스 전압으로 전달된다. 제2전압 조절부(212)에서 'N1'가 턴온되고 'N2'이 턴오프된다. 따라서 'V4'가 엔모스 트랜지스터(N)의 백바이어스 전압을 전달된다.
도 3의 데이터 출력 회로의 효과는 도 2의 데이터 출력 회로의 효과와 동일하다. 도 2에서는 백바이어스 전압 조절부(210)가 출력 데이터의 논리값을 기준으로 동작한다는 것을 중심으로 설명한 것이고, 도 3에서는 백바이어스 전압 조절부(310)가 입력 데이터(IN_DATA)에 응답하여 동작한다는 것을 중심으로 설명한 것이다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (14)

  1. 출력노드;
    상기 출력노드로 출력되는 출력 데이터의 논리값이 하이인 경우 상기 출력노드를 풀업 구동하는 풀업 트랜지스터;
    상기 출력 데이터의 논리값이 로우인 경우 상기 출력노드를 풀다운 구동하는 풀다운 트랜지스터; 및
    상기 출력 데이터의 논리값에 따라 상기 풀업 트랜지스터와 상기 풀다운 트랜지스터의 백바이어스 전압을 조절하는 백바이어스 전압 조절부
    를 포함하는 데이터 출력 회로.
  2. 제 1항에 있어서,
    상기 백바이어스 전압 조절부는
    상기 출력 데이터의 논리값이 하이인 경우 상기 풀업 트랜지스터의 문턱전압의 절대값이 작아지고 상기 풀다운 트랜지스터의 문턱전압의 절대값이 커지도록 상기 풀업 트랜지스터와 상기 풀다운 트랜지스터의 백바이어스 전압을 조절하고,
    상기 출력 데이터의 논리값이 로우인 경우 상기 풀다운 트랜지스터의 문턱전압의 절대값이 작아지고 상기 풀업 트랜지스터의 문턱전압의 절대값이 커지도록 상기 풀다운 트랜지스터와 상기 풀업 트랜지스터의 백바이어스 전압을 조절하는 데이터 출력 회로.
  3. 제 2항에 있어서,
    상기 풀업 트랜지스터는 피모스 트랜지스터이고, 상기 풀다운 트랜지스터는 엔모스 트랜지스터인 데이터 출력 회로.
  4. 제 3항에 있어서,
    상기 백바이어스 전압 조절부는
    상기 출력 데이터의 논리값이 하이인 경우 상기 피모스 트랜지스터의 백바이어스 전압이 상기 피모스 트랜지스터의 소스에 인가된 전압보다 낮아지도록 하고 상기 엔모스 트랜지스터의 백바이어스 전압이 상기 엔모스 트랜지스터의 소스에 인가된 전압보다 낮아지도록 하고,
    상기 출력 데이터의 논리값이 로우인 경우 상기 엔모스 트랜지스터의 백바이어스 전압이 상기 엔모스 트랜지스터의 소스에 인가된 전압보다 높아지도록하고 상기 피모스 트랜지스터의 백바이어스 전압이 상기 피모스 트랜지스터의 소스에 인가된 전압보다 높아지도록 하는 데이터 출력 회로.
  5. 제 4항에 있어서,
    상기 백바이어스 전압 조절부는
    상기 출력 데이터의 논리값이 하이인 경우 상기 피모스 트랜지스터의 소스에 인가된 전압보다 낮은 전압을 상기 피모스 트랜지스터의 백바이어스 전압으로 전달하고 상기 출력 데이터의 논리값이 로우인 경우 상기 피모스 트랜지스터의 소스에 인가된 전압보다 높은 전압을 상기 피모스 트랜지스터의 백바이어스 전압으로 전달하는 제1전압 조절부; 및
    상기 출력 데이터의 논리값이 하이인 경우 상기 엔모스 트랜지스터의 소스에 인가된 전압보다 낮은 전압을 상기 엔모스 트랜지스터의 백바이어스 전압으로 전달하고 상기 출력 데이터의 논리값이 로우인 경우 상기 엔모스 트랜지스터의 소스에 인가된 전압보다 높은 전압을 상기 엔모스 트랜지스터의 백바이어스 전압으로 전달하는 제2전압 조절부
    를 포함하는 데이터 출력 회로.
  6. 제 3항에 있어서,
    상기 백바이어스 조절부는
    상기 출력 데이터의 논리값이 하이인 경우 상기 엔모스 트랜지스터의 백바이어스 전압이 상기 엔모스 트랜지스터의 소스에 인가된 전압과 같아지도록 하고,
    상기 출력 데이터의 논리값이 로우인 경우 상기 피모스 트랜지스터의 백바이어스 전압이 상기 피모스 트랜지스터의 소스에 인가된 전압과 같아지도록 하는 데이터 출력 회로.
  7. 제 6항에 있어서,
    상기 백바이어스 전압 조절부는
    상기 출력 데이터의 논리값이 하이인 경우 상기 피모스 트랜지스터의 소스에 인가된 전압보다 낮은 전압을 상기 피모스 트랜지스터의 백바이어스 전압으로 전달하고 상기 출력 데이터의 논리값이 로우인 경우 상기 피모스 트랜지스터의 소스에 인가된 전압과 같은 전압을 상기 피모스 트랜지스터의 백바이어스 전압으로 전달하는 제1전압 조절부; 및
    상기 출력 데이터의 논리값이 하이인 경우 상기 엔모스 트랜지스터의 소스에 인가된 전압과 같은 전압을 상기 엔모스 트랜지스터의 백바이어스 전압으로 전달하고 상기 출력 데이터의 논리값이 로우인 경우 상기 엔모스 트랜지스터의 소스에 인가된 전압보다 높은 전압을 상기 엔모스 트랜지스터의 백바이어스 전압으로 전달하는 제2전압 조절부
    를 포함하는 데이터 출력 회로.
  8. 출력노드;
    상기 출력노드로 출력되는 출력 데이터의 논리값이 하이인 경우 상기 출력노드를 풀업 구동하는 피모스 트랜지스터;
    상기 출력 데이터의 논리값이 로우인 경우 상기 출력노드를 풀다운 구동하는 엔모스 트랜지스터; 및
    상기 출력 데이터의 논리값이 하이인 경우 상기 피모스 트랜지스터의 소스에 인가된 전압보다 낮은 전압을 상기 피모스 트랜지스터의 백바이어스 전압으로 인가하고 상기 엔모스 트랜지스터의 소스에 인가된 전압보다 낮은 전압을 상기 엔모스 트랜지스터의 백바이어스 전압으로 인가하고, 상기 출력 데이터의 논리값이 로우인 경우 상기 엔모스 트랜지스터의 소스에 인가된 전압보다 높은 전압을 상기 엔모스 트랜지스터의 백바이어스 전압으로 인가하고 상기 피모스 트랜지스터의 소스에 인가된 전압보다 높은 전압을 상기 피모스 트랜지스터의 백바이어스 전압으로 인가하는 백바이어스 전압 조절부
    를 포함하는 데이터 출력 회로.
  9. 출력노드;
    상기 출력노드로 출력되는 출력 데이터의 논리값이 하이인 경우 상기 출력노드를 풀업 구동하는 피모스 트랜지스터;
    상기 출력 데이터의 논리값이 로우인 경우 상기 출력노드를 풀다운 구동하는 엔모스 트랜지스터; 및
    상기 출력 데이터의 논리값이 하이인 경우 상기 피모스 트랜지스터의 소스에 인가된 전압보다 낮은 전압을 상기 피모스 트랜지스터의 백바이어스 전압으로 인가하고 상기 엔모스 트랜지스터의 소스에 인가된 전압과 같은 전압을 상기 엔모스 트랜지스터의 백바이어스 전압으로 인가하고, 상기 출력 데이터의 논리값이 로우인 경우 상기 엔모스 트랜지스터의 소스에 인가된 전압보다 높은 전압을 상기 엔모스 트랜지스터의 백바이어스 전압으로 인가하고 상기 피모스 트랜지스터의 소스에 인가된 전압과 같은 전압을 상기 피모스 트랜지스터의 백바이어스 전압으로 인가하는 백바이어스 전압 조절부
    를 포함하는 데이터 출력 회로.
  10. 입력노드;
    출력노드;
    입력노드로 입력되는 입력 데이터의 논리값이 로우인 경우 상기 출력노드를 풀업 구동하는 풀업 트랜지스터;
    상기 입력 데이터의 논리값이 하이인 경우 상기 출력노드를 풀다운 구동하는 풀다운 트랜지스터; 및
    상기 입력 데이터에 응답하여 상기 풀업 트랜지스터와 상기 풀다운 트랜지스터의 백바이어스 전압을 조절하는 백바이어스 전압 조절부
    를 포함하는 데이터 출력 회로.
  11. 제 10항에 있어서,
    상기 백바이어스 전압 조절부는
    상기 입력 데이터의 논리값이 로우인 경우 상기 풀업 트랜지스터의 문턱전압의 절대값이 작아지고 상기 풀다운 트랜지스터의 문턱전압의 절대값이 커지도록 상기 풀업 트랜지스터와 상기 풀다운 트랜지스터의 백바이어스 전압을 조절하고,
    상기 입력 데이터의 논리값이 하이인 경우 상기 풀다운 트랜지스터의 문턱전압의 절대값이 작아지고 상기 풀업 트랜지스터의 문턱전압의 절대값이 커지도록 상기 풀다운 트랜지스터와 상기 풀업 트랜지스터의 백바이어스 전압을 조절하는 데이터 출력 회로.
  12. 제 11항에 있어서,
    상기 풀업 트랜지스터는 피모스 트랜지스터이고, 상기 풀다운 트랜지스터는 엔모스 트랜지스터인 데이터 출력 회로.
  13. 제 12항에 있어서,
    상기 백바이어스 전압 조절부는
    상기 입력 데이터의 논리값이 로우인 경우 상기 피모스 트랜지스터의 백바이어스 전압이 상기 피모스 트랜지스터의 소스에 인가된 전압보다 낮아지도록 하고 상기 엔모스 트랜지스터의 백바이어스 전압이 상기 엔모스 트랜지스터의 소스에 인가된 전압보다 낮아지도록 하고,
    상기 입력 데이터의 논리값이 하이인 경우 상기 엔모스 트랜지스터의 백바이어스 전압이 상기 엔모스 트랜지스터의 소스에 인가된 전압보다 높아지도록하고 상기 피모스 트랜지스터의 백바이어스 전압이 상기 피모스 트랜지스터의 소스에 인가된 전압보다 높아지도록 하는 데이터 출력 회로.
  14. 제 12항에 있어서,
    상기 백바이어스 조절부는
    상기 입력 데이터의 논리값이 로우인 경우 상기 엔모스 트랜지스터의 백바이어스 전압이 상기 엔모스 트랜지스터의 소스에 인가된 전압과 같아지도록 하고,
    상기 입력 데이터의 논리값이 하이인 경우 상기 피모스 트랜지스터의 백바이어스 전압이 상기 피모스 트랜지스터의 소스에 인가된 전압과 같아지도록 하는 데이터 출력 회로.
KR1020120157427A 2012-12-28 2012-12-28 데이터 출력 회로 Ceased KR20140086675A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120157427A KR20140086675A (ko) 2012-12-28 2012-12-28 데이터 출력 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120157427A KR20140086675A (ko) 2012-12-28 2012-12-28 데이터 출력 회로

Publications (1)

Publication Number Publication Date
KR20140086675A true KR20140086675A (ko) 2014-07-08

Family

ID=51735890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120157427A Ceased KR20140086675A (ko) 2012-12-28 2012-12-28 데이터 출력 회로

Country Status (1)

Country Link
KR (1) KR20140086675A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170082956A (ko) * 2016-01-07 2017-07-17 에스케이하이닉스 주식회사 반도체 장치
CN107251434A (zh) * 2015-02-25 2017-10-13 高通股份有限公司 具有反向供电预防的输出驱动器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107251434A (zh) * 2015-02-25 2017-10-13 高通股份有限公司 具有反向供电预防的输出驱动器
CN107251434B (zh) * 2015-02-25 2020-08-18 高通股份有限公司 具有反向供电预防的输出驱动器
KR20170082956A (ko) * 2016-01-07 2017-07-17 에스케이하이닉스 주식회사 반도체 장치
US9722579B1 (en) 2016-01-07 2017-08-01 SK Hynix Inc. Semiconductor device

Similar Documents

Publication Publication Date Title
US11695412B2 (en) Multi-voltage input output device
US9614529B1 (en) Input/output (I/O) driver implementing dynamic gate biasing of buffer transistors
KR100991383B1 (ko) 반도체 장치의 출력 드라이버
EP0621694A2 (en) Low power interface circuit
US8018245B2 (en) Semiconductor device
TWI468892B (zh) 用以調整電壓之設備及方法以及電子裝置
US9634662B2 (en) High-voltage-tolerant pull-up resistor circuit
WO2018005115A1 (en) Edp mipi dsi combination architecture
US20160285453A1 (en) Driver using pull-up nmos transistor
US9337842B1 (en) Low voltage differential signaling (LVDS) driving circuit
JP5211889B2 (ja) 半導体集積回路
US20140368237A1 (en) Driving device
US10063233B2 (en) Method of operating a pull-up circuit
CN105703761B (zh) 输入/输出驱动电路
US20150280712A1 (en) Data output circuit of semiconductor apparatus
US20050068070A1 (en) I/O buffer with wide range voltage translator
KR20140086675A (ko) 데이터 출력 회로
KR102320544B1 (ko) 레벨 쉬프터
KR100432573B1 (ko) 임피던스 조절이 가능한 출력 구동 회로를 갖는 반도체 장치
KR102475620B1 (ko) 반도체 장치
WO2020100681A1 (ja) レベルシフト回路、及び電子機器
TWI630794B (zh) 位準移位電路及整合電路
US9685952B2 (en) Transmitter
US9223330B2 (en) Internal voltage generation circuit
JP6890016B2 (ja) 半導体回路、半導体装置、及び制御方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20121228

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20171101

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20121228

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20181031

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20190521

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20181031

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I