[go: up one dir, main page]

KR20140065105A - 고효율 발광 다이오드 - Google Patents

고효율 발광 다이오드 Download PDF

Info

Publication number
KR20140065105A
KR20140065105A KR1020120132209A KR20120132209A KR20140065105A KR 20140065105 A KR20140065105 A KR 20140065105A KR 1020120132209 A KR1020120132209 A KR 1020120132209A KR 20120132209 A KR20120132209 A KR 20120132209A KR 20140065105 A KR20140065105 A KR 20140065105A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
type semiconductor
conductivity type
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020120132209A
Other languages
English (en)
Inventor
김다혜
유종균
김창연
임태혁
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020120132209A priority Critical patent/KR20140065105A/ko
Priority to US14/085,092 priority patent/US9306120B2/en
Publication of KR20140065105A publication Critical patent/KR20140065105A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/034—Manufacture or treatment of coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings

Landscapes

  • Led Devices (AREA)

Abstract

발광 다이오드 및 그 제조 방법이 개시된다. 본 발명의 발광 다이오드 제조 방법은, 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 형성하고, 상기 제2 도전형 반도체층 상에 지지 기판을 형성하고, 상기 제1 도전형 반도체층으로부터 상기 기판을 분리하고, 상기 기판이 분리되어 노출된 상기 제1 도전형 반도체층 상에 복수의 개구부들을 갖는 마스크 패턴을 형성하고, 상기 개구부들을 통해 노출된 상기 제1 도전형 반도체층을 부분적으로 식각하여 서로 이격된 복수의 오목부들을 형성하고, 상기 마스크 패턴을 제거하고, 상기 제1 도전형 반도체층 표면을 습식 식각하여 서브 마이크로 텍스쳐를 형성하는 것을 포함한다. 이에 따라, 공정이 안정적이고 수율이 높은 발광 다이오드 제조 방법이 제공된다.

Description

고효율 발광 다이오드{HIGH EFFICIENCY LIGHT EMITTING DIODE}
본 발명은 고효율 발광 다이오드에 관한 것으로, 상세하게는 광 추출 효율이 개선된 고효율 발광 다이오드 및 그 제조 방법에 관한 것이다.
발광 다이오드는 P형 반도체와 N형 반도체의 접합을 이용하여 전자와 정공의 재결합에 의해 광을 방출하는 반도체 광 소자이다. 특히, 질화갈륨(GaN)과 같은 Ⅲ-Ⅴ계열의 반도체를 이용한 발광 다이오드는 직접 천이형 에너지 밴드 구조를 갖고 있어서 내부 양자효율이 높은 장점이 있다. Ⅲ-Ⅴ계열의 반도체 중에서, 특히 질화갈륨 반도체가 최근 발광 다이오드의 재료로 각광받고 있다.
발광 다이오드의 발광 효율은 내부 양자 효율(internal quantum efficiency)및 광 추출 효율(extraction efficiency) 에 의해 주로 결정된다. 광 추출 효율은 활성층에서 방출된 광자들에 대한 발광 다이오드 외부, 즉 자유 공간으로 방출되는 광자의 비율을 의미한다. 이러한 광 추출 효율이 낮으면 발광 다이오드의 내부 양자 효율이 높더라도 자유 공간으로 빠져나오는 광자의 수가 적어지게 된다. 따라서, 광 추출 효율이 낮은 발광 다이오드는 실제 광원으로서의 효율이 낮다.
광 추출 효율은 발광 다이오드와 외부 공간의 굴절률 차이에 의한 내부 전반사에 의해 감소된다. 상기 내부 전반사에 의해 활성층에서 생성된 광자들이 외부로 빠져나가지 못하고 발광 다이오드 내부에서 소멸된다.
내부 전반사에 의한 광 손실을 감소시키기 위하여 종래에 다양한 기술들이 개발 및 적용되고 있다. 예를 들어, 발광 다이오드 표면의 거칠기를 인위적으로 증가시켜 발광 다이오드 표면에서 발생되는 내부 전반사를 감소시키는 기술 등이 사용되고 있다. 상기와 같이 발광 다이오드 표면 거칠기를 증가시키기 위하여, 일반적으로 건식 또는 습식 식각을 이용한다.
건식 식각을 이용하는 경우에는 사진 공정의 한계로 상대적으로 조밀한 표면 텍스쳐링이 어렵기 때문에, 습식 식각이 주로 사용되고 있다. 그러나 발광 다이오드의 표면이 안정적인 경우에는 습식 식각을 이용하여 표면 거칠기를 증가시키는 것이 용이하지 않다. 예를 들어, N면(N-face) 질화갈륨계 반도체 표면은 Ga면(Ga-face)에 비하여 안정적인데, 이에 따라 발광 다이오드의 N면 표면은 습식 식각을 이용하여 표면 거칠기를 증가시키기 어렵다.
본 발명이 해결하고자 하는 과제는, 표면 거칠기가 증가된 발광 다이오드 및 그 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 안정적인 공정으로 발광 다이오드의 표면 거칠기를 증가시킬 수 있는 발광 다이오드 제조 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 발광 다이오드 제조 방법은, 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 형성하고, 상기 제2 도전형 반도체층 상에 지지 기판을 형성하고, 상기 제1 도전형 반도체층으로부터 상기 기판을 분리하고, 상기 기판이 분리되어 노출된 상기 제1 도전형 반도체층 상에 복수의 개구부들을 갖는 마스크 패턴을 형성하고, 상기 개구부들을 통해 노출된 상기 제1 도전형 반도체층을 부분적으로 식각하여 서로 이격된 복수의 오목부들을 형성하고, 상기 마스크 패턴을 제거하고, 상기 제1 도전형 반도체층 표면을 습식 식각하여 서브 마이크로 텍스쳐를 형성하고, 상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 덮는 패시베이션층을 형성하는 것을 포함하되, 상기 제1 도전형 반도체층 상에 형성된 상기 패시베이션층은 상기 오목부들 및 상기 서브 마이크로 텍스쳐 표면을 따라 형성되며, 상기 패시베이션층의 표면은 상기 서브 마이크로 텍스쳐 표면보다 완만하다.
상기 발광 다이오드 제조 방법에 따르면, 제1 도전형 반도체층 상에 복수의 오목부들을 형성한 후 다시 상기 제1 도전형 반도체층 표면을 습식 식각하므로 광 추출 효율이 더욱 개선된 발광 다이오드의 제조 방법을 제공할 수 있다.
한편, 상기 마스크 패턴은 상기 개구부들을 둘러싸는 마스킹 영역이 서로 연결된 것일 수 있다.
상기 마스크 패턴의 마스킹 영역이 서로 연결됨으로써, 복수의 오목부들을 형성하기 위한 식각 공정 시 마스크 패턴이 제1 도전형 반도체층 표면에 안정적으로 위치하여 상기 제1 도전형 반도체층 표면으로부터 쉽게 이탈하지 않는 효과를 제공할 수 있다. 따라서 식각 공정이 안정될 수 있고, 제조된 발광 다이오드의 수율이 향상될 수 있다.
상기 마스크 패턴은 포토레지스트로 형성된 것일 수도 있고, 또한 상기 마스크 패턴은 육각형 형상의 개구부를 포함할 수 있다.
상기 발광 다이오드 제조 방법에 있어서, 상기 제1 도전형 반도체층은 건식 식각에 의해 부분적으로 식각될 수 있다.
건식 식각하여 제1 도전형 반도체층 표면에 오목부를 형성하므로, 상기 제1 도전형 반도체층 표면의 습식 식각이 더 쉽게 이루어질 수 있다. 따라서 습식 식각에 의한 서브 마이크로 텍스쳐 형성을 용이하게 할 수 있다.
나아가, 상기 제1 도전형 반도체층을 부분적으로 건식 식각하는 것에 의해, 상기 제1 도전형 반도체층에 복수 개의 마이크로 콘 형상의 오목부가 형성될 수 있다.
또한, 상기 마이크로 콘 형상의 오목부 입구는 원형 또는 육각형일 수 있다.
상기 발광 다이오드 제조 방법에 있어서, 상기 서브 마이크로 텍스쳐는 서브 마이크로 콘들을 포함할 수 있다.
상기 서브 마이크로 콘을 제1 도전형 반도체층 표면 상에 형성함으로써 광 추출 효율이 개선된 발광 다이오드 제조 방법이 제공될 수 있다.
상기 마이크로 콘 형상의 오목부 측면의 경사는 상기 서브 마이크로 콘 측면의 경사보다 완만하게 형성될 수 있고, 또한, 상기 마이크로 콘 형상의 오목부는 그 단면이 U자 형태이고, 상기 서브 마이크로 콘은 그 단면이 역V자 형태로 형성될 수 있다.
상기 서브 마이크로 콘들은 상기 오목부들 사이의 제1 도전형 반도체층 표면에 형성될 수 있다.
몇몇 실시예에 있어서, 상기 패시베이션층은 적어도 하나의 서브 마이크로 콘 상에 위치하는 콘형상을 포함할 수 있고, 상기 콘형상의 경사도는 상기 서브 마이크로 콘의 경사도보다 완만할 수 있다.한편, 상기 발광 다이오드 제조 방법에 있어서, 상기 습식 식각은 PEC(Photo-Enhanced Chemical) 식각일 수 있다.
다른 실시예들에 있어서, 상기 지지 기판은 본딩 금속을 이용하여 상기 제2 도전형 반도체층 상에 본딩될 수 있다. 이에 더하여, 상기 지지 기판을 본딩하기 전에, 상기 제2 도전형 반도체층 일부 영역 상에 절연 패턴층을 형성하는 것을 더 포함할 수 있다.
또한, 상기 발광 다이오드 제조 방법에 있어서, 상기 제2 도전형 반도체층의 일부 영역 상에 반사 금속층을 형성하고, 상기 반사 금속층 상에 베리어 금속층을 형성하는 것을 더 포함할 수 있고, 상기 반사 금속층 및 상기 절연 패턴층은 서로 동일한 높이에 형성될 수 있다.
한편, 상기 제1 도전형 반도체층의 상기 지지 기판으로부터 반대측 면 상에 전극을 형성하는 것을 더 포함할 수 있고, 상기 전극은 상기 절연 패턴층이 형성된 영역 상에 형성될 수 있다.
상기 전극은 전극 패드 및 전극 연장부를 포함할 수 있다.
상기 지지 기판은 공정 본딩(Eutectic Bonding)에 의해 본딩될 수 있다.
또 다른 실시예들에 있어서, 상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층의 일부 영역을 식각하여 복수의 발광 요소를 형성하는 것을 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 발광 다이오드는, 제1 도전형 반도체층; 제2 도전형 반도체층; 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 위치하는 활성층; 상기 제2 도전형 반도체층 상에 위치하는 지지 기판; 및 상기 제1 도전형 반도체층, 제2 도전형 반도체층 및 활성층을 덮는 패시베이션층을 포함하고, 상기 제1 도전형 반도체층은, 상기 지지 기판의 반대층 면에 형성된 복수 개의 서로 이격된 오목부들 및 상기 오목부들 사이의 상기 제1 도전형 반도체층 표면에 형성된 서브 마이크로 텍스쳐를 포함할 수 있고, 상기 제1 도전형 반도체층 상에 형성된 상기 패시베이션층은 상기 오목부들 및 상기 서브 마이크로 텍스쳐 표면을 따라 형성되며, 상기 패시베이션층의 표면은 상기 서브 마이크로 텍스쳐 표면보다 완만할 수 있다.
상기 발광 다이오드는 제1 도전형 반도체층 표면에 형성된 오목부들 및 서브 마이크로 텍스쳐를 포함함으로써 광 추출 효율을 개선시킬 수 있다.
상기 오목부들은 서로 이격되고, 상기 제1 도전형 반도체층 표면의 상기 오목부들 사이의 영역은 서로 연결될 수 있다.
몇몇 실시예들에 있어서, 상기 서브 마이크로 텍스쳐는 서브 마이크로 콘을 포함할 수 있다.
또한, 상기 패시베이션층은 적어도 하나의 서브 마이크로 콘 상에 위치하는 콘형상을 포함할 수 있고, 상기 콘형상의 경사도는 상기 서브 마이크로 콘의 경사도보다 완만할 수 있다.
한편, 상기 오목부들은 마이크로 콘 형상의 오목부들을 포함할 수 있고, 상기 마이크로 콘 형상의 오목부는 그 입구가 원형 또는 육각형일 수 있다. 나아가, 상기 서브 마이크로 콘의 평균 높이는 0.5 um 이하일 수 있다.
상기 마이크로 콘 형상의 오목부 측면의 경사는 상기 서브 마이크로 콘 측면의 경사보다 완만할 수 있고, 상기 마이크로 콘 형상의 오목부는 그 단면이 U자 형태이고, 상기 서브 마이크로 콘은 그 단면이 역V자 형태일 수 있다.
상기 발광 다이오드는, 상기 지지 기판 일부 영역 상에 위치하는 절연 패턴층을 더 포함할 수 있다.
상기 발광 다이오드는, 상기 제2 도전형 반도체층 및 상기 지지 기판 사이에 형성된 금속층 을 더 포함할 수 있다.
상기 금속층은 반사 금속층 베리어 금속층을 포함할 수 있고, 상기 반사 금속층은 상기 지지 기판의 일부 영역 상에 위치할 수 있고, 상기 베리어 금속층은 상기 금속 반사층 및 상기 절연 패턴층 아래에 위치할 수 있으며, 상기 베리어 금속층은 상기 금속 반사층 및 상기 절연 패턴층을 덮을 수 있다.
상기 발광 다이오드는, 상기 제1 도전형 반도체층 상에 위치하는 전극을 더 포함할 수 있고, 상기 전극은 상기 절연 패턴층이 위치하는 영역 상에 위치할 수 있다.
상기 전극은 전극 패드 및 전극 연장부를 포함할 수 있다.
한편, 상기 발광 다이오드는 상기 지지 기판 및 상기 금속층 사이에 위치하는 본딩층을 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 발광 다이오드의 표면을 건식 및 습식 식각하여 표면 거칠기가 증가됨으로써 광 추출 효율이 개선된 발광 다이오드 및 그 제조 방법을 제공할 수 있다.
또한, 표면 거칠기가 증가된 발광 다이오드 제조 시 마스킹 영역이 연결된 마스크 패턴을 이용하여 오목부를 형성하므로, 발광 다이오드 제조 공정이 안정적으로 수행될 수 있고, 또 공정 수율을 향상시킬 수 있는 효과를 제공할 수 있다.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도 및 단면도들이다.
도 4 내지 도 10은 본 발명의 또 다른 실시예에 따른 발광 다이오드의 제조 방법을 설명하기 위한 단면도들, 사시도 및 SEM(Scanning Electron Microscope) 사진이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도 및 단면도들이다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드의 평면도이고, 도 2는 도 1의 A-A' 면에 따른 단면도이며, 도 3은 도 1의 B-B'면에 따른 단면도이다.
도 1 및 도2 를 참조하면, 본 실시예에 따른 발광 다이오드는 지지 기판(110), 반도체 구조체(150), 본딩층(120), 절연 패턴층(130), 금속층(140)을 포함한다. 또한, 상기 발광 다이오드는 전극(180) 및 패시베이션층(170)을 포함할 수 있으며, 전극(180)은 전극 패드(181) 및 전극 연장부(183)를 포함할 수 있다.
지지 기판(110)은 반도체 구조체(150)를 지지하는 역할을 하며, 반도체 구조체(150)를 지지할 수 있는 기판이면 특별히 한정되지 않는다. 지지 기판(110)은, 예를 들어, 실리콘 기판, 유리 기판, 금속 물질을 포함하는 도전성 기판, PCB와 같은 회로 기판 또는 세라믹 기판일 수 있다. 본 실시예에 있어서, 지지 기판(110)은 도전성 또는 절연성일 수 있고, 절연성인 경우에는 반도체 구조체(150)를 전기적으로 연결하는 도전 물질부(미도시)를 더 포함할 수 있다. 지지 기판(110)이 도전성인 경우에 지지 기판(110)은 제2 도전형 반도체층(156)에 전기적으로 연결된 전극 역할을 할 수도 있다.
반도체 구조체(150)는 지지 기판(110) 상에 위치하며, 제1 도전형 반도체층(152), 제2 도전형 반도체층(156) 및 활성층(154)을 포함한다.
여기서 제1 도전형 반도체층(152)과 제2 도전형 반도체층(156)은 서로 다른 도전형 반도체층이다. 예를 들어, 본 실시예에서 제1 도전형 반도체층(152)은 n형 반도체층이고, 제2 도전형 반도체층은 p형 반도체층일 수 있으나, 그 반대일 수도 있다. 제1 도전형 반도체층(152)과 제2 도전형 반도체층(156)은 질화물계 반도체층일 수 있고, 상기 질화물계 반도체층은 (Al, Ga, In)N을 포함할 수 있다. 또한, 제1 도전형 반도체층(152)과 제2 도전형 반도체층(156)은 각각 단일층 또는 다중층으로 형성될 수 있다. 예를 들어, 제1 도전형 반도체층(152)과 제2 도전형 반도체층(156)은 각각 클래드층과 컨택층을 포함할 수 있고, 초격자층을 포함할 수도 있다.
활성층(154)은 제1 도전형 반도체층(152) 및 제2 도전형 반도체층(156) 사이에 위치한다. 활성층(154)은 단일의 발광층을 갖는 단일 양자우물 구조를 포함할 수 있고, 또는 복수의 발광층 및 베리어층을 갖는 다중 양자우물 구조를 포함할 수 있다. 또한, 활성층(154)은 원하는 피크 파장의 광이 방출되도록 조성원소 및 조성비가 조절된 질화물계 반도체층을 포함할 수 있다.
또한 제2 도전형 반도체층(156)은 활성층(154) 측에 위치하는 전자차단층(Electron Blocking Layer; EBL)을 더 포함하여, 발광 다이오드의 내부 양자효율이 더 높아질 수 있다.
본 실시예에 있어서, 제1 도전형 반도체층(152)은 복수 개의 오목부(161) 및 서브 마이크로 텍스쳐(164)를 포함할 수 있다.
오목부(161)는 반도체 구조체(150)의 광 추출 표면인 제1 도전형 반도체층(152) 상면에 형성될 수 있으며, 복수 개로 형성될 수 있다. 또한, 오목부(161)들은 서로 이격되어 위치할 수 있다. 오목부(161)는 도시된 바와 같이 제1 도전형 반도체층(152) 상면 전 영역에 걸쳐서 형성될 수 있고, 또는 전극 패드(181)가 위치하는 영역을 제외하고 형성될 수 있다.
오목부(161)는 마이크로 콘 형상의 오목부일 수 있고, 상기 오목부(161)의 입구는 원형 또는 육각형일 수 있다. 다만 오목부(161)의 형상은 이에 한정되지 않는다. 또한, 하나의 오목부(161)는 다른 여섯 개의 오목부들(161)에 의해 둘러싸인 형태로 형성될 수 있다. 오목부들(161)의 중심 간 피치는, 예를 들어 약 6㎛일 수 있고, 오목부(161)의 깊이는, 예를 들어 약 3㎛일 수 있다.
서브 마이크로 텍스쳐(164)는 제1 도전형 반도체층(152) 상면에 오목부(161)가 형성되지 않은 영역, 즉 오목부(161)들 사이 영역에 형성될 수 있다.
도 2에 도시된 바와 같이, 서브 마이크로 텍스쳐(164)는 콘 형상의 서브 마이크로 콘을 포함할 수 있다. 서브 마이크로 텍스쳐(164)는 오목부(161)에 비하여 상대적으로 작은 크기일 수 있다. 예를 들어, 상기 서브 마이크로 콘의 평균 높이는 0.5㎛이하일 수 있다. 또한, 서브 마이크로 콘의 하한은 특별히 한정되지는 않으나, 서브 마이크로 콘이 광 추출에 기여할 수 있도록, 상기 서브 마이크로 콘의 평균 높이는 제1 도전형 반도체층(152) 내에서의 광의 파장(공기 중의 파장/제1 도전형 반도체층의 굴절률: λ/n)보다 큰 것이 바람직하다.
상기 서브 마이크로 텍스쳐(164)는 오목부(161)들 사이의 제1 도전형 반도체층(152)의 상면 영역 대부분에 형성될 수 있다. 예를 들어, 도시된 것과 같이, 서브 마이크로 텍스쳐(164)는 오목부(161)들 사이의 제1 도전형 반도체층(152) 상면 전체에 형성될 수 있고, 또는 서브 마이크로 텍스쳐(164)는 전극 패드(181)가 형성되는 영역 및 오목부(161)를 제외한 제1 도전형 반도체층 상면에 걸쳐 형성될 수도 있다. 나아가, 상기 서브 마이크로 텍스쳐(164)는 오목부(161) 내의 바닥 표면에도 더 형성될 수 있다.
상기 서브 마이크로 콘이 오목부(161) 내 바닥 표면에도 더 형성됨으로써, 제1 도전형 반도체층(152) 표면의 전면에 서브 마이크로 텍스쳐(164)가 형성될 수 있다. 이에 따라, 상기 발광 다이오드의 광 추출 효율을 더욱 개선시킬 수 있다.
오목부(161)가 마이크로 콘 형상의 오목부이고, 서브 마이크로 텍스쳐(164)가 서브 마이크로 콘을 포함하는 경우, 상기 마이크로 콘 형상 오목부의 측면 경사는 상기 서브 마이크로 콘의 측면 경사보다 완만할 수 있다. 예를 들어, 도 9b의 (c)에 나타난 바와 같이, 상기 마이크로 콘 형상 오목부의 단면은 'U'자 형태를 갖고, 상기 서브 마이크로 콘은 역'V'자 형태를 가질 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 오목부(161) 및 서브 마이크로 텍스쳐(164)는 다양한 형태로 형성될 수 있다.
본 발명의 발광 다이오드가 제1 도전형 반도체층(152) 상면, 즉 발광 다이오드의 광 추출면 상에 형성된 오목부(161) 및 서브 마이크로 텍스쳐(164)를 포함함으로써, 상기 발광 다이오드의 광 추출 효율이 개선되는 효과를 제공한다. 더욱이, 오목부(161)들 사이의 영역에는 상대적으로 크기가 작은 서브 마이크로 텍스쳐(164)가 더 형성되어 있으므로, 발광 다이오드의 내부 전반사 현상을 감소시킬 수 있다.
본딩층(120)은 금속층(140)과 지지 기판(110) 사이에 위치할 수 있다. 본딩층(120)은 반도체 구조체(150)와 지지 기판(110)을 본딩할 수 있다. 또한, 후술하는 바와 같이 본딩층(120)과 반도체 구조체(150) 사이에 금속층(140) 및 절연 패턴층(130)이 더 위치할 수 있다.
본딩층(120)은 지지 기판(110)과 반도체 구조체(150)를 본딩할 수 있는 물질이면 제한되지 않는다. 본 실시예에 있어서, 상기 본딩층(120)은 도전성 물질일 수 있으며, 예를 들어 AuSn을 포함하는 금속 물질일 수 있다. 이때, AuSn은 공정 본딩(Eutectic Bonding)으로 형성될 수 있고, 또한 공정 구조(Eutectic structure)를 포함할 수 있다. 본딩층(120)이 도전성 물질로 형성됨으로써, 지지 기판(110)과 제2 도전형 반도체층(156)을 전기적으로 연결할 수 있다. 또한, 상기 도전성 물질이 AuSn을 포함하는 경우 반도체 구조체(150)로부터 발생된 열을 쉽게 지지 기판(110)으로 전도할 수 있어서 발광 다이오드의 열 방출 효율을 개선할 수 있다.
한편, 절연 패턴층(130)은 본딩층(120)과 반도체 구조체(150) 사이에 위치할 수 있으며, 지지 기판(110) 상에 부분적으로 형성될 수 있다. 도 2에 도시된 바와 같이, 절연 패턴층(130)은 전극 패드(181) 아래에 위치할 수 있으며, 이에 따라, 전류가 전극 패드(181) 아래 영역에 집중되는 현상을 방지하여 전류 분산 효과를 증가시킬 수 있다. 또한, 절연 패턴층(130)은 반도체 구조체(150)의 외곽 측면 아래에 위치할 수 있고, 이에 따라, 상기 발광 다이오드 제조 시 반도체 구조체(150)를 포함하는 발광 요소를 형성하기 위한 식각 과정에서 식각 종료 시점을 지시하는 역할을 할 수도 있다.
한편, 도 3을 참조하면, B-B' 면에 따른 단면도에서는 절연 패턴층(130)이 반도체 구조체(150)의 외곽 측면 아래에만 위치한다. 도 3의 단면도에 의하면, 발광 다이오드의 전극 연장부(183)는 반도체 구조체(150)의 외곽 측면 측에 위치하므로, 절연 패턴층(130)은 상기 전극 연장부(183)의 바로 아래에만 위치해도 무방하다.
절연 패턴층(130)은 반도체 구조체(150)를 형성하는 물질과 다른 물질로 형성될 수 있으며, 예를 들어 SiO2 또는 SiNx을 포함할 수 있다.
금속층(120)은 반도체 구조체(150)와 본딩층(120) 사이에 위치할 수 있으며, 반사 금속층(141)과 베리어 금속층(143)을 포함할 수 있다.
반사 금속층(141)은 본딩층(120) 상에 부분적으로 위치할 수 있다. 예를 들어, 도시된 바와 같이 절연 패턴층(130)이 형성되지 않은 영역에 위치할 수 있다. 한편, 베리어 금속층(143)은 반사 금속층(141) 상에 위치할 수 있다. 나아가, 베리어 금속층(143)은 도 2에 도시된 것처럼 반사 금속층(141)의 측면까지 덮을 수 있다. 또한, 베리어 금속층(143)은 반사 금속층(141)뿐만 아니라 절연 패턴층(130)도 덮도록 형성될 수 있으며, 따라서 베리어 금속층(143)의 하면은 상대적으로 평탄하게 형성될 수 있다. 이와 같이 베리어 금속층(143)의 하면이 평탄하게 형성됨으로써, 본딩층(120)에 의한 반도체 구조체(150)와 지지 기판(110)의 본딩이 용이해질 수 있다.
한편, 도 3을 참조하면, B-B'면에 따른 단면도에서는 전극 연장부(183)가 반도체 구조체(150)의 외곽 측면 측에만 형성되어 있으므로, 반사 금속층(141)은 절연 패턴층(130)이 위치하는 영역을 제외한 영역에서 연속된 하나의 층으로 형성된다.
반사 금속층(141) 제2 도전형 반도체층(156)과 오믹 접촉할 수 있고, 또한 활성층(154)에서 방출된 광을 반사시킬 수 있다. 따라서 반사 금속층(141)은 높은 반사도를 가지고 아울러 오믹 접촉을 형성할 수 있는 물질로 형성되는 것이 바람직하며, 예를 들어, 반사 금속층(141)은 Ni, Pt, Pd, Rh, W, Ti, Al, Ag 및 Au 중 적어도 하나를 포함할 수 있다.
베리어 금속층(143)은 반사 금속층(141)을 덮어 반사 금속층(141)을 보호한다. 특히, 베리어 금속층(143)은 반사 금속층(141)을 형성하는 물질과 본딩 물질의 상호확산을 방지한다. 반사 금속층(141)이 확산되거나 또는 외부 금속 물질과 혼합되면 반사 금속층(141)의 반사도가 감소되거나 접촉 저항이 높아질 수 있기 때문에, 따라서 베리어 금속층(143)은 반사 금속층(141)을 완전히 덮는 것이 바람직하다. 상기 베리어 금속층(143)은 Ni을 포함할 수 있으며, 다중층으로 형성될 수 있다.
한편, 상기 발광 다이오드는, 금속층(140)과 절연 패턴층(130) 사이에 위치하는 쇼트키 베리어 금속층(미도시)을 더 포함할 수 있다.
패시베이션층(170)은 반도체 구조체(150)를 덮도록 형성될 수 있으며, 반도체 구조체(150)의 상면 및 측면을 모두 덮을 수 있다. 패시베이션층(170)은 반도체 구조체(150)를 외부로부터 보호한다.
상기 패시베이션층(170)은 TiO2, Al2O3, 또는 SiNx를 포함할 수 있으며, 또한, SiO2 또는 SiNx를 포함하는 다층 구조로 형성될 수 있다. 나아가, 반도체 구조체(150)의 측면에 위치하는 패시베이션층(170)은 SiO2와 TiO2를 반복하여 적층한 DBR(Distributed Bragg Reflector)로 형성될 수 있다. 이 경우, 반도체 구조체(150)의 측면에서 DBR에 의해 광을 반사할 수 있으며, 따라서 대부분의 광은 제1 도전형 반도체층(152)의 상면을 통해서 외부로 방출된다.
도시된 바와 같이, 패시베이션층(170) 중 제1 도전형 반도체층(152) 상면에 형성된 부분은 대체적으로 상기 제1 도전형 반도체층(152) 상면 표면을 따라 형성될 수 있다. 즉, 패시베이션층(170)은 대체적으로 오목부(161) 및 서브 마이크로 텍스쳐링(164)의 요철 형상에 대응하는 형상으로 형성될 수 있다.
나아가, 서브 마이크로 텍스쳐링(164)은 서브 마이크로 콘을 포함할 수 있고, 패시베이션층(170)은 상기 서브 마이크로 콘 상에 형성된 콘형상을 포함할 수 있다.
상기 콘형상은 서브 마이크로 콘의 경사도보다 완만한 경사도를 갖도록 형성될 수 있다. 또한, 제조 과정에서 상기 서브 마이크로 콘이 갈라지거나 불규칙하게 합쳐질 수 있는데, 이러한 갈라지거나 합쳐진 서브 마이크로 콘 상에 형성된 상기 콘형상은 하나의 완만한 형태로 형성될 수 있다.
이와 같이, 제1 도전형 반도체층(152) 상에 패시베이션층(170)을 형성하게 되면, 광 추출면의 콘형상들의 경사도가 완만해져서 광 추출 효율을 향상시킬 수 있다.
나아가, 패시베이션층(170)은 하부의 서브 마이크로 콘의 위치에 따라 다양한 두께로 형성될 수 있다. 예를 들어, 상기 서브 마이크로 콘의 꼭지점 상부에 위치하는 패시베이션층(170)의 두께는 상기 서브 마이크로 콘의 측면 상부에 위치하는 패시베이션층(170)의 두께보다 두껍게 형성될 수 있다. 이에 따라, 광 추출면의 콘형상들의 경사도가 더욱 완만해져 광 추출 효율을 더 향상시킬 수 있다.
또한 패시베이션층(170)은 전극 패드(181) 및 전극 연장부(183)를 형성할 수 있도록 노출된 영역을 포함할 수 있다.
전극 패드(181)는 제1 도전형 반도체층(152) 상면에 위치한다. 본 실시예에 따르면, 전극 패드(181) 아래 제1 도전형 반도체층(152) 상면에도 서브 마이크로 텍스쳐(164)가 형성되어 있다. 그러나 본 발명은 이에 한정되지 않으며, 전극 패드(181) 아래 제1 도전형 반도체층(152) 상면에는 서브 마이크로 텍스쳐(164)가 형성되어 있지 않을 수도 있다. 상기 전극 패드(181)는 외부와 연결되어 반도체 구조체(150)를 전기적으로 연결할 수 있다. 도 3에 도시된 전극 연장부(183)는 반도체 구조체(150) 상면의 외곽선 측을 따라 위치할 수 있고, 상기 전극 연장부(183)는 전류를 분산시켜 발광 효율을 개선시킬 수 있다.
도 4 내지 도 10은 본 발명의 또 다른 실시예에 따른 발광 다이오드의 제조 방법을 설명하기 위한 단면도들, 사시도 및 SEM(Scanning Electron Microscope) 사진이다.
도 4 내지 도 10을 참조하여 설명되는 발광 다이오드의 단면은, 도 1의 B-B'면에 따른 단면이다.
도 4를 참조하면, 먼저, 기판(190)을 준비한다. 기판(190)은 반도체 구조체(150)를 성장시킬 수 있는 기판이면 한정되지 않으며, 예를 들어, 사파이어 기판, 실리콘 카바이드 기판, 질화갈륨 기판, 또는 실리콘 기판 등일 수 있다.
다음, 기판(190) 상에 제1 도전형 반도체층(152), 활성층(154) 및 제2 도전형 반도체층(156)을 차례로 형성하여 반도체 구조체(150)를 형성한다. 반도체 구조체(150)는 MOCVD, MBE 또는 HVPE등의 기술을 이용하여 제1 도전형 반도체층(152), 활성층(154) 및 제2 도전형 반도체층(154)을 성장시킴으로써 형성할 수 있다. 또한, 제1 도전형 반도체층(152)을 형성하기 전에, 기판(190) 상에 반도체 구조체(150)의 결정성을 향상시키기 위한 버퍼층(미도시)을 더 형성할 수 있다.
이어서, 도 5를 참조하면, 반도체 구조체(150) 상에 절연 패턴층(130), 금속층(140), 본딩층(120) 및 지지 기판(110)을 형성한다.
먼저, 절연 패턴층(130)을 제2 도전형 반도체층(156) 상에 형성하되, 제2 도전형 반도체층(156)의 일부 영역 상에 형성한다. 일부 영역 상에 위치하는 절연 패턴층(130)은 절연 패턴층(130)을 제2 도전형 반도체층(156) 상에 전체적으로 증착한 후, 사진 및 식각 공정 등을 거쳐서 형성될 수 있다. 상기 절연 패턴층(130)은, 예를 들어, SiO2 또는 SiNx 를 포함할 수 있다.
이때, 절연 패턴층(130) 형성 영역은 전극(180)이 위치할 부분과 수직방향으로 일치하는 영역일 수 있고, 또한 후속 공정에서 발광 요소를 형성하기 위하여 반도체 구조체(150)가 식각되는 일부 영역과 수직방향으로 일치하는 영역일 수 있다. 따라서, 도 5에 도시된 바와 같이, 절연 패턴층(130)은 기판(190)의 외곽 측면 측 상에 위치하도록 형성한다. 이에 따라, 절연 패턴층(130)은 반도체 구조체(150) 식각 시, 식각 정지 시점을 지시하는 일종의 식각 정지 패턴층 역할을 할 수 있다.
금속층(140)은 반사 금속층(141)과 베리어 금속층(143)을 포함할 수 있고, 본 실시예에서는 반사 금속층(141)을 먼저 형성하고 베리어 금속층(143)을 형성한다.
반사 금속층(141)은 제2 도전형 반도체층(156) 상에 부분적으로 형성될 수 있다. 예를 들어, 도시된 바와 같이, 반사 금속층(141)은 절연 패턴층(130)과 거의 동일한 높이에 형성될 수 있고, 절연 패턴층(130)과 접촉하지 않도록 형성될 수 있다. 상기 반사 금속층(141)은, 예컨대 리프트 오프 공정을 통해 형성될 수 있다. 반사 금속층(141)은, 예를 들어, Ni, Pt, Pd, Rh, W, Ti, Al, Ag 및 Au 중 적어도 하나를 포함하는 금속 물질로 형성될 수 있다.
반사 금속층(141)을 형성한 후, 그 위에 베리어 금속층(143)을 형성한다. 베리어 금속층(143)은 반사 금속층(141)을 형성하는 물질이 확산되는 것, 또는 외부 금속 물질이 반사 금속층(141) 내로 확산되는 것을 방지한다. 따라서 상기 베리어 금속층(143)은 반사 금속층(141)의 상면 및 측면을 모두 덮도록 형성되는 것이 바람직하다. 또한, 베리어 금속층(143)은 절연 패턴층(130)을 덮도록 형성될 수 있다.
베리어 금속층(143)은 증착 공정 등을 통해 형성될 수 있으며, Ni 등을 포함하는 금속 물질로 형성될 수 있다.
그 다음, 베리어 금속층(143) 상에 지지 기판(110)을 형성한다. 지지 기판(110)을 형성함에 있어서, 베리어 금속층(143) 상에 본딩층(120)을 형성하여 지지 기판(110)과 반도체 구조체(150)가 본딩되도록 할 수 있다.
지지 기판(110)은 도전성 기판 또는 절연성 기판일 수 있으며, 지지 기판(110)과 과 관련하여 도 1 내지 도 3을 참조하여 설명한 실시예에서 설명하였으므로, 자세한 설명은 생략한다.
본딩층(120)은 반도체 구조체(150)와 지지 기판(110)을 본딩할 수 있으며, 도전성 물질로 형성되어 지지 기판(110)과 제2 도전형 반도체층(156)을 전기적으로 연결할 수도 있다.
본딩층(120)은 반도체 구조체(150)와 지지 기판(110)을 본딩할 수 있는 재료이면 한정되지 않으며, 예를 들어 금속 물질로 형성될 수 있다. 또한, 상기 금속 물질은 AuSn을 포함할 수 있다. 이들 Au 및 Sn은 서로 공정 구조를 형성할 수 있으므로, 지지 기판(110)은 반도체 구조체(150) 상에 AuSn을 포함하는 본딩층(120)에 의해 공정 본딩(Eutectic Bonding)될 수 있다. 상기 공정 본딩은, 예를 들어, Au : Sn = 80 : 20 (wt%)인 AuSn을 공정 온도인 약 280℃ 이상으로 가열한 후 냉각함으로써 수행될 수 있다.
또한, 상기 AuSn을 포함하는 본딩층(120)은 지지 기판(110)과 제2 도전형 반도체층(156)을 전기적으로 연결한다.
도 6a를 참조하면, 기판(190)을 분리한 후, 제1 도전형 반도체층(152)의 일면 중 지지 기판(110)으로부터 먼 측의 일면, 즉, 기판(190)이 분리되어 노출된 제1 도전형 반도체층(152)의 일면 상에 마스크 패턴(210)을 형성한다.
기판(190)은 다양한 방법으로 반도체 구조체(150)로부터 분리될 수 있으며, 예를 들어, 연마, 레이저 리프트-오프(LLO), 화학적 리프트-오프(CLO), 또는 응력 리프트-오프(SLO) 등의 방법으로 분리될 수 있다. 제1 도전형 반도체층(152)과 기판(190) 사이에 버퍼층(미도시)을 더 형성한 경우, 기판(190) 분리 시 상기 버퍼층도 동시에 반도체 구조체(150)로부터 분리될 수 있다.
기판(190)을 분리하면, 제1 도전형 반도체층(152)의 일면이 노출된다. 상기 제1 도전형 반도체층(152)의 일 표면을 노출시키는 것은 제1 도전형 반도체층(152)의 노출된 일 표면 상에 잔류하는 일부 버퍼층(미도시)을 제거하는 것을 포함할 수 있고, 나아가 상기 제1 도전형 반도체층(152)의 일면을 CMP(화학적 기계적 연마)를 이용하여 평탄화하는 것을 더 포함할 수 있다.
이어서, 노출된 제1 도전형 반도체층(152)의 일면 상에 마스크 패턴(210)을 형성한다.
마스크 패턴(210)은 개구부(211)와 마스킹 영역(213)을 포함한다.
개구부(211)는 마스킹 영역(213)으로 둘러싸인 영역으로서, 상기 개구부(211)를 통해 제1 도전형 반도체층(152)의 일부분이 노출될 수 있다. 또한, 개구부(211)는 서로 이격되어 형성될 수 있으며, 상기 개구부(211)는 다양한 형상을 포함할 수 있다.
예를 들어, 도 6b는 마스크 패턴(210)을 도식적으로 나타낸 사시도이다. 도 6b에 나타난 바와 같이, 마스크 패턴(210)은 개구부(211) 및 마스킹 영역(213)을 포함할 수 있다. 또한, 개구부(211)는 입구가 육각형 형상인 개구부들을 포함할 수 있다. 다만, 개구부(211)의 형상은 이에 한정되는 것은 아니며, 다양한 형상을 포함할 수 있다. 개구부(211)의 크기 및 간격은 제1 도전형 반도체층(152)이 식각될 부분의 크기 및 간격에 따라 결정될 수 있으며, 예를 들어, 개구부(211)들 중심부 간의 피치가 6㎛로 형성될 수 있다.
한편, 마스킹 영역(213)은 제1 도전형 반도체층(152)의 노출된 면의 일부분을 덮는 영역으로서, 상기 마스킹 영역(213)에 의해 제1 도전형 반도체층(152)의 일부분이 마스킹된다. 마스킹 영역(213)은 서로 연결된 형태로 형성될 수 있다. 예를 들어, 도 6b에 나타난 바와 같이, 이격된 개구부들(211)을 둘러싸는 마스킹 영역(213)이 서로 연결된 형태일 수 있다.
이와 같이, 마스킹 영역(213)이 서로 연결된 마스크 패턴(210)을 이용하여 상기 발광 다이오드를 제조함으로써, 마스크 패턴(210) 형성 공정이 안정적으로 이루어질 수 있고, 또 마스크 패턴(210)과 제1 도전형 반도체층(152) 간의 접촉 면적이 증가하며 마스크 패턴(210)이 일체로 형성되므로, 후술할 식각 공정이 안정적으로 수행될 수 있다. 또한, 마스킹 영역(213)에 의해 마스크 패턴(210)이 제1 도전형 반도체층(152)으로부터 이탈하지 않고 안정적으로 제1 도전형 반도체층(152) 상에 위치될 수 있으므로, 개구부(211)의 크기를 크게 형성할 수 있어서 제1 도전형 반도체층(152)이 식각되는 영역을 넓게 할 수 있다.
본 실시예에 있어서, 마스크 패턴(210)은 후술할 식각 공정에서 마스킹 역할을 할 수 있는 물질로 형성될 수 있으며, 예를 들어, 마스크 패턴(210)은 포토레지스트를 포함하는 물질로 형성될 수 있으며, 나아가, SiO2나 금속 물질과 같은 다른 물질을 포함할 수도 있다.
다음으로, 도 7을 참조하면, 마스크 패턴(210)이 형성된 제1 도전형 반도체층(152)의 노출된 면을 부분적으로 식각하여 복수의 오목부들(161)을 형성한다.
상기 식각은 건식 식각일 수 있으며, 예를 들어 RIE(Reactive-ion Etching)일 수 있다. 상기 표면이 연마된 경우, 연마에 의하여 평탄화된 표면을 건식 식각함으로써 이 후 설명되는 습식 식각을 용이하게 할 수 있다.
상기 식각에 의하여 마스크 패턴(210)의 개구부(211)에 의하여 노출된 영역의 제1 도전형 반도체층(152) 일부분이 식각된다. 상기 식각 공정 후, 제1 도전형 반도체층(152)은 일면에 형성된 복수의 오목부들(161)을 포함할 수 있다. 오목부들(161)은 마스크 패턴(210)에 의하여 그 위치가 결정될 수 있고, 또한, 마스크 패턴(210)의 모양 및 식각 공정의 조건에 따라 모양, 크기 등이 결정될 수 있다. 예를 들어, 상기 오목부들(161)의 중심 간의 피치가 약 6㎛로 형성될 수 있고, 또 오목부들(161)의 평균 깊이가 약 3㎛로 형성될 수 있으며, 그 입구가 원형 또는 육각형으로 형성될 수 있다. 또한, 도시된 바와 같이, 상기 오목부(161)는 마이크로 콘 형상의 오목부일 수 있다. 상기 마이크로 콘 형상의 오목부는 그 측면 경사가 상대적으로 완만하게 되도록 형성될 수 있고, 예를 들어 그 단면이 'U'자 형태로 형성될 수 있다.
반면, 마스킹 영역(213) 아래에 위치하는 제1 도전형 반도체층(152)의 영역, 즉 오목부들(161) 사이의 영역(163)은 식각되지 않는다.
도 8을 참조하면, 제1 도전형 반도체층(152)의 일면 상에 위치하는 마스크 패턴(210)을 제거한다. 마스크 패턴(210)은 화학 용액을 이용하거나 플라즈마를 이용하여 제거될 수 있다.
마스크 패턴(210)이 제거되면, 제1 도전형 반도체층(152)의 일면이 노출되고, 상기 제1 도전형 반도체층(152)은 일면에 형성된 복수의 오목부들(161) 및 오목부들 사이의 영역(163)을 포함한다. 이때, 상기 오목부들(161)은 서로 이격되어 위치할 수 있다.
도 9를 참조하면, 제1 도전형 반도체층(152)의 노출된 일면을 습식 식각하여 서브 마이크로 텍스쳐(164)를 형성한다. 본 실시예에 있어서, 상기 서브 마이크로 텍스쳐(164)는 서브 마이크로 콘을 포함할 수 있다.
상기 습식 식각은 PEC(Photo-Enhanced Chemical) 식각일 수 있으나, 이에 한정되는 것은 아니고, 예를 들어 황인산 용액에 의한 식각일 수도 있다.
서브 마이크로 텍스쳐(164)는 오목부들 사이의 영역(163)에 적어도 하나 이상 형성될 수 있다. 예를 들어, 도 9b는 제1 도전형 반도체층(152) 표면을 도식적으로 나타낸 도면들 및 사진이다. 도 9b의 (a)는 상기 표면을 도식적으로 나타낸 사시도 이고, 도 9b의 (b)는 상기 표면의 상면 SEM 사진이다. 여기서 도면부호 M은 밀링 포인트(milling point)를 나타내며, 도9b의 (c)는 상기 밀링 포인트(M)의 단면을 도식적으로 나타낸다. 도 9b에 나타난 바와 같이, 오목부들 사이의 영역(163)에 복수의 서브 마이크로 콘이 형성될 수 있다. 도 9b의 도면들 및 사진에는 오목부(161) 내의 바닥 표면에는 서브 마이크로 콘이 형성되지 않은 것으로 도시되어 있으나, 이에 한정되지 않고, 상기 서브 마이크로 콘은 오목부(161) 내의 바닥 표면에도 더 형성될 수 있다. 상기 서브 마이크로 콘이 오목부(161) 내 바닥 표면에도 더 형성됨으로써, 제1 도전형 반도체층(152) 표면의 전면에 서브 마이크로 텍스쳐(164)가 형성될 수 있다. 이에 따라, 상기 발광 다이오드의 광 추출 효율을 더욱 개선시킬 수 있다.
또한, 상기 서브 마이크로 콘은 습식 식각 조건에 따라 다양한 크기를 가질 수 있으며, 그 평균 높이가 약 0.5㎛ 이하일 수 있다. 상기 서브 마이크로 콘은 그 측면 경사가 상대적으로 가파르게 형성될 수 있으며, 예를 들어 그 단면이 역'V'자 형태로 형성될 수 있다.
오목부(161)가 마이크로 콘 형상의 오목부이고, 서브 마이크로 텍스쳐(164)가 서브 마이크로 콘을 포함하는 경우, 상기 마이크로 콘 형상 오목부의 측면 경사는 상기 서브 마이크로 콘의 측면 경사보다 완만할 수 있다. 예를 들어, 도 9b의 (c)에 나타난 바와 같이, 상기 마이크로 콘 형상 오목부의 단면은 'U'자 형태를 갖고, 상기 서브 마이크로 콘은 역'V'자 형태를 가질 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 오목부(161) 및 서브 마이크로 텍스쳐(164)는 다양한 형태로 형성될 수 있다.
이처럼, 본 발명의 발광 다이오드 제조 방법은 1차로 복수의 오목부들을 만드는 식각 공정 후, 2차로 습식 식각을 하게 되므로, 습식 식각 공정이 용이해질 수 있다. 또한, 습식 식각에 의해 발광 다이오드의 표면 거칠기가 증가되는 영역이 상대적으로 넓으므로, 광 추출 효율이 크게 개선될 수 있다.
도 10을 참조하면, 제1 도전형 반도체층(152), 활성층(154) 및 제2 도전형 반도체층(156)의 일부 영역을 식각하여 반도체 구조체(150)를 포함하는 발광 요소를 형성될 수 있다. 이때, 절연 패턴층(130)은 식각 정지 시점을 지시해주는 식각 정지 패턴 역할을 할 수 있다.
본 실시예에서는 하나의 발광 요소를 형성하는 것으로 설명하고 있으나, 지지 기판(110)의 크기에 따라 복수의 영역을 패터닝하여 복수의 발광 요소를 형성할 수도 있다.
그 다음, 반도체 구조체(150)를 덮는 패시베이션층(170)을 형성한다. 여기서, 패시베이션층(170)은 제1 도전형 반도체층(152) 상면에 전극 형성 영역(163')이 노출되도록 패터닝될 수 있다.
패시베이션층(170) 중 제1 도전형 반도체층(152) 상면에 형성되는 부분은 대체적으로 상기 제1 도전형 반도체층(152) 상면 표면을 따라 형성될 수 있다. 즉, 패시베이션층(170)은 대체적으로 오목부(161) 및 서브 마이크로 텍스쳐(164)의 요철 형상에 대응하는 형상으로 형성될 수 있다.
나아가, 서브 마이크로 텍스쳐(164) 상에 형성된 패시베이션층(170)의 표면은 서브 마이크로 텍스쳐(164)의 경사도보다 완만한 경사도를 갖도록 형성될 수 있다.
또한, 상기 습식 식각 공정에서 서브 마이크로 텍스쳐(164)의 형상이 갈라지거나 합쳐질 수 있다. 이러한 갈라지거나 합쳐진 서브 마이크로 텍스쳐(164) 상에 형성된 패시베이션층(170)의 표면은 상기 갈라지거나 합쳐진 부분이 하나의 완만하게 된 형상으로 형성될 수 있다.나아가, 패시베이션층(170)은 하부의 서브 마이크로 콘의 위치에 따라 다양한 두께로 형성될 수 있다. 예를 들어, 상기 서브 마이크로 콘의 꼭지점 상부에 위치하는 패시베이션층(170)의 두께는 상기 서브 마이크로 콘의 측면 상부에 위치하는 패시베이션층(170)의 두께보다 두껍게 형성될 수 있다. 이에 따라, 상기 발광 다이오드 광 추출면의 경사도가 더욱 완만해져 광 추출 효율을 더 향상시킬 수 있다.
이 후, 전극 형성 영역(163') 상에 전극 연장부(183)를 형성하면, 도 3에 도시된 것과 같은 발광 다이오드가 제공된다. 전극 연장부(183)는 도시된 바와 같이 오목부(161)를 덮도록 형성될 수 있으나, 이에 한정되는 것은 아니다.
이와 달리, 전극 형성 영역(163')은 습식 식각되지 않을 수도 있다. 이는 습식 식각 전에 전극 형성 영역(163') 상에 식각 마스크 물질을 더 형성함으로써 제공될 수 있다.
이상에서, 본 발명의 다양한 실시예들에 대하여 설명하였지만, 상술한 다양한 실시예들 및 특징들에 본 발명이 한정되는 것은 아니고, 본 발명의 특허청구범위에 의한 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변형과 변경이 가능하다.

Claims (35)

  1. 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 형성하고,
    상기 제2 도전형 반도체층 상에 지지 기판을 형성하고,
    상기 제1 도전형 반도체층으로부터 상기 기판을 분리하고,
    상기 기판이 분리되어 노출된 상기 제1 도전형 반도체층 상에 복수의 개구부들을 갖는 마스크 패턴을 형성하고,
    상기 개구부들을 통해 노출된 상기 제1 도전형 반도체층을 부분적으로 식각하여 서로 이격된 복수의 오목부들을 형성하고,
    상기 마스크 패턴을 제거하고,
    상기 제1 도전형 반도체층 표면을 습식 식각하여 서브 마이크로 텍스쳐를 형성하고,
    상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 덮는 패시베이션층을 형성하는 것을 포함하되,
    상기 제1 도전형 반도체층 상에 형성된 상기 패시베이션층은 상기 오목부들 및 상기 서브 마이크로 텍스쳐 표면을 따라 형성되며, 상기 패시베이션층의 표면은 상기 서브 마이크로 텍스쳐 표면보다 완만한 발광 다이오드 제조 방법.
  2. 청구항 1에 있어서,
    상기 마스크 패턴은 상기 개구부들을 둘러싸는 마스킹 영역이 서로 연결된 발광 다이오드 제조 방법.
  3. 청구항 2에 있어서,
    상기 마스크 패턴은 포토레지스트로 형성된 발광 다이오드 제조 방법.
  4. 청구항 1에 있어서,
    상기 마스크 패턴은 육각형 형상의 개구부를 포함하는 발광 다이오드 제조 방법.
  5. 청구항 1에 있어서,
    상기 제1 도전형 반도체층은 건식 식각에 의해 부분적으로 식각되는 발광 다이오드 제조 방법.
  6. 청구항 5에 있어서,
    상기 제1 도전형 반도체층을 부분적으로 건식 식각하는 것에 의해, 상기 제1 도전형 반도체층에 복수 개의 마이크로 콘 형상의 오목부가 형성되는 것을 포함하는 발광 다이오드 제조 방법.
  7. 청구항 6에 있어서,
    상기 마이크로 콘 형상의 오목부 입구는 원형 또는 육각형인 발광 다이오드 제조 방법.
  8. 청구항 6에 있어서,
    상기 서브 마이크로 텍스쳐는 서브 마이크로 콘들을 포함하는 발광 다이오드 제조 방법.
  9. 청구항 8에 있어서,
    상기 서브 마이크로 콘들은 상기 오목부들 사이의 제1 도전형 반도체층 표면에 형성되는 발광 다이오드 제조 방법.
  10. 청구항 9에 있어서,
    상기 패시베이션층은 적어도 하나의 서브 마이크로 콘 상에 위치하는 콘형상을 포함하고,
    상기 콘형상의 경사도는 상기 서브 마이크로 콘의 경사도보다 완만한 발광 다이오드 제조 방법.
  11. 청구항 1에 있어서,
    상기 습식 식각은 PEC(Photo-Enhanced Chemical) 식각인 발광 다이오드 제조 방법.
  12. 청구항 1에 있어서,
    상기 지지 기판은 본딩층을 이용하여 상기 제2 도전형 반도체층 상에 본딩된 발광 다이오드 제조 방법.
  13. 청구항 12에 있어서,
    상기 지지 기판을 본딩하기 전에,
    상기 제2 도전형 반도체층 일부 영역 상에 절연 패턴층을 형성하는 것을 더 포함하는 발광 다이오드 제조 방법.
  14. 청구항 13에 있어서,
    상기 제2 도전형 반도체층의 일부 영역 상에 반사 금속층을 형성하고,
    상기 반사 금속층 상에 베리어 금속층을 형성하는 것을 더 포함하되,
    상기 반사 금속층 및 상기 절연 패턴층은 서로 동일한 높이에 형성된 발광 다이오드 제조 방법.
  15. 청구항 13에 있어서,
    상기 제1 도전형 반도체층의 상기 지지 기판으로부터 반대측 면 상에 전극을 형성하는 것을 더 포함하고,
    상기 전극은 상기 절연 패턴층이 형성된 영역 상에 형성되는 발광 다이오드 제조 방법.
  16. 청구항 15에 있어서,
    상기 전극은 전극 패드 및 전극 연장부를 포함하는 발광 다이오드 제조 방법.
  17. 청구항 12에 있어서,
    상기 지지 기판은 공정 본딩(Eutectic Bonding)에 의해 본딩되는 발광 다이오드 제조 방법.
  18. 청구항 1에 있어서,
    상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층의 일부 영역을 식각하여 복수의 발광 요소를 형성하는 것을 더 포함하는 발광 다이오드 제조 방법.
  19. 청구항 8에 있어서,
    상기 마이크로 콘 형상의 오목부 측면의 경사는 상기 서브 마이크로 콘 측면의 경사보다 완만하게 형성되는 발광 다이오드 제조 방법.
  20. 청구항 19에 있어서,
    상기 마이크로 콘 형상의 오목부는 그 단면이 U자 형태이고, 상기 서브 마이크로 콘은 그 단면이 역V자 형태로 형성되는 발광 다이오드 제조 방법.


  21. 제1 도전형 반도체층;
    제2 도전형 반도체층;
    상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 위치하는 활성층;
    상기 제2 도전형 반도체층 상에 위치하는 지지 기판; 및
    상기 제1 도전형 반도체층, 제2 도전형 반도체층 및 활성층을 덮는 패시베이션층을 포함하되,
    상기 제1 도전형 반도체층은, 상기 지지 기판의 반대층 면에 형성된 복수 개의 서로 이격된 오목부들 및 상기 오목부들 사이의 상기 제1 도전형 반도체층 표면에 형성된 서브 마이크로 텍스쳐를 포함하고,
    상기 제1 도전형 반도체층 상에 형성된 상기 패시베이션층은 상기 오목부들 및 상기 서브 마이크로 텍스쳐 표면을 따라 형성되며, 상기 패시베이션층의 표면은 상기 서브 마이크로 텍스쳐 표면보다 완만한 발광 다이오드.
  22. 청구항 21에 있어서,
    상기 오목부들은 서로 이격되고, 상기 제1 도전형 반도체층 표면의 상기 오목부들 사이 영역은 서로 연결된 발광 다이오드.
  23. 청구항 21에 있어서,
    상기 서브 마이크로 텍스쳐는 서브 마이크로 콘을 포함하는 발광 다이오드.
  24. 청구항 21에 있어서,
    상기 패시베이션층은 적어도 하나의 서브 마이크로 콘 상에 위치하는 콘형상을 포함하고,
    상기 콘형상의 경사도는 상기 서브 마이크로 콘의 경사도보다 완만한 발광 다이오드.
  25. 청구항 23에 있어서,
    상기 오목부들은 마이크로 콘 형상의 오목부들을 포함하는 발광 다이오드.
  26. 청구항 25에 있어서,
    상기 마이크로 콘 형상의 오목부는 그 입구가 원형 또는 육각형인 발광 다이오드.
  27. 청구항 23에 있어서,
    상기 서브 마이크로 콘의 평균 높이는 0.5 um 이하인 발광 다이오드.
  28. 청구항 21에 있어서,
    상기 지지 기판 일부 영역 상에 위치하는 절연 패턴층을 더 포함하는 발광 다이오드.
  29. 청구항 28에 있어서,
    상기 제2 도전형 반도체층 및 상기 지지 기판 사이에 형성된 금속층을 더 포함하는 발광 다이오드.
  30. 청구항 29에 있어서,
    상기 금속층은 반사 금속층 및 베리어 금속층을 포함하고,
    상기 반사 금속층은 상기 지지 기판의 일부 영역 상에 위치하고,
    상기 베리어 금속층은 상기 금속 반사층 및 상기 절연 패턴층 아래에 위치하며,
    상기 베리어 금속층은 상기 금속 반사층 및 상기 절연 패턴층을 덮는 발광 다이오드.
  31. 청구항 28에 있어서,
    상기 제1 도전형 반도체층 상에 위치하는 전극을 더 포함하고,
    상기 전극은 상기 절연 패턴층이 위치하는 영역 상에 위치하는 발광 다이오드.
  32. 청구항 31에 있어서,
    상기 전극은 전극 패드 및 전극 연장부를 포함하는 발광 다이오드.
  33. 청구항 29에 있어서,
    상기 지지 기판 및 상기 금속층 사이에 위치하는 본딩층을 더 포함하는 발광 다이오드.
  34. 청구항 25에 있어서,
    상기 마이크로 콘 형상의 오목부 측면의 경사는 상기 서브 마이크로 콘 측면의 경사보다 완만한 발광 다이오드.
  35. 청구항 34에 있어서,
    상기 마이크로 콘 형상의 오목부는 그 단면이 U자 형태이고, 상기 서브 마이크로 콘은 그 단면이 역V자 형태인 발광 다이오드.
KR1020120132209A 2012-11-21 2012-11-21 고효율 발광 다이오드 Ceased KR20140065105A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120132209A KR20140065105A (ko) 2012-11-21 2012-11-21 고효율 발광 다이오드
US14/085,092 US9306120B2 (en) 2012-11-21 2013-11-20 High efficiency light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120132209A KR20140065105A (ko) 2012-11-21 2012-11-21 고효율 발광 다이오드

Publications (1)

Publication Number Publication Date
KR20140065105A true KR20140065105A (ko) 2014-05-29

Family

ID=50727131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120132209A Ceased KR20140065105A (ko) 2012-11-21 2012-11-21 고효율 발광 다이오드

Country Status (2)

Country Link
US (1) US9306120B2 (ko)
KR (1) KR20140065105A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6328497B2 (ja) * 2014-06-17 2018-05-23 ソニーセミコンダクタソリューションズ株式会社 半導体発光素子、パッケージ素子、および発光パネル装置
KR102323250B1 (ko) 2015-05-27 2021-11-09 삼성전자주식회사 반도체 발광소자 제조방법
US10217914B2 (en) 2015-05-27 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor light emitting device
JP6841198B2 (ja) * 2017-09-28 2021-03-10 豊田合成株式会社 発光素子の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2466141C (en) * 2002-01-28 2012-12-04 Nichia Corporation Nitride semiconductor device having support substrate and its manufacturing method
KR100624449B1 (ko) * 2004-12-08 2006-09-18 삼성전기주식회사 요철 구조를 포함하는 발광 소자 및 그 제조 방법
KR100736623B1 (ko) * 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
KR100816841B1 (ko) * 2006-08-14 2008-03-26 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법

Also Published As

Publication number Publication date
US20140138729A1 (en) 2014-05-22
US9306120B2 (en) 2016-04-05

Similar Documents

Publication Publication Date Title
US10756237B2 (en) Light emitting diode and light emitting diode package
US20240042166A1 (en) Semiconductor light-emitting device
CN106463574B (zh) 具有图案化衬底的发光器件
US9202998B2 (en) Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
JP2004514285A (ja) 光抽出を改善するためのテーパーづけ側壁を有するレーザ分離ダイ
KR101969308B1 (ko) 반도체 발광소자 및 그 제조 방법
KR20140065105A (ko) 고효율 발광 다이오드
US9048348B2 (en) Method of separating substrate and method of fabricating semiconductor device using the same
KR20150037215A (ko) 넓은 지향각을 갖는 발광 소자 및 그 제조 방법
KR20130067014A (ko) 발광 다이오드
JP2012084727A (ja) 発光素子
TW202034538A (zh) 發光元件及其製造方法
KR20140143657A (ko) 고효율 발광 소자 및 그 제조 방법
KR20140123344A (ko) 고효율 발광다이오드 및 그의 제조방법
KR20160109469A (ko) 고출력 발광 다이오드
KR20150041990A (ko) 발광 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20121121

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20171121

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20121121

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20181017

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20190131

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20181017

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I