KR20140037639A

KR20140037639A - Chip inductor

Info

Publication number: KR20140037639A
Application number: KR1020120104028A
Authority: KR
Inventors: 조정호
Original assignee: 삼성전기주식회사
Priority date: 2012-09-19
Filing date: 2012-09-19
Publication date: 2014-03-27

Abstract

본 발명은 칩 인덕터에 관한 것으로, 칩 인덕터의 부유용량을 저감하기 위하여, 세라믹 본체; 상기 세라믹 본체 내부에 구비된 내부전극; 및 상기 세라믹 본체 양측면에 형성된 외부단자;를 포함하되, 장변축 방향을 기준으로 상기 내부전극의 길이(L2)는 상기 세라믹 본체의 길이(L1)의 0.3 내지 0.7인, 칩 인덕터를 제시한다.
The present invention relates to a chip inductor, in order to reduce the stray capacitance of the chip inductor, the ceramic body; Internal electrodes provided in the ceramic body; And external terminals formed on both sides of the ceramic body, wherein the length L2 of the internal electrode is 0.3 to 0.7 of the length L1 of the ceramic body based on the long axis direction.

Description

CHIP INDUCTOR

본 발명은 칩 인덕터에 관한 것으로, 보다 상세하게는, 부유용량을 저감할 수 있는 칩 인덕터에 관한 것이다.
The present invention relates to a chip inductor, and more particularly, to a chip inductor capable of reducing stray capacitance.

최근에는 전자 및 통신기기의 비약적인 발달과 더블어 전자 및 통신기기의 빈번한 사용빈도에 따른 상호간의 간섭에 의해 통신장애등의 문제가 자주 발생하고 있다. 이에 따라, 무선통신 기기 및 멀티미디어의 사용에 따라 발생되는 악화된 전자기적 환경을 개선하고자 각국의 전자기 장애규제가 강화되고 있는 추세이다.Recently, problems such as communication disturbances are frequently caused by the rapid development of electronic and communication devices and mutual interference due to the frequent use frequency of electronic and communication devices. Accordingly, in order to improve the deteriorated electromagnetic environment generated by the use of wireless communication devices and multimedia, the electromagnetic interference regulation of each country is being strengthened.

이러한 추세에 따라 근래에는 전자파 장애 제거소자에 대한 개발이 요구되고, 그 부품수요의 급증과 함께 기능의 복잡화, 고집적화 및 고효율화 측면으로 기술이 발전되고 있으며, 이 가운데 칩 인덕터는 고주파의 노이즈를 제거하는 필터로 개인용컴퓨터, 전화기 및 통신장치에 주로 사용되고 있다.
With this trend, in recent years, the development of electromagnetic interference elimination devices is required, and technology is being developed in terms of complexity, high integration and high efficiency with the increase of component demand, among which the chip inductor removes high frequency noise. It is mainly used in personal computers, telephones and communication devices as a filter.

이와 같은 기술과 관련된 종래의 칩 인덕터는 도 1에 도시한 바와같이, 복수의 자성체시트(51) 적층시 적층방향에 나선형의 권선을 갖도록 일정패턴의 전극(52)이 적층 형성되고, 상기 전극(52)의 시점(55a) 및 종점(55b)이 외측으로 돌출되어 적층체의 양 측면에 구비된 외부단자(53)와 연결되는 구조로 이루어 진다.In the conventional chip inductor related to this technique, as shown in FIG. 1, when the plurality of magnetic sheets 51 are stacked, a predetermined pattern of electrodes 52 are stacked to have a spiral winding in a stacking direction, and the electrodes ( The starting point 55a and the end point 55b of the 52 are protruded to the outside and are connected to the external terminals 53 provided on both sides of the laminate.

상기와 같은 칩 인덕터는, 칩 인덕터의 부피를 감소토록 적층턴수를 줄여 내부전극(52)의 단면적을 확대할 경우 내부전극(52)과 외부단자(53) 사이의 거리가 가까워져 양측 전극 사이에서 부유용량이 커지게 되고, 이로 인하여 칩(56)의 공진주파수가 감소하여 고주파 특성이 저하되는 단점이 있다.
In the chip inductor as described above, when the cross-sectional area of the internal electrode 52 is increased by reducing the number of stacking turns to reduce the volume of the chip inductor, the distance between the internal electrode 52 and the external terminal 53 becomes closer and floats between the two electrodes. The capacitance is increased, and thus, the resonance frequency of the chip 56 is reduced, thereby degrading the high frequency characteristic.

위와 같은 부유용량의 증가 문제를 해결을 위해, 일본 공개특허공보 제 2005-347286호에서는, 코일의 회전방향을 적층상태와 90도 방향을 갖도록 하는 칩을 제안하고 있다. 즉, 복수의 자성체시트 적층시 적층방향과 90도 방향에 나선형의 권선을 갖도록 일정패턴의 전극을 적층 형성하고, 상기 전극의 시점 및 종점이 외측으로 돌출되어 적층체 양측면에 구비된 외부단자와 연결된 구조를 가지도록 한다.In order to solve the above problem of increasing the floating capacity, Japanese Laid-Open Patent Publication No. 2005-347286 proposes a chip in which the rotational direction of the coil has a lamination state and a 90 degree direction. That is, when stacking a plurality of magnetic sheets stacked electrodes of a predetermined pattern to have a spiral winding in the stacking direction and 90 degrees direction, and the start and end points of the electrode protrudes outward and connected to the external terminals provided on both sides of the stack Have a structure.

그러나, 상기와 같은 칩 인덕터는, 내부전극의 시점 및 종점에 연결되는 외부단자의 접점이 작아 접촉저항이 증가되고, 적정 턴수를 갖는 코일을 형성하는 제조공정이 복잡하며, 양측 전극의 접속이 정확하게 이루어 지지않아 신뢰성이 저하되는 단점이 있다. However, in the chip inductor as described above, the contact resistance of the external terminal connected to the starting point and the end point of the internal electrode is small, the contact resistance is increased, and the manufacturing process of forming a coil having an appropriate number of turns is complicated. There is a disadvantage that the reliability is not made.

그리고, 높은 적층수로 인하여 비아 연결이 많아지게 되어 제품의 안정성 및 제품 생산성에 문제가 있고, 일반 수평구조의 칩 인덕터와 비교하여 칩 항절강도 등의 신뢰성 측면에서 상대적으로 취약하다. 또한, 높은 적층수 및 비아 연결로 인하여 직류저항(Rdc) 특성 구현에 제한이 따르며, 이로 인하여 고전류 타입의 인덕터를 제작하는데 어려움이 있다.
In addition, due to the high number of stacks, the number of via connections increases, which causes problems in product stability and product productivity, and is relatively weak in terms of reliability, such as chip breakdown strength, in comparison with chip inductors having a general horizontal structure. In addition, due to the high stacking number and via connection, there is a limitation in implementing DC resistance characteristics, which makes it difficult to fabricate a high current type inductor.

특허문헌 : 일본 공개특허공보 제 2005-347286호Patent Document: Japanese Patent Application Laid-Open No. 2005-347286

본 발명은 장변축 방향을 기준으로 세라믹 본체의 길이와, 세라믹 본체 내부에 형성되는 내부전극의 길이의 상관관계를 고려하여 일정 길이의 내부전극을 포함하는 칩 인덕터를 제시하여 상기와 같은 문제를 해결하고자 한다.
The present invention solves the above problems by presenting a chip inductor including an internal electrode having a predetermined length in consideration of the correlation between the length of the ceramic body and the length of the internal electrode formed inside the ceramic body based on the long axis direction. I would like to.

상기와 같은 목적을 달성하기 위하여 창안된 본 발명은, 세라믹 본체; 상기 세라믹 본체 내부에 구비된 내부전극; 및 상기 세라믹 본체 양측면에 형성된 외부단자;를 포함하되, 장변축 방향을 기준으로 상기 내부전극의 길이(L2)는 상기 세라믹 본체의 길이(L1)의 0.3 내지 0.7인, 칩 인덕터를 제공한다.The present invention, which is provided to achieve the above object, includes a ceramic body; Internal electrodes provided in the ceramic body; And external terminals formed on both sides of the ceramic body, wherein the length L2 of the internal electrode is 0.3 to 0.7 of the length L1 of the ceramic body based on the long axis direction.

또한, 상기 내부전극은 복수 개로 구성되어 상기 세라믹 본체의 두께 방향으로 적층되고, 각 층의 내부전극은 비아를 통해 상호 연결되어 코일 형상을 이루는, 칩 인덕터를 제공한다.In addition, the inner electrode is composed of a plurality of stacked in the thickness direction of the ceramic body, the inner electrode of each layer provides a chip inductor, which is interconnected through a via to form a coil shape.

또한, 상기 내부전극은 상기 세라믹 본체의 장변축 방향을 기준으로 상기 세라믹 본체의 중앙에 위치하는, 칩 인덕터를 제공한다.In addition, the internal electrode provides a chip inductor positioned at the center of the ceramic body with respect to the long axis direction of the ceramic body.

또한, 상기 세라믹 본체는, 자성체 기판을 하부에 두고 박막공정을 통해 형성되는 박막타입인, 칩 인덕터를 제공한다.In addition, the ceramic body provides a chip inductor, which is a thin film type formed through a thin film process with a magnetic substrate disposed below.

또한, 상기 세라믹 본체는, 복수 개의 자성체시트가 적층되어 구성된 적층 타입인, 칩 인덕터를 제공한다.
In addition, the ceramic body provides a chip inductor, which is a stacking type configured by stacking a plurality of magnetic sheets.

본 발명에 따른 칩 인덕터에 의하면, 내부전극과 외부단자의 근접에 따라 부유용량의 영향을 최소화할 수 있어 고주파 영역에서의 임피던스(impedance) 특성을 향상시킬 수 있다.According to the chip inductor according to the present invention, the influence of the stray capacitance can be minimized in accordance with the proximity of the internal electrode and the external terminal, thereby improving the impedance characteristics in the high frequency region.

또한, 부유용량의 저감을 위해 내부전극을 수직구조로 설계하지 않아도 되므로, 안정적인 비아 연결을 통해 제품의 신뢰성 향상 및 생산성 증대 효과를 기대할 수 있다.
In addition, since it is not necessary to design the internal electrode in a vertical structure to reduce the floating capacity, it is possible to expect the effect of improving the reliability and productivity of the product through a stable via connection.

도 1은 종래 칩 인덕터의 내부 사시도.
도 2는 본 발명에 따른 칩 인덕터의 외관 사시도.
도 3은 본 발명에 따른 칩 인덕터의 종단면도.1 is an internal perspective view of a conventional chip inductor.
2 is an external perspective view of a chip inductor according to the present invention;
3 is a longitudinal cross-sectional view of a chip inductor in accordance with the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 기술 등은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 함과 더불어, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.The advantages and features of the present invention and the techniques for achieving them will be apparent from the following detailed description taken in conjunction with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. The present embodiments are provided so that the disclosure of the present invention is not only limited thereto, but also may enable others skilled in the art to fully understand the scope of the invention. Like reference numerals refer to like elements throughout the specification.

본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 다수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
The terms used herein are intended to illustrate the embodiments and are not intended to limit the invention. In this specification, the singular forms include plural forms unless otherwise specified in the text. It is to be understood that the terms 'comprise', and / or 'comprising' as used herein may be used to refer to the presence or absence of one or more other components, steps, operations, and / Or additions.

도 2는 본 발명에 따른 칩 인덕터의 외관 사시도이고, 도 3은 본 발명에 따른 칩 인덕터의 종단면도이다. 부가적으로, 도면의 구성요소는 반드시 축척에 따라 그려진 것은 아니고, 예컨대, 본 발명의 이해를 돕기 위해 도면의 일부 구성요소의 크기는 다른 구성요소에 비해 과장될 수 있다. 2 is an external perspective view of a chip inductor according to the present invention, and FIG. 3 is a longitudinal sectional view of the chip inductor according to the present invention. In addition, the components of the drawings are not necessarily drawn to scale; for example, the dimensions of some of the components of the drawings may be exaggerated relative to other components to facilitate understanding of the present invention.

도 2 및 도 3을 참조하면, 본 발명에 따른 칩 인덕터(100)는 세라믹 본체(110)와, 상기 세라믹 본체(110) 양측면에 형성된 한 쌍의 외부단자(120)로 구성될 수 있다.2 and 3, the chip inductor 100 according to the present invention may include a ceramic body 110 and a pair of external terminals 120 formed on both sides of the ceramic body 110.

본 발명의 칩 인덕터(100)는 적층 타입(type)으로서, 상기 세라믹 본체(110)는 여러 장의 자성체시트가 적층된 후, 탈바인더 처리, 소성 공정 등을 거쳐 형성될 수 있다. The chip inductor 100 of the present invention is a stacking type, and the ceramic body 110 may be formed by stacking a plurality of magnetic sheets and then performing a binder removal process, a firing process, or the like.

여기서, 상기 자성체시트의 구성 재질은 투자율이 높은 세라믹 재료이면 특별히 제한되지 않으나, 예를 들면, 전기저항이 높고 자력 손실이 작으며 조성 변화를 통해 임피던스 설계가 용이한 Ni-Zn, Mn-Zn계, Ni-Zn계, Ni-Zn-Mg계, Mn-Mg-Zn계 페라이트 또는 이들의 혼합물을 이용할 수 있다. 그밖에, 상기 자성체시트는 칩 인덕터로서 요구되는 자기 특성에 따라 다양한 재질의 페라이트로도 구성될 있음은 물론이다. Herein, the constituent material of the magnetic sheet is not particularly limited as long as it is a ceramic material having a high permeability. For example, Ni-Zn and Mn-Zn-based systems having high electrical resistance, low magnetic loss, and easy impedance design through composition change , Ni-Zn-based, Ni-Zn-Mg-based, Mn-Mg-Zn-based ferrites or mixtures thereof can be used. In addition, the magnetic sheet may be made of ferrite of various materials according to the magnetic properties required as the chip inductor.

상기와 달리, 본 발명의 칩 인덕터(100)는 박막 타입으로도 구성될 수 있는데, 이 경우, 상기 세라믹 본체(110)는 페라이트 분말 성형에 의해 형성된 자성체 기판을 하부에 두고 이를 지지 부재로 하여 박막공정을 통해 형성될 수 있다.
Unlike the above, the chip inductor 100 of the present invention can also be configured as a thin film type, in this case, the ceramic body 110 has a magnetic substrate formed by forming a ferrite powder in the lower portion and a thin film It can be formed through the process.

상기 세라믹 본체(110) 내부에는 코일 패턴의 내부전극(111)이 구비될 수 있다. 구체적으로, 상기 내부전극(111)은 복수 개로 구성되어 세라믹 본체(110)의 두께 방향으로 적층될 수 있다.An internal electrode 111 of a coil pattern may be provided in the ceramic body 110. In detail, the internal electrodes 111 may be configured in plural and stacked in the thickness direction of the ceramic body 110.

이때, 각 층의 내부전극(111)은 비아(도면 미도시)를 통해 상호 연결되어 하나의 코일을 형성하게 된다. 또는, 두개의 코일이 소정 간격을 두고 서로 대향 배치되도록 설계할 수도 있다. 이 경우, 각 코일은 전자기적 결합에 의해 커먼모드 성분의 노이즈를 제거하는 커먼모드 필터로 동작하게 된다.At this time, the internal electrodes 111 of each layer are interconnected through vias (not shown) to form one coil. Alternatively, the two coils may be designed to face each other at predetermined intervals. In this case, each coil operates as a common mode filter that removes noise of common mode components by electromagnetic coupling.

외부회로와의 전기적 연결을 위하여, 상기 내부전극(111)(예를 들어, 최상층에 위치하는 내부전극)의 일단은 상기 세라믹 본체(110)의 일측부에 노출되어 형성된 인출전극(111a)과 연결되고, 상기 내부전극(111)(예를 들어, 최하층에 위치하는 내부전극)의 타단은 상기 세라믹 본체(110)의 타측부에 노출되어 형성된 인출전극(111b)과 연결될 수 있다. 상기 인출전극들(111a, 111b)은 상기 세라믹 본체(110)의 양측면과 접합하는 상기 외부단자(120)와 각각 연결되고, 이를 통해, 상기 내부전극(111)은 상기 외부단자(120)와 전기적 접속이 이루어지게 된다. For electrical connection with an external circuit, one end of the internal electrode 111 (for example, an internal electrode disposed on the uppermost layer) is connected to the extraction electrode 111a formed by being exposed to one side of the ceramic body 110. The other end of the internal electrode 111 (eg, an internal electrode positioned on the lowermost layer) may be connected to the lead electrode 111b formed by being exposed to the other side of the ceramic body 110. The lead electrodes 111a and 111b are respectively connected to the external terminals 120 which are bonded to both side surfaces of the ceramic body 110, and thus, the internal electrodes 111 are electrically connected to the external terminals 120. The connection is made.

본 발명의 칩 인덕터(100)가 적층 타입인 경우, 상기 내부전극(111)은 자성체시트 상에 도전성 페이스트를 디스펜싱(dispensing)하고, 스퀴지(squeegee)를 일측 방향으로 진행함에 의해 형성될 수 있다. 이때, 도전성 페이스트는 은(Ag), 납(Pb), 백금 등의 귀금속 재료 및 니켈(Ni), 구리(Cu) 중 하나의 물질로 형성되거나 적어도 2개의 물질을 혼합하여 형성될 수 있다. When the chip inductor 100 of the present invention is a stacked type, the internal electrode 111 may be formed by dispensing a conductive paste on a magnetic sheet and advancing a squeegee in one direction. . In this case, the conductive paste may be formed of a noble metal material such as silver (Ag), lead (Pb), platinum, or one of nickel (Ni) and copper (Cu) or may be formed by mixing at least two materials.

이와 달리, 본 발명의 칩 인덕터(100)가 박막 타입인 경우, 상기 내부전극(111)은 일반 공지의 애디티브(Additive) 공법, 서브트랙티브(Subtractive) 공법, 그리고 세미-애디티브(Semi-additive) 등의 박막 성형기술을 이용하여 형성될 수 있다.
On the other hand, when the chip inductor 100 of the present invention is a thin film type, the internal electrode 111 is a publicly known additive (Additive) method, subtractive (Subtractive) method, and semi-additive (Semi-) It can be formed using a thin film forming technique such as additive).

본 발명의 칩 인덕터(100)에서 상기 내부전극(111)은 장변축 방향(x축 방향)을 기준으로 그 길이(L2)가 상기 세라믹 본체(110)의 길이(L1)의 0.3 내지 0.7이 되는 것을 특징으로 한다. 상기 세라믹 본체(110)에서 상기 내부전극(111)의 길이가 상기 범위내에서 결정되는 경우, 상기 외부단자(120)로부터 상기 내부전극(111)의 끝단이 멀어지게 되어 전체적인 부유용량이 크게 저감된다. In the chip inductor 100 of the present invention, the length L2 of the internal electrode 111 is 0.3 to 0.7 of the length L1 of the ceramic body 110 based on the long axis direction (x-axis direction). It is characterized by. When the length of the internal electrode 111 in the ceramic body 110 is determined within the range, the end of the internal electrode 111 is far from the external terminal 120, so that the overall floating capacity is greatly reduced. .

여기서, L2/L1의 값이 0.3에 가까울수록 칩 인덕터의 전체적인 부유용량이 저감되나, 그만큼 코일의 단면적이 줄어들게 되어 요구되는 인덕턴스 용량을 구현하기 힘들어진다. 따라서, 상기 내부전극(111)의 길이(L2)는 이를 고려하여 상기 수치범위 내에서 적절한 값을 가지는 것이 바람직하다. 예를 들어, 0.8㎜ × 0.6㎜ x 0.4mm 규격(0806 규격)에서 상기 내부전극(111)의 길이(L2)는 0.8㎜의 절반인 0.4㎜가 될 수 있고, 0.6㎜ × 0.5㎜ x 0.3mm(0605 규격)에서는 0.6㎜의 절반인 0.3㎜가 될 수 있다. Here, as the value of L2 / L1 is closer to 0.3, the overall stray capacitance of the chip inductor is reduced, but the cross-sectional area of the coil is reduced accordingly, making it difficult to implement the required inductance capacitance. Therefore, in consideration of this, the length L2 of the internal electrode 111 preferably has an appropriate value within the numerical range. For example, in the 0.8mm × 0.6mm × 0.4mm standard (0806 standard), the length L2 of the internal electrode 111 may be 0.4mm, which is half of 0.8mm, and 0.6mm × 0.5mm × 0.3mm In the 0605 standard, it may be 0.3 mm, which is half of 0.6 mm.

한편, 상기 수치범위는 부유용량을 저감시키면서 일정 이상의 인덕턴스 용량을 구현하는 최적의 값을 한정하기 위한 수치범위로서, L2/L1의 값은 반드에 이에 한정되는 것은 아니고, 본 발명의 목적에 부합되는 값이면 상기 범위를 약간 벗어나더라도 무방할 것임은 당업자 입장에서 자명하다. On the other hand, the numerical range is a numerical range for limiting the optimal value for implementing a certain or more inductance capacity while reducing the stray capacitance, the value of L2 / L1 is not limited to this, but meets the object of the present invention It will be apparent to those skilled in the art that the value may be slightly outside the above range.

그리고, 상기 내부전극(111)의 길이(L2)가 상기 수치범위를 만족한다면, 상기 내부전극(111)이 상기 한 쌍의 외부단자(120) 중 어느 한쪽에 근접,형성되더라도 무방하다. If the length L2 of the inner electrode 111 satisfies the numerical range, the inner electrode 111 may be adjacent to or formed in any one of the pair of outer terminals 120.

부유용량은 거리에 반비례하므로 상기 내부전극(111)이 어느 한쪽의 외부단자(120)에 근접하게 되면, 다른 한쪽의 외부단자(120)와는 그만큼 멀어지게 되어 전체적인 부유용량은 같아지기 때문이다. 다만, 주변회로와의 전자기적 영향을 고려하여 도 3에 도시된 바와 같이, 장변축 방향(x축 방향)을 기준으로 상기 세라믹 본체(110)의 중앙에 위치하는 것이 바람직하다.
This is because the floating capacitance is inversely proportional to the distance, so that when the internal electrode 111 approaches one of the external terminals 120, the floating capacitance is farther from the other external terminal 120, so that the overall floating capacitance is the same. However, considering the electromagnetic influence with the peripheral circuit, as shown in FIG. 3, the ceramic body 110 may be positioned at the center of the long axis direction (x-axis direction).

이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
The foregoing detailed description is illustrative of the present invention. It is also to be understood that the foregoing is illustrative and explanatory of preferred embodiments of the invention only, and that the invention may be used in various other combinations, modifications and environments. That is, it is possible to make changes or modifications within the scope of the concept of the invention disclosed in this specification, the disclosure and the equivalents of the disclosure and / or the scope of the art or knowledge of the present invention. The foregoing embodiments are intended to illustrate the best mode contemplated for carrying out the invention and are not intended to limit the scope of the present invention to other modes of operation known in the art for utilizing other inventions such as the present invention, Various changes are possible. Accordingly, the foregoing description of the invention is not intended to limit the invention to the precise embodiments disclosed. It is also to be understood that the appended claims are intended to cover such other embodiments.

100 : 본 발명에 따른 칩 인덕터
110 : 세라믹 본체
111 : 내부전극
120 : 외부단자100 chip inductor according to the present invention
110: Ceramic body
111: internal electrode
120: external terminal

Claims

A ceramic body;
Internal electrodes provided in the ceramic body; And
External terminals formed on both sides of the ceramic body;
, &Lt; / RTI &
The length L2 of the internal electrode based on the long axis direction is 0.3 to 0.7 of the length L1 of the ceramic body,
Chip inductor.

The method of claim 1,
The internal electrode is composed of a plurality of stacked in the thickness direction of the ceramic body, the internal electrodes of each layer are interconnected through vias to form a coil shape,
Chip inductor.

The method of claim 1,
The internal electrode is located at the center of the ceramic body with respect to the long axis direction of the ceramic body,
Chip inductor.

The method of claim 1,
The ceramic body,
It is a thin film type that is formed through a thin film process with a magnetic substrate at the bottom,
Chip inductor.

The method of claim 1,
The ceramic body,
It is a lamination type configured by laminating a plurality of magnetic sheets,
Chip inductor.