KR20140028530A

KR20140028530A - 초음파 변환기 및 그 제조방법

Info

Publication number: KR20140028530A
Application number: KR1020120095002A
Authority: KR
Inventors: 홍석우; 김동균; 정병길; 정석환
Original assignee: 삼성전자주식회사
Priority date: 2012-08-29
Filing date: 2012-08-29
Publication date: 2014-03-10
Anticipated expiration: 2032-08-29
Also published as: KR101851568B1; US20140061826A1; US9096418B2

Abstract

초음파 변환기 및 그 제조방법이 개시된다. 개시된 초음파 변환기는, 도전성 기판 및 멤브레인을 관통하는 비아홀의 내벽 및 상부를 덮도록 마련되는 것으로, 그 상면이 상기 멤브레인의 상면과 동일 평면을 이루는 제1 전극층과, 상기 도전성 기판의 하면에 상기 제1 전극층과 이격되게 마련되는 제2 전극층과, 상기 멤브레인의 상면에 상기 제1 전극층의 상면과 접촉하도록 마련되는 상부 전극을 포함한다.

Description

초음파 변환기 및 그 제조방법{Ultrasonic transducer and method of manufacturig the same}

초음파 변환기 및 그 제조방법에 관한 것으로, 상세하게는 정전용량형 미세가공 초음파 변환기 및 그 제조방법에 관한 것이다.

미세가공 초음파 변환기(MUT; Micromachined Ultrasonic Transducer)는 전기적 신호를 초음파 신호로 변환하거나, 반대로 초음파 신호를 전기적 신호로 변환할 수 있는 장치이다. 이러한 미세가공 초음파 변환기는 그 변환 방식에 따라서, 압전형 미세가공 초음파 변환기(PUMT; Piezoelectric Micromachined Ultrasonic Transducer), 정전용량형 미세가공 초음파 변환기(CMUT; Capacitive Micromachined Ultrasonic Transducer), 자기형 미세가공 초음파 변환기(MMUT; Magnetic Micromachined Ultrasonic Transducer) 등으로 구분될 수 있다. 이 중에서 정전용량형 미세가공 초음파 변환기가 의료 영상 진단 기기나 센서 등과 같은 분야에서 각광을 받고 있다. 정전용량형 미세가공 초음파 변환기는 일반적으로 얇은 멤브레인(thin memberane)과 캐비티에 의해 분리된 지지 기판(support substrate)을 포함하는 구조를 가지고 있다. 이러한 정전용량형 미세가공 초음파 변환기에서는 넓은 면적에서 높은 구동 균일도가 요구된다.

본 발명의 일 실시예는 정전용량형 미세가공 초음파 변환기 및 그 제조방법을 제공한다.

본 발명의 일 측면에 있어서,

도전성 기판;

상기 도전성 기판 상에 마련되는 것으로, 복수의 캐비티를 포함하는 지지대(support);

상기 지지대 상에 상기 캐비티들을 덮도록 마련되는 멤브레인(membrane);

상기 도전성 기판 및 상기 멤브레인을 관통하는 비아홀(via hole)의 내벽 및 상부를 덮도록 마련되는 것으로, 그 상면이 상기 멤브레인의 상면과 동일 평면을 이루는 제1 전극층;

상기 도전성 기판의 하면에 상기 제1 전극층과 이격되게 마련되는 제2 전극층;

상기 멤브레인의 상면에 상기 제1 전극층의 상면과 접촉하도록 마련되는 상부 전극; 및

상기 도전성 기판의 하부에 마련되는 것으로, 상기 제1 및 제2 전극층과 전기적으로 연결되는 복수의 본딩 패드가 형성된 패드 기판;을 포함하는 초음파 변환기가 제공된다.

상기 멤브레인 및 상기 상부 전극에는 요소 분리 라인(element separation line)이 관통 형성될 수 있다. 상기 상부 전극과 접하는 상기 비아홀의 내벽 및 상기 요소 분리 라인의 내벽은 라운드 형상을 가질 수 있다.

상기 멤브레인은 실리콘을 포함하며, 상기 지지대는 실리콘 산화물을 포함할 수 있다. 그리고, 상기 요소 분리 라인의 내벽에는 실리콘 산화물이 형성될 수 있다. 상기 비아홀의 내벽에는 절연 물질이 형성될 수 있다.

상기 도전성 기판의 상면 및 하면에는 각각 상부 절연층 및 하부 절연층이 마련될 수 있다. 상기 하부 절연층은 상기 제2 전극층이 상기 도전성 기판의 하면에 접촉하도록 패터닝될 수 있다.

상기 제1 및 제2 전극층은 Au 및 Cu 중 적어도 하나를 포함하고, 상기 제1 및 제2 상부 패드는 상기 Au, Cu 및 Sn 중 적어도 하나를 포함할 수 있다.

상기 복수의 본딩 패드는 상기 패드 기판의 상면에 마련되는 것으로, 상기 제1 및 제2 전극층과 각각 본딩되는 제1 및 제2 상부 패드를 포함할 수 있다. 또한, 상기 복수의 본딩 패드는 상기 패드 기판의 하면에 마련되는 것으로, 상기 제1 및 제2 상부 패드와 전기적으로 연결되는 제1 및 제2 하부 패드를 더 포함할 수 있다. 상기 제1 전극층과 상기 제1 상부 패드의 계면 및 상기 제2 전극층과 상기 제2 상부 패드의 계면에는 유테틱 본딩(eutectic bonding)에 의한 유테틱 합금이 형성될 수 있다.

본 발명의 다른 측면에 있어서,

순차적으로 적층된 제1 하부기판, 제1 절연층 및 제1 상부기판을 포함하는 제1 웨이퍼를 마련한 다음, 상기 제1 상부 기판을 패터닝하여 제1 비아홀 및 요소 분리 라인을 형성하는 단계;

상기 패터닝된 제1 상부 기판 상에 복수의 캐비티를 포함하는 지지대를 형성하는 단계;

제2 기판 및 상기 제2 기판의 제1 면에 형성된 제2 절연층을 포함하는 제2 웨이퍼를 마련한 다음, 상기 제2 절연층을 상기 지지대 상에 상기 제1 비아홀, 요소 분리 라인 및 캐비티들을 덮도록 본딩시키는 단계;

상기 제2 기판 및 상기 제2 절연층에 상기 제1 비아홀과 연통하는 제2 비아홀을 형성함으로써 상기 제1 및 제2 비아홀로 이루어진 비아홀을 형성하는 단계;

상기 비아홀의 내벽 및 상기 비아홀을 통해 노출된 제1 절연층 상에 제1 전극층을 형성하고, 상기 제2 기판의 제2 면에 제2 전극층을 형성하는 단계;

복수의 본딩 패드가 형성된 패드 기판을 상기 제1 및 제2 전극층과 본딩시키는 단계;

상기 제1 하부기판 및 제1 절연층을 제거하여 상기 제1 전극층 및 상기 제1 기판을 노출시키고, 상기 요소 분리 라인을 오픈시키는 단계; 및

상기 제1 전극층의 노출면 및 상기 멤브레인의 노출면 상에 상부 전극을 형성하는 단계;를 형성하는 단계;를 포함하는 초음파 변환기의 제조방법이 제공된다.

상기 제1 웨이퍼는 SOI(silicon on insulator) 웨이퍼를 포함할 수 있다. 상기 지지대는 상기 패터닝된 제1 상부 기판에 제3 절연층을 형성한 다음, 이를 패터닝함으로써 형성될 수 있다. 여기서, 상기 제3 절연층은 상기 제1 상부 기판을 열산화시킴으로써 형성되는 실리콘 산화물을 포함할 수 있다.

상기 제2 기판은 도전성 실리콘을 포함하고, 상기 제2 절연층은 실리콘 산화물을 포함할 수 있다. 상기 제2 절연층은 실리콘 다이렉트 본딩(SDB; Silicon Direct Bonding)에 의해 상기 지지대 상에 본딩될 수 있다. 상기 제2 절연층을 본딩시킨 다음, 상기 제2 기판을 소정 두께로 가공하는 단계가 더 포함될 수 있다.

상기 비아홀을 형성한 다음, 상기 비아홀의 내벽 및 상기 제2 기판의 제2 면 상에 제4 절연층을 형성하는 단계; 및 상기 제4 절연층을 패터닝하여 상기 제2 전극층이 형성될 상기 제2 기판의 하면을 노출시키는 단계;가 더 포함될 수 있다.

상기 제1 및 제2 전극층은 유테틱 본딩(eutectic bonding)에 의해 상기 제1 및 제2 상부패드와 본딩될 수 있다. 상기 상부 전극은 상기 요소 분리 라인에 의해 분리 형성될 수 있다.

본 발명의 실시예에 의하면, 상부 전극이 동일한 평면을 이루는 제1 전극층의 상면 및 멤브레인의 상면에 마련되며, 상부 전극이 제1 전극층과 접촉하는 면적이 증가하게 되므로 상부 전극과 제1 전극층 사이의 단선 문제를 방지할 수 있다. 또한, 요소들 사이에 형성된 요소 분리 라인에 의해 요소들 간의 절연 특성이 향상될 수 있다. 그리고, 초음파 변환기의 제조 과정에서, SOI 웨이퍼에 캐비티, 비아홀 및 요소 분리 라인을 미리 형성함으로써 공정을 단순화시킬 수 있다.

도 1은 본 발명의 예시적인 실시예에 따른 정전용량형 미세가공 초음파 변환기를 도시한 것이다.
도 2 내지 도 13b는 도 1에 도시된 본 발명의 예시적인 실시예에 따른 정전용량형 미세가공 초음파 변환기의 제조방법을 설명하기 위한 것이다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 아래에 예시되는 실시예는 본 발명의 범위를 한정하는 것은 아니며, 본 발명을 이 기술 분야에서 통상의 지식을 가진 자에게 설명하기 위해서 제공되는 것이다. 도면에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 각 구성요소의 크기나 두께는 설명의 명료성을 위하여 과장되어 있을 수 있다. 또한, 소정의 물질층 기판이나 다른 층 상에 존재한다고 설명될 때, 그 물질층은 기판이나 다른 층에 직접 접하면서 존재할 수도 있고, 그 사이에 다른 제3의 층이 존재할 수도 있다. 그리고, 아래의 실시예에서 각 층을 이루는 물질은 예시적인 것이므로, 이외에 다른 물질이 사용될 수도 있다.

도 1은 본 발명의 예시적인 실시예에 따른 정전용량형 미세가공 초음파 변환기를 도시한 것이다.

도 1을 참조하면, 본 실시예에 따른 초음파 변환기는 2차원으로 배열된 복수의 요소(elements, 101,102)를 포함하고, 상기 요소들(101,102) 각각은 적어도 하나의 캐비티(223)를 포함하고 있다. 여기서, 상기 요소들(101,102)은 요소들 사이의 크로스토크(crosstalk) 및 전기신호 연결을 방지하기 위한 요소 분리 라인(element separtion line,222)에 의해 서로 분리되어 있다.

본 실시예에 따른 초음파 변환기는 도전성 기판(241)과, 상기 도전성 기판(241)의 상부에 마련되는 지지대(230) 및 멤브레인(213)과. 상기 도전성 기판(241)의 하부에 마련되는 패드 기판(270)을 포함한다. 상기 도전성 기판(241)은 하부 전극으로서의 역할을 할 수 있다. 예를 들면, 상기 도전성 기판(241)은 저저항 실리콘 기판이 될 수 있지만 이에 한정되는 것은 아니다. 상기 도전성 기판(241)의 상면에는 상부 절연층(242)이 형성될 수 있다. 상기 상부 절연층(242)은 예를 들면 실리콘 산화물을 포함할 수 있지만, 반드시 이에 한정되는 것은 아니다.

상기 상부 절연층(242) 상에는 복수의 캐비티(223)가 형성된 지지대(support,230)가 마련되어 있다. 상기 지지대(230)는 예를 들면 실리콘 산화물을 포함할 수 있지만, 이에 한정되는 것은 아니다. 상기 지지대(230) 상에는 상기 캐비티들(223)을 덮도록 멤브레인(membrane,213)이 마련되어 있다. 이러한 멤브레인(213)은 예를 들면 실리콘으로 이루어질 수 있지만, 이에 한정되지는 않는다. 상기 도전성 기판(241), 상부절연층(242) 및 멤브레인(213)을 관통하도록 비아홀(via hole,220)이 형성되어 있다. 이러한 비아홀(220)의 내벽에는 예를 들면 실리콘 산화물 등과 같은 절연 물질이 형성될 수 있다.

상기 비아홀(220)의 내벽 및 상부를 덮도록 제1 전극층(261)이 마련되어 있다. 여기서, 상기 제1 전극층(261)은 그 상면이 상기 멤브레인(213)의 상면과 동일 평면을 이루도록 형성될 수 있다. 상기 도전성 기판(241)의 하면에는 하부 절연층(250)이 형성될 수 있다. 여기서, 상기 하부 절연층(250)은 도전성 기판(241)의 하면 일부를 노출시키도록 패터닝되어 있으며, 제2 전극층(262)이 상기 노출된 도전성 기판(241)의 하면에 접촉하도록 형성되어 있다. 상기 제1 및 제2 전극층(261,262)은 도전성 물질을 포함할 수 있다. 예를 들면, 상기 제1 및 제2 전극층(261,262)은 Au 및 Cu 중 적어도 하나를 포함할 수 있지만, 이에 한정되는 것은 아니다.

상기 멤브레인(213)의 상면에는 제1 전극층(261)과 접촉하도록 상부 전극(280)이 마련되어 있다. 상기 상부 전극(280)은 동일 평면을 이루는 제1 전극층의 상면(261) 및 멤브레인(213)의 상면에 마련되어 있다. 후술하는 바와 같이, 상기 상부 전극(280)과 접촉하는 상기 비아홀(220)의 내벽 상부는 식각에 따른 노치(notch)에 의해 라운드 형상을 가질 수 있으므로, 상부 전극(280)이 제1 전극층(261)과 접촉하는 면적이 증대될 수 있다. 이에 따라, 상부 전극(280)과 제1 전극층(261) 사이의 전기적 연결이 용이해질 수 있고, 제1 전극층(261)과 상부 전극(280) 사이의 단선 문제가 방지될 수 있다.

그리고, 요소들(101,102) 사이를 분리시키는 요소 분리 라인(222)은 상기 상부전극(280) 및 멤브레인(213)을 관통하여 형성될 수 있다. 여기서, 상기 요소 분리 라인(222)의 내벽에는 지지대(230)를 이루는 절연 물질, 예를 들면 실리콘 산화물이 형성되어 있을 수 있다. 상기 요소 분리 라인(222)을 통해 상부 절연층(242)이 노출될 수 있다. 후술하는 바와 같이, 상기 상부 전극(280)과 접촉하는 요소 분리 라인(222)의 내벽 상부는 식각에 따른 노치(notch)에 의해 라운드 형상을 가질 수 있으므로, 요소들(101,102) 간의 절연 특성이 향상될 수 있다.

상기 도전성 기판(241)의 하부에는 패드 기판(170)이 마련되어 있다. 상기 패드 기판(170)으로는 예를 들면 실리콘 기판이 사용될 수 있지만 이에 한정되는 것은 아니다. 상기 패드 기판(170)에는 제1 및 제2 전극층(261,262)과 전기적으로 연결되는 복수의 본딩 패드가 형성되어 있다. 상기 본딩 패드들은 상기 패드 기판(170)의 상면에 마련되는 것으로, 상기 제1 및 제2 전극층(261,262)과 각각 본딩되는 제1 및 제2 상부 패드(171,172)를 포함한다. 여기서, 상기 제1 및 제2 상부 패드(171,172)는 도전성 물질을 포함할 수 있다. 예를 들면, 상기 제1 및 제2 상부 패드(171,172)는 Au, Cu 및 Sn 중 적어도 하나를 포함할 수 있지만, 이에 한정되는 것은 아니다. 구체적인 예로는, 상기 제1 및 제2 상부 패드(171,172)는 Au/Sn층으로 이루어질 수 있다.

상기 제1 전극층(261)과 상기 제1 상부 패드(171)의 본딩 및 제2 전극층(262)과 상기 제2 상부 패드(172)의 본딩은 각각 유테틱 본딩(eutectic bonding)에 의해 이루어질 수 있다. 예를 들어, 상기 제1 전극층(261)이 Au층으로 이루어지고, 상기 제1 상부 패드(171)가 Au/Sn층으로 이루어진 경우, 상기 제1 전극층(261)과 상기 제1 상부 패드(171)를 유테틱 본딩하게 되면, 상기 제1 전극층(261)과 상기 제1 상부 패드(171)의 계면에서는 Au-Sn 유테틱 합금이 형성될 수 있다. 한편, 상기 제1 전극층(261)과 상기 제1 상부 패드(171)의 본딩 및 제2 전극층(262)과 상기 제2 상부 패드(172)의 본딩은 유테틱 본딩 외에 다른 본딩 방법에 의해 수행되는 것도 가능하다.

상기 패드 기판(170)의 하면에는 상기 제1 및 제2 상부 패드(171,172)와 각각 전기적으로 연결되는 제1 및 제2 하부 패드(171',172')가 형성될 수 있다. 상기 패드 기판(170)의 내부에는 상기 제1 상부 패드(171)와 상기 제1 하부 패드(171')를 전기적으로 연결시키는 제1 도전성 충진재(175)가 마련되어 있으며, 상기 제2 상부 패드(172)와 상기 제2 하부 패드(172')를 전기적으로 연결시키는 제2 도전성 충진재(176)가 마련되어 있다. 여기서, 상기 제1 및 제2 하부 패드(171',172')는 상기 제1 및 제2 상부 패드(171,172)와 동일한 도전성 물질을 포함할 수 있지만, 반드시 이에 한정되는 것은 아니다.

이하에서는 전술한 초음파 변환기를 제조하는 방법에 대해 설명한다. 도 2 내지 도 13b는 본 발명의 예시적인 실시예에 따른 초음파 변환기의 제조방법을 설명하기 위한 도면들이다.

도 2를 참조하면, 순차적으로 적층된 제1 하부기판(111), 제1 절연층(112) 및 제1 상부기판(113)을 포함하는 제1 웨이퍼(110)를 준비한다. 상기 제1 웨이퍼(110)로는 예를 들면, SOI(silicon on insulator) 웨이퍼가 사용될 수 있다. 여기서, 상기 제1 상부 기판(113)은 후술하는 바와 같이 멤브레인을 구성하게 된다. 이어서, 상기 제1 상부 기판(113)을 패터닝하여 제1 비아홀(121) 및 요소 분리 라인(122)을 형성한다. 도 3a 및 도 3b는 각각 도 2의 A부분(제1 바이홀(121) 부분) 및 B부분(요소 분리 라인(122) 부분)를 확대하여 도시한 것이다. 도 3a를 참조하면, 상기 제1 상부 기판(113)의 식각에 따른 언더컷(undercut)으로 인해 제1 절연층(112)과 접하는 제1 비아홀(121)의 내벽 하부(121a)는 라운드 형상을 가질 수 있다. 그리고, 도 3b를 참조하면, 상기 제1 상부 기판(113)의 식각에 따른 노치(notch)로 인해 제1 절연층(112)과 접하는 요소 분리 라인(122)의 내벽 하부(122a)는 라운드 형상을 가질 수 있다.

도 4를 참조하면, 패터닝된 제1 상부 기판(113) 상에 소정의 절연 물질층을 형성한 다음, 이를 패터닝하여 복수의 캐비티(123)를 포함하는 제3 절연층(130)을 형성한다. 이러한 제3 절연층(130)이 지지대를 구성하게 된다. 상기 제3 절연층은 실리콘으로 이루어진 제1 상부 기판(113)을 열산화시켜 형성된 실리콘 산화물층을 패터닝함으로써 형성될 수 있다. 상기 제3 절연층(130)은 상기 제1 비아홀(121)의 내벽 및 상기 요소 분리 라인(122)의 내벽에도 형성될 수 있다. 도 5a 및 도 5b는 각각 도 4의 C부분(제1 바이홀(121) 부분) 및 D부분(요소 분리 라인(122) 부분)를 확대하여 도시한 것이다. 도 5a를 참조하면, 상기 제1 비아홀(121)의 내벽에 형성되는 제3 절연층(130)은 상기 제1 비아홀(121)의 내벽에 대응하는 형상으로 형성될 수 있다. 그리고, 도 5b를 참조하면, 상기 요소 분리 라인(122)의 내벽에 형성되는 제3 절연층(130)은 상기 요소 분리 라인(122)의 내벽에 대응하는 형상으로 형성될 수 있다.

도 6을 참조하면, 제2 기판(141) 및 제2 기판(141)의 상면에 형성된 제2 절연층(142)을 포함하는 제2 웨이퍼(140)를 준비한다. 여기서, 상기 제2 기판(141)은 예를 들면, 도전성 실리콘을 포함할 수 있다. 상기 제2 웨이퍼(140)로는 예를 들면, 저저항 실리콘 기판 및 실리콘 산화물층을 포함하는 저저항 웨이퍼가 사용될 수 있다. 이어서, 상기 제2 웨이퍼(140)의 제2 절연층(142)을 제3 절연층(130) 상에 제1 비아홀(121), 요소 분리 라인(122) 및 캐비티들(123)을 덮도록 본딩시킨다. 도 6에는 도 5에 도시된 구조물을 뒤집은 다음, 제3 절연층(130) 상에 제2 웨이퍼(140)를 본딩한 상태가 도시되어 있다. 상기 제2 절연층(142)과 상기 제3 절연층(1340)의 본딩은 예를 들면, 실리콘 다이렉트 본딩(SDB; Silicon Direct Bonding)에 의해 수행될 수 있다. 다음으로, 도 7을 참조하면, 예를 들면, 화학 기계적 연마(CMP; Chemical Mechanical Polishing) 등을 이용하여 상기 제2 기판(141)을 원하는 두께로 가공할 수 있다.

도 8을 참조하면, 상기 제1 비아홀(122)의 하부에 위치한 제2 기판(141) 및 제2 절연층(142)을 식각하여 상기 제1 비아홀(121)과 연통하는 제2 비아홀(124)을 형성한다. 그리고, 제2 비아홀(124)의 내벽 및 제2 기판(141)의 하면에 제4 절연층(150)을 형성한다. 이에 따라, 서로 연통하는 제1 및 제2 비아홀(121,124)로 이루어진 비아홀(120)이 형성된다.

도 9를 참조하면, 상기 제2 기판(141)의 하면에 형성된 제4 절연층(150)을 패터닝하여 상기 제2 기판(141)의 하면 일부를 노출시킨다. 이어서, 상기 비아홀(120)의 내벽 및 상기 제2 기판(141)의 하면에 형성된 제4 절연층(150) 상에 전극물질층을 형성한 다음, 이를 패터닝하여 제1 및 제2 전극층(161,162)을 형성한다. 여기서, 상기 제1 전극층(161)은 상기 비아홀(120)의 내벽 및 상기 비아홀(120)의 상부를 덮고 있는 제1 절연층(112) 상에 형성될 수 있다. 이에 따라, 상기 제1 전극층(161)의 상면은 제1 상부기판(113)의 상면과 동일 평면을 이룰 수 있다. 그리고, 상기 제1 전극층(161)은 상기 제2 기판(141)의 하면에 형성된 제4 절연층(150) 상에 연장되어 형성될 수 있다. 상기 제2 전극층(162)은 상기 패터닝된 제4 절연층(150)을 통해 노출된 제2 기판(141)의 하면에 접촉하도록 형성될 수 있다. 이러한 제2 전극층(162)은 제1 전극층(161)과 이격되게 마련되어 있다. 상기 제1 및 제2 전극층(161,162)은 도전성 물질을 포함할 수 있다. 예를 들면, 상기 제1 및 제2 전극층(161,162)은 Au 및 Cu 중 적어도 하나를 포함할 수 있지만, 이에 한정되는 것은 아니다.

도 10을 참조하면, 패드 기판(170)에 형성된 복수의 본딩 패드를 상기 제1 및 제2 전극층(161,162)과 본딩시킨다. 상기 패드 기판(170)으로는 예를 들면 실리콘 기판이 사용될 수 있지만 이에 한정되는 것은 아니다. 상기 본딩 패드들은 상기 패드 기판(170)의 상면에 마련되는 것으로, 상기 제1 및 제2 전극층(261,262)과 각각 본딩되는 제1 및 제2 상부 패드(171,172)를 포함한다. 여기서, 상기 제1 및 제2 상부 패드(171,172)는 도전성 물질을 포함할 수 있다. 예를 들면, 상기 제1 및 제2 상부 패드(171,172)는 Au, Cu 및 Sn 중 적어도 하나를 포함할 수 있지만, 이에 한정되는 것은 아니다. 구체적인 예로는, 상기 제1 및 제2 상부 패드(171,172)는 Au/Sn층으로 이루어질 수 있다. 상기 제1 전극층(161)과 상기 제1 상부 패드(171)의 본딩 및 제2 전극층(162)과 상기 제2 상부 패드(172)의 본딩은 각각 유테틱 본딩(eutectic bonding)에 의해 이루어질 수 있다. 예를 들어, 상기 제1 전극층(161)이 Au층으로 이루어지고, 상기 제1 상부 패드(171)가 Au/Sn층으로 이루어진 경우, 상기 제1 전극층(161)과 상기 제1 상부 패드(171)를 유테틱 본딩하게 되면, 상기 제1 전극층(161)과 상기 제1 상부 패드(171)의 계면에서는 Au-Sn 유테틱 합금이 형성될 수 있다. 한편, 상기 제1 전극층(161)과 상기 제1 상부 패드(171)의 본딩 및 제2 전극층(162)과 상기 제2 상부 패드(172)의 본딩은 유테틱 본딩 외에 다른 본딩 방법에 의해 수행되는 것도 가능하다.

도 11을 참조하면, 상기 제1 하부기판(111) 및 제1 절연층(112)을 제거한다. 이에 따라, 상기 제1 전극층(161)의 상면 및 상기 제1 상부기판(113)의 상면이 노출되고, 상기 요소 분리 라인(122)이 오픈된다. 도 12를 참조하면, 상기 제1 상부기판(113)의 상면에 상기 제1 전극층(161)과 접촉하도록 상부 전극(180)을 형성한다. 상기 상부 전극(180)은 상기 제1 전극층(161)의 노출된 상면 및 상기 제1 상부기판(113)의 노출된 상면 상에 도전성 물질을 형성한 다음, 이를 패터닝함으로써 형성될 수 있다. 여기서, 상기 상부 전극(180)은 요소 분리 라인(122)에 의해 분리 형성될 수 있다. 도 13a 및 도 13b는 각각 도 12의 E부분(비아홀(120) 부분) 및 F부분(요소 분리 라인(122) 부분)를 확대하여 도시한 것이다. 도 13a를 참조하면, 전술한 바와 같이 상기 제1 상부기판(113)의 식각에 따른 노치(notch)로 인해 상부 전극(180)과 인접한 비아홀(120)의 내벽 상부는 라운드 형상을 가지고 있다. 따라서, 상부 전극(180)이 제1 전극층(161)과 접촉하는 면적이 증대될 수 있다. 그리고, 도 3b를 참조하면, 상기 제1 상부기판(113)의 식각에 따른 언더컷으로 인해 요소 분리 라인(122)의 내벽 상부는 라운드 형상을 가지고 있다. 이에 따라, 상기 제1 상부기판(113)의 상면에 형성되는 상부 전극(180)은 요소 분리 라인(122)에 의해 효과적으로 분리 형성될 수 있으므로, 요소들(101,102) 사이의 절연 특성이 향상될 수 있다.

이상에서 설명된 바와 같이, 본 실시예에 따른 초음파 변환기의 제조방법에서는 SOI 웨이퍼를 사용하여 비아홀, 요소 분리 라인 및 캐비티들을 미리 형성한 다음, 저저항 웨이퍼를 본딩시킴으로써 제조 공정을 단순화시킬 수 있다. 이상에서 본 발명의 실시예가 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.

101,102... 요소(element)
110... 제1 웨이퍼 111... 제1 하부기판
112... 제1 절연층 113... 제1 상부기판
120,220... 비아홀 121... 제1 비아홀
122,222... 요소 분리 라인 123,223... 캐비티
124... 제2 비아홀 130... 제3 절연층
140... 제2 웨이퍼 141... 제2 기판
142... 제2 절연층 150... 제4 절연층
161,261... 제1 전극층 162,262... 제2 전극층
170... 패드 기판 171... 제1 상부패드
171'... 제1 하부패드 172... 제2 상부패드
172'... 제2 하부패드 175... 제1 도전성 충진재
176... 제2 도전성 충진재 180,280... 상부전극
213... 멤브레인 241... 도전성 기판
242... 상부 절연층 250... 하부 절연층
230... 지지대

Claims

도전성 기판;
상기 도전성 기판 상에 마련되는 것으로, 복수의 캐비티를 포함하는 지지대(support);
상기 지지대 상에 상기 캐비티들을 덮도록 마련되는 멤브레인(membrane);
상기 도전성 기판 및 상기 멤브레인을 관통하는 비아홀(via hole)의 내벽 및 상부를 덮도록 마련되는 것으로, 그 상면이 상기 멤브레인의 상면과 동일 평면을 이루는 제1 전극층;
상기 도전성 기판의 하면에 상기 제1 전극층과 이격되게 마련되는 제2 전극층;
상기 멤브레인의 상면에 상기 제1 전극층의 상면과 접촉하도록 마련되는 상부 전극; 및
상기 도전성 기판의 하부에 마련되는 것으로, 상기 제1 및 제2 전극층과 전기적으로 연결되는 복수의 본딩 패드가 형성된 패드 기판;을 포함하는 초음파 변환기.
제 1 항에 있어서,
상기 멤브레인 및 상기 상부 전극에는 요소 분리 라인(element separation line)이 관통 형성된 초음파 변환기.
제 2 항에 있어서,
상기 상부 전극과 접하는 상기 비아홀의 내벽 및 상기 요소 분리 라인의 내벽은 라운드 형상을 가지는 초음파 변환기.
제 2 항에 있어서,
상기 멤브레인은 실리콘을 포함하며, 상기 지지대는 실리콘 산화물을 포함하는 초음파 변환기.
제 4 항에 있어서,
상기 요소 분리 라인의 내벽에는 실리콘 산화물이 형성되어 있는 초음파 변환기.
제 1 항에 있어서,
상기 비아홀의 내벽에는 절연 물질이 형성되어 있는 초음파 변환기.
제 1 항에 있어서,
상기 도전성 기판의 상면 및 하면에는 각각 상부 절연층 및 하부 절연층이 마련되어 있는 초음파 변환기.
제 7 항에 있어서,
상기 하부 절연층은 상기 제2 전극층이 상기 도전성 기판의 하면에 접촉하도록 패터닝된 초음파 변환기.
제 1 항에 있어서,
상기 복수의 본딩 패드는 상기 패드 기판의 상면에 마련되는 것으로, 상기 제1 및 제2 전극층과 각각 본딩되는 제1 및 제2 상부 패드를 포함하는 초음파 변환기.
제 9 항에 있어서,
상기 제1 및 제2 전극층은 Au 및 Cu 중 적어도 하나를 포함하고, 상기 제1 및 제2 상부 패드는 상기 Au, Cu 및 Sn 중 적어도 하나를 포함하는 초음파 변환기.
제 9 항에 있어서,
상기 복수의 본딩 패드는 상기 패드 기판의 하면에 마련되는 것으로, 상기 제1 및 제2 상부 패드와 전기적으로 연결되는 제1 및 제2 하부 패드를 더 포함하는 초음파 변환기.
제 9 항에 있어서,
상기 제1 전극층과 상기 제1 상부 패드의 계면 및 상기 제2 전극층과 상기 제2 상부 패드의 계면에는 유테틱 본딩(eutectic bonding)에 의한 유테틱 합금이 형성되는 초음파 변환기.
순차적으로 적층된 제1 하부기판, 제1 절연층 및 제1 상부기판을 포함하는 제1 웨이퍼를 마련한 다음, 상기 제1 상부 기판을 패터닝하여 제1 비아홀 및 요소 분리 라인을 형성하는 단계;
상기 패터닝된 제1 상부 기판 상에 복수의 캐비티를 포함하는 지지대를 형성하는 단계;
제2 기판 및 상기 제2 기판의 제1 면에 형성된 제2 절연층을 포함하는 제2 웨이퍼를 마련한 다음, 상기 제2 절연층을 상기 지지대 상에 상기 제1 비아홀, 요소 분리 라인 및 캐비티들을 덮도록 본딩시키는 단계;
상기 제2 기판 및 상기 제2 절연층에 상기 제1 비아홀과 연통하는 제2 비아홀을 형성함으로써 상기 제1 및 제2 비아홀로 이루어진 비아홀을 형성하는 단계;
상기 비아홀의 내벽 및 상기 비아홀을 통해 노출된 제1 절연층 상에 제1 전극층을 형성하고, 상기 제2 기판의 제2 면에 제2 전극층을 형성하는 단계;
복수의 본딩 패드가 형성된 패드 기판을 상기 제1 및 제2 전극층과 본딩시키는 단계;
상기 제1 하부기판 및 제1 절연층을 제거하여 상기 제1 전극층 및 상기 제1 상부기판을 노출시키고, 상기 요소 분리 라인을 오픈시키는 단계; 및
상기 제1 전극층의 노출면 및 상기 제1 상부기판의 노출면 상에 상부 전극을 형성하는 단계;를 형성하는 단계;를 포함하는 초음파 변환기의 제조방법.
제 13 항에 있어서,
상기 제1 웨이퍼는 SOI(silicon on insulator) 웨이퍼를 포함하는 초음파 변환기의 제조방법.
제 14 항에 있어서,
상기 지지대는 상기 패터닝된 제1 상부 기판에 제3 절연층을 형성한 다음, 이를 패터닝함으로써 형성되는 초음파 변환기의 제조방법.
제 15 항에 있어서,
상기 제3 절연층은 상기 제1 상부 기판을 열산화시킴으로써 형성되는 실리콘 산화물을 포함하는 초음파 변환기의 제조방법.
제 15 항에 있어서,
상기 제2 기판은 도전성 실리콘을 포함하고, 상기 제2 절연층은 실리콘 산화물을 포함하는 초음파 변환기의 제조방법.
제 17 항에 있어서,
상기 제2 절연층은 실리콘 다이렉트 본딩(SDB; Silicon Direct Bonding)에 의해 상기 지지대 상에 본딩되는 초음파 변환기의 제조방법.
제 14 항에 있어서,
상기 제2 절연층을 본딩시킨 다음, 상기 제2 기판을 소정 두께로 가공하는 단계를 더 포함하는 초음파 변환기의 제조방법.
제 19 항에 있어서,
상기 비아홀을 형성한 다음, 상기 비아홀의 내벽 및 상기 제2 기판의 제2 면 상에 제4 절연층을 형성하는 단계; 및 상기 제4 절연층을 패터닝하여 상기 제2 전극층이 형성될 상기 제2 기판의 하면을 노출시키는 단계;를 포함하는 초음파 변환기의 제조방법.
제 14 항에 있어서,
상기 제1 및 제2 전극층은 Au 및 Cu 중 적어도 하나를 포함하는 초음파 변환기의 제조방법.
제 14 항에 있어서,
상기 복수의 본딩 패드는 상기 패드 기판의 상면에 마련되는 것으로, 상기 제1 및 제2 전극층과 각각 본딩되는 제1 및 제2 상부 패드를 포함하는 초음파 변환기의 제조방법.
제 22 항에 있어서,
상기 제1 및 제2 상부 패드는 Au, Cu 및 Sn 중 적어도 하나를 포함하는 초음파 변환기의 제조방법.
제 22 항에 있어서,
상기 제1 및 제2 전극층은 유테틱 본딩(eutectic bonding)에 의해 상기 제1 및 제2 상부패드와 본딩되는 초음파 변환기의 제조방법.
제 22 항에 있어서,
상기 복수의 본딩 패드는 상기 패드 기판의 하면에 마련되는 것으로, 상기 제1 및 제2 상부 패드와 전기적으로 연결되는 제1 및 제2 하부 패드를 더 포함하는 초음파 변환기의 제조방법.
제 13 항에 있어서,
상기 상부 전극은 상기 요소 분리 라인에 의해 분리되어 형성되는 초음파 변환기의 제조방법.