[go: up one dir, main page]

KR20140019603A - Internal bias generating circuit for semiconductor device - Google Patents

Internal bias generating circuit for semiconductor device Download PDF

Info

Publication number
KR20140019603A
KR20140019603A KR1020120085903A KR20120085903A KR20140019603A KR 20140019603 A KR20140019603 A KR 20140019603A KR 1020120085903 A KR1020120085903 A KR 1020120085903A KR 20120085903 A KR20120085903 A KR 20120085903A KR 20140019603 A KR20140019603 A KR 20140019603A
Authority
KR
South Korea
Prior art keywords
voltage
external
internal
level
internal voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020120085903A
Other languages
Korean (ko)
Inventor
홍남표
전병득
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120085903A priority Critical patent/KR20140019603A/en
Publication of KR20140019603A publication Critical patent/KR20140019603A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/462—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내부전압을 안정적으로 생성할 수 있는 반도체 장치의 내부전압 생성 회로를 제시한다.
본 기술의 일 실시예에 의한 내부전압 생성 회로는 복수의 외부전압을 공급받아 동작하는 메모리 장치를 위한 내부전압 생성 회로로서, 복수의 외부전압 중 어느 하나인 기준 외부전압의 레벨을 검출하는 전압 검출부 및 기준 외부전압의 레벨에 따라 기준 외부전압 또는, 복수의 외부전압 중 기준 외부전압을 제외한 외부전압 중에서 선택되는 제 1 외부전압을 소오스 전압으로 하여 내부전압을 생성하는 동작전압 선택부를 포함할 수 있다.An internal voltage generation circuit of a semiconductor device capable of stably generating an internal voltage is provided.
The internal voltage generation circuit according to an embodiment of the present disclosure is an internal voltage generation circuit for a memory device that is operated by receiving a plurality of external voltages, the voltage detection unit detecting a level of a reference external voltage which is one of the plurality of external voltages. And an operating voltage selector configured to generate an internal voltage based on a reference external voltage or a first external voltage selected from among a plurality of external voltages except for a reference external voltage as a source voltage. .

Description

반도체 장치의 내부 전압 생성 회로{Internal Bias Generating Circuit for Semiconductor Device}Internal Bias Generating Circuit for Semiconductor Device

본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치의 내부 전압 생성 회로에 관한 것이다.The present invention relates to a semiconductor integrated circuit, and more particularly to an internal voltage generation circuit of a semiconductor memory device.

반도체 장치는 외부 전압에 기초하여 내부 전압을 발생하는 내부 전압 발생 회로를 포함한다. 내부 전압 발생 회로는 다양한 레벨의 내부 전압들을 생성하며, 생성된 내부 전압들을 반도체 메모리 장치 내의 여로 회로들에게 제공한다.The semiconductor device includes an internal voltage generator circuit for generating an internal voltage based on an external voltage. The internal voltage generation circuit generates various levels of internal voltages and provides the generated internal voltages to the circuits in the semiconductor memory device.

한편, 반도체 장치는 단일 외부 전원전압을 공급받아 동작하거나, 복수의 외부 전원전압을 공급받아 동작할 수 있다. 예를 들어, 휴대기기용 메모리 장치나, 와이드 I/O(WIO) 인터페이스를 채용하는 휴대용 메모리 장치는 제 1 외부전압으로 1.8V, 제 2 외부전압으로 1.2V를 채택하고 있다.Meanwhile, the semiconductor device may operate by receiving a single external power supply voltage, or may operate by receiving a plurality of external power supply voltages. For example, a portable memory device or a portable memory device employing a wide I / O (WIO) interface employs 1.8 V as the first external voltage and 1.2 V as the second external voltage.

도 1은 일반적인 내부전압 생성 회로의 구성도이다.1 is a configuration diagram of a general internal voltage generation circuit.

도 1을 참조하면, 내부전압 생성 회로(10)는 저항소자들(R1, R2)에 의해 내부전압(VIN)의 레벨을 분배하여 비교전압(VIN/2)을 생성하는 전압 분배부(11), 기준전압(VREFIN)과 전압 분배부(11)에서 생성한 비교전압(VIN/2)을 입력받아 비교하는 비교부(13) 및 비교부(13)의 비교 결과에 따라 내부전압(VIN)을 출력하는 구동부(15)를 포함할 수 있다.Referring to FIG. 1, the internal voltage generation circuit 10 divides the level of the internal voltage VIN by the resistor elements R1 and R2 to generate a comparison voltage VIN / 2. The internal voltage VIN is obtained according to a comparison result of the comparison unit 13 and the comparison unit 13 that receive and compare the reference voltage VREFIN and the comparison voltage VIN / 2 generated by the voltage divider 11. It may include a driving unit 15 for outputting.

즉, 일반적인 내부전압 생성 회로(10)는 목표하는 내부전압 레벨의 1/2값을 갖는 기준전압(VREFIN)을 생성하여, 실제 생성되는 내부전압(VIN) 레벨의 1/2값인 비교전압(VIN/2)과 비교한다. 그리고, 그 비교 결과에 따라 구동부(15)의 PMOS 트랜지스터를 턴온 또는 턴오프시켜 내부전압(VIN)의 레벨이 일정한 값을 갖도록 만들어 준다.That is, the general internal voltage generation circuit 10 generates a reference voltage VREFIN having a 1/2 value of a target internal voltage level, and compares the voltage VIN which is 1/2 of the actual internal voltage VIN level. / 2). As a result of the comparison, the PMOS transistor of the driver 15 is turned on or off so that the level of the internal voltage VIN has a constant value.

이러한 내부전압 생성 회로(10)에서 내부전압(VIN)은 제 1 외부전압(VDD1)의 레벨에 상관 없이 생성된다. 그리고, 이와 같이 생성된 내부전압(VIN)은 일정한 지연량이 필요한 회로나, 코어 셀 등과 같은 회로에 사용된다.In the internal voltage generation circuit 10, the internal voltage VIN is generated regardless of the level of the first external voltage VDD1. The internal voltage VIN generated as described above is used in a circuit requiring a constant delay amount or a circuit such as a core cell.

도 1의 내부전압 생성 회로(10)에서 내부전압(VIN)이 가질 수 있는 전압 레벨의 최대값은 제 2 외부전압(VDD2)의 레벨에서 구동부(15)를 구성하는 PMOS 트랜지스터의 문턱전압을 뺀 레벨이 된다. 예를 들어, 제 2 외부전압(VDD2)의 레벨이 1.2V이고, PMOS 트랜지스터의 문턱전압이 0.01V라면, 내부전압(VIN)은 최대 1.19V까지 만들어질 수 있다.In the internal voltage generation circuit 10 of FIG. 1, the maximum value of the voltage level that the internal voltage VIN may have is obtained by subtracting the threshold voltage of the PMOS transistor constituting the driving unit 15 from the level of the second external voltage VDD2. It becomes a level. For example, if the level of the second external voltage VDD2 is 1.2V and the threshold voltage of the PMOS transistor is 0.01V, the internal voltage VIN may be made up to 1.19V.

그런데, 제 2 외부전압(VDD2)의 레벨이 1.2V이고, 목표하는 내부전압의 레벨이 1.1V인 상황에서, 여러가지 이유에 의해 제 2 외부전압(VDD2)의 레벨이 목표 내부전압 레벨 이하로, 예를 들어 1.05V까지 강하하게 될 수 있다. 이 경우, 실제 생성되는 내부전압(VIN)의 레벨의 최대값은 1.04V가 되어 목표하는 내부전압 레벨에 미치지 못하게 된다.By the way, in a situation where the level of the second external voltage VDD2 is 1.2V and the level of the target internal voltage is 1.1V, the level of the second external voltage VDD2 is lower than or equal to the target internal voltage level for various reasons. For example, it can drop to 1.05V. In this case, the maximum value of the level of the actual generated internal voltage VIN becomes 1.04V, so that it does not reach the target internal voltage level.

즉, 실제 생성되는 내부전압(VIN)의 레벨은 목표 내부전압보다 0.06V 강하된 레벨로 생성되는 것이다. 이에 따라, 내부전압(VIN)의 레벨을 보상하기 위해 지연회로의 지연량을 증가시켜야 하고, 증가된 지연량에 의해 동작 마진이 줄어들며 코어 셀의 특성 열화가 유발될 수 있다.That is, the actual generated level of the internal voltage VIN is generated at a level of 0.06 V lower than the target internal voltage. Accordingly, in order to compensate for the level of the internal voltage VIN, the delay amount of the delay circuit should be increased, and the operation margin is reduced by the increased delay amount, which may cause deterioration of characteristics of the core cell.

본 발명의 실시예는 내부전압 레벨을 안정적으로 유지할 수 있는 반도체 장치의 내부전압 생성 회로를 제공할 수 있다.An embodiment of the present invention can provide an internal voltage generation circuit of a semiconductor device capable of stably maintaining an internal voltage level.

본 발명의 일 실시예에 의한 내부전압 생성 회로는 복수의 외부전압을 공급받아 동작하는 메모리 장치를 위한 내부전압 생성 회로로서, 상기 복수의 외부전압 중 어느 하나인 기준 외부전압의 레벨을 검출하는 전압 검출부; 및 상기 기준 외부전압의 레벨에 따라 상기 기준 외부전압 또는, 상기 복수의 외부전압 중 상기 기준 외부전압을 제외한 외부전압 중에서 선택되는 제 1 외부전압을 소오스 전압으로 하여 내부전압을 생성하는 동작전압 선택부;를 포함할 수 있다.The internal voltage generation circuit according to an embodiment of the present invention is an internal voltage generation circuit for a memory device that operates by receiving a plurality of external voltages, and detects a level of a reference external voltage which is one of the plurality of external voltages. Detection unit; And an operating voltage selector configured to generate an internal voltage based on the reference external voltage or a first external voltage selected from an external voltage except the reference external voltage among the plurality of external voltages as a source voltage. It can include;

다른 관점에서, 본 발명의 실시예에 의한 내부전압 생성 회로는 복수의 외부전압을 공급받아 동작하는 메모리 장치를 위한 내부전압 생성 회로로서, 상기 복수의 외부전압 중 어느 하나인 기준 외부전압과 제 1 기준전압을 비교하여 검출 신호를 출력하는 전압 검출부; 내부전압과 제 2 기준전압을 비교하여 비교 신호를 출력하는 비교부; 및 상기 검출 신호 및 비교 신호에 응답하여, 상기 기준 외부전압 또는, 상기 복수의 외부전압 중 상기 기준 외부전압을 제외한 외부전압 중에서 선택되는 제 1 외부전압을 소오스 전압으로 하여 내부전압을 생성하는 동작전압 선택부;를 포함할 수 있다.In another aspect, an internal voltage generation circuit according to an embodiment of the present invention is an internal voltage generation circuit for a memory device operating by receiving a plurality of external voltages, the reference external voltage being one of the plurality of external voltages and a first voltage. A voltage detector for comparing a reference voltage and outputting a detection signal; A comparator for comparing the internal voltage with the second reference voltage and outputting a comparison signal; And an operating voltage for generating an internal voltage in response to the detection signal and the comparison signal, using the first external voltage selected from the reference external voltage or an external voltage except the reference external voltage among the plurality of external voltages as a source voltage. It may include a selection unit.

본 기술에 의하면 복수의 이종 전원을 사용하는 반도체 장치에서, 외부전압의 레벨에 적응적으로 내부전압을 생성하여 내부전압의 레벨을 안정적으로 유지할 수 있다.According to the present technology, in a semiconductor device using a plurality of heterogeneous power sources, the internal voltage can be generated adaptively to the level of the external voltage to stably maintain the level of the internal voltage.

도 1은 일반적인 내부전압 생성 회로의 구성도,
도 2는 본 발명의 일 실시예에 의한 내부전압 생성 회로의 구성도,
도 3은 도 2에 도시한 동작전압 선택부의 구성도,
도 4는 도 2에 도시한 내부전압 생성 회로의 회로도이다.1 is a configuration diagram of a general internal voltage generation circuit,
2 is a configuration diagram of an internal voltage generation circuit according to an embodiment of the present invention;
3 is a configuration diagram illustrating an operation voltage selector illustrated in FIG. 2;
FIG. 4 is a circuit diagram of the internal voltage generation circuit shown in FIG. 2.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 구체적으로 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention in more detail.

도 2는 본 발명의 일 실시예에 의한 내부전압 생성 회로의 구성도이다.2 is a block diagram of an internal voltage generation circuit according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 일 실시예에 의한 내부전압 생성 회로(100)는 복수의 외부전압을 공급받아 동작하는 메모리 장치를 위한 내부전압 생성 회로(100)로서, 전압 검출부(110), 전압 분배부(120), 비교부(130) 및 동작전압 선택부(140)를 포함할 수 있다.Referring to FIG. 2, the internal voltage generation circuit 100 according to an embodiment of the present invention is an internal voltage generation circuit 100 for a memory device operating by receiving a plurality of external voltages. The voltage detection unit 110, The voltage divider 120, the comparer 130, and the operating voltage selector 140 may be included.

전압 검출부(110)는 내부전압 생성 회로(100)의 동작 전압인 제 2 외부전압(VDD2)의 레벨과 제 1 기준전압(VREFD)의 레벨을 비교하여 검출신호(DOUT)를 출력한다. 즉, 전압 검출부(110)는 제 2 외부전압(VDD2)의 레벨이 목표 내부전압의 레벨, 예를 들어 1.1V 이하로 강하하는지의 여부를 검출한다. 이를 위해 제 1 기준전압(VREFD)은 목표 기준전압의 1/2로 설정할 수 있으며, 이 경우 제 2 외부전압(VDD2)의 레벨이 제 1 기준전압(VREFD)의 두 배에 해당하는 레벨보다 높은지 낮은지를 판단하도록 회로를 구성할 수 있다.The voltage detector 110 outputs the detection signal DOUT by comparing the level of the second external voltage VDD2, which is an operating voltage of the internal voltage generation circuit 100, with the level of the first reference voltage VREFD. That is, the voltage detector 110 detects whether or not the level of the second external voltage VDD2 drops to the level of the target internal voltage, for example, 1.1V or less. To this end, the first reference voltage VREFD may be set to 1/2 of the target reference voltage. In this case, whether the level of the second external voltage VDD2 is higher than the level corresponding to twice the first reference voltage VREFD. The circuit can be configured to determine if it is low.

전압 분배부(120)는 저항소자(R11, R12)를 포함하여, 내부전압 생성 회로(100)에서 실제 생성된 내부전압(VIN)을 전압 분배하여 비교전압(VIN/2)을 생성한다.The voltage divider 120 includes resistors R11 and R12 to divide the internal voltage VIN actually generated by the internal voltage generation circuit 100 to generate a comparison voltage VIN / 2.

비교부(130)는 제 2 기준전압(VREFIN)과 비교전압(VIN/2)을 비교하여 비교신호(AOUT)를 출력한다.The comparator 130 outputs a comparison signal AOUT by comparing the second reference voltage VREFIN with the comparison voltage VIN / 2.

한편, 동작전압 선택부(140)는 검출신호(DOUT)와 비교신호(AOUT)에 응답하여 제 1 외부전압(VDD1) 또는 제 2 외부전압(VDD2)을 소오스 전원으로 하여 내부전압(VIN)을 생성한다.On the other hand, the operating voltage selector 140 sets the internal voltage VIN using the first external voltage VDD1 or the second external voltage VDD2 as the source power in response to the detection signal DOUT and the comparison signal AOUT. Create

본 발명의 바람직한 실시예에서, 동작전압 선택부(140)는 제 2 외부전압(VDD2)의 레벨이 목표 내부전압 레벨 보다 높게 유지되는 경우 제 2 외부전압(VDD2)을 소오스 전원으로 하여 내부전압(VIN)을 생성한다. 반면, 제 2 외부전압(VDD2)의 레벨이 목표 내부전압 레벨 이하로 강하되는 경우 제 1 외부전압(VDD1)을 소오스 전원으로 하여 내부전압(VIN)을 생성한다.In a preferred embodiment of the present invention, when the level of the second external voltage VDD2 is maintained higher than the target internal voltage level, the operation voltage selector 140 uses the second external voltage VDD2 as a source power source. VIN). On the other hand, when the level of the second external voltage VDD2 falls below the target internal voltage level, the internal voltage VIN is generated using the first external voltage VDD1 as a source power source.

도 3은 도 2에 도시한 동작전압 선택부의 구성도이다.3 is a configuration diagram illustrating an operation voltage selector illustrated in FIG. 2.

도 3에 도시한 것과 같이, 동작전압 선택부(140)는 검출신호(DOUT)와 비교신호(AOUT)를 입력받으며 제 1 외부전압(VDD1)을 소오스 전원으로 하여 내부전압(VIN)을 생성하는 제 1 스위치(141) 및 검출신호(DOUT)와 비교신호(AOUT)를 입력받으며 제 2 외부전압(VDD2)을 소오스 전원으로 하여 내부전압(VIN)을 생성하는 제 2 스위치(143)를 포함한다. 제 1 스위치(141) 및 제 2 스위치(143)는 검출신호(DOUT)와 비교신호(AOUT)에 논리 레벨에 따라 선택적으로 구동된다.As shown in FIG. 3, the operation voltage selector 140 receives the detection signal DOUT and the comparison signal AOUT, and generates an internal voltage VIN using the first external voltage VDD1 as a source power source. And a second switch 143 which receives the first switch 141 and the detection signal DOUT and the comparison signal AOUT, and generates the internal voltage VIN using the second external voltage VDD2 as a source power source. . The first switch 141 and the second switch 143 are selectively driven according to a logic level to the detection signal DOUT and the comparison signal AOUT.

따라서, 제 2 외부전압(VDD2)의 레벨이 목표 내부전압 보다 높은 경우에는 제 2 스위치(143)가 구동되어 내부전압(VIN)을 생성한다. 이와 달리, 제 2 외부전압(VDD2)의 레벨이 목표 내부전압보다 낮은 경우에는 제 1 스위치(141)가 구동되어 내부전압(VIN)을 생성한다.Therefore, when the level of the second external voltage VDD2 is higher than the target internal voltage, the second switch 143 is driven to generate the internal voltage VIN. In contrast, when the level of the second external voltage VDD2 is lower than the target internal voltage, the first switch 141 is driven to generate the internal voltage VIN.

도 4는 도 2에 도시한 내부전압 생성 회로의 회로도이다.FIG. 4 is a circuit diagram of the internal voltage generation circuit shown in FIG. 2.

도 4를 참조하면, 전압 검출부(110)는 제 2 외부전압(VDD2)의 레벨이 목표 내부전압 보다 큰지의 여부를 확인하여 검출신호(DOUT)를 생성한다.Referring to FIG. 4, the voltage detector 110 determines whether the level of the second external voltage VDD2 is greater than the target internal voltage to generate the detection signal DOUT.

전압 분배부(120)는 생성된 내부전압(VIN)의 레벨을 직렬 접속되는 한 쌍의 저항소자(R11, R12)에 의해 1/2로 분할하여 비교부(130)로 제공한다.The voltage divider 120 divides the generated level of the internal voltage VIN into 1/2 by a pair of resistors R11 and R12 connected in series to provide the comparison unit 130.

비교부(130)는 제 2 기준전압(VREFIN)과 비교전압(VIN/2)을 비교하고 그 비교 결과로서 비교신호(AOUT)를 출력한다.The comparator 130 compares the second reference voltage VREFIN with the comparison voltage VIN / 2 and outputs a comparison signal AOUT as a result of the comparison.

동작전압 선택부(140)의 제 1 스위치(141)는 비교신호(AOUT)와 검출신호(DOUT)의 레벨을 조합하는 제 1 신호 조합부(1411) 및 제 1 외부전압(VDD1)을 소스 전원으로 하여 제 1 신호 조합부(1411)의 출력 신호에 따라 내부전압(VIN)을 생성하는 제 1 구동부(1413)를 포함한다.The first switch 141 of the operating voltage selector 140 supplies the first signal combination unit 1411 and the first external voltage VDD1 that combine the levels of the comparison signal AOUT and the detection signal DOUT. The first driver 1413 generates an internal voltage VIN according to the output signal of the first signal combination unit 1411.

아울러, 동작전압 선택부(140)의 제 2 스위치(143)는 비교신호(AOUT)와 검출신호(DOUT)의 반전신호(DOUTB)의 레벨을 조합하는 제 2 신호 조합부(1431) 및 제 2 외부전압(VDD2)을 소스 전원으로 하여 제 2 신호 조합부(1431)의 출력 신호에 따라 내부전압(VIN)을 생성하는 제 2 구동부(1433)를 포함한다.In addition, the second switch 143 of the operation voltage selector 140 includes a second signal combination unit 1431 and a second for combining the levels of the comparison signal AOUT and the inverted signal DOUTB of the detection signal DOUT. The second driver 1433 generates an internal voltage VIN according to the output signal of the second signal combination unit 1431 using the external voltage VDD2 as a source power source.

도 4에 도시한 내부전압 생성 회로(100)의 동작을 설명하면 다음과 같다.The operation of the internal voltage generation circuit 100 shown in FIG. 4 will be described below.

먼저, 제 2 외부전압(VDD2)의 레벨이 목표 내부전압 레벨보다 큰 경우를 가정한다. 이 경우 검출신호(DOUT)는 예를 들어 논리 하이 레벨로 출력될 수 있다. 한편, 내부전압(VIN)의 레벨이 강하되어 비교부(130)로부터 출력되는 비교신호(AOUT)의 레벨이 논리 하이 레벨로 출력된다고 하면, 제 2 스위치(143)의 제 2 신호 조합부(1431)는 논리 로우 레벨의 신호를 출력하게 된다. 이에 따라 제 2 구동부(1433)가 턴온되어 제 2 외부전압(VDD2)을 소스 전원으로 하여 내부전압(VIN)을 생성한다. 이때, 제 1 스위치(141)의 제 1 신호 조합부(1411)는 논리 하이 레벨의 신호를 출력하게 되고, 제 1 외부전압(VDD1)을 소스 전원으로 사용하는 제 1 구동부(1413)는 턴오프된다.First, it is assumed that the level of the second external voltage VDD2 is greater than the target internal voltage level. In this case, the detection signal DOUT may be output at a logic high level, for example. On the other hand, if the level of the internal voltage VIN is lowered and the level of the comparison signal AOUT output from the comparison unit 130 is output at a logic high level, the second signal combination unit 1431 of the second switch 143 ) Will output a logic low level signal. Accordingly, the second driver 1433 is turned on to generate the internal voltage VIN using the second external voltage VDD2 as a source power source. At this time, the first signal combination unit 1411 of the first switch 141 outputs a logic high level signal, and the first driver 1413 using the first external voltage VDD1 as a source power source is turned off. do.

한편, 제 2 외부전압(VDD2)의 레벨이 목표 내부전압 이하로 강하된 경우에는 검출신호(DOUT)가 논리 로우 레벨로 출력될 수 있다. 이 때, 비교신호(AOUT)가 하이 레벨로 출력된다면, 제 2 스위치(143)의 제 2 신호 조합부(1431)의 출력 신호는 논리 하이 레벨이 된다. 따라서, 목표 내부전압 레벨 이하로 강하된 제 2 외부전압(VDD2)을 소스 전원으로 하는 제 2 스위치(143)의 제 2 구동부(1433)는 턴오프된다. 반면, 제 1 스위치(141)의 제 1 신호 조합부(1411)로부터는 논리 로우 레벨의 신호가 출력되게 되고, 결국 제 2 구동부(1413)는 제 1 외부전압(VDD1)을 소스 전원으로 하여 내부전압(VIN)을 생성하게 된다.On the other hand, when the level of the second external voltage VDD2 drops below the target internal voltage, the detection signal DOUT may be output at a logic low level. At this time, if the comparison signal AOUT is output at a high level, the output signal of the second signal combination section 1431 of the second switch 143 is at a logic high level. Therefore, the second driver 1433 of the second switch 143 using the second external voltage VDD2 dropped to the target internal voltage level as the source power source is turned off. On the other hand, a logic low level signal is output from the first signal combination unit 1411 of the first switch 141. As a result, the second driver 1413 uses the first external voltage VDD1 as a source power source to internally output the signal. Generate the voltage VIN.

즉, 내부전압을 생성하는 데 기준이 되는 기준 외부전압(VDD2)의 레벨이 특정 레벨(예를 들어, 목표 내부전압 레벨) 이하로 강하한 경우에는 기준 외부전압(VDD2)이 아닌 이보다 높은 레벨의 다른 외부전압(VDD1)을 소오스 전압으로 하여 내부전압을 생성함으로써, 내부전압의 강하 없이 안정적인 내부전압을 생성할 수 있게 된다.That is, when the level of the reference external voltage VDD2, which is a reference for generating the internal voltage, drops below a specific level (for example, the target internal voltage level), the level of the level higher than the reference external voltage VDD2. By generating the internal voltage using another external voltage VDD1 as the source voltage, it is possible to generate a stable internal voltage without dropping the internal voltage.

이상에서는 반도체 장치가 제 1 및 제 2 외부전압을 사용하는 것을 예로 들어 설명하였으나, 이에 한정되는 것은 아니며, 세 종류 또는 그 이상의 외부전원을 사용하는 경우에도 본 발명이 적용될 수 있음은 물론이다. 그리고, 이러한 경우 각 외부전원의 레벨을 각각 검출하는 전압 검출부를 각각 구성하고, 각 외부전원의 레벨에 따라 내부전압을 생성하는 데 사용할 소스 전원을 선택하여 내부전압을 안정적으로 생성할 수 있다.In the above description, the semiconductor device uses the first and second external voltages as an example. However, the present invention is not limited thereto, and the present invention may be applied to three or more types of external power sources. In this case, a voltage detector for detecting the level of each external power source may be configured, and the source voltage to be used to generate the internal voltage may be selected according to the level of each external power source, thereby stably generating the internal voltage.

복수의 외부전원을 사용하는 경우 어느 하나의 외부전압, 예를 들어 레벨이 가장 낮은 외부전압을 기준 외부전압으로 하여 내부전압을 생성한다. 기준 외부전압의 레벨은 목표 내부전압 레벨과 지속적으로 비교되며, 기준 외부전압의 레벨이 목표 내부전압 레벨 이하로 강하하면, 기준 외부전압을 더 이상 소스 전원으로 사용하지 않고, 그 외의 외부 전압 중 어느 하나를 소스 전원으로 사용하여 내부전압을 생성한다.When a plurality of external power sources are used, an internal voltage is generated by using any one external voltage, for example, an external voltage having the lowest level as a reference external voltage. The level of the reference external voltage is continuously compared with the target internal voltage level. When the level of the reference external voltage drops below the target internal voltage level, the reference external voltage is no longer used as the source power source, and any other external voltage is used. An internal voltage is generated using one as the source power supply.

예를 들어, 복수의 외부전압은 레벨이 가장 낮은 기준 외부전압 및 이보다 레벨이 순차적으로 높은 제 2 내지 제 N 외부전압일 수 있다. 이때, 기준 외부전압의 레벨이 목표 내부전압 이하로 강하되면, 제 2 외부전압을 소스 전원으로 사용하여 내부전압을 생성한다. 제 2 외부전압의 레벨 또한 목표 내부전압 레벨 이하로 강하되면 제 3 외부전압을 소스 전원으로 사용하는 등, 복수의 이종 전원을 사용하는 반도체 장치에서, 각 외부전압의 레벨에 따라 소스 전원을 변경하여 내부전압의 강하를 방지하고 안정적인 내부전압을 생성할 수 있게 된다.For example, the plurality of external voltages may be the reference external voltage having the lowest level and the second to Nth external voltages sequentially higher than this. At this time, when the level of the reference external voltage falls below the target internal voltage, an internal voltage is generated using the second external voltage as a source power source. When the level of the second external voltage drops below the target internal voltage level, the source power is changed according to the level of each external voltage in the semiconductor device using a plurality of different power sources, such as using the third external voltage as the source power source. The internal voltage can be prevented from dropping and stable internal voltage can be generated.

이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Thus, those skilled in the art will appreciate that the present invention may be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the embodiments described above are to be considered in all respects only as illustrative and not restrictive. The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.

100 : 내부전압 생성 회로
110 : 전압 검출부
120 : 전압 분배부
130 : 비교부
140 : 동작전압 선택부100: internal voltage generation circuit
110: voltage detector
120: voltage divider
130:
140: operating voltage selector

Claims (10)

복수의 외부전압을 공급받아 동작하는 메모리 장치를 위한 내부전압 생성 회로로서,
상기 복수의 외부전압 중 어느 하나인 기준 외부전압의 레벨을 검출하는 전압 검출부; 및
상기 기준 외부전압의 레벨에 따라 상기 기준 외부전압 또는, 상기 복수의 외부전압 중 상기 기준 외부전압을 제외한 외부전압 중에서 선택되는 제 1 외부전압을 소오스 전압으로 하여 내부전압을 생성하는 동작전압 선택부;
를 포함하는 내부전압 생성 회로.An internal voltage generation circuit for a memory device that operates by receiving a plurality of external voltages.
A voltage detector configured to detect a level of a reference external voltage which is one of the plurality of external voltages; And
An operating voltage selector configured to generate an internal voltage based on a level of the reference external voltage, using the first external voltage selected from among the plurality of external voltages except for the reference external voltage as a source voltage;
Internal voltage generation circuit comprising a. 제 1 항에 있어서,
상기 제 1 외부전압은 상기 기준 외부전압의 레벨보다 높은 레벨을 갖는 내부전압 생성 회로.The method of claim 1,
And the first external voltage has a level higher than that of the reference external voltage. 제 1 항에 있어서,
상기 전압 검출부는 상기 기준 외부전압과 제 1 기준전압을 비교하여 검출 신호를 출력하는 내부전압 생성 회로.The method of claim 1,
And the voltage detector outputs a detection signal by comparing the reference external voltage with a first reference voltage. 제 3 항에 있어서,
상기 제 1 기준전압은 목표 기준전압으로부터 생성되는 내부전압 생성 회로.The method of claim 3, wherein
And the first reference voltage is generated from a target reference voltage. 제 3 항에 있어서,
상기 동작전압 선택부에서 생성된 내부전압과 제 2 기준전압을 비교하여 비교 신호를 출력하는 비교부를 더 포함하는 내부전압 생성 회로.The method of claim 3, wherein
And a comparator for comparing the internal voltage generated by the operation voltage selector with a second reference voltage and outputting a comparison signal. 제 5 항에 있어서,
상기 동작전압 선택부는, 상기 검출 신호 및 상기 비교 신호를 입력받아 상기 기준 외부전압에 따른 기준전압을 생성하는 제 1 스위치; 및
상기 검출 신호 및 상기 비교 신호를 입력받아 상기 제 1 외부전압에 따른 기준전압을 생성하는 제 2 스위치;
를 포함하는 내부전압 생성 회로.The method of claim 5, wherein
The operation voltage selector may include a first switch configured to receive the detection signal and the comparison signal and generate a reference voltage according to the reference external voltage; And
A second switch receiving the detection signal and the comparison signal and generating a reference voltage according to the first external voltage;
Internal voltage generation circuit comprising a. 제 6 항에 있어서,
상기 제 1 스위치 및 상기 제 2 스위치는 상기 검출 신호에 응답하여 선택적으로 구동되는 내부전압 생성 회로.The method according to claim 6,
The first switch and the second switch are selectively driven in response to the detection signal. 복수의 외부전압을 공급받아 동작하는 메모리 장치를 위한 내부전압 생성 회로로서,
상기 복수의 외부전압 중 어느 하나인 기준 외부전압과 제 1 기준전압을 비교하여 검출 신호를 출력하는 전압 검출부;
내부전압과 제 2 기준전압을 비교하여 비교 신호를 출력하는 비교부; 및
상기 검출 신호 및 비교 신호에 응답하여, 상기 기준 외부전압 또는, 상기 복수의 외부전압 중 상기 기준 외부전압을 제외한 외부전압 중에서 선택되는 제 1 외부전압을 소오스 전압으로 하여 내부전압을 생성하는 동작전압 선택부;
를 포함하는 내부전압 생성 회로.An internal voltage generation circuit for a memory device that operates by receiving a plurality of external voltages.
A voltage detector configured to output a detection signal by comparing a reference external voltage, which is one of the plurality of external voltages, with a first reference voltage;
A comparator for comparing the internal voltage with the second reference voltage and outputting a comparison signal; And
In response to the detection signal and the comparison signal, an operation voltage selection for generating an internal voltage by using a first external voltage selected from the reference external voltage or an external voltage except the reference external voltage among the plurality of external voltages as a source voltage. part;
Internal voltage generation circuit comprising a. 제 8 항에 있어서,
상기 동작전압 선택부는, 상기 검출 신호 및 상기 비교 신호를 입력받아 상기 기준 외부전압에 따른 기준전압을 생성하는 제 1 스위치; 및
상기 검출 신호의 반전 신호 및 상기 비교 신호를 입력받아 상기 제 1 외부전압에 따른 기준전압을 생성하는 제 2 스위치;
를 포함하는 내부전압 생성 회로.The method of claim 8,
The operation voltage selector may include a first switch configured to receive the detection signal and the comparison signal and generate a reference voltage according to the reference external voltage; And
A second switch receiving the inverted signal of the detection signal and the comparison signal to generate a reference voltage according to the first external voltage;
Internal voltage generation circuit comprising a. 제 8 항에 있어서,
상기 제 1 외부전압은 상기 기준 외부전압의 레벨보다 높은 레벨을 갖는 내부전압 생성 회로.The method of claim 8,
And the first external voltage has a level higher than that of the reference external voltage.
KR1020120085903A 2012-08-06 2012-08-06 Internal bias generating circuit for semiconductor device Withdrawn KR20140019603A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120085903A KR20140019603A (en) 2012-08-06 2012-08-06 Internal bias generating circuit for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120085903A KR20140019603A (en) 2012-08-06 2012-08-06 Internal bias generating circuit for semiconductor device

Publications (1)

Publication Number Publication Date
KR20140019603A true KR20140019603A (en) 2014-02-17

Family

ID=50267011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120085903A Withdrawn KR20140019603A (en) 2012-08-06 2012-08-06 Internal bias generating circuit for semiconductor device

Country Status (1)

Country Link
KR (1) KR20140019603A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140093854A (en) * 2013-01-18 2014-07-29 삼성전자주식회사 Nonvolatile memory device, memory system having the same, external power controlling method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140093854A (en) * 2013-01-18 2014-07-29 삼성전자주식회사 Nonvolatile memory device, memory system having the same, external power controlling method thereof

Similar Documents

Publication Publication Date Title
US10014768B2 (en) Charge pump voltage regulator
US10879797B2 (en) Voltage booster circuit with ripple control and method controlling same
KR100865852B1 (en) Regulators and High Voltage Generators
JP6013221B2 (en) Integrated circuit device
US8633759B2 (en) Voltage generator and method of generating voltage
KR101621367B1 (en) Dual mode low-drop out regulator in digital control and method for controlling using the same
KR101083682B1 (en) Semiconductor devices
US8493133B2 (en) Semiconductor memory apparatus
US10061338B2 (en) Semiconductor device and method of controlling thereof
US20080191671A1 (en) Regulator circuit
US20130021109A1 (en) Oscillator Circuit with Comparator
US7224207B2 (en) Charge pump system with smooth voltage output
CN112886956B (en) Power-on reset signal generator
CN105990894B (en) Semiconductor device, power supply unit, and electronic device
KR20160035401A (en) Voltage Converting Circuit and Semiconductor Memory Apparatus Having the Same and Operating Method
KR20120068228A (en) Semiconductor device and operating method for the same
KR20140019603A (en) Internal bias generating circuit for semiconductor device
CN110134174B (en) Power supply starting reset circuit with magnetic hysteresis function
TWI782653B (en) Charge pump apparatus and calibration method thereof
JP2015103860A (en) Power supply switching control circuit and power supply switching circuit
US7573318B2 (en) Internal voltage generating circuit
KR100825021B1 (en) Internal voltage generator
KR20160113396A (en) Voltage Generating Circuit, Semiconductor Memory Apparatus Having the Same and Operating Method
KR20140028621A (en) Voltage generation circuit
CN104137416B (en) Voltage detection circuit and electronic circuit

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120806

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid