KR20130117432A

KR20130117432A - 감마 전압 생성 장치 및 감마 전압 생성 장치를 포함하는 유기 전계 표시 장치

Info

Publication number: KR20130117432A
Application number: KR1020120039853A
Authority: KR
Inventors: 민병찬
Original assignee: 삼성디스플레이 주식회사
Priority date: 2012-04-17
Filing date: 2012-04-17
Publication date: 2013-10-28
Anticipated expiration: 2032-04-17
Also published as: US8884999B2; US20130271505A1; KR101866471B1

Abstract

감마 전압 생성 장치가 제공된다. 감마 전압 생성 장치는 전위가 높은 순서대로 정렬된 제1 내지 제n 전압 생성하는 전압 분배부 및 상기 제1 내지 제n 전압을 입력받고, 전위가 높은 순서대로 정렬된 제1 내지 제n 감마 전압을 출력하는 감마 전압 출력부를 포함하되, 제1 모드에서는 상기 제1 내지 제n 전압과 상기 제1 내지 제n 감마 전압 각각은 동일하고, 제2 모드에서는 상기 제a 감마 전압 내지 제n 감마 전압 각각은 상기 제a 내지 상기 제n 전압 각각보다 높다. (단, 1<a<n 이고, a 및 n 은 자연수)

Description

감마 전압 생성 장치 및 감마 전압 생성 장치를 포함하는 유기 전계 표시 장치{GAMMA VOLTAGE GENERATING APPRATUS AND ORGANIC LIGHT EMITTING DEVICE INCLUDING THE SAME}

본 발명은 감마 전압 생성부 및 감마 전압 생성부를 포함하는 유기 전계 표시 장치에 관한 것으로서, 보다 상세하게는 표시 품질을 향상시킬 수 있는 감마 전압 생성부 및 감마 전압 생성부를 포함하는 유기 전계 표시 장치에 관한 것이다.

TV 및 모니터와 같은 가정용 표시 장치뿐만 아니라, 노트북, 핸드폰 및 PMP 등의 휴대용 표시 장치의 경량화 및 박형화 추세에 따라 다양한 평판 표시 장치가 널리 사용된다. 평판 표시 장치에는 액정 표시 장치, 유기 전계 표시 장치 및 전기 영동 표시 장치 등의 다양한 종류가 있다. 평판 표시 장치 중 유기 전계 표시 장치는 전력 소비가 적으며, 고휘도 및 높은 명암비의 구현이 가능하며, 플렉서블 디스플레이의 구현이 용이하여 수요가 증대되고 있다.

유기 전계 표시 장치는 유기 발광 다이오드(organic light emitting diode: OLED)를 발광 소자로 사용하여 화상을 구현한다. 유기 발광 다이오드는 흐르는 전류에 대응되는 휘도로 발광한다. 유기 전계 표시 장치는 복수의 유기 발광 다이오드를 포함하며, 각각의 유기 발광 다이오드에 흐르는 전류를 제어하여 각각의 유기 발광 다이오드들의 계조를 제어하는 것을 통하여 화상을 표시할 수 있다. 유기 전계 표시 장치는 복수의 유기 전계 발광 다이오드 각각 흐르는 전류를 제어하기 위하여 박막 트랜지스터를 포함할 수 있다.

유기 전계 표시 장치의 유기 전계 발광 다이오드에 흐르는 전류를 제어하기 위한 박막 트랜지스터에는 누설 전류가 발생할 수 있다. 누설 전류가 발생하면, 유기 전계 발광 다이오드에 누설 전류가 유입되어, 유기 전계 발광 다이오드에 흐르는 전류가 원하는 대로 제어되지 않으며, 특히, 유기 전계 발광 다이오드가 저전류로 구동되는 저계조에서 휘도의 제어가 어려워진다. 따라서, 유기 전계 표시 장치는 누설 전류의 발생에 의하여 표시 품질이 저하되며, 특히 저계조에서의 표시 품질이 저하된다.

본 발명이 해결하고자 하는 과제는 표시 품질을 향상시킬 수 있는 감마 전압 제공 장치를 제공하고자 하는 것이다.

본 발명이 해결하고자 하는 또 다른 과제는 표시 품질을 향상시킬 수 있는 유기 전계 표지 장치를 제공하고자 하는 것이다.

본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 감마 전압 생성 장치는 전위가 높은 순서대로 정렬된 제1 내지 제n 전압 생성하는 전압 분배부 및 상기 제1 내지 제n 전압을 입력받고, 전위가 높은 순서대로 정렬된 제1 내지 제n 감마 전압을 출력하는 감마 전압 출력부를 포함하되, 제1 모드에서는 상기 제1 내지 제n 전압과 상기 제1 내지 제n 감마 전압 각각은 동일하고, 제2 모드에서는 상기 제a 감마 전압 내지 제n 감마 전압 각각은 상기 제a 내지 상기 제n 전압 각각보다 높다. (단, 1<a<n 이고, a 및 n 은 자연수)

상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 감마 전압 생성 장치는 전위가 높은 순서대로 정렬된 제1 내지 제n 전압 생성하는 전압 분배부 및 상기 제1 내지 제n 전압을 입력받고, 전위가 높은 순서대로 정렬된 제1 내지 제n 감마 전압을 출력하는 감마 전압 출력부를 포함하되, 상기 제1 내지 제a-1 감마 전압은 상기 제1 내지 상기 제n 감마 전압과 각각 동일하고, 제a 감마 전압 내지 상기 제n 감마 전압은 제a 내지 상기 제n 전압 각각보다 높다. (단, 1<a<n 이고, a 및 n 은 자연수)

상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 유기 전게 표시 장치는 데이터 신호에 따라 화상을 표시하는 유기 전계 표시 패널, 상기 데이터 신호를 생성하는 데이터 구동부; 및 상기 데이터 구동부에 제1 내지 제n 감마 전압을 제공하는 감마 전압 생성 장치를 포함하되, 상기 감마 전압 생성 장치는, 전위가 높은 순서대로 정렬된 제1 내지 제n 전압 생성하는 전압 분배부; 및 상기 제1 내지 제n 전압을 입력받고, 전위가 높은 순서대로 정렬된 제1 내지 제n 감마 전압을 출력하는 감마 전압 출력부를 포함하되, 제1 모드에서는 상기 제1 내지 제n 전압과 상기 제1 내지 제n 감마 전압 각각은 동일하고, 제2 모드에서는 상기 제a 감마 전압 내지 제n 감마 전압 각각은 상기 제a 내지 상기 제n 전압 각각보다 높다. (단, 1<a<n 이고, a 및 n 은 자연수)

상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 유기 전계 표시 장치는 데이터 신호에 따라 화상을 표시하는 유기 전계 표시 패널, 상기 데이터 신호를 생성하는 데이터 구동부 및 상기 데이터 구동부에 제1 내지 제n 감마 전압을 제공하는 감마 전압 생성 장치를 포함하되, 상기 감마 전압 생성 장치는, 전위가 높은 순서대로 정렬된 제1 내지 제n 전압 생성하는 전압 분배부 및 상기 제1 내지 제n 전압을 입력받고, 전위가 높은 순서대로 정렬된 제1 내지 제n 감마 전압을 출력하는 감마 전압 출력부를 포함하되, 상기 제1 내지 제a-1 감마 전압은 상기 제1 내지 상기 제n 감마 전압과 각각 동일하고, 제a 감마 전압 내지 상기 제n 감마 전압은 제a 내지 상기 제n 전압 각각보다 높다. (단, 1<a<n 이고, a 및 n 은 자연수)

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.

즉, 유기 전계 표시장치의 표시 품질을 향상시킬 수 있는 감마 전압 생성 장치를 제공할 수 있다.

또, 표시 품질을 향상시킬 수 있는 감마 전압 생성 장치를 제공할 수 있다.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도 1은 본 발명의 일 실시예에 따른 유기 전계 표시 장치의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 표시 패널에 포함된 화소의 회로도이다.
도 3은 본 발명의 일 실시예에 따른 감마 전압 생성 장치의 블록도이다.
도 4는 본 발명의 일 실시예에 따른 전압 분배부의 회로도이다.
도 5는 본 발명의 일 실시예에 따른 제k 서브 유닛의 블록도이다.
도 6은 본 발명의 일 실시예에 따른 제a 서브 유닛의 블록도이다.
도 7은 본 발명의 일 실시예에 따른 제c 서브 유닛의 블록도이다.
도 8은 본 발명의 일 실시예에 따른 제1 연산자의 블록도이다.
도 9는 본 발명의 다른 실시예에 따른 감마 전압 생성 장치의 블록도이다.
도 10은 본 발명의 다른 실시예에 따른 제b 서브 유닛의 블록도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.

이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대해 설명한다.

도 1은 본 발명의 일 실시예에 따른 유기 전계 표시 장치의 블록도이다.

본 발명의 일 실시예에 다른 유기 전계 표시 장치는 데이터 구동부(200), 표시 패널(400) 및 감마 전압 생성 장치(500)를 포함한다.

데이터 구동부(200)는 후술할 타이밍 제어부(100)로부터 데이터 제어 신호(DCS)를 수신하고, 감마 전압 생성 장치(500)로부터 감마 전압(VG)를 수신한다. 데이터 제어 신호(DCS)는 화상의 계조에 관한 데이터를 포함할 수 있다. 감마 전압(VG)은 설정된 감마 커브에 따라 화상의 계조에 관한 데이터에 대응되는 데이터 신호(D1, D2, ..., Dn)의 크기의 기준을 제공한다. 이에 따라, 데이터 구동부(200)는 데이터 제어 신호(DCS) 및 감마 전압(VG)로부터 데이터 신호(D1, D2, ..., Dn)을 생성하며, 생성된 데이터 신호(D1, D2, ..., Dn)를 표시 패널(400)에 제공한다.

표시 패널(400)은 복수의 화소를 포함하며, 복수의 화소의 계조를 제어함으로써 화상을 표시할 수 있다. 몇몇 실시예에 의하면 복수의 화소는 녹색, 적색 및 청색 화소의 집합일 수 있으며, 또 다른 몇몇 실시예에 의하면 녹색, 적색, 청색 및 백색 화소의 집합일 수 있다. 또 다른 몇몇 실시예에 의하면, 표시 패널(400)은 동일한 색상을 갖는 화소들의 집합, 예를 들어 흑백의 화소들의 집합일 수 있다. 표시 패널(400)이 포함하는 복수의 화소는 후술할 스캔 신호(S1, S2, ... Sm)에 의하여 데이터 신호(D1, D2, ... Dn)를 수신할지 여부가 결정될 수 있으며, 수신된 데이터 신호(D1, D2, ... Dn)에 대응되는 계조를 표시할 수 있다.

도 2는 본 발명의 일 실시예에 따른 표시 패널에 포함된 화소의 회로도이다. 도 2를 참조하여 표시 패널(400)에 포함된 화소에 관하여 보다 상세히 설명한다.

표시 패널(400)의 한 화소는 유기 발광 다이오드(D), 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)를 포함할 수 있다.

제1 트랜지스터(T1)는 스캔 신호(Si)에 대응하여 데이터 신호(Dj)를 제2 트랜지스터(T2)의 게이트에 전달하는 것을 제어할 수 있다. 예를 들어, 스캔 신호(Si)가 하이(high)일 경우, 제1 트랜지스터(T1)는 데이터 신호(Dj)를 제2 트랜지스터(T2)의 게이트에 전달할 수 있고, 스캔 신호(Si)가 로우(low)인 경우, 제1 트랜지스터(T1)는 데이터 신호(Dj)가 제2 트랜지스터(T2)의 게이트에 전달되지 않도록 할 수 있다.

제2 트랜지스터(T2)는 제1 트랜지스터(T1)을 통하여 전달된 데이터 신호(Dj)에 대응하여 유기 발광 다이오드(D)에 흐르는 전류를 제어할 수 있다. 예를 들어, 데이터 신호(Dj)가 하이(high)이면 유기 발광 다이오드(D)에 전류가 흐르도록 할 수 있고, 데이터 신호(Dj)가 로우(low)이면 유기 발광 다이오드(D)에 전류가 흐르지 않도록 할 수 있다. 제2 트랜지스터(T2)에는 누설 전류(leakage current)가 발생할 수 있으며, 발생한 누설 전류가 유기 발광 다이오드(D)에 유입되면, 제2 트랜지스터(T2)가 유기 발광 다이오드(D)에 흐르는 전류를 완전하게 제어할 수 없다. 그러므로, 제2 트랜지스터(T2)에 발생한 누설 전류에 의하여 표시 패널의 표시 품질이 저하되며, 특히, 저전류로 동작되는 저게조의 화상에서 표시 품질이 저하된다.

유기 발광 다이오드(D)는 유기 발광 다이오드(D)에 흐르는 전류에 대응하여 발광한다. 예를 들어, 유기 발광 다이오드(D)가 발광하는 휘도는 전류가 증가하면 증가할 수 있다. 상술한 바와 같이 유기 발광 다이오드(D)에 흐르는 전류는 데이터 신호(Dj)에 대응되도록 제2 트랜지스터(T2)에 의하여 제어되며, 누설전류가 발생하는 경우 유기 발광 다이오드(D)에 흐르는 전류는 제2 트랜지스터(T2)에 의하여 완전하게 제어되지 못하여, 표시 품질이 저하될 수 있다. 한편, 도 2에서는 제1 및 제2 트랜지스터(T1, T2)가 NMOS인 경우를 예를 들어 설명하였으나 이에 한정되는 것은 아니며, 제1 및 제2 트랜지스터(T1, T2)는 PMOS일 수도 있다.

다시 도 1을 참조하면, 감마 전압 생성 장치(500)는 감마 전압(VG)을 생성하여 데이터 구동부(200)에 전달할 수 있다. 감마 전압(VG) 표시 장치에서 설정된 감마 커브에 따른 복수의 계조 데이터(Dj)의 값에 대응되는 복수의 전압 신호의 집합일 수 있다. 감마 전압 생성 장치(500)에 관하여는 후술하도록 한다.

유기 전계 표시 장치는 타이밍 제어부(100)를 더 포함할 수 있다. 타이밍 제어부(100)는 표시 패널(400)에 원하는 화상이 표시되도록 데이터 구동부(200) 및 후술할 스캔 구동부(300)를 제어할 수 있다. 타이밍 제어부(100)는 데이터 구동부(200)를 제어하기 위한 데이터 제어 신호(DCS)를 생성하여 데이터 구동부(200)로 전달할 수 있다. 타이밍 제어부(100)는 스캔 구동부(300)를 제어하기 위한 스캔 제어 신호(SCS)를 생성하여 스캔 구동부(300)로 전달할 수 있다.

유기 전계 표시 장치는 스캔 구동부(300)를 더 포함할 수 있다. 스캔 구동부(300)는 스캔 제어 신호(SCS)를 수신하여, 그에 대응되는 스캔 신호(S1, S2, ..., Sm)를 생성할 수 있다. 스캔 신호(S1, S2, ..., Sm)는 표시 패널(400)로 전달되어, 표시 패널(400)에 포함된 복수의 화소가 데이터 신호(D1, D2, ... Dn)를 수신할 지 여부를 제어할 수 있다.

유기 전계 표시 장치는 감마 제어부(600)를 더 포함할 수 있다. 감마 제어부(600)는 감마 전압 생성 장치(500)의 동작 모드를 제어하거나, 감마 커브의 변경에 따라 감마 전압(VG)의 변경을 제어하기 위하여 감마 제어 신호(GCS)를 생성하여 감마 전압 생성 장치(500)에 전달할 수 있다. 몇몇 실시예에 의하면 감마 제어부(600)는 타이밍 제어부(100) 내부에 포함될 수 있고, 또 다른 몇몇 실시예에 의하면 감마 제어부(600)는 생략될 수도 있다. 감마 제어부(600)가 생략되면 표시 장치 내부의 중앙 처리 장치(미도시) 등의 소자에서 감마 제어 신호(GCS)를 생성할 수도 있다.

도 3은 본 발명의 일 실시예에 따른 감마 전압 생성 장치의 블록도이다. 도 3을 참조하여 감마 전압 생성 장치(500)에 대하여 보다 상세히 설명하도록 한다.

도 3을 참조하면, 감마 전압 생성 장치(500)은 전압 분배부(520) 및 감마 전압 출력부(530)을 포함한다.

전압 분배부(520)는 제1 내지 제256 전압(VD1, ..., VD256)을 생성하여 감마 전압 출력부(530)에 전달할 수 있다. 제1 내지 제256 전압(VD1, ..., VD256)은 전위가 높은 순서대로 순차적으로 정렬될 수 있다. 즉 제 1 전압(VD1)의 전위가 가장 높고, 제256 전압(VD256)의 전위가 가장 낮을 수 있다. 제1 내지 제256 전압(VD1, ..., VD256)은 제1 전압(VD1)과 제256 전압(VD256) 사이의 전위를 분할하여 생성된 것일 수 있다. 몇몇 실시예에 의하면, 제1 내지 제256 전압은 감마 제어 신호(GCS)에 의하여 감마 커브의 설정에 따라 변경될 수 있다. 도 3에서는 전압 분배부(520)에서 생성하는 전압이 제1 내지 제256 전압의 256개인 것을 도시하고 있으나, 이는 예시적인 것에 불과하며, 전압 분배부에서 생성하는 전압의 개수는 실시예에 따라 다양하게 변형될 수 있다.

이하 도 4를 참조하여 전압 분배부(520)에 대하여 보다 상세히 설명하도록 한다.

도 4는 본 발명의 일 실시예에 따른 전압 분배부의 회로도이다. 도 4를 참조하면, 전압 분배부(520)는 복수의 저항(R)이 직렬로 배치된 저항(R)들의 어레이를 포함할 수 있다. 각각의 저항(R)들의 값은 서로 동일할 수 있으나, 몇몇 실시예에 의하면 모든 저항(R)의 값들이 동일하지는 않을 수 있다. 저항(R)들의 어레이는 제1 전압(VD1)과 제256 전압(VD256) 사이의 전위를 분할할 수 있다. 제1 노드(n1)에서의 전위는 제1 전압(VD1)이고, 제256 노드(n256)에서의 전위는 제256 전압(VD256)이며, 저항(R)들의 어레이에 의하여 제1 노드(n1)와 제256 노드(256) 사이가 분할된 제2 내지 제255 노드(n2, ..., n255) 각각의 전위는 제2 전압 내지 제255 전압(VD2, ..., VD255) 각각일 수 있다. 몇몇 실시예에 의하면, 저항(R)들의 어레이는 단일의 저항 스트링으로 형성될 수 있다.

몇몇 실시예에 의하면, 전압 분배부(520)은 후술할 감마 기준 전압 생성부(510)로부터 제1 내지 제10 감마 기준 전압(VS1, ... VS10)을 제공받을 수 있다. 도 3 및 도 4에는 감마 기준 전압이 제1 내지 제10 감마 기준 전압(VS1, ..., VS10)의 열 가지인 것을 개시하고 있지만 이는 예시적인 것에 불과하고, 감마 기준 전압의 개수는 실시예에 따라 변경 가능하다. 제1 내지 제10 감마 기준 전압(VS1, ..., VS10)은 전위가 높은 순서에 따라 순차적으로 정렬된 것일 수 있다. 즉, 제1 감마 기준 전압(VS1)의 전위가 가장 높고, 제10 감마 기준 전압(VS10)의 전위가 가장 낮을 수 있다. 감마 기준 전압(VS1, ..., VS10)의 변경에 따라 제1 내지 제256 전압(VD1, ..., VD256)의 값이 변경될 수 있다. 제1 감마 기준 전압(VS1)이 제1 노드(n1)에 공급되어, 제1 전압(VD1)의 전위를 제1 감마 기준 전압(VS1)의 전위와 동일하게 할 수 있다. 제10 감마 기준 전압(VS10)은 제256 노드(n256)에 공급되어, 제256 전압(VD256)의 전위를 제10 감마 기준 전압(VS10)의 전위와 동일하게 할 수 있다. 제2 내지 제9 감마 기준 전압(VS2, ..., VS9) 각각은 제2 내지 제255 노드(n2, ..., n255) 중 하나에 제공되어, 노드에서 출력되는 전압의 전위를 제공된 감마 기준 전압의 전위와 동일하게 할 수 있다. 도4 에서는 제2 감마 기준 전압(VS2)가 제5 노드에 제공되는 것을 도시하고 있으나, 이는 예시적인 것에 불과하며, 제2 감마 기준 전압(VS2)가 제공되는 노드는 실시예에 따라 변경 가능하다. 이와 같이 감마 기준 전압(VS1, ..., VS10)은 전압 분배부(520)에 제1 내지 제256 전압(VD1, ..., VD256)을 생성하는 레퍼런스를 제공함으로써, 제1 내지 제256 전압(VD1, ..., VD256)의 값을 제어할 수 있다.

다시 도 3을 참조하면, 감마 전압 출력부(530)은 전압 분배부(520)로부터 제1 내지 제256 전압(VD1, ..., VD256)을 수신하고, 제1 내지 제256 감마 전압(VG1, ..., VG256)을 생성할 수 있다. 감마 전압 출력부(530)로부터 생성된 제1 내지 제256 감마 전압(VG1, ..., VG256)은 데이터 구동부(200)에 제공될 수 있다. 제1 내지 제256 감마 전압(VG1, ..., VG256)은 감마 전압(VG)에 포함될 수 있다. 도 3에서는 감마 전압(VG)이 제1 내지 제256 감마 전압(VG1, ..., VG256)의 256개의 감마 전압을 포함하는 것을 도시하고 있으나 이는 예시적인 것에 불과하며, 감마 전압의 개수는 실시예에 따라 변형될 수 있다.

감마 전압 출력부(530)는 제1 모드 도는 제2 모드로 동작할 수 있다. 제1 모드에서는 제1 내지 제256 감마 전압(VG1, ..., VG256) 각각은 제1 내지 제256 전압(VD1, ..., VD256) 각각과 동일할 수 있다. 제2 모드에서는 제1 내지 제a-1 감마 전압(VG1, ...,VGa-1) 각각은 제1 내지 제a-1 전압(VD1, ..., VDa-1) 각각과 동일한 전위이고, 제a 내지 제256 감마 전압(VGa, ..., VG256) 각각은 제a 내지 제256 전압(VDa, ..., VD256)각각보다 높은 전위일 수 있다. (단, 1<a=<256이고, a는 자연수이다.) 그러므로, 제2 모드에서는 제1 모드에서보다 상대적으로 저계조에 대응되는 감마 전압들(VGa, ..., VG256)의 전위가 더 높아지게 된다. 따라서, 제2 모드에서는 제1 모드에서보다, 저계조에서의 데이터 신호(Dj)의 값이 더 커지게 되고, 유기 발광 다이오드(D)에 흐르는 전류의 양도 많아지게 되므로, 누설 전류가 계조에 미치는 영향이 상대적으로 줄어들게 되므로, 저계조에서의 표시 품질을 향상시킬 수 있다.

b는 a 이상 256 이하의 임의의 자연수일 때, 제2 모드에서 제b 감마 전압(VGb)는 제b-1 감마 전압(VGb-1)과 제b 전압(VDb)의 사이의 값일 수 있다. 몇몇 실시예에 의하면, 제b 감마 전압(VGb)는 제b-1 감마 전압(VGb-1)과 제b 전압(VDb)의 중간 값, 즉, '(VGb-1 + VDb)/2'와 동일한 값일 수 있다. 이와 관련하여서는 후에 도 6 내지 도 8을 참조하여 보다 상세히 설명하기로 한다.

감마 전압 출력부(530)는 제1 내지 제256 서브 유닛을 포함한다. 제1 내지 제256 서브 유닛 각각은 제1 내지 제256 감마 전압(VG1, ..., VG256) 각각을 출력한다.

k는 1 이상 a-1 이하의 임의의 자연수일 때, 도 5를 참조하여 제k 서브 유닛에 관하여 보다 상세히 설명한다. 도 5는 본 발명의 일 실시예에 따른 제k 서브 유닛의 블록도이다.

도 5를 참조하면, 제k 서브 유닛은 제k 전압(VDk)를 입력받아 제k 감마 전압(VGk)를 출력하는 버퍼(B)를 포함한다. 버퍼(B)는 도 5에서 도시된 바와 같이 OP-Amp를 이용하여 구현될 수 있으나, 이에 한정되는 것은 아니다. 버퍼(B)는 입력단과 출력단을 아이솔레이션(isolaton)시키는 역할을 할 뿐, 실질적으로 입력값과 출력값을 변화시키는 것은 아니다. 그러므로, 제k 전압(VDk)와 제k 감마 전압(VGk)는 실질적으로 동일할 수 있다. 제k 서브 유닛은 제k 전압(VDk)를 입력받아 그와 실질적으로 동일한 제k 감마 전압(VGk)를 출력한다.

도 6을 참조하여 제a 서브 유닛에 대하여 보다 상세히 설명하도록 한다. 도 6은 본 발명의 일 실시예에 따른 제a 서브 유닛의 블록도이다.

도 6을 참조하면, 제a 서브 유닛은 제1 연산자(531), 선택자(532-a) 및 버퍼(B)를 포함할 수 있다.

제1 연산자(531)는 제a-1 감마 전압(VGa-1) 및 제a 기준 전압(VDa)을 입력 받아 제a 서브 유닛의 감마 보정 전압(VCa)를 생성한다. 몇몇 실시예에 의하면, 제1 연산자(531)는 제a-1 감마 전압(VGa-1) 대신 그것과 실질적으로 동일한 제a-1 전압(VDa-1)을 입력받을 수도 있다. 제a 서브 유닛의 감마 보정 전압(VCa)는 제a-1 감마 전압(VGa-1) 과 제a 전압(VDa)의 사이의 값일 수 있다. 몇몇 실시예에 의하면, 제a 서브 유닛의 감마 보정 전압(VCa)는 제a-1 감마 전압(VGa-1) 과 제a 전압(VDa)의 중간값일 수 있다.

도 8을 참조하여 제1 연산자(531)에 대하여 보다 상세히 설명하도록 한다. 도 8은 본 발명의 일 실시예에 따른 제1 연산자의 블록도이다.

도 8을 참조하면 제1 연산자(531)는 제1 저항(R1), 제2 저항(R2) 및 버퍼(B)를 포함할 수 있다. 제1 저항(R1)은 일단으로부터 제a-1 감마 전압(VGa-1)을 제공받고, 타단은 버퍼의 입력 노드(ni1)에 연결될 수 있다. 제2 저항(R2)는 일단으로부터 제a 전압(VSa)를 입력받고, 타단은 버퍼(B)의 입력 노드(ni1)에 연결될 수 있다. 그러므로, 버퍼(B)의 입력 노드(ni1)의 전위를 Vni1이라 하면 Vni1은 다음과 같이 나타낼 수 있다.

몇몇 실시예에 의하면, 제1 저항(R1)과 제2 저항(R2)의 저항 값이 동일할 수 있으며, 이 경우 Vni1은 다음과 같이 나타낼 수 있다.

버퍼(B)는 버퍼(B)의 입력 노드(ni1)의 전위(Vn1)와 실질적으로 동일한 값을 갖는 제a 서브 유닛의 감마 보정 전압(VCa)을 출력한다.

다시 도 6을 참조하면, 선택자(532-a)는 제a 서브 유닛의 감마 보정 전압(VCa) 및 제a 전압(VDa)을 입력받고, 모드 선택 신호(MSS)에 따라, 제a 서브 유닛의 감마 보정 전압(VCa) 및 제a 전압(VDa)를 선택적으로 출력한다. 몇몇 실시예에 의하면, 선택자(532-a)는 2x1-mux로 구현될 수 있다. 몇몇 실시예에 의하면, 모드 선택 신호(MSS)는 감마 제어 신호(GCS)에 포함될 수 있다. 또 다른 몇몇 실시예에 의하면, 모드 선택 신호(MSS)는 감마 제어 신호(GCS)와는 별도로 타이밍 제어부(100) 또는 중앙 처리 장치에서 제공하는 신호일 수도 있다.

모드 선택 신호(MSS)가 제1 모드로 설정된 경우, 선택자(532-a)는 제a 전압(VDa)를 출력하고, 모드 선택 신호(MSS)가 제2 모드로 설정된 경우, 선택자(532-a)는 제a 서브 유닛의 감마 보정 전압(VCa)를 출력할 수 있다.

선택자(532-a)에 의하여 선택된 제a 전압(VDa) 또는 제a 서브 유닛의 감마 보정 전압(VCa)은 버퍼(B)를 거쳐 제a 감마 전압(VGa)로 출력된다.

c는 a보다 크고, 256이하인 임의의 자연수일 때, 도 7을 참조하여 제c 서브 유닛에 관하여 보다 상세히 설명한다.

도 7은 본 발명의 일 실시예에 따른 제c 서브 유닛의 블록도이다. 도 7을 참조하면, 제c 서브 유닛은 제2 연산자(533), 선택자(532-c) 및 버퍼(B)를 포함할 수 있다.

제2 연산자(533)는 제c-1 서브 유닛의 감마 보정 전압(VCc-1) 및 제c 전압(VDc)을 입력 받아 제c 서브 유닛의 감마 보정 전압(VCc)를 생성한다. 제c 서브 유닛의 감마 보정 전압(VCc)은 제c-1 서브 유닛의 감마 보정 전압(VCc-1) 과 제c 전압(VDc)의 사이의 값일 수 있다. 몇몇 실시예에 의하면, 제c 서브 유닛의 감마 보정 전압(VCc)은 제c-1 서브 유닛의 감마 보정 전압(VCc-1) 과 제c 전압(VDc)의 중간값일 수 있다.

제2 연산자(533)는 제a-1 감마 전압(VGa-1) 대신 제c-1 서브 유닛의 감마 보정 전압(VCc-1)을 입력 받고, 제a 전압(VDa) 대신 제c 전압(VCa)을 입력 받아, 제a 서브 유닛의 감마 보정 전압(VCa) 대신 제c 서브 유닛의 감마 보정 전압(VCc)을 출력하는 것을 제외하면, 도 8에서의 제1 연산자(531)와 실질적으로 동일하다.

선택자(532-c)는 제c 서브 유닛의 감마 보정 전압(VCc) 및 제c 전압(VDc)을 입력받고, 모드 선택 신호(MSS)에 따라, 제c 서브 유닛의 감마 보정 전압(VCc) 및 제c 전압(VDc)를 선택적으로 출력한다. 몇몇 실시예에 의하면, 선택자(532-c)는 2x1-mux로 구현될 수 있다. 모드 선택 신호(MSS)가 제1 모드로 설정된 경우, 선택자(532-c)는 제c 전압(VDc)를 출력하고, 모드 선택 신호(MSS)가 제2 모드로 설정된 경우, 선택자(532-c)는 제c 서브 유닛의 감마 보정 전압(VCc)를 출력할 수 있다.

다시 도 3을 참조하면, 감마 전압 생성 장치(500)는 감마 기준 전압 생성부(510)를 더 포함할 수 있다. 감마 기준 전압 생성부(510)는 제1 내지 제10 감마 기준 전압(VS1, ..., VS10)를 생성하여 전압 분배부(520)에 제공한다. 도 3에서는 감마 기준 전압이 10개 인 것을 도시하고 있으나, 이는 예시적인 것에 불과하며 실시예에 따라 감마 기준 전압의 개수는 변경될 수 있다. 제1 내지 제10 감마 기준 전압은 전위가 높은 순서대로 정렬된 것일 수 있다. 제1 내지 제10 감마 기준 전압(VS1, ..., VS10)은 전압 분배부(520)에 제공되고, 전압 분배부(520)는 제1 내지 제10 감마 기준 전압(VS1, ..., VS10)을 기준으로 하여 제1 내지 제255 전압(VD1, ..., VS255)를 생성한다. 감마 기준 전압 생성부(510)는 감마 제어 신호(GCS)를 입력 받을 수 있으며, 감마 제어 신호(GCS)에 대응하여 제1 내지 제10 감마 기준 전압(VS1, ..., VS10)의 값을 변경할 수 있다.

도 9를 참조하여 본 발명의 다른 실시예에 따른 감마 전압 생성 장치에 대하여 설명한다.

도 9는 본 발명의 다른 실시예에 따른 감마 전압 생성 장치의 블록도이다. 도 9를 참조하면, 감마 전압 생성 장치(1500)는 전압 분배부(1520) 및 감마 전압 출력부(1530)를 포함한다.

감마 전압 출력부(1530)는 제1 내지 제256 전압(VD1, ..., VD256)을 수신하여 제1 내지 제256 감마 전압(VG1, ..., VG256)을 생성한다. 제1 내지 제a-1 감마 전압(VG1, ..., VGa-1) 은 제1 내지 제a-1 전압(VD1, ..., VDa-1)과 각각 동일할 수 있으며, 제a 내지 제256 감마 전압(VGa, ..., VG256) 각각의 전위는 제a 내지 제256 전압(VDa, ..., VD256) 각각의 전위 보다 높을 수 있다. (단, 1<a=<256 이고, a는 자연수) 그러므로, 감마 전압 발생 장치(1500)에 의하면, 저계조에 대응되는 감마 전압의 전위가 상승하게 되어, 유기 발광 다이오드(D)로 유입되는 누설 전류에 의한 저계조에서의 화질 열화를 개선할 수 있다.

b를 a 이상 256 이하의 임의의 자연수라고 할 때, 도 10을 참조하여 제b 서브 유닛에 대하여 보다 상세히 설명한다.

도 10은 본 발명의 다른 실시예에 따른 제b 서브 유닛의 블록도이다. 도 10을 참조하면 제b 서브 유닛은 연산자(1531) 및 버퍼(B)를 포함할 수 있다.

연산자(1531)는 제b-1 서브 유닛의 감마 보정 전압(VCb-1) 및 제b 전압(VDb)을 입력 받아 제b 서브 유닛의 감마 보정 전압(VCb)를 생성한다. 단, 제a 서브 유닛에 포함된 연산자(1531)는 제b-1 서브 유닛의 감마 보정 전압 대신 제b-1 전압(VDb-1)을 입력 받을 수 있다. 제b 서브 유닛의 감마 보정 전압(VCb)은 제b-1 서브 유닛의 감마 보정 전압(VCb-1) 과 제b 전압(VDb)의 사이의 값일 수 있다. 몇몇 실시예에 의하면, 제b 서브 유닛의 감마 보정 전압(VCb)은 제b-1 서브 유닛의 감마 보정 전압(VCb-1) 과 제b 전압(VDb)의 중간값일 수 있다.

연산자(1531)는 제a-1 감마 전압(VGa-1) 대신 제b-1 서브 유닛의 감마 보정 전압(VCb-1)을 입력 받고, 제a 전압(VDa) 대신 제b 전압(VCb)을 입력 받아, 제a 서브 유닛의 감마 보정 전압(VCa) 대신 제b 서브 유닛의 감마 보정 전압(VCb)을 출력하는 것을 제외하면, 도 8에서의 제1 연산자(531)와 실질적으로 동일하다.

본 발명의 다른 실시예에 따른 감마 전압 생성 장치(1500)의 그 밖의 구성은 다른 실시예에서 동일한 명칭을 갖는 구성과 실질적으로 동일하므로, 중복되는 설명은 생략한다.

이상 첨부된 도면을 참조하여 본 발명의 실시예을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

100: 타이밍 제어부 200: 데이터 구동부
300: 스캔 구동부 400: 표시 패널
500, 1500: 감마 전압 생성 장치
510, 1510: 감마 기준 전압 생성부
520, 1520: 전압 분배부
530, 1530: 감마 전압 출력부
531: 제1 연산자 532-a, 532-c: 선택자
533: 제2 연산자 1531: 연산자
600: 감마 제어부

Claims

전위가 높은 순서대로 정렬된 제1 내지 제n 전압을 생성하는 전압 분배부; 및
상기 제1 내지 제n 전압을 입력받고, 전위가 높은 순서대로 정렬된 제1 내지 제n 감마 전압을 출력하는 감마 전압 출력부를 포함하되,
제1 모드에서는 상기 제1 내지 제n 전압과 상기 제1 내지 제n 감마 전압 각각은 동일하고, 제2 모드에서는 상기 제a 내지 제n 감마 전압 각각은 상기 제a 내지 제n 전압 각각보다 높은 감마 전압 생성 장치.
(단, 1<a<n 이고, a 및 n 은 자연수)
제1 항에 있어서,
상기 전압 분배부는 상기 제1 내지 제n 전압이 각각 인가된 제1 내지 제n 노드를 포함하는 저항 어레이인 감마 전압 생성 장치.
제2 항에 있어서,
상기 저항 어레이는 하나의 저항 스르링인 감마 전압 생성 장치.
제1 항에 있어서,
상기 제2 모드에서, 상기 제1 내지 제a-1 감마 전압은 상기 제1 내지 제a-1 전압과 각각 같은 감마 전압 생성 장치.
제4 항에 있어서,
상기 제2 모드에서, 제b 감마 전압은 제b-1 감마 전압과 제b 전압 사이의 값인 감마 전압 생성 장치.
(단, a=<b=<n이고, b는 임의의 자연수)
제5 항에 있어서,
상기 제2 모드에서, 상기 제b 감마 전압은 상기 제b-1 감마 전압과 상기 제b 전압의 중간값인 감마 전압 생성 장치.
제1 항에 있어서,
상기 감마 전압 출력부는 상기 제1 내지 상기 제n 감마 전압 각각을 출력하는 제1 내지 제n 서브 유닛을 포함하고,
상기 제a 서브 유닛은 상기 제a-1 전압 및 제a 전압을 수신하여 제a 서브 유닛의 감마 보정 전압을 생성하는 제1 연산자를 포함하되,
상기 제a 서브 유닛의 감마 보정 전압은 상기 제a-1 전압과 상기 제a 전압 사이의 값인 감마 전압 생성 장치.
제7 항에 있어서,
제c 서브 유닛은 제c-1 서브 유닛의 감마 보정 전압 및 제c 전압을 수신하여 제c 서브 유닛의 감마 보정 전압을 생성하는 제2 연산자를 포함하되,
상기 제c 서브 유닛의 감마 보정 전압은 상기 제c-1 서브 유닛의 감마 보정 전압과 제c 전압 사이의 값인 감마 전압 생성 장치.
(단, a<c<=n이고, c는 임의의 자연수)
제8 항에 있어서,
제b 서브 유닛은,
상기 제1 모드에서는 제b 전압을 제b 감마 전압으로 출력하고, 상기 제2 모드에서는 제b 서브 유닛의 감마 보정 전압을 상기 제b 감마 전압으로 출력하는 선택자를 더 포함하는 감마 전압 생성 장치.
(단, a=<b=<n, 이고 b는 임의의 자연수).
제1 항에 있어서,
상기 전압 분배부에 복수개의 감마 기준 전압을 제공하는 감마 기준 전압 생성부를 더 포함하는 감마 전압 생성 장치.
전위가 높은 순서대로 정렬된 제1 내지 제n 전압을 생성하는 전압 분배부; 및
상기 제1 내지 제n 전압을 입력받고, 전위가 높은 순서대로 정렬된 제1 내지 제n 감마 전압을 출력하는 감마 전압 출력부를 포함하되,
상기 제1 내지 제a-1 감마 전압은 상기 제1 내지 제a-1 전압과 각각 동일하고,
상기 제a 내지 제n 감마 전압은 상기 제a 내지 제n 전압 각각보다 높은 감마 전압 생성 장치.
(단, 1<a<n 이고, a 및 n 은 자연수)
제11 항에 있어서,
제b 감마 전압은 제b-1 감마 전압과 제b 전압 사이의 값인 감마 전압 생성 장치.
(단, a=<b=<n, 이고 b는 임의의 자연수)
제12 항에 있어서,
상기 제b 감마 전압은 상기 제b-1 감마 전압과 상기 제b 전압의 중간값인 감마 전압 생성 장치.
제12 항에 있어서,
상기 감마 전압 출력부는 상기 제1 내지 상기 제n 감마 전압 각각을 출력하는 제1 내지 제n 서브 유닛을 포함하고,
제b 서브 유닛은 상기 제b-1 감마 전압과 상기 제b 전압을 수신하여 상기 제b 감마 전압을 생성하는 연산자를 포함하는 감마 전압 생성 장치.
데이터 신호에 따라 화상을 표시하는 유기 전계 표시 패널;
상기 데이터 신호를 생성하는 데이터 구동부; 및
상기 데이터 구동부에 제1 내지 제n 감마 전압을 제공하는 감마 전압 생성 장치를 포함하되,
상기 감마 전압 생성 장치는,
전위가 높은 순서대로 정렬된 제1 내지 제n 전압을 생성하는 전압 분배부; 및
상기 제1 내지 제n 전압을 입력받고, 전위가 높은 순서대로 정렬된 제1 내지 제n 감마 전압을 출력하는 감마 전압 출력부를 포함하되,
제1 모드에서는 상기 제1 내지 제n 전압과 상기 제1 내지 제n 감마 전압 각각은 동일하고, 제2 모드에서는 상기 제a 내지 제n 감마 전압 각각은 상기 제a 내지 제n 전압 각각보다 높은 유기 전계 표시 장치.
(단, 1<a<n 이고, a 및 n 은 자연수)
제15 항에 있어서,
상기 제2 모드에서, 상기 제1 내지 제a-1 감마 전압은 상기 제1 내지 제a-1 전압과 각각 같고,제b 감마 전압은 제b-1 감마 전압과 제b 전압 사이의 값인 유기 전계 표시 장치.
(단, a=<b=<n, 이고 b는 임의의 자연수)
제15 항에 있어서,
상기 감마 전압 출력부는 상기 제1 내지 제n 감마 전압 각각을 출력하는 제1 내지 제n 서브 유닛을 포함하고,
상기 제a 서브 유닛은 상기 제a-1 전압 및 제a 전압을 수신하여 제a 서브 유닛의 감마 보정 전압을 생성하는 제1 연산자를 포함하고,
제c 서브 유닛은 제c-1 서브 유닛의 감마 보정 전압 및 제c 전압을 수신하여 제c 서브 유닛의 감마 보정 전압을 생성하는 제2 연산자를 포함하고,
제b 서브 유닛은 상기 제1 모드에서는 제b 전압을 제b 감마 전압으로 출력하고, 상기 제2 모드에서는 제b 서브 유닛의 감마 보정 전압을 상기 제b 감마 전압으로 출력하는 선택자를 더 포함하되,
상기 제a 서브 유닛의 감마 보정 전압은 상기 제a-1 전압과 상기 제a 전압 사이의 값이고,
상기 제c 서브 유닛의 감마 보정 전압은 상기 제c-1 서브 유닛의 감마 보정 전압과 제c 전압 사이의 값인 유기 전계 표시 장치.
(단, a=<b<c<=n이고, b 및 c는 임의의 자연수)
데이터 신호에 따라 화상을 표시하는 유기 전계 표시 패널;
상기 데이터 신호를 생성하는 데이터 구동부; 및
상기 데이터 구동부에 제1 내지 제n 감마 전압을 제공하는 감마 전압 생성 장치를 포함하되,
상기 감마 전압 생성 장치는,
전위가 높은 순서대로 정렬된 제1 내지 제n 전압을 생성하는 전압 분배부; 및
상기 제1 내지 제n 전압을 입력받고, 전위가 높은 순서대로 정렬된 제1 내지 제n 감마 전압을 출력하는 감마 전압 출력부를 포함하되,
상기 제1 내지 제a-1 감마 전압은 상기 제1 내지 제a-1 감마 전압과 각각 동일하고,
상기 제a 내지 제n 감마 전압은 상기 제a 내지 제n 전압 각각보다 높은 유기 전계 표시 장치.
(단, 1<a<n 이고, a 및 n 은 자연수)
제18 항에 있어서,
제b 감마 전압은 제b-1 감마 전압과 제b 전압 사이의 값인 감마 전압 생성 장치.
(단, a=<b=<n, 이고 b는 임의의 자연수)
제19 항에 있어서,
상기 감마 전압 출력부는 상기 제1 내지 제n 감마 전압 각각을 출력하는 제1 내지 제n 서브 유닛을 포함하고,
제b 서브 유닛은 상기 제b-1 감마 전압과 상기 제b 전압을 수신하여 상기 제b 감마 전압을 생성하는 연산자를 포함하는 유기 전계 표시 장치.