[go: up one dir, main page]

KR20130104289A - 오프셋 값을 추정하는 장치, 방법, 수신장치 및 수신장치에서 신호를 처리하는 방법 - Google Patents

오프셋 값을 추정하는 장치, 방법, 수신장치 및 수신장치에서 신호를 처리하는 방법 Download PDF

Info

Publication number
KR20130104289A
KR20130104289A KR1020120025665A KR20120025665A KR20130104289A KR 20130104289 A KR20130104289 A KR 20130104289A KR 1020120025665 A KR1020120025665 A KR 1020120025665A KR 20120025665 A KR20120025665 A KR 20120025665A KR 20130104289 A KR20130104289 A KR 20130104289A
Authority
KR
South Korea
Prior art keywords
offset value
channel information
signal
estimating
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
KR1020120025665A
Other languages
English (en)
Inventor
이흔철
김동욱
김종진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120025665A priority Critical patent/KR20130104289A/ko
Priority to CN201310041238.4A priority patent/CN103312637B/zh
Priority to US13/797,107 priority patent/US8923430B2/en
Priority to EP13158869.1A priority patent/EP2639995A3/en
Publication of KR20130104289A publication Critical patent/KR20130104289A/ko
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/022—Channel estimation of frequency response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

송신장치로부터 신호를 수신하는 수신장치는 송신장치로부터 신호를 수신하는 수신부, 송신장치와 수신장치간의 오프셋 값을 추정하기 위하여 채널정보를 고려할지 여부를 선택하는 선택부, 선택결과에 따라, 송신장치와 수신장치간의 오프셋 값을 추정하는 오프셋 값 추정장치, 추정된 오프셋 값을 참조하여 동기화를 수행하는 동기화 수행부, 및 동기화가 수행된 결과에 따른 수신신호에 대한 복조작업을 수행하는 복조부를 포함한다.

Description

오프셋 값을 추정하는 장치, 방법, 수신장치 및 수신장치에서 신호를 처리하는 방법{Apparatus and method for estimating offset value, receiving apparatus, and method for processing signal in the same}
오프셋 값을 추정하는 장치, 방법, 수신장치 및 수신장치에서 신호를 처리하는 방법이 개시된다.
송신장치와 수신장치간의 통신을 수행함에 있어서, 수신장치는 송신장치와의 동기화되어야 한다. 이때, 수신장치는 송신장치와의 동기화를 수행하기 위하여, 송신장치와 수신장치에서 공유하는 소정의 시퀀스를 이용할 수 있다.
오프셋 값을 정확하게 추정하기 위한 오프셋 값을 추정하는 장치, 방법, 수신장치 및 수신장치에서 신호를 처리하는 방법을 제공한다. 또한, 상기 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공한다. 해결하려는 기술적 과제는 상기된 바와 같은 기술적 과제로 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.
상기 기술적 과제를 해결하기 위한 송신장치로부터 신호를 수신하는 수신장치는 상기 송신장치로부터 신호를 수신하는 수신부; 상기 송신장치와 상기 수신장치간의 오프셋 값을 추정하기 위하여 채널정보를 고려할지 여부를 선택하는 선택부; 상기 선택결과에 따라, 채널정보 저장부의 채널정보를 고려하거나, 또는 채널정보를 고려하지 않고 상기 송신장치와 상기 수신장치간의 오프셋 값을 추정하는 오프셋 값 추정장치; 상기 추정된 오프셋 값을 참조하여 동기화를 수행하는 동기화 수행부; 및 상기 동기화가 수행된 결과에 따른 수신신호에 대한 복조작업을 수행하는 복조부;를 포함한다.
상기 다른 기술적 과제를 해결하기 위한 송신장치와의 최적의 오프셋 값(offset value)을 추정하는 장치는 송신장치로부터 수신된 수신신호 중 소정의 길이를 가지는 구간에서의 신호를 샘플링하여 샘플링된 신호들을 생성하는 샘플러; 상기 생성된 샘플링된 신호들에 오프셋 값을 적용하는 오프셋 값 적용부; 상기 오프셋 값이 적용된 신호들 각각을 제곱하는 제곱부; 상기 수신신호의 프리앰블(preamble)을 구성하는 복수의 프리앰블 심벌들 각각을 구성하는 프리앰블 심벌 시퀀스의 엘리먼트(element)들 중 상기 제곱된 신호들 각각에 대응하는 엘리먼트를 상기 제곱된 신호들 각각에 승산(multiply)하는 승산부; 상기 승산된 신호들을 합산하여 합산결과를 생성하는 합산부; 및 상기 오프셋 값을 상기 소정의 길이에 대응하는 시간까지 증가시키며 상기 샘플링된 신호들에 적용함에 따라 생성된 합산결과들 중 가장 큰 합산결과에 대한 오프셋 값을 최적의 오프셋 값으로 검출하는 검출부;를 포함하고, 상기 소정의 길이는 상기 복수의 프리앰블 심벌들 각각의 길이와 동일한 길이이고, 상기 복수의 프리앰블 심벌들 각각은 서로 동일한 프리앰블 심벌 시퀀스로 구성된다.
상기 또 다른 기술적 과제를 해결하기 위한 수신장치에서 송신장치와의 최적의 오프셋 값(offset value)을 추정하는 방법은 상기 수신장치에서 수신된 수신신호 중 소정의 길이를 가지는 구간에서의 신호를 샘플링하여 샘플링된 신호들을 생성하는 단계; 상기 생성된 샘플링된 신호들에 오프셋 값을 적용하는 단계; 상기 오프셋 값이 적용된 신호들 각각을 제곱하는 단계; 상기 수신신호의 프리앰블(preamble)을 구성하는 복수의 프리앰블 심벌들 각각을 구성하는 프리앰블 심벌 시퀀스의 엘리먼트(element)들 중 상기 제곱된 신호들 각각에 대응하는 엘리먼트를 상기 제곱된 신호들 각각에 승산(multiply)하는 단계; 상기 승산된 신호들을 합산하여 합산결과를 생성하는 단계; 및 상기 오프셋 값을 상기 소정의 길이에 대응하는 시간까지 증가시키며 상기 샘플링된 신호들에 적용함에 따라 생성된 합산결과들 중 가장 큰 합산결과에 대한 오프셋 값을 최적의 오프셋 값으로 검출하는 단계;를 포함하고, 상기 소정의 길이는 상기 복수의 프리앰블 심벌들 각각의 길이와 동일한 길이이고, 상기 복수의 프리앰블 심벌들 각각은 서로 동일한 프리앰블 심벌 시퀀스로 구성된다.
상기 또 다른 기술적 과제를 해결하기 위한 수신장치에서 신호를 처리하는 방법은 송신장치로부터 신호를 수신하는 단계; 상기 송신장치와 상기 수신장치간의 오프셋 값을 추정하기 위하여 채널정보를 고려할지 여부를 선택하는 단계; 상기 선택결과에 따라, 채널정보를 고려하거나, 또는 채널정보를 고려하지 않고 상기 송신장치와 상기 수신장치간의 오프셋 값을 추정하는 단계; 상기 추정된 오프셋 값을 참조하여 동기화를 수행하는 단계; 및 상기 동기화가 수행된 결과에 따른 신호에 대한 복조작업을 수행하는 단계;를 포함한다.
상기 또 다른 기술적 과제를 해결하기 위한 상기된 방법들을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공한다.
상기된 바에 따르면, 수신장치에서 송신장치와의 정확한 타이밍 오프셋 값을 추정할 수 있고, 또한, 통신환경에 따라 적절한 타이밍 오프셋 값을 추정하는 방법을 선택할 수 있다.
도 1은 본 실시예에 따른 제1 오프셋 값 추정장치의 일 예를 도시한 구성도이다.
도 2는 본 실시예에 따른 수신신호의 프리앰블 구조의 일 예를 도시한 도면이다.
도 3은 오프셋 값 적용부에서 오프셋 값을 적용하는 방법의 일 예를 도시한 도면이다.
도 4는 본 실시예에 따른 제곱부, 승산부 및 합산부에서 수행되는 연산의 일 예를 도시한 도면이다.
도 5는 본 실시예에 따른 수신장치의 일 예를 도시한 구성도이다.
도 6은 본 실시예에 따른 수신장치에서 신호를 처리하는 방법에 관한 흐름도이다.
도 7은 본 실시예에 따른 최적의 오프셋 값을 추정하는 방법에 관한 흐름도이다.
이하에서는 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.
도 1은 본 실시예에 따른 제1 오프셋 값 추정장치(100)의 일 예를 도시한 구성도이다. 도 1을 참조하면, 제1 오프셋 값 추정장치(100)는 샘플러(110), 오프셋 값 적용부(120), 제곱부(130), 승산부(140), 합산부(150) 및 검출부(160)로 구성된다.
도 1에 도시된 제1 오프셋 값 추정장치(100)에는 본 실시예와 관련된 구성요소들만이 도시되어 있다. 따라서, 도 1에 도시된 구성요소들 외에 다른 범용적인 구성요소들이 더 포함될 수 있음을 본 실시예와 관련된 기술분야에서 통상의 지식을 가진 자라면 이해할 수 있다.
또한, 도 1에 도시된 제1 오프셋 값 추정장치(100)는 하나 또는 복수 개의 프로세서에 해당할 수 있다. 프로세서는 다수의 논리 게이트들의 어레이로 구현될 수도 있고, 범용적인 마이크로 프로세서와 이 마이크로 프로세서에서 실행될 수 있는 프로그램이 저장된 메모리의 조합으로 구현될 수도 있다. 또한, 다른 형태의 하드웨어로 구현될 수도 있음을 본 실시예가 속하는 기술분야에서 통상의 지식을 가진 자라면 이해할 수 있다.
제1 오프셋 값 추정장치(100)는 수신장치에서 송신장치와의 최적의 오프셋 값(offset value)을 추정하는 장치로서, 수신장치에 포함될 수 있다. 본 실시예에 따른 송신장치 및 수신장치는 네트워크를 통하여 데이터를 송수신하는 모든 장치를 포함할 수 있다. 예를 들어 설명하면, 송신장치 및 수신장치는 UWB(Ultra Wide Band), IR-UWB(Impulse-Radio UWB), 또는 WPAN(Wireless Personal Area Networks)와 같은 통신방법을 이용하여 데이터를 송수신하는 장치가 될 수 있으나, 이에 한정되지 않는다. 또한, 송신장치 및 수신장치 간의 통신은 IEEE 802.15.4a 또는 IEEE 802.15.6 규약에 따른 방법에 따라 수행될 수 있으나, 이에 한정되지 않는다.
수신장치는 송신장치로부터 수신되는 신호를 수신함에 있어서, 송신장치와 수신장치 간의 오프셋 값을 이용하여 프레임 동기화를 수행할 수 있다. 이때, 송신장치와 수신장치 간의 오프셋 값은 수신장치에서 수신된 신호의 프레임의 시작지점을 추정하기 위한 값을 나타내고, 수신장치에서 프레임의 시작지점을 추정함에 따라 송신장치와 수신장치 간의 동기화를 수행할 수 있다. 이에 따라, 본 실시예에 따른 오프셋 값은 타이밍 오프셋 값을 포함할 수 있다.
샘플러(110)는 송신장치로부터 수신된 수신신호 중 소정의 길이를 가지는 구간에서의 신호를 샘플링하여 샘플링된 신호들을 생성한다. 이때, 소정의 길이는 수신신호의 프리앰블(preamble)을 구성하는 복수의 프리앰블 심벌들(preamble symbols) 각각의 길이와 동일한 길이가 될 수 있고, 또한, 복수의 프리앰블 심벌들 각각은 서로 동일한 프리앰블 심벌 시퀀스로 구성될 수 있다. 수신신호의 프리앰블 구조에 관하여 이하 도 2에서 상세히 설명한다.
오프셋 값 적용부(120)는 샘플러(110)에서 생성된 샘플링된 신호들에 오프셋 값을 적용한다. 예를 들어 설명하면, 오프셋 값 적용부(120)는 샘플링된 순서에 따른 복수의 샘플링된 신호들을 오프셋 값의 적용에 따라 재배열하는 것을 나타낸다.
예를 들어 설명하면, 오프셋 값 적용부(120)는 수학식 1과 같은 연산을 수행할 수 있다.
Figure pat00001
상기 수학식 1에서 r은 샘플링된 신호, yμ는 오프셋 값이 적용된 신호를 나타내고, i는 샘플링된 신호들 및 오프셋 값이 적용된 신호들의 인덱스를 나타내고, N은 샘플링 구간에 대응하는 길이를 나타내고, μ는 오프셋 값으로 μ는 0 이상 (N-1) 이하의 정수가 될 수 있다.
좀 더 상세히 설명하면, 오프셋 값 적용부(120)는 0≤i≤N-μ-1인 경우 상기 샘플링된 신호들 중 (i+μ+1)번째 신호를 상기 오프셋 값이 적용된 신호들 중 (i+1)번째 신호로 정의하고, N-μ≤i≤N-1인 경우 상기 샘플링된 신호들 중 (i+μ-N+1)번째 신호를 상기 오프셋 값이 적용된 신호들 중 (i+1)번째 신호로 정의할 수 있다.
이에 따라, 오프셋 값 적용부(120)는 샘플러(110)에서 생성된 샘플링된 신호들에 오프셋 값을 적용하여, 샘플링된 순서에 따른 복수의 샘플링된 신호들을 오프셋 값을 적용함에 따른 순서로 배열한다. 오프셋 값 적용부(120)에서 오프셋 값을 적용하는 예에 관하여 이하 도 3에서 상세히 설명한다.
제곱부(130)는 오프셋 값 적용부(120)에서 오프셋 값이 적용된 신호들 각각을 제곱한다. 이때, 제곱부(130)는 오프셋 값이 적용된 신호들의 절대값에 대한 제곱연산을 수행할 수도 있다.
승산부(140)는 수신신호의 프리앰블을 구성하는 복수의 프리앰블 심벌들 각각을 구성하는 프리앰블 심벌 시퀀스의 엘리먼트(element)들 중 제곱된 신호들 각각에 대응하는 엘리먼트를 제곱된 신호들 각각에 승산(multiply)한다. 이때, 승산부(140)는 제곱된 신호와 엘리먼트의 절대값에 대한 승산을 수행할 수도 있다.
본 실시예에 따른 제1 오프셋 추정장치(100)는 수신장치에 마련되고, 수신장치는 수신신호의 프리앰블을 구성하는 프리앰블 심벌 시퀀스에 대한 정보를 알고 있다. 즉, 송신장치와 수신장치는 기 설정된 프리앰블 심벌 시퀀스에 대한 정보를 공유하고, 송신장치는 공유된 프리앰블 심벌 시퀀스를 이용하여 생성된 신호를 수신장치로 전송한다.
그러하기에, 승산부(140)는 오프셋 값을 추정하기 위하여, 프리앰블 심벌 시퀀스의 엘리먼트들 중 제곱된 신호에 대응하는 엘리먼트들을 제곱된 신호들에 승산한다.
좀 더 상세히 설명하면, 본 실시예에 따른 수신신호의 프리앰블 심벌을 구성하는 프리앰블 심벌 시퀀스는 세 가지 형태의 엘리먼트들이 소정의 주기 간격으로 배열되고, 세 가지 형태의 엘리먼트들 사이에는 0(zero)이 추가될 수 있다. 수신신호의 프리앰블 구조에 관하여 이하 도 2에서 상세히 설명한다.
이에 따라, 승산부(140)는 프리앰블 심벌 시퀀스를 구성하는 엘리먼트들 중 (i+1)번째 엘리먼트를 제곱된 신호들 중 (Li+μ+1)번째 신호에 승산할 수 있다. 이때, L은 프리앰블 심벌 시퀀스를 구성하는 세 가지 형태의 엘리먼트들이 배열된 소정의 주기를 나타내고, μ는 오프셋 값 적용부(120)에서 적용된 오프셋 값을 나타낼 수 있다.
합산부(150)는 승산부(140)에서 승산된 신호들을 합산하여 합산결과를 생성한다. 예를 들면, 제곱부(130), 승산부(140) 및 합산부(150)는 수학식 2와 같은 연산을 수행할 수 있다.
Figure pat00002
상기 수학식 2에서 Sum1은 합산부(150)에서 생성되는 합산결과를 나타내고, yμ는 오프셋 값이 적용된 신호, c는 터너리 시퀀스, i는 오프셋 값이 적용된 신호 및 엘리먼트 각각의 인덱스를 나타내고, i는 0 이상 (T-1) 이하의 정수가 될 수 있고, L은 세 가지 형태의 엘리먼트들이 배열된 소정의 주기에 대응하는 길이를 나타내고, μ는 오프셋 값으로 μ는 0 이상 (N-1) 이하의 정수가 될 수 있고, N은 샘플링 구간에 대응하는 길이를 나타낼 수 있고, T는 터너리 시퀀스(Ternary Sequence)에 포함된 엘리먼트들의 개수가 될 수 있다.
이때, 터너리 시퀀스는 세 가지 형태의 엘리먼트들로 구성된 시퀀스로서, 프리앰블 심벌 시퀀스를 구성하기 위한 엘리먼트의 집합이 될 수 있다. 터너리 시퀀스에 관하여 이하 도 2에서 좀 더 상세히 설명한다.
또한, 제곱부(130), 승산부(140) 및 합산부(150)에서 수행되는 연산에 관하여 이하 도 4에서 상세히 설명한다.
검출부(160)는 오프셋 값 적용부(120)에서 오프셋 값을 소정의 길이에 대응하는 시간까지 증가시키며 샘플링된 신호들에 적용함에 따라 생성된 합산결과들 중 가장 큰 합산결과에 대한 오프셋 값을 최적의 오프셋 값으로 검출한다.
좀 더 상세히 설명하면, 오프셋 값 적용부(120)는 오프셋 값을 0 이상 소정의 길이까지 증가시키며 샘플링된 신호들 각각에 적용함에 따라 오프셋 값이 적용된 신호들을 생성하고, 제곱부(130), 승산부(140) 및 합산부(150)는 샘플링된 신호들 각각에 적용된 오프셋 값에 따른 합산결과들을 생성하고, 검출부(160)는 오프셋 값에 따른 복수의 합산결과들 중 가장 큰 합산결과에 대한 오프셋 값을 최적의 오프셋 값으로 검출한다.
예를 들어 설명하면, 검출부(160)는 수학식 3과 같은 연산을 수행할 수 있다.
Figure pat00003
상기 수학식 3에서 μ1은 최적의 오프셋 값을 나타내고, μ는 오프셋 값 적용부(120)에서 적용되는 오프셋 값, L은 세 가지 형태의 엘리먼트들이 배열된 소정의 주기에 대응하는 길이를 나타내고, T는 터너리 시퀀스에 포함된 엘리먼트들의 개수가 될 수 있다. 또한,
Figure pat00004
는 수학식 2에서 정의된 Sum1과 동일하기에 중복되는 설명은 생략한다.
이에 따라, 제1 오프셋 값 추정장치(100)는 터너리 시퀀스가 단위-파워(unit-power)를 가지는 경우 ML(Maximum Lakielihood) 기법을 사용하여, 최적의 오프셋 값을 검출할 수 있다.
따라서, 검출부(160)는 송신장치와 수신장치 간의 최적의 오프셋 값을 추정할 수 있다.
도 2는 본 실시예에 따른 수신신호의 프리앰블 구조의 일 예를 도시한 도면이다. 도 2를 참조하면, 수신신호의 각 프레임은 동기화 헤더 프리앰블(synchronization header preamble: PHR preamble)(210), 물리계층 헤더(physical layer header: PHR)(220) 및 물리계층 서비스 데이터 유닛(physical layer service data unit: PSDU)(230)를 포함할 수 있다.
동기화 헤더 프리앰블(210)은 동기화 프리앰블(synchronization preamble: SYNC preamble)(211) 및 프레임 시작 구분자(start-of-frame delimiter: SFD)(212)를 포함할 수 있다.
동기화 헤더 프리앰블(210)은 복수의 프리앰블 심벌들(preamble symbols)을 포함할 수 있다. 이때, 복수의 프리앰블 심벌들 각각은 모두 동일하다. 즉, 동기화 헤더 프리앰블은 동일한 프리앰블 심벌(213)을 복수 개 포함할 수 있고, 복수의 프리앰블 심벌들 각각은 서로 동일한 프리앰블 심벌 시퀀스(214)로 구성될 수 있다. 즉, 본 실시예에 따른 수신신호에는 반복되는 프리앰블 심벌(213)들이 데이터 프레임의 프리픽스(prefix)로 추가될 수 있다.
프리앰블 심벌 시퀀스(214)는 프리앰블 심벌(213)을 구성하는 엘리먼트들의 집합을 나타낼 수 있다. 또한, 프리앰블 심벌 시퀀스(214)는 세 가지 형태의 엘리먼트들이 소정의 주기 간격으로 배열되고, 세 가지 형태의 엘리먼트들 사이에는 0(zero)이 추가될 수 있다. 이때, 터너리 시퀀스(215)는 세 가지 형태의 엘리먼트들로 구성된 시퀀스로서, 프리앰블 심벌 시퀀스(214)를 구성하기 위한 엘리먼트의 집합이 될 수 있다.
좀 더 상세히 설명하면, 터너리 시퀀스(215)는 수학식 4와 같이 정의될 수 있다.
Figure pat00005
수학식 4에서 ci는 터너리 시퀀스(215), T는 터너리 시퀀스의 길이, 즉, 터너리 시퀀스에 포함된 엘리먼트들의 개수를 나타낼 수 있다. 예를 들어 설명하면, 터너리 시퀀스의 길이인 T는 31 또는 127을 나타낼 수 있으나, 이에 한정되지 않는다.
도 2를 참조하여 좀 더 상세히 설명하면, 터너리 시퀀스(215)는 {-1, 0, +1}과 같은 세 가지 형태의 알파벳에 대응하는 엘리먼트들로 구성된 시퀀스를 나타낼 수 있다. 이때, 본 실시예에 따른 {-1, 0, +1}은 터너리 코드의 일 예가 될 수 있고, 본 실시예는 이에 한정되지 않는다.
터너리 시퀀스(215)는 동일한 시퀀스와는 완벽한 자기상관 특성을 가지고, 다른 시퀀스와는 최소의 상호상관 특성을 가지기 위한 엘리먼트들의 집합으로 구성된다.
또한, 프리앰블 심벌 시퀀스(214)는 세 가지 형태의 엘리먼트들이 소정의 주기 간격으로 배열되고, 세 가지 형태의 엘리먼트들 사이에는 0(zero)이 추가되어 구성될 수 있다. 이때, 소정의 주기인 L은 4, 16 또는 64가 될 수 있으나, 이에 한정되지 않는다.
즉, 프리앰블 심벌 시퀀스(214)는 L에 따른 델타 함수(delta function)에 의하여 터너리 시퀀스(215)를 확대(spreading)함에 따라 독립된 펄스(isolated pulse)의 형태로 획득될 수 있다.
도 2를 참조하여 예를 들어 설명하면, 프리앰블 심벌 시퀀스(214)는 터너리 시퀀스(215)를 구성하는 T개의 엘리먼트들 -1, +1, 0, +1, ... , 0, -1 각각이 L의 간격으로 배열되고, 터너리 시퀀스(215)를 구성하는 엘리먼트들의 사이에는 (L-1)개의 0이 추가되어 구성된다. 이러한 경우, 터너리 시퀀스(215)의 길이는 LT가 될 수 있다.
본 실시예에 따른 수신장치에서 수신되는 신호의 프리앰블 심벌 시퀀스(214)가 상기와 같은 구조를 가지기에, 송신장치와 수신장치의 데이터 통신을 수행함에 있어서 듀티-사이클링(duty-cycling)을 가능하게 함에 따라 에너지 효율이 증대될 수 있다.
이처럼, 제1 오프셋 값 추정장치(100)는 최적의 오프셋 값을 추정함에 따라 심벌 동기화를 수행할 수 있고, 심벌 동기화를 수행함에 따라 프레임 시작 구분자(212)를 검출하여 프레임 동기화를 수행할 수 있다.
도 2에 도시된 프리앰블 구조는 IEEE 802.15.4a 또는 IEEE 802.15.6에 따른 데이터의 구조가 될 수 있으나, 본 실시예는 이에 한정되지 않는다.
도 3은 오프셋 값 적용부(120)에서 오프셋 값을 적용하는 방법의 일 예를 도시한 도면이다. 도 3을 참조하면, 샘플러(110)에서 샘플링된 샘플링된 신호들(31) 및 오프셋 값 적용부(120)에서 오프셋 값이 적용된 신호들(32)이 도시되어 있다.
좀 더 상세히 설명하면, 샘플러(110)는 수신신호에 대하여 길이가 N인 슬라이딩 윈도우(sliding window)(33)를 이용하여 샘플링을 수행할 수 있다. 이때, N은 프리앰블 심벌 시퀀스(34)의 길이가 될 수 있다.
오프셋 값 적용부(120)는 샘플링된 신호들(31)에 수학식 1과 같은 연산을 수행하여 오프셋 값이 적용된 신호들(32)을 생성할 수 있다. 좀 더 상세히 설명하면, 수학식 5와 같이 정의될 수 있는 샘플링된 신호들(31)은 오프셋 값 적용부(120)에 서 오프셋 값이 적용됨에 따라 수학식 6과 같이 정의될 수 있다.
Figure pat00006
Figure pat00007
즉, 샘플링된 신호 r0에 오프셋 값 μ가 적용됨에 따라 오프셋 값이 적용된 신호
Figure pat00008
이 될 수 있다. 이는, 샘플링된 신호들(31) 중 첫 번째 신호는 오프셋 값이 적용된 신호들(32) 중 (N-μ+1)번째 신호가 될 수 있음을 나타낸다.
또한, 샘플링된 신호 rμ-1에 오프셋 값 μ가 적용됨에 따라 오프셋 값이 적용된 신호
Figure pat00009
이 될 수 있다. 이는, 샘플링된 신호들(31) 중 μ번째 신호는 오프셋 값이 적용된 신호들(32) 중 N번째 신호가 될 수 있음을 나타낸다.
이와 같은 형식으로 오프셋 값 적용부(120)는 샘플링된 신호들(31)에 오프셋 값(35)을 적용할 수 있다. 또한, 오프셋 값 적용부(120)에서 적용하는 오프셋 값(35)은 윈도우(33) 내에서 프리앰블 심벌 시퀀스(34)의 시작지점을 나타낼 수 있다.
또한, 오프셋 값 적용부(120)는 오프셋 값(35)을 윈도우(33)의 길이에 대응하는 시간까지 증가시키며, 샘플링된 신호들에 오프셋 값을 적용한다. 이에 따라, 검출부(160)는 0 이상 (N-1) 이하인 오프셋 값(35)들 중 수학식 7을 만족시키는 오프셋 값을 최적의 오프셋 값으로 검출할 수 있다.
Figure pat00010
수학식 7에서 μ는 오프셋 값(35), μ0는 최적의 오프셋 값(36)을 나타낼 수 있다. 이에 따라, 본 실시예에 따른 최적의 오프셋 값(36)은 윈도우(33)의 시작지점에서 프리앰블 심벌 시퀀스(34)가 시작되는 지점 사이의 값이 될 수 있다.
따라서, 제1 오프셋 값 추정장치(100)는 오프셋 값 적용부(120)에서 적용하는 오프셋 값(35)들 중 최적의 오프셋 값(36)을 추정할 수 있다.
도 4는 본 실시예에 따른 제곱부(130), 승산부(140) 및 합산부(150)에서 수행되는 연산의 일 예를 도시한 도면이다. 도 4를 참조하면, 오프셋 값 적용부(120)에서 출력되는 오프셋 값이 적용된 신호들은 제곱부(130)에서 각각 제곱되고, 제곱된 신호들은 승산부(140)에서 대응하는 엘리먼트와 승산되고, 승산된 신호들은 합산부(150)에서 합산됨에 따라 합산결과가 생성될 수 있다.
이와 같은 방식으로 오프셋 값 μ를 0 이상 (N-1) 까지 1씩 증가시키며 상기와 같은 제곱, 승산 및 합산 과정을 반복함에 따라 N개의 합산결과들이 생성되고, 검출부(160)는 생성된 합산결과들 중 가장 큰 합산결과에 대한 오프셋 값을 최적의 오프셋 값으로 검출한다. 다만, 사용환경에 따라 제곱 과정은 반복되지 않고, 제곱신호에 대한 승산 및 합산 과정만이 반복될 수도 있다.
도 5는 본 실시예에 따른 수신장치(500)의 일 예를 도시한 구성도이다. 도 5를 참조하면, 수신장치(500)는 수신부(510), 선택부(520), 오프셋 값 측정장치(530), 채널정보 저장부(540), 동기화 수행부(550), 복조부(560) 및 채널정보 추정부(570)로 구성되고, 오프셋 값 측정장치(100)는 제1 오프셋 값 측정장치(100), 제2 오프셋 값 측정장치(532) 및 제3 오프셋 값 측정장치(534)로 구성된다.
본 실시예에 따른 선택부(520), 오프셋 값 측정장치(530), 동기화 수행부(550), 복조부(560) 및 채널정보 추정부(570)는 수신장치(500)의 DSP(Digital Signal Processor)에 프로세서의 형태로 포함될 수 있으나, 이에 한정되지 않는다.
도 5에 도시된 수신장치(500)에는 본 실시예와 관련된 구성요소들만이 도시되어 있다. 따라서, 도 5에 도시된 구성요소들 외에 다른 범용적인 구성요소들이 더 포함될 수 있음을 본 실시예와 관련된 기술분야에서 통상의 지식을 가진 자라면 이해할 수 있다.
도 5에 도시된 제1 오프셋 값 측정장치(100)는 도 1에 도시된 제1 오프셋 값 측정장치(100)의 일 실시예에 해당한다. 이에 따라, 본 실시예에 따른 제1 오프셋 값 측정장치(100)는 도 1에 도시된 유닛들에 한정되지 않는다. 또한, 도 1과 관련하여 기재된 내용은 도 5에 도시된 제1 오프셋 값 측정장치(100)에도 적용이 가능하기에 중복되는 설명은 생략한다.
또한, 도 5에 도시된 수신장치(500)는 도 1의 제1 오프셋 값 추정장치(100)를 포함하는 수신장치에 대응가능하기에, 도 1 내지 도 4에서 기재된 내용은 도 5의 수신장치(500)에도 적용이 가능하기에 중복되는 설명은 생략한다.
이에 따라, 수신장치(500)로 수신되는 신호는 도 2에 도시된 바와 같은 프리앰블 구조를 가진다.
수신부(510)는 송신장치로부터 수신된 신호를 수신한다. 예를 들어 설명하면, 수신부(510)는 안테나와 같이 송신장치에서 송신된 신호를 수신하는 장치가 될 수 있다.
선택부(520)는 송신장치와 수신장치(500)간의 오프셋 값을 추정하기 위하여 채널정보를 고려할지 여부를 선택한다.
예를 들어 설명하면, 선택부(520)는 동기화 수행부(550) 또는 복조부(560)로부터 피드백되는 신호를 참조하여 오프셋 값을 추정하기 위하여 채널정보를 고려할지 여부를 선택할 수 있다. 이때, 동기화 수행부(550) 또는 복조부(560)는 동기화가 수행된 결과 및 복조작업이 수행된 결과 중 적어도 어느 하나를 참조하여, 오프셋 값을 추정하기 위하여 채널정보를 고려할지 여부를 선택하는 피드백 신호를 생성할 수 있다. 피드백 신호에 관하여 이하 동기화 수행부(550) 또는 복조부(560)에서 좀 더 상세히 설명한다.
오프셋 값 추정장치(530)는 선택부(520)의 선택결과에 따라, 채널정보를 고려하거나, 또는 채널정보를 고려하지 않고 송신장치와 수신장치(500) 간의 오프셋 값을 추정한다.
이에 따라, 제1 오프셋 값 추정장치(100)는 채널정보를 고려하지 않고 오프셋 값을 추정하고, 제2 오프셋 값 추정장치(532) 및 제3 오프셋 값 추정장치(534)는 채널정보를 고려하여 오프셋 값을 추정할 수 있다.
좀 더 상세히 설명하면, 제2 오프셋 값 추정장치(532)는 채널정보 중 앰플리튜드(amplitude) 정보를 고려하여 오프셋 값을 추정하고, 제3 오프셋 값 추정장치(534)는 채널정보 중 앰플리튜드 정보 및 페이즈(phase) 정보를 고려하여 오프셋 값을 추정한다. 이때, 채널정보는 채널정보 추정부(570)에 의하여 실시간으로 추정되거나, 또는 채널정보 저장부(540)에 기저장되어 있을 수 있다.
상기 수학식 6에서 정의된 바와 같은 오프셋 값이 적용된 신호의 채널정보에 대하여 좀 더 상세히 설명하면, 채널정보의 일 예는 수학식 8에 따라 정의될 수 있다.
Figure pat00011
상기 수학식 8에서 yμ는 오프셋 값이 적용된 채널의 출력신호, hμ는 오프셋 값이 적용된 채널정보, xμ는 오프셋 값이 적용된 채널의 입력신호, nμ은 오프셋 값이 적용된 노이즈 신호, μ는 오프셋 값이 될 수 있다. 수신장치(500)에서 프레임 동기화를 수행하는 경우를 예로 들어 설명하면, 오프셋 값이 적용된 채널의 입력신호 xμ는 본 실시예에 따른 프리앰블 심벌 시퀀스가 될 수 있으나, 이에 한정되지 않는다.
또한, 수학식 8에서 오프셋 값이 적용된 채널의 출력신호 yμ는 본 실시예에 따른 수신부(510)에서 수신된 신호에 오프셋 값을 적용한 신호가 될 수 있다.
이때, 수학식 8에서 y는 복소수 값(complex value)의 형태로 정의될 수 있고, 이에 따라, 다른 신호들도 복소수 값의 형태로 정의될 수 있다.
AWGN(Additive White Gaussian Noise) 채널의 경우, 채널정보 h=1을 만족하고, 레일리 페이딩 채널(Rayleigh fading channel)에서의 채널정보 h는 평균이 0이고 분산이 1인 가우시안 프로세스(zero mean & unit variance Gaussian process) 형태가 될 수 있다. 또한, 노이즈 신호는 i.i.d(independent identically distributed) 특성을 가지는 복소 가우시안이 될 수 있다.
이와 같은 채널정보에 기초하여, 제2 오프셋 값 추정장치(532) 및 제3 오프셋 값 추정장치(534)는 오프셋 값을 추정할 수 있다.
이하에서, 제2 오프셋 값 추정장치(532) 및 제3 오프셋 값 추정장치(534)에 관한 세부 블록도는 도시하지 않았지만, 제2 오프셋 값 추정장치(532) 및 제3 오프셋 값 추정장치(534)는 도 1에 도시된 제1 오프셋 값 추정장치(100)에 기재된 블록도와 같은 형식으로 존재할 수 있다.
그러하기에, 도 1의 제1 오프셋 값 추정장치(100)의 샘플러(110) 및 오프셋 값 적용부(120)에 대한 기재는 제2 오프셋 값 추정장치(532) 및 제3 오프셋 값 추정장치(534)에도 동일하게 적용될 수 있음을 알 수 있다. 즉, 제2 오프셋 값 추정장치(532) 및 제3 오프셋 값 추정장치(534)는 채널정보를 고려한다는 점 외에는 제1 오프셋 값 추정장치(100)와 동일한 기능을 수행하기에, 반복되는 설명은 생략한다.
제3 오프셋 값 추정장치(534)는 채널정보의 앰플리튜드 정보 및 페이즈 정보를 고려하여 오프셋 값을 추정할 수 있다. 예를 들어 설명하면, 제3 오프셋 값 추정장치(534)는 수학식 9와 같은 연산을 수행하여 오프셋 값을 추정할 수 있다.
Figure pat00012
상기 수학식 9에서 μ3은 추정된 오프셋 값을 나타내고, yμ는 오프셋 값이 적용된 신호를 나타내고, hμ는 오프셋 값이 적용된 채널정보를 나타내고, c는 터너리 시퀀스를 나타내고, Re[·]는 복소신호의 실수부분을 나타내고, (·)*는 복소 공액(conjugate)을 나타내고, μ는 샘플링된 신호에 적용된 오프셋 값으로 0 이상 (N-1) 이하의 정수가 될 수 있고, N은 샘플링 구간에 대응하는 길이를 나타낼 수 있고, L은 세 가지 형태의 엘리먼트들이 배열된 소정의 주기를 나타내고, T는 터너리 시퀀스에 포함된 엘리먼트들의 개수를 나타낼 수 있다.
이때, 수학식 9는 최적의 오프셋 값을 추정하기 위하여, 오프셋 값이 적용된 신호로부터 오프셋 값을 추정하기 위한 MAP(maximum a posteriori probability) 기준에 Bayes rule을 더 적용하여 획득될 수 있다.
또한, 제3 오프셋 값 추정장치(534)는 수학식 9와 같은 연산을 수행하여 레일리 페이딩 채널뿐만 아니라 AWGN 채널에 대한 오프셋 값도 추정할 수 있다. 이러한 경우, AWGN 채널의 노이즈 특성을 수학식 9에 적용함에 따라, 제3 오프셋 값 추정장치(534)는 수학식 10과 같은 연산을 수행하여 AWGN 채널에 대한 오프셋 값을 추정할 수 있다.
Figure pat00013
또한, 제2 오프셋 값 추정장치(532)는 채널정보의 앰플리튜드 정보를 고려하여 오프셋 값을 추정할 수 있다. 이때, 제2 오프셋 값 추정장치(534)에서 앰플리튜드 정보를 고려하여 오프셋 값을 추정한다 함은 채널정보의 페이즈 변수에 대한 확률적 평균 값을 이용하여 오프셋 값을 추정하는 것을 포함한다.
채널정보 h를 예로 들어 설명하면, 레일리 페이딩 채널에서의 채널정보는 레일리 분포 특성을 가질 수 있다. 이러한 경우, 오프셋 값이 적용된 채널정보는 수학식 11과 같이 정의될 수 있다.
Figure pat00014
수학식 11에서 h는 채널정보, a는 채널정보의 앰플리튜드, θ는 채널정보의 페이즈가 될 수 있다. 이때, h는 레일리 분포 특성을 가지기에, 페이즈는 [-π, π] 범위 안에서 균등하게 i.i.d. 특성을 가지고 분포할 수 있다.
이에 따라, 예를 들어 설명하면, 제2 오프셋 값 추정장치(532)는 수학식 12와 같은 연산을 수행하여 채널정보를 추정할 수 있다.
Figure pat00015
상기 수학식 12에서 μ2은 추정된 오프셋 값을 나타낸다.
또한, 제1 오프셋 값 추정장치(100)는 채널정보를 고려하지 않고 오프셋 값을 추정할 수 있다. 이때, 제1 오프셋 값 추정장치(100)에서 채널정보를 고려하지 않고 오프셋 값을 추정한다 함은 채널정보의 앰플리튜드 변수 및 페이즈 변수에 대한 확률적 평균 값들을 이용하여 오프셋 값을 추정하는 것을 포함한다. 예를 들어 설명하면, 제1 오프셋 값 추정장치(100)는 수학식 3과 같은 연산을 수행하여 오프셋 값을 추정할 수 있다.
이에 따라, 오프셋 값 추정장치(530)는 제1 오프셋 값 추정장치(100)를 통하여 제1 오프셋 값 μ1을 추정할 수 있고, 제2 오프셋 값 추정장치(532)를 통하여 제2 오프셋 값 μ2을 추정할 수 있고, 제3 오프셋 값 추정장치(534)를 통하여 제3 오프셋 값 μ3을 추정할 수 있다.
이러한 경우, 제1 내지 제3 오프셋 값들 중 제3 오프셋 값 μ3의 정확도가 가장 크고, 제1 오프셋 값 μ1의 정확도가 가장 낮을 수 있다.
따라서, 본 실시예에 따른 수신장치(500)는 통신환경에 따라 제1 내지 제3 오프셋 값 추정장치들(100, 532, 534) 중 어느 하나를 선택할 수 있다.
채널정보 저장부(540)는 채널정보 추정부(570)에서 실시간으로 추정된 채널정보 및 기저장된 채널정보를 저장한다.
이때, 실시간으로 추정된 채널정보는 송신장치와 수신장치(500)간의 실시간 통신환경에 따른 채널정보를 나타낼 수 있고, 기저장된 채널정보는 통신환경을 분석한 결과에 따라 기설정된 채널정보를 나타낼 수 있다.
기저장된 채널정보에 대하여 좀 더 상세히 설명하면, 채널정보 저장부(540)는 다양한 통신환경의 분석결과에 따라 선택가능한 다양한 채널모델들을 기저장하고 있을 수 있다.
예를 들어 설명하면, 통신환경은 채널정보의 가변정도, 채널정보의 변화속도, 송수신 신호의 크기, 송수신기간의 line of sight 존재여부 등을 포함할 수 있으나, 이에 한정되지 않는다.
이에 따라, 기저장된 채널정보는 다양한 통신환경에 대응하여 마련된 복수의 채널정보 세트들을 포함할 수 있고, 이때, 복수의 채널정보 세트들 각각은 통신환경에 따른 채널정보의 앰플리튜드 변수 및 페이즈 변수를 나타낼 수 있다.
따라서, 제2 오프셋 값 추정장치(532) 및 제3 오프셋 값 추정장치(534)는 현재의 통신환경에 대응하는 기설정된 앰플리튜드 변수 및 페이즈 변수를 이용하여 오프셋 값을 추정할 수 있다. 이때, 현재의 통신환경은 동기화 수행부(550) 및 복조부(560) 중 적어도 어느 하나에 의하여 결정될 수 있으나, 이에 한정되지 않는다.
동기화 수행부(550)는 오프셋 값 추정장치(530)에서 추정된 오프셋 값을 참조하여 동기화를 수행한다. 즉, 동기화 수행부(550)는 추정된 오프셋 값을 참조하여 프리앰블 심벌의 시작지점을 예측하고, 프리앰블 심벌의 시작지점을 예측함에 따라 프레임 동기화를 수행할 수 있다.
이때, 동기화 수행부(550)는 동기화가 수행된 결과를 참조하여 오프셋 값을 추정하기 위하여 채널정보를 고려할지 여부를 선택하는 피드백 신호를 생성할 수 있다. 예를 들어 설명하면, 동기화 수행부(550)는 동기화 수행시 에러가 발생한 경우 좀 더 정확한 오프셋 값의 추정이 필요하기에, 채널정보를 고려하여 오프셋 값을 추정하기 위한 피드백 신호를 생성할 수 있다.
복조부(560)는 동기화 수행부(550)에서 동기화가 수행된 결과에 따른 수신신호에 대한 복조작업을 수행한다. 이에 따라, 복조부(560)는 송신장치로부터 수신된 수신신호에 대한 데이터 정보를 획득할 수 있다.
이때, 복조부(560)는 복조작업이 수행된 결과를 참조하여 오프셋 값을 추정하기 위하여 채널정보를 고려할지 여부를 선택하는 피드백 신호를 생성할 수 있다. 예를 들어 설명하면, 복조부(560)는 복조작업을 수행함에 있어 에러가 많이 발생한 경우 좀 더 정확한 오프셋 값의 추정이 필요하기에, 채널정보를 고려하여 오프셋 값을 추정하기 위한 피드백 신호를 생성할 수 있다.
또한, 동기화 수행부(550) 및 복조부(560)에서 피드백 신호를 생성함에 있어서, 수신장치(500)에서 송신장치와 수신장치(500)간의 오프셋 값의 추정이 한번도 이루어지지 않은 경우에는, 채널정보를 고려하지 않고 오프셋 값을 추정하기 위한 피드백 신호를 생성할 수 있다.
추가적으로, 동기화 수행부(550) 및 복조부(560)는 수신장치(500) 또는 네트워크 환경에 따른 요구되는 성능에 따라 피드백 신호를 생성할 수도 있다.
예를 들어 설명하면, 최상의 성능이 요구되는 상황에서는 채널정보의 앰플리튜드 정보 및 페이즈 정보를 모두 고려하여 오프셋 값을 추정하기 위한 피드백 신호를 생성할 수 있다.
다른 예를 들어 설명하면, 좋은 성능이 요구되지 않는 상황에서는 채널정보를 고려하지 않고 오프셋 값을 추정하기 위한 피드백 신호를 생성할 수 있다.
채널정보 추정부(570)는 동기화 수행부(550)에서의 동기화 수행 결과 및 복조부(560)에서의 복조작업 수행 결과 중 적어도 어느 하나를 참조하여 채널정보를 실시간으로 추정할 수 있다. 다만, 본 실시예에 따른 수신장치(500)에서 채널정보 저장부(540)에 기저장된 채널정보를 참조하는 경우 채널정보 추정부(570)는 동작하지 않거나, 또는 수신장치(500)에 마련되지 않을 수도 있다.
이에 따라, 수신장치(500)는 최적의 오프셋 값을 추정하여 프레임 동기화를 수행함에 따라 수신신호에 대하여 오류없는 복조작업을 수행할 수 있다.
도 6은 본 실시예에 따른 수신장치(500)에서 신호를 처리하는 방법에 관한 흐름도이다. 도 6을 참조하면, 수신장치(500)에서 신호를 처리하는 방법은 도 1 및 도 5에 도시된 제1 오프셋 값 추정장치(100) 및 수신장치(500)에서 시계열적으로 처리되는 단계들로 구성된다. 따라서, 이하에서 생략된 내용이라 하더라도 도 1 및 도 5에 도시된 제1 오프셋 값 추정장치(100) 및 수신장치(500)에 관하여 이상에서 기술된 내용은 도 6의 수신장치(500)에서 신호를 처리하는 방법에도 적용됨을 알 수 있다.
601 단계에서 수신부(510)는 송신장치로부터 신호를 수신한다.
602 단계에서 선택부(520)는 송신장치와 수신장치(500)간의 오프셋 값을 추정하기 위하여 채널정보를 고려할지 여부를 선택한다.
603 단계에서 상기 602 단계에서의 선택결과에 따라, 오프셋 값 추정장치(530)는 채널정보를 고려하거나, 또는 채널정보를 고려하지 않고 송신장치와 수신장치(500)간의 오프셋 값을 추정한다.
604 단계에서 동기화 수행부(550)는 상기 603 단계에서 추정된 오프셋 값을 참조하여 동기화를 수행한다.
605 단계에서 복조부(560)는 상기 604 단계에서 동기화가 수행된 결과에 따른 신호에 대한 복조작업을 수행한다.
도 7은 본 실시예에 따른 최적의 오프셋 값을 추정하는 방법에 관한 흐름도이다. 도 7을 참조하면, 최적의 오프셋 값을 추정하는 방법은 도 1에 도시된 제1 오프셋 값 추정장치(100)에서 시계열적으로 처리되는 단계들로 구성된다. 따라서, 이하에서 생략된 내용이라 하더라도 도 1에 도시된 제1 오프셋 값 추정장치(100) 에 관하여 이상에서 기술된 내용은 도 7의 최적의 오프셋 값을 추정하는 방법에도 적용됨을 알 수 있다.
701 단계에서 샘플러(110)는 수신장치에서 수신된 수신신호 중 소정의 길이를 가지는 구간에서의 신호를 샘플링하여 샘플링된 신호들을 생성한다.
702 단계에서 오프셋 값 적용부(120)는 상기 701 단계에서 생성된 샘플링된 신호들에 오프셋 값을 적용한다.
703 단계에서 제곱부(130)는 상기 702 단계에서 오프셋 값이 적용된 신호들 각각을 제곱한다.
704 단계에서 승산부(140)는 상기 701 단계에서 수신된 수신신호의 프리앰블을 구성하는 복수의 프리앰블 심벌들 각각을 구성하는 프리앰블 심벌 시퀀스의 엘리먼트들 중 상기 703 단계에서 제곱된 신호들 각각에 대응하는 엘리먼트를 상기 703 단계에서 제곱된 신호들 각각에 승산한다.
705 단계에서 합산부(150)는 상기 704 단계에서 승산된 신호들을 합산하여 합산결과를 생성한다.
706 단계에서 검출부(160)는 상기 702 단계에서 오프셋 값을 상기 소정의 길이에 대응하는 시간까지 증가시키며 상기 샘플링된 신호들에 적용함에 따라 생성된 합산결과들 중 가장 큰 합산결과에 대한 오프셋 값을 최적의 오프셋 값으로 검출한다.
이에 따라, 본 실시예는 최적은 오프셋 값을 정확하게 추정할 수 있기에, 정확한 프레임 동기화를 보장할 수 있다. 또한, 통신환경에 따른 적절한 오프셋 값 추정방법을 선택할 수 있음에 따라 다양한 통신환경에 적응적인 오프셋 값 추정방법을 제공할 수 있다.
따라서, 본 실시예에 따른 장치 및 방법을 이용하여 송신장치 및 수신장치간의 오프셋 값을 추정함에 따라, 매우 낮은 전력(ultra-low power)으로 통신할 수 있는 듀티-사이클링(duty-cycling)의 사용이 가능하게 된다.
한편, 상술한 방법은 컴퓨터에서 실행될 수 있는 프로그램으로 작성 가능하고, 컴퓨터로 읽을 수 있는 기록매체를 이용하여 상기 프로그램을 동작시키는 범용 디지털 컴퓨터에서 구현될 수 있다. 또한, 상술한 방법에서 사용된 데이터의 구조는 컴퓨터로 읽을 수 있는 기록매체에 여러 수단을 통하여 기록될 수 있다. 상기 컴퓨터로 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬, 램, USB, 플로피 디스크, 하드 디스크 등), 광학적 판독 매체(예를 들면, 시디롬, 디브이디 등)를 포함한다.
본 실시예와 관련된 기술 분야에서 통상의 지식을 가진 자는 상기된 기재의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 방법들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
100 ... 제1 오프셋 값 추정장치
110 ... 샘플러
120 ... 오프셋 값 적용부
130 ... 제곱부
140 ... 승산부
150 ... 합산부
160 ... 검출부

Claims (20)

  1. 송신장치로부터 신호를 수신하는 수신장치에 있어서,
    상기 송신장치로부터 신호를 수신하는 수신부;
    상기 송신장치와 상기 수신장치간의 오프셋 값을 추정하기 위하여 채널정보를 고려할지 여부를 선택하는 선택부;
    상기 선택결과에 따라, 채널정보 저장부의 채널정보를 고려하거나, 또는 채널정보를 고려하지 않고 상기 송신장치와 상기 수신장치간의 오프셋 값을 추정하는 오프셋 값 추정장치;
    상기 추정된 오프셋 값을 참조하여 동기화를 수행하는 동기화 수행부; 및
    상기 동기화가 수행된 결과에 따른 수신신호에 대한 복조작업을 수행하는 복조부;를 포함하는 수신장치.
  2. 제 1 항에 있어서,
    상기 동기화 수행부 또는 상기 복조부는 상기 동기화가 수행된 결과 및 상기 복조작업이 수행된 결과 중 적어도 어느 하나를 참조하여 오프셋 값을 추정하기 위하여 채널정보를 고려할지 여부를 선택하는 피드백 신호를 생성하고,
    상기 선택부는 상기 동기화 수행부 또는 상기 복조부로부터 피드백되는 신호를 참조하여 상기 오프셋 값을 추정하기 위하여 채널정보를 고려할지 여부를 선택하는 수신장치.
  3. 제 1 항에 있어서,
    상기 오프셋 값 추정장치는
    Figure pat00016

    와 같은 연산을 수행하여 오프셋 값을 추정하는 제1 오프셋 값 추정장치;를 더 포함하고,
    상기 μ1은 추정된 오프셋 값, yμ는 오프셋 값이 적용된 신호, c는 터너리 시퀀스, L은 상기 수신된 신호의 프리앰블을 구성하는 복수의 프리앰블 심벌들 각각을 구성하는 프리앰블 심벌 시퀀스를 구성하는 세 가지 형태의 엘리먼트들이 배열된 소정의 주기, T는 상기 터너리 시퀀스에 포함된 엘리먼트들의 개수, μ는 샘플링된 신호에 적용된 오프셋 값을 나타내고,
    상기 터너리 시퀀스는 세 가지 형태의 엘리먼트들로 구성된 시퀀스이고, 상기 프리앰블 심벌 시퀀스를 구성하기 위한 엘리먼트의 집합인 것을 특징으로 하는 수신장치.
  4. 제 1 항에 있어서,
    상기 동기화가 수행된 결과 및 상기 복조작업이 수행된 결과 중 적어도 어느 하나를 참조하여 채널정보를 실시간으로 추정하는 채널정보 추정부; 및
    상기 실시간으로 추정된 채널정보 및 기저장된 채널정보를 저장하는 채널정보 저장부;를 더 포함하는 수신장치.
  5. 제 4 항에 있어서, 상기 오프셋 값 추정장치는
    상기 추정된 채널정보 또는 상기 기저장된 채널정보 중 앰플리튜드(amplitude) 정보를 고려하여 오프셋 값을 추정하는 제2 오프셋 값 추정장치; 및
    상기 추정된 채널정보 또는 상기 기저장된 채널정보 중 앰플리튜드 정보 및 페이즈(phase) 정보를 고려하여 오프셋 값을 추정하는 제3 오프셋 값 추정장치;를 더 포함하는 수신장치.
  6. 제 5 항에 있어서,
    상기 제2 오프셋 값 추정장치는
    Figure pat00017

    와 같은 연산을 수행하여 오프셋 값을 추정하고,
    상기 μ2은 추정된 오프셋 값, yμ는 오프셋 값이 적용된 신호, c는 터너리 시퀀스, hμ는 오프셋 값이 적용된 채널정보, L은 상기 수신된 신호의 프리앰블을 구성하는 복수의 프리앰블 심벌들 각각을 구성하는 프리앰블 심벌 시퀀스를 구성하는 세 가지 형태의 엘리먼트들이 배열된 소정의 주기, T는 터너리 시퀀스에 포함된 엘리먼트들의 개수, μ는 샘플링된 신호에 적용된 오프셋 값을 나타내고,
    상기 터너리 시퀀스는 세 가지 형태의 엘리먼트들로 구성된 시퀀스이고, 상기 프리앰블 심벌 시퀀스를 구성하기 위한 엘리먼트의 집합인 것을 특징으로 하는 수신장치.
  7. 제 5 항에 있어서,
    상기 제3 오프셋 값 추정장치는
    Figure pat00018

    와 같은 연산을 수행하여 오프셋 값을 추정하고,
    상기 μ3은 추정된 오프셋 값, yμ는 오프셋 값이 적용된 신호, c는 터너리 시퀀스, hμ는 오프셋 값이 적용된 채널정보, L은 상기 수신된 신호의 프리앰블을 구성하는 복수의 프리앰블 심벌들 각각을 구성하는 프리앰블 심벌 시퀀스를 구성하는 세 가지 형태의 엘리먼트들이 배열된 소정의 주기, T는 터너리 시퀀스에 포함된 엘리먼트들의 개수, μ는 샘플링된 신호에 적용된 오프셋 값을 나타내고,
    상기 터너리 시퀀스는 세 가지 형태의 엘리먼트들로 구성된 시퀀스이고, 상기 프리앰블 심벌 시퀀스를 구성하기 위한 엘리먼트의 집합인 것을 특징으로 하는 수신장치.
  8. 송신장치와의 최적의 오프셋 값(offset value)을 추정하는 장치에 있어서,
    송신장치로부터 수신된 수신신호 중 소정의 길이를 가지는 구간에서의 신호를 샘플링하여 샘플링된 신호들을 생성하는 샘플러;
    상기 생성된 샘플링된 신호들에 오프셋 값을 적용하는 오프셋 값 적용부;
    상기 오프셋 값이 적용된 신호들 각각을 제곱하는 제곱부;
    상기 수신신호의 프리앰블(preamble)을 구성하는 복수의 프리앰블 심벌들 각각을 구성하는 프리앰블 심벌 시퀀스의 엘리먼트(element)들 중 상기 제곱된 신호들 각각에 대응하는 엘리먼트를 상기 제곱된 신호들 각각에 승산(multiply)하는 승산부;
    상기 승산된 신호들을 합산하여 합산결과를 생성하는 합산부; 및
    상기 오프셋 값을 상기 소정의 길이에 대응하는 시간까지 증가시키며 상기 샘플링된 신호들에 적용함에 따라 생성된 합산결과들 중 가장 큰 합산결과에 대한 오프셋 값을 최적의 오프셋 값으로 검출하는 검출부;를 포함하고,
    상기 소정의 길이는 상기 복수의 프리앰블 심벌들 각각의 길이와 동일한 길이이고, 상기 복수의 프리앰블 심벌들 각각은 서로 동일한 프리앰블 심벌 시퀀스로 구성되는 장치.
  9. 제 8 항에 있어서,
    상기 오프셋 값 적용부는 샘플링된 순서에 따른 상기 샘플링된 신호들을 오프셋 값의 적용에 따라 재배열하는 장치.
  10. 제 8 항에 있어서,
    상기 프리앰블 심벌 시퀀스는 세 가지 형태의 엘리먼트들이 소정의 주기 간격으로 배열되고, 상기 세 가지 형태의 엘리먼트들 사이에는 0(zero)이 추가되어 구성되는 장치.
  11. 제 10 항에 있어서,
    상기 승산부는 상기 엘리먼트들 중 (i+1)번째 엘리먼트를 상기 제곱된 신호들 중 (Li+μ+1)번째 신호에 승산하고, 상기 i는 0 이상의 정수이고, 상기 L은 상기 소정의 주기를 나타내고, 상기 μ는 상기 오프셋 값을 나타내는 장치.
  12. 수신장치에서 송신장치와의 최적의 오프셋 값(offset value)을 추정하는 방법에 있어서,
    상기 수신장치에서 수신된 수신신호 중 소정의 길이를 가지는 구간에서의 신호를 샘플링하여 샘플링된 신호들을 생성하는 단계;
    상기 생성된 샘플링된 신호들에 오프셋 값을 적용하는 단계;
    상기 오프셋 값이 적용된 신호들 각각을 제곱하는 단계;
    상기 수신신호의 프리앰블(preamble)을 구성하는 복수의 프리앰블 심벌들 각각을 구성하는 프리앰블 심벌 시퀀스의 엘리먼트(element)들 중 상기 제곱된 신호들 각각에 대응하는 엘리먼트를 상기 제곱된 신호들 각각에 승산(multiply)하는 단계;
    상기 승산된 신호들을 합산하여 합산결과를 생성하는 단계; 및
    상기 오프셋 값을 상기 소정의 길이에 대응하는 시간까지 증가시키며 상기 샘플링된 신호들에 적용함에 따라 생성된 합산결과들 중 가장 큰 합산결과에 대한 오프셋 값을 최적의 오프셋 값으로 검출하는 단계;를 포함하고,
    상기 소정의 길이는 상기 복수의 프리앰블 심벌들 각각의 길이와 동일한 길이이고, 상기 복수의 프리앰블 심벌들 각각은 서로 동일한 프리앰블 심벌 시퀀스로 구성되는 방법.
  13. 제 12 항에 있어서,
    상기 오프셋 값을 적용하는 단계는 샘플링된 순서에 따른 상기 샘플링된 신호들을 오프셋 값의 적용에 따라 재배열하는 방법.
  14. 제 12 항에 있어서,
    상기 프리앰블 심벌 시퀀스는 세 가지 형태의 엘리먼트들이 소정의 주기 간격으로 배열되고, 상기 세 가지 형태의 엘리먼트들 사이에는 0(zero)이 추가되어 구성되는 방법.
  15. 제 14 항에 있어서,
    상기 승산하는 단계는 상기 엘리먼트들 중 (i+1)번째 엘리먼트를 상기 제곱된 신호들 중 (Li+μ+1)번째 신호에 승산하고, 상기 i는 0 이상의 정수이고, 상기 L은 상기 소정의 주기를 나타내고, 상기 μ는 상기 오프셋 값을 나타내는 방법.
  16. 수신장치에서 신호를 처리하는 방법에 있어서,
    송신장치로부터 신호를 수신하는 단계;
    상기 송신장치와 상기 수신장치간의 오프셋 값을 추정하기 위하여 채널정보를 고려할지 여부를 선택하는 단계;
    상기 선택결과에 따라, 채널정보를 고려하거나, 또는 채널정보를 고려하지 않고 상기 송신장치와 상기 수신장치간의 오프셋 값을 추정하는 단계;
    상기 추정된 오프셋 값을 참조하여 동기화를 수행하는 단계; 및
    상기 동기화가 수행된 결과에 따른 신호에 대한 복조작업을 수행하는 단계;를 포함하는 방법.
  17. 제 16 항에 있어서,
    상기 동기화가 수행된 결과 및 상기 복조작업이 수행된 결과 중 적어도 어느 하나를 참조하여 오프셋 값을 추정하기 위하여 채널정보를 고려할지 여부를 선택하는 피드백 신호를 생성하는 단계;를 더 포함하고,
    상기 선택하는 단계는 상기 생성된 피드백 신호를 참조하여 상기 오프셋 값을 추정하기 위하여 채널정보를 고려할지 여부를 선택하는 방법..
  18. 제 16 항에 있어서,
    상기 동기화가 수행된 결과 및 상기 복조작업이 수행된 결과 중 적어도 어느 하나를 참조하여 채널정보를 실시간으로 추정하는 단계;를 더 포함하고,
    상기 오프셋 값을 추정하는 단계는 상기 추정된 채널정보를 참조하여 오프셋 값을 추정하는 방법.
  19. 제 16 항에 있어서,
    상기 채널정보를 고려하여 오프셋 값을 추정하는 단계는 상기 채널정보 중 앰플리튜드(amplitude) 정보를 고려하여 오프셋 값을 추정하거나, 또는 상기 채널정보 중 앰플리튜드 정보 및 페이즈(phase) 정보를 고려하여 오프셋 값을 추정하는 방법.
  20. 제 12 항 내지 제 19 항 중 어느 한 항의 방법을 컴퓨터에서 실행시키기 위한 컴퓨터 프로그램을 저장한 컴퓨터로 읽을 수 있는 기록매체.
KR1020120025665A 2012-03-13 2012-03-13 오프셋 값을 추정하는 장치, 방법, 수신장치 및 수신장치에서 신호를 처리하는 방법 Abandoned KR20130104289A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120025665A KR20130104289A (ko) 2012-03-13 2012-03-13 오프셋 값을 추정하는 장치, 방법, 수신장치 및 수신장치에서 신호를 처리하는 방법
CN201310041238.4A CN103312637B (zh) 2012-03-13 2013-02-01 估计偏移值的方法和设备、接收设备及其信号处理方法
US13/797,107 US8923430B2 (en) 2012-03-13 2013-03-12 Method and apparatus for estimating offset value, receiving apparatus, and method of processing signal in receiving apparatus
EP13158869.1A EP2639995A3 (en) 2012-03-13 2013-03-13 Method and apparatus for estimating offset value, receiving apparatus, and method of processing signal in receiving apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120025665A KR20130104289A (ko) 2012-03-13 2012-03-13 오프셋 값을 추정하는 장치, 방법, 수신장치 및 수신장치에서 신호를 처리하는 방법

Publications (1)

Publication Number Publication Date
KR20130104289A true KR20130104289A (ko) 2013-09-25

Family

ID=47912983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120025665A Abandoned KR20130104289A (ko) 2012-03-13 2012-03-13 오프셋 값을 추정하는 장치, 방법, 수신장치 및 수신장치에서 신호를 처리하는 방법

Country Status (4)

Country Link
US (1) US8923430B2 (ko)
EP (1) EP2639995A3 (ko)
KR (1) KR20130104289A (ko)
CN (1) CN103312637B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150089073A1 (en) 2013-09-25 2015-03-26 Ericsson Television Inc System and method for effectuating fast channel change in an adpative streaming environment
US9444856B2 (en) * 2013-09-25 2016-09-13 Ericsson Ab System and method for managing adjacent channels in an adaptive streaming environment
US20150089072A1 (en) * 2013-09-25 2015-03-26 Ericsson Television Inc System and method for managing adjacent channels in an adaptive streaming environment
KR102349122B1 (ko) * 2013-10-29 2022-01-10 삼성전자주식회사 코히런트 및 넌-코히런트 수신기들에 연속적인 전송을 위해 터너리 시퀀스들을 사용하는 방법 및 시스템
WO2015065064A1 (ko) * 2013-10-30 2015-05-07 삼성전자주식회사 프리앰블 시퀀스를 전송하는 방법 및 장치
WO2015137779A1 (en) 2014-03-14 2015-09-17 Samsung Electronics Co., Ltd. Method and apparatus for encoding and decoding packet
KR102303749B1 (ko) * 2014-03-14 2021-09-23 삼성전자주식회사 패킷을 부호화 및 복호화하는 방법 및 장치
EP3427415B1 (en) * 2016-03-09 2020-05-27 Koninklijke Philips N.V. Method and apparatus for start-of-packet detection in digital communication systems
KR102403763B1 (ko) 2017-06-27 2022-05-30 삼성전자주식회사 무선 통신 시스템에서 명시적 채널 상태 정보 피드백을 위한 피드백 정보 설정하기 위한 방법
US10997095B2 (en) * 2018-08-21 2021-05-04 Micron Technology, Inc. Training procedure for receivers associated with a memory device
EP4272364A4 (en) * 2020-12-31 2024-11-06 Lenovo (Beijing) Limited TA NTN REPORT

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2355900B (en) * 1999-10-29 2004-03-17 Ericsson Telefon Ab L M Radio receiver
KR20030078521A (ko) * 2002-03-30 2003-10-08 삼성전자주식회사 상향 데이타 통신 장치 및 방법
KR20060028989A (ko) * 2004-09-30 2006-04-04 엘지전자 주식회사 다중입출력 시스템에 적용되는 신호 처리 방법
KR100640472B1 (ko) 2004-11-29 2006-10-30 삼성전자주식회사 프레임 시작 추정 장치 및 방법
CN101292486B (zh) * 2005-09-06 2012-10-10 日本电信电话株式会社 无线发送装置和无线接收装置、无线发送方法和无线接收方法、以及无线通信系统和无线通信方法
US7539125B2 (en) * 2005-10-14 2009-05-26 Via Technologies, Inc. Method and circuit for frequency offset estimation in frequency domain in the orthogonal frequency division multiplexing baseband receiver for IEEE 802.11A/G wireless LAN standard
KR100758873B1 (ko) 2005-12-30 2007-09-19 포스데이타 주식회사 무선통신 시스템의 주파수 오프셋 추정 장치 및 방법
KR100807719B1 (ko) 2006-02-23 2008-02-28 인하대학교 산학협력단 Ｏｆｄｍ-ｆｄｍａ/ｃｄｍａ/ｔｄｍａ 시스템에서 주파수옵셋 추정 성능 향상을 위한 프리앰블 구조 및 동기화 방법
JP4837403B2 (ja) * 2006-03-08 2011-12-14 ルネサスエレクトロニクス株式会社 同期タイミング検出装置、受信装置、及び同期タイミング検出方法
JP5159211B2 (ja) * 2007-08-27 2013-03-06 ラピスセミコンダクタ株式会社 オフセット推定装置
JP5087476B2 (ja) * 2008-06-12 2012-12-05 ルネサスエレクトロニクス株式会社 受信装置およびその動作方法
EP2144378B1 (en) 2008-07-11 2011-10-26 Stichting IMEC Nederland Methods for fast and low-power UWB IR baseband receiver synchronization
CN101651648B (zh) * 2008-08-12 2013-12-25 易卡诺技术有限公司 用于在无线通信系统中执行初始同步的系统和方法
KR100998415B1 (ko) 2008-09-08 2010-12-03 포항공과대학교 산학협력단 무선 랜 시스템의 심벌 타이밍 동기 방법
CN102318196B (zh) * 2009-02-18 2014-12-10 日本电气株式会社 频率校正电路、频率校正方法及其无线通信设备
CN102217222B (zh) * 2011-06-03 2013-08-07 华为技术有限公司 信号处理方法及装置

Also Published As

Publication number Publication date
EP2639995A3 (en) 2017-05-10
CN103312637B (zh) 2017-05-24
US20130243111A1 (en) 2013-09-19
EP2639995A2 (en) 2013-09-18
US8923430B2 (en) 2014-12-30
CN103312637A (zh) 2013-09-18

Similar Documents

Publication Publication Date Title
KR20130104289A (ko) 오프셋 값을 추정하는 장치, 방법, 수신장치 및 수신장치에서 신호를 처리하는 방법
US7379757B2 (en) System and method for estimating the multi-path delays in a signal using a spatially blind antenna array
US8576963B2 (en) Non-coherent detection apparatus and method for IEEE 802.15.4 LR-WPAN BPSK receiver
EP2067327B1 (en) Detection of time-frequency hopping patterns
JP5154544B2 (ja) マルチキャリア通信システムにおける信号検出
US20100303179A1 (en) Synchronization timing detecting apparatus, receiving apparatus, and synchronization timing detecting method
JP4391860B2 (ja) 無線ｌａｎシステムの直交周波数分割多重化受信器及びそのシンボル同期化方法
RU2733419C1 (ru) Передатчик и приемник и соответствующие способы
WO2006096728A2 (en) System and method for ranging
CN103944850B (zh) 一种基于ofdm技术的wlan系统帧同步方法
US20060171493A1 (en) Apparatus and method for synchronizing symbol timing synchronization applicable to OFDM receiver
CN1351781A (zh) 多普勒扩展估计系统
RU2396724C2 (ru) Способы и устройство для определения временной привязки в системе беспроводной связи
EP2615770B1 (en) Fast acquisition of frame timing and frequency
US8000415B2 (en) Method and device for detecting a synchronization signal in a communication system
KR20090061518A (ko) 펄스방식 초광대역 무선시스템의 수신장치, 수신방법,위상추적장치 및 위상추적방법
EP3242453B1 (en) Method of compensating carrier frequency offset in receivers
JP4506248B2 (ja) 同期装置及び同期方法
JP3795885B2 (ja) 受信装置および受信制御方法
Kim et al. Low-power and high-accurate synchronization for IEEE 802.16 d systems
US20030156539A1 (en) Method and device with improved channel equalization for mobile radio communications
EP1966963B1 (en) Apparatus and methods for determining timing in a communication system
US8559483B1 (en) Signal quality monitor
JP5100536B2 (ja) 遅延プロファイル推定装置および遅延プロファイル推定方法
Tobie et al. Processed 5G Signals Mathematical Models for Positioning considering a Non-Constant Propagation Channel

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120313

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170306

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20120313

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180917

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190325

PC1904 Unpaid initial registration fee