[go: up one dir, main page]

KR20130091494A - Solar cell and method for manufacturing the same - Google Patents

Solar cell and method for manufacturing the same Download PDF

Info

Publication number
KR20130091494A
KR20130091494A KR1020120012818A KR20120012818A KR20130091494A KR 20130091494 A KR20130091494 A KR 20130091494A KR 1020120012818 A KR1020120012818 A KR 1020120012818A KR 20120012818 A KR20120012818 A KR 20120012818A KR 20130091494 A KR20130091494 A KR 20130091494A
Authority
KR
South Korea
Prior art keywords
passivation layer
substrate
solar cell
conductivity type
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020120012818A
Other languages
Korean (ko)
Other versions
KR101879364B1 (en
Inventor
양주홍
김진아
양두환
정인도
정일형
남정범
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020120012818A priority Critical patent/KR101879364B1/en
Publication of KR20130091494A publication Critical patent/KR20130091494A/en
Application granted granted Critical
Publication of KR101879364B1 publication Critical patent/KR101879364B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00Manufacture or treatment of devices covered by this subclass
    • H10F71/121The active layers comprising only Group IV materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00Individual photovoltaic cells, e.g. solar cells
    • H10F10/10Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14Photovoltaic cells having only PN homojunction potential barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/80Encapsulations or containers for integrated devices, or assemblies of multiple devices, having photovoltaic cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/20Electrodes
    • H10F77/206Electrodes for devices having potential barriers
    • H10F77/211Electrodes for devices having potential barriers for photovoltaic cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/30Coatings
    • H10F77/306Coatings for devices having potential barriers
    • H10F77/311Coatings for devices having potential barriers for photovoltaic cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양 전지의 제조 방법에 관한 것이다. 태양 전지의 제조 방법의 한 예는 제1 도전성 타입을 갖는 기판의 제1 면에 상기 제1 도전성 타입과 다른 제2 도전성 타입을 갖는 에미터부를 형성하는 단계, 상기 기판의 상기 제1 면의 반대편에 위치하는 상기 기판의 제2 면 위에 위치하는 제1 보호막을 형성하는 단계, 제1 온도에서 상기 제1 보호막을 열처리한 후 제2 온도로 냉각하는 단계, 상기 제1 보호막 위에 상기 제1 보호막을 드러내는 복수의 개구부를 구비한 제2 보호막을 형성하는 단계, 상기 기판의 상기 제1 면 위에 제1 전극 패턴을 형성하는 단계, 상기 제2 보호막 위 그리고 상기 복수의 개구부를 통해 노출된 상기 제1 보호막 위에 제2 전극 패턴을 형성하는 단계, 그리고 상기 제1 전극 패턴과 상기 제2 전극 패턴을 구비한 상기 기판을 열처리하여, 상기 제1 전극 패턴에 의해 상기 에미터부와 연결된 복수의 제1 전극, 상기 복수의 개구부 내에 위치하는 상기 제2 전극 패턴에 의해 상기 제1 보호막이 식각되고 상기 제2 전극 패턴과 접하는 상기 기판의 상기 제2 면에 형성된 복수의 전계부 그리고 상기 복수의 개구부 내에서의 상기 제1 보호막의 식각에 의해 상기 복수의 전계부와 연결된 제2 전극을 형성하는 단계를 포함한다. The present invention relates to a method of manufacturing a solar cell. One example of a method of manufacturing a solar cell includes forming an emitter portion having a second conductivity type different from the first conductivity type on a first side of a substrate having a first conductivity type, opposite the first face of the substrate. Forming a first passivation layer on a second surface of the substrate, wherein the first passivation layer is heat-treated at a first temperature and then cooled to a second temperature, and the first passivation layer is formed on the first passivation layer. Forming a second passivation layer having a plurality of exposed openings, forming a first electrode pattern on the first surface of the substrate, exposing the first passivation layer on the second passivation layer and through the plurality of openings Forming a second electrode pattern thereon, and heat treating the substrate including the first electrode pattern and the second electrode pattern to form the emitter portion by the first electrode pattern. A plurality of electric fields formed on the second surface of the substrate in which the first passivation layer is etched by the plurality of first electrodes connected to each other, the second electrode patterns positioned in the openings, and in contact with the second electrode patterns; Forming a second electrode connected to the plurality of electric fields by etching the first passivation layer in the plurality of openings.

Description

태양 전지 및 그 제조 방법{SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME}SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME

본 발명은 태양 전지 및 그 제조 방법에 관한 것이다. The present invention relates to a solar cell and a manufacturing method thereof.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다.Recently, as energy resources such as oil and coal are expected to be depleted, interest in alternative energy to replace them is increasing, and solar cells that produce electric energy from solar energy are attracting attention.

일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductivity type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다.A typical solar cell includes a semiconductor portion for forming a p-n junction by different conductivity types, such as p-type and n-type, and electrodes connected to semiconductor portions of different conductivity types, respectively.

이러한 태양 전지에 빛이 입사되면 반도체부에서 전자와 정공이 생성되고 생성된 전하는 p-n 접합에 의해 n형과 p형 반도체로 각각 이동하므로, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 p형의 반도체부와 n형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결하여 전력을 얻는다.When light is incident on the solar cell, electrons and holes are generated in the semiconductor portion, and the generated charges move to the n-type and p-type semiconductors by pn junctions. Therefore, the electrons move toward the n-type semiconductor portion, and the holes are p-type semiconductors. Move to the side. The transferred electrons and holes are collected by the different electrodes connected to the p-type semiconductor portion and the n-type semiconductor portion, respectively, and the electrodes are connected by a wire to obtain electric power.

본 발명이 이루고자 하는 기술적 과제는 태양 전지의 제조 시간과 제조 비용을 줄이기 위한 것이다. The technical problem to be achieved by the present invention is to reduce the manufacturing time and manufacturing cost of the solar cell.

본 발명이 이루고자 하는 다른 기술적 과제는 태양 전지의 효율을 향상시키기 위한 것이다.Another technical problem to be achieved by the present invention is to improve the efficiency of a solar cell.

본 발명의 한 특징에 따른 태양 전지의 제조 방법은 제1 도전성 타입을 갖는 기판의 제1 면에 상기 제1 도전성 타입과 다른 제2 도전성 타입을 갖는 에미터부를 형성하는 단계, 상기 기판의 상기 제1 면의 반대편에 위치하는 상기 기판의 제2 면 위에 위치하는 제1 보호막을 형성하는 단계, 제1 온도에서 상기 제1 보호막을 열처리한 후 제2 온도로 냉각하는 단계, 상기 제1 보호막 위에 상기 제1 보호막을 드러내는 복수의 개구부를 구비한 제2 보호막을 형성하는 단계, 상기 기판의 상기 제1 면 위에 제1 전극 패턴을 형성하는 단계, 상기 제2 보호막 위 그리고 상기 복수의 개구부를 통해 노출된 상기 제1 보호막 위에 제2 전극 패턴을 형성하는 단계, 그리고 상기 제1 전극 패턴과 상기 제2 전극 패턴을 구비한 상기 기판을 열처리하여, 상기 제1 전극 패턴에 의해 상기 에미터부와 연결된 복수의 제1 전극, 상기 복수의 개구부 내에 위치하는 상기 제2 전극 패턴에 의해 상기 제1 보호막이 식각되고 상기 제2 전극 패턴과 접하는 상기 기판의 상기 제2 면에 형성된 복수의 전계부 그리고 상기 복수의 개구부 내에서의 상기 제1 보호막의 식각에 의해 상기 복수의 전계부와 연결된 제2 전극을 형성하는 단계를 포함한다. According to an aspect of the present invention, there is provided a method of manufacturing a solar cell, including forming an emitter portion having a second conductivity type different from the first conductivity type on a first surface of a substrate having a first conductivity type; Forming a first passivation layer on a second surface of the substrate opposite to the first side, heat treating the first passivation layer at a first temperature, and then cooling to a second temperature; Forming a second passivation layer having a plurality of openings exposing the first passivation layer, forming a first electrode pattern on the first surface of the substrate, and exposing through the plurality of openings on the second passivation layer Forming a second electrode pattern on the first passivation layer, and heat treating the substrate including the first electrode pattern and the second electrode pattern to form a first electrode pattern. The first passivation layer is etched by the plurality of first electrodes connected to the emitter part and the second electrode patterns positioned in the plurality of openings, and the plurality of first electrodes formed on the second surface of the substrate in contact with the second electrode pattern. And forming a second electrode connected to the plurality of electric fields by etching the first protective layer in the electric field and the plurality of openings.

상기 제1 온도는 600℃ 내지 800℃이고, 상기 제2 온도는 상온일 수 있다.The first temperature may be 600 ° C to 800 ° C, and the second temperature may be room temperature.

상기 제1 보호막의 두께는 10㎚ 내지 50㎚일 수 있다. The thickness of the first passivation layer may be 10 nm to 50 nm.

상기 제1 보호막은 알루미늄 산화물로 이루어지고, 상기 제2 보호막은 수소화된 실리콘 질화물로 이루어지는 것이 좋다.The first passivation layer may be made of aluminum oxide, and the second passivation layer may be made of hydrogenated silicon nitride.

상기 복수의 개구부 각각은 5㎛ 내지 15㎛의 직경을 가질 수 있다. Each of the plurality of openings may have a diameter of 5 μm to 15 μm.

상기 복수의 개구부는 서로 다른 직경을 가질 수 있다. The plurality of openings may have different diameters.

상기 복수의 개구부는 상기 제2 보호막의 단위 면적당 30개/㎟ 내지 400개/㎟인 것이 좋다.The plurality of openings may be 30 pieces / mm 2 to 400 pieces / mm 2 per unit area of the second passivation layer.

상기 제1 도전성 타입은 p형이고 상기 제2 도전성 타입은 n형일 수 있다. The first conductivity type may be p-type and the second conductivity type may be n-type.

본 발명의 다른 특징에 따른 태양 전지는 제1 도전성 타입을 갖는 기판, 상기 기판의 제1 면에 위치하고 상기 제1 도전성 타입과 다른 제2 도전성 타입을 갖는 에미터부, 상기 기판의 상기 제1 면의 반대편에 위치한 상기 기판의 제2 면 위에 위치한 제1 보호막, 상기 제1 보호막 위에 위치한 제2 보호막, 상기 기판의 상기 제2 면에 선택적으로 위치하는 복수의 전계부, 상기 기판의 상기 제1 면에 위치하고 상기 에미터부와 연결된 제1 전극, 그리고 상기 기판의 상기 제2 면에 위치하고 상기 제2 보호막과 상기 제1 보호막을 관통하여 상기 복수의 전계부와 연결되어 있는 제2 전극을 포함하고, 인접한 전계부간의 간격은 불규칙하고, 복수의 전개부의 직경은 상이하다. According to another aspect of the present invention, there is provided a solar cell including a substrate having a first conductivity type, an emitter portion disposed on a first side of the substrate and having a second conductivity type different from the first conductivity type, and of the first side of the substrate. A first passivation layer positioned on a second side of the substrate opposite the second passivation layer, a second passivation layer positioned on the first passivation layer, a plurality of electric field portions selectively positioned on the second side of the substrate, and on the first side of the substrate A first electrode disposed on the second surface of the substrate and connected to the plurality of electric fields through the second passivation layer and the first passivation layer; The spacing between the steps is irregular, and the diameters of the plurality of development parts are different.

상기 복수의 전계부 각각은 5㎛ 내지 15㎛의 직경을 가질 수 있다. Each of the plurality of electric fields may have a diameter of 5 μm to 15 μm.

상기 복수의 전계부는 상기 기판의 단위 면적당 30개/㎟ 내지 400개/㎟일 수 있다. The plurality of electric fields may be 30 / mm 2 to 400 / mm 2 per unit area of the substrate.

상기 제1 보호막은 알루미늄 산화물로 이루어지고, 상기 제2 보호막은 실리콘 질화물로 이루어질 수 있다.The first passivation layer may be made of aluminum oxide, and the second passivation layer may be made of silicon nitride.

상기 제1 보호막의 두께는 10㎚ 내지 50㎚일 수 있다.The thickness of the first passivation layer may be 10 nm to 50 nm.

상기 제2 보호막의 두께는 30㎚ 내지 70㎚일 수 있다.The thickness of the second passivation layer may be 30 nm to 70 nm.

상기 제1 도전성 타입은 p형이고 상기 제2 도전성 타입은 n형일 수 있다. The first conductivity type may be p-type and the second conductivity type may be n-type.

상기 제2 전극은 상기 제2 보호막과 상기 제1 보호막을 관통하여 상기 복수의 전계부와 접해 있는 복수의 접촉부를 구비하여, 상기 복수의 접촉부를 통해 상기 복수의 전계부와 연결되어 있고, 인접한 접촉부 간의 간격은 불규칙하고, 상기 복수의 접촉부의 직경은 상이할 수 있다. The second electrode includes a plurality of contact portions penetrating the second passivation layer and the first passivation layer to contact the plurality of electric field portions, and are connected to the plurality of electric field portions through the plurality of contact portions, and adjacent contact portions. The spacing between them is irregular and the diameters of the plurality of contacts may be different.

본 발명의 또 다른 특징에 따른 태양 전지 모듈은 복수의 태양 전지, 상기 복수의 태양 전지의 상부와 하부에 위치하여 상기 복수의 태양 전지를 보호하는 보호 부재, 그리고 상기 보호 부재 위에 위치한 투명 부재를 포함하고, 상기 복수의 태양 전지는 각각 제1 도전성 타입을 갖는 기판, 상기 제1 도전성 타입과 다른 제2 도전성 타입을 갖는 에미터부, 상기 기판 위에 위치한 제1 보호막, 상기 제1 보호막 위에 위치한 제2 보호막, 상기 기판의 면에 선택적으로 위치하는 복수의 전계부, 상기 기판 위에 위치하고 상기 에미터부와 연결된 제1 전극, 그리고 상기 기판 위에 위치하고 상기 제2 보호막과 상기 제1 보호막을 관통하여 상기 복수의 전계부와 연결되어 있는 제2 전극을 포함하고, 인접한 전계부간의 간격은 불규칙하고, 상기 복수의 전개부의 직경은 상이하다. According to another aspect of the present invention, a solar cell module includes a plurality of solar cells, a protection member positioned on upper and lower portions of the plurality of solar cells to protect the plurality of solar cells, and a transparent member positioned on the protection member. Each of the plurality of solar cells includes a substrate having a first conductivity type, an emitter portion having a second conductivity type different from the first conductivity type, a first passivation layer on the substrate, and a second passivation layer on the first passivation layer. A plurality of electric fields selectively positioned on a surface of the substrate, a first electrode located on the substrate and connected to the emitter portion, and a plurality of electric fields disposed on the substrate and penetrating the second protective film and the first protective film; And a second electrode connected with each other, wherein an interval between adjacent electric field parts is irregular, and the diameters of the plurality of developing parts It is different.

상기 복수의 전계부 각각은 5㎛ 내지 15㎛의 직경을 가질 수 있다. Each of the plurality of electric fields may have a diameter of 5 μm to 15 μm.

상기 복수의 전계부는 상기 기판의 단위 면적당 30개/㎟ 내지 400개/㎟일 수 있다.The plurality of electric fields may be 30 / mm 2 to 400 / mm 2 per unit area of the substrate.

이러한 특징에 따라, 기판의 제2 면 위에 위치한 제1 보호막을 열처리할 때 제1 보호막 내에 존재하는 잔류 응력을 이용하여 제1 보호막 위에 위치한 제2 보호막에 복수의 개구부를 형성하므로, 제2 보호막에 복수의 개구부를 형성하기 위한 별도의 공정이 필요하지 않다. 이로 인해, 태양 전지의 제조 공정과 제조 시간이 줄어든다. 또한, 복수의 개구부를 형성하기 위한 레이저 빔 조사 등으로 인한 기판의 특성 변화나 열화 현상이 방지되어 태양 전지의 효율이 향상된다.According to this feature, a plurality of openings are formed in the second passivation layer on the first passivation layer by using the residual stress existing in the first passivation layer when the first passivation layer on the second surface of the substrate is heat treated. No separate process for forming a plurality of openings is necessary. This reduces the manufacturing process and manufacturing time of the solar cell. In addition, a change in characteristics of the substrate due to irradiation of a laser beam or the like for forming a plurality of openings or a deterioration phenomenon is prevented, thereby improving the efficiency of the solar cell.

도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이다.
도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 3은 본 발명의 한 실시예에 따른 제2 보호막에 형성된 복수의 개구부를 촬영한 사진을 도시한다.
도 4a 내지 도 4h는 도 1 및 도 2에 도시한 태양 전지를 제조하는 방법을 순차적으로 도시한 도면이다.
도 5는 제1 보호막을 650℃로 열처리할 때, 제1 보호막(191)의 두께 변화에 따른 개구부(181)의 크기 변화와 제2 보호막(192)의 개구부 형성 밀도(density) 변화를 도시한 그래프이다.
도 6은 제1 보호막의 두께를 10㎚로 고정했을 때, 제1 보호막의 열처리 온도 변화에 따른 개구부의 크기 변화와 제2 보호막의 개구부 형성 밀도 변화를 도시한 그래프이다.
도 7은 본 발명의 한 실시예에 따른 태양 전지 모듈의 개략적인 분해 사사도이다.
1 is a partial perspective view of a solar cell according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view of the solar cell shown in FIG. 1 taken along line II-II.
3 illustrates a photograph of a plurality of openings formed in the second passivation layer according to an exemplary embodiment of the present invention.
4A through 4H are diagrams sequentially illustrating a method of manufacturing the solar cell illustrated in FIGS. 1 and 2.
FIG. 5 illustrates a change in the size of the opening 181 and a change in the density of opening formation of the second passivation layer 192 when the first passivation layer is heat-treated at 650 ° C. according to a change in the thickness of the first passivation layer 191. It is a graph.
FIG. 6 is a graph illustrating a change in the size of the opening and a change in the density of opening formation of the second passivation film when the thickness of the first passivation film is fixed to 10 nm.
7 is a schematic exploded perspective view of a solar cell module according to an embodiment of the present invention.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like parts throughout the specification.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. When a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case directly above another portion but also the case where there is another portion in between. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle. In addition, when a part is formed "overall" on another part, it means that not only is formed on the entire surface of the other part but also is not formed on a part of the edge.

그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 설명한다.Hereinafter, a solar cell according to an embodiment of the present invention will be described with reference to the accompanying drawings.

먼저, 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 태양 전지의 한 예에 대하여 상세하게 설명한다.First, an example of a solar cell according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2.

도 1을 참고로 하면, 본 발명의 한 실시예에 따른 태양 전지(1)의 한 예는 기판(110), 빛이 입사되는 기판(110)의 면인 입사면[이하, '전면(제1 면)'이라 함]에 위치한 에미터부(emitter region)(121), 에미터부(121) 위(즉, 기판(110)의 전면 위)에 위치하는 반사 방지부(130), 기판(110)의 전면의 반대편에 위치한 기판(110)의 후면 위에 위치하는 보호부(190), 기판(110)의 전면에 위치하고 에미터부(121)와 연결되어 있고 복수의 전면 전극(복수의 제1 전극)(141)과 복수의 전면 버스바(복수의 제1 버스바)(142)를 구비한 전면 전극부(140), 기판(110)의 후면에 선택적으로 위치하는 복수의 후면 전계부(back surface field portion)(복수의 전계부)(172), 그리고 보호부(190) 위에 위치하고 복수의 후면 전계부(172)와 연결된 후면 전극(제2 전극)(151)과 후면 전극(151)과 연결된 복수의 후면 버스바(복수의 제2 버스바)(152)를 구비한 후면 전극부(150)를 구비한다. Referring to FIG. 1, one example of a solar cell 1 according to an exemplary embodiment of the present invention is an incident surface [hereinafter, referred to as a “front surface (first surface), which is a surface of a substrate 110 and a substrate 110 to which light is incident. ) ', Which is located at the emitter region 121, the anti-reflective portion 130 positioned on the emitter portion 121 (ie, on the front surface of the substrate 110), and the front surface of the substrate 110. The protection unit 190 positioned on the rear surface of the substrate 110 opposite to the substrate 110, positioned on the front surface of the substrate 110, connected to the emitter unit 121, and a plurality of front electrodes (a plurality of first electrodes) 141. And a plurality of front bus bars (plural first bus bars) 142, a plurality of back surface field portions selectively positioned on the back of the substrate 110 ( A plurality of electric field parts) 172 and a plurality of rear bus bars positioned on the protection part 190 and connected to the plurality of rear electric field parts 172 and connected to the rear electrodes 151 and the plurality of rear bus bars. (revenge And a rear electrode part 150 having a second bus bar 152.

기판(110)은 제1 도전성 타입, 예를 들어 p형 도전성 타입의 실리콘(silicon)가 같은 반도체로 이루어진 반도체 기판이다. 이때, 반도체는 단결정 실리콘 또는 다결정 실리콘과 같은 결정질 반도체이다. The substrate 110 is a semiconductor substrate made of a semiconductor having the same silicon of a first conductivity type, for example, a p-type conductivity. At this time, the semiconductor is a crystalline semiconductor such as monocrystalline silicon or polycrystalline silicon.

기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물이 기판(110)에 도핑된다. 하지만, 이와는 달리, 기판(110)은 n형의 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 기판(110)이 n형의 도전성 타입을 가질 경우, 기판(110)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 기판(110)에 도핑된다.When the substrate 110 has a p-type conductivity type, impurities of trivalent elements such as boron (B), gallium (Ga), indium (In), and the like are doped into the substrate 110. Alternatively, the substrate 110 may be an n-type conductive type, or may be made of a semiconductor material other than silicon. When the substrate 110 has an n-type conductivity type, impurities of pentavalent elements such as phosphorus (P), arsenic (As), and antimony (Sb) are doped in the substrate 110.

도 1 및 도 2에서, 평탄면인 기판(110)의 전면 전체에 별도의 텍스처링 처리 공정이 행해져, 기판(110)의 전면은 주변보다 위로 튀어 올라온 복수의 돌출부와 주변보다 아래로 꺼진 복수의 오목부를 구비한 요철면인 텍스처링 표면(textured surface)을 가진다. 이 경우, 기판(110)의 전면 위에 위치한 에미터부(121) 및 반사 방지부(130) 역시 요철면을 갖는다.1 and 2, a separate texturing treatment process is performed on the entire front surface of the substrate 110, which is a flat surface, so that the front surface of the substrate 110 has a plurality of protrusions protruding above the periphery and a plurality of concave turned down below the periphery. It has a textured surface which is an uneven surface provided with a part. In this case, the emitter portion 121 and the anti-reflection portion 130 positioned on the front surface of the substrate 110 also have an uneven surface.

이와 같이, 기판(110)의 전면이 텍스처링되어 있으므로, 기판(110)의 입사 면적이 증가하고 빛 반사도가 감소하여, 기판(110)으로 입사되는 빛의 양이 증가하므로 태양 전지(1)의 효율이 향상된다. As such, since the entire surface of the substrate 110 is textured, the incident area of the substrate 110 increases and the light reflectivity decreases, thereby increasing the amount of light incident on the substrate 110, thereby increasing the efficiency of the solar cell 1. This is improved.

기판(110)에 위치한 에미터부(121)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, n형의 도전성 타입을 구비하고 있는 불순물부이다. 따라서 기판(110)의 제1 도전성 타입 부분과 p-n 접합을 이룬다. The emitter portion 121 located on the substrate 110 is an impurity portion having a second conductivity type, for example, an n-type conductivity type, which is opposite to the conductivity type of the substrate 110. Thus, a p-n junction is formed with the first conductivity type portion of the substrate 110.

이러한 p-n 접합에 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자와 정공 중 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 기판(110)이 p형이고 에미터부(121)가 n형일 경우, 정공은 기판(110) 쪽으로 이동하고 전자는 에미터부(121) 쪽으로 이동한다.Due to the built-in potential difference due to the p-n junction, electrons and electrons, which are charges generated by light incident on the substrate 110, move toward the n-type and holes move toward the p-type. Therefore, when the substrate 110 is p-type and the emitter portion 121 is n-type, holes move toward the substrate 110 and electrons move toward the emitter portion 121.

에미터부(121)는 기판(110)과 p-n접합을 형성하므로, 본 실시예와 달리, 기판(110)이 n형의 도전성 타입을 가질 경우, 에미터부(121)는 p형의 도전성 타입을 가진다. 이 경우, 전자는 기판(110)쪽으로 이동하고 정공은 에미터부(121)쪽으로 이동한다.Since the emitter portion 121 forms a pn junction with the substrate 110, unlike the present embodiment, when the substrate 110 has an n-type conductivity type, the emitter portion 121 has a p-type conductivity type. . In this case, electrons move toward the substrate 110 and holes move toward the emitter portion 121.

에미터부(121) 위에 위치한 반사 방지부(130)는 빛을 투과시키는 물질로 이루어져 있고, 예를 들어, 수소화된 실리콘 질화물(SiNx:H), 수소화된 실리콘 산화물(SiOx:H), 수소화된 실리콘 산화 질화물(SiOxNy:H), 또는 알루미늄 산화물(Al2O3) 등으로 이루어진다. 이러한 반사 방지부(130)는 약 70㎚ 내지 100㎚의 두께를 가질 수 있다. The anti-reflection portion 130 disposed on the emitter portion 121 is made of a material that transmits light, and may be, for example, hydrogenated silicon nitride (SiNx: H), hydrogenated silicon oxide (SiOx: H), or hydrogenated silicon. Oxynitride (SiOxNy: H) or aluminum oxide (Al 2 O 3 ); The anti-reflection portion 130 may have a thickness of about 70 nm to 100 nm.

반사 방지부(130)는 태양 전지(1)로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지(1)의 효율을 높인다. The anti-reflection unit 130 reduces the reflectivity of light incident on the solar cell 1 and increases the selectivity of a specific wavelength region, thereby increasing the efficiency of the solar cell 1.

또한 반사 방지부(130)를 형성할 때 주입된 수소(H) 등을 통해 반사 방지부(130)는 기판(110)의 표면 및 그 근처에 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어 결함에 의해 기판(110)의 표면 쪽으로 이동한 전하가 소멸되는 것을 감소시키는 패시베이션 기능(passivation function)을 수행한다. 따라서 결함에 의해 기판(110)의 표면 및 그 부근에서 손실되는 전하의 양이 감소하므로, 태양 전지(1)의 효율은 향상된다.In addition, the anti-reflection unit 130 may be formed through a hydrogen (H) injected during the formation of the anti-reflection unit 130 to prevent defects such as dangling bonds present on and near the surface of the substrate 110. A passivation function is performed that reduces defects to stable bonds to reduce the disappearance of charges transferred to the surface of the substrate 110 by the defects. Therefore, since the amount of electric charge lost on and near the surface of the substrate 110 due to the defect is reduced, the efficiency of the solar cell 1 is improved.

반사 방지부(130)의 두께가 70㎚ 이상일 경우, 좀더 효율적인 빛의 반사 방지 효과가 얻어진다. 반사 방지부(130)의 두께가 100㎚ 이하일 경우, 반사 방지부(130) 자체에서 흡수되는 빛의 양을 감소시켜 기판(110)으로 입사되는 빛의 양이 증가되며, 태양 전지(1)의 제조 공정 시 전면 전극부(140)가 좀더 용이하고 원활하게 반사 방지부(130)를 관통하여, 전면 전극부(140)와 에미터부(121)가 좀더 안정적이고 원활하게 연결되도록 한다.When the thickness of the anti-reflection portion 130 is 70 nm or more, a more effective anti-reflection effect of light is obtained. When the thickness of the anti-reflection unit 130 is 100 nm or less, the amount of light incident on the substrate 110 is increased by reducing the amount of light absorbed by the anti-reflection unit 130 itself, thereby increasing the amount of light of the solar cell 1. During the manufacturing process, the front electrode part 140 more easily and smoothly penetrates the anti-reflection part 130 to allow the front electrode part 140 and the emitter part 121 to be connected more stably and smoothly.

본 실시예에서, 반사 방지부(130)는 단일막 구조를 갖지만 이중막과 같은 다층막 구조를 가질 수 있고, 필요에 따라 생략될 수 있다. In the present embodiment, the anti-reflection unit 130 may have a single layer structure but may have a multilayered layer structure such as a double layer, and may be omitted as necessary.

전면 전극부(140)는 복수의 전면 전극(141)과 복수의 전면 전극(141)과 연결되어 있는 복수의 전면 버스바(142)를 구비한다.The front electrode unit 140 includes a plurality of front electrodes 141 and a plurality of front bus bars 142 connected to the plurality of front electrodes 141.

복수의 전면 전극(141)은 에미터부(121)와 연결되어 있고, 서로 이격되어 정해진 방향으로 나란히 뻗어있다. 복수의 전면 전극(141)은 에미터부(121) 쪽으로 이동한 전하, 예를 들면, 전자를 수집한다.The plurality of front electrodes 141 are connected to the emitter unit 121 and are spaced apart from each other and extend in parallel in a predetermined direction. The front electrodes 141 collect electric charges, for example, electrons moved toward the emitter part 121.

복수의 전면 버스바(142)는 에미터부(121)와 연결되어 있고, 복수의 전면 전극(141)과 교차하는 방향으로 나란하게 뻗어 있다.The plurality of front bus bars 142 are connected to the emitter unit 121 and extend side by side in a direction crossing the plurality of front electrodes 141.

이때, 복수의 전면 버스바(142)는 복수의 전면 전극(141)과 동일 층에 위치하여 각 전면 전극(141)과 교차하는 지점에서 해당 전면 전극(141)과 전기적 및 물리적으로 연결되어 있다. In this case, the plurality of front bus bars 142 are positioned on the same layer as the plurality of front electrodes 141 and are electrically and physically connected to the corresponding front electrodes 141 at points crossing the front electrodes 141.

따라서, 도 1에 도시한 것처럼, 복수의 전면 전극(141)은 가로 또는 세로 방향으로 뻗어 있는 스트라이프(stripe) 형상을 갖고, 복수의 전면 버스바(142)는 세로 또는 가로 방향으로 뻗어 있는 스트라이프 형상을 갖고 있어, 전면 전극부(140)는 기판(110)의 전면에 격자 형태로 위치한다.Accordingly, as shown in FIG. 1, the plurality of front electrodes 141 have a stripe shape extending in the horizontal or vertical direction, and the plurality of front busbars 142 have a stripe shape extending in the vertical or horizontal direction. The front electrode 140 is positioned in a lattice shape on the entire surface of the substrate 110.

각 전면 버스바(142)는 에미터부(121)로부터 이동하는 전하, 즉 캐리어(carrier)(예, 전자)뿐만 아니라 교차하는 복수의 전면 전극(141)에 의해 수집된 전하를 모아서 원하는 방향으로 이동시켜야 되므로, 각 전면 버스바(142)의 폭은 각 전면 전극(141)의 폭보다 크다.Each front busbar 142 collects charges moving from the emitter unit 121, that is, charges collected by a plurality of front electrodes 141 that cross as well as carriers (eg, electrons) and move in a desired direction. Since the width of each front bus bar 142 is greater than the width of each front electrode 141.

복수의 전면 버스바(142)는 리본(ribbon) 등을 통해 외부 장치와 연결되어, 수집된 전하를 외부 장치로 출력한다. The plurality of front busbars 142 are connected to an external device through a ribbon or the like, and output the collected charges to the external device.

복수의 전면 전극(141)과 복수의 전면 버스바(142)를 구비한 전면 전극부(140)는 은(Ag)(제1 금속)과 같은 적어도 하나의 도전성 물질로 이루어져 있다. The front electrode part 140 including the plurality of front electrodes 141 and the plurality of front bus bars 142 is made of at least one conductive material such as silver (Ag) (first metal).

도 1에서, 기판(110)에 위치하는 전면 전극(141)과 전면 버스바(142)의 개수는 한 예에 불과하고, 경우에 따라 변경 가능하다.In FIG. 1, the number of front electrodes 141 and front busbars 142 disposed on the substrate 110 is only one example, and may be changed in some cases.

기판(110)의 후면 위에 위치한 보호부(190)는 기판(110)의 후면 바로 위에 위치하는 제1 보호막(191)과 제1 보호막(191) 바로 위에 위치하는 제2 보호막(192)을 구비한다.The protection unit 190 disposed on the rear surface of the substrate 110 includes a first passivation layer 191 positioned directly on the rear surface of the substrate 110 and a second passivation layer 192 positioned directly on the first passivation layer 191. .

한 예로서, 제1 보호막(191)은 알루미늄 산화물(Al2O3)로 이루어져 있고 제2 보호막(192)은 수소화된 실리콘 질화물(SiNx:H)로 이루어져 있다.As an example, the first passivation layer 191 is made of aluminum oxide (Al 2 O 3 ), and the second passivation layer 192 is made of hydrogenated silicon nitride (SiNx: H).

반사 방지부(130)와 동일하게, 이러한 보호부(190)는 기판(110)의 후면 및 그 근처에 존재하는 결함을 제거하는 패시베이션 기능을 수행한다.Like the anti-reflection unit 130, the protection unit 190 performs a passivation function to remove defects existing on and behind the substrate 110.

즉, 제1 보호막(191)은 알루미늄 산화물(Al2O3)에 함유된 산소를 이용하여 패시베이션 기능을 수행하고 제2 보호막(192)은 실리콘 질화물(SiNx:H)에 함유된 수소를 이용하여 패시베이션 기능을 수행한다.That is, the first passivation layer 191 performs a passivation function using oxygen contained in aluminum oxide (Al 2 O 3 ), and the second passivation layer 192 uses hydrogen contained in silicon nitride (SiNx: H). Perform the passivation function.

또한, 알루미늄 산화물로 이루어진 제1 보호막(191)은 산소에 노출될 경우 패시베이션 효과가 급격히 감소하므로, 알루미늄 산화막인 제1 보호막(191) 위에 실리콘 질화막인 제2 보호막(192)를 위치시켜 제1 보호막(191)의 산화 현상을 방지한다. 따라서, 제2 보호막(192)은 또한, 제1 보호막(191)의 산화를 방지하는 막으로 기능한다. In addition, since the passivation effect is rapidly reduced when the first passivation layer 191 made of aluminum oxide is exposed to oxygen, the second passivation layer 192, which is a silicon nitride layer, is disposed on the first passivation layer 191, which is an aluminum oxide layer. The oxidation of 191 is prevented. Therefore, the second protective film 192 also functions as a film for preventing the oxidation of the first protective film 191.

또한, 알루미늄 산화물은 일반적으로 강한 음(-)의 고정 전하를 갖고 있어, 제1 보호막(191)은 음(-)의 고정 전하를 갖고 있다. In addition, aluminum oxide generally has a strong negative fixed charge, and the first protective film 191 has a negative fixed charge.

따라서, 본 예와 같이, p형의 도전성 타입을 갖는 기판(110)의 후면 바로 위에 알루미늄 산화막인 제1 보호막(191)이 위치함에 따라 음(-)의 고정 전하를 갖는 제1 보호막(191)은 제1 보호막(191)과 반대 극성[양(+)의 극성]을 갖고 있는 전하인 정공을 기판(110)의 후면 쪽으로 끌어 당기는 반면, 제1 보호막(191)과 동일한 극성[음(-)의 극성]을 갖고 있는 전하인 전자를 기판(110)의 후면 반대쪽인 에미터부(121) 쪽으로 밀게 된다. 이와 같이, 제1 보호막(191)의 고정 전하를 이용한 전계 패시베이션 효과에 의해, 기판(110)의 후면 쪽으로 이동하는 정공의 이동은 좀더 용이해져 기판(110)의 후면 쪽으로 이동하는 정공의 양이 증가하며, 기판(110)의 후면 쪽에서 발생하는 전자와 정공의 재결합량이 크게 감소한다. Accordingly, as shown in the present example, the first passivation layer 191 having a negative fixed charge as the first passivation layer 191, which is an aluminum oxide film, is positioned directly on the rear surface of the substrate 110 having the p-type conductivity type. While attracting holes, which are charges having opposite polarities (positive polarities) with respect to the first passivation layer 191 toward the rear surface of the substrate 110, the same polarity as the first passivation layer 191 (negative) Polarity of the electron] is pushed toward the emitter portion 121 opposite to the rear surface of the substrate 110. As described above, due to the field passivation effect using the fixed charge of the first passivation layer 191, the movement of holes moving toward the rear surface of the substrate 110 becomes easier, thereby increasing the amount of holes moving toward the rear surface of the substrate 110. In addition, the amount of recombination of electrons and holes generated from the rear side of the substrate 110 is greatly reduced.

본 예에서, 알루미늄 산화물(Al2O3)로 이루어진 제1 보호막(191)의 두께가 실리콘 질화물(SiNx:H)로 이루어진 제2 보호막(192)의 두께보다 얇을 수 있다. 예를 들어, 알루미늄 산화물(Al2O3)로 이루어진 제1 보호막(191)의 두께는 10㎚ 내지 50㎚이고 실리콘 질화물(SiNx:H)로 이루어진 제2 보호막(192)의 두께는 30㎚ 내지 70㎚이다. 또한, 알루미늄 산화물(Al2O3)로 이루어진 제1 보호막(191)의 굴절률은 1.1 내지 1.6이며, 실리콘 질화물(SiNx:H)로 이루어진 제2 보호막(192)의 굴절률은 2.0 내지 2.2이다. In this example, the thickness of the first passivation layer 191 made of aluminum oxide (Al 2 O 3 ) may be thinner than the thickness of the second passivation layer 192 made of silicon nitride (SiNx: H). For example, the thickness of the first passivation layer 191 made of aluminum oxide (Al 2 O 3 ) is 10 nm to 50 nm and the thickness of the second passivation layer 192 made of silicon nitride (SiNx: H) is 30 nm to 70 nm. In addition, the refractive index of the first passivation layer 191 made of aluminum oxide (Al 2 O 3 ) is 1.1 to 1.6, and the refractive index of the second passivation layer 192 made of silicon nitride (SiNx: H) is 2.0 to 2.2.

제1 보호막(191)의 두께가 약 10㎚ 이상일 경우, 제1 보호막(191)은 기판(110)의 후면 위에 좀더 균일하게 도포되고 좀더 안정적으로 패시베이션 기능과 좀더 안정적인 고정 전하 세기를 유지하며, 제1 보호막(191)의 두께가 약 50㎚ 이하일 경우, 제1 보호막(191)은 불필요한 두께 증가로 인한 제조 비용 낭비와 제조 시간 낭비를 방지한다. When the thickness of the first passivation layer 191 is about 10 nm or more, the first passivation layer 191 may be more uniformly coated on the rear surface of the substrate 110, maintain a passivation function more stably, and maintain a more stable fixed charge intensity. When the thickness of the first passivation layer 191 is about 50 nm or less, the first passivation layer 191 prevents waste of manufacturing cost and waste of manufacturing time due to unnecessary thickness increase.

또한, 제2 보호막(192)의 두께가 약 30㎚ 이상일 경우, 제2 보호막(192)은 제1 보호막(191) 위에 좀더 균일하게 도포되고 수소(H)를 이용한 좀더 안정적인 패시베이션 효과를 얻게 되며, 제2 보호막(192)의 두께가 약 70㎚ 이하일 경우, 제2 보호막(192)의 제조 시간과 제조 비용이 절감된다.In addition, when the thickness of the second passivation layer 192 is about 30 nm or more, the second passivation layer 192 is more uniformly coated on the first passivation layer 191, and a more stable passivation effect using hydrogen (H) is obtained. When the thickness of the second passivation layer 192 is about 70 nm or less, manufacturing time and manufacturing cost of the second passivation layer 192 are reduced.

기판(110)의 후면에 위치한 복수의 후면 전계부(172)는 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 불순물부인, 예를 들면, p++ 영역이다. 이와 같이, 기판(110)보다 높은 농도로 불순물이 도핑되어 있으므로, 각 후면 전계부(172)는 기판(110)보다 낮은 저항값과 높은 전도도를 갖고 있다.The plurality of backside electric fields 172 disposed on the backside of the substrate 110 are, for example, p ++ regions in which impurities of the same conductivity type as those of the substrate 110 are impurity portions doped at a higher concentration than the substrate 110. As described above, since impurities are doped at a concentration higher than that of the substrate 110, each of the rear electric field units 172 has a lower resistance value and higher conductivity than the substrate 110.

이러한 복수의 후면 전계부(172)는, 도 3에 도시한 것처럼, 기판(110)의 후면 전체에 위치하지 않고 복수의 후면 전극(151)이 위치한 기판(110) 부분에만 또는 복수의 후면 전극(151)이 위치한 기판(110) 부분과 그 주변에만 부분적 또는 선택적으로 위치한다. 따라서 인접한 후면 전계부(172) 사이 또는 인접한 후면 전극(151) 사이의 기판(110) 후면에는 후면 전계부(172)가 위치하지 않는 부분이 존재하며, 복수의 후면 전계부(172)는 불규칙한 간격으로 서로 이격되어 있다. 이때, 각 후면 전계부(172)의 불순물 도핑 농도와 면저항값은 모두 동일하다. 예를 들어, 본 예서, 각 후면 전계부(172)의 면저항값은 예를 들어, 약 15Ω/sq. 내지 45Ω/sq.일 수 있다.As shown in FIG. 3, the plurality of rear electric field parts 172 are not disposed on the entire rear surface of the substrate 110, but only on a portion of the substrate 110 where the plurality of rear electrodes 151 are located or a plurality of rear electrodes ( It is only partially or selectively positioned at the portion of the substrate 110 where the 151 is located and its periphery. Therefore, there is a portion in which the rear electric field 172 is not located at the rear of the substrate 110 between the adjacent rear electric field 172 or between the adjacent rear electrode 151, and the plurality of rear electric field 172 is irregularly spaced. Spaced apart from each other. At this time, the impurity doping concentration and the sheet resistance of each backside electric field unit 172 are the same. For example, in this example, the sheet resistance value of each rear electric field unit 172 is, for example, about 15 mA / sq. To 45 dB / sq.

이러한 기판(110)의 제1 도전성 영역(예, p형)과 각 후면 전계부(172)간의 불순물 농도 차이로 인해 전위 장벽이 형성되고, 이로 인해, 정공의 이동 방향인 후면 전계부(172) 쪽으로 전자 이동은 방해되는 반면, 후면 전계부(172) 쪽으로의 정공 이동은 좀더 용이해진다. 따라서, 후면 전계부(172)는 기판(110)의 후면 및 그 부근에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 원하는 전하(예, 정공)의 이동을 가속화시켜 후면 전극부(150)로의 전하 이동량을 증가시킨다.A potential barrier is formed due to a difference in impurity concentration between the first conductive region (eg, p-type) of the substrate 110 and each of the rear electric field parts 172, and thus, the rear electric field part 172 which is a direction in which the holes move. Electron movement toward the side is hindered, while hole movement toward the back field 172 becomes easier. Accordingly, the backside electric field 172 reduces the amount of charge lost due to the recombination of electrons and holes in the backside and the vicinity of the substrate 110, and accelerates the movement of the desired charge (eg, holes) to form the backside electrode 150. Increase the amount of charge transfer to

이러한 후면 전계부(172) 각각은 원형 형상을 갖고 있고, 약 5㎛ 내지 15㎛의 직경을 갖고 있다. 기판(110) 후면의 단위 면적당 형성된 후면 전계부(172)의 개수는 약 30개/㎟ 내지 400개/㎟이다. 이때, 인접한 후면 전계부(172) 간의 간격은 불규칙적이며, 후면 전계부(172)의 직경 역시 일정하지 않고 불규칙적이다. Each of the rear electric field parts 172 has a circular shape and has a diameter of about 5 μm to 15 μm. The number of backside electric fields 172 formed per unit area of the backside of the substrate 110 is about 30 / mm 2 to 400 / mm 2. At this time, the distance between the adjacent rear electric field 172 is irregular, the diameter of the rear electric field 172 is also not constant and irregular.

후면 전극부(150)는 보호부(190)의 제2 보호막(192) 위에 위치하고 복수의 후면 전계부(172)와 연결된 후면 전극(151)과 제2 보호막(192) 위에 위치하고 후면 전극(151)과 연결된 복수의 후면 버스바(152)를 구비한다.The rear electrode part 150 is positioned on the second passivation layer 192 of the protection unit 190 and is positioned on the back electrode 151 and the second passivation layer 192 connected to the plurality of rear electric field units 172 and the rear electrode 151. It is provided with a plurality of rear bus bar 152 connected to.

후면 전극(151)은 복수의 후면 버스바(152)가 위치한 제2 보호막(192) 부분을 제외한 나머지 제2 보호막(192) 부분 위에 위치한다. 하지만, 대안적인 예에서, 후면 전극(151)은 또한 기판(110) 후면의 가장자리 부분에 위치하지 않을 수 있다.The rear electrode 151 is positioned on the remaining portion of the second passivation layer 192 except for the portion of the second passivation layer 192 where the plurality of rear busbars 152 are disposed. However, in an alternative example, the back electrode 151 may also not be located at the edge portion of the backside of the substrate 110.

후면 전극(151)은 제2 및 제1 보호막(192, 191)을 통과하여 기판(110)에 위치한 복수의 후면 전계부(172)와 연결된 복수의 접촉부(155)를 구비한다. 이로 인해, 후면 전극(151)은 복수의 접촉부(155)를 통해 기판(110)의 일부, 즉 복수의 후면 전계부(172)에 연결되어 있다. 결국, 복수의 후면 전계부(172)가 형성된 곳에 복수의 접촉부(155)가 형성되며, 각 접촉부(155)의 형상 및 직경은 후면 전계부(172)의 형상 및 직경과 실질적으로 동일하다. The rear electrode 151 includes a plurality of contacts 155 connected to the plurality of rear electric field parts 172 positioned on the substrate 110 through the second and first passivation layers 192 and 191. Thus, the rear electrode 151 is connected to a part of the substrate 110, that is, the plurality of rear electric field parts 172, through the plurality of contact parts 155. As a result, a plurality of contact portions 155 are formed where the plurality of rear electric field portions 172 are formed, and the shape and the diameter of each of the contact portions 155 are substantially the same as the shape and the diameter of the rear electric field portions 172.

따라서, 도 1에 도시한 것처럼, 복수의 접촉부(155)는 원형의 형상을 갖고 있고, 각 접촉부(155)의 직경은 약 5㎛ 내지 15㎛의 크기를 갖고 있다.Therefore, as shown in FIG. 1, the contact part 155 has a circular shape, and the diameter of each contact part 155 has a magnitude | size of about 5 micrometers-15 micrometers.

이러한 복수의 접촉부(155)는 이미 설명한 것처럼, 복수의 후면 전계부(172)와의 접촉 부분에 위치하므로, 복수의 접촉부(155)의 형성 위치는 복수의 후면 전계부(172)의 형성 위치에 대응되게 형성된다. 따라서 이미 설명한 것처럼, 인접한 두 후면 전계부(172)간의 간격은 일정하지 않고 불규칙적이고, 이로 인해, 인접한 두 접촉부(155)간의 간격 역시 후면 전계부(172)의 경우와 유사하게 일정하지 않고 불규칙적이다. As described above, since the plurality of contact portions 155 are positioned at the contact portions with the plurality of rear electric field portions 172, the positions at which the plurality of contact portions 155 are formed correspond to the formation positions of the plurality of rear electric field portions 172. Is formed. Thus, as already explained, the spacing between two adjacent backside electric fields 172 is not constant and irregular, whereby the spacing between two adjacent contacting portions 155 is also uneven and irregular similar to the case of the backside electric field 172. .

본 예에서, 단면 형상은 기판(110)의 전면 또는 후면에 평행하게 접촉부(155)를 잘랐을 경우의 단면 형상을 말한다. In this example, the cross-sectional shape refers to the cross-sectional shape when the contact portion 155 is cut parallel to the front or rear surface of the substrate 110.

이러한 후면 전극(151)의 접촉부(155)는 기판(110) 쪽으로부터 이동하는 전하, 예를 들어 정공을 수집하여 제2 보호막(192) 위에 존재하는 후면 전극(151)의 부분으로 전달한다. The contact portion 155 of the back electrode 151 collects charges, for example, holes moving from the side of the substrate 110, and transfers them to a portion of the back electrode 151 existing on the second passivation layer 192.

이때, 기판(110)보다 높은 불순물 농도로 인해 기판(110)보다 전도도가 높은 복수의 후면 전계부(172)와 복수의 접촉부(155)가 접하고 있으므로, 기판(110)으로부터 복수의 접촉부(155)로의 전하 이동도가 향상된다. In this case, since the plurality of rear electric field parts 172 and the plurality of contact parts 155 having higher conductivity than the substrate 110 are in contact with each other due to a higher impurity concentration than the substrate 110, the plurality of contact parts 155 from the substrate 110. The charge mobility to the furnace is improved.

이와 같이 복수의 접촉부(155)를 구비한 후면 전극(151)은 전면 전극부(140)와 다른 도전성 물질[예, 알루미늄(Al)(제2 금속)]을 함유할 수 있지만, 이와 달리, 동일한 도전성 물질을 함유할 수 있다. As such, the rear electrode 151 having the plurality of contact portions 155 may contain a conductive material different from the front electrode portion 140 (for example, aluminum (Al) (second metal)). It may contain a conductive material.

후면 전극(151)에 연결되어 있는 복수의 후면 버스바(152)는 후면 전극(151)이 위치하지 않는 제2 보호막(192) 위에 위치하며, 전면 버스바(142)와 동일한 방향으로 뻗어 있고, 스트라이프 형상을 갖고 있다. 이때, 복수의 후면 버스바(152)는 기판(110)을 중심으로 전면 버스바(142)와 대응되게 마주본다. The plurality of rear busbars 152 connected to the rear electrode 151 are positioned on the second passivation layer 192 where the rear electrode 151 is not located, and extend in the same direction as the front busbar 142. It has a stripe shape. In this case, the plurality of rear bus bars 152 face the front bus bar 142 with respect to the substrate 110.

이러한 복수의 후면 버스바(152)는 복수의 전면 버스바(142)와 유사하게, 후면 전극(151)으로부터 전달되는 전하를 수집한다. 따라서, 복수의 후면 버스바(152)는 후면 전극(151)보다 양호한 전도도를 갖는 물질로 이루어질 수 있다. 예를 들어, 은(Ag)과 같은 적어도 하나의 도전성 물질을 함유한다.The plurality of rear busbars 152 collects charges transferred from the rear electrode 151, similar to the plurality of front busbars 142. Therefore, the plurality of rear busbars 152 may be made of a material having better conductivity than the rear electrode 151. For example, it contains at least one conductive material such as silver (Ag).

복수의 후면 버스바(152) 역시 리본 등을 통해 외부 장치와 연결되어, 복수의 후면 버스바(152)에 의해 수집된 전하(예, 정공)는 외부 장치로 출력된다.The plurality of rear busbars 152 are also connected to an external device through a ribbon or the like, and the charges (eg, holes) collected by the plurality of rear busbars 152 are output to the external device.

도 1과는 달리, 다른 예에서, 복수의 후면 버스바(152)는 인접한 후면 전극(151)과 일부 중첩할 수 있다. 이 경우, 후면 전극(151)과 접촉하는 면적이 증가하여 접촉 저항이 감소하므로, 후면 전극(151)으로부터 복수의 후면 버스바(152)로 전달되는 전하의 양이 증가한다. 또한, 후면 전극(151)은 후면 버스바(152)가 위치한 제2 보호막(192) 위에도 위치할 수 있고, 이 경우, 복수의 후면 버스바(152)는 기판(110)을 중심으로 복수의 전면 버스바(142)와 대응되게 마주보며 후면 전극(151) 위에 위치한다. 이 경우, 복수의 후면 버스바(152)의 형성 위치에 무관하게 후면 전극(151)이 제2 보호막(192) 위에 위치하므로, 후면 전극(151)의 형성 공정이 좀더 용이해진다. Unlike FIG. 1, in another example, the plurality of rear busbars 152 may partially overlap with the adjacent rear electrode 151. In this case, since the area in contact with the rear electrode 151 increases and the contact resistance decreases, the amount of charge transferred from the rear electrode 151 to the plurality of rear busbars 152 increases. In addition, the rear electrode 151 may also be positioned on the second passivation layer 192 on which the rear bus bar 152 is positioned. In this case, the plurality of rear bus bars 152 may have a plurality of front surfaces with respect to the substrate 110. The bus bars 142 face each other and are positioned on the rear electrode 151. In this case, the rear electrode 151 is positioned on the second passivation layer 192 irrespective of the position at which the plurality of rear bus bars 152 are formed, so that the process of forming the rear electrode 151 becomes easier.

또한, 대안적인 예에서, 각 후면전극용 버스바(152)는 스트라이프 형상 대신 각 전면 버스바(142)의 연장 방향을 따라서 일정한 또는 불규칙한 간격으로 배치된 원형, 타원형 또는 다각형의 단면 형상을 갖는 복수의 도전체로 이루어질 수 있다. 이 경우, 후면 버스바(152)를 위한 은(Ag)과 같은 고가의 재료가 절약되어, 태양 전지(1)의 제조 비용이 절감된다.Further, in an alternative example, each of the rear electrode busbars 152 has a plurality of circular, elliptical or polygonal cross-sectional shapes arranged at regular or irregular intervals along the extending direction of each front busbar 142 instead of a stripe shape. It may be made of a conductor. In this case, expensive materials such as silver (Ag) for the rear busbar 152 are saved, thereby reducing the manufacturing cost of the solar cell 1.

도 1에 도시한 복수의 후면 버스바(152)의 개수 역시 한 예이고, 필요에 따라 변경 가능하다.The number of the plurality of rear busbars 152 shown in FIG. 1 is also an example and can be changed as necessary.

이와 같은 구조를 갖는 본 실시예에 따른 태양 전지(1)의 동작은 다음과 같다.The operation of the solar cell 1 according to this embodiment having such a structure is as follows.

태양 전지(1)로 빛이 조사되어 반사 방지부(130) 및 에미터부(121)를 통해 반도체의 기판(110)으로 입사되면 빛 에너지에 의해 반도체의 기판(110)에서 전자와 정공이 발생한다. 이때, 반사 방지부(130)과 텍스처링 표면에 의해 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 기판(110)으로 입사되는 빛의 양이 증가한다. When light is irradiated onto the solar cell 1 and incident to the substrate 110 of the semiconductor through the antireflection unit 130 and the emitter unit 121, electrons and holes are generated in the substrate 110 of the semiconductor by light energy. . At this time, the reflection loss of the light incident on the substrate 110 is reduced by the anti-reflection portion 130 and the texturing surface, thereby increasing the amount of light incident on the substrate 110.

기판(110)과 에미터부(121)의 p-n접합에 의해, 이들 생성된 전자와 정공은 각각 n형의 도전성 타입을 갖는 에미터부(121)와 p형의 도전성 타입을 갖는 기판(110) 쪽으로 이동한다. 이처럼, 에미터부(121) 쪽으로 이동한 전자는 전면 전극(141)과 전면 버스바(142)에 의해 수집되어 전면 버스바(142)로 전달되어 수집되고, 기판(110) 쪽으로 이동한 정공은 인접한 접촉부(155)로 전달된 후 후면 버스바(152)에 의해 수집된다. 이러한 전면 버스바(142)와 후면 버스바(152)를 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.By the pn junction of the substrate 110 and the emitter portion 121, these generated electrons and holes move toward the emitter portion 121 having an n-type conductivity type and the substrate 110 having a p-type conductivity type, respectively. do. As such, the electrons moved toward the emitter unit 121 are collected by the front electrode 141 and the front bus bar 142, transferred to the front bus bar 142, and the holes moved toward the substrate 110 are adjacent to each other. After passing to the contact 155, it is collected by the rear busbar 152. When the front bus bar 142 and the rear bus bar 152 are connected with a conductive wire, a current flows, which is used as power from the outside.

다음, 도 4a 내지도 4h를 참고로 하여 이러한 태양 전지(1)를 제조하는 방법에 대하여 설명한다.Next, a method of manufacturing the solar cell 1 will be described with reference to FIGS. 4A to 4H.

먼저, 도 4a 및 도 4b 에 도시한 것처럼, 제1 도전성 타입(예, p형)을 갖는 단결정 실리콘과 같은 반도체의 기판(110)에서 평탄면인 전면에 텍스처링 처리를 실시하여, 기판(110)의 전면에 주변보다 위로 튀어 오른 부분인 복수의 돌출부(11)와 주변보다 아래로 들어가 있는 부분인 복수의 오목부(12)를 갖는 요철면인 텍스처링 표면을 형성한다. 이때, 단결정 실리콘의 기판(110)의 전면에 염기성 용액을 이용하여 평탄면인 기판(110)의 전면을 식각하여 피라미드 형상의 복수의 돌출부(11)를 갖는 요철면을 형성한다. First, as shown in FIGS. 4A and 4B, a texturing process is performed on the entire surface, which is a flat surface, in a substrate 110 of a semiconductor such as single crystal silicon having a first conductivity type (eg, p-type), thereby providing a substrate 110. A textured surface is formed on the front surface of the concave and convex surface having a plurality of protrusions 11 which protrude upwards from the periphery and a plurality of concave portions 12 which are submerged below the periphery. At this time, the entire surface of the substrate 110, which is a flat surface, is etched using a basic solution on the entire surface of the substrate 110 of single crystal silicon to form an uneven surface having a plurality of pyramidal protrusions 11.

이때, 식각을 원치 않은 기판(110)의 후면에는 식각 방지막을 형성한 후 식각을 행하거나 식각 용액에 기판(110)의 전면만을 침전시켜 기판(110)의 전면만을 식각할 수 있다. 또한, 기판(110)의 전면과 후면을 모두 식각하여 기판(110)의 전면과 후면에 텍스처링 표면을 형성한 후, 기판(110)의 후면에 형성된 텍스처링 표면을 삭제하여 기판(110)의 후면을 평탄면으로 형성할 수 있다.In this case, an etching prevention layer may be formed on the rear surface of the substrate 110 that is not etched, and then etching may be performed or only the front surface of the substrate 110 may be etched by etching the etching solution. In addition, the front and rear surfaces of the substrate 110 are etched to form a texturing surface on the front and rear surfaces of the substrate 110, and then the texturing surface formed on the rear surface of the substrate 110 is deleted to remove the rear surface of the substrate 110. It can be formed into a flat surface.

다음, 도 4c에 도시한 것처럼, 기판(110)의 전면에 5가 원소(예, 인)의 불순물을 열확산법이나 이온 주입법 등을 이용하여 주입하여 제1 도전성 타입을 갖는 기판(110)의 일부를 제2 도전성 타입의 에미터부(121)으로 형성한다. 따라서, 에미터부(121)는 기판(110)과 동일한 결정질 반도체로 이루어지고, 기판(110)의 제1 도전성 타입 부분과 p-n 접합뿐만 아니라 동종 접합을 형성한다. 이때, 에미터부(121)는 약 30Ω/sq. 내지 60Ω/sq.의 면저항값을 가질 수 있다. Next, as shown in FIG. 4C, a part of the substrate 110 having the first conductivity type is implanted into the entire surface of the substrate 110 by impurity of pentavalent element (eg, phosphorus) by thermal diffusion or ion implantation. Is formed of the emitter portion 121 of the second conductivity type. Thus, the emitter portion 121 is made of the same crystalline semiconductor as the substrate 110, and forms a homogeneous junction as well as a p-n junction with the first conductive type portion of the substrate 110. At this time, the emitter portion 121 is about 30 mW / sq. It can have a sheet resistance value of from 60 Ω / sq.

그런 다음, 도 4d에 도시한 것처럼, 평탄면인 기판(110)의 후면에 PECVD(plasma enhanced chemical vapor deposition)법과 같은 막 적층 공정을 통해 알루미늄 산화물(Al2O3)로 이루어진 제1 보호막(191)을 형성한다. Then, as shown in FIG. 4D, the first passivation layer 191 made of aluminum oxide (Al 2 O 3 ) through a film deposition process such as plasma enhanced chemical vapor deposition (PECVD) on the back surface of the substrate 110 that is a flat surface. ).

이때, 제1 보호막(191)의 두께는 대략 10㎚ 내지 50㎚일 수 있다.In this case, the thickness of the first passivation layer 191 may be approximately 10 nm to 50 nm.

그런 다음, 알루미늄 산화막인 제1 보호막(191)에 열처리를 실행한 후 상온으로 냉각시켜, 제1 보호막(191)에 응력(stress)이 발생하도록 한다. 이때, 제1 보호막(191)의 열처리 온도는 대략 600℃ 내지 800℃이다. Then, heat treatment is performed on the first protective film 191, which is an aluminum oxide film, and then cooled to room temperature so that stress is generated in the first protective film 191. In this case, the heat treatment temperature of the first passivation layer 191 is approximately 600 ° C to 800 ° C.

그런 다음, 도 4e에 도시한 것처럼, PECVD법과 같은 막 적층 공정을 통해 제1 보호막(191) 위에 수소화된 실리콘 질화물(SiNx:H)로 이루어진 제2 보호막(192)을 형성한다. 이때, 제2 보호막(192)을 형성할 때 제1 보호막(191)의 열처리 공정에 의해 발생한 응력 등에 의해 도 4f 및 도 3에 도시한 것처럼 제2 보호막(192)에는 복수의 개구부(181)가 형성된다. 이때, 각 개구부(181)는 원형 형상을 갖고 있고 각 개구부(181)의 직경은 대략 5㎛ 내지 15㎛이다. 또한, 제2 보호막(192)에 형성되는 개구부(181)의 개수는 단위 제2 보호막(192)의 면적당 30개/㎟ 내지 400개/㎟이다. 이때, 개구부(181)는 불규칙한 간격으로 제2 보호막(192)에 형성되며, 각 개구부(181)의 직경(크기) 역시 일정하지 않고 불규칙적이다.Next, as shown in FIG. 4E, a second passivation layer 192 made of hydrogenated silicon nitride (SiNx: H) is formed on the first passivation layer 191 through a film lamination process such as PECVD. In this case, when the second passivation layer 192 is formed, a plurality of openings 181 are formed in the second passivation layer 192 as shown in FIGS. 4F and 3 due to stress generated by the heat treatment process of the first passivation layer 191. Is formed. At this time, each of the openings 181 has a circular shape and the diameter of each of the openings 181 is approximately 5 μm to 15 μm. In addition, the number of openings 181 formed in the second passivation film 192 is 30 pieces / mm 2 to 400 pieces / mm 2 per unit area of the second passivation film 192. In this case, the openings 181 are formed in the second passivation layer 192 at irregular intervals, and the diameters (sizes) of the openings 181 are also not uniform and irregular.

이처럼 본 예에서, 제1 보호막(191)을 형성한 후 고온(약 600℃ 내지 800℃)에서 열처리한 후 냉각하는 공정에 의해, 제2 보호막(192)의 후면 전체에 비규칙적으로 복수의 개구부(181)가 형성된다. As such, in the present example, a plurality of openings are irregularly formed on the entire rear surface of the second passivation layer 192 by a process of forming the first passivation layer 191 and then performing heat treatment at a high temperature (about 600 ° C to 800 ° C). 181 is formed.

즉, 일반적으로 알루미늄 산화막인 제1 보호막(191)에 고온(약 600℃ 내지 800℃)에서의 열처리를 실행하게 되면, 인가되는 열로 인해 제1 보호막(191)에는 응력(thermal induced stress)이 발생하게 되고 이러한 응력은 상온으로 온도가 하강하여도 제1 보호막(191) 내에 부분적으로 잔류 응력(residual stress)으로 존재하게 된다.That is, when heat treatment is performed at a high temperature (about 600 ° C. to 800 ° C.) to the first passivation layer 191, which is generally an aluminum oxide film, thermal induced stress occurs in the first passivation layer 191 due to the applied heat. This stress is partially present as a residual stress in the first passivation layer 191 even when the temperature decreases to room temperature.

따라서, 제1 보호막(191)의 알루미늄 산화물(Al2O3)과 제2 보호막(192)의 실리콘 질화물(SiNx:H)의 화학적인 결합에 의해 수증기(H2O)가 발생하고, 이러한 수증기는 제1 보호막(191)의 잔류 응력에 의해 상대적으로 결합이 약한 제2 보호막(192)의 부분을 통과해 외부로 배출되어 제2 보호막(192)에 복수의 개구부(181)가 형성된다. Therefore, water vapor (H 2 O) is generated by chemical bonding of aluminum oxide (Al 2 O 3 ) of the first passivation layer 191 and silicon nitride (SiNx: H) of the second passivation layer 192. The plurality of openings 181 are formed in the second passivation layer 192 by being discharged to the outside through a portion of the second passivation layer 192 having weak coupling due to the residual stress of the first passivation layer 191.

또한, 잔류 응력을 부분적으로 갖고 있는 제1 보호막(191) 위에 제2 보호막(192)이 적층될 경우, 응력이 존재하는 제1 보호막(191)의 부분과 응력이 존재하지 않는 제1 보호막(191)의 부분에서의 제2 보호막(192)의 막 형성 조건이 달라지게 된다. In addition, when the second passivation layer 192 is stacked on the first passivation layer 191 partially having residual stress, a portion of the first passivation layer 191 in which the stress exists and the first passivation layer 191 in which the stress does not exist are present. The film forming conditions of the second passivation film 192 at the portion of) are changed.

따라서, 응력이 존재하는 제1 보호막(191) 부분에서의 제2 보호막(192)의 막 적층 동작이 원활하게 이루어지지 않아 복수의 개구부(181)가 발생하게 된다.Therefore, the film lamination operation of the second passivation layer 192 in the portion of the first passivation layer 191 where the stress exists is not performed smoothly, and thus a plurality of openings 181 are generated.

이처럼, 제2 보호막(192)에 형성되는 각 개구부(181)의 크기(즉, 직경)는 제1 보호막(191)의 형성 두께와 제1 보호막(191)의 열처리 온도에 영향을 받고, 제2 보호막(192)에 형성되는 개구부(181)의 형성 밀도는 제1 보호막(191)의 열처리 온도에 영향을 받는다.As such, the size (ie, diameter) of each of the openings 181 formed in the second passivation layer 192 is affected by the formation thickness of the first passivation layer 191 and the heat treatment temperature of the first passivation layer 191. The formation density of the openings 181 formed in the passivation layer 192 is affected by the heat treatment temperature of the first passivation layer 191.

즉, 제1 보호막(191)의 두께가 증가할수록 제1 보호막(191) 내부에 존재하는 잔류 응력의 크기가 증가하게 되어, 개구부(181)의 크기(즉, 직경)를 증가시키게 된다. 또한, 제1 보호막(191)의 열처리 온도가 증가할수록 잔류 응력이 존재하는 부분과 잔류 응력의 크기가 증가하므로, 각 개구부(181)의 크기뿐만 아니라 개구부(181)의 발생 밀도가 증가하게 된다.That is, as the thickness of the first passivation layer 191 increases, the magnitude of the residual stress existing in the first passivation layer 191 increases, thereby increasing the size (that is, the diameter) of the opening 181. Further, as the heat treatment temperature of the first passivation layer 191 increases, the portion where the residual stress exists and the magnitude of the residual stress increase, so that not only the size of each opening 181 but also the generation density of the opening 181 increases.

따라서, 본 예의 경우, 각 개구부(181)의 직경이 약 5㎛ 내지 15㎛을 갖고, 제2 보호막(192)의 단위 면적당 약 30개/㎟ 내지 400개/㎟의 개구부(181)를 형성하기 위해서 제1 보호막(191)의 두께는 종래의 경우(약 10㎚미만)보다 큰 약 10㎚ 내지 50㎚을 갖고, 종래에 요구되지 않은 제1 보호막(191)의 열처리 공정이 약 600℃ 내지 800℃의 온도에서 실행된다. Therefore, in the present example, each of the openings 181 has a diameter of about 5 μm to 15 μm, and the openings 181 of about 30 pieces / mm 2 to 400 pieces / mm 2 per unit area of the second passivation film 192 are formed. For this reason, the thickness of the first passivation layer 191 is about 10 nm to 50 nm larger than the conventional case (less than about 10 nm), and the heat treatment process of the first passivation layer 191, which is not required in the past, is about 600 ° C. to 800. Running at a temperature of < RTI ID = 0.0 >

이와 같은 제1 및 제2 보호막(191, 192)의 형성 공정에 의해, 제2 보호막(192)에 형성된 복수의 개구부(181)의 일 예는 이미 도 3에 도시한 것과 같다.An example of the plurality of openings 181 formed in the second passivation layer 192 by the process of forming the first and second passivation layers 191 and 192 is as shown in FIG. 3.

도 3에서, 복수의 개구부(181)는 비록 불규칙한 간격으로 형성되지만 제2 보호막(192)의 전체에 걸쳐 형성되어 있음을 알 수 있다.In FIG. 3, although the plurality of openings 181 are formed at irregular intervals, the plurality of openings 181 may be formed over the entirety of the second passivation layer 192.

그런 다음, 도 4g에 도시한 것처럼, 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition, PECVD)이나 화학 기상 증착법(chemical vapor deposition, CVD) 등과 같은 막 적층 방법을 이용하여 에미터부(121) 위에 반사 방지부(130)를 형성한다. 이때, 반사 방지부(130)는, 한 예로서, 수소화된 실리콘 질화물(SiNx:H)로 이루어질 수 있다.Then, as illustrated in FIG. 4G, antireflection is prevented on the emitter portion 121 using a film deposition method such as plasma enhanced chemical vapor deposition (PECVD) or chemical vapor deposition (CVD). The unit 130 is formed. In this case, the anti-reflection unit 130 may be made of, for example, hydrogenated silicon nitride (SiNx: H).

다음, 도 4h에 도시한 것처럼, 스크린 인쇄법을 이용하여, 반사 방지부(130)의 해당 부분 위에 은(Ag)(제1 금속)과 같은 금속 물질을 포함한 페이스트를 도포한 후 건조시켜 전면전극부 패턴(40)을 형성하며, 제2 보호막(192) 위와 제2 보호막(192)의 개구부(181)를 통해 노출된 제1 보호막(191) 위에 알루미늄(Al)(제2 금속) 등과 같은 금속 물질을 포함하는 페이스트(paste)를 스크린 인쇄법으로 도포한 후 건조시켜 후면 전극 패턴(제2 전극 패턴)(51)을 형성하고, 후면 전극 패턴(51)이 형성되지 않은 제2 보호막(192) 위에 후면 전극 패턴(51)과 다른 금속 물질[예, 은(Ag)]을 포함하는 페이스트를 스크린 인쇄법으로 도포한 후 건조시켜 후면 버스바 패턴(52)을 형성하여, 후면 전극 패턴(51)과 후면 버스바 패턴(52)을 구비한 후면 전극부 패턴(50)을 형성한다. Next, as shown in Figure 4h, by using a screen printing method, a paste containing a metal material such as silver (Ag) (first metal) on the corresponding portion of the anti-reflection portion 130, and then dried to dry the front electrode A metal such as aluminum (Al) (second metal) is formed on the second passivation layer 192 and on the first passivation layer 191 exposed through the opening 181 of the second passivation layer 192. A paste including a material is applied by screen printing and then dried to form a back electrode pattern (second electrode pattern) 51, and a second passivation layer 192 on which the back electrode pattern 51 is not formed. A paste including a back electrode pattern 51 and another metal material (for example, silver (Ag)) is coated on the screen using a screen printing method, followed by drying to form a back bus bar pattern 52, thereby forming the back electrode pattern 51. And a back electrode portion pattern 50 having a back bus bar pattern 52.

전면전극부 패턴(40)은 서로 교차하는 방향으로 뻗어 있는 전면전극 패턴(제1 전극 패턴)(41)과 전면 버스바 패턴(42)를 구비하고 있다. The front electrode part pattern 40 includes a front electrode pattern (first electrode pattern) 41 and a front bus bar pattern 42 extending in directions crossing each other.

이때, 전면전극부 패턴(40)은 후면 전극 패턴(51)과 다른 금속 물질로 이루어져 있지만, 전면전극부 패턴(40)과 후면 전극 패턴(51)는 동일한 금속, 예를 들어, 은(Ag)으로 이루어질 수 있다. 또한, 전면전극부 패턴(40)은 후면 버스바 패턴(52)과 동일한 금속 물질로 이루어질 수 있다.In this case, the front electrode part pattern 40 is made of a different metal material from the rear electrode pattern 51, but the front electrode part pattern 40 and the back electrode pattern 51 are made of the same metal, for example, silver (Ag). Can be made. In addition, the front electrode part pattern 40 may be made of the same metal material as the rear bus bar pattern 52.

이때, 전면전극부 패턴(40)과 후면전극 패턴(51)을 형성하기 위한 페이스트는 각각 은(Ag)과 알루미늄(Al)뿐만 아니라 납 산화물(PbO2)과 같은 식각 물질을 함유할 수 있다.In this case, the paste for forming the front electrode pattern 40 and the back electrode pattern 51 may contain an etching material such as lead oxide (PbO 2 ) as well as silver (Ag) and aluminum (Al).

본 예에서, 전면전극부 패턴(40)과 후면전극부 패턴(50)을 건조하는 온도는 약 120℃ 내지 약 200℃일 수 있다.In this example, the temperature for drying the front electrode pattern 40 and the back electrode pattern 50 may be about 120 ℃ to about 200 ℃.

이때, 전면전극부 패턴(40), 후면 전극 패턴(51) 및 후면 버스바 패턴(52)의 형성 순서는 변경 가능하다. In this case, the order of forming the front electrode pattern 40, the rear electrode pattern 51, and the rear bus bar pattern 52 may be changed.

그런 다음, 후면 전극 패턴(51), 복수의 후면 버스바 패턴(52) 및 전면전극부 패턴(40)이 형성된 기판(110)을 약 750℃ 내지 약 800℃의 온도에서 소성하여, 복수의 전면 전극(141)과 복수의 전면 버스바(142)를 구비한 전면 전극부(140), 복수의 후면 전계부(172), 그리고 복수의 후면 전계부(172)와 접해 있는 복수의 접촉부(155)를 구비한 후면 전극(151)과 복수의 후면 버스바(152)를 구비한 후면전극부(150)를 형성하여 태양 전지(1)를 완성한다(도 1 및 도 2).Thereafter, the substrate 110 on which the rear electrode pattern 51, the plurality of rear busbar patterns 52, and the front electrode part pattern 40 are formed is fired at a temperature of about 750 ° C. to about 800 ° C., thereby providing a plurality of front surfaces. A plurality of contact portions 155 contacting the front electrode portion 140 including the electrode 141 and the plurality of front bus bars 142, the plurality of rear electric field portions 172, and the plurality of rear electric field portions 172. The solar cell 1 is completed by forming the rear electrode 151 having the rear electrode 151 and the rear electrode 150 having the plurality of rear bus bars 152 (FIGS. 1 and 2).

즉, 전면전극부 패턴(40)에 함유된 납 산화물(PbO2) 등에 의해 접촉 부위의 반사 방지부(130)가 전면 전극부 패턴(40)에 의해 관통되어 전면 전극부 패턴(40)은 에미터부(121)와 물리적 및 화학적으로 결합하여, 복수의 전면 전극(141) 및 전면 버스바(142)로 이루어진 전면 전극부(140)가 형성된다. That is, the anti-reflective portion 130 of the contact portion is penetrated by the front electrode portion pattern 40 by lead oxide (PbO 2 ) or the like contained in the front electrode portion pattern 40, so that the front electrode portion pattern 40 is etched. By physically and chemically coupling with the turb 121, a front electrode 140 formed of a plurality of front electrodes 141 and a front busbar 142 is formed.

또한, 열처리 공정에 의해, 후면전극 패턴(51)에 함유된 식각 물질에 의해 알루미늄 산화막인 복수의 개구부(181)를 통해 드러난 제1 보호막(191) 부분이 식각되어 후면전극 패턴(51)은 기판(110)의 후면에 부분적으로 접촉하며, 또한 이때 후면전극 패턴(51)에 함유된 알루미늄(Al)이 접해 있는 기판(110)의 후면 쪽으로 확산되어, 후면 전극 패턴(51)과 접해 있는 기판(110)에 기판(110)과 동일한 불순물이 기판(110)보다 높은 농도로 도핑된 부분인 복수의 후면 전계부(172)이 형성된다. In addition, a portion of the first passivation layer 191 exposed through the plurality of openings 181, which are aluminum oxide layers, is etched by the etching material contained in the back electrode pattern 51 by the heat treatment process, so that the back electrode pattern 51 is formed on the substrate. The substrate partially contacts the rear surface of the substrate 110, and also diffuses toward the rear surface of the substrate 110 in which aluminum (Al) contained in the rear electrode pattern 51 is in contact with the rear electrode pattern 51. A plurality of backside electric fields 172, which are portions doped with the same impurities as the substrate 110 at a higher concentration than the substrate 110, are formed in the 110.

따라서, 개구부(181) 내에 위치하는 후면 전극 패턴(51)과 복수의 후면 전계부(172) 간의 물리적 및 화학적 결합이 이루어져 개구부(181) 내에 존재하는 후면 전극 패턴(51)이 접촉부(155)로 형성되어 접촉부(155)를 통해 후면 전계부(172)와 전기적으로 연결되는 후면 전극(151)이 형성된다. 또한, 후면 버스바 패턴(52) 역시 인접한 후면 전극(51)과 물리적 및 화학적으로 결합되어 후면 버스바(152)로 형성된다.Accordingly, physical and chemical bonding is performed between the rear electrode pattern 51 positioned in the opening 181 and the plurality of rear electric field parts 172, so that the rear electrode pattern 51 existing in the opening 181 is connected to the contact portion 155. The rear electrode 151 is formed to be electrically connected to the rear electric field unit 172 through the contact unit 155. In addition, the rear busbar pattern 52 may also be physically and chemically coupled to the adjacent rear electrode 51 to form the rear busbar 152.

이로 인해, 개구부(181) 내에 존재하는 접촉부(155)는 후면 전극 패턴(51)의 물질과 제1 보호막(191)의 물질로 이루어질 수 있으므로, 후면 전극(151)의 일부인 접촉부(155)는 후면 전극(151)과 다른 물질로 이루어질 수 있다. 예를 들어, 후면 전극(151)의 각 접촉부(155)는 알루미늄(Al)과 알루미늄 산화물(Al2O3)의 혼합물로 이루어지고, 나머지 후면 전극(151) 부분은 알루미늄(Al)으로 이루어질 수 있다.As a result, the contact portion 155 in the opening 181 may be formed of the material of the back electrode pattern 51 and the material of the first passivation layer 191. It may be made of a material different from that of the electrode 151. For example, each contact portion 155 of the rear electrode 151 may be made of a mixture of aluminum (Al) and aluminum oxide (Al 2 O 3 ), and the remaining portion of the rear electrode 151 may be made of aluminum (Al). have.

위에 기재한 것처럼, 본 예의 경우, 제1 보호막(191)을 형성한 후 열처리 공정을 실시하여, 그 상부막인 제2 보호막(192)에 복수의 개구부(181)를 형성하므로, 감광막과 광 마스크 등을 이용한 복잡한 공정을 필요로 사진 식각 방법이나 레이저빔을 이용한 레이저빔 조사 방법을 이용하지 않고도 제2 보호막(192)에 복수의 개구부(181)가 형성된다. 따라서 개구부(181)의 형성 공정이 간단해진다. 또한, 사진 식각 방법과 레이저빔 조사 법법 모두 고가의 장비가 요구되므로, 태양 전지(1)의 제조 비용이 절감된다. As described above, in the present example, since the first protective film 191 is formed, a heat treatment process is performed to form a plurality of openings 181 in the second protective film 192 as the upper film, so that the photoresist film and the photo mask are formed. A plurality of openings 181 are formed in the second passivation layer 192 without requiring a photolithography method or a laser beam irradiation method using a laser beam, which requires a complicated process using a light source or the like. Therefore, the formation process of the opening part 181 becomes simple. In addition, since both the photolithography method and the laser beam irradiation method require expensive equipment, the manufacturing cost of the solar cell 1 is reduced.

또한, 레이저빔 조사 방법을 이용하여 기판(110)의 후면과 후면 전극(151)간의 접촉을 위한 복수의 개구부를 형성할 경우, 레이저 빔 조사에 의해 기판(110)의 후면에 손상부가 발생하고, 또한 제1 보호막(191) 역시 조사된 레이저 빔으로 인해 열화되어 제1 보호막(191)의 특성 역시 악화된다. 따라서 태양 전지(1)의 효율이 떨어지게 된다.In addition, when a plurality of openings for contact between the rear surface of the substrate 110 and the rear electrode 151 is formed by using a laser beam irradiation method, damage portions are generated on the rear surface of the substrate 110 by laser beam irradiation. In addition, the first passivation layer 191 may also be deteriorated due to the irradiated laser beam, thereby deteriorating characteristics of the first passivation layer 191. Therefore, the efficiency of the solar cell 1 is lowered.

하지만, 본 예의 경우, 레이저빔 조사 공정이 생략되므로, 레이저 빔으로 인한 기판(110)과 제1 보호막(191)의 특성 악화가 발생하지 않으므로, 태양 전지(1)의 효율이 향상된다.However, in this example, since the laser beam irradiation step is omitted, the deterioration of the characteristics of the substrate 110 and the first passivation layer 191 due to the laser beam does not occur, so the efficiency of the solar cell 1 is improved.

특히, 레이저 빔을 이용하여 개구부를 형성할 경우, 레이저 빔의 크기로 인해 생성되는 개구부는 20㎛ 이하의 직경을 가질 수 없다.In particular, when the opening is formed using the laser beam, the opening generated due to the size of the laser beam may not have a diameter of 20 μm or less.

하지만 본 예의 경우, 생성된 각 개구부(181)의 직경이 약 5㎛ 내지 15㎛로 개구부(181)의 직경이 큰 폭으로 감소하게 된다.However, in the present example, the diameter of each of the openings 181 generated is about 5 μm to 15 μm, thereby greatly reducing the diameter of the openings 181.

따라서, 동일한 크기를 갖는 기판(110)의 후면에서, 형성되는 개구부(181)의 비율(즉, 후면 전계부(172)의 비율)이 서로 동일할 경우, 종래의 레이저빔 조사 공정에 따라 형성되는 개구부의 개수보다 본 예에 따라 형성되는 개구부(181)의 개수가 증가하고 이로 인해 인접한 개구부(181) 간의 간격 역시 감소하게 된다. 따라서, 인접한 후면 전계부(172) 간의 간격이 감소하여 전하의 이동 거리가 줄어들게 되므로, 이동 중 감소하는 전하량이 크게 감소한다. 따라서 태양 전지(1)의 효율이 향상된다. Therefore, when the ratio of the openings 181 (that is, the ratio of the rear electric field 172) formed on the rear surface of the substrate 110 having the same size are the same, they are formed by the conventional laser beam irradiation process. The number of openings 181 formed according to the present example is increased rather than the number of openings, thereby reducing the spacing between adjacent openings 181. Therefore, the distance between adjacent backside electric field parts 172 is reduced, so that the movement distance of charges is reduced, so that the amount of charges reduced during movement is greatly reduced. Therefore, the efficiency of the solar cell 1 is improved.

다음, 도 5와 도 6를 참고로 하여, 제1 보호막(191)의 두께 변화와 열처리 온도 변화에 따른 개구부(181)의 직경 크기와 개구부 형성 밀도의 변화를 살펴본다. Next, referring to FIGS. 5 and 6, the change in the diameter size and the opening formation density of the opening 181 according to the change in the thickness of the first passivation layer 191 and the change in the heat treatment temperature will be described.

도 5는 제1 보호막(191)의 열처리 온도를 약 650℃로 고정했을 때, 제1 보호막(191)의 두께 변화에 따른 개구부(181)의 크기 변화와 제2 보호막(192)의 개구부 형성 밀도(density) 변화를 도시한 그래프이다. 5 illustrates a change in the size of the opening 181 according to the change in the thickness of the first passivation layer 191 and the density of the opening formation of the second passivation layer 192 when the heat treatment temperature of the first passivation layer 191 is fixed at about 650 ° C. (density) A graph showing the change.

도 5에 도시한 것처럼, 제1 보호막(191)의 두께가 약 10㎚에서 약 50㎚으로 증가할 경우, 형성되는 개구부(181)의 크기는 증가한다. 또한, 제1 보호막(191)의 두께가 증가할수록 단위 면적당 개구부(181)의 밀도는 감소하지만 그 편차가 크지는 않다. 따라서, 제1 보호막(191)의 두께 증가에 따라 개구부(181)의 크기가 증가함을 알 수 있다. As shown in FIG. 5, when the thickness of the first passivation layer 191 increases from about 10 nm to about 50 nm, the size of the opening 181 formed increases. In addition, as the thickness of the first passivation layer 191 increases, the density of the opening 181 per unit area decreases, but the variation thereof is not large. Therefore, it can be seen that the size of the opening 181 increases as the thickness of the first passivation layer 191 increases.

따라서, 본 예에서, 제1 보호막(191)의 두께가 약 10㎚ 이상일 경우, 제1 보호막(191) 내에 잔존 응력이 좀더 안정적으로 발생하여 복수의 개구부(181)가 좀더 용이하고 안정적으로 형성되며, 제1 보호막(191)의 두께가 약 50㎚ 이하일 경우, 제1 보호막(191)의 형성 시간과 제조 비용이 좀더 감소한다. 또한 제1 보호막(191)의 두께가 증가할수록 개구부(181)의 오차폭(D)이 증가하여 발생하는 개구부(181)의 크기 제어가 어려워진다. 따라서, 제1 보호막(191)의 두께가 약 50㎚ 이하일 경우, 개구부(181)의 오차폭(D)이 감소하여 형성되는 개구부(181)의 크기를 좀더 균일하게 제어할 수 있다. 또한, 제1 보호막(191)의 두께가 약 50㎚ 이하일 경우, 개구부(181) 형성 시 개구부(181)에서부터 시작되는 금(crack) 발생을 방지할 수 있다. Therefore, in the present example, when the thickness of the first passivation layer 191 is about 10 nm or more, the remaining stress is more stably generated in the first passivation layer 191, so that the plurality of openings 181 are more easily and stably formed. When the thickness of the first passivation layer 191 is about 50 nm or less, the formation time and manufacturing cost of the first passivation layer 191 are further reduced. In addition, as the thickness of the first passivation layer 191 increases, it becomes difficult to control the size of the opening 181 generated by the error width D of the opening 181. Therefore, when the thickness of the first passivation layer 191 is about 50 nm or less, the size of the opening 181 formed by decreasing the error width D of the opening 181 may be more uniformly controlled. In addition, when the thickness of the first passivation layer 191 is about 50 nm or less, generation of cracks starting from the opening 181 may be prevented when the opening 181 is formed.

또한, 도 6은 제1 보호막(191)의 두께를 약 10㎚로 고정했을 때, 제1 보호막(191)의 열처리 온도 변화에 따른 개구부(181)의 크기 변화와 제2 보호막(192)의 개구부 형성 밀도 변화를 도시한 그래프이다. 6 illustrates the size change of the opening 181 and the opening of the second passivation layer 192 according to the change in the heat treatment temperature of the first passivation layer 191 when the thickness of the first passivation layer 191 is fixed to about 10 nm. It is a graph showing the change in formation density.

도 6에 도시한 것처럼, 열처리 온도가 약 500℃에서 800℃로 증가할 때, 형성되는 개구부(181)의 크기는 증가하고, 개구부(181)의 개수 증가폭에 비해 개구부 형성 밀도가 큰 폭으로 증가함을 알 수 있다. 즉, 열처리 온도가 증가함에 따라 개구부(181)의 형성 개수를 빠르게 변화한다.As shown in FIG. 6, when the heat treatment temperature is increased from about 500 ° C. to 800 ° C., the size of the openings 181 to be formed increases, and the opening formation density is significantly increased compared to the increase in the number of the openings 181. It can be seen. That is, as the heat treatment temperature increases, the number of openings 181 is rapidly changed.

따라서, 열처리 온도가 약 600℃ 이상일 때, 개구부 형성 밀도, 즉, 단위 면적 당 형성된 개구부(181)의 개수가 좀더 안정적으로 형성되어 안정적인 후면 전계부의 형성 면적이 확보되고, 열처리 온도가 약 800℃ 이하일 때, 제1 보호막(191)을 구성하는 알루미늄 산화물의 결정화 현상을 방지하면서 안정적으로 개구부(181)의 형성 개수를 확보하게 된다.Therefore, when the heat treatment temperature is about 600 ° C. or more, the opening forming density, that is, the number of the openings 181 formed per unit area is more stably formed to secure a stable forming area of the rear electric field, and the heat treatment temperature is about 800 ° C. or less. In this case, the number of openings 181 may be stably secured while preventing the crystallization of aluminum oxide constituting the first passivation layer 191.

일반적으로 기판(110)의 비저항이 증가할수록, 전하의 이동 거리를 감소시켜야 인접한 후면 전계부(172)로의 전하 이동을 좀더 용이하게 하는 것이 좋다. 따라서, 기판(110)의 비저항이 증가하면, 열처리 온도를 증가시켜 개구부(181)의 형성 밀도를 증가시켜 개구부(181) 간의 간격을 감소시켜(즉, 후면 전계부(172) 간의 간격을 감소시켜) 전하의 이동이 좀더 용이하게 이루어질 수 있도록 하고, 기판(110)의 비저항이 감소하면, 열처리 온도를 감소시켜 개구부(181)의 형성 밀도를 줄일 수 있다.In general, as the resistivity of the substrate 110 increases, it is better to reduce the movement distance of the charge to facilitate the movement of the charge to the adjacent backside electric field 172. Therefore, when the resistivity of the substrate 110 increases, the heat treatment temperature is increased to increase the formation density of the openings 181, thereby reducing the gap between the openings 181 (that is, reducing the gap between the rear electric field parts 172). The transfer of charges can be made more easily, and when the resistivity of the substrate 110 is reduced, the formation density of the openings 181 can be reduced by reducing the heat treatment temperature.

예로서, 기판(110)의 비저항값이 약 1Ω/sq. 내지 2Ω/sq. 일 때, 제1 보호막(191)의 두께는 약 10㎚일 수 있고, 열처리 온도는 약 650℃일 수 있다. 이때, 형성되는 개구부(181)의 직경은 약 10㎛일 수 있고, 단위 면적당 개구부 형성 밀도는 약 100개/㎟일 수 있다. For example, the specific resistance of the substrate 110 may be about 1 Ω / sq. To 2 Ω / sq. In this case, the thickness of the first passivation layer 191 may be about 10 nm, and the heat treatment temperature may be about 650 ° C. In this case, the diameter of the opening 181 to be formed may be about 10 μm, and the opening formation density per unit area may be about 100 / mm 2.

다음, 도 7을 참고로 하여, 본 실시예에 따른 복수의 태양 전지(1)를 직렬 연결하여 형성한 태양 전지 모듈에 대하여 설명한다.Next, a solar cell module formed by connecting a plurality of solar cells 1 according to the present embodiment will be described with reference to FIG. 7.

도 7을 참고로 하면, 본 실시예에 따른 태양 전지 모듈(10)은 복수의 태양 전지(1), 복수의 태양 전지(1)를 보호하는 보호 부재(20a, 20b), 태양 전지(1)의 수광면 쪽에 위치한 보호 부재(이하, '상부 보호 부재'이라 함)(20a) 위에 위치하는 투명 부재(30), 그리고 빛이 입사되지 않는 수광면의 반대 쪽에 위치한 보호 부재(이하, '하부 보호 부재'이라 함)(20b)의 하부에 배치된 후면 시트(back sheet)(50)를 구비한다.Referring to FIG. 7, the solar cell module 10 according to the present embodiment includes a plurality of solar cells 1, protective members 20a and 20b for protecting the plurality of solar cells 1, and a solar cell 1. A transparent member 30 positioned on a light receiving surface side of the transparent member 30 (hereinafter referred to as an 'upper protective member') 20a, and a protective member located on an opposite side of the light receiving surface where no light is incident (hereinafter referred to as 'lower protection'). A back sheet 50 disposed below the member 20b.

여기에서, 후면 시트(50)는 태양 전지 모듈(10)의 후면에서 습기가 침투하는 것을 방지하여 태양 전지(1)들을 외부 환경으로부터 보호한다. 이러한 후면 시트(50)는 수분과 산소 침투를 방지하는 층, 화학적 부식을 방지하는 층, 절연 특성을 갖는 층과 같은 다층 구조를 가질 수 있다.Here, the back sheet 50 protects the solar cells 1 from the external environment by preventing moisture from penetrating at the rear of the solar cell module 10. The back sheet 50 may have a multilayer structure such as a layer for preventing moisture and oxygen penetration, a layer for preventing chemical corrosion, and a layer having insulation properties.

복수의 태양 전지(1)는 행렬 구조로 배열되어 있고, 각 태양 전지(1)는 복수의 연결부(70)에 의해 직렬로 연결되어 있다. 도 1에서, 복수의 태양 전지(1)는 4×4 행렬 구조를 가지고 있지만, 이에 한정되지 않고 필요에 따라 행과 열 방향으로 각각 배치되는 태양 전지(1)의 개수는 조절 가능하며, 복수의 연결부(70)에 의해 병렬로 연결될 수 있다. 이때, 복수의 연결부(70)는 도전성 물질을 함유하고 있는 리본(ribbon)과 같은 도전성 테이프일 수 있고, 연결부(70)는 태양 전지(1)에 위치한 전면 버스바와 후면 버스바 위에 위치한다.The plurality of solar cells 1 are arranged in a matrix structure, and each solar cell 1 is connected in series by a plurality of connecting portions 70. In FIG. 1, the plurality of solar cells 1 has a 4 × 4 matrix structure, but the present invention is not limited thereto, and the number of solar cells 1 arranged in row and column directions as needed may be adjusted. It may be connected in parallel by the connecting portion 70. In this case, the plurality of connection parts 70 may be a conductive tape such as a ribbon containing a conductive material, and the connection part 70 is positioned on the front bus bar and the rear bus bar located in the solar cell 1.

상부 및 하부 보호 부재(20a, 20b)는 습기 침투로 인한 금속의 부식 등을 방지하고 복수의 태양 전지(1)와 태양 전지 모듈(10)을 충격으로부터 보호한다. 이러한 상부 및 하부 보호 부재(20a, 20b)는 태양 전지(1)의 상부 및 하부에 각각 배치된 상태에서 라미네이션 공정(lamination process) 시에 태양 전지(1)와 일체화된다. 따라서, 복수의 태양 전지(1)는 상부 보호 부재(20a)와 하부 보호 부재(20b)가 일체화되어 형성된 보호 부재에 의해 에워싸여져 보호된다. 이러한 보호 부재(20a, 20b)는 에틸렌 비닐 아세테이트(EVA, ethylene vinyl acetate) 등과 같은 물질로 이루어질 수 있다.The upper and lower protective members 20a and 20b prevent corrosion of metal due to moisture infiltration and protect the plurality of solar cells 1 and the solar cell module 10 from impact. These upper and lower protective members 20a and 20b are integrated with the solar cell 1 during the lamination process in a state disposed above and below the solar cell 1, respectively. Therefore, the some solar cell 1 is enclosed and protected by the protection member formed in which the upper protection member 20a and the lower protection member 20b were integrated. The protective members 20a and 20b may be made of a material such as ethylene vinyl acetate (EVA).

상부 보호 부재(20a) 위에 위치하는 투명 부재(30)는 투과율이 높고 파손을 방지하기 위해 강화 유리 등으로 이루어져 있다. 이때, 강화 유리는 철 성분 함량이 낮은 저철분 강화 유리(low iron tempered glass)일 수 있다. 이러한 투명 부재(30)는 빛의 산란 효과를 높이기 위해서 내측면은 엠보싱(embossing) 처리가 행해질 수 있다. The transparent member 30 positioned on the upper protective member 20a has a high transmittance and is made of tempered glass to prevent breakage. At this time, the tempered glass may be a low iron tempered glass having a low iron content. In order to enhance the light scattering effect, the transparent member 30 may be embossed on its inner surface.

이러한 태양 전지 모듈(10)은 태양 전지(1)들을 테스트하는 단계, 테스트가 완료된 복수의 태양 전지(1)들을 복수의 연결부(70)로 전기적으로 연결하는 단계, 모듈화하기 위한 부품들을 순차적으로, 예컨대 하부로부터 후면 시트(50), , 하부 보호 부재(20b), 태양 전지(1), 상부 보호 부재(20a) 및 투명 부재(30)의 순서로 배치하는 단계, 진공 상태에서 라미네이션 공정을 실시하여 이들 부품들을 일체화하는 단계, 에지 트리밍(edge trimming) 단계 및 모듈 테스트를 실시하는 단계 등의 공정 순서에 따라 제조된다.The solar cell module 10 includes the steps of testing the solar cells 1, electrically connecting the plurality of tested solar cells 1 to the plurality of connectors 70, sequentially connecting the components for modularization, For example, the rear sheet 50, the lower protective member 20b, the solar cell 1, the upper protective member 20a and the transparent member 30 are disposed in the order from the bottom, and the lamination process is performed in a vacuum state. These components are manufactured according to a process sequence such as integrating, edge trimming, and performing module tests.

이처럼, 여러 부품들이 라미네이션 공정에 의해 하나로 일체화된 태양 전지 모듈(10)은 프레임(도시되지 않음) 내에 수납되어 외부 환경이나 충격으로부터 보호된다. 프레임은 절연 물질로 코팅되어 있는 알루미늄 등과 같이 외부 환경으로 인한 부식과 변형 등이 발생하지 않는 물질로 이루어지고, 배수, 설치 및 시공이 용이한 구조를 갖고 있다.As such, the solar cell module 10 in which several components are integrated into one by a lamination process is accommodated in a frame (not shown) to be protected from an external environment or an impact. The frame is made of a material that does not cause corrosion and deformation due to an external environment such as aluminum coated with an insulating material, and has a structure that is easy to drain, install, and construct.

이러한 태양 전지 모듈(10)은 후면 시트(50) 하부에 태양 전지(1)들에서 생산된 전류 및 전압을 최종적으로 수집하는 정션 박스(junction box)를 더 구비할 수 있다.The solar cell module 10 may further include a junction box under the rear sheet 50 to finally collect currents and voltages produced by the solar cells 1.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

1: 태양 전지 10: 태양 전지 모듈
20a, 20b: 보호 부재 30: 투명 부재
50: 후면 시트 70: 연결부
110: 기판 121: 에미터부
130: 반사 방지부 140: 전면 전극부
141: 전면 전극 142: 전면 버스바
150: 후면 전극부 151: 후면 전극
152: 후면 버스바 155: 접촉부
172: 후면 전계부 181: 개구부
190: 보호부 191: 제1 보호막
192: 제2 보호막
1: solar cell 10: solar module
20a, 20b: protective member 30: transparent member
50: rear seat 70: connection
110: substrate 121: emitter part
130: antireflection portion 140: front electrode portion
141: front electrode 142: front busbar
150: rear electrode portion 151: rear electrode
152: rear busbar 155: contact portion
172: rear electric field 181: opening
190: protection unit 191: first protective film
192: second protective film

Claims (19)

제1 도전성 타입을 갖는 기판의 제1 면에 상기 제1 도전성 타입과 다른 제2 도전성 타입을 갖는 에미터부를 형성하는 단계,
상기 기판의 상기 제1 면의 반대편에 위치하는 상기 기판의 제2 면 위에 위치하는 제1 보호막을 형성하는 단계,
제1 온도에서 상기 제1 보호막을 열처리한 후 제2 온도로 냉각하는 단계,
상기 제1 보호막 위에 상기 제1 보호막을 드러내는 복수의 개구부를 구비한 제2 보호막을 형성하는 단계,
상기 기판의 상기 제1 면 위에 제1 전극 패턴을 형성하는 단계,
상기 제2 보호막 위 그리고 상기 복수의 개구부를 통해 노출된 상기 제1 보호막 위에 제2 전극 패턴을 형성하는 단계, 그리고
상기 제1 전극 패턴과 상기 제2 전극 패턴을 구비한 상기 기판을 열처리하여, 상기 제1 전극 패턴에 의해 상기 에미터부와 연결된 복수의 제1 전극, 상기 복수의 개구부 내에 위치하는 상기 제2 전극 패턴에 의해 상기 제1 보호막이 식각되고 상기 제2 전극 패턴과 접하는 상기 기판의 상기 제2 면에 형성된 복수의 전계부 그리고 상기 복수의 개구부 내에서의 상기 제1 보호막의 식각에 의해 상기 복수의 전계부와 연결된 제2 전극을 형성하는 단계
를 포함하는 태양 전지의 제조 방법.
Forming an emitter portion having a second conductivity type different from the first conductivity type on a first surface of the substrate having a first conductivity type,
Forming a first passivation layer on a second surface of the substrate, which is opposite to the first surface of the substrate,
Cooling the first passivation layer at a first temperature and then cooling to a second temperature;
Forming a second passivation layer on the first passivation layer, the second passivation layer having a plurality of openings exposing the first passivation layer;
Forming a first electrode pattern on the first surface of the substrate,
Forming a second electrode pattern on the second passivation layer and on the first passivation layer exposed through the plurality of openings, and
Heat treating the substrate including the first electrode pattern and the second electrode pattern to form a plurality of first electrodes connected to the emitter part by the first electrode pattern, and the second electrode patterns positioned in the plurality of openings. A plurality of electric field portions formed on the second surface of the substrate in contact with the second electrode pattern by etching the first passivation layer, and the plurality of electric field portions by etching of the first passivation layer in the plurality of openings. Forming a second electrode connected with the
Wherein the method comprises the steps of:
제1항에서,
상기 제1 온도는 600℃ 내지 800℃이고, 상기 제2 온도는 상온인 태양 전지의 제조 방법.
In claim 1,
The first temperature is 600 ℃ to 800 ℃, the second temperature is a manufacturing method of a solar cell.
제1항에서,
상기 제1 보호막의 두께는 10㎚ 내지 50㎚인 태양 전지의 제조 방법.
In claim 1,
The first protective film has a thickness of 10nm to 50nm manufacturing method of a solar cell.
제1항에서,
상기 제1 보호막은 알루미늄 산화물로 이루어지고, 상기 제2 보호막은 수소화된 실리콘 질화물로 이루어진 태양 전지의 제조 방법.
In claim 1,
The first protective film is made of aluminum oxide, the second protective film is a method of manufacturing a solar cell made of hydrogenated silicon nitride.
제1항에서,
상기 복수의 개구부 각각은 5㎛ 내지 15㎛의 직경을 갖는 태양 전지의 제조 방법.
In claim 1,
Each of the plurality of openings has a diameter of 5㎛ to 15㎛ manufacturing method of a solar cell.
제5항에서,
상기 복수의 개구부는 서로 다른 직경을 갖고 있는 태양 전지의 제조 방법.
The method of claim 5,
The plurality of openings of the solar cell manufacturing method having a different diameter.
제1항에서,
상기 복수의 개구부는 상기 제2 보호막의 단위 면적당 30개/㎟ 내지 400개/㎟인 태양 전지의 제조 방법.
In claim 1,
The plurality of openings are 30 / mm 2 to 400 pieces / mm 2 per unit area of the second passivation film.
제1항에서,
상기 제1 도전성 타입은 p형이고 상기 제2 도전성 타입은 n형인 태양 전지의 제조 방법.
In claim 1,
Wherein said first conductivity type is p-type and said second conductivity type is n-type.
제1 도전성 타입을 갖는 기판,
상기 기판의 제1 면에 위치하고 상기 제1 도전성 타입과 다른 제2 도전성 타입을 갖는 에미터부,
상기 기판의 상기 제1 면의 반대편에 위치한 상기 기판의 제2 면 위에 위치한 제1 보호막,
상기 제1 보호막 위에 위치한 제2 보호막,
상기 기판의 상기 제2 면에 선택적으로 위치하는 복수의 전계부,
상기 기판의 상기 제1 면에 위치하고 상기 에미터부와 연결된 제1 전극, 그리고
상기 기판의 상기 제2 면에 위치하고 상기 제2 보호막과 상기 제1 보호막을 관통하여 상기 복수의 전계부와 연결되어 있는 제2 전극
을 포함하고,
인접한 전계부간의 간격은 불규칙하고, 복수의 전개부의 직경은 상이한
태양 전지.
A substrate having a first conductivity type,
An emitter portion disposed on the first surface of the substrate and having a second conductivity type different from the first conductivity type,
A first passivation layer on a second side of the substrate, opposite the first side of the substrate,
A second passivation layer on the first passivation layer,
A plurality of electric field portions selectively positioned on the second surface of the substrate,
A first electrode located on the first surface of the substrate and connected to the emitter portion; and
A second electrode on the second surface of the substrate and connected to the plurality of electric fields through the second passivation layer and the first passivation layer;
/ RTI >
The spacing between adjacent electric fields is irregular, and the diameters of the plurality of development parts are different.
Solar cells.
제9항에서,
상기 복수의 전계부 각각은 5㎛ 내지 15㎛의 직경을 갖는 태양 전지.
The method of claim 9,
Each of the plurality of electric fields has a diameter of 5㎛ 15㎛.
제9항에서,
상기 복수의 전계부는 상기 기판의 단위 면적당 30개/㎟ 내지 400개/㎟인 태양 전지.
The method of claim 9,
The plurality of electric field parts are 30 / mm 2 to 400 / mm 2 per unit area of the substrate.
제9항에서,
상기 제1 보호막은 알루미늄 산화물로 이루어지고, 상기 제2 보호막은 실리콘 질화물로 이루어진 태양 전지.
The method of claim 9,
The first protective film is made of aluminum oxide, the second protective film is a solar cell made of silicon nitride.
제12항에서,
상기 제1 보호막의 두께는 10㎚ 내지 50㎚인 태양 전지.
The method of claim 12,
The first protective film has a thickness of 10nm to 50nm solar cell.
제12항에서,
상기 제2 보호막의 두께는 30㎚ 내지 70㎚인 태양 전지.
The method of claim 12,
The thickness of the second protective film is a solar cell 30nm to 70nm.
제9항에서,
상기 제1 도전성 타입은 p형이고 상기 제2 도전성 타입은 n형인 태양 전지.
The method of claim 9,
And said first conductivity type is p-type and said second conductivity type is n-type.
제9항에서,
상기 제2 전극은 상기 제2 보호막과 상기 제1 보호막을 관통하여 상기 복수의 전계부와 접해 있는 복수의 접촉부를 구비하여, 상기 복수의 접촉부를 통해 상기 복수의 전계부와 연결되어 있고,
인접한 접촉부 간의 간격은 불규칙하고, 상기 복수의 접촉부의 직경은 상이한 태양 전지.
The method of claim 9,
The second electrode includes a plurality of contact portions that penetrate the second passivation layer and the first passivation layer and contact the plurality of electric field portions, and are connected to the plurality of electric field portions through the plurality of contact portions.
Wherein the spacing between adjacent contacts is irregular and the diameters of the plurality of contacts are different.
복수의 태양 전지,
상기 복수의 태양 전지의 상부와 하부에 위치하여 상기 복수의 태양 전지를 보호하는 보호 부재, 그리고
상기 보호 부재 위에 위치한 투명 부재
를 포함하고,
상기 복수의 태양 전지는 각각 제1 도전성 타입을 갖는 기판, 상기 제1 도전성 타입과 다른 제2 도전성 타입을 갖는 에미터부, 상기 기판 위에 위치한 제1 보호막, 상기 제1 보호막 위에 위치한 제2 보호막, 상기 기판의 면에 선택적으로 위치하는 복수의 전계부, 상기 기판 위에 위치하고 상기 에미터부와 연결된 제1 전극, 그리고 상기 기판 위에 위치하고 상기 제2 보호막과 상기 제1 보호막을 관통하여 상기 복수의 전계부와 연결되어 있는 제2 전극
을 포함하고,
인접한 전계부간의 간격은 불규칙하고, 상기 복수의 전개부의 직경은 상이한
태양 전지 모듈.
Multiple solar cells,
Protective members positioned on upper and lower portions of the plurality of solar cells to protect the plurality of solar cells; and
A transparent member positioned above the protective member
Lt; / RTI >
Each of the plurality of solar cells includes a substrate having a first conductivity type, an emitter portion having a second conductivity type different from the first conductivity type, a first passivation layer on the substrate, a second passivation layer on the first passivation layer, and A plurality of electric fields selectively positioned on a surface of the substrate, a first electrode disposed on the substrate and connected to the emitter portion, and connected to the plurality of electric fields through the second passivation layer and the first passivation layer on the substrate; Second electrode
/ RTI >
The spacing between adjacent electric fields is irregular, and the diameters of the plurality of deployment parts are different.
Solar modules.
제17항에서,
상기 복수의 전계부 각각은 5㎛ 내지 15㎛의 직경을 갖는 태양 전지 모듈.
The method of claim 17,
Each of the plurality of electric fields has a diameter of 5㎛ 15㎛ solar cell module.
제17항에서,
상기 복수의 전계부는 상기 기판의 단위 면적당 30개/㎟ 내지 400개/㎟인 태양 전지 모듈.
The method of claim 17,
The plurality of electric field portion is 30 / mm 2 to 400 / mm 2 solar cell module per unit area of the substrate.
KR1020120012818A 2012-02-08 2012-02-08 Solar cell and method for manufacturing the same Active KR101879364B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120012818A KR101879364B1 (en) 2012-02-08 2012-02-08 Solar cell and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120012818A KR101879364B1 (en) 2012-02-08 2012-02-08 Solar cell and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20130091494A true KR20130091494A (en) 2013-08-19
KR101879364B1 KR101879364B1 (en) 2018-07-18

Family

ID=49216666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120012818A Active KR101879364B1 (en) 2012-02-08 2012-02-08 Solar cell and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101879364B1 (en)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1763086A1 (en) * 2005-09-09 2007-03-14 Interuniversitair Micro-Elektronica Centrum Photovoltaic cell with thick silicon oxide and silicon nitride passivation and fabrication method
WO2006137322A1 (en) * 2005-06-22 2006-12-28 Kyocera Corporation Solar cell element and solar cell element manufacturing method
US20090301559A1 (en) * 2008-05-13 2009-12-10 Georgia Tech Research Corporation Solar cell having a high quality rear surface spin-on dielectric layer
KR100984701B1 (en) * 2008-08-01 2010-10-01 엘지전자 주식회사 Manufacturing method of solar cell
KR101092468B1 (en) * 2009-06-04 2011-12-13 엘지전자 주식회사 Solar cell and manufacturing method thereof
KR101588458B1 (en) * 2009-07-16 2016-01-25 엘지전자 주식회사 Solar cell and manufacturing mehtod of the same
KR20110034931A (en) * 2009-09-29 2011-04-06 삼성전자주식회사 Solar cell and manufacturing method thereof
KR20110047861A (en) * 2009-10-30 2011-05-09 삼성전자주식회사 Solar cell and manufacturing method thereof
KR20110049218A (en) * 2009-11-04 2011-05-12 삼성전자주식회사 Solar cell and manufacturing method thereof
KR101579318B1 (en) * 2010-04-29 2015-12-21 엘지전자 주식회사 Solar cell and method for manufacturing the same
KR101665722B1 (en) * 2010-09-27 2016-10-24 엘지전자 주식회사 Solar cell and manufacturing method thereof
KR20120084104A (en) * 2011-01-19 2012-07-27 엘지전자 주식회사 Solar cell

Also Published As

Publication number Publication date
KR101879364B1 (en) 2018-07-18

Similar Documents

Publication Publication Date Title
KR101258938B1 (en) Solar cell
KR101387718B1 (en) Solar cell and method for manufactruing the same
KR101745683B1 (en) Solar cell and method for manufacturing the same
KR101729304B1 (en) Solar cell and method for manufacturing the same
KR101295552B1 (en) Solar cell and method for manufacturing the same
KR101925928B1 (en) Solar cell and manufacturing method thereof
KR101699312B1 (en) Solar cell and manufacturing method thereof
KR101621980B1 (en) Solar cell and method for manufacturing the same
KR102044466B1 (en) Solar cell and manufacturing method thereof
KR101092468B1 (en) Solar cell and manufacturing method thereof
KR20140140200A (en) Solar cell and method for manufacturing the same
KR101680384B1 (en) Method for manufacturing solar cell
KR101958819B1 (en) Method for manufacturing a bifacial solar cell
KR20140140201A (en) Method for manufacturing solar cell and dopant region thereof
KR101879364B1 (en) Solar cell and method for manufacturing the same
KR20140093382A (en) Method for manufacturing solar cell
KR101760011B1 (en) Solar cell and method for manufacturing the same
KR20120082664A (en) Method for manufacturing solar cell
KR101786982B1 (en) Solar cell and manufacturing method thereof
KR101798967B1 (en) Method for manufacturing solar cell
KR101690333B1 (en) Solar cell and method for manufacturing the same
KR101736960B1 (en) Solar cell and method for manufacturing the same
KR20180064265A (en) Solar cell manufacturing method and solar cell
KR20170136802A (en) Solar cell and manufacturing method thereof
KR20120094300A (en) Solar cell and solar cell module

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120208

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20160829

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20120208

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20171127

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180430

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180711

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180712

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210609

Start annual number: 4

End annual number: 4