KR20130074078A

KR20130074078A - Ultraviolet light-emitting device

Info

Publication number: KR20130074078A
Application number: KR1020110141949A
Authority: KR
Inventors: 최미경
Original assignee: 엘지이노텍 주식회사
Priority date: 2011-12-26
Filing date: 2011-12-26
Publication date: 2013-07-04

Abstract

발광 소자는, 기판 상에 형성된 버퍼층과, 버퍼층 상에 형성된 자외선 발광 구조물을 포함한다. 버퍼층은 기판과 발광 구조물 사이에 교대로 형성된 다수의 제1 및 제2 층을 포함한다. 제1 층과 제2 층은 서로 다른 두께를 가진다. 제1 층은 압축(compressive) 층을 포함하고, 제2 층은 신장(tensile) 층을 포함한다.The light emitting device includes a buffer layer formed on the substrate and an ultraviolet light emitting structure formed on the buffer layer. The buffer layer includes a plurality of first and second layers alternately formed between the substrate and the light emitting structure. The first layer and the second layer have different thicknesses. The first layer comprises a compressive layer and the second layer comprises a stretch layer.

Description

Ultraviolet light-emitting device

실시예는 자외선 발광 소자에 관한 것이다.The embodiment relates to an ultraviolet light emitting device.

발광 다이오드(Light-Emitting Diode: LED)는 전류를 빛으로 변환시키는 반도체 발광 소자이다. Light-emitting diodes (LEDs) are semiconductor light emitting devices that convert current into light.

반도체 발광 소자는 고 휘도를 갖는 광을 얻을 수 있어, 디스플레이용 광원, 자동차용 광원 및 조명용 광원으로 폭넓게 사용되고 있다.BACKGROUND ART A semiconductor light emitting device can obtain light having high luminance and is widely used as a light source for a display, a light source for an automobile, and a light source for an illumination.

최근 들어, 자외선을 출력할 수 있는 자외선 반도체 발광 소자가 제안되었다.Recently, an ultraviolet semiconductor light emitting device capable of outputting ultraviolet rays has been proposed.

이러한 자외선 발광 소자는 여전히 기판 상에 발과 구조물을 형성하는데 있어서, 격자 부정합에 기인한 응력장으로 인해 크랙(cracks)과 같은 불량이 발생되는 문제가 있다.Such an ultraviolet light emitting device still has a problem in that defects such as cracks are generated due to the stress field due to lattice mismatch in forming the feet and the structure on the substrate.

아울러, 자외선 발광 소자의 격자 부정합에 기인한 응력장으로 인해 응력(strain)이 유발되고, 이러한 응력에 의해 굴곡(bowing)이 형성되어 결국 광의 균일성을 확보하기 어려운 문제가 있다. In addition, a stress is induced due to the stress field due to lattice mismatch of the ultraviolet light emitting device, and a bowing is formed by the stress, and thus there is a problem that it is difficult to secure uniformity of light.

또한, 자외선 발광 소자의 자외선 광이 내부에서 흡수되므로, 양자 효율이 저하되는 문제가 있다.In addition, since ultraviolet light of the ultraviolet light emitting element is absorbed inside, there is a problem that the quantum efficiency is lowered.

실시예는 전기적 특성과 광학적 특성을 향상시킬 수 있는 자외선 발광 소자를 제공한다.The embodiment provides an ultraviolet light emitting device capable of improving electrical and optical characteristics.

실시예는 자외선 광의 흡수를 방지하여 양자 효율을 향상시킬 수 있는 자외선 발광 소자를 제공한다.The embodiment provides an ultraviolet light emitting device capable of improving absorption of quantum efficiency by preventing absorption of ultraviolet light.

실시예는 격자 부정합을 최대한 완화시켜 크랙이나 굴곡과 같은 불량을 방지할 수 있는 자외선 발광 소자를 제공한다.The embodiment provides an ultraviolet light emitting device capable of mitigating lattice mismatch as much as possible to prevent defects such as cracking and bending.

실시예에 따르면, 발광 소자는, 기판; 상기 기판 상에 형성된 버퍼층; 및According to an embodiment, the light emitting device comprises: a substrate; A buffer layer formed on the substrate; And

상기 버퍼층 상에 형성된 자외선 발광 구조물을 포함하고, 상기 버퍼층은, 상기 기판과 상기 발광 구조물 사이에 교대로 형성된 다수의 제1 및 제2 층을 포함하고, 상기 제1 층과 상기 제2 층은 서로 다른 두께를 가지며, 상기 제1 층은 압축(compressive) 층을 포함하고, 상기 제2 층은 신장(tensile) 층을 포함한다.An ultraviolet light emitting structure formed on the buffer layer, the buffer layer including a plurality of first and second layers alternately formed between the substrate and the light emitting structure, wherein the first layer and the second layer are mutually Having a different thickness, the first layer comprises a compressive layer and the second layer comprises a stretch layer.

실시예는 서로 반대인 응력 방향을 갖는 제1 및 제2 층이 적층되도록 버퍼층을 구성하여, 응력이 보상되어 응력으로 인한 굴곡(bowing) 불량이 발생되지 않게 된다. 따라서, 굴곡이 제거되어 균일한 광을 확보할 수 있다. The embodiment configures the buffer layer so that the first and second layers having the opposite stress directions are stacked so that the stress is compensated so that no bowing failure due to the stress is generated. Therefore, the bending can be eliminated to ensure uniform light.

실시예는 버퍼층의 각 제1 층이 격자 부정합을 완화시켜 주므로, 이후에 형성되는 발광 구조물에 크랙과 같은 불량이 발생되지 않게 된다. In the embodiment, since each first layer of the buffer layer mitigates lattice mismatch, defects such as cracks do not occur in the light emitting structure to be formed later.

도 1은 제1 실시예에 따른 자외선 발광 소자를 도시한 단면도이다.
도 2는 도 1의 버퍼층을 상세하게 도시한 단면도이다.
도 3은 도 1의 버퍼층에서의 응력 방향을 도시한 도면이다.
도 4는 실시예에 따른 수평형 자외선 발광 소자를 도시한 단면도이다.
도 5는 실시예에 따른 플립형 자외선 발광 소자를 도시한 단면도이다.
도 6은 실시예에 따른 수직형 자외선 발광 소자를 도시한 단면도이다.
도 7은 제2 실시예에 따른 자외선 발광 소자를 도시한 단면도이다.
도 8은 도 6의 버퍼층을 상세하게 도시한 단면도이다.
도 9는 실시예에 따른 수평형 자외선 발광 소자를 도시한 단면도이다.
도 10은 실시예에 따른 플립형 자외선 발광 소자를 도시한 단면도이다.
도 11은 실시예에 따른 수직형 자외선 발광 소자를 도시한 단면도이다.1 is a cross-sectional view showing an ultraviolet light emitting device according to a first embodiment.
FIG. 2 is a detailed cross-sectional view of the buffer layer of FIG. 1.
3 is a diagram illustrating a stress direction in the buffer layer of FIG. 1.
4 is a cross-sectional view showing a horizontal ultraviolet light emitting device according to the embodiment.
5 is a cross-sectional view showing a flip type ultraviolet light emitting device according to the embodiment.
6 is a cross-sectional view showing a vertical ultraviolet light emitting device according to the embodiment.
7 is a cross-sectional view showing an ultraviolet light emitting device according to a second embodiment.
8 is a detailed cross-sectional view of the buffer layer of FIG. 6.
9 is a sectional view showing a horizontal ultraviolet light emitting device according to the embodiment.
10 is a cross-sectional view showing a flip type ultraviolet light emitting device according to the embodiment.
11 is a cross-sectional view showing a vertical ultraviolet light emitting device according to the embodiment.

발명에 따른 실시 예의 설명에 있어서, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되거나 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 배치되어 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향 뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In describing an embodiment according to the invention, in the case of being described as being formed "above" or "below" each element, the upper (upper) or lower (lower) Directly contacted or formed such that one or more other components are disposed between the two components. In addition, when expressed as "up (up) or down (down)" may include the meaning of the down direction as well as the up direction based on one component.

도 1은 제1 실시예에 따른 자외선 발광 소자를 도시한 단면도이다.1 is a cross-sectional view showing an ultraviolet light emitting device according to a first embodiment.

도 1을 참조하면, 제1 실시예에 따른 자외선 발광 소자(10)는 기판(11), 버퍼층(20), 제1 도전형 반도체층(15), 활성층(17) 및 제2 도전형 반도체층(19)을 포함할 수 있다. Referring to FIG. 1, the ultraviolet light emitting device 10 according to the first embodiment may include a substrate 11, a buffer layer 20, a first conductive semiconductor layer 15, an active layer 17, and a second conductive semiconductor layer. (19) may be included.

제1 실시예의 자외선 발광 소자(10)는 365nm 이하의 파장을 갖는 근자외선 광을 발생시킬 수 있지만, 이에 대해서는 한정하지 않는다.The ultraviolet light emitting element 10 of the first embodiment can generate near ultraviolet light having a wavelength of 365 nm or less, but is not limited thereto.

상기 제1 도전형 반도체층(15), 상기 활성층(17) 및 상기 제2 도전형 반도체층(19)에 의해 발광 구조물(21)이 형성될 수 있다. The light emitting structure 21 may be formed by the first conductive semiconductor layer 15, the active layer 17, and the second conductive semiconductor layer 19.

상기 기판(11)을 제외한 상기 버퍼층(20), 상기 제1 도전형 반도체층(15), 활성층(17) 및 제2 도전형 반도체층(19)은 III족 및 V족 화합물 반도체 재료로 혀성될 수 있지만, 이에 대해서는 한정하지 않는다. 상기 반도체 재료는 예를 들어 Al, In, Ga, N를 포함할 수 있다. The buffer layer 20, the first conductivity type semiconductor layer 15, the active layer 17 and the second conductivity type semiconductor layer 19 except for the substrate 11 may be formed of group III and group V compound semiconductor materials. However, this is not limitative. The semiconductor material may include Al, In, Ga, N, for example.

상기 기판(11)은 열 전도성이 우수한 재질로 형성될 수 있다. 상기 기판(11)은 예컨대, 사파이어(Al₂O₃), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge로 이루어지는 그룹으로부터 선택된 적어도 하나로 형성될 수 있다.The substrate 11 may be formed of a material having excellent thermal conductivity. The substrate 11 may be formed of at least one selected from the group consisting of, for example, sapphire (Al ₂ O ₃ ), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, and Ge.

상기 버퍼층(20)은 상기 기판(11)과 상기 제1 도전형 반도체층(15) 사이의 격자 상수 차이를 완화하여 주기 위해 형성될 수 있다.The buffer layer 20 may be formed to mitigate a lattice constant difference between the substrate 11 and the first conductivity type semiconductor layer 15.

도 2에 도시한 바와 같이, 상기 버퍼층(20)은 제1 층(23a, 23b, 23c)과 제2 층(25a, 25b)이 적층으로 형성될 수 있다. As illustrated in FIG. 2, the buffer layer 20 may be formed by stacking first layers 23a, 23b, and 23c and second layers 25a and 25b.

예컨대, 상기 기판(11) 상에 제1 층(23a), 상기 제1 층(23a) 상에 제2 층(25a), 상기 제2 층(25a) 상에 제1 층(23b), 상기 제1 층(23b) 상에 제2 층(25b), 상기 제2 층(25b) 상에 제1 층(23c)이 형성될 수 있다. For example, a first layer 23a on the substrate 11, a second layer 25a on the first layer 23a, a first layer 23b on the second layer 25a, and a second layer 23a. The second layer 25b may be formed on the first layer 23b and the first layer 23c may be formed on the second layer 25b.

상기 제1 층(23a, 23b, 23c)은 압축(compressive) 기능을 갖는 압축 층을 포함할 수 있고, 상기 제2 층(25a, 25b)은 신장(tensile) 기능을 갖는 신장 층을 포함할 수 있다. The first layers 23a, 23b, 23c may include a compressive layer having a compressive function, and the second layers 25a, 25b may include a stretchable layer having a stretch function. have.

상기 제1 층(23a, 23b, 23c)의 압축력(compressive force)이 상기 제2 층(25a, 25b)의 신장력(tensile force)에 의해 보상되므로, 응력(strain)이 발생되지 않게 되어 응력으로 인한 굴곡(bowing) 불량이 발생되지 않게 된다. 따라서, 굴곡이 제거되어 균일한 광을 확보할 수 있다. Since the compressive force of the first layers 23a, 23b, and 23c is compensated by the tensile force of the second layers 25a and 25b, no stress is generated so that stress Bowing defects are not generated. Therefore, the bending can be eliminated to ensure uniform light.

이와 달리, 제1 층(23a, 23b, 23c)이 제2 층(25a, 25b)보다 먼저 형성될 수도 있다.Alternatively, the first layers 23a, 23b, 23c may be formed before the second layers 25a, 25b.

예컨대, 상기 기판(11) 상에 제2 층(25a), 상기 제2 층(25a) 상에 제1 층(23a), 상기 제1 층(23a) 상에 제2 층(25b), 상기 제2 층(25b) 상에 제1 층(23b)이 형성될 수 있다.For example, a second layer 25a on the substrate 11, a first layer 23a on the second layer 25a, a second layer 25b on the first layer 23a, and a second layer 25a. The first layer 23b may be formed on the two layers 25b.

상기 제1 층(23a, 23b, 23c)의 개수와 상기 제2 층(25a, 25b)의 개수는 설계자에 의해 변경 가능하다. The number of the first layers 23a, 23b and 23c and the number of the second layers 25a and 25b may be changed by a designer.

예컨대, 상기 버퍼층(20)은 제1 층(23a, 23b, 23c)과 제2 층(25a, 25b)으로 구성된 2쌍 내지 5쌍으로 구성될 수 있지만, 이에 대해서는 한정하지 않는다. For example, the buffer layer 20 may be composed of two to five pairs of the first layers 23a, 23b, and 23c and the second layers 25a and 25b, but is not limited thereto.

상기 제1 층(23a, 23b, 23c)은 예컨대, AlN일 수 있고, 상기 제2 층(25a, 25b)은 예컨대, AlGaN일 수 있고 또는 상기 제1 층(23a, 23b, 23c)은 AlGaN이고, 상기 제2 층(25a, 25b)은 AlN일 수 있지만, 이에 대해서는 한정하지 않는다.The first layers 23a, 23b, 23c may be AlN, for example, the second layers 25a, 25b may be AlGaN, for example, or the first layers 23a, 23b, 23c may be AlGaN. The second layers 25a and 25b may be AlN, but are not limited thereto.

설명의 편의를 위해, 제1 실시예에서는 제1 층(23a, 23b, 23c)은 AlN이고 제2 층(25a, 25b)은 AlGaN로 한정하여 설명한다.For convenience of description, in the first embodiment, the first layers 23a, 23b and 23c are AlN and the second layers 25a and 25b are limited to AlGaN.

도 2의 버퍼층(20)은 AlN/AlGaN/AlN/AlGaN/AlN에 대응하는 제1 층(23a, 23b, 23c) 및 제2 층(25a, 25b)으로 적층 형성될 수 있다. The buffer layer 20 of FIG. 2 may be formed by stacking the first layers 23a, 23b and 23c and the second layers 25a and 25b corresponding to AlN / AlGaN / AlN / AlGaN / AlN.

AlN의 제1 층(23a, 23b, 23c)은 기판(11)이나 제2 층(25a, 25b) 상에 형성되어, 격자 부정합을 완화시키는 역할을 할 수 있다. The first layers 23a, 23b, and 23c of AlN may be formed on the substrate 11 or the second layers 25a and 25b to mitigate lattice mismatch.

아울러, 도 3에 도시한 바와 같이, AlN의 제1 층(23a, 23b, 23c)과 AlGaN의 제2 층(25a, 25b)의 응력 방향으로 서로 반대이므로, AlN의 제1 층(23a, 23b, 23c)과 AlGaN의 제2 층(25a, 25b)의 적층 구성에 의해, 응력이 보상되어 응력으로 인한 굴곡(bowing) 불량이 발생되지 않게 된다. In addition, as shown in FIG. 3, since the first layers 23a, 23b and 23c of AlN and the second layers 25a and 25b of AlGaN are opposite to each other in the stress direction, the first layers 23a and 23b of AlN are opposite to each other. , 23c) and the lamination structure of the second layers 25a and 25b of AlGaN, the stress is compensated so that a bowing failure due to the stress is not generated.

제1 실시예의 버퍼층(20)은 AlN의 제1 층(23a, 23b, 23c)은 AlGaN의 제2 층(25a, 25b)보다 작은 두께를 가질 수 있지만, 이에 대해서는 한정하지 않는다.The buffer layer 20 of the first embodiment may have a thickness smaller than the first layers 23a, 23b, and 23c of AlN than the second layers 25a and 25b of AlGaN, but is not limited thereto.

제1 실시예의 버퍼층(20)은 각 제1 층(23a, 23b, 23c)의 두께가 서로 상이하고, 각 제2 층(25a, 25b)의 두께가 서로 상이하도록 형성될 수 있지만, 이에 대해서는 한정하지 않는다. The buffer layer 20 of the first embodiment may be formed such that the thicknesses of the first layers 23a, 23b, and 23c are different from each other, and the thicknesses of the second layers 25a and 25b are different from each other. I never do that.

예컨대, 상기 기판(11) 상의 제1 층(23a)은 5nm 내지 70nm의 두께를 가지고, 상기 제1 층(23a) 상의 제2 층(25a)은 200nm 내지 500nm의 두께를 가지고, 상기 제2 층(25a) 상의 제1 층(23b)는 5nm 내지 20nm의 두께를 가지고, 상기 제1 층(23b) 상의 제2 층(25b)은 200nm 내지 1㎛의 두께를 가지며, 상기 제2 층(25b) 상의 제1 층(23c)은 5nm 내지 20nm의 두께를 가질 수 있지만, 이에 대해서는 한정하지 않는다. For example, the first layer 23a on the substrate 11 has a thickness of 5 nm to 70 nm, the second layer 25a on the first layer 23a has a thickness of 200 nm to 500 nm, and the second layer The first layer 23b on 25a has a thickness of 5 nm to 20 nm, the second layer 25b on the first layer 23b has a thickness of 200 nm to 1 μm, and the second layer 25b The first layer 23c of the phase may have a thickness of 5 nm to 20 nm, but is not limited thereto.

제1 실시예의 버퍼층(20)은 각 제2 층(25a, 25b)의 Al 함량이 서로 상이하도록 형성될 수 있지만, 이에 대해서는 한정하지 않는다. The buffer layer 20 of the first embodiment may be formed such that the Al contents of the second layers 25a and 25b are different from each other, but the embodiment is not limited thereto.

예컨대, 제1 층(23a) 상의 제2 층(25a)의 Al 함량은 60% 내지 80%의 범위를 가지고, 또 다른 제1 층(23b) 상의 제2 층(25b)의 Al 함량은40% 내지 60%이 범위를 가질 수 있지만, 이에 대해서는 한정하지 않는다.For example, the Al content of the second layer 25a on the first layer 23a may range from 60% to 80%, and the Al content of the second layer 25b on another first layer 23b may be 40%. To 60% may have a range, but is not limited thereto.

제1 실시예는 이상과 같이 제1 층(23a, 23b, 23c) 및 제2 층(25a, 25b)이 적층으로 형성된 버퍼층(20)에 의해 발광 구조물(21)에 크랙이나 굴곡과 같은 불량이 발생되지 않게 된다.As described above, in the first embodiment, defects such as cracks and bends are generated in the light emitting structure 21 by the buffer layer 20 in which the first layers 23a, 23b and 23c and the second layers 25a and 25b are stacked. It will not occur.

상기 버퍼층(20) 상에 제1 도전형 반도체층(15), 활성층(17) 및 제2 도전형 반도체층(19)을 포함하는 발광 구조물(21)이 형성될 수 있다. The light emitting structure 21 including the first conductive semiconductor layer 15, the active layer 17, and the second conductive semiconductor layer 19 may be formed on the buffer layer 20.

상기 제1 도전형 반도체층(15)은 예를 들어, n형 도펀트를 포함하는 n형 반도체층일 수 있다. 상기 제1 도전형 반도체층(15)은 예컨대 AlGaN를 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 상기 n형 도펀트는 Si, Ge 또는 Sn를 포함할 수 있다. The first conductivity-type semiconductor layer 15 may be, for example, an n-type semiconductor layer including an n-type dopant. The first conductivity type semiconductor layer 15 may include, for example, AlGaN, but is not limited thereto. The n-type dopant may include Si, Ge, or Sn.

상기 제1 도전형 반도체층(15)은 제1 캐리어, 예컨대 전자를 상기 활성층(17)으로 공급하여 주기 위한 전극층으로서의 역할을 하며, 상기 활성층(17)의 제2 캐리어, 예컨대 정공이 상기 버퍼층(20)으로 넘어가지 못하게 하는 장벽층으로서의 역할을 할 수 있다. The first conductivity type semiconductor layer 15 serves as an electrode layer for supplying a first carrier, for example, electrons, to the active layer 17. 20) can serve as a barrier layer to prevent them from going on.

상기 제1 도전형 반도체층(15)은 장벽층으로서의 역할만 하고, 전극층으로서의 역할을 하는 또 다른 도전형 반도체층이 상기 버퍼층(20)과 상기 제1 도전형 반도체층(15) 사이에 형성될 수도 있다. The first conductive semiconductor layer 15 serves only as a barrier layer, and another conductive semiconductor layer serving as an electrode layer may be formed between the buffer layer 20 and the first conductive semiconductor layer 15. It may be.

상기 제1 도전형 반도체층(15) 상에는 상기 활성층(17)이 형성될 수 있다.The active layer 17 may be formed on the first conductivity type semiconductor layer 15.

상기 활성층(17)은 예컨대 상기 제1 도전형 반도체층(15)으로부터 공급된 전자와 상기 제2 도전형 반도체층(19)으로부터 공급된 정공을 재결합시켜 자외선 광을 발광시킬 수 있다. For example, the active layer 17 may recombine electrons supplied from the first conductive semiconductor layer 15 and holes supplied from the second conductive semiconductor layer 19 to emit ultraviolet light.

제1 실시예에서의 자외선 광은 365nm 이하의 근 자외선 파장일 수 있지만, 이에 대해서는 한정하지 않는다.The ultraviolet light in the first embodiment may be a near ultraviolet wavelength of 365 nm or less, but is not limited thereto.

상기 활성층(17)은 다수의 웰층과 다수의 배리어층이 교대로 형성된 다중 양자 우물 구조(MQW)을 갖지만, 이에 대해서는 한정하지 않는다. The active layer 17 has, but is not limited to, a multi quantum well structure (MQW) in which a plurality of well layers and a plurality of barrier layers are alternately formed.

즉, 상기 활성층(17)은 단일 양자 우물 구조, 양자점 구조 및 양자선 구조 중 어느 하나를 포함할 수 있다. That is, the active layer 17 may include any one of a single quantum well structure, a quantum dot structure, and a quantum line structure.

상기 활성층(17)은 GaN, InGaN, AlGaN 및 AlInGaN으로부터 선택된 하나 또는 이들의 주기적인 반복으로 형성될 수 있다. The active layer 17 may be formed by one or more periodic repetitions thereof selected from GaN, InGaN, AlGaN, and AlInGaN.

상기 활성층(17) 상에 제2 도전형 반도체층(19)이 형성될 수 있다.A second conductivity type semiconductor layer 19 may be formed on the active layer 17.

상기 제2 도전형 반도체층(19)은 예를 들어, p형 도펀트를 포함하는 p형 반도체층일 수 있다. 상기 제2 도전형 반도체층(19)은 예컨대 AlGaN 또는 GaN를 포함할 수 있지만, 이에 대해서는 한정하지 않는다. The second conductive semiconductor layer 19 may be, for example, a p-type semiconductor layer including a p-type dopant. The second conductivity type semiconductor layer 19 may include, for example, AlGaN or GaN, but is not limited thereto.

예컨대, 제2 도전형 반도체층(19)은 AlGaN를 포함하는 장벽층으로서의 역할을 하고, 전극층으로서의 역할을 하는 GaN를 포함하는 또 다른 반도체층이 상기 제2 도전형 반도체층(19) 상에 형성될 수 있지만, 이에 대해서는 한정하지 않는다.For example, the second conductive semiconductor layer 19 serves as a barrier layer containing AlGaN, and another semiconductor layer containing GaN serving as an electrode layer is formed on the second conductive semiconductor layer 19. However, the present invention is not limited thereto.

상기 p형 도펀트는 Mg, Zn, Ca, Sr 또는 Ba를 포함할 수 있다. The p-type dopant may include Mg, Zn, Ca, Sr or Ba.

이하의 도 5 내지 도 7은 도 1의 제1 실시예에 따른 자외선 발광 소자(10)를 이용하여 제조된 여러 타입의 제품들을 보여준다.5 to 7 show various types of products manufactured by using the ultraviolet light emitting device 10 according to the first embodiment of FIG. 1.

이하의 설명에서 제1 실시예와 중복되는 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 상세한 설명은 생략한다.In the following description, the same reference numerals are given to components that overlap with the first embodiment, and detailed description thereof will be omitted.

도 4는 실시예에 따른 수평형 자외선 발광 소자를 도시한 단면도이다.4 is a cross-sectional view showing a horizontal ultraviolet light emitting device according to the embodiment.

도 4에 도시한 바와 같이, 제1 실시예에 따른 자외선 발광 소자(10)에서 제1 도전형 반도체층(15)의 상면의 일부분이 노출되도록 자외선 발광 소자(10)에서 제2 도전형 반도체층(19)과 활성층(17)을 제거하는 메사 식각이 수행될 수 있다. 이어서 상기 노출된 제1 도전형 반도체층(15)의 상면에 제1 전극(31)이 형성되고, 상기 제2 도전형 반도체층(19)의 상면에 제2 전극(33)이 형성됨으로써, 실시예에 따른 수평형 자외선 발광 소자가 제조될 수 있다. As shown in FIG. 4, in the ultraviolet light emitting device 10 according to the first embodiment, the second conductive semiconductor layer in the ultraviolet light emitting device 10 is exposed so that a portion of the top surface of the first conductive semiconductor layer 15 is exposed. Mesa etching for removing the active layer 17 and the active layer 17 may be performed. Subsequently, the first electrode 31 is formed on the exposed upper surface of the first conductive semiconductor layer 15, and the second electrode 33 is formed on the upper surface of the second conductive semiconductor layer 19. Horizontal ultraviolet light emitting device according to the example can be manufactured.

상기 제1 및 제2 전극(31, 33)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 백금(Pt), 금(Au), 텅스텐(W), 구리(Cu) 및 몰리브텐(Mo)으로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 합금을 포함할 수 있지만, 이에 한정하지 않는다.The first and second electrodes 31 and 33 may include aluminum (Al), titanium (Ti), chromium (Cr), nickel (Ni), platinum (Pt), gold (Au), tungsten (W), and copper ( Cu) and molybdenum (Mo) may include one or an alloy thereof, but is not limited thereto.

상기 제2 전극(33)이 형성되기 전에 또는 상기 메사 식각이 수행되기 전에 상기 제2 도전형 반도체층(19) 상에 투명 전극층(35)이 형성될 수도 있지만, 이에 대해서는 한정하지 않는다.The transparent electrode layer 35 may be formed on the second conductive semiconductor layer 19 before the second electrode 33 is formed or before the mesa etching is performed, but the embodiment is not limited thereto.

상기 투명 전극층(35)은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga-ZnO), IGZO(In-Ga-ZnO), IrOx, RuOx, RuOx/ITO 및 Ni/IrOx/Au로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.The transparent electrode layer 35 may include ITO, IZO (In-ZnO), GZO (Ga-ZnO), AZO (Al-ZnO), AGZO (Al-Ga-ZnO), IGZO (In-Ga-ZnO), IrOx, At least one selected from the group consisting of RuOx, RuOx / ITO, and Ni / IrOx / Au may be included, but is not limited thereto.

실시예에 따른 수평형 자외선 발광 소자에서의 자외선 광은 주로 제2 도전형 반도체층(19)을 통해 전방 방향으로 출사되지만, 이에 대해서는 한정하지 않는다. Ultraviolet light in the horizontal ultraviolet light emitting device according to the embodiment is mainly emitted in the forward direction through the second conductivity-type semiconductor layer 19, but is not limited thereto.

앞서 설명한 바와 같이, 기판(11)과 버퍼층(20) 사이에 제1 층과 제2 층이 적층된 버퍼층(20)이 형성됨으로써, 상기 버퍼층(20) 상에 형성된 제1 도전형 반도체층(15), 활성층(17) 및 제2 도전형 반도체층(19)이 크랙이나 굴곡과 같은 불량이 발생되지 않게 되므로, 수평형 자외선 발광 효율의 전기적 특성이나 광학적 특성이 향상될 수 있지만, 이에 대해서는 한정하지 않는다. As described above, the first conductive semiconductor layer 15 formed on the buffer layer 20 is formed by forming the buffer layer 20 in which the first layer and the second layer are stacked between the substrate 11 and the buffer layer 20. ), Since the active layer 17 and the second conductive semiconductor layer 19 do not cause defects such as cracks and bends, the electrical and optical properties of the horizontal ultraviolet light emission efficiency may be improved, but not limited thereto. Do not.

도 5는 실시예에 따른 플립형 자외선 발광 소자를 도시한 단면도이다.5 is a cross-sectional view showing a flip type ultraviolet light emitting device according to the embodiment.

도 5에 도시한 바와 같이, 제1 실시예에 따른 자외선 발광 소자(10)에서 제1 도전형 반도체층(15)의 상면의 일부분이 노출되도록 자외선 발광 소자(10)에서 제2 도전형 반도체층(19)과 활성층(17)을 제거하는 메사 식각이 수행될 수 있다. 이어서 상기 노출된 제1 도전형 반도체층(15)의 상면에 제1 전극(31)이 형성되고, 상기 제2 도전형 반도체층(19)의 상면에 제2 전극(33)이 형성됨으로써, 실시예에 따른 플립형 자외선 발광 소자가 제조될 수 있다. As shown in FIG. 5, in the ultraviolet light emitting device 10 according to the first embodiment, the second conductive semiconductor layer in the ultraviolet light emitting device 10 is exposed so that a portion of the top surface of the first conductive semiconductor layer 15 is exposed. Mesa etching for removing the active layer 17 and the active layer 17 may be performed. Subsequently, the first electrode 31 is formed on the exposed upper surface of the first conductive semiconductor layer 15, and the second electrode 33 is formed on the upper surface of the second conductive semiconductor layer 19. Flip type ultraviolet light emitting device according to the example can be manufactured.

이와 같이 제조된 플립형 자외선 발광 소자는 뒤집어진 상태로 제품으로 사용될 수 있다. 따라서, 실시예에 따른 플립형 자외선 발광 소자는 자외선 광이 주로 기판(11)을 통해 전방 방향으로 출사되지만, 이에 대해서는 한정하지 않는다.The flip type ultraviolet light emitting device manufactured as described above may be used as a product in an inverted state. Therefore, in the flip type ultraviolet light emitting device according to the embodiment, ultraviolet light is mainly emitted through the substrate 11 in the forward direction, but is not limited thereto.

활성층(17)에서 제2 도전형 반도체층(19)을 통과한 자외선 광은 반사층(37)에 의해 반사되어 활성층(17)을 지난 기판(11)을 통해 전방 방향으로 출사될 수 있다. Ultraviolet light passing through the second conductive semiconductor layer 19 in the active layer 17 may be reflected by the reflective layer 37 and may be emitted forward through the substrate 11 passing through the active layer 17.

상기 제2 전극(33)이 형성되기 전에 또는 상기 메사 식각이 수행되기 전에 상기 제2 도전형 반도체층(19) 상에 자외선 광을 반사시킬 수 있는 반사층(37)이 형성될 수도 있지만, 이에 대해서는 한정하지 않는다.Although the reflective layer 37 capable of reflecting ultraviolet light may be formed on the second conductivity-type semiconductor layer 19 before the second electrode 33 is formed or before the mesa etching is performed. It is not limited.

도 6은 실시예에 따른 수직형 자외선 발광 소자를 도시한 단면도이다.6 is a cross-sectional view showing a vertical ultraviolet light emitting device according to the embodiment.

도 6에 도시한 바와 같이, 제1 실시예에 따른 수직형 자외선 발광 소자(10)에서 제2 도전형 반도체층(19) 상에 채널층(41), 반사층(47), 접합층(49) 및 전도성 지지 부재(51)를 형성하고 180° 뒤집은 다음, 버퍼층(20) 및 기판(11)을 제거할 수 있다. 이어서, 메사 식각을 통해 발광 구조물(21)의 측면을 경사지게 형성하고, 제1 도전형 반도체층(15)의 상면에 광 추출을 향상시키기 위해 요철 구조(39)가 형성될 수 있다. 이어서, 발광 구조물(21)을 보호하기 위해 발광 구조물(21)의 측면, 채널층(41)의 상면 및 발광 구조물(21)의 상면 일부분에 패시베이션층(43)이 형성되며, 요철 구조(39) 상에 전극(45)이 형성될 수 있다.As shown in FIG. 6, in the vertical ultraviolet light emitting device 10 according to the first embodiment, the channel layer 41, the reflective layer 47, and the bonding layer 49 are formed on the second conductive semiconductor layer 19. And forming the conductive support member 51 and flipping it 180 °, and then removing the buffer layer 20 and the substrate 11. Subsequently, the side of the light emitting structure 21 may be inclined through mesa etching, and the uneven structure 39 may be formed on the upper surface of the first conductivity type semiconductor layer 15 to improve light extraction. Subsequently, in order to protect the light emitting structure 21, a passivation layer 43 is formed on a side surface of the light emitting structure 21, an upper surface of the channel layer 41, and a portion of the upper surface of the light emitting structure 21. An electrode 45 may be formed on the top.

상기 반사층(47)은 자외선 광을 반사시키는 반사 특성을 갖는 한편 발광 구조물(21)에 전원을 공급하는 도전 특성을 갖는 재질로 형성될 수 있다. 상기 반사층(47)은 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf로 이루어지는 그룹으로부터 선택된 적어도 하나 또는 이들의 합금으로 형성될 수 있지만, 이에 대해서는 한정하지 않는다. The reflective layer 47 may be formed of a material having a reflective property of reflecting ultraviolet light and a conductive property of supplying power to the light emitting structure 21. The reflective layer 47 may be formed of at least one or an alloy thereof, for example, selected from the group consisting of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, and Hf. It is not limited.

상기 도전성지지 부재는 전기가 흐를 수 있는 도전성 재질로 형성되는데, 예컨대 Cu, Au, Ni, Mo 및 Cu-W로 이루어지는 그룹으로부터 선택된 적어도 하나로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.The conductive support member is formed of a conductive material through which electricity can flow. For example, the conductive support member may be formed of at least one selected from the group consisting of Cu, Au, Ni, Mo, and Cu-W, but is not limited thereto.

상기 패시베이션층(43)은 채널층(41)과 동일한 재질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.The passivation layer 43 may be formed of the same material as the channel layer 41, but is not limited thereto.

상기 채널층(41)과 상기 패시베이션층(43)은 산화물, 질화물 및 절연 물질 중 하나로 형성될 수 있다. 상기 채널층(41)과 상기 패시베이션층(43)은 예컨대, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, GZO, SiO₂, SiO_x, SiO_xN_y, Si₃N₄, Al₂O₃, 및 TiO₂로 이루어지는 그룹으로부터 선택된 적어도 하나로 형성될 수 있다. The channel layer 41 and the passivation layer 43 may be formed of one of an oxide, a nitride, and an insulating material. The channel layer 41 and the passivation layer 43 are, for example, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, GZO, SiO ₂ , SiO _x , SiO _x N _y , Si ₃ N ₄ , At least one selected from the group consisting of Al ₂ O ₃ , and TiO ₂ .

도 7은 제2 실시예에 따른 자외선 발광 소자를 도시한 단면도이다.7 is a cross-sectional view showing an ultraviolet light emitting device according to a second embodiment.

제2 실시예는 기판(61)에 요철 구조(65)가 형성되고, 그 위에 버퍼층(70)이 형성되는 것을 제외하고는 제1 실시예와 거의 동일하다.The second embodiment is almost the same as the first embodiment except that the uneven structure 65 is formed on the substrate 61 and the buffer layer 70 is formed thereon.

제2 실시예에서 제1 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략한다.In the second embodiment, the same components as those in the first embodiment will be denoted by the same reference numerals and detailed description thereof will be omitted.

도 7을 참조하면, 제2 실시예에 따른 자외선 발광 소자(10A)는 기판(61), 상기 기판(61) 상에 요철 구조(65), 상기 요철 구조(65) 상에 버퍼층(70), 제1 도전형 반도체층(15), 활성층(17) 및 제2 도전형 반도체층(19)을 포함할 수 있다. Referring to FIG. 7, the ultraviolet light emitting device 10A according to the second embodiment includes a substrate 61, an uneven structure 65 on the substrate 61, a buffer layer 70 on the uneven structure 65, The first conductive semiconductor layer 15, the active layer 17, and the second conductive semiconductor layer 19 may be included.

제2 실시예의 자외선 발광 소자(10A)는 365nm 이하의 파장을 갖는 근자외선 광을 발생시킬 수 있지만, 이에 대해서는 한정하지 않는다.The ultraviolet light emitting element 10A of the second embodiment can generate near ultraviolet light having a wavelength of 365 nm or less, but is not limited thereto.

도 8에 도시한 바와 같이, 상기 기판(61) 상에 요철 구조(65)가 형성될 수 있다. 상기 요철 구조(65)는 자외선 광을 난반사시켜 광 추출 효율을 향상시킬 수 있다. As shown in FIG. 8, an uneven structure 65 may be formed on the substrate 61. The uneven structure 65 may diffusely reflect ultraviolet light to improve light extraction efficiency.

상기 요철 구조(65)는 기판(61)의 상면에서 하부 방향으로 볼록하거나 상부 방향으로 볼록한 요철 형상으로 형성될 수 있다. 상기 요철 형상은 원 형상, 타원 형상, 정 사면체, 정 육면체 등일 수 있지만, 이에 대해서는 한정하지 않는다. The uneven structure 65 may be formed in a concave-convex shape that is convex in the lower direction or convex in the upper direction on the upper surface of the substrate 61. The uneven shape may be a circular shape, an elliptic shape, a tetrahedron, a cube, or the like, but is not limited thereto.

설명의 편리를 위해 제2 실시예에의 요철 구조(65)는 상부 방향으로 볼록한 요철 구조로 한정하여 설명한다.For convenience of explanation, the concave-convex structure 65 in the second embodiment will be described with the concave-convex structure convex upward.

상기 요철 구조(65) 상에 제1 층(71a, 71b, 71c)과 제2 층(73a, 73b)이 적층된 버퍼층(70)이 형성될 수 있다. A buffer layer 70 in which first layers 71a, 71b and 71c and second layers 73a and 73b are stacked may be formed on the uneven structure 65.

예컨대, 상기 기판(61) 상에 제1 층(71, 71b, 71c)이 형성되고, 그 위에 제2 층(73a, 73b)과 제1 층(71, 71b, 71c)이 반복적으로 적층 형성될 수 있다.For example, first layers 71, 71b, and 71c may be formed on the substrate 61, and second layers 73a and 73b and first layers 71, 71b and 71c may be repeatedly stacked on the substrate 61. Can be.

이와 달리, 제1 층(71a, 71b, 71c)이 제2 층(73a, 73b)보다 먼저 형성될 수도 있다.Alternatively, the first layers 71a, 71b and 71c may be formed before the second layers 73a and 73b.

예컨대, 상기 기판(61) 상에 제2 층(73a, 73b)이 형성되고, 그 위에 제1 층(71a, 71b, 71c)과 제2 층(73a, 73b)이 반복적으로 적층 형성될 수 있다. For example, second layers 73a and 73b may be formed on the substrate 61, and first layers 71a, 71b and 71c and second layers 73a and 73b may be repeatedly stacked on the substrate 61. .

상기 버퍼층(70)은 제1 층(71a, 71b, 71c)과 제2 층(73a, 73b)으로 구성된 2쌍 내지 5쌍으로 구성될 수 있지만, 이에 대해서는 한정하지 않는다. The buffer layer 70 may be configured as two to five pairs of the first layers 71a, 71b and 71c and the second layers 73a and 73b, but is not limited thereto.

상기 제1 층(71a, 71b, 71c)은 예컨대, AlN일 수 있고, 상기 제2 층(73a, 73b)은 예컨대, AlGaN일 수 있고 또는 상기 제1 층(71a, 71b, 71c)은 AlGaN이고, 상기 제2 층(73a, 73b)은 AlN일 수 있지만, 이에 대해서는 한정하지 않는다.The first layers 71a, 71b, 71c may be AlN, for example, the second layers 73a, 73b may be AlGaN, for example, or the first layers 71a, 71b, 71c may be AlGaN. The second layers 73a and 73b may be AlN, but are not limited thereto.

설명의 편의를 위해, 제1 실시예에서는 제1 층(71a, 71b, 71c)은 AlN이고 제2 층(73a, 73b)은 AlGaN로 한정하여 설명한다.For convenience of description, in the first embodiment, the first layers 71a, 71b and 71c are AlN and the second layers 73a and 73b are limited to AlGaN.

예컨대, 상기 버퍼층(70)은 AlN/AlGaN/AlN/AlGaN/AlN에 대응하는 제1 층(71a, 71b, 71c)및 제2 층(73a, 73b)으로 적층 형성될 수 있다. For example, the buffer layer 70 may be formed of a first layer 71a, 71b, 71c and a second layer 73a, 73b corresponding to AlN / AlGaN / AlN / AlGaN / AlN.

AlN의 제1 층(71a, 71, 71c)은 기판(61)이나 제2 층(73a, 73b) 상에 형성되어, 격자 부정합을 완화시키는 역할을 할 수 있다. The first layers 71a, 71, 71c of AlN may be formed on the substrate 61 or the second layers 73a, 73b to mitigate lattice mismatch.

아울러, AlN의 제1 층(71a, 71b, 71c)과 AlGaN의 제2 층(73a, 73b, 73c)의 응력 방향으로 서로 반대이므로, AlN의 제1 층(71a, 71b, 71c)과 AlGaN의 제2 층(73a, 73b)의 응력이 서로 보상되어 응력으로 인한 굴곡(bowing) 불량이 발생되지 않게 된다. In addition, since the first layers 71a, 71b, 71c of AlN and the second layers 73a, 73b, 73c of AlGaN are opposite to each other in the stress direction, the first layers 71a, 71b, 71c of AlN and AlGaN The stresses of the second layers 73a and 73b are compensated for each other so that bowing failure due to the stress is not generated.

제2 실시예의 버퍼층(70)은 각 제1 층(71a, 71b, 71c)의 두께가 서로 상이하고, 각 제2 층(73a, 73b)의 두께가 서로 상이하도록 형성될 수 있지만, 이에 대해서는 한정하지 않는다. The buffer layer 70 of the second embodiment may be formed such that the thicknesses of the first layers 71a, 71b, and 71c are different from each other, and the thicknesses of the second layers 73a, 73b are different from each other. I never do that.

예컨대, 상기 기판(61) 상의 제1 층(71a)은 5nm 내지 70nm의 두께를 가지고, 상기 제1 층(71a) 상의 제2 층(73a)은 200nm 내지 500nm의 두께를 가지고, 상기 제2 층(73a) 상의 제1 층(71b)는 5nm 내지 20nm의 두께를 가지고, 상기 제1 층(71b) 상의 제2 층(73b)은 200nm 내지 1㎛의 두께를 가지며, 상기 제2 층(73b) 상의 제1 층(71c)은 5nm 내지 20nm의 두께를 가질 수 있지만, 이에 대해서는 한정하지 않는다. For example, the first layer 71a on the substrate 61 has a thickness of 5 nm to 70 nm, the second layer 73a on the first layer 71a has a thickness of 200 nm to 500 nm, and the second layer The first layer 71b on 73a has a thickness of 5 nm to 20 nm, the second layer 73b on the first layer 71b has a thickness of 200 nm to 1 μm, and the second layer 73b The first layer 71c of the phase may have a thickness of 5 nm to 20 nm, but is not limited thereto.

제2 실시예의 버퍼층(70)은 각 제2 층(73a, 73b)의 Al 함량이 서로 상이하도록 형성될 수 있지만, 이에 대해서는 한정하지 않는다. The buffer layer 70 of the second embodiment may be formed such that the Al contents of the second layers 73a and 73b are different from each other, but are not limited thereto.

예컨대, 제1 층(71a) 상의 제2 층(73a)의 Al 함량은 60% 내지 80%의 범위를 가지고, 또 다른 제1 층(71b) 상의 제2 층(73b)의 Al 함량은40% 내지 60%이 범위를 가질 수 있지만, 이에 대해서는 한정하지 않는다.For example, the Al content of the second layer 73a on the first layer 71a ranges from 60% to 80%, and the Al content of the second layer 73b on another first layer 71b is 40%. To 60% may have a range, but is not limited thereto.

제2 실시예는 이상과 같이 제1 층(71a, 71b, 71c) 및 제2 층(73a, 73b)이 적층으로 형성된 버퍼층(70)과 그 위에 형성된 버퍼층(70)에 의해 발광 구조물(21)에 크랙이나 굴곡과 같은 불량이 발생되지 않게 된다.In the second embodiment, the light emitting structure 21 is formed by the buffer layer 70 in which the first layers 71a, 71b, 71c and the second layers 73a, 73b are stacked and the buffer layer 70 formed thereon. No defects such as cracks or bends will occur.

상기 버퍼층(70) 상에 버퍼층(70)이 형성되고, 상기 버퍼층(70) 상에 제1 도전형 반도체층(15), 활성층(17) 및 제2 도전형 반도체층(19)을 포함하는 발광 구조물(21)이 형성될 수 있다. A buffer layer 70 is formed on the buffer layer 70, and the light emission includes a first conductive semiconductor layer 15, an active layer 17, and a second conductive semiconductor layer 19 on the buffer layer 70. The structure 21 may be formed.

이들 구성 요소들은 제1 실시예의 설명으로부터 용이하게 설명될 수 있으므로, 더 이상의 상세한 설명은 생략한다.These components can be easily explained from the description of the first embodiment, and thus further detailed description is omitted.

이하의 도 9 내지 도 11은 도 7의 제2 실시예에 따른 자외선 발광 소자를 이용하여 제조된 여러 타입의 제품들을 보여준다.9 to 11 show various types of products manufactured using the ultraviolet light emitting device according to the second embodiment of FIG.

아울러, 도 9 내지 도 11의 제품들은 기판(61) 상의 요철 구조를 제외하고는 도 4 내지 도 6의 제품들과 거의 동일하다.In addition, the products of FIGS. 9 to 11 are almost identical to those of FIGS. 4 to 6 except for the uneven structure on the substrate 61.

이하의 설명에서 제2 실시예와 중복되는 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 상세한 설명은 생략한다.In the following description, the same reference numerals are given to constituent elements that overlap with the second embodiment, and detailed description thereof will be omitted.

도 9는 실시예에 따른 수평형 자외선 발광 소자를 도시한 단면도이다.9 is a sectional view showing a horizontal ultraviolet light emitting device according to the embodiment.

도 9에 도시한 바와 같이, 실시예에 따른 수평형 자외서 발광 소자는 기판(61) 상에 요철 구조(도 7의 65)가 형성되고, 그 위에 버퍼층(70), 그 위에 제1 도전형 반도체층(15), 활성층(17), 제2 도전형 반도체층(19) 및 투명 전극층(35)이 형성될 수 있다. As shown in FIG. 9, in the horizontal ultraviolet light emitting device according to the embodiment, an uneven structure (65 in FIG. 7) is formed on a substrate 61, a buffer layer 70 thereon, and a first conductivity type thereon. The semiconductor layer 15, the active layer 17, the second conductive semiconductor layer 19, and the transparent electrode layer 35 may be formed.

아울러, 상기 제1 도전형 반도체층(15)의 상면에 제1 전극(31)이 형성되고, 상기 투명 전극층(35)의 상면에 제2 전극(33)이 형성될 수 있다.In addition, a first electrode 31 may be formed on an upper surface of the first conductive semiconductor layer 15, and a second electrode 33 may be formed on an upper surface of the transparent electrode layer 35.

만일 상기 투명 전극층(35)이 형성되지 않는 경우, 상기 제2 전극(33)은 상기 제2 도전형 반도체층(19)의 상면에 형성될 수 있다. If the transparent electrode layer 35 is not formed, the second electrode 33 may be formed on the top surface of the second conductive semiconductor layer 19.

실시예에 따른 수평형 자외선 발광 소자는 기판(61) 상에 형성된 요철 구조(도 7의 65)에 의해 광 추출 효율이 향상될 수 있다. In the horizontal ultraviolet light emitting device according to the embodiment, light extraction efficiency may be improved by the uneven structure (65 in FIG. 7) formed on the substrate 61.

실시예에 따른 수평형 자외선 발광 소자는 기판(61)의 요철 구조(도 7의 65)와 버퍼층(70) 사이에 제1 층과 제2 층으로 적층 형성된 버퍼층(70)이 형성되어 크랙이나 굴곡과 같은 불량이 발생되지 않으므로, 전기적 특성과 광학적 특성이 향상될 수 있다. In the horizontal ultraviolet light emitting device according to the embodiment, a buffer layer 70 formed of a first layer and a second layer is formed between the uneven structure of the substrate 61 (65 in FIG. 7) and the buffer layer 70 to crack or flex. Since such defects do not occur, electrical characteristics and optical characteristics may be improved.

도 10은 실시예에 따른 플립형 자외선 발광 소자를 도시한 단면도이다.10 is a cross-sectional view showing a flip type ultraviolet light emitting device according to the embodiment.

도 10에 도시한 바와 같이, 실시예에 따른 플립형 자외선 발광 소자는 제2 도전형 반도체층(19) 상에 투명 전극층(35)이 아닌 반사층(37)이 형성되고 180° 뒤집어진 것을 제외하고는 도 9의 수평형 자외선 발광 소자와 거의 동일하다.As shown in FIG. 10, the flip type ultraviolet light emitting device according to the embodiment is a reflective layer 37 instead of the transparent electrode layer 35 formed on the second conductive semiconductor layer 19 and is turned 180 °. It is almost the same as the horizontal ultraviolet light emitting device of FIG.

활성층(17)에서 제2 도전형 반도체층(19)을 통과한 자외선 광은 반사층(37)에 의해 반사되어 활성층(17)을 지난 기판(61)을 통해 전방 방향으로 출사될 수 있다. Ultraviolet light passing through the second conductivity-type semiconductor layer 19 in the active layer 17 may be reflected by the reflective layer 37 and exit through the substrate 61 past the active layer 17.

실시예에 따른 플립형 자외선 발광 소자는 기판(61) 상에 형성된 요철 구조(도 7의 65)에 의해 광 추출 효율이 향상될 수 있다.In the flip type ultraviolet light emitting device according to the embodiment, light extraction efficiency may be improved by the uneven structure (65 in FIG. 7) formed on the substrate 61.

실시예에 따른 플립형 자외선 발광 소자는 기판(61)의 요철 구조(도 7의 65)와 버퍼층(70) 사이에 제1 층과 제2 층으로 적층 형성된 버퍼층(70)이 형성되어 크랙이나 굴곡과 같은 불량이 발생되지 않으므로, 전기적 특성과 광학적 특성이 향상될 수 있다. In the flip type ultraviolet light emitting device according to the embodiment, a buffer layer 70 formed of a first layer and a second layer is formed between the uneven structure (65 in FIG. 7) of the substrate 61 and the buffer layer 70 to form cracks or bends. Since the same defect does not occur, the electrical characteristics and the optical characteristics can be improved.

실시예에 따른 플립형 자외선 발광 소자는 제2 도전형 반도체층(19) 상에 형성된 반사층(37)에 의해활성층(17)으로부터 제2 도전형 반도체층(19)으로 진행된 자외선 광을 다시 활성층(17)으로 반사시켜 주어, 발광 효율이 더욱 더 향상될 수 있다. In the flip type ultraviolet light emitting device according to the embodiment, the ultraviolet light propagated from the active layer 17 to the second conductive semiconductor layer 19 by the reflective layer 37 formed on the second conductive semiconductor layer 19 is again active layer 17. ), The luminous efficiency can be further improved.

도 11은 실시예에 따른 수직형 자외선 발광 소자를 도시한 단면도이다.11 is a cross-sectional view showing a vertical ultraviolet light emitting device according to the embodiment.

도 11에 도시한 바와 같이, 실시예에 따른 수직형 자외서 발광 소자는 제1 도전형 반도체층(15)의 상면에 요철 구조(77)가 형성될 수 있다. 이러한 요철 구조(77)는 도 7의 제1 실시에에 따른 자외선 발광 구조에서 기판(61) 상에 형성된 요철 구조(65)에 대응하는 것으로서, 기판(61)과 버퍼층(70)이 제거될 때 상기 기판(61) 상의 요철 구조(65)에 대응하는 요철 구조(77)가 제1 도전형 반도체층(15)의 상면에 그대로 형성될 수 있다. As shown in FIG. 11, in the vertical ultraviolet light emitting device according to the embodiment, an uneven structure 77 may be formed on the top surface of the first conductive semiconductor layer 15. The uneven structure 77 corresponds to the uneven structure 65 formed on the substrate 61 in the ultraviolet light emitting structure according to the first embodiment of FIG. 7, when the substrate 61 and the buffer layer 70 are removed. The uneven structure 77 corresponding to the uneven structure 65 on the substrate 61 may be formed on the upper surface of the first conductive semiconductor layer 15 as it is.

제2 도전형 반도체층(19) 아래에 채널층(41), 반사층(47), 접합층(49) 및 도전성지지 부재가 형성될 수 있다. The channel layer 41, the reflective layer 47, the bonding layer 49, and the conductive support member may be formed under the second conductive semiconductor layer 19.

적어도 상기 발광 구조물(21)의 측면에는 패시베이션층(43)이 형성될 수 있다. The passivation layer 43 may be formed on at least a side of the light emitting structure 21.

이러한 구성 요소들은 도 4 내지 도 6의 설명으로부터 용이하게 이해될 수 있으므로, 더 이상의 상세한 설명은 생략한다.These components may be easily understood from the description of FIGS. 4 to 6, and thus, further descriptions thereof will be omitted.

전극(45)과 반사층(47)은 수직 방향으로 오버랩되도록 형성될 수 있다. The electrode 45 and the reflective layer 47 may be formed to overlap in the vertical direction.

도시되지 않았지만, 최단 경로로 인한 전류를 집중을 방지하기 위해, 상기 전극(45)에 오버랩되는 상기 반사층(47)과 상기 제2 도전형 반도체층(19) 사이에 절연 물질로 형성된 전류 차단층이 형성될 수 있지만, 이에 대해서는 한정하지 않는다. Although not shown, in order to prevent concentration of current due to the shortest path, a current blocking layer formed of an insulating material between the reflective layer 47 and the second conductive semiconductor layer 19 overlapping the electrode 45 may be provided. It may be formed, but not limited thereto.

실시예에 따른 수직형 자외선 발광 소자는 기판(61) 상에 형성된 요철 구조(77)에 의해 광 추출 효율이 향상될 수 있다.In the vertical ultraviolet light emitting device according to the embodiment, light extraction efficiency may be improved by the uneven structure 77 formed on the substrate 61.

실시예에 따른 수직형 자외선 발광 소자는 전극(45)과 반사층(47)이 수직 방향으로 오버랩되도록 형성하여, 더욱더 발광 효율을 향상시킬 수 있다. In the vertical ultraviolet light emitting device according to the embodiment, the electrode 45 and the reflective layer 47 are formed to overlap each other in the vertical direction, thereby further improving light emission efficiency.

10, 10A: 자외선 발광 소자
11, 61: 기판
20, 70: 버퍼층
15: 제1 도전형 반도체층
17: 활성층
19: 제2 도전형 반도체층
21: 발광 구조물
23a. 23b, 23c, 71a, 71b, 71c: 제1 층
25a, 25b, 73a, 73b: 제2 층
31: 제1 전극
33: 제2 전극
35: 투명 전극층
37: 반사층
39: 요철 구조
41: 채널층
43: 패시베이션층
45: 전극
47: 반사층
49: 접합층
51: 전도성 지지 부재
65, 77: 요철 구조10, 10A: ultraviolet light emitting element
11, 61: substrate
20, 70: buffer layer
15: first conductive semiconductor layer
17: active layer
19: second conductive type semiconductor layer
21: light emitting structure
23a. 23b, 23c, 71a, 71b, 71c: first layer
25a, 25b, 73a, 73b: second layer
31: first electrode
33: Second electrode
35: transparent electrode layer
37: reflective layer
39: uneven structure
41: channel layer
43: passivation layer
45: electrode
47: reflective layer
49: bonding layer
51: conductive support member
65, 77: uneven structure

Claims

Board;
A buffer layer formed on the substrate; And
An ultraviolet light emitting structure formed on the buffer layer,
The buffer layer,
A plurality of first and second layers alternately formed between the substrate and the light emitting structure,
The first layer and the second layer has a different thickness,
The first layer comprises a compressive layer,
The second layer comprises a stretchable layer.

The method of claim 1,
The substrate is a sapphire light emitting device.

The method of claim 1,
Wherein the first layer comprises AlN and the second layer comprises AlGaN.

The method of claim 1,
The light emitting device is formed on the upper surface of the substrate so that any one of the first and second layers.

The method of claim 1,
The light emitting device is formed to be in contact with any one of the first and second layers on the back surface of the light emitting structure.

The method of claim 1,
The first and second layers are light emitting devices formed by lamination.

The method of claim 1,
The first layer has a thickness less than that of the second layer.

The method of claim 1,
Each of the first layers has a different thickness from each other.

9. The method of claim 8,
The first first layer has a thickness of 5nm to 70nm, the second first layer has a thickness of 5nm to 20nm, and the third first layer has a thickness of 5nm to 20nm.

9. The method of claim 8,
Each of the second layers has a different thickness from each other.

The method of claim 10,
The first second layer has a thickness of 200nm to 500nm, the second second layer has a thickness of 200nm to 1㎛.

11. The method according to claim 1 or 10,
A light emitting device in which the Al content of each of the second layers is different from each other.

The method of claim 12,
The Al content of the first second layer has a range of 60% to 80%, and the Al content of the second second layer has a range of 40% to 60%.

The method of claim 1,
And a concave-convex structure formed between the substrate and the buffer layer.

The method of claim 1,
The ultraviolet light emitting structure is a light emitting device for generating near ultraviolet light having a wavelength of 365nm or less.